Nothing Special   »   [go: up one dir, main page]

TWI613759B - 顯示裝置 - Google Patents

顯示裝置 Download PDF

Info

Publication number
TWI613759B
TWI613759B TW102141036A TW102141036A TWI613759B TW I613759 B TWI613759 B TW I613759B TW 102141036 A TW102141036 A TW 102141036A TW 102141036 A TW102141036 A TW 102141036A TW I613759 B TWI613759 B TW I613759B
Authority
TW
Taiwan
Prior art keywords
conductive layer
layer
insulating layer
transistor
display device
Prior art date
Application number
TW102141036A
Other languages
English (en)
Other versions
TW201423910A (zh
Inventor
山崎舜平
木村肇
三宅博之
小山潤
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201423910A publication Critical patent/TW201423910A/zh
Application granted granted Critical
Publication of TWI613759B publication Critical patent/TWI613759B/zh

Links

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02HEMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/045Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136204Arrangements to prevent high voltage or static electricity failures
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203Particular design considerations for integrated circuits
    • H01L27/0248Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0296Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02HEMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/044Physical layout, materials not provided for elsewhere
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/131Interconnections, e.g. wiring lines or terminals
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/06Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/1201Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/121Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/123Connection of the pixel electrodes to the thin film transistors [TFT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Vehicle Body Suspensions (AREA)
  • Diaphragms For Electromechanical Transducers (AREA)
  • Measuring Pulse, Heart Rate, Blood Pressure Or Blood Flow (AREA)

Abstract

本發明提供一種能夠提高可靠性的新穎的顯示裝置。本發明的一個方式是一種顯示裝置,包括:設置在第一佈線與第二佈線之間的絕緣層,其中,絕緣層包括第一絕緣層以及以與第一絕緣層重疊的方式設置的第二絕緣層,絕緣層包括第二絕緣層的一部分被去除的區域,並且,該區域用作保護電路。另外,本發明的一個方式是一種顯示裝置,其中在絕緣層與電晶體所具有的半導體層重疊的區域中包括第一絕緣層及第二絕緣層。另外,本發明的一個方式是一種顯示裝置,其中在將第一佈線與第二佈線直接連接的區域中包括第一絕緣層及第二絕緣層被去除的區域。

Description

顯示裝置
本發明係關於一種物體(product;包括機器(machine)、產品(manufacture)及元件(composition of matter))以及方法(process;包括單純方法及生產方法)。尤其是,本發明的一個方式係關於一種半導體裝置、顯示裝置、發光裝置、電子裝置、它們的驅動方法或製造方法。尤其是,本發明的一個方式尤其係關於一種包含氧化物半導體的半導體裝置、顯示裝置、電子裝置或發光裝置。
此外,顯示裝置是指包括顯示元件的裝置。另外,顯示裝置包括驅動多個像素的驅動電路等。此外,顯示裝置包括配置在其他基板上的控制電路、電源電路、信號生成電路等。
近年來,隨著技術革新,以液晶顯示裝置為代表的顯示裝置的元件及佈線的微型化得到進展,量產技術也顯著地進步。今後,需要藉由進一步提高製造良率來 實現低成本化。
當對顯示裝置施加因靜電等引起的突波電壓時,元件被破壞而不能進行正常的顯示。因此,有製造良率惡化的憂慮。作為上述問題的對策,在顯示裝置中設置有用來使突波電壓分散到其他佈線的保護電路(例如,參照專利文獻1至7)。
[專利文獻1]日本專利申請公開第2010-92036號公報
[專利文獻2]日本專利申請公開第2010-92037號公報
[專利文獻3]日本專利申請公開第2010-97203號公報
[專利文獻4]日本專利申請公開第2010-97204號公報
[專利文獻5]日本專利申請公開第2010-107976號公報
[專利文獻6]日本專利申請公開第2010-107977號公報
[專利文獻7]日本專利申請公開第2010-113346號公報
在顯示裝置中,保護電路所代表的以提高可 靠性為目的的結構非常重要。
於是,本發明的一個方式的課題之一是提供一種能夠提高可靠性的具有新穎結構的顯示裝置。或者,本發明的一個方式的課題之一是提供一種能夠降低靜電破壞的具有新穎結構的顯示裝置。或者,本發明的一個方式的課題之一是提供一種能夠降低靜電的影響的具有新穎結構的顯示裝置。或者,本發明的一個方式的課題之一是提供一種不容易損壞的具有新穎結構的顯示裝置。或者,本發明的一個方式的課題之一是提供一種能夠降低在研磨製程中對電晶體造成的影響的具有新穎結構的顯示裝置。或者,本發明的一個方式的課題之一是提供一種能夠降低在檢查製程中對電晶體造成的影響的具有新穎結構的顯示裝置。或者,本發明的一個方式的課題之一是提供一種能夠降低使用觸摸感測器時的不良現象的影響的具有新穎結構的顯示裝置。或者,本發明的一個方式的課題之一是提供一種能夠降低電晶體的特性變動或劣化的具有新穎結構的顯示裝置。或者,本發明的一個方式的課題之一是提供一種能夠降低電晶體的臨界電壓的變動或劣化的具有新穎結構的顯示裝置。或者,本發明的一個方式的課題之一是提供一種能夠抑制電晶體的常導通化狀態的具有新穎結構的顯示裝置。或者,本發明的一個方式的課題之一是提供一種能夠提高電晶體的製造良率的具有新穎結構的顯示裝置。或者,本發明的一個方式的課題之一是提供一種能夠保護電晶體的具有新穎結構的顯示裝置。或者,本發明的 一個方式的課題之一是提供一種能夠使積聚在像素電極中的電荷放電的具有新穎結構的顯示裝置。或者,本發明的一個方式的課題之一是提供一種能夠使積聚在佈線中的電荷放電的具有新穎結構的顯示裝置。或者,本發明的一個方式的課題之一是提供一種包括導電率得到提高的氧化物半導體層的具有新穎結構的顯示裝置。或者,本發明的一個方式的課題之一是提供一種能夠控制氧化物半導體層的導電率的具有新穎結構的顯示裝置。或者,本發明的一個方式的課題之一是提供一種能夠控制閘極絕緣膜的導電率的具有新穎結構的顯示裝置。或者,本發明的一個方式的課題之一是提供一種能夠容易實現正常的顯示的具有新穎結構的顯示裝置。
此外,這些課題的記載不妨礙其他課題的存在。此外,本發明的一個方式並不需要解決所有上述課題。另外,從說明書、圖式、申請專利範圍等的記載看來上述以外的課題是顯然的,且可以從說明書、圖式、申請專利範圍等的記載中抽出上述以外的課題。
本發明的一個方式是一種顯示裝置,包括:設置在第一佈線與第二佈線之間的絕緣層,其中,所述絕緣層包括第一絕緣層以及以與所述第一絕緣層重疊的方式設置的第二絕緣層,並且,所述絕緣層包括具有所述第二絕緣層的一部分被去除的區域的保護電路。
本發明的一個方式是一種顯示裝置,包括:設置在第一佈線與第二佈線之間的絕緣層,其中,所述絕 緣層包括第一絕緣層以及以與所述第一絕緣層重疊的方式設置的第二絕緣層,所述絕緣層包括具有所述第二絕緣層的一部分被去除的區域的保護電路,並且,在所述絕緣層與電晶體所具有的半導體層重疊的區域中包括所述第一絕緣層及所述第二絕緣層。
本發明的一個方式是一種顯示裝置,包括:設置在第一佈線與第二佈線之間的絕緣層,其中,所述絕緣層包括第一絕緣層以及以與所述第一絕緣層重疊的方式設置的第二絕緣層,所述絕緣層包括具有所述第二絕緣層的一部分被去除的區域的保護電路,在所述絕緣層與電晶體所具有的半導體層重疊的區域中包括所述第一絕緣層及所述第二絕緣層,並且,在將所述第一佈線與所述第二佈線直接連接的區域中,具有所述第一絕緣層及所述第二絕緣層被去除的區域。
在本發明的一個方式的顯示裝置中,較佳的是,所述第一絕緣層的電阻率為1010Ωcm以上且低於1018Ωcm。
在本發明的一個方式中,所述半導體層為氧化物半導體層是較佳的。
根據本發明的一個方式,可以提高顯示裝置的可靠性。
GL‧‧‧掃描線
DL‧‧‧資料線
LC‧‧‧液晶元件
CAP‧‧‧電容元件
DL_Y‧‧‧資料線
DL_n‧‧‧資料線
DL_1‧‧‧資料線
GL_X‧‧‧掃描線
GL_m‧‧‧掃描線
GL_1‧‧‧掃描線
102‧‧‧像素部
104‧‧‧驅動電路部
104a‧‧‧閘極驅動器
104b‧‧‧源極驅動器
106‧‧‧保護電路
106_1‧‧‧保護電路
106_2‧‧‧保護電路
106_3‧‧‧保護電路
106_4‧‧‧保護電路
107‧‧‧端子部
108‧‧‧像素電路
110‧‧‧佈線
112‧‧‧佈線
114‧‧‧電阻元件
130‧‧‧液晶元件
131_1‧‧‧電晶體
131_2‧‧‧電晶體
133_1‧‧‧電容元件
133_2‧‧‧電容元件
134‧‧‧電晶體
135‧‧‧發光元件
140‧‧‧基板
142‧‧‧導電層
144‧‧‧絕緣層
146‧‧‧絕緣層
148‧‧‧導電層
151‧‧‧電晶體
152‧‧‧電晶體
153‧‧‧電晶體
154‧‧‧電晶體
155‧‧‧電晶體
156‧‧‧電晶體
157‧‧‧電晶體
158‧‧‧電晶體
159‧‧‧電晶體
160‧‧‧電晶體
161‧‧‧電晶體
162‧‧‧電晶體
163‧‧‧電晶體
164‧‧‧電晶體
165‧‧‧電晶體
166‧‧‧電晶體
171‧‧‧電阻元件
172‧‧‧電阻元件
173‧‧‧電阻元件
174‧‧‧電阻元件
175‧‧‧電阻元件
176‧‧‧電阻元件
177‧‧‧電阻元件
178‧‧‧電阻元件
179‧‧‧電阻元件
180‧‧‧電阻元件
181‧‧‧佈線
182‧‧‧佈線
183‧‧‧佈線
184‧‧‧佈線
185‧‧‧佈線
186‧‧‧佈線
187‧‧‧佈線
188‧‧‧佈線
189‧‧‧佈線
190‧‧‧佈線
191‧‧‧佈線
199‧‧‧電阻元件
301‧‧‧導電膜
302‧‧‧電晶體
304‧‧‧電晶體
306‧‧‧電晶體
308‧‧‧電晶體
310‧‧‧電晶體
312‧‧‧電晶體
314‧‧‧電晶體
316‧‧‧電晶體
351‧‧‧佈線
352‧‧‧佈線
353‧‧‧佈線
354‧‧‧佈線
355‧‧‧佈線
356‧‧‧佈線
381‧‧‧佈線
382‧‧‧佈線
383‧‧‧佈線
384‧‧‧佈線
385‧‧‧佈線
386‧‧‧佈線
400‧‧‧基板
401‧‧‧導電膜
402‧‧‧閘極電極
403‧‧‧絕緣膜
404‧‧‧第二絕緣膜
405‧‧‧氧化物半導體膜
406‧‧‧島狀氧化物半導體層
406s‧‧‧氧化物疊層
407‧‧‧導電膜
408‧‧‧源極電極
409‧‧‧汲極電極
410‧‧‧絕緣層
411‧‧‧絕緣層
412‧‧‧絕緣層
413‧‧‧氧化物半導體層
414‧‧‧氧化物半導體層
414s‧‧‧氧化物層
415‧‧‧氧化物半導體層
416‧‧‧絕緣層
420‧‧‧觸控面板
421‧‧‧偏光板
422‧‧‧偏光板
423‧‧‧導電層
430‧‧‧區域
431‧‧‧佈線
432‧‧‧佈線
450‧‧‧觸摸感測器
451‧‧‧電極
451a‧‧‧導電膜
451b‧‧‧導電膜
451c‧‧‧導電膜
452‧‧‧電極
454‧‧‧電容元件
461‧‧‧FPC
462‧‧‧FPC
471‧‧‧電極
481‧‧‧絕緣膜
482‧‧‧絕緣膜
486‧‧‧佈線
491‧‧‧基板
492‧‧‧基板
500‧‧‧液晶顯示裝置
501‧‧‧像素部
502‧‧‧閘極驅動器
503‧‧‧閘極驅動器
504‧‧‧源極驅動器
505‧‧‧端子部
506‧‧‧FPC
511‧‧‧保護電路
512‧‧‧密封構件
515‧‧‧間隔物
518‧‧‧像素
519‧‧‧導電層
520‧‧‧導電層
521‧‧‧基板
522‧‧‧電晶體
523‧‧‧半導體層
524‧‧‧導電層
525‧‧‧導電層
526‧‧‧導電層
528‧‧‧開口部
532‧‧‧絕緣層
533‧‧‧絕緣層
534‧‧‧絕緣層
535‧‧‧絕緣層
536‧‧‧絕緣層
537‧‧‧絕緣層
538‧‧‧絕緣層
539‧‧‧配向膜
540‧‧‧液晶層
541‧‧‧基板
542‧‧‧黑矩陣
543‧‧‧濾色片
544‧‧‧保護層
545‧‧‧配向膜
551‧‧‧導電層
551L‧‧‧佈線
552‧‧‧導電層
552L‧‧‧佈線
553‧‧‧開口部
554‧‧‧導電層
555‧‧‧半導體層
556‧‧‧導電層
557‧‧‧導電層
558‧‧‧導電層
559‧‧‧導電層
561‧‧‧導電層
571‧‧‧導電層
572‧‧‧導電層
573‧‧‧導電層
574‧‧‧導電層
575‧‧‧導電層
576‧‧‧導電層
581‧‧‧像素部
582‧‧‧保護電路
583‧‧‧連接部
584‧‧‧開口部
585‧‧‧開口部
586‧‧‧開口部
600‧‧‧佈線
601‧‧‧佈線
602‧‧‧佈線
603‧‧‧保護電路
604A‧‧‧電晶體
604B‧‧‧電晶體
605A‧‧‧電晶體
605B‧‧‧電晶體
5000‧‧‧外殼
5001‧‧‧顯示部
5002‧‧‧顯示部
5003‧‧‧揚聲器
5004‧‧‧LED燈
5005‧‧‧操作鍵
5006‧‧‧連接端子
5007‧‧‧感測器
5008‧‧‧麥克風
5009‧‧‧開關
5010‧‧‧紅外線埠
5011‧‧‧儲存介質讀入部
5012‧‧‧支撐部
5013‧‧‧耳機
5014‧‧‧天線
5015‧‧‧快門按鈕
5016‧‧‧影像接收部
5017‧‧‧充電器
5018‧‧‧支撐台
5019‧‧‧外部連接埠
5020‧‧‧指向裝置
5021‧‧‧讀寫器
5022‧‧‧外殼
5023‧‧‧顯示部
5024‧‧‧遙控單元
5025‧‧‧揚聲器
5026‧‧‧顯示模組
5027‧‧‧整體浴室
5028‧‧‧顯示模組
5029‧‧‧車體
5030‧‧‧天花板
5031‧‧‧顯示模組
5032‧‧‧鉸鏈部
8000‧‧‧顯示模組
8001‧‧‧上部覆蓋物
8002‧‧‧下部覆蓋物
8003‧‧‧FPC
8004‧‧‧觸控面板
8005‧‧‧FPC
8006‧‧‧顯示面板單元
8007‧‧‧背光單元
8008‧‧‧光源
8009‧‧‧框架
8010‧‧‧印刷基板
8011‧‧‧電池
在圖式中:圖1A和圖1B是顯示裝置的俯視示意圖及說明保護電路的電路圖;圖2A和圖2B是說明顯示裝置的電阻元件的剖面圖;圖3是顯示裝置的俯視示意圖及說明保護電路的電路圖;圖4是顯示裝置的俯視示意圖;圖5A和圖5B是顯示裝置的俯視圖及電路圖;圖6A和圖6B是顯示裝置的剖面圖;圖7A和圖7B是顯示裝置的俯視圖及電路圖;圖8是顯示裝置的剖面圖;圖9A和圖9B是顯示裝置的剖面圖;圖10是顯示裝置的剖面圖;圖11A至圖11D是說明電晶體的製造方法的圖;圖12A至圖12C是說明電晶體的製造方法的圖;圖13A和圖13B是說明電晶體的剖面圖的圖;圖14A至圖14C是說明顯示裝置的製造方法的圖;圖15A和圖15B是說明顯示裝置的製造方法的圖;圖16A和圖16B是說明顯示裝置的製造方法的圖;圖17A和圖17B是說明顯示裝置的製造方法的圖;圖18是顯示裝置的剖面圖;圖19A和圖19B是顯示裝置的俯視圖及剖面圖;圖20A和圖20B是顯示裝置的俯視圖及剖面圖; 圖21A和圖21B是顯示裝置的俯視圖及剖面圖;圖22A和圖22B是顯示裝置的俯視圖;圖23A和圖23B是顯示裝置的剖面圖;圖24A至圖24C是顯示裝置的電路圖;圖25A至圖25C是顯示裝置的剖面圖;圖26A至圖26D是說明顯示裝置的製造方法的剖面圖;圖27A至圖27C是說明顯示裝置的製造方法的剖面圖;圖28A和圖28B是顯示裝置的俯視圖及剖面圖;圖29A和圖29B是顯示裝置的剖面圖;圖30是顯示裝置的剖面圖;圖31是顯示裝置的剖面圖;圖32是顯示裝置的剖面圖;圖33是顯示裝置的剖面圖;圖34是顯示裝置的剖面圖;圖35是顯示裝置的剖面圖;圖36是顯示裝置的剖面圖;圖37是顯示裝置的剖面圖;圖38是顯示裝置的剖面圖;圖39是顯示裝置的剖面圖;圖40是顯示裝置的俯視圖;圖41A和圖41B是顯示裝置的剖面圖及俯視圖;圖42A和圖42B是說明觸摸感測器的圖; 圖43是說明觸摸感測器的剖面圖;圖44是說明觸摸感測器的電路圖;圖45A和圖45B是說明能夠用於顯示裝置的像素的電路的電路圖;圖46是說明使用本發明的一個方式的顯示裝置的顯示模組的圖;圖47A至圖47H是說明使用本發明的一個方式的顯示裝置的電子裝置的圖;圖48A至圖48H是說明使用本發明的一個方式的顯示裝置的電子裝置的圖;圖49A和圖49B是顯示裝置的俯視圖及剖面圖;圖50A至圖50C是用來說明氧化物疊層的剖面圖及能帶圖;圖51是說明保護電路的電路圖;圖52A和圖52B是說明保護電路的電路圖及波形圖。
下面,參照圖式對實施方式進行說明。但是,實施方式可以以多個不同方式來實施,所屬技術領域的普通技術人員可以很容易地理解到,其方式和詳細內容可以在不脫離本發明的精神及其範圍的情況下被變更為各種各樣的形式。因此,本發明不應該被解釋為僅限定在以下所示的實施方式所記載的內容中。
此外,在圖式中,大小、層的厚度或區域有時為了明確起見而被誇大。因此,不一定侷限於其尺度。此外,在圖式中,示意性地示出理想的例子,而不侷限於圖式所示的形狀或數值等。例如,可以包括因雜訊所引起的信號、電壓或電流的不均勻,或定時的偏差所引起的信號、電壓或電流的不均勻等。
此外,在本說明書等中,電晶體是指至少包括閘極、汲極以及源極的具有三個端子的元件。並且,在汲極(汲極端子、汲極區或汲極電極)與源極(源極端子、源極區或源極電極)之間具有通道區,並能夠藉由汲極、通道區以及源極而流過電流。
在此,因為源極和汲極根據電晶體的結構或工作條件等而改變,因此很難限定哪個是源極哪個是汲極。因此,有時不將用作源極的部分或用作汲極的部分稱為源極或汲極,而將源極和汲極中的一個記為第一電極並將源極和汲極中的另一個記為第二電極。
此外,本說明書所使用的“第一”、“第二”、“第三”等序數詞是為了避免結構要素的混淆而附上的,而不是為了在數目方面上進行限定而附上的。
此外,在本說明書中,“使A與B連接”是指除了使A與B直接連接的情況以外,還包括使A與B電連接的情況。在此,“使A與B電連接”是指當在A與B之間存在具有某種電作用的目標物時,能夠進行A和B的電信號的授受。
此外,在本說明書中,為了方便起見,使用“上”“下”等的表示配置的詞語以參照圖式說明各結構的位置關係。另外,結構的位置關係根據描述各結構的方向適當地改變其關係。因此,不侷限於本說明書中所說明的詞語,根據情況可以適當地換詞語。
另外,圖式中的方塊圖的各電路方塊的配置是為了說明而特定位置關係的,雖然其示出為使用不同的電路方塊使不同的功能實現,但是有時在實際上的電路或區域中,將其設置為有可能在相同的電路或相同的區域中使不同的功能實現。此外,圖式中的方塊圖的各電路方塊的功能是為了說明而特定功能的,雖然其示出為一個電路方塊,但是有時在實際上的電路或區域中,將在一個電路方塊中進行的處理設定為在多個電路方塊中進行。
此外,像素相當於能夠控制一個色彩單元(例如,R(紅色)、G(綠色)、B(藍色)中任一種)的亮度的顯示單位。因此,當採用彩色顯示裝置時,彩色影像的最小顯示單位由R的像素、G的像素和B的像素的三種像素構成。但是,用來顯示彩色影像的色彩單元不侷限於三種顏色,而既可以使用三種以上的顏色,也可以使用RGB以外的顏色。
在本說明書中,參照圖式對本發明的實施方式進行說明。另外,按如下順序進行各實施方式的說明。
1.實施方式1(根據本發明的一個方式的基本結構)
2.實施方式2(顯示裝置的各結構)
3.實施方式3(顯示裝置的各結構的變形例子)
4.實施方式4(觸控面板的結構)
5.實施方式5(觸控面板的變形例子)
6.實施方式6(像素電路結構的變化形式)
7.實施方式7(電子裝置)
8.實施方式8(成膜方法)
實施方式1
在本實施方式中,參照圖1A和圖1B、圖2A和圖2B、圖3、圖49A和圖49B、圖51以及圖52A和圖52B對本發明的一個方式的顯示裝置進行說明。
圖1A所示的顯示裝置包括:具有像素的顯示元件的區域(以下稱為像素部102);具有用來驅動像素的電路的電路部(以下稱為驅動電路部104);具有保護元件的功能的電路(以下稱為保護電路106);以及端子部107。
像素部102包括用來驅動配置為X行(X為2以上的自然數)Y列(Y為2以上的自然數)的多個顯示元件的電路(以下稱為像素電路108),驅動電路部104包括輸出選擇像素的信號(掃描信號)的電路(以下稱為閘極驅動器104a)、用來供應用來驅動像素的顯示元件的信號(資料信號)的電路(以下稱為源極驅動器 104b)等的驅動電路。
閘極驅動器104a具有移位暫存器等。閘極驅動器104a藉由端子部107被輸入用來驅動移位暫存器的信號並將該信號輸出。例如,閘極驅動器104a被輸入起動脈衝信號、時脈信號等並輸出脈衝信號。閘極驅動器104a具有控制被提供掃描信號的佈線(以下稱為掃描線GL_1至GL_X)的電位的功能。另外,也可以設置多個閘極驅動器104a,並藉由多個閘極驅動器104a分割地控制掃描線GL_1至GL_X。或者,閘極驅動器104a具有能夠供應初始化信號的功能。但是,不侷限於此,閘極驅動器104a可以供應其他信號。
源極驅動器104b具有移位暫存器等。除了用來驅動移位暫存器的信號之外,作為資料信號的基礎的信號(像素信號)也藉由端子部107被輸入到源極驅動器104b。源極驅動器104b具有以像素信號為基礎生成寫入到像素電路108的資料信號的功能。另外,源極驅動器104b具有依照輸入起動脈衝信號、時脈信號等而得到的脈衝信號來控制資料信號的輸出的功能。另外,源極驅動器104b具有控制被提供資料信號的佈線(以下稱為資料線DL_1至DL_Y)的電位的功能。或者,源極驅動器104b具有能夠供應初始化信號的功能。但是,不侷限於此,源極驅動器104b可以供應其他信號。
源極驅動器104b例如使用多個類比開關等來構成。藉由依次使多個類比開關成為導通狀態,源極驅動 器104b可以輸出對影像信號進行時間分割而成的信號作為資料信號。此外,也可以使用移位暫存器等來構成源極驅動器104b。
多個像素電路108的每一個分別藉由被提供掃描信號的多個佈線(以下稱為掃描線GL)之一而被輸入脈衝信號,並藉由被提供資料信號的多個佈線(以下稱為資料線DL)之一而被輸入資料信號。另外,多個像素電路108的每一個藉由閘極驅動器104a來控制資料信號的資料的寫入及保持。例如,藉由掃描線GL_m(m是X以下的自然數)從閘極驅動器104a對第m行第n列的像素電路108輸入脈衝信號,並根據掃描線GL_m的電位而藉由資料線DL_n(n是Y以下的自然數)從源極驅動器104b對第m行第n列的像素電路108輸入資料信號。
保護電路106與作為閘極驅動器104a與像素電路108之間的佈線的掃描線GL連接。或者,保護電路106與作為源極驅動器104b與像素電路108之間的佈線的資料線DL連接。或者,保護電路106可以與閘極驅動器104a與端子部107之間的佈線連接。或者,保護電路106可以與源極驅動器104b與端子部107之間的佈線連接。此外,端子部107是指設置有用來從外部的電路對顯示裝置輸入電源、控制信號及像素信號的端子的部分。
保護電路106是當自身所連接的佈線被提供一定的範圍之外的電位時使該佈線和其他佈線作為導通狀態的電路。但是,不侷限於此,保護電路106也可以供應 其他信號。
如圖1A所示,藉由對像素部102和驅動電路部104分別設置保護電路106,可以提高顯示裝置對因ESD(Electro Static Discharge:靜電放電)等而產生的過電流的耐性。但是,保護電路106的結構不侷限於此,例如,也可以採用只將閘極驅動器104a與保護電路106連接的結構或只將源極驅動器104b與保護電路106連接的結構。或者,也可以採用將端子部107與保護電路106連接的結構。
另外,雖然在圖1A中示出由閘極驅動器104a和源極驅動器104b形成驅動電路部104的例子,但是不侷限於此結構。例如,也可以採用如下結構:只形成閘極驅動器104a並安裝另外準備的形成有源極驅動電路的基板(例如,由單晶半導體膜、多晶半導體膜形成的驅動電路基板)的結構。
保護電路106例如可以使用電阻元件等來構成。圖1B示出具體的保護電路的一個例子。
在圖1B所示的保護電路106中,在佈線110與佈線112之間連接有電阻元件114。佈線110例如是從圖1A所示的掃描線GL、資料線DL或端子部107引導至驅動電路部104的佈線。
另外,作為一個例子,佈線112是被提供用來對閘極驅動器104a或源極驅動器104b供應電源的電源線的電位(例如第一電位(以下稱為高電源電位 VDD)、第二電位(以下稱為低電源電位VSS)或接地電位GND)的佈線。或者,是被提供共同電位(公用電位)的佈線(公用線)。作為一個例子,較佳的是,佈線112與用來對閘極驅動器104a供應電源的電源線連接,尤其是,與供應低電位的佈線連接。這是因為:掃描線GL在大部分的期間中為低電位,因此,當佈線112的電位也為低電位時,可以降低在正常工作中從掃描線GL洩漏到佈線112的電流。
在此,參照圖2A和圖2B對能夠用作電阻元件114的結構的一個例子進行說明。
圖2A所示的電阻元件114包括:形成在基板140上的具有導電性的層(以下稱為導電層142);形成在基板140及導電層142上的具有絕緣性的層(以下稱為絕緣層144);以及形成在絕緣層144上的具有導電性的層(以下稱為導電層148)。
圖2B所示的電阻元件114包括:形成在基板140上的導電層142;形成在基板140及導電層142上的絕緣層144;形成在絕緣層144上的絕緣層146;以及形成在絕緣層144及絕緣層146上的導電層148。
另外,圖1B所示的佈線112相當於由導電層142形成的佈線。此外,圖1B所示的佈線110相當於由導電層148形成的佈線。
換言之,圖2A和圖2B所示的電阻元件114具有在一對電極之間夾持絕緣層144的結構,藉由控制絕 緣層144的電阻率(也稱為電阻率、比電阻),在一對電極中的一個流過過電流的情況下,可以使過電流的一部分或全部流過另一個電極。
但是,在夾持在一對電極之間的絕緣層的電阻率較高的情況下,例如,在使用1018Ωcm以上的絕緣層的情況下,當一對電極中的某一個流過過電流時,不能使過電流順利地流到另一個電極。
於是,作為本發明的一個方式,作為夾持在一對電極之間的絕緣層144的電阻率,例如使用1010Ωcm以上且低於1018Ωcm,較佳為1011Ωcm以上且低於1015Ωcm的絕緣膜。作為具有這樣的電阻率的絕緣膜,例如可以舉出包含氮和矽的絕緣膜。
另外,如圖2B所示,電阻元件114也可以是將覆蓋一對電極中的一個電極的端部的絕緣層146設置在絕緣層144上的結構。絕緣層146可以使用其電阻率高於絕緣層144的材料形成。作為絕緣層146,使用例如1018Ωcm以上的絕緣膜即可。作為具有這樣的電阻率的絕緣膜,例如可以舉出包含氧、氮和矽的絕緣膜。
另外,在圖1A所示的構成顯示裝置的構成像素部102及驅動電路部104的電晶體的製程中,可以同時形成用作電阻元件114的一對電極的導電層142、148以及用作電阻元件114的絕緣層的絕緣層144、146。
明確而言,例如,可以在與上述電晶體的閘極電極相同的製程中製造導電層142,可以在與上述電晶 體的源極電極或汲極電極相同的製程中製造導電層148,可以在與上述電晶體的閘極絕緣層相同的製程中製造絕緣層144、146。
如此,藉由在圖1A所示的顯示裝置中設置保護電路106,像素部102及驅動電路部104可以提高對因ESD等而產生的過電流的耐性。因此,可以提供一種能夠提高可靠性的新穎的顯示裝置。
接著,參照圖3對圖1A所示的顯示裝置的具體結構進行說明。
圖3所示的顯示裝置包括:像素部102;用作驅動電路部的閘極驅動器104a;源極驅動器104b;保護電路106_1;保護電路106_2;保護電路106_3;以及保護電路106_4。
另外,像素部102、閘極驅動器104a及源極驅動器104b與圖1A所示的結構相同。
保護電路106_1包括電晶體151、152、153、154以及電阻元件171、172、173。另外,保護電路106_1設置在閘極驅動器104a與連接到該閘極驅動器104a的佈線181、182、183之間。另外,在電晶體151中,具有作為源極電極的功能的第一端子與具有作為閘極電極的功能的第二端子連接,具有作為汲極電極的功能的第三端子與佈線183連接。在電晶體152中,具有作為源極電極的功能的第一端子與具有作為閘極電極的功能的第二端子連接,具有作為汲極電極的功能的第三端子與電晶 體151的第一端子連接。在電晶體153中,具有作為源極電極的功能的第一端子與具有作為閘極電極的功能的第二端子連接,具有作為汲極電極的功能的第三端子與電晶體152的第一端子連接。在電晶體154中,具有作為源極電極的功能的第一端子與具有作為閘極電極的功能的第二端子連接,具有作為汲極電極的功能的第三端子與電晶體153的第一端子連接。另外,電晶體154的第一端子與佈線183及佈線181連接。另外,佈線183設置有電阻元件171、173。此外,電阻元件172設置在佈線182與電晶體152的第一端子及電晶體153的第三端子之間。
另外,佈線181例如可以用作被提供低電源電位VSS的電源線。此外,佈線182例如可以用作公用線。另外,佈線183例如可以用作被提供高電源電位VDD的電源線。
保護電路106_2包括電晶體155、156、157、158以及電阻元件174、175。另外,保護電路106_2設置在閘極驅動器104a與像素部102之間。此外,在電晶體155中,具有作為源極電極的功能的第一端子與具有作為閘極電極的功能的第二端子連接,具有作為汲極電極的功能的第三端子與佈線185連接。在電晶體156中,具有作為源極電極的功能的第一端子與具有作為閘極電極的功能的第二端子連接,具有作為汲極電極的功能的第三端子與電晶體155的第一端子連接。在電晶體157中,具有作為源極電極的功能的第一端子與具有作為閘極電極的功能的 第二端子連接,具有作為汲極電極的功能的第三端子與電晶體156的第一端子連接。在電晶體158中,具有作為源極電極的功能的第一端子與具有作為閘極電極的功能的第二端子連接,具有作為汲極電極的功能的第三端子與電晶體157的第一端子連接。另外,電晶體158的第一端子與佈線184連接。此外,電阻元件174設置在佈線185與電晶體156的第一端子及電晶體157的第三端子之間。另外,電阻元件175設置在佈線184與電晶體156的第一端子及電晶體157的第三端子之間。
另外,佈線184例如可以用作被提供低電源電位VSS的電源線。此外,佈線185例如可以用作被提供高電源電位VDD的電源線。另外,佈線186例如可以用作閘極線。
保護電路106_3包括電晶體159、160、161、162以及電阻元件176、177。另外,保護電路106_3設置在源極驅動器104b與像素部102之間。此外,在電晶體159中,具有作為源極電極的功能的第一端子與具有作為閘極電極的功能的第二端子連接,具有作為汲極電極的功能的第三端子與佈線190連接。在電晶體160中,具有作為源極電極的功能的第一端子與具有作為閘極電極的功能的第二端子連接,具有作為汲極電極的功能的第三端子與電晶體159的第一端子連接。在電晶體161中,具有作為源極電極的功能的第一端子與具有作為閘極電極的功能的第二端子連接,具有作為汲極電極的功能的第三端子與電 晶體160的第一端子連接。在電晶體162中,具有作為源極電極的功能的第一端子與具有作為閘極電極的功能的第二端子連接,具有作為汲極電極的功能的第三端子與電晶體161的第一端子連接。另外,電晶體162的第一端子與佈線191連接。此外,電阻元件176設置在佈線190與電晶體160的第一端子及電晶體161的第三端子之間。另外,電阻元件177設置在佈線191與電晶體160的第一端子及電晶體161的第三端子之間。
另外,佈線188例如可以用作公用線或源極線。此外,佈線189、190例如可以用作被提供高電源電位VDD的電源線。另外,佈線191例如可以用作被提供低電源電位VSS的電源線。
保護電路106_4包括電晶體163、164、165、166以及電阻元件178、179、180。此外,保護電路106_4設置在源極驅動器104b與連接到該源極驅動器104b的佈線187、188、189、190、191之間。另外,在電晶體163中,具有作為源極電極的功能的第一端子與具有作為閘極電極的功能的第二端子連接,具有作為汲極電極的功能的第三端子與佈線187連接。在電晶體164中,具有作為源極電極的功能的第一端子與具有作為閘極電極的功能的第二端子連接,具有作為汲極電極的功能的第三端子與電晶體163的第一端子連接。在電晶體165中,具有作為源極電極的功能的第一端子與具有作為閘極電極的功能的第二端子連接,具有作為汲極電極的功能的第三端 子與電晶體164的第一端子連接。在電晶體166中,具有作為源極電極的功能的第一端子與具有作為閘極電極的功能的第二端子連接,具有作為汲極電極的功能的第三端子與電晶體165的第一端子連接。另外,電晶體166的第一端子與佈線189連接。此外,電阻元件178設置在佈線187與佈線188之間。此外,佈線188設置有電阻元件179,並與電晶體164的第一端子及電晶體165的第三端子連接。另外,電阻元件180設置在佈線188與佈線189之間。
另外,佈線187、191例如可以用作被提供低電源電位VSS的電源線。此外,佈線188例如可以用作公用線或源極線。另外,佈線189、190例如可以用作被提供高電源電位VDD的電源線。
另外,佈線181至佈線191不僅僅侷限於圖3中的高電源電位VDD、低電源電位VSS、公用線CL所示的功能,也可以分別獨立地具有掃描線、信號線、電源線、接地線、電容線或公用線等的功能。
如此,保護電路106_1至106_4由二極體接法的多個電晶體和多個電阻元件構成。即,保護電路106_1至106_4可以以並聯的方式組合二極體接法的電晶體和電阻元件來形成。
此外,如圖3所示,保護電路106_1至保護電路106_4可以設置在像素部102及與閘極驅動器104a連接的佈線之間、像素部102與閘極驅動器104a之間、 像素部102與源極驅動器104b之間或像素部102與連接到源極驅動器104b的佈線之間。
另外,作為一個例子,圖49A和圖49B分別示出對應於圖3所說明的保護電路106_2的俯視圖及用作電阻元件的區域的剖面圖。在圖49A所示的俯視圖中附記的符號相當於在圖3中附記的符號。此外,圖49B是沿著圖49A的切斷線M-N的剖面圖。如圖49A和圖49B所示,藉由去除重疊於佈線的絕緣層的一部分來控制佈線之間的絕緣層的電阻率,本實施方式所說明的保護電路的電阻元件可以用作使過電流順利地流過的電阻元件。
另外,圖51是示出與圖3所說明的保護電路不同的結構的電路圖。在圖51所示的電路圖中,示出電晶體155A至電晶體158A、電晶體155B至電晶體158B、電阻元件174A、175A、電阻元件174B、175B、電阻元件199、佈線184、佈線185及佈線186。此外,關於在圖51所示的電路圖中附記的符號,對與圖3所說明的保護電路106_2相同的結構附記相同的符號。圖51所示的電路圖與圖3所示的保護電路106_2的不同之處在於這一點:並列配置相當於圖3的保護電路106_2的電路,且在佈線之間設置電阻元件199。
另外,與電阻率為1010Ωcm以上且低於1018Ωcm的電阻元件174A、175A、電阻元件174B、175B相比,圖51所示的保護電路106_2所包括的電阻元件199較佳為具有更低的電阻率,即103Ωcm以上且低於 106Ωcm。藉由採用圖51所示的電路圖的結構,可以抑制被提供到佈線的信號發生陡峭變化。
如此,藉由在圖3所示的顯示裝置中設置多個保護電路,像素部102及驅動電路部104(閘極驅動器104a、源極驅動器104b)可以進一步提高對因ESD等發生的過電流的耐性。因此,可以提供一種能夠提高可靠性的新穎的顯示裝置。
另外,尤其是在圖3所示的保護電路106_1至保護電路106_4所具有的多個二極體接法的電晶體中,藉由將氧化物半導體用於作為通道形成區的半導體層,可以使該電晶體具有良好的保護電路的功能。
在此,參照圖52A和圖52B所示的電路圖及波形圖,說明使將氧化物半導體用於作為通道形成區的半導體層的電晶體作為保護電路所具有的二極體接法的電晶體來發揮功能的情況的優點。
圖52A示出進行信號的輸入和輸出的佈線600;被提供高電源電位HVDD的佈線601、被提供低電源電位HVSS的佈線602、保護電路603。
被提供到佈線600的信號Sig是時脈信號、選擇信號、固定電位的信號等。圖52A和圖52B所說明的一個例子中,對信號Sig為時脈信號的情況進行說明。在此情況下,佈線600提供到其他元件或佈線的信號Sig_out為被提供到閘極驅動器或源極驅動器的時脈信號。
被提供到佈線601的高電源電位HVDD既可以為與高電源電位VDD相同的電位,又可以為比其更高的電位。另外,被提供到佈線602的低電源電位HVSS既可以為與低電源電位VSS相同的電位,又可以為比其更低的電位。
保護電路603包括電晶體604A和電晶體604B以及電晶體605A和電晶體605B,作為多個二極體接法的電晶體的一個例子。
電晶體604A及電晶體604B是在佈線600與佈線601之間以二極體接法的方式設置的電晶體。電晶體604A及電晶體604B在進行正常工作中幾乎不流過電流,可以直接將信號Sig作為信號Sig_out提供。另外,當施加突波電壓時流過過電流,電晶體604A及電晶體604B可以將使信號Sig所具有的突波電壓降壓而得到的信號作為Sig_out來提供。此外,在與過電流流過在電晶體604A及電晶體604B中的方向相反的方向上流過電子。
另外,圖52B示出將信號Sig設為時脈信號時的波形的一個例子。在電晶體604A及電晶體604B中,在圖52B所示的信號Sig的波形中,當施加高於高電源電位HVDD的突波電壓611時產生過電流及電子流,由此可以使突波電壓611降壓到高電源電位,並可以將突波電壓被去除的時脈信號作為信號Sig_out提供。因此,可以將被提供信號Sig_out的電路的絕緣破壞防範於未然。
可以以箭頭606表示流過在電晶體604A及電 晶體604B中的過電流及電子流。在箭頭606中,實線箭頭I表示過電流的方向,虛線箭頭e-表示電子流。
電晶體605A及電晶體605B是在佈線600與佈線602之間以二極體接法的方式設置的電晶體。電晶體605A及電晶體605B在進行正常工作中幾乎不流過電流,可以直接將信號Sig作為信號Sig_out提供。另外,當施加突波電壓時流過過電流,電晶體605A及電晶體605B可以將使信號Sig所具有的突波電壓升壓而得到的信號作為Sig_out來提供。此外,在與過電流流過在電晶體605A及電晶體605B中的方向相反的方向上流過電子。
另外,在電晶體604A及電晶體604B中,在上述圖52B所示的信號Sig的波形中,當施加低於低電源電位HVSS的突波電壓612時產生過電流及電子流,由此可以使突波電壓612升壓到低電源電位,並可以將突波電壓被去除的時脈信號作為信號Sig_out來提供。因此,可以將被提供信號Sig_out的電路的絕緣破壞防範於未然。
可以以箭頭607表示流過在電晶體605A及電晶體605B中的過電流及電子流。在箭頭607中,實線箭頭I表示過電流的方向,虛線箭頭e-表示電子流。
另外,尤其是在圖52A所示的電晶體604A和電晶體604B以及電晶體605A和電晶體605B中,將氧化物半導體用於作為通道形成區的半導體層。將氧化物半導體用於作為通道形成區的半導體層的電晶體是截止狀態下的洩漏電流極低的電晶體。因此,可以將保護電路603不 工作時流過的洩漏電流降低到極低。
另外,與將矽等用於半導體層的電晶體相比,將氧化物半導體用於作為通道形成區的半導體層的電晶體的能帶間隙高1至2V左右,因此不容易發生突崩潰,而對電場具有高的耐性。因此,藉由將氧化物半導體用於作為通道形成區的半導體層,可以使保護電路具有優良的功能。
如參照圖52A和圖52B所說明那樣,藉由將使用氧化物半導體的電晶體設置在保護電路中,可以使保護電路具有例如使洩漏電流極低以及對電場的高的耐性等這樣的優良的功能。
另外,雖然在本實施方式中說明了設置保護電路的情況的例子,但是本發明的實施方式的一個方式不侷限於此。根據情況,也可以不設置保護電路。
本實施方式所示的結構可以與其他實施方式所示的結構適當地組合而使用。
實施方式2
在本實施方式中,對具有上述實施方式所說明的保護電路的使用水平電場方式的液晶元件的顯示裝置(也稱為液晶顯示裝置)的結構進行說明。水平電場方式的液晶顯示裝置由於與垂直電場方式相比可以獲得廣視角,所以近年來作為移動式設備等顯示裝置而被採用於各種螢幕尺寸的液晶顯示裝置。
此外,液晶顯示裝置是指具有液晶元件的裝置。另外,液晶顯示裝置包括驅動多個像素的驅動電路等。此外,液晶顯示裝置包括配置在其他基板上的控制電路、電源電路、信號生成電路及背光模組等,有時被稱為液晶模組。
作為水平電場方式的液晶元件,以IPS(In-Plane-Switching:平面內轉換)模式及FFS(Fringe Field Switching:邊緣電場轉換)模式為代表。在本實施方式中,尤其對FFS模式的液晶顯示裝置的結構進行說明。
參照圖4至圖17A和圖17B對本實施方式的液晶顯示裝置進行說明。
<使用俯視示意圖的水平電場方式的液晶顯示裝置的結構>
圖4是示出液晶顯示裝置500的結構的一個例子的俯視示意圖。
在圖4所示的液晶顯示裝置500的俯視示意圖中,示出具有像素的電路(以下稱為像素部501)、輸出選擇像素的信號(掃描信號)的電路(以下稱為閘極驅動器502、503)、用來供應用來驅動像素的顯示元件的信號(資料信號)的電路(以下稱為源極驅動器504)、端子部505、FPC506(Flexible printed circuit:撓性印刷電路)、密封構件512及具有元件的保護功能的電路(以下稱為保護電路511)。
在圖4所示的像素部501的俯視示意圖中, 示出像素518、佈線(以下稱為掃描線GL)及佈線(以下稱為資料線DL)。對像素518藉由掃描線GL提供掃描信號。另外,對像素518藉由資料線DL提供資料信號。
在圖4所示的閘極驅動器502和閘極驅動器503中的一個與奇數行的掃描線GL連接,另一個與偶數行的掃描線GL連接。源極驅動器504與資料線DL連接。
圖4所示的端子部505在密封構件512的外側與FPC506連接。端子部505藉由各向異性導電膜與FPC506電連接。另外,在圖4所示的端子部505的俯視示意圖中,在閘極驅動器502、503與源極驅動器504之間示出用來提供用來進行控制的信號(控制信號)的佈線、用來提供電源的佈線(電源線)。
為了密封設置在內部的液晶層,設置圖4所示的密封構件512。另外,為了防止來自外部的水分的侵入並保持夾持液晶層的基板之間的一定的間隔,設置密封構件512。
在圖4所示的俯視示意圖中,保護電路511設置在:謀求將閘極驅動器502與端子部505電連接的佈線之間;謀求將閘極驅動器503與端子部505電連接的佈線之間;謀求將閘極驅動器502與像素部501電連接的佈線之間;謀求將閘極驅動器503與像素部501電連接的佈線之間;以及謀求將源極驅動器504與像素部501電連接 的佈線之間。
另外,雖然圖4中未圖示,除了上述元件之外,液晶顯示裝置500包括:用來將被提供共同電位(公共電位)的佈線(公用線)與其他佈線連接的公共接觸部、謀求將設置在不同的層中的佈線連接的連接部等。
<像素的結構>
下面,對像素518的結構例子進行說明。圖5A是示出像素的結構例子的俯視圖,圖5B是對應於俯視圖的一部分的電路圖。
另外,圖6A是沿著圖5A的切斷線A1-A2的剖面圖。圖6B是沿著圖5A的切斷線A3-A4的剖面圖。
在圖5A所示的像素518的俯視圖中,作為一個例子示出具有導電性的層(以下稱為導電層519)、具有導電性的層(以下稱為導電層520)、半導體層523、具有導電性的層(以下稱為導電層524)、具有導電性的層(以下稱為導電層525)以及具有導電性的層(以下稱為導電層526)、間隔物515。
導電層519是用作掃描線的佈線。另外,導電層519具有作為電晶體522的閘極電極的功能。導電層519具有作為被提供諸如高電源電位VDD、低電源電位VSS、接地電位或公共電位等的恆電位的佈線的功能。導電層519具有作為為了謀求設置在不同層中的佈線之間的電連接而引導的佈線的功能。作為導電層519,使用由包 含鋁、鈦、鉻、鈷、鎳、銅、釔、鋯、鉬、釕、銀、鉭和鎢中的一種以上的導電材料構成的膜以單層或兩層以上形成即可。
導電層520是用作資料線的佈線。另外,導電層520具有作為電晶體522的源極和汲極中的一個電極的功能。另外,導電層520具有作為被提供諸如高電源電位VDD、低電源電位VSS、接地電位或公共電位等恆電位的佈線的功能。另外,導電層520具有作為為了謀求設置在不同的層中的佈線之間的電連接而引導的佈線的功能。作為導電層520,可以與導電層519同樣地形成。
半導體層523是具有半導體特性的層。作為具有半導體特性的層,可以使用以矽(Si)為主要成分的半導體層、以有機材料為主要成分的半導體層或以金屬氧化物為主要成分的半導體層。作為以金屬氧化物為主要成分的半導體層的一個例子,可以形成氧化物半導體層。
導電層524用作電晶體522的源極和汲極中的另一個電極。另外,導電層524具有作為為了謀求設置在不同層中的佈線之間的電連接而引導的佈線的功能。導電層524可以與導電層520同樣地形成。
導電層525是用作液晶元件的共同電極或像素電極的層。另外,具有作為為了謀求設置在不同層中的佈線之間的電連接而引導的佈線的功能。作為導電層525的一個例子,可以使用由如下氧化物構成的膜:包含氧化鎢的銦氧化物、包含氧化鎢的銦鋅氧化物、包含氧化鈦的 銦氧化物、包含氧化鈦的銦錫氧化物、銦錫氧化物、銦鋅氧化物以及添加有氧化矽的銦錫氧化物等。另外,共同電極和像素電極中的一個具有梳齒狀的形狀,另一個具有平面狀的形狀。
導電層526是用作液晶元件的共同電極或像素電極的層。另外,具有作為為了謀求設置在不同層中的佈線之間的電連接而引導的佈線的功能。導電層526可以與導電層525同樣地形成。
另外,作為導電層525和導電層526的位置關係,雖然在本實施方式中示出用作共同電極的導電層525設置在用作像素電極的導電層526的下側(基板521一側)的例子,但是也可以將用作共同電極的導電層525設置在用作像素電極的導電層526的上側。
間隔物515為了保持單元間隙(cell gap)而設置。如圖5A所示,間隔物515形成在用作掃描線的導電層519與用作資料線的導電層520重疊的區域。這樣的區域是液晶材料的配向無序的區域且無助於顯示。藉由在這樣的區域中形成,可以提高像素518的孔徑比。
在圖5B所示的像素518的電路圖中,作為一個例子示出掃描線GL、資料線DL、電晶體522、電容元件CAP及液晶元件LC。
電晶體522具有作為控制液晶元件LC與資料線DL之間的連接的切換元件的功能。電晶體522的導通及截止由藉由掃描線GL從電晶體522的閘極輸入的掃描 信號來控制。
電容元件CAP的一個例子是在導電層525重疊於導電層526的區域中形成的元件。因此,不需要在像素518中另行製造電容線。
液晶元件LC的一個例子是由共同電極、像素電極及液晶層構成的元件。藉由形成在共同電極與像素電極之間的電場的作用,液晶層的液晶材料的配向變化。
在圖6A所示的像素518的沿著切斷線A1-A2的剖面圖中,作為一個例子示出:基板521;導電層519;具有絕緣性的層(以下稱為絕緣層532);具有絕緣性的層(以下稱為絕緣層533);半導體層523;導電層520;導電層524;具有絕緣性的層(以下稱為絕緣層534);具有絕緣性的層(以下稱為絕緣層535);具有絕緣性的層(以下稱為絕緣層536);具有絕緣性的層(以下稱為絕緣層537);導電層525;導電層526;具有絕緣性的層(以下稱為絕緣層538);對液晶賦予配向性的膜(以下稱為配向膜539);液晶層540;基板541;具有遮光性的膜(以下稱為黑矩陣542);濾色片543;保護層544;以及對液晶賦予配向性的膜(以下稱為配向膜545)。另外,圖5B示出電晶體522。
作為基板521的一個例子,使用玻璃基板、陶瓷基板、石英基板、藍寶石基板等。基板541也與此同樣。
絕緣層532是用作電晶體522的閘極絕緣膜 的層。另外,絕緣層532是用作保護電路中的電阻元件的層。作為絕緣層532,可以使用包含氧化鋁、氧化鎂、氧化矽、氧氮化矽、氮氧化矽、氮化矽、氧化鎵、氧化鍺、氧化釔、氧化鋯、氧化鑭、氧化釹、氧化鉿和氧化鉭中的一種以上的絕緣膜的單層或疊層。絕緣層532是其電阻率比絕緣層533小的材料。
絕緣層533是用作電晶體522的閘極絕緣膜的層。作為絕緣層533,可以與絕緣層532同樣地形成。較佳的是,絕緣層533為其電阻率比絕緣層532大的材料。
作為絕緣層532,例如設置氮氧化矽膜、氮化矽膜、氧化鋁膜等的疊層或單層。作為絕緣層533,設置氧化矽膜、氧氮化矽膜等的疊層或單層。例如,可以作為絕緣層532應用厚度為300nm的氮化矽膜,作為絕緣層533應用厚度為50nm的氧氮化矽膜。
此外,氮氧化矽是指氮含量比氧大的絕緣材料,而氧氮化矽是指氧含量比氮大的絕緣材料。
絕緣層534至536使用由無機材料構成的絕緣膜形成。尤其較佳的是,將絕緣層534及絕緣層535設為氧化物膜,將絕緣層536設為氮化物膜。另外,藉由將絕緣層536設為氮化物絕緣膜,可以抑制氫或水等雜質從外部侵入到半導體層523中。另外,也可以採用不設置絕緣層534的結構。
絕緣層537使用由有機材料構成的絕緣膜形 成。尤其較佳的是,絕緣層537具有對其上形成的層或膜賦予平坦性的功能。作為絕緣層537,可以使用丙烯酸類樹脂、聚醯亞胺類樹脂等具有耐熱性的有機材料。
絕緣層538作為用來防止來自外部的水或雜質的侵入的鈍化膜形成。另外,絕緣層538構成形成在導電層525與導電層526重疊的區域中的電容的電介質。與絕緣層536同樣,絕緣層538較佳為是由氮化物或氮氧化物構成的絕緣膜,例如形成氮化矽膜、氮氧化矽膜等即可。
較佳的是,配向膜539為用來對液晶層所具有的液晶分子賦予配向性的膜。配向膜545也是與此同樣的。
作為一個例子,黑矩陣542藉由使用具有遮光性的已知的材料並利用印刷法、噴墨法、使用光微影法技術的蝕刻方法等來分別形成在所希望的位置。
作為濾色片543,可以使用透過紅色波長區的光的濾色片、透過綠色波長區的光的濾色片、透過藍色波長區的光的濾色片等。各濾色片藉由使用公知的材料並利用印刷法、噴墨法、使用光微影法技術的蝕刻方法等來分別形成在所希望的位置。
作為保護層544,形成具有保護黑矩陣542及濾色片543的功能的層。作為保護層544,例如可以使用丙烯酸類樹脂等的絕緣層。
在圖6B所示的像素518的沿著切斷線A3-A4 的剖面圖中,作為一個例子示出層疊圖6A所說明的層且設置有用來維持單元間隙的間隔物515的部分。
<保護電路的結構>
下面,對保護電路511的結構例子進行說明。圖7A是示出像素的結構例子的俯視圖,圖7B是對應於俯視圖的電路圖。
另外,圖8是沿著圖7A的切斷線B1-B2的剖面圖。
在圖7A所示的保護電路511的俯視圖中,作為一個例子示出具有導電性的層(以下稱為導電層551)、具有導電性的層(以下稱為導電層552)、開口部553。
導電層551是用來使由於突波電壓導致的過電流洩漏的佈線。作為一個例子,導電層551固定為接地電位(GND)。導電層551可以與導電層519同樣地形成。
導電層552是用作掃描線或信號線的佈線。導電層552可以與導電層520同樣地形成。
開口部553是去除設置在導電層551與導電層552之間的絕緣層532和絕緣層533中的絕緣層533而設置的開口部。
換言之,圖7A所示的保護電路511具有在一對電極之間夾持絕緣層532的結構,藉由控制絕緣層532 的電阻率,在一對電極的一個流過過電流的情況下,可以使過電流的一部分或全部流到另一個電極。
在本發明的一個方式中,作為夾持在一對電極之間的絕緣層532,例如使用1010Ωcm以上且低於1018Ωcm,較佳為1011Ωcm以上且低於1015Ωcm的絕緣膜。作為具有這樣的電阻率的絕緣膜,例如可以舉出包含氮和矽的絕緣膜。
如此,藉由將保護電路511設置在圖7A所示的導電層之間,顯示裝置可以提高對因ESD等而產生的過電流的耐性。因此,可以提供一種可以提高可靠性的新穎的顯示裝置。
在圖7B所示的包括保護電路511的電路圖中,作為一個例子示出佈線551L、佈線552L。
佈線551L具有在對佈線552L施加突波電壓的情況下使過電流洩漏的功能。
佈線552L是被提供掃描信號及資料信號等的信號的佈線。另外,佈線552L具有使在施加浪湧電流的情況下產生的過電流洩漏到佈線551L並且使掃描信號及資料信號等的信號不洩漏到佈線551L的功能。
保護電路511設置在佈線551L與佈線552L之間。保護電路511使由於突波電壓產生的過電流洩漏到固定為接地電位的佈線551L一側。另外,保護電路511具有使被提供到佈線552L的掃描信號及資料信號等的信號的電位不變動的程度的電阻率。
在圖8所示的保護電路511的沿著切斷線B1-B2的剖面圖中,作為一個例子示出基板521、導電層551、絕緣層532、絕緣層533、導電層552、絕緣層534、絕緣層535、絕緣層536、絕緣層537、絕緣層538、配向膜539、液晶層540、基板541、黑矩陣542、保護層544、配向膜545。
如上所述,在保護電路511中,去除設置在導電層551與導電層552之間的絕緣層532及絕緣層533中的絕緣層533。因此,藉由改變開口部553的大小,可以抑制絕緣層532的電阻率,在一對電極的一個流過過電流的情況下,可以使過電流的一部分或全部流到另一個電極。
<連接部的結構>
接著,對將設置在不同的層中的導電層彼此連接的連接部的結構例子進行說明。圖9A是示出導電層571與導電層572之間的連接部的結構例子的剖面圖。另外,圖9B是示出導電層572與導電層573之間的連接部的結構例子的剖面圖。
在圖9A所示的連接部的剖面圖中,作為一個例子示出基板521、導電層571、絕緣層532、絕緣層533、導電層572、絕緣層534、絕緣層535、絕緣層536、絕緣層537、絕緣層538、配向膜539、液晶層540、基板541、黑矩陣542、保護層544、配向膜545。
導電層571是與導電層519及導電層551形成在同一層中的導電層。導電層571可以與導電層519及導電層551同樣地形成。
導電層572是與導電層520、導電層524及導電層552形成在同一層中的導電層。導電層572可以與導電層520、導電層524及導電層552同樣地形成。
在導電層571與導電層572之間的連接部中,設置在導電層571與導電層572之間的絕緣層532及絕緣層533被去除。因此,可以將導電層571直接連接到導電層572。
在圖9B所示的連接部的剖面圖中,作為一個例子示出基板521、絕緣層532、絕緣層533、導電層572、絕緣層534、絕緣層535、絕緣層536、絕緣層537、導電層573、絕緣層538、配向膜539、液晶層540、基板541、黑矩陣542、保護層544、配向膜545。
導電層573是與導電層525形成在同一層中的導電層。導電層573可以與導電層525同樣地形成。
在導電層572與導電層573之間的連接部中,設置在導電層573與導電層572之間的絕緣層534、絕緣層535、絕緣層536及絕緣層537被去除。因此,可以將導電層572直接連接到導電層573。
<端子部的結構>
下面,對端子部505的結構例子進行說明。圖10是 示出端子部505與FPC506之間的連接部的結構例子的剖面圖。
在圖10所示的端子部的剖面圖中,作為一個例子示出基板521、絕緣層532、絕緣層533、電晶體522、導電層572、導電層574、絕緣層537、配向膜539、液晶層540、基板541、黑矩陣542、保護層544、配向膜545、導電層561、FPC506。
導電層574是與導電層526形成在同一層中的導電層。導電層574可以與導電層526同樣地形成。
導電層561是用來將導電層574黏合到FPC506而使它們成為電導通狀態的層。作為一個例子,作為導電層561採用設置各向異性導電膜的結構即可。各向異性導電膜是使對熱固性或熱固性及光固化性的樹脂混合了導電粒子的膏狀或片狀的材料固化而得到的。各向異性導電膜藉由光照射或熱壓接合而成為呈現各向異性的導電材料。作為用於各向異性導電膜的導電粒子,例如可以使用由諸如Au、Ni、Co等薄膜狀的金屬覆蓋了球狀的有機樹脂而得到的粒子。
藉由去除配向膜539的一部分,可以將藉由導電層561的導電層572與導電層574的連接設為直接連接的結構。
<電晶體的製造方法>
下面,示出包括上述電晶體522的顯示裝置的電晶體 的製造方法。
參照圖11A至圖12C對電晶體522的製造方法進行說明。圖11A至圖12C是示出像素518的電晶體522的製造方法的一個例子的剖面圖,但也可以同時將具有與此同樣的結構的閘極驅動器502、503及源極驅動器504所具有的電晶體形成在基板上。
首先,舉出圖11A至圖12C所說明的各結構。在圖11A至圖12C中,依次說明基板400、導電膜401、閘極電極402、第一絕緣膜403、第二絕緣膜404、氧化物半導體膜405、島狀氧化物半導體層406、導電膜407、源極電極408、汲極電極409、絕緣層410、絕緣層411、絕緣層412的各結構。另外,基板400具有與圖6A所說明的基板521相同的結構。另外,閘極電極402具有與圖6A所說明的導電層519相同的結構。另外,第一絕緣膜403具有與圖6A所說明的絕緣層532相同的結構。另外,第二絕緣膜404具有與圖6A所說明的絕緣層533相同的結構。另外,島狀氧化物半導體層406具有與圖6A所說明的半導體層523相同的結構。另外,源極電極408具有與圖6A所說明的導電層520相同的結構。另外,汲極電極409具有與圖6A所說明的導電層524相同的結構。另外,絕緣層410具有與圖6A所說明的絕緣層534相同的結構。另外,絕緣層411具有與圖6A所說明的絕緣層535相同的結構。另外,絕緣層412具有與圖6A所說明的絕緣層536相同的結構。
如圖11A所示,在基板400上形成構成第一層的佈線及電極的導電膜401。
另外,作為導電膜401的一個例子,可以形成在氮化鎢膜上層疊了銅膜的膜或鎢單層膜。
接著,如圖11B所示,將導電膜401加工而形成電晶體的閘極電極402。
以覆蓋閘極電極402的方式形成第一絕緣膜403。接著,在第一絕緣膜403上形成第二層的第二絕緣膜404。
第一絕緣膜403及第二絕緣膜404具有作為電晶體的閘極絕緣膜的功能。
例如,採用第一層為氮化矽膜且第二層為氧化矽膜的多層膜即可。第二層的氧化矽膜可以是氧氮化矽膜。此外,第一層的氮化矽膜可以是氮氧化矽膜。
氧化矽膜較佳為使用缺陷密度小的氧化矽膜。明確而言,使用如下氧化矽膜:在電子自旋共振(ESR:Electron Spin Resonance)中來源於g值為2.001的信號的自旋的自旋密度為3×1017spins/cm3以下,較佳為5×1016spins/cm3以下。氧化矽膜較佳為使用具有過量氧的氧化矽膜。氮化矽膜使用氫及氨的釋放量少的氮化矽膜。氫及氨的釋放量藉由TDS(Thermal Desorption Spectroscopy:熱脫附譜分析法)分析進行測量即可。
氮化矽膜的電阻率為1010Ωcm以上且低於1018Ωcm,較佳為1011Ωcm以上且低於1015Ωcm。因此, 第一層的絕緣膜403為氮化矽膜是較佳的。
接著,如圖11C所示,在第二絕緣膜404上形成氧化物半導體膜405。在此,作為氧化物半導體膜405,藉由濺射法形成In-Ga-Zn氧化物膜。
作為用作電晶體的半導體層的氧化物半導體,例如有氧化銦、氧化錫、氧化鋅、In-Zn類氧化物、Sn-Zn類氧化物、Al-Zn類氧化物、Zn-Mg類氧化物、Sn-Mg類氧化物、In-Mg類氧化物、In-Ga類氧化物、In-Ga-Zn類氧化物(也記為IGZO)、In-Al-Zn類氧化物、In-Sn-Zn類氧化物、Sn-Ga-Zn類氧化物、Al-Ga-Zn類氧化物、Sn-Al-Zn類氧化物、In-Hf-Zn類氧化物、In-Zr-Zn類氧化物、In-Ti-Zn類氧化物、In-Sc-Zn類氧化物、In-Y-Zn類氧化物、In-La-Zn類氧化物、In-Ce-Zn類氧化物、In-Pr-Zn類氧化物、In-Nd-Zn類氧化物、In-Sm-Zn類氧化物、In-Eu-Zn類氧化物、In-Gd-Zn類氧化物、In-Tb-Zn類氧化物、In-Dy-Zn類氧化物、In-Ho-Zn類氧化物、In-Er-Zn類氧化物、In-Tm-Zn類氧化物、In-Yb-Zn類氧化物、In-Lu-Zn類氧化物、In-Sn-Ga-Zn類氧化物、In-Hf-Ga-Zn類氧化物、In-Al-Ga-Zn類氧化物、In-Sn-Al-Zn類氧化物、In-Sn-Hf-Zn類氧化物、In-Hf-Al-Zn類氧化物等。
例如,可以使用其原子數比為In:Ga:Zn=1:1:1、In:Ga:Zn=3:1:2或In:Ga:Zn=2:1:3的In-Ga-Zn類氧化物或接近該組成的氧化物。
當構成半導體層的氧化物半導體膜包含大量 的氫時,由於氫與氧化物半導體鍵合而氫的一部分成為施體,並產生作為載子的電子。由此,電晶體的臨界電壓向負方向移動。因此,在形成氧化物半導體膜之後較佳為進行脫水化處理(脫氫化處理),從氧化物半導體膜去除氫或水分來進行高度純化,以使儘量不包含雜質。
此外,有時因對氧化物半導體膜進行脫水化處理(脫氫化處理)而使氧化物半導體膜的氧減少。因此,為了填補因對氧化物半導體膜進行脫水化處理(脫氫化處理)而增加的氧空位,較佳的是,進行對氧化物半導體膜添加氧的處理。在本說明書等中,有時將對氧化物半導體膜供應氧的情況稱為加氧化處理,或者,有時將使氧化物半導體膜所包含的氧多於化學計量組成的情況稱為過氧化處理。
像這樣,藉由進行脫水化處理(脫氫化處理)以從氧化物半導體膜去除氫或水分,並進行加氧化處理以填補氧空位,可以得到i型(本質)的、或無限趨近於i型的實質上呈i型(本質)的氧化物半導體膜。此外,實質上呈本質是指氧化物半導體膜中的來源於施體的載子極少(近於零),載子密度為1×1017/cm3以下、1×1016/cm3以下、1×1015/cm3以下、1×1014/cm3以下、1×1013/cm3以下。
此外,如此,具備i型或實質上呈i型的氧化物半導體膜的電晶體可以實現極為優良的關態電流(off-state current)特性。例如,可以使使用氧化物半導體膜 的電晶體的處於截止狀態時的汲極電流在室溫(25℃左右)下為1×10-18A以下,較佳為1×10-21A以下,更佳為1×10-24A以下,或者,在85℃下為1×10-15A以下,較佳為1×10-18A以下,更佳為1×10-21A以下。此外,“電晶體處於截止狀態”是指:在n通道型電晶體的情況下,閘極電壓充分低於臨界電壓的狀態。明確而言,只要閘極電壓比臨界電壓低1V以上、2V以上或3V以上,則電晶體達到截止狀態。
另外,氧化物半導體膜可以具有包括非晶結構、微晶結構、多晶結構的非單晶結構或單晶結構。
此外,作為氧化物半導體膜,也可以使用具有結晶部分的CAAC-OS(C Axis Aligned Crystalline Oxide Semiconductor:c軸配向晶體氧化物半導體)膜。
CAAC-OS膜不是完全的單晶,也不是完全的非晶。另外,在很多情況下該結晶部的尺寸為能夠容納於一個邊長小於100nm的立方體的尺寸。另外,在使用穿透式電子顯微鏡(TEM:Transmission Electron Microscope)的觀察影像中,包括在CAAC-OS膜中的非晶部與結晶部的邊界不明確。另外,利用TEM在CAAC-OS膜中確認不到晶界(也稱grain boundary)。因此,在CAAC-OS膜中,起因於晶界的電子移動率的降低得到抑制。
在包括在CAAC-OS膜中的結晶部中,c軸在平行於CAAC-OS膜的被形成面的法向量或CAAC-OS膜 的表面的法向量的方向上一致,並且在從垂直於ab面的方向看時具有三角形或六邊形的原子排列,且在從垂直於c軸的方向看時,金屬原子排列為層狀或者金屬原子和氧原子排列為層狀。另外,在不同結晶部之間a軸及b軸的方向可以各自不同。在本說明書中,當只記載“垂直”時,還包括85°以上且95°以下的範圍。另外,當只記載“平行”時,還包括-5°以上且5°以下的範圍。另外,構成氧化物半導體膜的氧的一部分也可以被氮取代。
另外,在CAAC-OS膜中,結晶部的分佈也可以不均勻。例如,在CAAC-OS膜的形成過程中,在從氧化物半導體膜的表面一側進行晶體生長的情況下,與被形成面附近相比,有時在表面附近結晶部所占的比例高。另外,藉由對CAAC-OS膜添加雜質,有時在該雜質添加區中結晶部被非晶化。
因為包括在CAAC-OS膜中的結晶部的c軸在平行於CAAC-OS膜的被形成面的法向量或表面的法向量的方向上一致,所以有時根據CAAC-OS膜的形狀(被形成面的剖面形狀或表面的剖面形狀)而朝向彼此不同的方向。另外,結晶部的c軸方向是平行於形成CAAC-OS膜時的被形成面的法向量或表面的法向量的方向。結晶部藉由進行成膜或進行成膜後的加熱處理等的晶體化處理來形成。
在使用CAAC-OS膜的電晶體中,可以降低因照射可見光或紫外光而產生的電特性的變動。因此,該電 晶體的可靠性高。
接著,如圖11D所示,對氧化物半導體膜405進行加工來形成島狀氧化物半導體層406。
接著,如圖12A所示,形成具有作為電晶體的源極及汲極的電極或資料線的功能的導電膜407。導電膜407可以與導電膜401同樣地形成。作為一個例子,導電膜407為三層結構。第一層、第三層使用鈦膜形成,第二層使用鋁膜形成。鈦膜、鋁膜利用濺射法形成。
接著,如圖12B所示,將導電膜407加工而形成源極電極408、汲極電極409。
接著,如圖12C所示,形成絕緣層410至412。
此外,當絕緣層410和絕緣層411中的一個或兩個是氧化物膜的情況下,較佳為含有比化學計量組成多的氧。由此,能夠防止島狀氧化物半導體層406中的氧脫離,並且使包含在氧過量區域中的該氧移動到氧化物半導體膜,從而填補氧空位。
當絕緣層411是包含比化學計量組成多的氧的氧化物膜的情況下,絕緣層410較佳為是使氧透過的氧化物膜。此外,在絕緣層411中,從外部進入到絕緣層411的氧的一部分殘留在膜中。另外,有時預先包含在絕緣層411中的氧擴散到外部。由此,絕緣層411較佳為是氧的擴散係數大的氧化絕緣膜。
在將絕緣層412設為氮化物絕緣膜的情況 下,絕緣層410和絕緣層411中的一個或兩個較佳為是具有對氮的阻擋性的絕緣膜。例如,藉由形設為緻密的氧化物膜,可以使其具有對氮的阻擋性,明確地說,較佳為設為在25℃下使用0.5重量%的氫氟酸時的蝕刻速度為10nm/分以下的氧化物膜。
絕緣層410至412可以利用PE-CVD法或濺射法等各種成膜方法來形成。此外,絕緣層410至412在真空中連續地形成是較佳的。藉由這樣做,可以抑制雜質混入到絕緣層410、絕緣層411及絕緣層412的各個介面。在用於絕緣層410及絕緣層411的材料為同種組成的情況下,有時絕緣層410與絕緣層411的介面不能明確地辨別。
例如,在利用PE-CVD法形成氧化矽膜或氧氮化矽膜的情況下,絕緣層410及絕緣層411可以以下述成膜條件形成:將基板保持為180℃以上且400℃以下,更佳為200℃以上且370℃以下,將作為原料氣體的含有矽的沉積性氣體及氧化性氣體導入處理室並將處理室內的壓力設定為20Pa以上且250Pa以下,更佳地設定為40Pa以上且200Pa以下,並對設置在處理室內的電極供應高頻功率。
例如,在作為絕緣層412利用PE-CVD設備形成含氫量少的氮化矽膜的情況下,可以採用如下條件來形成:將基板保持為80℃以上且400℃以下,更佳為200℃以上且370℃以下,將原料氣體導入處理室並將處理室 內的壓力設定為100Pa以上且250Pa以下,較佳為100Pa以上且200Pa以下,並對設置在處理室內的電極供應高頻功率。
另外,較佳的是,在形成絕緣層411之後進行加熱處理,將包含在絕緣層410或絕緣層411中的過量氧移動到島狀氧化物半導體層406中,來填補島狀氧化物半導體層406中的氧空位。此外,作為對島狀氧化物半導體層406進行脫氫化或脫水化的加熱處理來進行該加熱處理即可。
以上是包括電晶體522的顯示裝置的電晶體的製造方法。
另外,雖然在圖11A至圖12C中的說明中示出島狀氧化物半導體層406為單層結構,但是也可以採用兩層以上的多層膜的氧化物半導體層。
作為一個例子,如圖13A所示,也可以採用由氧化物半導體層413及氧化物半導體層414這兩層構成島狀氧化物半導體層406的結構。
另外,作為另一個例子,如圖13B所示,也可以採用由氧化物半導體層413、氧化物半導體層414及氧化物半導體層415這三層構成島狀氧化物半導體層406的結構。
在此,參照圖50A至圖50C對圖13A和圖13B所示的氧化物疊層進行詳細說明。在此,作為氧化物疊層的例子,對圖13A所示的層疊有兩層的氧化物半導體 層的情況進行說明。以下,為了進行說明,將圖13A所說明的島狀氧化物半導體層406換稱為氧化物疊層406s,將氧化物半導體層414換稱為氧化物層414s。
圖50A是氧化物疊層406s的放大圖。氧化物疊層406s具有氧化物半導體層413和氧化物層414s。
氧化物半導體層413較佳為包括至少包含銦(In)、鋅(Zn)及M(Al、Ga、Ge、Y、Zr、Sn、La、Ce或Hf等金屬)的以In-M-Zn氧化物表示的層。
氧化物層414s是由構成氧化物半導體層413的元素中的一種以上構成,並且其導帶底端的能量相比氧化物半導體層413的導帶底端的能量更接近於真空能階0.05eV以上、0.07eV以上、0.1eV以上或0.15eV以上、且2eV以下、1eV以下、0.5eV以下或0.4eV以下的氧化物膜。此時,當對閘極電極402施加電場時,在氧化物疊層406s中的導帶底端的能量小的氧化物半導體層413中形成通道。換言之,藉由在氧化物半導體層413與絕緣層410之間具有氧化物層414s,可以在不與絕緣層410接觸的氧化物半導體層413中形成電晶體的通道。另外,由構成氧化物半導體層413的元素中的一種以上構成氧化物層414s,因此在氧化物半導體層413與氧化物層414s之間不容易發生介面散射。因此,因為在氧化物半導體層413與氧化物層414s之間不阻礙載子的移動,從而電晶體的場效移動率得到提高。另外,在氧化物半導體層413與氧化物層414s之間不容易產生介面能階。當在氧化物半導 體層413與氧化物層414s之間存在介面能階時,有時形成以該介面為通道的臨界電壓不同的第二電晶體,使電晶體的外觀上的臨界電壓發生變動。因此,藉由設置氧化物層414s,可以降低電晶體的臨界電壓等電特性的波動。
作為氧化物層414s,包含以In-M-Zn氧化物(M為Al、Ti、Ga、Ge、Y、Zr、Sn、La、Ce或Hf等)表示並且M的原子數比高於氧化物半導體層413的氧化物層。明確而言,作為氧化物層414s,使用與氧化物半導體層413相比包含1.5倍以上、較佳為2倍以上、更佳為3倍以上的高原子數比的上述元素的氧化物層。上述元素與氧的鍵合比銦與氧的鍵合堅固,所以具有抑制在氧化物層中產生氧空位的功能。就是說,與氧化物半導體層413相比,氧化物層414s是不容易產生氧空位的氧化物層。
就是說,在氧化物半導體層413、氧化物層414s為包含銦、鋅及M(Al、Ti、Ga、Ge、Y、Zr、Sn、La、Ce或Hf等金屬)的In-M-Zn氧化物時,當將氧化物層414s的原子數比設為In:M:Zn=x1:y1:z1並且將氧化物半導體層413的原子數比設為In:M:Zn=x2:y2:z2時,y1/x1較佳為大於y2/x2。將y1/x1設定為y2/x2的1.5倍以上,較佳為2倍以上,更佳為3倍以上。此時,在氧化物半導體層413中,當y2為x2以上時可以使電晶體具有穩定的電特性。但是,當y2為x2的3倍以上時電晶體的場效移動率變低,所以y2較佳為x2以上且小於x2的3倍。
另外,當氧化物半導體層413為In-M-Zn氧化物時,In和M的原子數比率較佳為In在25atomic%以上且M低於75atomic%,更佳為In在34atomic%以上且M低於66atomic%。此外,當氧化物層414s為In-M-Zn氧化物時,In和M的原子數比率較佳為In低於50atomic%且M在50atomic%以上,更佳為In低於25atomic%且M在75atomic%以上。
作為氧化物半導體層413及氧化物層414s,例如可以使用包含銦、鋅及鎵的氧化物半導體。明確而言,作為氧化物半導體層413,可以使用In:Ga:Zn=1:1:1[原子數比]的In-Ga-Zn氧化物、In:Ga:Zn=3:1:2[原子數比]的In-Ga-Zn氧化物或具有與其相近組成的氧化物,並且,作為氧化物層414s,可以使用In:Ga:Zn=1:3:2[原子數比]的In-Ga-Zn氧化物、In:Ga:Zn=1:6:4[原子數比]的In-Ga-Zn氧化物、In:Ga:Zn=1:9:6[原子數比]的In-Ga-Zn氧化物或具有與其相近組成的氧化物。
另外,將氧化物半導體層413的厚度設定為3nm以上且200nm以下,較佳為3nm以上且100nm以下,更佳為3nm以上且50nm以下。此外,將氧化物層414s的厚度設定為3nm以上且100nm以下,較佳為3nm以上且50nm以下。
接著,參照圖50B和圖50C對氧化物疊層406s的能帶結構進行說明。
作為一個例子,使用能隙為3.15eV的In-Ga-Zn氧化物作為氧化物半導體層413,使用能隙為3.5eV的In-Ga-Zn氧化物作為氧化物層414s。利用光譜橢圓偏光計(HORIBA JOBIN YVON公司的UT-300)測定能隙。
氧化物半導體層413及氧化物層414s的真空能階和價帶頂端的能量差(也稱為游離電位)分別為8eV及8.2eV。另外,關於真空能階和價帶頂端之間的能量差,利用紫外線光電子能譜分析(UPS:Ultraviolet Photoelectron Spectroscopy)裝置(PHI公司的VersaProbe)進行測定。
因此,氧化物半導體層413及氧化物層414s的真空能階與導帶底端之間的能量差(也稱為電子親和力)分別為4.85eV及4.7eV。
圖50B示意地示出氧化物疊層406s的能帶結構的一部分。在此,對以與氧化物疊層406s接觸的方式設置氧化矽膜的情況進行說明。此外,圖50B所示的EcI1表示氧化矽膜的導帶底端的能量,EcS1表示氧化物半導體層413的導帶底端的能量,EcS2表示氧化物層414s的導帶底端的能量,EcI2表示氧化矽膜的導帶底端的能量。另外,EcI1在圖13A中相當於第二絕緣膜404,EcI2在圖13A中相當於絕緣層410。
如圖50B所示,在氧化物半導體層413及氧化物層414s中,導帶底端的能量沒有能障而平緩地變化。換言之,可以說是連續地變化。這可以說是因為如下 緣故:氧化物層414s包含與氧化物半導體層413共同的元素,氧在氧化物半導體層413與氧化物層414s之間相互地移動,由此形成混合層。
從圖50B可知,氧化物疊層406s的氧化物半導體層413成為阱(well),在使用氧化物疊層406s的電晶體中通道區形成在氧化物半導體層413中。另外,由於氧化物疊層406s的導帶底端的能量連續地變化,也可以說氧化物半導體層413和氧化物層414s連續地接合。
另外,如圖50B所示那樣,雖然在氧化物層414s與絕緣層410之間的介面附近有可能形成起因於雜質或缺陷的陷阱能階,但是藉由設置氧化物層414s,可以使氧化物半導體層413與該陷阱能階遠離。但是,當EcS1與EcS2之間的能量差小時,有時氧化物半導體層413的電子越過該能量差而到達陷阱能階。電子被陷阱能階捕獲,從而在與絕緣層的介面附近產生負的電荷,這導致電晶體的臨界電壓向正的方向移動。因此,藉由將EcS1與EcS2之間的能量差設定為0.1eV以上,較佳為0.15eV以上,電晶體的臨界電壓變動降低而使電晶體具有穩定的電特性,所以是較佳的。
圖50C示意地示出氧化物疊層406s的能帶結構的一部分,它是圖50B所示的能帶結構的變形例子。在此,對以與氧化物疊層406s接觸的方式設置氧化矽膜的情況進行說明。圖50C所示的EcI1表示氧化矽膜的導帶底端的能量,EcS1表示氧化物半導體層413的導帶底端 的能量,EcI2表示氧化矽膜的導帶底端的能量。另外,EcI1在圖13A中相當於第二絕緣膜404,EcI2在圖13A中相當於絕緣層410。
在圖13A所示的電晶體中,當形成源極電極408、汲極電極409時,有時氧化物疊層406s的上方,即氧化物層414s被蝕刻。但是,當形成氧化物層414s時,有時在氧化物半導體層413的上表面形成氧化物半導體層413和氧化物層414s的混合層。
例如,在氧化物半導體層413為In:Ga:Zn=1:1:1[原子數比]的In-Ga-Zn氧化物或In:Ga:Zn=3:1:2[原子數比]的In-Ga-Zn氧化物並且氧化物層414s為In:Ga:Zn=1:3:2[原子數比]的In-Ga-Zn氧化物或In:Ga:Zn=1:6:4[原子數比]的In-Ga-Zn氧化物的情況下,與氧化物半導體層413相比,氧化物層414s的Ga的含量多,所以在氧化物半導體層413的上表面可能形成與GaOx層或氧化物半導體層413相比包含更多的Ga的混合層。
因此,即使在氧化物層414s被蝕刻的情況下,EcS1的位於EcI2一側的導帶底端的能量也會變高,有時成為圖50C所示的能帶結構。
<像素部、保護電路、連接部的製造方法>
下面,參照圖14A至圖17B對在基板521上製造像素部581、保護電路582及連接部583的製程進行說明。
首先,如圖14A所示,藉由光微影製程和蝕刻製程在基板521上形成導電層519、導電層551及導電層571。使用第一光遮罩在導電膜上形成由光阻劑構成的遮罩(以下稱為光阻遮罩),對該導電膜進行蝕刻,由此形成導電層519、導電層551及導電層571。並且,在形成導電層519、導電層551及導電層571之後,去除光阻遮罩。
接著,在導電層519、導電層551及導電層571上形成絕緣層532及絕緣層533。並且,如圖14B所示,藉由光微影製程和蝕刻製程在絕緣層533上形成半導體層523。使用第二光遮罩在半導體膜上形成光阻遮罩,對該半導體膜進行蝕刻,由此形成半導體層523。並且,在形成半導體層523之後,去除光阻遮罩。
接著,在絕緣層532中形成開口部584,在絕緣層532及絕緣層533中形成開口部585。明確而言,如圖14C所示,可以藉由光微影製程和蝕刻製程,可以在保護電路582中形成殘留了絕緣層532的開口部584,並在連接部583中形成絕緣層532及絕緣層533被去除的開口部585。使用第三光遮罩,在絕緣層533上形成具有不同的厚度的光阻遮罩,對絕緣層533和/或絕緣層532進行蝕刻,由此形成開口部584及開口部585。並且,在形成開口部584及開口部585之後,去除光阻遮罩。
藉由使用多色調遮罩,可以當形成開口部584、開口部528時形成遮罩。多色調遮罩是指能夠在曝 光部分、中間曝光部分以及未曝光部分進行三個曝光級別的遮罩,並且,是所透過的光具有多種強度的曝光遮罩。藉由進行一次曝光及顯影製程,可以形成具有多種(典型為兩種)厚度區域的光阻遮罩。因此,藉由使用多色調遮罩,可以削減曝光遮罩的個數。作為多色調遮罩,可以舉出半色調遮罩或灰色調遮罩等。
藉由使用多色調遮罩,開口部584、585可以設為各自在深度方向上不同的開口部。由此,可以實現在開口部584中絕緣層532被露出且在開口部585中導電層519被露出的結構。另外,開口部584、585的形成方法不侷限於此,例如也可以使用不同的遮罩來進行。
由此,形成在像素部581中的絕緣層532、533可以用作疊層的閘極絕緣層。另外,形成在保護電路582中的絕緣層532可以用作電阻元件。此外,為了直接連接各導電層,可以去除連接部583中的絕緣層532、533。換言之,在本實施方式所示的顯示裝置中,可以在相同的製程中形成像素部581、保護電路582及連接部583。因此,可以形成顯示裝置而不增加製造成本。
接著,在半導體層523、導電層571、絕緣層532及絕緣層533上形成導電膜。並且,如圖15A所示,藉由光微影製程和蝕刻製程在半導體層523、導電層571、絕緣層532及絕緣層533上形成導電層520、導電層524、導電層552及導電層571。使用第四光遮罩,在導電膜上形成光阻遮罩,對該導電膜進行蝕刻,由此形成 導電層520、導電層524、導電層552及導電層571。並且,在形成導電層520、導電層524、導電層552及導電層571之後,去除光阻遮罩。
接著,在導電層520、導電層524、導電層552、導電層571及絕緣層533上形成絕緣層534、絕緣層535、絕緣層536及絕緣層537。並且,如圖15B所示,藉由光微影製程和蝕刻製程在像素部581中形成直到導電層524的開口部585。使用第五光遮罩,在絕緣層537上形成光阻遮罩,對絕緣層534、絕緣層535、絕緣層536及絕緣層537進行蝕刻,由此形成開口部585。並且,在形成開口部585之後,去除光阻遮罩。
另外,雖然光遮罩的個數增加1個,但是用來在絕緣層537中形成開口部的光遮罩也可以與用來在絕緣層534、絕緣層535及絕緣層536中形成接觸孔的光遮罩不同。
接著,在導電層524及絕緣層537上形成導電膜。並且,如圖16A所示,藉由光微影製程和蝕刻製程在絕緣層537上形成導電層525。使用第六光遮罩,在導電膜上形成光阻遮罩,對該導電膜進行蝕刻,由此形成導電層525。並且,在形成導電層525之後去除光阻遮罩。
另外,也可以採用如下結構:藉由形成導電層525形成用來將與該導電層525形成在同一層中的導電層直接連接到形成在不同層中的導電層的連接部。在此情況下,較佳的是,採用藉由第五光遮罩預先在規定的地方 形成開口部的結構。或者,也可以採用藉由形成導電層525來相互直接連接形成在不同的層中的多個導電層的結構。在此情況下,可以採用使用同一光遮罩一起進行開口的開口部來將不同的各導電層電連接,因此可以減少所使用的光遮罩的個數。
接著,在導電層524、導電層525及絕緣層537上形成絕緣層538。並且,如圖16B所示,藉由光微影製程和蝕刻製程在像素部581中形成直到導電層524的開口部586。使用第七光遮罩,在絕緣層538上形成光阻遮罩,對該絕緣層538進行蝕刻,由此形成開口部586。並且,在形成開口部586之後,去除光阻遮罩。
接著,在導電層524及絕緣層538上形成導電膜。並且,如圖17A所示,藉由光微影製程和蝕刻製程在導電層524及絕緣層538上形成導電層526。使用第八光遮罩,在導電膜上形成光阻遮罩,對該導電膜進行蝕刻,由此形成導電層526。並且,在形成導電層526之後,去除光阻遮罩。
另外,也可以採用如下結構:藉由形成導電層526來形成用來將與該導電層526形成在同一層中的導電層直接連接到形成在不同層中的導電層的連接部。在此情況下,較佳的是,採用藉由第七光遮罩預先在規定的地方形成開口部的結構。或者,也可以藉由形成導電層526來相互直接連接形成在不同的層中的多個導電層。在此情況下,可以採用使用同一光遮罩一起進行開口的開口部來 將不同的各導電層電連接,因此可以減少所使用的光遮罩的個數。
如圖17B所示,在導電層526及絕緣層538上形成配向膜539。藉由印刷法等將聚醯亞胺樹脂塗敷在導電層526及絕緣層538上,並進行燒成來形成配向膜539。可以藉由摩擦或光照射對配向膜539進行配向處理。
另外,雖然未圖示,但是在配向膜539上形成用來保持單元間隙的間隔物。在配向膜539上塗敷感光硬化性樹脂劑,藉由第九光遮罩曝光樹脂劑,進行顯影處理,由此在各像素中形成由樹脂構成的間隔物。
雖然省略了關於形成在以與基板521對置的方式設置的基板541上的結構的圖示,但是在此進行簡單的說明。
在基板541上製造黑矩陣542、濾色片543、保護層544。另外,黑矩陣542及濾色片543也可以形成在基板521一側。在保護層544上形成有配向膜545。
接著,在基板521與基板541之間形成液晶層540。作為液晶層540的形成方法,可以使用分配器法(滴落法)或在將基板521貼合到基板541之後利用毛細現象注入液晶的注入法。
經過上述單元製程,可以製造密封有液晶層540的液晶面板。
本實施方式可以與其他實施方式適當地組合 而實施。
實施方式3
在本實施方式中,對上述實施方式2所說明的水平電場方式的液晶顯示裝置的各結構的變形例子進行說明。
<像素的變形例子的結構>
如圖18所示,也可以採用導電層526重疊於電晶體522地設置的結構。
<保護電路的變形例子的結構>
下面,對保護電路511的變形例子進行說明。圖19A是示出保護電路的結構例子的俯視圖,圖19B是沿著圖19A的切斷線B3-B4的剖面圖。
在圖19A所示的保護電路511的俯視圖中,作為一個例子示出導電層552、具有導電性的層(以下稱為導電層554)、半導體層555。
導電層554是用來使由於突波電壓導致的過電流洩漏的佈線。作為一個例子,導電層554固定為接地電位(GND)。導電層554可以與導電層520同樣地形成。
半導體層555是具有半導體特性的層。半導體層555可以與半導體層523同樣地形成。
換言之,圖19A所示的保護電路511具有在 一對電極之間夾持半導體層555的結構,藉由控制半導體層555的電阻率,在一對電極的一個流過過電流的情況下,可以使過電流的一部分或全部流過另一個電極。
如此,藉由設置圖19A所示的保護電路511,像素部501、閘極驅動器502、503及源極驅動器504可以提高對因ESD等而產生的過電流的耐性。因此,可以提供一種能夠提高可靠性的新穎的顯示裝置。
在圖19B所示的保護電路511的沿著切斷線B3-B4的剖面圖中,作為一個例子示出基板521、絕緣層532、絕緣層533、半導體層555、導電層552、導電層554、絕緣層534、絕緣層535、絕緣層536、絕緣層537、絕緣層538、配向膜539、液晶層540、基板541、黑矩陣542、保護層544、配向膜545。
如上所述,在保護電路511中,採用在導電層552與導電層554之間設置半導體層555的結構。因此,像素部501、閘極驅動器502、503及源極驅動器504可以提高對因ESD等而產生的過電流的耐性。因此,可以提供一種能夠提高可靠性的新穎的顯示裝置。
另外,對保護電路511的其他變形例子進行說明。圖20A是示出保護電路的結構例子的俯視圖,圖20B是沿著圖20A的切斷線B5-B6的剖面圖。
在圖20A所示的保護電路511的俯視圖中,作為一個例子示出導電層552、導電層554、半導體層555、導電層556、導電層557。
導電層556及導電層557是用來將導電層552與半導體層555連接且將導電層554與半導體層555連接的佈線。導電層556及導電層557可以與導電層525同樣地形成。
換言之,圖20A所示的保護電路511具有在一對電極之間夾持導電層556、半導體層555及導電層557的結構,藉由控制半導體層555的電阻率,在一對電極的一個流過過電流的情況下,可以使過電流的一部分或全部流過另一個電極。
如此,藉由設置圖20A所示的保護電路511,像素部501、閘極驅動器502、503及源極驅動器504可以提高對因ESD等而產生的過電流的耐性。因此,可以提供一種能夠提高可靠性的新穎的顯示裝置。
在圖20B所示的保護電路511的沿著切斷線B5-B6的剖面圖中,作為一個例子示出基板521、絕緣層532、絕緣層533、半導體層555、導電層552、導電層554、絕緣層534、絕緣層535、絕緣層536、絕緣層537、導電層556、導電層557、絕緣層538、配向膜539、液晶層540、基板541、黑矩陣542、保護層544、配向膜545。
如上所述,在保護電路511中,採用在導電層552與導電層554之間設置導電層556、導電層557及半導體層555的結構。因此,像素部501、閘極驅動器502、503及源極驅動器504可以提高對因ESD等而產生 的過電流的耐性。因此,可以提供一種能夠提高可靠性的新穎的顯示裝置。
另外,對保護電路511的其他變形例子進行說明。圖21A是示出保護電路的結構例子的俯視圖,圖21B是沿著圖21A的切斷線B7-B8的剖面圖。
在圖21A所示的保護電路511的俯視圖中,作為一個例子示出導電層552、導電層554、半導體層555、導電層558、導電層559。
導電層558及導電層559是用來將導電層552與半導體層555連接且將導電層554與半導體層555連接的佈線。導電層558及導電層559可以與導電層526同樣地形成。
換言之,圖21A所示的保護電路511具有在一對電極之間夾持導電層558、半導體層555及導電層559的結構,藉由控制半導體層555的電阻率,在一對電極的一個流過過電流的情況下,可以使過電流的一部分或全部流到另一個電極。
如此,藉由設置圖21A所示的保護電路511,像素部501、閘極驅動器502、503及源極驅動器504可以提高對因ESD等而產生的過電流的耐性。因此,可以提供一種能夠提高可靠性的新穎的顯示裝置。
在圖21B所示的保護電路511的沿著切斷線B7-B8的剖面圖中,作為一個例子示出基板521、絕緣層532、絕緣層533、半導體層555、導電層552、導電層 554、絕緣層534、絕緣層535、絕緣層536、絕緣層537、導電層558、導電層559、絕緣層538、配向膜539、液晶層540、基板541、黑矩陣542、保護層544、配向膜545。
如上所述,在保護電路511中,採用在導電層552與導電層554之間設置導電層558、導電層559及半導體層555的結構。因此,像素部501、閘極驅動器502、503及源極驅動器504可以提高對因ESD等而產生的過電流的耐性。因此,可以提供一種能夠提高可靠性的新穎的顯示裝置。
另外,在圖19A、圖20A及圖21A所示的保護電路的俯視圖中,作為半導體層的形狀也可以採用如圖22A和圖22B所示的曲流形狀。
另外,對保護電路511的其他結構例子進行說明。圖23A和圖23B是示出保護電路的結構例子的剖面圖。
在圖23A所示的保護電路511的剖面圖中,作為一個例子示出基板521、絕緣層532、絕緣層533、導電層551、導電層552、半導體層555、絕緣層534、絕緣層535、絕緣層536、絕緣層537、導電層525、導電層558、導電層559、絕緣層538、配向膜539、液晶層540、基板541、黑矩陣542、保護層544、配向膜545。
如上所述,在保護電路511中,採用在導電層552與導電層551之間設置半導體層555及導電層525 的結構。因此,像素部501、閘極驅動器502、503及源極驅動器504可以提高對因ESD等而產生的過電流的耐性。因此,可以提供一種能夠提高可靠性的新穎的顯示裝置。
在圖23B所示的保護電路511的剖面圖中,作為一個例子示出基板521、絕緣層532、絕緣層533、導電層551、導電層552、半導體層555、絕緣層534、絕緣層535、絕緣層536、絕緣層537、導電層526、導電層558、導電層559、絕緣層538、配向膜539、液晶層540、基板541、黑矩陣542、保護層544、配向膜545。
如上所述,在保護電路511中,採用在導電層552與導電層551之間設置半導體層555及導電層526的結構。因此,像素部501、閘極驅動器502、503及源極驅動器504可以提高對因ESD等而產生的過電流的耐性。因此,可以提供一種能夠提高可靠性的新穎的顯示裝置。
另外,圖24A、圖24B和圖24C示出能夠用作保護電路511的電路結構的一個例子。
圖24A所示的電路結構是具有佈線351、352、381和電晶體302、304的結構。
在電晶體302中,具有作為源極電極的功能的第一端子與具有作為閘極電極的功能的第二端子連接,具有作為汲極電極的功能的第三端子與佈線351連接。另外,電晶體302的第一端子與佈線381連接。在電晶體 304中,具有作為源極電極的功能的第一端子與具有作為閘極電極的功能的第二端子連接,具有作為汲極電極的功能的第三端子與佈線352連接。另外,電晶體304的第一端子與佈線381連接。
圖24B所示的電路結構包括佈線353、354、382、383、384和電晶體306、308、310、312。
在電晶體306中,具有作為源極電極的功能的第一端子與具有作為閘極電極的功能的第二端子連接,具有作為汲極電極的功能的第三端子與佈線383連接。另外,電晶體306的第一端子與佈線382連接。
在電晶體308中,具有作為源極電極的功能的第一端子與具有作為閘極電極的功能的第二端子連接,具有作為汲極電極的功能的第三端子與佈線384連接。另外,電晶體308的第一端子與佈線383連接。
在電晶體310中,具有作為源極電極的功能的第一端子與具有作為閘極電極的功能的第二端子連接,具有作為汲極電極的功能的第三端子與佈線382連接。另外,電晶體310的第一端子與佈線383連接。
在電晶體312中,具有作為源極電極的功能的第一端子與具有作為閘極電極的功能的第二端子連接,具有作為汲極電極的功能的第三端子與佈線383連接。另外,電晶體312的第一端子與佈線384連接。
圖24C所示的電路結構包括佈線355、356、385、386和電晶體314、316。
在電晶體314中,用作源極電極的第一端子與用作閘極電極的第二端子連接,用作汲極電極的第三端子與佈線385連接。另外,電晶體314的第一端子與佈線386連接。
在電晶體316中,用作源極電極的第一端子與用作閘極電極的第二端子連接,用作汲極電極的第三端子與佈線386連接。另外,電晶體316的第一端子與佈線385連接。
如圖24A、圖24B和圖24C所示的電路結構,能夠用於本發明的一個方式的保護電路511也可以使用二極體接法的電晶體。
另外,在圖24A、圖24B和圖24C所示的電路結構中,藉由採用圖25A至圖25C所示的剖面示意圖的結構,用作源極電極的第一端子與用作閘極電極的第二端子之間的連接可以任意地控制電阻率。
圖25A示出能夠用作保護電路511的電阻元件。另外,在圖25A所示的電阻元件的剖面圖中,示出基板521、導電層551、絕緣層532、絕緣層533、半導體層555、導電層552、絕緣層534、絕緣層535、絕緣層536、絕緣層537及導電層556。
圖25B示出能夠用作保護電路511的電阻元件。另外,在圖25B所示的電阻元件的剖面圖中,示出基板521、導電層551、絕緣層532、絕緣層533、半導體層555、導電層552、絕緣層534、絕緣層535、絕緣層 536、絕緣層537、導電層556及導電層557。
圖25C示出能夠用作保護電路511的電阻元件。另外,在圖25C所示的電阻元件的剖面圖中,示出基板521、導電層551、絕緣層532、絕緣層533、半導體層555、導電層552、導電層554、絕緣層534、絕緣層535、絕緣層536、絕緣層537、導電層556及導電層557。
另外,本實施方式可以與本說明書所示的其他實施方式適當地組合。
<電晶體的變形例子的結構>
下面,對電晶體522的變形例子進行說明。
以下,示出包括上述電晶體522的顯示裝置的電晶體的製造方法。
使用圖26A至圖27C對電晶體522的製造方法進行說明。
圖26A至圖27C所示的製造方法與圖11A至圖12C所示的製造方法不同之處在於:將閘極電極402的通道長度方向上的長度L1設定為大於氧化物半導體層的通道長度方向上的長度L2(L1>L2);以及在形成島狀氧化物半導體層406的製程中,同時加工第二絕緣膜404而形成第二絕緣層416。藉由採用該結構,可以在源極電極408(或汲極電極409)與閘極電極402之間形成作為保護電路的電阻元件。
如圖26D所示,在將閘極電極402的通道長度方向上的長度L1設定為大於氧化物半導體層的通道長度方向上的長度L2的情況下,預先在將閘極電極402加工的時間點,將通道長度方向上的長度L1設定得較大而進行加工即可。
另外,在形成如圖26D所示的島狀氧化物半導體層406及第二絕緣層416的情況下,採用在殘留加工島狀氧化物半導體層406時的光阻遮罩的狀態下實施各向同性蝕刻而去除第二絕緣層416的一部分的結構即可。此時,在第二絕緣層416的蝕刻的同時,對島狀氧化物半導體層406的端部進行蝕刻,從而小於島狀氧化物半導體層406的設計的尺寸。
另外,圖28A和圖28B示出具備利用圖26A至圖27C所示的製造方法製造的電晶體522的像素518的結構。圖28A是示出像素的結構例子的俯視圖,圖28B是圖28A的沿著切斷線A7-A8的剖面圖。
<液晶顯示裝置的剖面圖中的變形例子的結構>
下面,對水平電場方式的液晶顯示裝置的剖面圖的變形例子進行說明。
作為一個例子,圖29A和圖29B所示的剖面圖是圖28B所示的剖面圖的變形例子。在圖29A和圖29B中,除了像素部的剖面圖之外,還同時示出了連接部的剖面圖的結構。另外,圖29A所示的剖面圖的結構是在形成 半導體層523之後形成導電層526的結構。
另外,在圖29B的結構中,示出了在與黑矩陣542重疊的區域的導電層525及導電層573上層疊地設置用來輔助導電性的導電層576的結構。另外,在圖29A、29B中,作為與連接部中的導電層直接連接的導電層,示出了不同的導電層571和導電層572。
在圖29A所示的剖面圖中,示出基板521、導電層519、絕緣層532、絕緣層533、半導體層523、導電層520、導電層524、絕緣層534、絕緣層535、絕緣層536、導電層525、導電層526、配向膜539、液晶層540、基板541、黑矩陣542、濾色片543、保護層544、配向膜545、導電層571、導電層573。另外,在圖29A中,示出電晶體522。
在圖29B所示的剖面圖中,示出基板521、導電層519、絕緣層532、絕緣層533、半導體層523、導電層520、導電層524、絕緣層534、絕緣層535、絕緣層536、導電層525、導電層526、配向膜539、液晶層540、基板541、黑矩陣542、濾色片543、保護層544、配向膜545、導電層571、導電層573、導電層576。另外,在圖29B中,示出電晶體522。
導電層576具有作為用來輔助導電層525及導電層573的導電性的電極的功能。作為導電層576,使用由包含鋁、鈦、鉻、鈷、鎳、銅、釔、鋯、鉬、釕、銀、鉭和鎢中的一種以上的導電材料構成的膜以單層或兩 層以上的方式形成即可。
下面,在圖30所示的剖面圖的結構中,與圖29A和圖29B不同,是首先形成導電層526,然後形成半導體層523的結構。因此,在圖30的結構中,是絕緣層533重疊於導電層526地殘留的結構。
在圖30所示的剖面圖中,示出基板521、導電層519、絕緣層532、絕緣層533、半導體層523、導電層520、導電層524、絕緣層534、絕緣層535、絕緣層536、導電層525、導電層526、配向膜539、液晶層540、基板541、黑矩陣542、濾色片543、保護層544、配向膜545、導電層572、導電層573、導電層576。另外,在圖30中,示出電晶體522。
作為一個例子,圖31所示的剖面圖是圖6A所示的剖面圖的變形例子。在圖31中,除了像素部的剖面圖之外,還同時示出了連接部的剖面圖的結構。另外,圖31所示的剖面圖的結構是在形成用作像素電極的導電層526之後形成用作共同電極的導電層525的結構。
在圖31所示的剖面圖中,示出基板521、導電層519、絕緣層532、絕緣層533、半導體層523、導電層520、導電層524、絕緣層534、絕緣層535、絕緣層536、絕緣層537、導電層525、導電層526、絕緣層538、配向膜539、液晶層540、基板541、黑矩陣542、濾色片543、保護層544、配向膜545、導電層571、導電層573、導電層575。另外,在圖31中,示出電晶體 522。
作為一個例子,圖32所示的剖面圖是圖6A所示的剖面圖的變形例子。在圖32中,除了像素部的剖面圖之外,還同時示出連接部的剖面圖的結構。另外,圖32所示的剖面圖的結構是用作像素電極的導電層526與構成電晶體522的半導體層523重疊的結構。
在圖32所示的剖面圖中,示出基板521、導電層519、絕緣層532、絕緣層533、半導體層523、導電層520、導電層524、絕緣層534、絕緣層535、絕緣層536、絕緣層537、導電層525、導電層526、絕緣層538、配向膜539、液晶層540、基板541、黑矩陣542、濾色片543、保護層544、配向膜545、導電層571、導電層573。另外,在圖32中,示出電晶體522。
作為一個例子,圖33所示的剖面圖是圖6A所示的剖面圖的變形例子。在圖33中,除了像素部的剖面圖之外,還同時示出連接部的剖面圖的結構。另外,圖33所示的剖面圖的結構是以與導電層526重疊且位於電晶體522上的方式設置用作電晶體的背閘極電極的導電層576的結構。
在圖33所示的剖面圖中,示出基板521、導電層519、絕緣層532、絕緣層533、半導體層523、導電層520、導電層524、絕緣層534、絕緣層535、絕緣層536、絕緣層537、導電層525、導電層526、絕緣層538、配向膜539、液晶層540、基板541、黑矩陣542、 濾色片543、保護層544、配向膜545、導電層571、導電層573、導電層576。另外,在圖33中,示出電晶體522。
導電層576是用作電晶體的背閘極電極的佈線。作為導電層576,可以與導電層575同樣地形成。
作為一個例子,圖34所示的剖面圖是圖33所示的剖面圖的變形例子。在圖34中,除了像素部的剖面圖之外,還同時示出連接部的剖面圖的結構。另外,圖34所示的剖面圖的結構是以與直接連接到導電層519的導電層526重疊且位於電晶體522上的方式設置用作電晶體的背閘極電極的導電層576的結構。
在圖34所示的剖面圖中,示出基板521、導電層519、絕緣層532、絕緣層533、半導體層523、導電層520、導電層524、絕緣層534、絕緣層535、絕緣層536、絕緣層537、導電層525、導電層526、絕緣層538、配向膜539、液晶層540、基板541、黑矩陣542、濾色片543、保護層544、配向膜545、導電層571、導電層573、導電層576。另外,在圖34中,示出電晶體522。
作為一個例子,圖35所示的剖面圖是圖6A所示的剖面圖的變形例子。在圖35中,除了像素部的剖面圖之外,還同時示出連接部的剖面圖的結構。另外,圖35所示的剖面圖的結構是在電晶體522與用作像素電極的導電層526之間的連接的部分處相重疊地設置導電層 525的結構。
在圖35所示的剖面圖中,示出基板521、導電層519、絕緣層532、絕緣層533、半導體層523、導電層520、導電層524、絕緣層534、絕緣層535、絕緣層536、絕緣層537、導電層525、導電層526、絕緣層538、配向膜539、液晶層540、基板541、黑矩陣542、濾色片543、保護層544、配向膜545、導電層571、導電層573、導電層575。另外,在圖35中,示出電晶體522。
作為一個例子,圖36所示的剖面圖是圖31所示的剖面圖的變形例子。在圖36中,除了像素部的剖面圖之外,還同時示出圖8所示的保護電路部的剖面圖的結構。另外,圖36所示的剖面圖的結構是以直接接觸於保護電路部中的半導體層555的方式設置絕緣層538的結構。
在圖36所示的剖面圖中,示出基板521、導電層519、絕緣層532、絕緣層533、半導體層523、導電層520、導電層524、絕緣層534、絕緣層535、絕緣層536、絕緣層537、導電層525、導電層526、絕緣層538、配向膜539、液晶層540、基板541、黑矩陣542、濾色片543、保護層544、配向膜545、導電層552、導電層554、半導體層555。另外,在圖36中,示出電晶體522。
作為一個例子,圖37所示的剖面圖是圖35 所示的剖面圖的變形例子。在圖37中,除了像素部的剖面圖之外,還同時示出圖8所示的保護電路部的剖面圖的結構。另外,圖37所示的剖面圖的結構是以直接接觸於保護電路部中的半導體層555的方式設置絕緣層538的結構。
在圖37所示的剖面圖中,示出基板521、導電層519、絕緣層532、絕緣層533、半導體層523、導電層520、導電層524、絕緣層534、絕緣層535、絕緣層536、絕緣層537、導電層525、導電層526、絕緣層538、配向膜539、液晶層540、基板541、黑矩陣542、濾色片543、保護層544、配向膜545、導電層552、導電層554、半導體層555。另外,在圖37中,示出電晶體522。
作為一個例子,圖38所示的剖面圖是圖6A所示的剖面圖的變形例子。在圖38中,除了像素部的剖面圖之外,還同時示出圖8所示的保護電路部的剖面圖的結構。另外,圖38所示的剖面圖的結構是以直接接觸於保護電路部中的半導體層555的方式設置絕緣層538的結構。
在圖38所示的剖面圖中,示出基板521、導電層519、絕緣層532、絕緣層533、半導體層523、導電層520、導電層524、絕緣層534、絕緣層535、絕緣層536、絕緣層537、導電層525、導電層526、絕緣層538、配向膜539、液晶層540、基板541、黑矩陣542、 濾色片543、保護層544、配向膜545、導電層552、導電層554、半導體層555。另外,在圖38中,示出電晶體522。
本實施方式可以與其他實施方式適當地組合而實施。
實施方式4
在本實施方式中,對藉由在上述實施方式1所說明的水平電場方式的顯示裝置中設置觸摸感測器(觸摸檢測裝置)而將該顯示裝置用作觸控面板的結構進行說明。
在本實施方式中,參照圖39至圖44對觸控面板進行說明。
圖39是將液晶顯示裝置500用作觸控面板的觸控面板的剖面圖。另外,圖40是示出用作形成觸摸感測器的靜電電容的電極的導電層的結構例子的俯視圖。另外,圖41A是沿著圖40的切斷線C1-C2的剖面圖,圖41B是圖40的區域430中的俯視圖。
在圖39所示的示出將液晶顯示裝置500用作觸控面板的觸控面板420的結構例子的剖面圖中,作為一個例子示出基板521、導電層519、絕緣層532、絕緣層533、半導體層523、導電層520、導電層524、絕緣層534、絕緣層535、絕緣層536、絕緣層537、導電層525、導電層526、絕緣層538、配向膜539、液晶層540、基板541、黑矩陣542、濾色片543、保護層544、 配向膜545、具有偏振功能的構件(以下稱為偏光板421)、具有偏振功能的構件(以下稱為偏光板422)、具有導電性的層(以下稱為導電層423)。另外,在圖39中,示出電晶體522。
觸控面板420具備靜電電容式感測器作為觸摸感測器。在基板521的外側安裝有偏光板421,在基板541的外側安裝有偏光板422。
對偏光板421沒有特別限制,只要能由自然光或圓偏振光產生線性偏振光即可。例如,可使用藉由對齊到一定方向上地配置二色性物質而使其具有光學各異向性的偏光板。這類的偏光板能藉由以聚乙烯醇等膜吸附碘類化合物等,並將此膜往一個方向延展的方式來形成。此外,作為二色性物質,除了能使用碘類化合物之外,還可以使用染料類化合物等。偏光板422也是同樣的。
導電層423是用作防止帶電用的導電體及形成觸摸感測器的靜電電容的一個電極的層。作為導電層423,可以與導電層525同樣地形成。
在圖40所示的用作共同電極及形成觸摸感測器的靜電電容的另一個電極的導電層525、及導電層423的結構例子的俯視圖中,作為一個例子示出基板521、基板541、FPC461、FPC462、佈線431、佈線432、導電層525及導電層423。另外,在圖40中,以虛線來圖示相當於像素部501的區域。
在圖40所示的俯視圖中,導電層525及導電 層423具有條紋狀的形狀,以在平面上正交的方式設置導電層525及導電層423。導電層525藉由佈線431與安裝在基板521上的FPC461連接。導電層423藉由佈線432與安裝在基板541上的FPC462連接。
在圖41A所示的沿著圖40的切斷線C1-C2的剖面圖中,示出基板521、電晶體522、導電層525、導電層526、液晶層540、基板541及導電層423。
在每個像素中,設置有用作像素電極的導電層526,並且與電晶體522連接。
另外,在圖41B所示的圖40的區域430中的俯視圖中,示出像素518、導電層525及導電層423。
在導電層525與導電層423交叉的區域中,設置有多個像素518。
在導電層525及導電層423交叉的區域中,形成觸摸感測器的靜電電容。在以導電層525及導電層423為一對電極的電容元件中,導電層525是用來對該電容元件提供電位的電極。另一方面,導電層423是用來取出流過電容元件的電流的電極。
觸控面板420的工作可以大致分為對像素輸入影像信號的顯示工作以及檢測觸摸動作的傳感檢測工作。在顯示工作時,導電層525的電位被固定為低位準。在傳感檢測工作期間,脈衝信號依次施加到各導電層525,將其電位設為高位準。此時,如果用手指接觸到觸控面板420,由手指形成的電容被附加到觸摸感測器的電 容元件,因此流過電容元件的電流發生變化而改變導電層423的電位。藉由依次掃描導電層525的脈衝信號並檢測導電層423的電位變化,能夠檢測出手指的觸摸位置。
如上所述,藉由使用液晶顯示裝置500構成觸控面板,作為構成觸控面板420的靜電電容的電極可以使用本來設置在FFS模式的液晶顯示裝置500中的用來防止帶電的導電體以及像素的共同電極,因此可以提供輕質、薄型且高顯示品質的觸控面板。
實施方式5
在本實施方式中,對關於上述實施方式4所說明了的將顯示裝置用作觸控面板的結構的變形例子及其應用例子進行說明。
<外置式觸控面板的變形例子的結構>
作為觸控面板的結構,可以採用如下結構的外置式觸控面板:將形成靜電電容的觸控面板基板安裝在液晶顯示裝置500的基板541一側的結構;或者藉由使用安裝在液晶顯示裝置500的基板541的外側的用來防止帶電的導電膜來構成表面電容(surface capacitive)式觸摸感測器的結構等。以下,參照圖42A至圖43對應用於外置式觸控面板的觸摸感測器的結構例子進行說明。
圖42A是示出觸摸感測器的結構例子的分解立體圖,圖42B是示出觸摸感測器的電極的結構例子的俯 視圖。圖43是示出觸摸感測器450的結構例子的剖面圖。
如圖42A及圖42B所示,觸摸感測器450相當於多個電極451和多個電極452的俯視圖。在圖42A及圖42B所示的觸摸感測器450中,在基板491上形成有排列在X軸方向上的多個電極451以及排列在與X軸方向交叉的Y軸方向上的多個電極452。
電極451、452具有多個四邊形狀的導電膜相連接的結構。多個電極451及多個電極452以導電膜的四邊形狀的部分的位置不重疊的方式來配置。為了防止電極451接觸於電極452,在電極451與電極452交叉的部分設置有絕緣膜。
圖43是說明電極451與電極452之間的連接結構的一個例子的剖面圖,作為一個例子示出電極451與電極452交叉的部分的剖面圖。另外,圖44是電極451與電極452交叉的部分的等效電路圖。如圖44所示,在電極451與電極452交叉的部分形成有電容元件454。
如圖43所示,電極451由第一層的導電膜451a及導電膜451b、以及絕緣膜481上的第二層的電極451c構成。導電膜451a藉由電極451c與導電膜451b連接。電極452由第一層的導電膜形成。以覆蓋電極451、452及471的方式形成有絕緣膜482。作為絕緣膜481、482,例如形成氧氮化矽膜即可。另外,也可以在基板491與電極451及電極471之間形成由絕緣膜構成的基底 膜。作為基底膜,例如可以形成氧氮化矽膜。
電極451和電極452由具有對可見光的透光性的導電材料形成。例如,作為具有透光性的導電材料,有包含氧化矽的氧化銦錫、氧化銦錫、氧化鋅、氧化銦鋅或添加有鎵的氧化鋅等。
導電膜451a與電極471連接。電極471構成用來與FPC連接的端子。與電極451同樣,電極452也連接到其他的電極471。電極471例如可以使用鎢膜形成。
以覆蓋電極451、452及471的方式形成有絕緣膜482。為了將電極471與FPC電連接,在電極471上的絕緣膜481及絕緣膜482中形成有開口。在絕緣膜482上,由黏合劑或黏合薄膜等貼合基板492。藉由由黏合劑或黏合薄膜將基板491一側安裝在液晶顯示裝置500的基板541,構成觸控面板。
<外置式觸控面板的應用例子的結構>
接著,使用圖46對可以使用本發明的一個方式的顯示裝置的顯示模組進行說明。
圖46所示的顯示模組8000在上部覆蓋物8001與下部覆蓋物8002之間包括連接於FPC8003的觸控面板8004、連接於FPC8005的顯示面板單元8006、背光單元8007、框架8009、印刷基板8010、電池8011。
上部覆蓋物8001及下部覆蓋物8002結合觸 控面板8004及顯示面板單元8006的尺寸而可以適當地改變形狀或尺寸。
觸控面板8004可以重疊於顯示面板單元8006地使用電阻膜方式或靜電電容方式的觸控面板。此外,也可以使顯示面板單元8006的相對基板(密封基板)具有觸控面板的功能。另外,也可以在顯示面板單元8006的各像素內設置光感測器,而用作光學觸控面板。
背光單元8007具有光源8008。光源8008也可以採用設置在背光單元8007的端部並使用光擴散板的結構。
框架8009除了具有保護顯示面板單元8006的功能以外還具有用來遮斷因印刷基板8010的工作而產生的電磁波的電磁遮罩的功能。此外,框架8009具有作為散熱板的功能。
印刷基板8010具有用來輸出電源電路、視訊訊號及時脈信號的信號處理電路。作為對電源電路供應電力的電源,既可以採用外部的商業電源,又可以採用另行設置的電池8011的電源。當使用商用電源時,可以省略電池8011。
此外,在顯示模組8000中還可以設置偏光板、相位差板、稜鏡片等構件。
另外,本實施方式所示的結構等可以與其他實施方式所示的結構適當地組合而實施。
實施方式6
在本實施方式中,使用圖45A和圖45B對能夠用於圖1A所示的顯示裝置的像素電路108的結構進行說明。藉由改變像素電路108所具有的顯示元件,本發明的顯示裝置可以應用於各種顯示裝置。
在本說明書等中,顯示元件、作為具有顯示元件的裝置的顯示裝置、發光元件以及作為具有發光元件的裝置的發光裝置可以採用各種方式或者具有各種元件。作為顯示元件、顯示裝置、發光元件或發光裝置的一個例子,存在具有其對比度、亮度、反射率、透射率等因電磁作用而變化的顯示媒體的元件或裝置,其中顯示媒體諸如EL(電致發光)元件(包含有機物及無機物的EL元件、有機EL元件、無機EL元件)、LED(白色LED、紅色LED、綠色LED、藍色LED等)、電晶體(根據電流而發光的電晶體)、電子發射元件、液晶元件、電子墨水、電泳元件、柵光閥(GLV)、電漿顯示面板(PDP)、數位微鏡設備(DMD)、壓電陶瓷顯示器、碳奈米管等。作為使用EL元件的顯示裝置的一個例子,有EL顯示器等。作為使用電子發射元件的顯示裝置的一個例子,有場致發射顯示器(FED)或SED方式平面型顯示器(SED:Surface-conduction Electron-emitter Display:表面傳導電子發射顯示器)等。作為使用液晶元件的顯示裝置的一個例子,有液晶顯示器(透射型液晶顯示器、半透射型液晶顯示器、反射型液晶顯示器、直觀型液晶顯示器、投射型 液晶顯示器)等。作為使用電子墨水或電泳元件的顯示裝置的一個例子,有電子紙等。
作為EL元件的一個例子,可以舉出具有陽極、陰極、夾在陽極與陰極之間的EL層的元件等。作為EL層的一個例子,有利用來自單線態激子的發光(螢光)的層、利用來自三線態激子的發光(磷光)的層、包括利用來自單線態激子的發光(螢光)和來自三線態激子的發光(磷光)的層、由有機物形成的層、由無機物形成的層、包括由有機物形成的層和無機物形成的層、包含高分子材料的層、包含低分子材料的層或者包含高分子材料和低分子材料的層等。然而,不侷限於此,作為EL元件可以使用各種元件。
作為液晶元件的一個例子,有利用液晶的光學調變作用來控制光的透射或非透射的元件。該元件可以由一對電極及液晶層構成。另外,液晶的光學調變作用由施加到液晶的電場(包括橫向電場、縱向電場或傾斜方向電場)控制。另外,明確而言,作為液晶元件的一個例子,可以舉出向列液晶、膽固醇相(cholesteric)液晶、近晶液晶、盤狀液晶、熱致液晶、溶致液晶、低分子液晶、高分子液晶、高分子分散型液晶(PDLC)、強介電液晶、反強介電液晶、主鏈型液晶、側鏈型高分子液晶、電漿定址液晶(PALC)、香蕉型液晶等。另外,作為液晶的驅動方法也可以使用如下模式:TN(Twisted Nematic:扭轉向列)模式;STN(Super Twisted Nematic:超扭曲 向列)模式;IPS(In-Plane-Switching:平面內轉換)模式;FFS(Fringe Field Switching:邊緣電場轉換)模式;MVA(Multi-domain Vertical Alignment:多象限垂直配向)模式;PVA(Patterned Vertical Alignment:垂直配向構型)模式;ASV(Advanced Super View:高級超視覺)模式;ASM(Axially Symmetric aligned Micro-cell:軸對稱排列微單元)模式;OCB(Optically Compensated Birefringence:光學補償彎曲)模式;ECB(Electrically Controlled Birefringence:電控雙折射)模式;FLC(Ferroelectric Liquid Crystal:鐵電液晶)模式;AFLC(AntiFerroelectric Liquid Crystal:反鐵電液晶)模式;PDLC(Polymer Dispersed Liquid Crystal:聚合物分散型液晶)模式;PNLC(Polymer Network Liquid Crystal:聚合物網路型液晶)模式;賓主模式;藍相(Blue Phase)模式等。但是,不侷限於此,作為液晶元件及其驅動方式可以使用各種液晶元件及驅動方式。
作為電子紙的顯示方法的一個例子,可以使用:利用分子來進行顯示的裝置(如光學各向異性、染料分子配向等);利用粒子來進行顯示的裝置(如電泳、粒子移動、粒子旋轉、相變等);藉由使薄膜的一端移動而進行顯示的裝置;利用分子的發色/相變來進行顯示的裝置;藉由分子的光吸收而進行顯示的裝置;或者,電子和電洞相結合而藉由自發光來進行顯示的裝置;等。明確而言,作為電子紙的顯示方法的一個例子,有微囊型電泳、 水平移動型電泳、垂直移動型電泳、球狀扭轉球、磁性扭轉球、圓柱扭轉球方式、帶電色粉、電子粉粒流體、磁泳型、磁熱敏式、電潤濕、光散射(透明/白濁變化)、膽固醇相液晶/光導電層、膽固醇相液晶、雙穩態向列液晶、強介電液晶、二色性色素.液晶分散型、可動薄膜、利用無色染料的著色和去色、光致變色、電致變色、電沉積、撓性有機EL等。然而,不侷限於此,作為電子紙及其顯示方法,可以使用各種電子紙及顯示方法。在此,藉由使用微囊型電泳,可以解決遷移粒子的凝集和沉澱。電子粉粒流體具有高速回應性、高反射率、廣視角、低耗電量、儲存性等的優點。
在圖1A所示的顯示裝置中,像素電路108可以具有圖45A所示的結構。
圖45A所示的像素電路108包括液晶元件130、電晶體131_1和電容元件133_1。
另外,圖45B所示的像素電路108包括電晶體131_2、電容元件133_2、電晶體134和發光元件135。
另外,本實施方式可以與本說明書所示的其他實施方式適當地組合。
實施方式7
在本實施方式中說明電子裝置的例子。
圖47A至圖47H以及圖48A至圖48D是示出 電子裝置的圖。這些電子裝置可以具有外殼5000、顯示部5001、揚聲器5003、LED燈5004、操作鍵5005(包括電源開關或操作開關)、連接端子5006、感測器5007(它包含測量如下因素的功能:力、位移、位置、速度、加速度、角速度、轉速、距離、光、液、磁、溫度、化學物質、聲音、時間、硬度、電場、電流、電壓、電力、輻射線、流量、濕度、傾斜度、振動、氣味或紅外線)、麥克風5008等。
圖47A是移動電腦,該移動電腦除了上述以外還可以包括開關5009、紅外線埠5010等。圖47B是具備儲存介質的可攜式影像再現裝置(例如DVD再現裝置),該可攜式影像再現裝置除了上述以外還可以包括第二顯示部5002、儲存介質讀入部5011等。圖47C是護目鏡型顯示器,該護目鏡型顯示器除了上述以外還可以包括第二顯示部5002、支撐部5012、耳機5013等。圖47D是可攜式遊戲機,該可攜式遊戲機除了上述以外還可以包括儲存介質讀入部5011等。圖47E是具有電視接收功能的數位相機,該數位相機除了上述以外還可以包括天線5014、快門按鈕5015、顯像部5016等。圖47F是可攜式遊戲機,該可攜式遊戲機除了上述以外還可以包括第二顯示部5002、儲存介質讀入部5011等。圖47G是電視接收機,該電視接收機除了上述以外還可以包括調諧器、影像處理部等。圖47H是移動式電視接收機,該可攜式電視接收機除了上述以外還可以包括能夠收發信號的充電器 5017等。圖48A是顯示器,該顯示器除了上述以外還可以包括支撐台5018等。圖48B是相機,該相機除了上述以外還可以包括外部連接埠5019、快門按鈕5015、影像接收部5016等。圖48C是電腦,該電腦除了上述以外還可以包括指向裝置5020、外部連接埠5019、讀寫器5021等。圖48D是行動電話機,該行動電話機除了上述以外還可以包括發送部、接收部、用於行動電話/移動終端的單波段播放(one-segment broadcasting)部分接收服務用調諧器等。
圖47A至圖47H、圖48A至圖48D所示的電子裝置可以具有各種功能。例如,可以具有如下功能:將各種資訊(靜態影像、動態影像、文字影像等)顯示在顯示部上的功能;觸控面板功能;顯示日曆、日期或時刻等的功能;藉由利用各種軟體(程式)控制處理的功能;無線通訊功能;藉由利用無線通訊功能來連接到各種電腦網路的功能;藉由利用無線通訊功能來進行各種資料的發送或接收的功能;讀出儲存在儲存介質中的程式或資料來將其顯示在顯示部上的功能等。再者,在具有多個顯示部的電子裝置中,可以具有如下功能:一個顯示部主要顯示影像資訊,而另一個顯示部主要顯示文字資訊的功能;或者,藉由在多個顯示部上顯示考慮到視差的影像來顯示立體影像的功能等。再者,在具有影像接收部的電子裝置中,可以具有如下功能:拍攝靜態影像的功能;拍攝動態影像的功能;對所拍攝的影像進行自動或手動校正的功 能;將所拍攝的影像儲存在儲存介質(外部或內置於相機)中的功能;將所拍攝的影像顯示在顯示部上的功能等。此外,圖47A至圖47H、圖48A至圖48D所示的電子裝置可以具有的功能不侷限於上述功能,而可以具有各種各樣的功能。
本實施方式所述的電子裝置的特徵在於具有用來顯示某些資訊的顯示部。
下面,說明顯示裝置的應用例子。
圖48E示出將顯示裝置與建築物設置為一體的例子。圖48E包括外殼5022、顯示部5023、作為操作部的遙控單元5024、揚聲器5025等。顯示裝置以壁掛式的方式而與建築物成為一體,並且可以不需要較大的空間而設置。
圖48F示出在建築物內將顯示裝置與建築物設置為一體的另一個例子。顯示模組5026與整體浴室5027設置為一體,並且洗澡的人可以觀看顯示模組5026。
此外,在本實施方式中,作為建築物的例子舉出牆、整體浴室。但是,本實施方式不侷限於此,也可以將顯示裝置安裝到各種建築物。
下面,示出將顯示裝置與移動體設置為一體的例子。
圖48G是示出將顯示裝置設置到汽車中的例子的圖。顯示模組5028被安裝到汽車的車體5029,並且 可以根據需要顯示車體的工作或從車體內部或外部輸入的資訊。另外,也可以具有導航功能。
圖48H是示出將顯示裝置與旅客用飛機為一體的例子的圖。圖48H是示出在將顯示模組5031設置在旅客用飛機的座位上方的天花板5030時的使用時的形狀的圖。顯示模組5031藉由鉸鏈部5032被安裝到天花板5030,並且利用鉸鏈部5032的伸縮乘客可以觀看顯示模組5031。顯示模組5031具有藉由乘客的操作來顯示資訊的功能。
此外,在本實施方式中,作為移動體例示出汽車車體、飛機機體,但是不限於此,還可以設置在各種移動體諸如摩托車、自動四輪車(包括汽車、公共汽車等)、電車(包括單軌、鐵路等)以及船舶等。
實施方式8
另外,雖然上述實施方式所公開的導電膜或半導體膜可以利用濺射法或電漿CVD法形成,但是也可以利用例如熱CVD(Chemical Vapor Deposition:化學氣相沉積)法等其他方法形成。作為熱CVD法的例子,可以使用MOCVD(Metal Organic Chemical Vapor Deposition:有機金屬化學氣相沉積)法或ALD(Atomic Layer Deposition:原子層沉積)法。
由於熱CVD法是不使用電漿的成膜方法,因此具有不產生因電漿損傷所引起的缺陷的優點。
可以以如下方法進行利用熱CVD法的成膜:將原料氣體及氧化劑同時供應到處理室內,將處理室內的壓力設定為大氣壓或降低的壓力,使其沉積到基板上並在基板附近或在基板上發生反應。
另外,可以以如下方法進行利用ALD法的成膜:將處理室內的壓力設定為大氣壓或降低的壓力,將用於反應的原料氣體依次導入處理室,並且按該順序反復地導入氣體。例如,藉由切換各開關閥(也稱為高速閥)來將兩種以上的原料氣體依次供應到處理室內。為了防止多種原料氣體混合,例如,在導入第一原料氣體的同時或之後導入惰性氣體(氬或氮等)等,然後導入第二原料氣體。此外,在同時導入惰性氣體的情況下,惰性氣體用作載子氣體,另外,也可以在導入第二原料氣體的同時導入惰性氣體。另外,也可以利用真空抽氣將第一原料氣體排出來代替導入惰性氣體,然後導入第二原料氣體。第一原料氣體附著到基板表面形成第一層,之後與導入的第二原料氣體起反應,由此第二層層疊在第一層上而形成薄膜。藉由控制按該氣體導入順序同時反復多次地進行直到獲得所希望的厚度為止,可以形成階梯覆蓋性良好的薄膜。由於薄膜的厚度可以根據重複氣體導入順序的次數來進行調節,因此,可以進行精密的厚度調節而適用於形成微型FET。
利用MOCVD法或ALD法等熱CVD法可以形成以上所示的實施方式所公開的導電膜或半導體膜,例 如,在形成In-Ga-Zn-O膜的情況下,使用三甲基銦、三甲基鎵及二甲基鋅。另外,三甲基銦的化學式為In(CH3)3。另外,三甲基鎵的化學式為Ga(CH3)3。另外,二甲基鋅的化學式為Zn(CH3)2。另外,不侷限於上述組合,也可以使用三乙基鎵(化學式為Ga(C2H5)3)代替三甲基鎵,並使用二乙基鋅(化學式為Zn(C2H5)2)代替二甲基鋅。
例如,在藉由利用ALD法的成膜裝置來形成鎢膜的情況下,依次反復導入WF6氣體和B2H6氣體形成初始鎢膜,然後同時導入WF6氣體和H2氣體形成鎢膜。此外,也可以使用SiH4氣體代替B2H6氣體。
例如,在藉由利用ALD法的成膜裝置來形成氧化物半導體膜如In-Ga-Zn-O膜的情況下,依次反復導入In(CH3)3氣體和O3氣體形成In-O層,然後同時導入Ga(CH3)3氣體和O3氣體形成GaO層,進而,在這之後同時導入Zn(CH3)2氣體和O3氣體形成ZnO層。此外,這些層的順序不侷限於上述例子。此外,也可以混合這些氣體來形成混合化合物層如In-Ga-O層、In-Zn-O層、Ga-Zn-O層等。此外,雖然也可以使用藉由Ar等惰性氣體進行起泡而得到的H2O氣體代替O3氣體,但是較佳為使用不包含H的O3氣體。另外,也可以使用In(C2H5)3氣體代替In(CH3)3氣體。此外,也可以使用Ga(C2H5)3氣體代替Ga(CH3)3氣體。還可以使用In(C2H5)3氣體代替In(CH3)3氣體。另外,也可以使用Zn(CH3)2氣體。
此外,在本說明書等中,可以在某一個實施方式中所述的圖式或文章中取出其一部分而構成發明的一個方式。因此,在記載有說明某一部分的圖式或文章的情況下,取出其一部分的圖式或文章的內容也是作為發明的一個方式被公開的,所以能夠構成發明的一個方式。因此,例如,可以在記載有一個或多個主動元件(電晶體、二極體等)、佈線、被動元件(電容元件、電阻元件等)、導電層、絕緣層、半導體層、有機材料、無機材料、構件、裝置、工作方法、製造方法等的圖式或文章中,取出其一部分而構成發明的一個方式。例如,可以從具有N個(N是整數)電路元件(電晶體、電容元件等)而構成的電路圖中取出M個(M是整數,M<N)電路元件(電晶體、電容元件等)來構成發明的一個方式。作為其他例子,可以從具有N個(N是整數)層而構成的剖面圖中取出M個(M是整數,M<N)層來構成發明的一個方式。再者,作為其他例子,可以從具有N個(N是整數)要素而構成的流程圖中取出M個(M是整數,M<N)要素來構成發明的一個方式。
此外,在本說明書等中,在某一個實施方式所述的圖式或文章中記載有至少一個具體例子的情況下,所屬技術領域的普通技術人員可以很容易地理解一個事實就是可以由上述具體例子導出該具體例子的上位概念。因此,在某一個實施方式中所述的圖式或文章中記載有至少一個具體例子的情況下,該具體例子的上位概念也作為發 明的一個方式被公開,並可以構成發明的一個方式。
另外,在本說明書等中,至少圖式中記載的內容(也可以是圖式中的一部分)作為發明的一個方式被公開,並可以構成發明的一個方式。因此,其內容只要在圖式中有記載,即使不使用文章描述,該內容也作為發明的一個方式被公開,並可以構成發明的一個方式。同樣地,取出圖式中的一部分的圖式也作為發明的一個方式被公開,並可以構成發明的一個方式。
DL_Y‧‧‧資料線
DL_1‧‧‧資料線
GL_X‧‧‧掃描線
GL_1‧‧‧掃描線
102‧‧‧像素部
104‧‧‧驅動電路部
104a‧‧‧閘極驅動器
104b‧‧‧源極驅動器
106‧‧‧保護電路
107‧‧‧端子部
108‧‧‧像素電路

Claims (14)

  1. 一種顯示裝置,包括:包括第一導電層、第二導電層和半導體層的保護電路,其中,該第一導電層與該第二導電層彼此間隔開,該半導體層包含氧化物半導體層,在接觸於該半導體層的絕緣層中的開口部中,該第一導電層和該第二導電層與該半導體層電連接,並且,該保護電路不包含電晶體。
  2. 一種包括根據申請專利範圍第1項之顯示裝置的電子裝置。
  3. 根據申請專利範圍第2項之電子裝置,其中該電子裝置是選自移動電腦、可攜式影像再現裝置、護目鏡型顯示器、可攜式遊戲機、數位相機、電視接收機、電腦和行動電話機中的一種。
  4. 一種顯示裝置,包括:包括第一導電層、第二導電層和半導體層的保護電路,其中,該第一導電層與該第二導電層彼此間隔開,該半導體層包含氧化物半導體層,在接觸於該半導體層的絕緣層中的開口部中,該第一導電層和該第二導電層與該半導體層電連接,該絕緣層包含無機材料和有機材料的堆疊結構,並且,該保護電路不包含電晶體。
  5. 一種包括根據申請專利範圍第4項之顯示裝置的電子裝置。
  6. 根據申請專利範圍第5項之電子裝置,其中該電子裝置是選自移動電腦、可攜式影像再現裝置、護目鏡型顯示器、可攜式遊戲機、數位相機、電視接收機、電腦和行動電話機中的一種。
  7. 一種顯示裝置,包括:包括第一導電層、第二導電層、第三導電層和半導體層的保護電路,其中,該第一導電層與該第二導電層彼此間隔開,該半導體層包含氧化物半導體層,在接觸於該半導體層的絕緣層中的開口部中,該第一導電層和該第二導電層與該半導體層電連接,該絕緣層包含無機材料和有機材料的堆疊結構,該第三導電層設置在該絕緣層之下且電連接至該第一導電層和該第二導電層之一者,該第三導電層用作掃描線,並且,該保護電路不包含電晶體。
  8. 一種包括根據申請專利範圍第7項之顯示裝置的電子裝置。
  9. 根據申請專利範圍第8項之電子裝置,其中該電子裝置是選自移動電腦、可攜式影像再現裝置、護目鏡型顯示器、可攜式遊戲機、數位相機、電視接收機、電腦和行動電話機中的一種。
  10. 根據申請專利範圍第7項之顯示裝置,其中該第三導電層正交於該第一導電層和該第二導電層。
  11. 根據申請專利範圍第7項之顯示裝置,更包括用作能夠釋放由於突波電壓引起的過電流的佈線的第四導電層,其中,該第四導電層電連接至該第一導電層和該第二導電層之另一者。
  12. 根據申請專利範圍第1項之顯示裝置,其中,該半導體層寬於該第一導電層和該第二導電層。
  13. 根據申請專利範圍第4項之顯示裝置,其中,該半導體層寬於該第一導電層和該第二導電層。
  14. 根據申請專利範圍第7項之顯示裝置,其中,該半導體層寬於該第一導電層和該第二導電層。
TW102141036A 2012-11-28 2013-11-12 顯示裝置 TWI613759B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2012260210 2012-11-28
JP2012-260210 2012-11-28
JP2013-157232 2013-07-30
JP2013157232 2013-07-30

Publications (2)

Publication Number Publication Date
TW201423910A TW201423910A (zh) 2014-06-16
TWI613759B true TWI613759B (zh) 2018-02-01

Family

ID=50772466

Family Applications (6)

Application Number Title Priority Date Filing Date
TW102141036A TWI613759B (zh) 2012-11-28 2013-11-12 顯示裝置
TW112138198A TW202430006A (zh) 2012-11-28 2013-11-12 顯示裝置
TW106139959A TWI662698B (zh) 2012-11-28 2013-11-12 顯示裝置
TW111106949A TWI820614B (zh) 2012-11-28 2013-11-12 顯示裝置
TW108110044A TWI703723B (zh) 2012-11-28 2013-11-12 顯示裝置
TW109128069A TWI757837B (zh) 2012-11-28 2013-11-12 顯示裝置

Family Applications After (5)

Application Number Title Priority Date Filing Date
TW112138198A TW202430006A (zh) 2012-11-28 2013-11-12 顯示裝置
TW106139959A TWI662698B (zh) 2012-11-28 2013-11-12 顯示裝置
TW111106949A TWI820614B (zh) 2012-11-28 2013-11-12 顯示裝置
TW108110044A TWI703723B (zh) 2012-11-28 2013-11-12 顯示裝置
TW109128069A TWI757837B (zh) 2012-11-28 2013-11-12 顯示裝置

Country Status (5)

Country Link
US (1) US9130367B2 (zh)
JP (6) JP6347940B2 (zh)
KR (3) KR102282651B1 (zh)
CN (2) CN109449170B (zh)
TW (6) TWI613759B (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104113053B (zh) * 2014-04-21 2017-05-24 京东方科技集团股份有限公司 静电放电保护电路、显示基板和显示装置
TWI726843B (zh) * 2014-05-30 2021-05-11 日商半導體能源研究所股份有限公司 觸控面板
JP5993496B2 (ja) * 2014-07-16 2016-09-14 株式会社神戸製鋼所 酸化物半導体薄膜、及び前記酸化物半導体薄膜の表面に保護膜を有する積層体の品質評価方法、及び酸化物半導体薄膜の品質管理方法
KR102224457B1 (ko) * 2014-08-06 2021-03-09 엘지디스플레이 주식회사 표시장치와 그 제조 방법
CN110544436B (zh) * 2014-09-12 2021-12-07 株式会社半导体能源研究所 显示装置
US9785339B2 (en) 2014-12-04 2017-10-10 Microsoft Technology Licensing, Llc Touch input device in a circuit board
KR102425836B1 (ko) * 2015-03-24 2022-07-29 삼성디스플레이 주식회사 유기 발광 표시 장치
JPWO2016181261A1 (ja) * 2015-05-14 2018-03-22 株式会社半導体エネルギー研究所 表示装置、表示モジュール、電子機器
JP2016219483A (ja) * 2015-05-15 2016-12-22 株式会社半導体エネルギー研究所 半導体装置
KR102352307B1 (ko) * 2015-08-05 2022-01-19 삼성디스플레이 주식회사 보호 회로 및 이를 포함하는 유기발광 표시장치
CN105445998A (zh) * 2015-12-31 2016-03-30 武汉华星光电技术有限公司 Ltps显示面板及其制备工艺
US10482305B1 (en) * 2016-01-06 2019-11-19 Apple Inc. Electronic devices with thin-film masking layers
CN107833883A (zh) * 2017-10-18 2018-03-23 深圳市华星光电半导体显示技术有限公司 一种静电防护电路结构、显示面板及显示装置
CN109698192B (zh) 2017-10-23 2021-01-22 京东方科技集团股份有限公司 静电保护电路、阵列基板及显示装置
CN111223459B (zh) * 2018-11-27 2022-03-08 元太科技工业股份有限公司 移位寄存器以及栅极驱动电路
WO2023155087A1 (en) * 2022-02-17 2023-08-24 Jade Bird Display (shanghai) Limited Electrostatic discharge protection system of micro device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6911688B2 (en) * 2002-04-15 2005-06-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device and manufacturing method thereof
US20080239189A1 (en) * 2007-03-28 2008-10-02 Toppan Printing Co., Ltd. Thin film transistor array, method for manufacturing the same and active matrix display
US20100084654A1 (en) * 2008-10-08 2010-04-08 Semiconductor Energy Laboratory Co., Ltd. Display device

Family Cites Families (128)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater InGaZn↓4O↓7で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63250166A (ja) * 1987-04-06 1988-10-18 Nec Ic Microcomput Syst Ltd 半導体装置
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH06151716A (ja) * 1992-11-11 1994-05-31 Hitachi Ltd 半導体集積回路装置
JP2958202B2 (ja) * 1992-12-01 1999-10-06 シャープ株式会社 半導体装置
JPH0738054A (ja) * 1993-07-19 1995-02-07 Hitachi Ltd 半導体装置
JP3014915B2 (ja) * 1994-04-19 2000-02-28 沖電気工業株式会社 多面取り薄膜トランジスタアレイ基板及びその検査方法
JPH08179366A (ja) * 1994-12-22 1996-07-12 Casio Comput Co Ltd 薄膜トランジスタアレイ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとpn接合を形成した金属酸化物半導体装置およびそれらの製造方法
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Hoya株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 LnCuO(S,Se,Te)単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP4588300B2 (ja) * 2002-06-05 2010-11-24 株式会社半導体エネルギー研究所 半導体装置、電子機器
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4370806B2 (ja) 2003-05-15 2009-11-25 カシオ計算機株式会社 薄膜トランジスタパネルおよびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
KR101078483B1 (ko) 2004-03-12 2011-10-31 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 Lcd 또는 유기 el 디스플레이의 스위칭 소자
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
JP4673569B2 (ja) * 2004-03-31 2011-04-20 株式会社リコー 半導体装置
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006060191A (ja) * 2004-07-23 2006-03-02 Seiko Epson Corp 薄膜半導体装置及びその製造方法、電気光学装置、電子機器
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
KR100939998B1 (ko) 2004-11-10 2010-02-03 캐논 가부시끼가이샤 비정질 산화물 및 전계 효과 트랜지스터
EP1810335B1 (en) 2004-11-10 2020-05-27 Canon Kabushiki Kaisha Light-emitting device
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置,電子裝置,和半導體裝置的製造方法
TWI445178B (zh) 2005-01-28 2014-07-11 Semiconductor Energy Lab 半導體裝置,電子裝置,和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機el表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
KR101177720B1 (ko) * 2005-09-20 2012-08-28 엘지디스플레이 주식회사 액정표시장치와 그 제조방법
EP1998374A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101667544B (zh) 2005-11-15 2012-09-05 株式会社半导体能源研究所 半导体器件及其制造方法
KR101221951B1 (ko) * 2005-12-28 2013-01-15 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ZnOフィルム及びこれを用いたTFTの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ZnO TFT
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Nec液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーelディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ZnO 계 박막 트랜지스터 및 그 제조방법
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP5305646B2 (ja) * 2007-12-18 2013-10-02 株式会社ジャパンディスプレイウェスト 半導体装置、電気光学装置、及び電子機器
JP2009295867A (ja) * 2008-06-06 2009-12-17 Rohm Co Ltd 半導体装置
US8174047B2 (en) * 2008-07-10 2012-05-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101772377B1 (ko) 2008-09-12 2017-08-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
WO2010029866A1 (en) 2008-09-12 2010-03-18 Semiconductor Energy Laboratory Co., Ltd. Display device
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
KR101803264B1 (ko) 2008-09-19 2017-12-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101507324B1 (ko) 2008-09-19 2015-03-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
EP2172804B1 (en) 2008-10-03 2016-05-11 Semiconductor Energy Laboratory Co, Ltd. Display device
KR101273972B1 (ko) 2008-10-03 2013-06-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
EP2515337B1 (en) * 2008-12-24 2016-02-24 Semiconductor Energy Laboratory Co., Ltd. Driver circuit and semiconductor device
JP4506899B2 (ja) * 2009-07-16 2010-07-21 カシオ計算機株式会社 薄膜トランジスタパネルおよびその製造方法
KR101082174B1 (ko) 2009-11-27 2011-11-09 삼성모바일디스플레이주식회사 유기전계발광 표시 장치 및 그의 제조 방법
KR101791713B1 (ko) * 2010-02-05 2017-10-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 전계 효과 트랜지스터 및 반도체 장치
US9263399B2 (en) * 2011-03-09 2016-02-16 Renesas Electronics Corporation Semiconductor device with electro-static discharge protection device above semiconductor device area
JP2012216780A (ja) * 2011-03-31 2012-11-08 Ricoh Co Ltd p型酸化物、p型酸化物製造用組成物、p型酸化物の製造方法、半導体素子、表示素子、画像表示装置、及びシステム
TWI627483B (zh) 2012-11-28 2018-06-21 半導體能源研究所股份有限公司 顯示裝置及電視接收機

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6911688B2 (en) * 2002-04-15 2005-06-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device and manufacturing method thereof
US20080239189A1 (en) * 2007-03-28 2008-10-02 Toppan Printing Co., Ltd. Thin film transistor array, method for manufacturing the same and active matrix display
US20100084654A1 (en) * 2008-10-08 2010-04-08 Semiconductor Energy Laboratory Co., Ltd. Display device

Also Published As

Publication number Publication date
JP7375142B2 (ja) 2023-11-07
CN103855169B (zh) 2019-01-08
KR20140068762A (ko) 2014-06-09
TW202243240A (zh) 2022-11-01
TW201423910A (zh) 2014-06-16
TWI662698B (zh) 2019-06-11
JP2021076860A (ja) 2021-05-20
JP6553771B2 (ja) 2019-07-31
TW202430006A (zh) 2024-07-16
KR102282651B1 (ko) 2021-07-27
KR20210094506A (ko) 2021-07-29
JP2015046561A (ja) 2015-03-12
TW201820612A (zh) 2018-06-01
TWI820614B (zh) 2023-11-01
TWI703723B (zh) 2020-09-01
JP2019185054A (ja) 2019-10-24
TW202114208A (zh) 2021-04-01
CN109449170B (zh) 2023-10-31
TW201941421A (zh) 2019-10-16
JP2022183150A (ja) 2022-12-08
JP2024008954A (ja) 2024-01-19
JP6347940B2 (ja) 2018-06-27
US20140145181A1 (en) 2014-05-29
JP2018174331A (ja) 2018-11-08
KR102489234B1 (ko) 2023-01-18
CN103855169A (zh) 2014-06-11
KR20230012092A (ko) 2023-01-25
TWI757837B (zh) 2022-03-11
CN109449170A (zh) 2019-03-08
US9130367B2 (en) 2015-09-08

Similar Documents

Publication Publication Date Title
TWI613759B (zh) 顯示裝置
JP7199496B2 (ja) 表示装置
TWI758755B (zh) 半導體裝置以及包括該半導體裝置的顯示裝置