Nothing Special   »   [go: up one dir, main page]

KR100694251B1 - 반도체 디바이스 및 그 제조방법 - Google Patents

반도체 디바이스 및 그 제조방법 Download PDF

Info

Publication number
KR100694251B1
KR100694251B1 KR1020060004118A KR20060004118A KR100694251B1 KR 100694251 B1 KR100694251 B1 KR 100694251B1 KR 1020060004118 A KR1020060004118 A KR 1020060004118A KR 20060004118 A KR20060004118 A KR 20060004118A KR 100694251 B1 KR100694251 B1 KR 100694251B1
Authority
KR
South Korea
Prior art keywords
release agent
layer
insulating layer
semiconductor chip
flexible printed
Prior art date
Application number
KR1020060004118A
Other languages
English (en)
Other versions
KR20060129939A (ko
Inventor
겐 사카타
가츠히코 하야시
Original Assignee
미츠이 긴조쿠 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미츠이 긴조쿠 고교 가부시키가이샤 filed Critical 미츠이 긴조쿠 고교 가부시키가이샤
Publication of KR20060129939A publication Critical patent/KR20060129939A/ko
Application granted granted Critical
Publication of KR100694251B1 publication Critical patent/KR100694251B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23P—METAL-WORKING NOT OTHERWISE PROVIDED FOR; COMBINED OPERATIONS; UNIVERSAL MACHINE TOOLS
    • B23P19/00—Machines for simply fitting together or separating metal parts or objects, or metal and non-metal parts, whether or not involving some deformation; Tools or devices therefor so far as not provided for in other classes
    • B23P19/02—Machines for simply fitting together or separating metal parts or objects, or metal and non-metal parts, whether or not involving some deformation; Tools or devices therefor so far as not provided for in other classes for connecting objects by press fit or for detaching same
    • B23P19/027—Machines for simply fitting together or separating metal parts or objects, or metal and non-metal parts, whether or not involving some deformation; Tools or devices therefor so far as not provided for in other classes for connecting objects by press fit or for detaching same using hydraulic or pneumatic means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3494—Heating methods for reflowing of solder
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23P—METAL-WORKING NOT OTHERWISE PROVIDED FOR; COMBINED OPERATIONS; UNIVERSAL MACHINE TOOLS
    • B23P2700/00—Indexing scheme relating to the articles being treated, e.g. manufactured, repaired, assembled, connected or other operations covered in the subgroups
    • B23P2700/50—Other automobile vehicle parts, i.e. manufactured in assembly lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0195—Tool for a process not provided for in H05K3/00, e.g. tool for handling objects using suction, for deforming objects, for applying local pressure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/066—Transfer laminating of insulating material, e.g. resist as a whole layer, not as a pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1581—Treating the backside of the PCB, e.g. for heating during soldering or providing a liquid coating on the backside
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10S156/918—Delaminating processes adapted for specified product, e.g. delaminating medical specimen slide
    • Y10S156/93—Semiconductive product delaminating, e.g. delaminating emiconductive wafer from underlayer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/11—Methods of delaminating, per se; i.e., separating at bonding face
    • Y10T156/1168—Gripping and pulling work apart during delaminating
    • Y10T156/1179—Gripping and pulling work apart during delaminating with poking during delaminating [e.g., jabbing, etc.]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/14—Layer or component removable to expose adhesive
    • Y10T428/1452—Polymer derived only from ethylenically unsaturated monomer
    • Y10T428/1457—Silicon
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/14—Layer or component removable to expose adhesive
    • Y10T428/149—Sectional layer removable
    • Y10T428/1495—Adhesive is on removable layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/28—Web or sheet containing structurally defined element or component and having an adhesive outermost layer
    • Y10T428/2839—Web or sheet containing structurally defined element or component and having an adhesive outermost layer with release or antistick coating
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/28—Web or sheet containing structurally defined element or component and having an adhesive outermost layer
    • Y10T428/2848—Three or more layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Wire Bonding (AREA)
  • Laminated Bodies (AREA)

Abstract

본 발명은 그 절연층이 가열 툴에 융착되지 않는 구성으로 반도체 칩 실장 라인의 신뢰도 및 생산성을 향상시키는 인쇄회로기판, 및 이 인쇄회로기판을 제조하는 방법을 제공한다. 인쇄회로기판은 플렉시블 프린트 배선판과 이 플렉시블 프린트 배선판에 실장된 반도체 칩을 포함하고, 플렉시블 프린트 배선판은: 절연층(12)과, 이 절연층(12)의 적어도 한쪽 면에 제공된 도체층(11)으로 형성된 배선패턴(21)과, 상기 반도체 칩이 실장되는 측과는 반대측의 절연층(12)의 면상에, 도포 후의 반응에 의해 실리콘계 화합물로 변화하는 화합물로 이루어진 이형제로 형성되는 이형제층(13)을 포함한다.
이형제, 인쇄회로기판, 반도체 칩, 플렉시블 프린트 배선판

Description

반도체 디바이스 및 그 제조방법{Printed Circuit Board and Method of Producing the Same}
본 발명의 다른 목적, 특징, 및 많은 부수적인 장점은, 아래의 도면과 관련하여 바람직한 실시예의 아래의 상세한 설명을 보다 잘 이해할 수 있기 때문에 용이하게 이해될 것이다.
도 1은 본 발명의 일실시예에 따른 인쇄회로기판의 단면도,
도 2a는 본 발명의 일실시예에 따른 COF 필름 캐리어 테이프의 개략 평면도,
도 2b는 본 발명의 동일 실시예에 따른 COF 필름 캐리어 테이프의 단면도,
도 3a 내지 도 3g는 본 발명의 일실시예에 따른 COF 필름 캐리어 테이프를 제조하는 방법을 도시한 단면도,
도 4a 내지 도 4e는 본 발명의 다른 실시예에 따른 COF를 제조하는 적층필름을 도시한 단면도, 및
도 5는 본 발명의 일실시예에 따른 인쇄회로기판을 제조하는 방법을 도시하는 단면도.
본 발명은 ICs 및 LSIs와 같은 전자 부품(반도체 칩)이 실장된 FPC(플렉시블 프린트 회로) 또는 COF 필름 캐리어 테이프와 같은 플렉시블 프린트배선판을 포함하는 인쇄회로기판(반도체 디바이스)에 관한 것이다. 용어 "COF 필름 캐리어 테이프"는 전자 디바이스(칩)이 실장되는 테이프의 형태를 생각하여 필름 기판을 나타낸다. 본 발명은 또한 인쇄회로기판을 제조하는 방법에 관한 것이다.
관련 기술의 설명
ICs(집적 회로) 및 LSIs(대규모 집적회로)와 같은 전자 디바이스를 위에 실장하는 인쇄회로기판에 대한 급격한 요구에 따라 전자 산업이 발달되었다. 제조자는 오랫동안 요구되어 왔던 소형, 경량 그리고 고기능의 전자 장비를 실현하려고 노력해왔다. 마침내, 제조자는 최근에 TAB(테이프 자동화 접착) 테이프, T-BGA(볼 격자 어레이) 테이프, ASIC 테이프, 또는 FPC(플렉시블 프린트 회로)와 같은 필름 캐리어 테이프를 사용하게 되었다. 전자 디바이스를 실장하기 위해 필름 캐리어 테이프를 사용하는 것은 퍼스널 컴퓨터, 휴대폰, 및 좁은 스크린 프레임 에어리어는 물론 고해상도 및 고평면도를 가져야만 하는 액정 디스플레이(LCD)를 사용하는 다른 전자 장비의 제조자에게 특히 점차 중요하게 되었다.
또한, 좁은 스페이스에 고밀도로 실장하기 위해, 베어 IC 칩을 직접 플렉시블 프린트배선판에 실장하는 방법이 사용되었다. 이러한 제품을 COF(chip-on-film)라 부른다.
COFs의 기판으로서 작용하는 플렉시블 프린트배선판은 디바이스 홀을 가지고 있지 않기 때문에, 도체층 및 절연층을 미리 적층시킴으로써 얻어진 적층필름은 플렉시블 프린트배선판으로 사용된다. IC 칩이 배선 패턴상에 직접 실장될 때, 위치결정이 내부 리드 및 절연층을 통해 볼 수 있는 위치결정 마크와 같은 마크에 기초하여 실행된 후에 가열 툴에 의해 IC 칩 과 배선 패턴, 즉, 내부 리드를 연결시키게 된다.(예를 들어 일본 특허 출원 공개 번호(kokai) 2002-289651호의 도면 4 내지 도 6 및 단락 [0004] 및 [0005]를 참조하라).
이러한 반도체 칩은 절연층이 가열 툴과 직접 접촉하고 있는 동안에 실장된다. 절연층의 실장 동안 가열 툴에 의해 상당히 높은 온도로 가열되기 때문에, 절연층의 일부는 용융으로 인해 가열 툴에 부착되고, 그래서 제조 장치의 고장을 야기하게 된다. 또한, 캐리어 테이프의 바람직하지 못한 변형이 일어나게 된다. 절연층이 가열 툴에 융착되는 경우에, 가열 툴이 더러워지고, 그래서 신뢰성 및 생산성을 악화시킨다.
이러한 가열 툴로의 융착은 반도체 칩이 아무런 디바이스 홀을 갖지 않는 COF FPC 또는 COF 필름 캐리어 테이프상에 실장될 때 중요하다.
이와 같은 점을 고려할 때, 본 발명의 목적은 절연층이 가열 툴에 융착되지 않는 인쇄회로기판을 제공하여 반도체 칩 실장 라인의 신뢰성 및 생산성을 향상시키는 것이다. 본 발명의 다른 목적은 인쇄회로기판을 제조하는 방법을 제공하는 것이다.
따라서, 본 발명의 제1 태양에서, 플렉시블 프린트 배선판 및 이 플렉시블 프린트배선판상에 실장된 반도체 칩을 포함하는 반도체 디바이스가 제공되고, 상기 플렉시블 프린트배선판은 절연층; 이 절연층의 적어도 한쪽 면상에 제공된 도체층으로 형성된 배선 패턴; 및 상기 반도체 칩이 실장되는 측과는 반대측의 상기 절연층의 면상에, 도포 후의 반응에 의해 실리콘계 화합물로 변화하는 화합물로 이루어진 이형제로 형성되는 이형제층(releasing layer);을 포함한다.
제1 태양에 따라, 플렉시블 프린트배선판의 사용을 통해, 이형제층이 도포 후의 반응에 의해 실리콘계 화합물로 변화하는 화합물로 이루어진 이형제로 형성되고, 이형제층은 반도체 칩의 실장 동안 가열 툴과 직접 접촉하게 되지만, 이형제층과 가열 툴 사이의 융착은 일어나지 않는다. 더욱이, 절연층의 융착에 의해 야기된 가열 툴이 더러워지는 것이 방지된다.
본 발명의 제2 태양은, 절연층의 적어도 한쪽 면에 적층된 도체층을 패터닝하여 형성됨과 동시에 반도체 칩이 실장되는 배선 패턴을 구비하고, 또한, 상기 도체층의 패터닝을 행하는 포토리소그래피 단계의 전에, 상기 반도체 칩이 실장되는 측과는 반대측의 상기 절연층의 면상에 이형제로 형성된 이형제층이 마련되는 COF용 플렉시블 프린트 배선판상에, 상기 반도체 칩을 실장한 것을 특징으로 하는 반도체 디바이스이다.
이러한 제2 태양에서는, 반도체 칩 실장시에, 가열 툴이 이형제층과 접촉하지만, 이형제층과 가열 툴이 밀착하는 일이 없다. 더욱이, 이형제층의 존재에 의하여, 절연층과 열 융착이 생겨 가열 툴 등이 더러워지는 문제가 생기지 않는다.
본 발명의 제3 태양은, 상기 이형제층이, 실록산 화합물 및 실란 화합물로부 터 선택되는 적어도 하나의 종을 함유하는 이형제로 형성되어 있는 것을 특징으로 하는 반도체 디바이스이다.
본 발명의 제4 태양에서, 실리콘계 화합물 또는 원소 실리콘이, 불연속 섬의 형태로 또는 연속 형태로, 반도체 칩이 실장되는 측과는 반대측의 절연층에 존재할 수 있다.
제4 태양에 따라 상기 구조의 구현을 통하여, 반도체 칩이 실장되어 있고, 이형제층내에 함유된 원소 실리콘 또는 실리콘계 화합물은 반도체칩이 실장된 측의 반대인 절연측의 측상에서 관찰된다.
본 발명의 제5 태양에서, 이형제층은 이형제를 함유하는 용액을 절연층에 도포하여 가열함으로써 형성될 수 있다.
본 발명의 제6 태양에서, 이형제층은 전사용 필름 기판상에 제공된 이형제층을 전사함으로써 형성될 수 있다.
본 발명의 제7 태양에서, 플렉시블 프린트배선판은 COF 필름 캐리어 테이프일 수 있다.
제7 태양에 따른 상기 구조의 구현을 통하여, 이형제층은 COF 필름 캐리어 테이프상에 반도체칩을 실장하는 동안 가열 툴과 직접 접촉하게 되지만, 이형제층과 가열 툴 사이의 융착은 일어나지 않는다. 더욱이, 절연층의 융착에 의해 야기된 가열 툴이 더러워지는 것이 방지된다.
본 발명의 제8 태양에서, 절연층, 절연층의 적어도 한쪽 면에 제공된 도체층으로 형성된 배선 패턴, 상기 반도체칩이 실장되는 측과는 반대측의 상기 절연층의 면상에 도포 후의 반응에 의해 실리콘계 화합물로 변화하는 화합물로 이루어진 이형제로 형성되는 이형제층을 포함하는 플렉시블 프린트배선판을 생성하는 단계; 및 플렉시블 프린트배선판상에 반도체칩을 실장하는 단계;를 포함하는 반도체 디바이스를 제조하는 방법이 제공되어 있다.
제8 태양에 따라 상기 구조의 구현을 통해서, 이형제층이 도포 후의 반응에 의해 실리콘계 화합물로 변화하는 화합물로 이루어진 이형제로 형성되고, 이형제층은 반도체칩의 실장 동안 가열 툴과 직접 접촉하게 되지만, 이형제층과 가열 툴 사이의 융착은 일어나지 않는다. 더욱이, 절연층의 융착에 의해 야기된 가열 툴이 더러워지는 것이 방지된다.
본 발명의 제9 태양은, 절연층의 적어도 한쪽면에 적층된 도체층을 패터닝하여 형성됨과 동시에 반도체칩이 실장되는 배선 패턴을 구비하고, 또한, 상기 반도체칩이 실장되는 측과는 반대측의 상기 절연층의 면상에, 전사용 필름상에 도포 후의 반응에 의해 실리콘계 화합물로 변화하는 화합물로 이루어진 이형제로 형성되는 이형제층을 전사하는 것에 의하여 COF용 플렉시블 프린트 배선판을 제조하는 단계, 및 이 COF용 플렉시블 프린트 배선판상에 상기 반도체칩을 실장하는 단계를 구비하는 것을 특징으로 하는 반도체 디바이스의 제조방법이다.
이러한 제9 태양에서는, 이형제층이 전사 방법에 의하여 용이하게 형성된다. 또한, 반도체칩 실장시에, 가열 툴이, 실리콘계 화합물로 변화한 이형제층과 접촉하지만, 이형제층과 가열 툴이 밀착하는 일이 없다. 더욱이, 이형제층의 존재에 의하여, 절연층과 열 융착이 생겨 가열 툴 등이 더러워지는 문제가 생기지 않는다.
본 발명의 제10 태양은, 절연층의 적어도 한쪽 면에 적층된 도체층을 패터닝하여 형성됨과 동시에 반도체칩이 실장되는 배선 패턴을 구비하고, 또한, 상기 도체층의 패터닝을 행하는 포토리소그래피 단계의 전에 상기 반도체칩이 실장되는 측과는 반대측의 상기 절연층의 면상에 이형제로 형성되는 이형제층이 마련되어 있는 COF용 플렉시블 프린트 배선판을 제공하는 단계, 및 이 COF용 플렉시블 프린트 배선판상에 상기 반도체칩을 실장하는 단계를 구비하는 것을 특징으로 하는 반도체 디바이스의 제조방법이다.
이러한 제10 태양에서는, 반도체칩 실장시에, 가열 툴이 이형제층과 접촉하지만, 이형제층과 가열 툴이 밀착하지 않는다. 더욱이, 이형제층의 존재에 의하여, 절연층과 열 융착이 생겨 가열 툴 등이 더러워지는 문제가 생기지 않는다.
본 발명의 제11 태양에서, 반도체칩은 이형제층과 직접 접촉하게 되고 200℃ 이상에서 가열되는 가열 툴을 사용함으로써 실장될 수 있다.
제11 태양에 따른 상기 구조의 구현을 통하여, 이형제층은 반도체칩의 실장 동안 200℃이상에서 가열된 가열 툴과 직접 접촉하게 되지만, 층과 가열 툴 사이의 강력한 부착은 일어나지 않는다. 더욱이, 절연층의 융착에 의해 야기된 가열 툴이 더러워지는 것이 방지된다.
본 발명의 제12 태양에서, 이형제층은 실록산 화합물 및 실란 화합물 중에서 선택된 적어도 하나의 종을 함유하는 이형제로 형성될 수 있다.
본 발명의 제13 태양에서, 이형제층은 이형제를 함유하는 용액을 절연층에 도포하여 가열함으로써 형성될 수 있다.
제13 태양에 따른 상기 구조의 구현에서, 융착을 확실히 방지하는 이형제층은 도포하여 형성된다.
본 발명의 제14 태양에서, 플렉시블 프린트배선판은 COF 필름 캐리어 테이프일 수 있다.
제14 태양에 따른 상기 구조의 구현을 통해서, 이형제층은 COF 필름 캐리어 테이프상의 반도체칩의 실장 동안 가열 툴과 직접 접촉하게 되지만, 이형제층과 가열 툴 사이의 융착은 일어나지 않는다. 더욱이, 절연층의 융착에 의해 야기된 가열 툴이 더러워지는 것이 방지된다.
상술된 바와 같이, 본 발명의 인쇄회로기판(예를 들어, COF 필름 캐리어 또는 COF FPC)는 특정 실리콘계 이형제층을 가지고 있다. 따라서, 필름 캐리어 테이프의 절연층이 가열 툴에 융착하는 것은 반도체 칩의 실장 동안 방지되고, 그래서 반도체 칩 실장 라인의 신뢰성 및 생산성을 향상시킬 수 있다.
바람직한 실시예의 상세한 설명
본 발명의 인쇄회로기판에 사용되는 COF 필름 캐리어는 도체층 및 절연층을 포함한다. 도체층 및 절연층을 포함하고 COF 플렉시블 프린트 배선판에 사용되는 적층필름에 아무런 특정 제한이 주어지지 않고 임의의 타입의 도체-절연체 적층필름이 사용될 수 있다. 이러한 적층필름의 예에는 결합강화층(예를 들어, Ni)을 절연막(예를 들어 폴리이미드막)상에 스퍼터링하고 구리를 결합강화층상에 도금함으로써 준비된 적층필름; 구리 포일에 폴리이미드를 융착함으로써 준비된 캐스팅 타입의 적층필름; 및 열가소성 또는 열경화성 수지를 사용하여 구리 포일상에 절연막의 열압착을 통하여 준비된 적층필름;이 포함되어 있다.
본 발명의 COF 플렉시블 프린트 배선판 또는 본 발명의 방법을 통하여 제조되는 COF 플렉시블 프린트 배선판은 상술된 적층필름 및, 반도체 칩이 실장될 측의 반대측에 있는 적층필름의 절연층상에 제조된 이형제층을 포함한다. 이러한 이형제층은 도포 후의 반응에 의해 실리콘계 화합물로 변화하는 화합물로 이루어진 이형제로 형성된다.
실리콘계 화합물을 포함하는 이형제층이 바람직한데, 왜냐하면 이 층이 상대적으로 단순한 방식으로 형성될 수 있고, 이형제층이 제조된 프린트배선판의 실장측에 전사될지라도 성형 수지의 부착에 역영향을 미치지 않는 경향이 있기 때문이다.
실리콘계 화합물; 즉, 실록산 결합(Si-O-Si)을 가지고 있는 화합물을 포함하는 이형제층을 형성하는 이형제의 예에는 실리콘계 이형제가 포함되어 있다.
보다 상세하게는, 이러한 이형제가 디실록산 및 트리실록산과 같은 실록산 화합물중에서 선택된 적어도 하나의 종을 함유하고 있다. 이형제는 이형제의 도포와 반응을 통하여 실리콘계 화합물로 변형되는 화합물을 포함하는 것이 바람직하다. 이러한 화합물의 예에는 모노실란, 디실란 및 트리실란과 같은 실란 화합물이 포함되어 있다.
보다 바람직한 이형제의 예에는 실록산 결합을 형성하는 전구체 역할을 하는 Si-NH-Si 구조를 가진 실란 화합물에 속해 있는 퍼히드로폴리실라잔 또는 헥사메틸디실라잔과같은 실라잔 화합물 또는, 알콕시실란 화합물을 함유하는 이형제가 포함되어 있다. 이러한 이형제는 그 도포 또는 도포 후에 공기내에 함유된 습기 또는 유사한 물질과의 반응을 통해 실록산 결합을 갖는 화합물을 포함하는 이형제층을 형성한다. 그러나, 예를 들어, 실란 화합물이 사용되는 경우에, 반응하지 않는 Si-NH-Si 가 또한 이형제층내에 존재할 수 있다.
상술된 바와 같이, 가장 바람직한 이형제층은 도포 후에 반응에 의해 형성된 실리콘계 화합물로 형성된다.
상기 이형제가 일반적으로 유기 용매를 함유하고 있지만, 수용액 또는 에멜션 형태의 유사한 이형제가 또한 사용될 수 있다.
이형제의 구체적인 예에는, 실리콘계 수지 SR 2411(상표명: 디메틸실록산-계 실리콘계 오일, 메틸트리(메틸 에틸 케토심) 실란, 톨루엔, 및 리그로인을 함유한 Dow Corning Toray Silicone Co., Ltd. 의 제품); 실리콘계 수지 SEPA-COAT(상표명: 실란잔, 합성 이소파라핀, 및 에틸 아세테이트를 함유한 Shin-Etsu Chemical Co., Ltd. 의 제품); 및 COLCOAT SP-2014S(상표명: 실라잔 화합물을 함유한 Colcoat Co., Ltd. 의 제품)가 포함되어 있다. 이형제의 예에는 COLCOAT P 및 COLCOAT N-103X(상표명: Colcoat Co., Ltd. 의 제품)가 포함되어 있다.
특히 그중에서도, 실라잔 화합물을 함유하는 실리콘계 이형제로 형성된 이형제층을 제공하는 것이 바람직한데, 왜냐하면, 이형제가 반도체 칩의 실장 동안 가열 툴에 적층필름의 부착을 방지하는 탁월한 이형성을 가지고 있어 열에 의한 융착을 야기하지 않기 때문이다. 실라잔 화합물을 함유하는 이러한 이형제의 예에는, 실리콘계 수지 SEPA-COAT(실라잔, 합성 이소파라핀 및 에틸 아세테이트를 함유하는 Shin-Etsu Chemical Co, Ltd. 의 제품)이 포함되어 있다.
이러한 이형제층을 형성하는 방법에 특별한 제한이 있는 것은 아니고 임의의 알려진 방법이 사용될 수 있다. 예를 들어, 이형제 또는 그 액체가 스프레잉, 디핑, 또는 롤러-토포를 통해 물질에 도포될 수 있다. 대안으로, 전사용 필름상에 제공된 이형제층은 전사될 수 있다. 임의의 경우에 절연층과 이형제층 사이의 결합은 절연층으로부터 이형제층의 벗겨짐을 방지하기 위해 예를 들어, 열처리를 통해 강화될 수 있다. 이형제층은 전체 절연층상에 균일하게 제공될 필요는 없고 불연속적인 섬의 형태로 제공될 수 있다. 예를 들어, 이형제층이 전사에 의해 제공되는 경우 및 이형제층이 아래에 설명될 스프로킷 홀의 2개의 행 사이의 영역에만 도포되거나 반도체 칩(IC)이 연속된 형태로 또는 비연속적인 섬의 형태로 실장되는 영역에 상응하는 영역의 반대의 영역상에 제공되는 경우가 있다. 이형제층이 반도체 소자의 실장 이전에 제공되는 한 이형제층의 제공의 타이밍에 아무런 특정 제한이 주어지지 않는다. 구체적으로, 이형제층은 도체의 제공후에 제공되거나; 도체가 제공되지 않은 절연층상에 미리 제공되거나; 또는 도체층의 제공과 동시에 제공될 수 있다. 말할 것도 없이, 이형제층은 도체층의 패터닝 이전에 제공될 필요는 없지만, 도체층의 패터닝 후에 제공될 수 있다.
전사 방법은 예를 들어, 이형제층이 도체층의 제공 후에 제공되거나 또는 도체와 함께 제공되지 않는 도체층상에 미리 제공되는 경우에 사용되는 것이 바람직하다. 이형제층이 도체층의 패터닝 후에 제공될 때, 상기 도포 방법을 사용하는 것이 바람직하다. 말할 것도 없이, 이형제층의 형성의 타이밍은 제한되어 있지 않 고 이형제층은 도포를 통한 도체층의 패터닝 전에 초기 단계에서 제공되거나 전사를 통한 도체층의 패터닝 후에 제공될 수 있다.
본 발명의 제조방법의 일실시예에서, 이형제층은 포토리소그래픽 프로세스(패터닝 프로세스) 후에 그리고 반도체 소자의 실장 전에 제공된다. 상기 타이밍을 선택하는 이유는 포토레지스트 제거제 또는 유사한 물질에 의해 이형제가 용해되는 것이 가능하기 때문이다. 따라서, 이형제는 배선 패턴을 형성하기 위해 레지스트 마스크의 제거를 위해 도체층을 에칭한 후에 제공된다. 구체적으로, 이형제층은 예를 들어, 레지스트 마스크의 제거에 이은 주석 도금층의 형성 후에 또는 레지스트 마스크의 제거 및 솔더 레지스터층의 제공에 이은 리드 전극의 도금후에 제공된다. 이러한 이형제층은 이형제를 함유하는 용액을 융착함으로써 그리고 도포된 용액을 건조시킴으로써 형성될 수 있다. 그러나, 절연층과 이형제층 사이의 결합력을 강화시키기 위해, 도포된 용액은 가열되는 것이 바람직하다. 예를 들어, 가열이 행해지는 조건은 1분 내지 120 분 동안, 바람직하게는 30 분 내지 120 분 동안, 50 내지 200℃, 바람직하게는 100 내지 200℃로 가열한다.
본 발명의 방법의 또다른 실시예에 따라서, 전사용 필름에 제공된 이형제층은 반도체칩(IC)이 실장될 면의 반대 절연층의 표면에 전사될 수 있다. 전사가 수행되는 예시적인 조건은 15 내지 200℃의 가열온도, 5 내지 50kg/cm2의 롤링 및 가압을 위한 부하, 및 0.1초 내지 2시간의 처리시간이지만 이것에 제한되지는 않는다. 절연층으로부터 이형제층의 벗겨짐을 방지하기 위하여, 절연층과 이형제층사 이의 결합은, 예컨대, 열처리를 통하여 강화될 수 있다. 가열이 수행되는 예시적인 조건은 50 내지 200℃에서, 바람직하게는 100 내지 200℃로, 바람직하게는 일분 내지 120분동안, 바람직하게는 30분 내지 120분동안 수행하는 것이지만 이것에 제한되지는 않는다.
상기 전사 방법에 따르면, 상기 이형제층이 반도체 소자를 실장하기 전에 제공되는한, 어떠한 특별한 제한도 이형제층을 제공하는 시간을 정함에 있어서 부과되지 않는다. 보다 상세하게는, 이형제층은 도체층이 제공되지 않았던 절연층상에서 미리 제공될 수 있거나, 또는 도체층의 제공과 동시에 제공될 수 있다. 두말할 필요없이, 이형제층은 반드시 도체층의 패터닝이전에 제공될 필요가 없고 도체층의 패터닝후에 제공될 수 있다.
전사방법은 바람직하게는, 예컨대, 이형제층은 도체층이 제공되지 않았던 절연층상에서 미리 제공되는 경우에 사용된다. 이형제층이 COF 프린트 배선판의 생산의 초기단계에서 전사 방법을 통하여 제공되는 경우에, 다음의 절차가 사용될 수 있다. 보다 상세히는, 보강필름으로서 제공되기 위하여, 전사용 필름은 이형제층으로부터 벗겨지지 않고, 전사용 필름은 최종생산단계에서 제거된다.
인쇄회로기판에 대하여 본 발명의 방법을 사용하면, 반도체는 COF 프린트 배선판상에 실장된다. 실장방법에 있어서 어떠한 제한도 부과되지 않는다, 예컨대, 반도체칩은 칩 단계에서 위치되는 반도체상에서 COF 프린트 배선판을 위치시켜 배치시키고, COF 프린트 배선판에 가열 툴을 프레싱함으로써 실장된다. 이러한 경우에, 가열 툴은 적어도 200℃로 가열되거나, 몇몇 경우에는 350℃이거나 그 이상이 다. 그러나, COF 프린트 배선판는 절연층상에 형성된 이형제층을 구비하고 있으므로, 가열 툴과 절연층사이의 융착이 방지될 수 있다.
이후에는, 본 발명의 인쇄회로기판의 일 실시예가 도 1a 및 도 1b를 참조하여 기술될 것이다. 본 발명의 이하의 실시예는 COF 필름 캐리어 테이프를 예로 하여 설명될 것이다. 그러나, 두말할 필요도 없이, 관련기술 당업자는 COF FPC는 또한 아날로그 방식으로 실현될 수 있음을 이해할 것이다.
이후부터는, 본 발명의 일 실시예에 따라서, 인쇄회로기판을 생산하기 위한 COF 필름 캐리어 테이프(20)는 예를 참조하여 설명될 것이다.
도 2a 및 2b는 COF 필름 캐리어 테이프(20)를 나타내고, 도 3a 내지 도 3g는 COF 필름 캐리어 테이프(20)의 생산방법을 나타내는 단면도이다.
도 1은 본 발명의 일 실시예에 따른 인쇄회로기판의 단면도이다. 도 1에서 나타난 바와 같이, COF 필름 캐리어 테이프는 구리 포일로 형성된 도체층(11), 및 폴리이미드막으로 형성된 절연층(12)로 구성된다. COF 필름 캐리어 테이프(20)는 도체층(11)을 패터닝함으로써 얻어진 배선 패턴(21), 및 배선 패턴(21)의 폭방향 양측에 설치된 스프로킷 홀(22)을 구비하고 있다. 배선 패턴(21)은 필름 캐리어 테이프(20)의 길이 방향으로 연속하여 절연층(12) 표면상에서 제공된다. 절연층(12)에는 반도체칩이 실장될 배선 패턴(21)이 있는 측의 반대측에, 이형제층(13)이 있다. 각각의 배선 패턴(21)은 그 표면에, 스크린 인쇄법을 통하여 솔더 레지스터 도포 용액을 도포함으로써 형성되는 솔더 레지스트 층(23)이 있다. 반도체칩(30)은 배선 패턴(21)의 내부 리드가 반도체칩(30)의 범프(31)와 결합된 채로, 각각의 배선 패턴(21)에 실장되어 있다.
도 2a, 도 2b, 및 도 3a 내지 도 3g에서 나타난 바와 같이, 본 실시예에 따른 COF 필름 캐리어 테이프(20)는 COF를 생산하기 위한 적층필름(10)으로 형성되어 있고, 적층필름은 도체층(11)(구리 포일) 및 절연층(12)(폴리이미드막)으로 구성되어 있다. COF 필름 캐리어 테이프(20)는 도체층(11)을 패터닝함으로써 얻은 배선 패턴(21), 및 폭방향 양측에 설치된 스프로킷 홀(22)의 열을 구비하고 있다. 즉, 두개의 스프로킷 홀(22)의 열은, 하나의 열이 배선 패턴(21)의 폭방향의 각각을 따라 뻗어있도록 배치된다. 배선 패턴(21)은 필름 캐리어 테이프의 길이 방향으로 연속하여 절연층(12)의 표면에 제공된다. 각각의 배선 패턴(21)은, 그 표면상에, 스크린 인쇄법을 통하여 솔더 레지스트 도포 용액을 도포함으로써 형성된 솔더 레지스트 층(23)을 구비하고 있다. 더욱이, 배선 패턴은 절연층(2-금속 COF 필름 캐리어 테이프)의 두 측면에 형성될 수 있다. 이러한 경우에, 이형제층은 도포나 전사에 의하여, 가열 툴이 접촉할 영역상에만 형성될 수 있다.
도체층(11)이 구리외의 다른 금속, 예컨대, 알루미늄, 금 또는 은으로부터 형성될 수 있다 해도, 일반적으로 구리층이 사용된다. 구리층의 타입에 특별한 제한이 부과되지는 않고, 증착이나 도금을 통하여 형성된 구리층, 전기분해된 구리 포일, 또는 롤링된 구리 포일과 같은 임의의 타입의 구리층이 이용될 수 있다. 일반적으로, 도체층(11)은 1 내지 70μm, 바람직하게는 5 내지 35μm 두께를 가지고 있다.
절연층(12)은 폴리이미드외에, 폴리에스테르, 폴리아미드, 폴리에테르-술폰, 또는 액체 결정 폴리머와 같은 폴리머 재료로부터 형성될 수 있다. 이 중에서, 폴리머라이징 피로멜리틱 디안하이드라이드 및 4,4'-디아미노디페닐중 어느 하나에 의하여 준비된 방향성 폴리이미드(방향성인 모든 반복 유닛)가 바람직하다. 절연층(12)의 두께는 일반적으로 12.5 내지 125μm, 바람직하게는 12.5 내지 75μm, 보다 바람직하게는 12.5 내지 50μm내 이다.
COF를 생산하기 위한 적층필름(10)은 예컨대, 폴리이미드 전구체와 바니스를 포함하는 폴리이미드 전구체 수지 조성물을 도체(11)(구리 포일)에 도포하여, 도포층(12a)를 형성하고, 건조에 의하여 용매를 제거하고, 도포층을 감고, 그리고 이미디제이션(imidization)을 위한 산소 퍼지 경화로에서 손상된 도포층을 가열하여, 절연층(12)을 형성함으로써 생산된다. 그러나, 적층 필름을 제조하기 위한 방법에 특별한 제한은 없다.
이형제층(13)은 실라잔 화합물을 포함하는 실리콘계 이형제로 형성될 수 있다. 바람직하게는, 이형제층(13)은 예컨대, 가열이 뒤따르는, 도포방법을 통하여 절연층(12)상에 이형제를 제공하여, 이형제층(13)과 절연층(12)사이에 강한 결합을 달성함으로써 형성된다. 이형제층(13)은 예컨대, 0.1 내지 1μm의 두께를 갖는다.
본 발명의 상기 기술된 COF 필름 캐리어 테이프상에, 칩이나 전자 디바이스가 실장된다. 예컨대, 테이프나 배선판이 운반되는 동안, 반도체칩이 테이프상에 실장되거나, 전자 디바이스가 프린트 배선판상에 실장되어, COF제품을 생산한다. 절연층(12)은 50% 이상의 광투과도를 가지므로, 배선 패턴(21)(예컨대, 내부 리드)의 상은 CCD 또는 이와 유사한 디바이스에 의하여 절연층(12)으로부터 인식될 수 있다. 또한, 실장될 반도체 칩과 인쇄회로기판의 배선 패턴이 인지될 수 있다. 따라서, 절연층(12)에 관하여 배선 패턴의 정확한 위치결정이 이미지 프로세싱을 통하여 수행될 수 있어서, 전자 디바이스를 고정밀로 실장할 수 있다.
다음에, 상기 COF 필름 캐리어 테이프를 생산하는 일 예시적인 방법이 도 3a 내지 도 3g를 참조하여 기술될 것이다.
도 3a에 나타난 바와 같이, COF를 생산하기 위한 적층필름(10)이 제공된다. 도 3b에 나타난 바와 같이, 스프로킷 홀(22)은 도체층(11) 및 절연층(12)을 통하여, 펀칭이나 유사한 방법으로써, 형성된다. 이러한 스프로킷 홀(22)은 절연층(12)의 뒷면이나 전면으로부터 형성될 수 있다. 그 다음에, 도 3c에서 나타난 바와 같이, 포토레지스트 도포층(30)이, 예컨대, 네가티브 타입 포토레지스트 도포 용액의 도포방법을 포함하는 일반적인 포토리소그래픽 방법을 통하여, 배선 패턴(21)을 제공하기 위하여 도체층(11)의 영역상에 형성된다. 두말할 필요없이, 포지티브 타입 포토레지스트가 또한 사용될 수 있다. 절연층(12)이 스프로킷 홀(22)에 위치결정 핀을 주입함으로써 위치된 후에, 포토레지스트 도포층(30)은 패터닝을 위하여 포토마스크(31)를 경유하여 노출되고 현상되어, 도 3d에서 나타난 바와 같이, 배선 패턴을 제공하기 위한 레지스트 패턴(32)을 형성한다. 후속하여, 도체층(11)은 마스크 패턴으로서 제공되는 레지스트 패턴(32)을 통하여 에천트로 용해함으로써 제거되고, 레지스트 패턴(32)은 알칼리 용액이나 유사한 물질로써 용해함으로써 제거되어, 도 3e에 나타난 것과 같은 배선 패턴(21)을 형성한다. 이렇게 형성된 배선 패턴(21) 전체는 필요에 따라 도금되고(예컨대, 주석으로 도금된다), 그 다음 에 이형제층(13)이 도 3f에 나타난 바와 같이, 절연층(12)상에, 도포방법을 통하여, 형성된다. 도포된 이형제층(13)이 간단히 건조될 수 있을지라도, 이형제 효과를 강화하기 위하여, 즉 가열 툴과 절연층의 융착을 방지하기 위하여 절연층을 가열함이 바람직하다. 가열이 수행되는 예시적인 조건은 1분 내지 120분, 바람직하게는 30분 내지 120분 동안 50 내지 200℃이고, 바람직하게는, 100 내지 200℃이지만, 이에 제한되지는 않는다. 후속하여, 솔더 레지스트층(23)은 예컨대, 도 3g에 나타난 바와 같이, 스크린 인쇄법을 통하여 형성된다. 솔더 레지스트 층(23)으로 덮이지 않는 외부 리드와 내부 리드는 필요에 따라 금속으로 도금된다. 층을 도금하는 금속의 재료에 특별한 제한이 부과되지 않고, 주석 도금, 주석 합금 도금, 니켈 도금, 금 도금, 금 합금 도금, 등이 용도에 따라 적절하게 수행될 수 있다.
상기 일 실시예에서, 이형제층(13)은 알칼리 용액이나 유사한 물질로 레지스트 패턴(32)의 제거후 그리고 솔더 레지스트 층(23)의 제공전에 형성된다. 대안으로서, 이형제층(13)은 솔더 레지스트 층(23)의 제공후에 최종생산단계에서 형성될 수 있다. 이형제층(13)이 후자의 방법으로 형성될때, 이형제층(13)이 에천트, 포토레지스트 제거제 등에 노출이 방지되어 높은 이형제 효과를 얻을 수 있다. 이후에 설명할, "최종 생산 단계"는 생산 검사 단계의 바로 직전 단계로써 참조된다.
상기한 바와 같이, 본 발명의 이형제층은 배선 패턴(21)을 형성하기 위한 포토리소그래피 단계이후 및 반도체칩의 결합이전에 형성된다. 상기한 바와 같은 시간을 정한 이유는 이형제층은 포토레지스트 층 제거 단계에서 용해될 수 있기 때문이다. 따라서, 이형제층(13)은 포토리소그래피 단계의 완료 또는 도금 직후에, 솔 더 레지스트 층(23)형성후 또는 유사한 단계후에 형성된다.
이형제층은 상기 전사 방법을 통하여 형성될 수 있다. 보다 상세하게는, 상기한 COF 필름 캐리어 테이프는 도 4a 내지 4e에서 나타낸 바와 같이 COF를 생산하기 위한 적층필름(10a)로부터 생산될 수 있다. 도 4a 내지 도 4e에서 나타난 적층필름은 폴리이미드 전구체 및 바니스를 포함하는 폴리이미드 전구체 수지 조성물을 도체층(11)(구리포일, 도 4a)에 도포하여, 도포층(12a)(도 4b)을 형성하고, 건조에 의하여 용매를 제거하고, 도포층을 감고, 그리고 이미디제이션을 위한 경화로에서 손상된 도포층을 가열하여, 절연층(12)(도 4c)을 형성함으로써 생산된다. 후속하여, 전사 기판으로의 역할을 하는 전사용 필름(14)상에 형성된 이형제층(13a)은 도체층(11)(도 4d)의 반대쪽의 절연층(12)의 표면에 단단히 접촉되어 가열된다. 그 다음에, 전사용 필름(14)이 벗겨지고, COF를 생산하고 이형제층(13a)(도 4e)을 구비하기 위하여 적층필름(10a)을 형성한다. 전사가 수행되는 예시적인 조건은, 그러나 이에 한정되지는 않고, 15 내지 200℃의 가열온도, 5 내지 50kg/cm2의 롤링 및 프레싱을 위한 부하, 및 0.1 초 내지 2시간의 처리시간이다. 가열이 수행되는 예시적인 조건은, 그러나 이에 한정되지는 않고,1 분 내지 120분, 바람직하게는 30분 내지 120분 동안 50 내지 200℃, 바람직하게는 100 내지 200℃이다. 두말할 필요없이, 전사를 통한 이형제층(13a)의 형성은 포토리소그래피 단계나 이와 유사한 단계후에 형성될 수 있다. 전사용 필름(14) 물질의 예는 PET(폴리에틸렌 테레프탈레이트), PI(폴리이미드), 및 액정 폴리머를 포함한다. 이러한 전사용 필름(14)의 두께는, 예컨대 15 내지 100μm, 바람직하게는 20 내지 75μm이다.
도 5에 나타난 바와 같이, 본 발명의 인쇄회로기판은 상기 방식으로 생산된 COF 필름 캐리어 테이프(20)상에 반도체칩(30)을 실장함으로써 생산된다. 보다 상세하게는, 반도체칩(30)이 칩 스테이지(41)에서 위치되는 동안, COF 필름 캐리어 테이프(20)는 운반되고 그 다음에 소정의 위치에 위치된다. 후속하여는, COF 필름 캐리어 테이프(20)는 대응 하부 클램퍼(43)가 올라가는 동안 각각의 상부 클램퍼(42)가 내려가는 채로, 상부 클램퍼(42)와 하부 클램퍼(43)를 이용하여 고정된다. 가열 툴(45)는 상기 테이프를 가열하기 위하여, 이렇게 고정된 COF 필름 캐리어 테이프(20)에 가압되고, 더 내려가서, 반도체칩(30)의 범프(31)에 필름 캐리어 테이프(20)의 내부 리드를 가압한다. 가압은 소정의 시간동안 수행되고, 내부 리드와 반도체칩(30)을 결합한다. 결합의 완료후에, 결합된 칩은 수지로 밀봉되고, 인쇄회로기판을 생산한다.
시간 및 가압력 또는 기타 조건에 따라서, 가열 툴(45)의 온도는 200℃이상, 바람직하게는 350℃이상에서 제어된다. 본 발명에 따라, 심지어 본 가열 툴(45)이 이러한 높은 온도로 가열될 때, COF 필름 캐리어 테이프(20)와 가열 툴(45)사이의 융착은 필름 캐리어 테이프(20)의 표면상에 제공되는 이형제층(13)에 의하여 방지된다. 따라서, 본 발명에 따라, 결합은 충분히 높은 온도에서 수행될 수 있고, 높은 결합력을 보증한다. 즉, 가열온도가 소정 레벨의 결합력을 달성하기 위하여 상승될 수 있기 때문에, 가압결합을 위하여 요구되는 시간은 짧을 수 있고 이것이 이점이다.
(실시예)
예 1a 내지 4f
폴리이미드 필름 기판인 S'PERFLEX(상표명: Sumitomo Metal Mining Co., Ltd.의 제품)을 이용한 COF용 적층필름에 SEPA-COAT(상표명: Shin-Etsu Chemical Co., Ltd.의 제품)을 도포하고, 3시간 이상 건조하여 이형제층을 형성하고, COF용 적층필름의 도체층을 포토레지스트법에 의하여 패터닝하고, 배선패턴 전체에 주석도금을 시행하여 예 1a의 COF 필름 캐리어 테이프를 제조하였다.
125℃에서 1시간 열처리하여 이형제층을 형성한 이외에는 예 1a와 마찬가지로 하여 예 1b의 COF 필름 캐리어 테이프를 제조하였다.
도체층의 패터닝 전에 클리닝 단계에서 SEPA-COAT를 도포하여 3시간 이상 건조하여 이형제층을 형성한 이외에는 예 1a와 마찬가지로 하여 예 1c의 COF 필름 캐리어 테이프를 제조하였다.
125℃에서 1시간 이상 열처리하여 이형제층을 형성한 이외에는 예 1a와 마찬가지로 하여 예 1d의 COF 필름 캐리어 테이프를 제조하였다.
도체층 패터닝용의 포토레지스트 현상을 한 후에 SEPA-COAT를 도포하여 3시간 이상 건조하여 이형제층을 형성한 이외에는 예 1a와 마찬가지로 하여 예 1e의 COF 필름 캐리어 테이프를 제조하였다.
125℃에서 1시간 열처리하여 이형제층을 형성한 이외에는 예 1a와 마찬가지로 하여 예 1f의 COF 필름 캐리어 테이프를 제조하였다.
가열 툴은 예 1a 내지 1f에서 제조된 COF 필름 캐리어 테이프의 각각의 이형 제층(13)에 가압된다. 가열 툴의 온도는 340℃ 내지 490℃의 범위내에서 변동되었다. 가열 조건에서 반도체칩(30)은 실장되어 인쇄회로기판을 제조하였다. 칩 스테이지의 온도는 450℃에서 유지되었다.
시험 예 1
가열 툴이 예 1a 내지 1f에서 산출된 각각의 COF 필름 캐리어 테이프의 이형제층에 프레싱되었다. 가열 툴의 온도는 340℃ 내지 490℃ 범위내에서 변동되었다. 가열 조건하에서, 반도체 칩들이 실장되었다. 이형제층과 가열 툴간의 부착이 관측되었고, 부착이 일어나는 온도가 측정되었다. 그 결과는 다음의 표 1에 나타나 있다.
부착 온도(℃)
예 1a 350
예 1b 360
예 1c 350
예 1d 370
예 1e 340
예 1f 380
표 1로부터 명백한 바와 같이, 도포 방법을 통해 이형제층이 제공되는 경우, 부가적인 열 처리 없는 에어-드라잉 방법과 비교할 때, 부착 레지스턴스는 열 처리에 의해 더욱 향상된다.
예 2
절연층(12)의 역할을 하는 폴리이미드층(두께; 40㎛)이 도체(11)로서 기능하는 초미세 거칠기를 갖는 구리 포일(두께; 9㎛)에 도포 방법을 통해 형성되었다. 구리 포일의 다른 표면(도체(11)의 반대면)상에, 실리콘계 화합물로 형성된 이형제층(13; 두께: 0.1㎛)이 전사방법을 통해 제공되어, 예 2의 필름 캐리어 테이프를 제조하였다. 실리콘계 화합물로 형성된 이형제층(13)의 전사완료 후, 필름 캐리어 테이프는 120℃로 가열되었다.
가열 툴로 예 2에서 제조된 COF 필름 캐리어 테이프의 이형제층을 가압하였다. 가열 툴의 온도는 260℃ 내지 440℃ 범위내에서 변동되었다. 가열 조건하에서, 반도체 칩(30)들이 실장되어 인쇄회로기판을 제조하였다. 칩 스테이지의 온도는 450℃로 유지되었다.
예 3
실리콘계 화합물의 전사후 수행되어야 할 열처리가 생략된 것을 제외하곤, 예 2의 프로시저가 반복되어, 예 3의 COF를 제조하기 위한 적층필름을 제조한다.
가열 툴로 예 3에서 제조된 COF 필름 캐리어 테이프의 이형제층(13)을 가압하였다. 가열 툴의 온도는 260℃ 내지 440℃ 범위내에서 변동되었다. 가열 조건하에서, 반도체 칩(30)들이 실장되어 인쇄회로기판을 제조하였다. 칩 스테이지의 온도는 450℃로 유지되었다.
예 4
전사방법을 통해 형성된 이형제층(13)이 SEPA-COAT(상표명:Shin-Etsu Chemical Co., Ltd의 제품)로부터 형성된 실리콘계 화합물로 변경된 것을 제외하곤, 예 2의 프로시저가 반복되어, 예 4의 COF를 제조하기 위한 적층필름을 제조한다.
가열 툴로 예 4에서 제조된 COF 필름 캐리어 테이프의 이형제층(13)을 가압하였다. 가열 툴의 온도는 260℃ 내지 440℃ 범위내에서 변동되었다. 가열 조건하에서, 반도체 칩(30)들이 실장되어 인쇄회로기판을 제조하였다. 칩 스테이지의 온도는 450℃로 유지되었다.
비교예 2
이형제층(13)의 제공이 생략된 것을 제외하곤, 예 2의 프로시저가 반복되어, 비교예 2의 COF를 제조하기 위한 적층필름을 제조한다.
가열 툴로 비교예 2에서 제조된 COF 필름 캐리어 테이프의 이형제층(13)을 가압하였다. 가열 툴의 온도는 260℃ 내지 440℃ 범위내에서 변동되었다. 가열 조건하에서, 반도체 칩(30)들이 실장되어 인쇄회로기판을 제조하였다. 칩 스테이지의 온도는 450℃로 유지되었다.
시험예 2
가열 툴로 예 2 내지 4 및 비교예 2에서 제조된 각각의 COF 필름 캐리어 테이프의 이형제층(13)을 가압하였다. 가열 툴의 온도는 260℃ 내지 440℃ 범위내에서 변동되었다. 가열 조건하에서, 반도체 칩들이 실장되었다. 이형제층과 가열 툴간의 부착이 관측되었고, 부착이 발생된 온도가 측정되었다. 그 결과가 표 2에 나타나 있다.
툴 온도(℃) 예 2 예 3 예 4 비교예 2
260 ○ ○ ○ ○
280 ○ ○ ○ ○
300 ○ ○ ○ X
320 ○ △ ○ X
340 ○ △ ○ X
360 ○ X ○ X
380 ○ X ○ X
400 ○ X ○ X
420 X X ○ X
440 X X X X
○: 부착 발생 없음, △: 부분적 부착 발생, X: 부착 발생됨.
표 2로부터 명백한 바와 같이, 비교예 2의 필름 캐리어 테이프는 온도가 300℃를 초과하는 경우 가열 툴에 부착한다. 예 3의 필름 캐리어 테이프는 온도가 320℃를 초과하는 경우 테이프가 가열 툴에 부분적으로 부착하는 정도의 양호한 부착 레지스턴스를 나타낸다. 예 2 및 4의 필름 캐리어 테이프는 온도가 400℃ 이하인 경우 어떠한 부착도 야기하지 않는다. 예 3의 필름 캐리어 테이프가 비교예 2의 필름 캐리어 테이프 보다 높은 부착 온도를 나타내지만, 그 온도차는 비교적 작다. 그러나, 융착을 통해 반도체 소자가 실장되는 온도가 가열 툴의 유형, 반도체 칩의 유형, 소자가 실장된 제품의 사용등에 좌우되어 변동하고 그 온도가 약 200℃ 내지 약 350℃라는 사실을 고려하면 그러한 부착온도의 작은 증가는 본 발명의 목적 달성에 충분하다.
시험예 10
예 4에서 제조된 각각의 COF 필름 캐리어 테이프에, 반도체 칩이 400℃로 가열된 가열 툴을 사용하여 실장되어, 인쇄회로기판을 제조한다. 각각의 인쇄회로기판의 절연층의, 가열 툴과 접촉되었던, 표면이 Auger 전자 분광계(SAM) 수단에 의해 관측되었다. 상기 관측을 통해, 이형제에 함유된 Si는 반도체 칩으로 형성된 영역과 반대인 부분이 절연층에 돌출하는, 예 4의 각각의 인쇄회로기판의 절연층의 표면의 일부분에서 비연속 섬 형태로 또는 연속하는 형태로 탐지되었다. 절연층에 함유된 Si 화합물은 섬형 이미지라기 보단 덩어리 형상 이미지이므로, Si 화합물은 절연층의 표면상에 존재하는 Si 성분과 구별될 수 있다.
절연층이 가열 툴에 융착되지 않는 반도체 디바이스를 제공하여 반도체 칩 실장 라인의 신뢰성 및 생산성을 향상시킬 수 있다.

Claims (16)

  1. 플렉시블 프린트 배선판, 및
    상기 플렉시블 프린트 배선판상에 실장된 반도체 칩을 포함하고,
    상기 플렉시블 프린트 배선판은:
    절연층;
    상기 절연층의 적어도 한쪽 면상에 제공된 도체층으로 형성된 배선 패턴; 및
    상기 반도체 칩이 실장되는 측과는 반대측의 상기 절연층의 면상에, 도포 후의 반응에 의해 실리콘계 화합물로 변화하는 화합물로 이루어진 이형제로 형성되는 이형제층;을 구비하는 것을 특징으로 하는 반도체 디바이스.
  2. 절연층의 적어도 한쪽 면에 적층된 도체층을 패터닝하여 형성됨과 동시에 반도체 칩이 실장되는 배선 패턴을 구비하고, 또한, 상기 도체층의 패터닝을 행하는 포토리소그래피 단계의 전에, 상기 반도체 칩이 실장되는 측과는 반대측의 상기 절연층의 면상에 이형제로 형성된 이형제층이 마련되는 COF용 플렉시블 프린트 배선판상에, 상기 반도체 칩을 실장한 것을 특징으로 하는 반도체 디바이스.
  3. 제1 항 또는 제2 항에 있어서, 상기 이형제층이, 실록산 화합물 및 실란 화합물로부터 선택되는 적어도 하나의 종을 함유하는 이형제로 형성되어 있는 것을 특징으로 하는 반도체 디바이스.
  4. 제1 항에 있어서, 실리콘계 화합물 또는 원소 실리콘은, 불연속 섬 형태 또는 연속 형태로, 반도체 칩이 실장되는 측과는 반대측의 절연층에, 존재하는 것을 특징으로 하는 반도체 디바이스.
  5. 제1 항 또는 제2 항에 있어서, 이형제층은 이형제를 함유하는 용액을 절연층에 도포하고 가열함으로써 형성되는 것을 특징으로 하는 반도체 디바이스.
  6. 제1 항 또는 제2 항에 있어서, 이형제층은 전사용 필름 기판 위에 제공된 이형제층을 전사함으로써 형성되는 것을 특징으로 하는 반도체 디바이스.
  7. 제1 항에 있어서, 플렉시블 프린트 배선판은 COF 필름 캐리어 테이프인 것을 특징으로 하는 반도체 디바이스.
  8. 절연층, 상기 절연층의 적어도 한쪽 면에 제공된 도체층으로 형성된 배선 패턴, 및 반도체 칩이 실장되는 측과는 반대측의 상기 절연층의 면상에 도포 후의 반응에 의해 실리콘계 화합물로 변화하는 화합물로 이루어진 이형제로 형성되는 이형제층을 포함하는 플렉시블 프린트 배선판을 제조하는 단계; 및
    상기 반도체 칩을 상기 플렉시블 프린트 배선판에 실장하는 단계;를 포함하는 것을 특징으로 하는 반도체 디바이스의 제조방법.
  9. 절연층의 적어도 한쪽 면에 적층된 도체층을 패터닝하여 형성됨과 동시에 반도체칩이 실장되는 배선 패턴을 갖추고, 또한, 상기 반도체칩이 실장되는 측과는 반대측의 상기 절연층의 면상에, 전사용 필름상에 도포 후의 반응에 의해 실리콘계 화합물로 변화하는 화합물로 이루어진 이형제로 형성되는 이형제층을 전사하는 것에 의하여 COF용 플렉시블 프린트 배선판을 제조하는 단계, 및
    상기 COF용 플렉시블 프린트 배선판상에 상기 반도체칩을 실장하는 단계를 구비하는 것을 특징으로 하는 반도체 디바이스의 제조방법.
  10. 절연층의 적어도 한쪽 면에 적층된 도체층을 패터닝하여 형성됨과 동시에 반도체칩이 실장되는 배선 패턴을 갖추고, 또한, 상기 도체층의 패터닝을 행하는 포토리소그래피 단계의 전에 상기 반도체칩이 실장되는 측과는 반대측의 상기 절연층의 면상에 이형제로 형성되는 이형제층이 마련되는 COF용 플렉시블 프린트 배선판을 제조하는 단계, 및
    상기 COF용 플렉시블 프린트 배선판상에 상기 반도체칩을 실장하는 단계를 구비하는 것을 특징으로 하는 반도체 디바이스의 제조방법.
  11. 제8 항 내지 제10 항 중 어느 한 항에 있어서, 반도체 칩은 이형제층과 직접적으로 접촉되고 200℃ 이상으로 가열된 가열 툴을 사용하여 실장되는 것을 특징으로 하는 반도체 디바이스의 제조방법.
  12. 제8 항 내지 제10 항 중 어느 한 항에 있어서, 이형제층은 실록산 화합물 및 실란 화합물 중에서 선택된 적어도 하나의 종을 함유하는 이형제로 형성된 것을 특징으로 하는 반도체 디바이스의 제조방법.
  13. 제8 항 내지 제10 항 중 어느 한 항에 있어서, 이형제층은 이형제를 함유하는 용액을 절연층에 도포하고 가열함으로써 형성되는 것을 특징으로 하는 반도체 디바이스의 제조방법.
  14. 제8 항 내지 제10 항 중 어느 한 항에 있어서, 플렉시블 프린트 배선판은 COF 필름 캐리어 테이프인 것을 특징으로 하는 반도체 디바이스의 제조방법.
  15. 제1항에 있어서, 이형제층의 형성위치가 스프로킷 홀의 사이에 대응하는 영역인 것을 특징으로 하는 반도체 디바이스.
  16. 제8 항에 있어서, 이형제층의 형성위치가 스프로킷 홀의 사이에 대응하는 영역인 것을 특징으로 하는 반도체 디바이스의 제조방법.
KR1020060004118A 2002-03-13 2006-01-13 반도체 디바이스 및 그 제조방법 KR100694251B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2002068500 2002-03-13
JPJP-P-2002-00068500 2002-03-13
JPJP-P-2002-00358565 2002-12-10
JP2002358565A JP3889700B2 (ja) 2002-03-13 2002-12-10 Ｃｏｆフィルムキャリアテープの製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020030015815A Division KR100588295B1 (ko) 2002-03-13 2003-03-13 반도체 디바이스 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20060129939A KR20060129939A (ko) 2006-12-18
KR100694251B1 true KR100694251B1 (ko) 2007-03-14

Family

ID=27806979

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020047014151A KR100703612B1 (ko) 2002-03-13 2003-03-11 이형층 전사용 필름 및 적층 필름
KR1020030015815A KR100588295B1 (ko) 2002-03-13 2003-03-13 반도체 디바이스 및 그 제조방법
KR1020060004118A KR100694251B1 (ko) 2002-03-13 2006-01-13 반도체 디바이스 및 그 제조방법

Family Applications Before (2)

Application Number Title Priority Date Filing Date
KR1020047014151A KR100703612B1 (ko) 2002-03-13 2003-03-11 이형층 전사용 필름 및 적층 필름
KR1020030015815A KR100588295B1 (ko) 2002-03-13 2003-03-13 반도체 디바이스 및 그 제조방법

Country Status (6)

Country Link
US (2) US7255919B2 (ko)
JP (1) JP3889700B2 (ko)
KR (3) KR100703612B1 (ko)
CN (2) CN100334700C (ko)
TW (2) TWI229395B (ko)
WO (1) WO2003077308A1 (ko)

Families Citing this family (76)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002190674A (ja) * 2000-12-21 2002-07-05 Sony Chem Corp 多層フレキシブル配線板の製造方法
JP3772843B2 (ja) * 2002-03-13 2006-05-10 三井金属鉱業株式会社 Ｃｏｆ用フレキシブルプリント配線基板
US20050205972A1 (en) * 2002-03-13 2005-09-22 Mitsui Mining & Smelting Co., Ltd. COF flexible printed wiring board and semiconductor device
US7173322B2 (en) 2002-03-13 2007-02-06 Mitsui Mining & Smelting Co., Ltd. COF flexible printed wiring board and method of producing the wiring board
JP3889700B2 (ja) 2002-03-13 2007-03-07 三井金属鉱業株式会社 Ｃｏｆフィルムキャリアテープの製造方法
JP2003330041A (ja) * 2002-05-10 2003-11-19 Sharp Corp 半導体装置及びそれを備えた表示パネルモジュール
JP3726961B2 (ja) * 2002-06-26 2005-12-14 三井金属鉱業株式会社 Ｃｏｆフィルムキャリアテープ及びその製造方法
KR20050035970A (ko) * 2003-10-14 2005-04-20 삼성전자주식회사 연성 인쇄회로기판 및 이를 이용한 액정표시장치
US20080055581A1 (en) * 2004-04-27 2008-03-06 Rogers John A Devices and methods for pattern generation by ink lithography
US7943491B2 (en) * 2004-06-04 2011-05-17 The Board Of Trustees Of The University Of Illinois Pattern transfer printing by kinetic control of adhesion to an elastomeric stamp
US8217381B2 (en) 2004-06-04 2012-07-10 The Board Of Trustees Of The University Of Illinois Controlled buckling structures in semiconductor interconnects and nanomembranes for stretchable electronics
US7521292B2 (en) 2004-06-04 2009-04-21 The Board Of Trustees Of The University Of Illinois Stretchable form of single crystal silicon for high performance electronics on rubber substrates
US7799699B2 (en) 2004-06-04 2010-09-21 The Board Of Trustees Of The University Of Illinois Printable semiconductor structures and related methods of making and assembling
WO2005122285A2 (en) 2004-06-04 2005-12-22 The Board Of Trustees Of The University Of Illinois Methods and devices for fabricating and assembling printable semiconductor elements
JP4109689B2 (ja) * 2004-09-29 2008-07-02 三井金属鉱業株式会社 Ｃｏｆ用フレキシブルプリント配線板の製造方法
EP1814369A4 (en) * 2004-10-01 2008-10-29 Toray Industries LONG FILM PCB AND PRODUCTION PROCESS AND PRODUCTION DEVICE THEREFOR
KR100594299B1 (ko) * 2004-10-29 2006-06-30 삼성전자주식회사 유연성 인쇄 회로 및 이것이 구비된 하드 디스크 드라이브
JP2006269496A (ja) * 2005-03-22 2006-10-05 Mitsui Mining & Smelting Co Ltd フレキシブルプリント配線基板、および半導体装置
KR20060124940A (ko) * 2005-06-01 2006-12-06 삼성전자주식회사 가요성 표시 장치의 제조 방법
JP2007180240A (ja) * 2005-12-27 2007-07-12 Sharp Corp 多層配線基板と、それを備えた電子モジュールおよび電子機器
EP1991723A2 (en) 2006-03-03 2008-11-19 The Board Of Trustees Of The University Of Illinois Methods of making spatially aligned nanotubes and nanotube arrays
US7749608B2 (en) * 2006-06-06 2010-07-06 Second Sight Medical Products, Inc. Molded polymer comprising silicone and at least one metal trace
DE102006031844B4 (de) 2006-07-07 2013-04-11 Technische Universität Braunschweig Carolo-Wilhelmina Verfahren zur Befestigung von elektronischen Bauelementen auf einem Träger durch Drucksinterung und somit hergestellte Schaltungsanordnung
US20100047959A1 (en) * 2006-08-07 2010-02-25 Emcore Solar Power, Inc. Epitaxial Lift Off on Film Mounted Inverted Metamorphic Multijunction Solar Cells
KR101430587B1 (ko) * 2006-09-20 2014-08-14 더 보오드 오브 트러스티스 오브 더 유니버시티 오브 일리노이즈 전사가능한 반도체 구조들, 디바이스들 및 디바이스 컴포넌트들을 만들기 위한 릴리스 방안들
JP2008103503A (ja) * 2006-10-18 2008-05-01 Shinwa Frontech Corp 回路基板の製造方法
CN104637954B (zh) 2007-01-17 2018-02-16 伊利诺伊大学评议会 制造半导体基光学系统的方法
TW200907003A (en) * 2007-07-03 2009-02-16 Hitachi Chemical Co Ltd Adhesive composition and method of manufacturing thereof, adhesive member using the adhesive composition and method of manufacturing thereof, supporting member for mounting semiconductor and method of manufacturing thereof, and semiconductor apparatus an
JP4510066B2 (ja) * 2007-11-06 2010-07-21 日東電工株式会社 配線回路基板の製造方法および検査方法
KR20090075058A (ko) * 2008-01-03 2009-07-08 삼성전자주식회사 반도체 검사 장치의 접촉 단자
CN102113089B (zh) 2008-03-05 2014-04-23 伊利诺伊大学评议会 可拉伸和可折叠的电子器件
US8470701B2 (en) * 2008-04-03 2013-06-25 Advanced Diamond Technologies, Inc. Printable, flexible and stretchable diamond for thermal management
TW200945530A (en) * 2008-04-24 2009-11-01 Chipmos Technologies Inc Chip package structure
WO2010005707A1 (en) * 2008-06-16 2010-01-14 The Board Of Trustees Of The University Of Illinois Medium scale carbon nanotube thin film integrated circuits on flexible plastic substrates
US8886334B2 (en) 2008-10-07 2014-11-11 Mc10, Inc. Systems, methods, and devices using stretchable or flexible electronics for medical applications
US8372726B2 (en) 2008-10-07 2013-02-12 Mc10, Inc. Methods and applications of non-planar imaging arrays
US8389862B2 (en) 2008-10-07 2013-03-05 Mc10, Inc. Extremely stretchable electronics
US8097926B2 (en) 2008-10-07 2012-01-17 Mc10, Inc. Systems, methods, and devices having stretchable integrated circuitry for sensing and delivering therapy
WO2010042653A1 (en) 2008-10-07 2010-04-15 Mc10, Inc. Catheter balloon having stretchable integrated circuitry and sensor array
US8778199B2 (en) 2009-02-09 2014-07-15 Emoore Solar Power, Inc. Epitaxial lift off in inverted metamorphic multijunction solar cells
JP2010239022A (ja) * 2009-03-31 2010-10-21 Mitsui Mining & Smelting Co Ltd フレキシブルプリント配線基板及びこれを用いた半導体装置
TWI573185B (zh) 2009-05-12 2017-03-01 美國伊利諾大學理事會 用於可變形及半透明顯示器之超薄微刻度無機發光二極體之印刷總成
KR100922415B1 (ko) * 2009-06-15 2009-10-16 스템코 주식회사 연성 회로 기판의 제조 방법 및 연성 회로 기판, 반도체 패키지의 제조 방법 및 반도체 패키지
US9723122B2 (en) 2009-10-01 2017-08-01 Mc10, Inc. Protective cases with integrated electronics
US10441185B2 (en) 2009-12-16 2019-10-15 The Board Of Trustees Of The University Of Illinois Flexible and stretchable electronic systems for epidermal electronics
WO2011084450A1 (en) 2009-12-16 2011-07-14 The Board Of Trustees Of The University Of Illinois Electrophysiology in-vivo using conformal electronics
US9936574B2 (en) 2009-12-16 2018-04-03 The Board Of Trustees Of The University Of Illinois Waterproof stretchable optoelectronics
CN105496423A (zh) 2010-03-17 2016-04-20 伊利诺伊大学评议会 基于生物可吸收基质的可植入生物医学装置
JP2011210821A (ja) * 2010-03-29 2011-10-20 Renesas Electronics Corp 半導体装置とその製造方法
CN102320839A (zh) * 2010-05-17 2012-01-18 株式会社村田制作所 陶瓷浆料、陶瓷浆料的制造方法、带载体膜的陶瓷生片及层叠陶瓷电子部件的制造方法
TWI402012B (zh) 2010-09-01 2013-07-11 Ind Tech Res Inst 圖案化可撓式基板的方法
US9442285B2 (en) 2011-01-14 2016-09-13 The Board Of Trustees Of The University Of Illinois Optical component array having adjustable curvature
KR101175892B1 (ko) * 2011-02-14 2012-08-23 삼성전기주식회사 절연 필름 구조체 및 이의 제조 방법
US9765934B2 (en) 2011-05-16 2017-09-19 The Board Of Trustees Of The University Of Illinois Thermally managed LED arrays assembled by printing
EP2712491B1 (en) 2011-05-27 2019-12-04 Mc10, Inc. Flexible electronic structure
US8934965B2 (en) 2011-06-03 2015-01-13 The Board Of Trustees Of The University Of Illinois Conformable actively multiplexed high-density surface electrode array for brain interfacing
US9555644B2 (en) * 2011-07-14 2017-01-31 The Board Of Trustees Of The University Of Illinois Non-contact transfer printing
US20130063912A1 (en) * 2011-09-14 2013-03-14 Liang-Chan Liao Cof packaging method and structure for lcd driver chips
EP2758227A4 (en) 2011-09-23 2015-04-29 1366 Tech Inc METHODS AND APPARATUSES FOR MOVING, HEATING AND COOLING A SUBSTRATE HAVING A HEAT-FLUIDIFIED MATERIAL COATING ON WHICH A TOOL PRINTS A PATTERN, THESE METHODS AND APPARATUSES INVOLVING TRANSPORT OF THE SUBSTRATE, THE INSTALLATION OF TOOL, TOOL TENSION AND TOOL RETRACTION
CN108389893A (zh) 2011-12-01 2018-08-10 伊利诺伊大学评议会 经设计以经历可编程转变的瞬态器件
EP2830492B1 (en) 2012-03-30 2021-05-19 The Board of Trustees of the University of Illinois Appendage mountable electronic devices conformable to surfaces and method of making the same
KR102061342B1 (ko) * 2012-06-13 2020-01-02 에스케이하이닉스 주식회사 강화된 범프 체결 구조를 포함하는 전자 소자의 패키지 및 제조 방법
US9171794B2 (en) 2012-10-09 2015-10-27 Mc10, Inc. Embedding thin chips in polymer
JP5946815B2 (ja) * 2013-11-26 2016-07-06 ファナック株式会社 絶縁部品が装着されたプリント基板を有するモータ駆動装置
JP6151654B2 (ja) * 2014-02-25 2017-06-21 日東電工株式会社 配線回路基板およびその製造方法
US9899330B2 (en) * 2014-10-03 2018-02-20 Mc10, Inc. Flexible electronic circuits with embedded integrated circuit die
CN105764234B (zh) * 2014-12-19 2019-01-25 鹏鼎控股(深圳)股份有限公司 电路板结构及其制作方法
JP6679370B2 (ja) * 2015-03-26 2020-04-15 デクセリアルズ株式会社 可撓性実装モジュール体の製造方法
MX2017015587A (es) 2015-06-01 2018-08-23 Univ Illinois Metodo alternativo para sensor uv.
US10677647B2 (en) 2015-06-01 2020-06-09 The Board Of Trustees Of The University Of Illinois Miniaturized electronic systems with wireless power and near-field communication capabilities
US10925543B2 (en) 2015-11-11 2021-02-23 The Board Of Trustees Of The University Of Illinois Bioresorbable silicon electronics for transient implants
KR101757430B1 (ko) * 2016-09-27 2017-07-12 동우 화인켐 주식회사 플렉서블 기능성 필름과 그 제조방법
JP6815507B2 (ja) * 2017-06-29 2021-01-20 京セラ株式会社 回路基板およびこれを備える発光装置
TWI744805B (zh) * 2020-02-24 2021-11-01 頎邦科技股份有限公司 電路板
KR20220008987A (ko) 2020-07-14 2022-01-24 삼성전자주식회사 가공 테이프 및 이를 사용한 반도체 장치 제조 방법
CN114106601B (zh) * 2021-12-30 2022-12-13 上海中化科技有限公司 一种脱膜涂层组合物及其用于制备聚酰亚胺薄膜的方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101199212B1 (ko) * 2010-11-19 2012-11-09 삼성에스디아이 주식회사 보호회로 모듈

Family Cites Families (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3503782A (en) * 1967-05-29 1970-03-31 Phillips Petroleum Co Differential release paper
US3554835A (en) * 1967-08-16 1971-01-12 Morgan Adhesives Co Slidable adhesive laminate and method of making
JPS6150394A (ja) * 1984-08-18 1986-03-12 松下電器産業株式会社 実装体
JPS61158153A (ja) 1984-12-28 1986-07-17 Matsushita Electric Ind Co Ltd 熱圧着装置
JPH01154740A (ja) * 1987-12-11 1989-06-16 Shin Etsu Chem Co Ltd 粘着性構造体
US5082706A (en) * 1988-11-23 1992-01-21 Dow Corning Corporation Pressure sensitive adhesive/release liner laminate
JPH03157414A (ja) 1989-07-25 1991-07-05 Sekisui Chem Co Ltd 熱硬化性被覆用シートと被覆物の製造方法
EP0423947B1 (en) 1989-09-22 1994-09-07 Minnesota Mining And Manufacturing Company Process for electroplating electroactive polymers and articles derived therefrom
US5273805A (en) * 1991-08-05 1993-12-28 Minnesota Mining And Manufacturing Company Structured flexible carrier web with recess areas bearing a layer of silicone on predetermined surfaces
US5281455A (en) * 1991-08-22 1994-01-25 Dow Corning Corporation Laminate article comprising moisture-curable silicone pressure sensitive adhesive and release liner
JPH05315401A (ja) 1992-05-07 1993-11-26 Matsushita Electric Ind Co Ltd 電子部品の接続装置
US5759455A (en) 1994-07-08 1998-06-02 Canon Kabushiki Kaisha Roller-shaped stamper for fabricating optical scales
US6210767B1 (en) * 1994-10-20 2001-04-03 International Paper Company Release liner base stock for printed films or labels
JPH0955402A (ja) 1995-08-11 1997-02-25 Dainippon Printing Co Ltd 半導体素子用キャリアテープ
JPH09115961A (ja) 1995-10-17 1997-05-02 Sumitomo Metal Mining Co Ltd 銅被覆ポリイミド基板を用いた電子回路部品素材の製造方法
JPH09289232A (ja) * 1996-02-21 1997-11-04 Toray Ind Inc Ｔａｂ用接着剤付きテープおよび半導体接続基板並びに半導体装置
JPH09289323A (ja) 1996-04-23 1997-11-04 Matsushita Electric Works Ltd 半導体装置の製造方法
JPH10151408A (ja) 1996-11-21 1998-06-09 Hitachi Chem Co Ltd 撥水処理方法
US5965226A (en) * 1997-03-11 1999-10-12 Mitsubishi Polyester Film, Llc In-line method for laminating silicone-coated polyester film to paper, and laminate produced thereby
US5972152A (en) 1997-05-16 1999-10-26 Micron Communications, Inc. Methods of fixturing flexible circuit substrates and a processing carrier, processing a flexible circuit and processing a flexible circuit substrate relative to a processing carrier
US6280851B1 (en) 1998-03-23 2001-08-28 Sentrex Company, Inc. Multilayer product for printed circuit boards
JP4000221B2 (ja) 1998-08-17 2007-10-31 富士ゼロックス株式会社 電子写真用転写紙
JP3997629B2 (ja) 1998-10-30 2007-10-24 凸版印刷株式会社 補強シート付ｔａｂ用フィルムキャリアテープ
JP3613098B2 (ja) 1998-12-21 2005-01-26 セイコーエプソン株式会社 回路基板ならびにそれを用いた表示装置および電子機器
US6320135B1 (en) * 1999-02-03 2001-11-20 Casio Computer Co., Ltd. Flexible wiring substrate and its manufacturing method
JP2000294922A (ja) 1999-04-01 2000-10-20 Victor Co Of Japan Ltd 多層プリント配線板用の絶縁樹脂組成物
JP3558921B2 (ja) 1999-05-14 2004-08-25 シャープ株式会社 テープキャリア並びにテープキャリア型半導体装置の製造方法
JP4123637B2 (ja) 1999-06-14 2008-07-23 凸版印刷株式会社 フィルムキャリアの製造方法
EP1209211B1 (en) 1999-06-18 2006-01-25 Hitachi Chemical Company, Ltd. Adhesive, adhesive member, circuit substrate for semiconductor mounting having adhesive member, and semiconductor device containing the same
US6391220B1 (en) 1999-08-18 2002-05-21 Fujitsu Limited, Inc. Methods for fabricating flexible circuit structures
JP2001127119A (ja) 1999-10-27 2001-05-11 Toray Ind Inc ファインパターン形成用フレキシブルテープおよびその製造方法
US6521309B1 (en) * 1999-11-11 2003-02-18 Tyco Adhesives Lp Double-sided single-liner pressure-sensitive adhesive tape
JP3998878B2 (ja) 1999-11-25 2007-10-31 シャープ株式会社 半導体装置、半導体装置の製造方法、およびパッケージの製造方法
JP2001177204A (ja) 1999-12-15 2001-06-29 Mitsui Mining & Smelting Co Ltd 表面処理銅箔及びその表面処理銅箔の製造方法
JP3456576B2 (ja) 2000-01-26 2003-10-14 カシオマイクロニクス株式会社 半導体装置およびその製造方法
JP3675688B2 (ja) 2000-01-27 2005-07-27 寛治 大塚 配線基板及びその製造方法
JP3798220B2 (ja) 2000-04-07 2006-07-19 シャープ株式会社 半導体装置およびそれを用いる液晶モジュール
JP2001351950A (ja) 2000-06-07 2001-12-21 Toray Ind Inc フレキシブル基板用銅張りテープ及びそれを用いた部品ならびに半導体装置
JP3659133B2 (ja) 2000-06-23 2005-06-15 セイコーエプソン株式会社 半導体装置の製造方法
GB0023096D0 (en) 2000-09-20 2000-11-01 Eastman Kodak Co Photographic elements containg a cyan dye-forming coupler,stabilizer and solvent
JP2002289651A (ja) 2000-12-12 2002-10-04 Mitsui Mining & Smelting Co Ltd チップオンフィルム基板及びその製造方法
JP2002252257A (ja) 2000-12-18 2002-09-06 Mitsui Mining & Smelting Co Ltd 半導体キャリア用フィルム及びその製造方法
JP2003059979A (ja) 2001-08-20 2003-02-28 Mitsui Mining & Smelting Co Ltd 電子部品実装用積層フィルム及び電子部品実装用フィルムキャリアテープ
US6794031B2 (en) 2001-09-28 2004-09-21 Ube Industries, Ltd. Cover-lay film and printed circuit board having the same
ES2236417T3 (es) * 2001-10-11 2005-07-16 Nordenia Deutschland Gronau Gmbh Lamina desprendible.
JP3889700B2 (ja) 2002-03-13 2007-03-07 三井金属鉱業株式会社 Ｃｏｆフィルムキャリアテープの製造方法
US20050205972A1 (en) 2002-03-13 2005-09-22 Mitsui Mining & Smelting Co., Ltd. COF flexible printed wiring board and semiconductor device
JP3772843B2 (ja) 2002-03-13 2006-05-10 三井金属鉱業株式会社 Ｃｏｆ用フレキシブルプリント配線基板

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101199212B1 (ko) * 2010-11-19 2012-11-09 삼성에스디아이 주식회사 보호회로 모듈

Also Published As

Publication number Publication date
US20050167818A1 (en) 2005-08-04
KR100703612B1 (ko) 2007-04-05
US7255919B2 (en) 2007-08-14
WO2003077308A1 (fr) 2003-09-18
US6900989B2 (en) 2005-05-31
KR20040101286A (ko) 2004-12-02
CN1647262A (zh) 2005-07-27
JP3889700B2 (ja) 2007-03-07
CN1444436A (zh) 2003-09-24
KR100588295B1 (ko) 2006-06-09
TW200305235A (en) 2003-10-16
TW200306768A (en) 2003-11-16
TWI229395B (en) 2005-03-11
CN100334700C (zh) 2007-08-29
TWI230567B (en) 2005-04-01
US20030179552A1 (en) 2003-09-25
KR20060129939A (ko) 2006-12-18
KR20030074431A (ko) 2003-09-19
JP2003338528A (ja) 2003-11-28

Similar Documents

Publication Publication Date Title
KR100694251B1 (ko) 반도체 디바이스 및 그 제조방법
KR100607407B1 (ko) Ｃｏｆ용 플렉시블 프린트 배선판 및 그 제조방법
US20060220242A1 (en) Method for producing flexible printed wiring board, and flexible printed wiring board
JP2008053761A (ja) 半導体装置およびその製造方法
US7382042B2 (en) COF flexible printed wiring board and method of producing the wiring board
US20060068164A1 (en) Film carrier tape for mounting electronic devices thereon and flexible substrate
US20060054349A1 (en) Cof film carrier tape and its manufacturing method
US20050205972A1 (en) COF flexible printed wiring board and semiconductor device
JP3726964B2 (ja) Ｃｏｆフィルムキャリアテープの製造方法
JP2004006523A (ja) Ｃｏｆフィルムキャリアテープ

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100223

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee