Nothing Special   »   [go: up one dir, main page]

KR100648690B1 - 발광 표시 장치 - Google Patents

발광 표시 장치 Download PDF

Info

Publication number
KR100648690B1
KR100648690B1 KR1020040034216A KR20040034216A KR100648690B1 KR 100648690 B1 KR100648690 B1 KR 100648690B1 KR 1020040034216 A KR1020040034216 A KR 1020040034216A KR 20040034216 A KR20040034216 A KR 20040034216A KR 100648690 B1 KR100648690 B1 KR 100648690B1
Authority
KR
South Korea
Prior art keywords
capacitor
transistor
voltage
period
selection signal
Prior art date
Application number
KR1020040034216A
Other languages
English (en)
Other versions
KR20050109166A (ko
Inventor
정보용
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020040034216A priority Critical patent/KR100648690B1/ko
Publication of KR20050109166A publication Critical patent/KR20050109166A/ko
Application granted granted Critical
Publication of KR100648690B1 publication Critical patent/KR100648690B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G09G3/3241—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror
    • G09G3/325—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror the data current flowing through the driving transistor during a setting phase, e.g. by using a switch for connecting the driving transistor to the data driver
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/043—Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0876—Supplementary capacities in pixels having special driving circuits and electrodes instead of being connected to common electrode or ground; Use of additional capacitively coupled compensation electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

유기 EL 표시 장치에서, 직전 선택 신호에 응답하여 구동 트랜지스터를 다이오드 연결시키고 구동 트랜지스터의 게이트에 제1단이 연결된 제1 커패시터의 제2단을 전원에 연결하여, 제1 커패시터에 구동 트랜지스터의 문턱 전압을 저장한다. 다음, 현재 선택 신호에 응답하여 제1 커패시터의 제2단을 데이터 전압으로 변경한다. 이때, 제1 커패시터에 저장된 문턱 전압이 킥백에 의해 변경되어 역전이 될 수 있으므로, 제1 커패시터의 크기를 0.3pF 이상으로 해서 문턱 전압을 저장할 수 있도록 한다.
유기EL, 기생 커패시턴스, 문턱 전압, 보상, 데이터 전압

Description

발광 표시 장치{LIGHT EMITTING DISPLAY}
도 1에 종래 기술에 따른 전압 기입 방식의 유기 EL 표시 장치의 화소 회로를 나타내는 도면이다.
도 2는 본 발명의 실시예에 따른 발광 표시 장치를 개략적으로 도시한 것이다.
도 3은 본 발명의 제1 실시예에 따른 화소 회로를 나타내는 도면이다.
도 4는 도 3의 화소 회로의 구동 타이밍도이다.
도 5는 본 발명의 제2 실시예에 따른 화소 회로를 나타내는 도면이다.
도 6은 본 발명의 제3 실시예에 따른 화소 회로를 나타내는 도면이다.
도 7은 본 발명의 제4 실시예에 따른 화소 회로의 구동 파형도이다.
도 8은 킥백에 의한 문턱 전압 보상용 커패시터의 양단 전압 변화를 나타내는 도면이다.
도 9는 문턱 전압 보상용 커패시터의 크기에 따른 문턱 전압 보상용 커패시터의 전압을 나타내는 도면이다.
본 발명은 발광 표시 장치에 관한 것으로, 더욱 상세하게는 유기 전계발광(electro luminescence, 이하 'EL'이라 함) 표시 장치에 관한 것이다.
일반적으로 유기 EL 표시 장치는 형광성 유기 화합물을 전기적으로 여기시켜 발광시키는 표시 장치로서, 행렬 형태로 배열된 유기 발광셀들을 구동하여 영상을 표현할 수 있도록 되어 있다. 이러한 유기 발광셀은 다이오드 특성을 가져서 유기 발광 다이오드(OLED)로 불리며, 애노드 전극층, 유기 박막, 캐소드 전극층의 구조를 가지고 있다. 그리고 애노드 전극 및 캐소드 전극을 통하여 주입되는 정공과 전자가 유기 박막에서 결합되어 발광이 이루어진다. 이와 같이, 유기 발광셀은 주입되는 전자 및 정공의 양, 즉 인가되는 전류의 크기에 따라 발광하는 양이 달라진다.
이러한 유기 발광셀을 구동하는 방식에는 단순 매트릭스(passive matrix) 방식과 박막 트랜지스터(thin film transistor, TFT)를 이용한 능동 구동(active matrix) 방식이 있다. 그리고 능동 구동 방식은 커패시터에 전압을 기입하여 유지시키기 위해 인가되는 신호의 형태에 따라 전압 기입(voltage programming) 방식과 전류 기입(current programming) 방식으로 나누어진다.
도 1은 전압 기입 방식의 유기 EL 표시 장치의 화소 회로로서, 복수의 화소 회로 중 m번째 데이터선(Dm)과 n번째 주사선(Sn)에 연결된 화소 회로를 대표적으로 도시한 것이다.
도 1에 도시된 바와 같이, 유기 EL 소자(OLED)에 트랜지스터(M1)가 연결되어 발광을 위한 전류를 공급한다. 트랜지스터(M1)의 전류량은 스위칭 트랜지스터(M2) 를 통해 인가되는 데이터 전압에 의해 제어되도록 되어 있다. 이때, 인가된 전압을 일정 기간 유지하기 위한 커패시터(Cst)가 트랜지스터(M2)의 소스와 게이트 사이에 연결되어 있다. 트랜지스터(M2)의 게이트는 주사선(Sn)에 연결되고, 소스는 데이터선(Dm)에 연결되어 있다.
이와 같은 종래의 화소 회로의 동작을 살펴보면, 트랜지스터(M2)의 게이트에 인가되는 선택 신호에 의해 트랜지스터(M2)가 턴온되면, 데이터선(Dm)을 통해 데이터 전압이 구동 트랜지스터(M1)의 게이트에 인가된다. 그리고 게이트에 인가되는 데이터 전압에 대응하여 트랜지스터(M1)를 통해 유기 EL 소자(OLED)에 전류가 흘러 발광이 이루어진다. 이때, 유기 EL 소자(OLED)에 흐르는 전류는 다음의 수학식 1과 같다.
Figure 112004020364474-pat00001
여기서, IOLED는 유기 EL 소자(OLED)에 흐르는 전류, Vgs는 트랜지스터(M1)의 게이트와 소스 사이의 전압, Vth는 트랜지스터(M1)의 문턱 전압, Vdata는 데이터 전압, β는 트랜지스터(M1)의 크기 및 특성에 의해 결정되는 상수 값을 나타낸다.
수학식 1에 나타낸 바와 같이, 도 1에 도시된 화소 회로에 의하면 인가되는 데이터 전압(Vdata)에 대응되는 전류가 유기 EL 소자(OLED)에 공급되고, 공급되는 전류에 대응하여 유기 EL 소자(OLED)가 발광하게 된다.
그런데 이와 같은 종래의 전압 기입 방식의 화소 회로에서는 제조 공정의 불 균일성에 의해 화소마다 생기는 박막 트랜지스터의 문턱 전압(Vth)의 편차로 인해 고계조를 얻기 어렵다는 문제점이 있다. 예를 들어, 3V로 화소의 트랜지스터를 구동하는 경우 8비트(256) 계조를 표현하기 위해서는 대략 12mV(=3V/256) 간격으로 박막 트랜지스터의 게이트에 전압을 인가해야 하는데, 만일 제조 공정의 분균일로 인한 박막 트랜지스터의 문턱 전압의 편차가 100㎷인 경우에는 고계조를 표현하기 어려워진다.
본 발명이 이루고자 하는 기술적 과제는 구동 트랜지스터의 문턱 전압의 편차를 보상하여 균일한 휘도를 표현할 수 있는 발광 표시 장치를 제공하는 것이다.
본 발명의 한 특징에 따르면, 데이터 전압을 전달하는 복수의 데이터선, 선택 신호를 전달하는 복수의 주사선 및 상기 주사선과 상기 데이터선에 각각 연결되는 복수의 화소 회로를 포함하는 발광 표시 장치가 제공된다. 본 발명의 화소 회로는, 제1 주 전극에 제어 전극과 제2 주 전극 사이의 전압에 대응하는 전류가 흐르며 상기 제2 주 전극은 제1 전원에 연결되는 트랜지스터, 인가되는 전류의 크기에 대응하는 빛을 발광하는 발광 소자, 제1단이 상기 제어 전극에 연결되는 제1 커패시터, 그리고 제2 전원과 상기 제1 커패시터의 제2단 사이에 연결되는 제2 커패시터를 포함한다. 본 발명의 화소 회로는, 상기 제1 주 전극과 상기 발광 소자를 전기적으로 차단한 상태에서 상기 트랜지스터를 다이오드 연결시키고 상기 제1 커패시터의 제2단을 제2 전원에 전기적으로 연결하는 제1 기간, 상기 제1 커패시터의 제2단에 데이터 전압을 인가하는 제2 기간 순으로 동작한다. 여기서, 상기 제1 커패시터의 크기는 0.3pF 이상이다.
본 발명의 한 실시예에 따르면, 상기 제1 기간에서 직전 주사선에 제1 레벨의 선택 신호가 인가되며, 상기 제2 기간에서 현재 주사선에 상기 제1 레벨의 선택 신호가 인가된다.
본 발명의 다른 실시예에 따르면, 본 발명의 화소 회로는, 상기 직전 주사선의 제1 레벨의 선택 신호에 응답하여 상기 트랜지스터를 다이오드 연결하는 제1 스위칭 소자, 상기 제1 커패시터의 제2단과 상기 제2 전원에 사이에 연결되어 상기 직전 주사선의 상기 제1 레벨의 선택 신호에 응답하여 턴온되는 제2 스위칭 소자, 그리고 상기 현재 주사선의 제1 레벨의 선택 신호에 응답하여 상기 데이터 전압을 상기 제1 커패시터의 제2단으로 전달하는 제3 스위칭 소자를 더 포함한다.
본 발명의 또다른 실시예에 따르면, 본 발명의 화소 회로는 상기 제1 주 전극과 상기 트랜지스터 사이에 연결되는 제4 스위칭 소자를 더 포함하며, 상기 제4 스위칭 소자는 상기 제1 기간에서 턴오프되고 상기 제2 기간에서 턴온된다.
본 발명의 또다른 실시예에 따르면, 본 발명의 화소 회로는 상기 제1 주 전극과 상기 트랜지스터 사이에 연결되는 제4 스위칭 소자를 더 포함하며, 상기 제4 스위칭 소자는 상기 제1 기간 및 제2 기간에서 턴오프되고 상기 제2 기간 이후에 턴온된다.
본 발명의 다른 특징에 따르면, 데이터 전압을 전달하는 복수의 데이터선, 선택 신호를 전달하는 복수의 주사선 및 상기 주사선과 상기 데이터선에 각각 연결 되는 복수의 화소 회로를 포함하며, 적어도 두 색상의 화소 회로가 각각 존재하는 발광 표시 장치가 제공된다. 본 발명의 화소 회로는, 제1 주 전극에 제어 전극과 제2 주 전극 사이의 전압에 대응하는 전류가 흐르며 상기 제2 주 전극은 제1 전원에 연결되는 트랜지스터, 인가되는 전류의 크기에 대응하는 빛을 발광하는 발광 소자, 상기 주사선으로부터의 선택 신호가 제1 레벨로 되기 전의 제1 기간에서 상기 트랜지스터를 다이오드 연결하는 제1 스위칭 소자, 제1단이 상기 제어 전극에 연결되는 제1 커패시터, 제2 전원과 상기 제1 커패시터의 제2단 사이에 연결되는 제2 커패시터, 상기 제1 기간에서 상기 제1 커패시터의 제2단과 제2 전원을 연결하는 제2 스위칭 소자, 그리고 제2 기간에서 상기 주사선으로부터의 상기 제1 레벨의 선택 신호에 응답하여 상기 데이터선으로부터의 데이터 전압을 상기 제1 커패시터의 제2 전극으로 전달하는 제3 스위칭 소자를 포함한다. 여기서, 상기 제1 커패시터의 크기는 0.3pF 이상이다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 어떤 부분이 다른 부분과 연결되어 있다고 할 때, 이는 직접적으로 연결되어 있는 경우뿐 아니라 그 중간에 다른 소자를 사이에 두고 전기적으로 연결되어 있는 경우도 포함한다.
이제 본 발명의 실시예에 따른 발광 표시 장치에 대하여 도면을 참고로 하여 상세하게 설명한다. 그리고 본 발명의 실시예에서는 발광 표시 장치로서 유기 물질의 전계발광을 이용하는 유기 EL 표시 장치를 예로 들어 설명한다.
도 2는 본 발명의 실시예에 따른 발광 표시 장치를 개략적으로 도시한 것이다.
도 2에 도시된 바와 같이, 본 발명의 실시예에 따른 발광 표시 장치는 표시 패널(100), 주사 구동부(200) 및 데이터 구동부(300)를 포함한다.
표시 패널(100)은 열 방향으로 뻗어 있는 복수의 데이터선(D1∼Dm), 행 방향으로 뻗어 있는 복수의 선택 주사선(S1∼Sn) 및 복수의 화소 회로(10)를 포함한다. 데이터선(D1∼Dm)은 화상을 나타내는 데이터 전압을 화소 회로(10)로 전달하며, 선택 주사선(S1-Sn)은 선택 신호를 화소 회로(10)로 전달한다. 화소 회로(10)는 이웃한 두 데이터선(D1∼Dm)과 이웃한 두 선택 주사선(S1∼Sn)에 의해 정의되는 화소 영역에 형성되어 있다.
주사 구동부(200)는 주사선(S1∼Sn)에 각각 선택 신호를 순차적으로 인가하며, 데이터 구동부(300)는 데이터선(D1∼Dm)에 데이터 전압을 동시에 인가한다.
주사 구동부(200) 또는 데이터 구동부(300)는 유리 기판 위에 집적 회로 형태로 직접 장착될 수 있다. 또는 이들 구동부(200 또는 300)를 유리 기판 위에서 선택 주사선(S1∼Sm), 데이터선(D1∼Dn) 및 트랜지스터의 채널을 형성하는 층과 동일한 층들로 형성할 수도 있다. 또는 이들 구동부(200 또는 300)를 유리 기판과 별도의 기판에 형성하여 이들 기판을 유리 기판에 전기적으로 연결할 수도 있으며, 또한 유리 기판에 접착되어 전기적으로 연결된 TCP(tape carrier package), FPC(flexible printed circuit) 또는 TAB(tape automatic bonding)에 칩 등의 형태로 장착할 수도 있다.
아래에서는 도 3 및 도 4를 참조하여 본 발명의 제1 실시예에 따른 화소 회로에 대해서 상세하게 설명한다.
도 3은 본 발명의 제1 실시예에 따른 화소 회로를 나타내는 도면이며, 도 4는 도 3의 화소 회로의 구동 타이밍도이다.
도 3에서는 설명의 편의상 m번째 데이터선(Dm)과 n번째 주사선(Sn)에 연결된 화로 회로만을 도시하였다. 그리고 도 4에서는 n번째 주사선(Sn)과 (n-1)번째 주사선(Sn-1)에 인가되는 선택 신호를 각각 scan[n] 및 scan[n-1]로 표시하였다.
한편, 주사선에 관한 용어를 정의하면, 데이터 전압을 전달할 수 있도록 데이터선과 선택 주사선에 연결된 트랜지스터를 동작시키는 선택 신호를 전달하는 주사선을 "현재 주사선"이라 하고, 현재 선택 신호 직전에 선택 신호를 전달하는 주사선을 "직전 주사선"이라 한다.
도 3에 도시한 바와 같이, 본 발명의 제1 실시예에 따른 화소 회로는 5개의 트랜지스터(M1∼M5), 저장용 커패시터(Cst), 문턱 전압 보상용 커패시터(Cvth) 및 유기 EL 소자(OLED)를 포함한다. 도 3에서는 트랜지스터(M1∼M4)를 p채널 전계 효과 트랜지스터로 도시하고, 트랜지스터(M5)를 n채널 전계 효과 트랜지스터로 도시 하였다. 그리고 트랜지스터는 두 개의 주 전극(드레인 전극 및 소스 전극)과 하나의 제어 전극(게이트 전극)을 가진다.
트랜지스터(M1)는 유기 EL 소자(OLED)를 구동하기 위한 구동 트랜지스터로서 하이 레벨의 전원 전압을 공급하기 위한 전원(VDD)과 트랜지스터(M5) 사이에 연결되며, 게이트에 인가되는 전압에 따라 트랜지스터(M5)를 통하여 유기 EL 소자(OLED)에 흐르는 전류를 제어한다. 그리고 트랜지스터(M2)는 트랜지스터(M1)의 게이트와 드레인 사이에 연결되며, 직전 주사선(Sn-1)으로부터의 로우 레벨의 선택 신호(scan[n-1])에 응답하여 트랜지스터(M1)를 다이오드 형태로 연결시킨다.
구동 트랜지스터(M1)의 게이트에는 커패시터(Cvth)의 제1 전극(A)이 연결되며, 커패시터(Cvth)의 제2 전극(B) 및 전원(VDD) 사이에는 커패시터(Cst)와 트랜지스터(M4)가 병렬로 연결된다. 트랜지스터(M4)는 직전 주사선(Sn-1)으로부터의 로우 레벨의 선택 신호(scan[n-1])에 응답하여 커패시터(Cvth)의 제2 전극(B)을 전원(VDD)에 연결한다. 그리고 트랜지스터(M3)는 데이터선(Dm)과 커패시터(Cvth)의 제2 전극(B) 사이에 연결되는 스위칭 트랜지스터로서, 현재 주사선(Sn)으로부터 로우 레벨의 선택 신호(scan[n])에 응답하여 데이터선(Dm)으로부터의 데이터 전압을 커패시터(Cvth)의 제2 전극(B)으로 전달한다.
트랜지스터(M5)는 트랜지스터(M1)의 드레인과 유기 EL 소자(OLED)의 애노드 사이에 연결되며, 직전 주사선(Sn-1)으로부터의 로우 레벨의 선택 신호(scan[n-1])에 응답하여 트랜지스터(M1)의 드레인과 유기 EL 소자(OLED)를 전기적으로 차단하 고, 직전 주사선(Sn-1)으로부터의 하이 레벨의 선택 신호(scan[n-1])에 응답하여 트랜지스터(M1)로부터의 전류를 유기 EL 소자(OLED)로 전달한다.
유기 EL 소자(OLED)는 입력되는 전류에 대응하여 빛을 방출한다. 그리고 유기 EL 소자(OLED)의 캐소드에 연결되는 전압(VSS)은 전압(VDD)보다 낮은 레벨의 전압으로서, 그라운드 전압, 음의 전압 등이 사용될 수 있다.
이하, 본 발명의 실시예에 따른 화소 회로의 동작을 도 4를 참조하여 설명한다.
먼저, T1 기간에서 직전 주사선(Sn-1)의 선택 신호(scan[n-1])가 로우 레벨로 되면, 트랜지스터(M2)가 턴온되어 구동 트랜지스터(M1)는 다이오드 형태로 연결된다. 따라서, 구동 트랜지스터(M1)의 게이트와 소스 사이의 전압이 구동 트랜지스터(M1)의 문턱 전압(Vth)이 될 때까지 변하게 된다. 이때, 트랜지스터(M1)의 소스는 전원(VDD)에 연결되어 있으므로, 트랜지스터(M1)의 게이트, 즉 커패시터(Cvth)의 제1 전극(A) 전압은 (VDD+Vth) 전압으로 된다. 그리고 트랜지스터(M4)가 로우 레벨의 선택 신호(scan[n-1])에 의해 턴온되어 커패시터(Cvth)의 제2 전극(B)은 전원(VDD)에 연결되어 있으므로, 커패시터(Cvth)의 제2 전극(B) 전압은 전원 전압(VDD)으로 된다. 따라서 커패시터(Cvth)에는 문턱 전압(Vth)이 저장된다. 또한, n채널 트랜지스터(M5)는 로우 레벨의 선택 신호(scan[n-1])에 의해 턴오프되어 있으므로, 트랜지스터(M1)의 전류가 유기 EL 소자(OLED)로 흐르는 것이 방지된다.
다음, T2 기간에서 직전 주사선(Sn-1)의 선택 신호(scan[n-1)가 하이 레벨로 되고 현재 주사선(Sn)의 선택 신호(scan[n])가 로우 레벨로 되면, 트랜지스터(M3, M4)가 턴온되고 트랜지스터(M2, M4)가 턴오프된다. 그리고 데이터선(Dm)으로부터 데이터 전압(Vdata)이 트랜지스터(M3)로 전달된다. 그러면 데이터 전압(Vdata)이 커패시터(Cvth)의 제2 전극(B)으로 전달되어, 커패시터(Cvth)의 제1 전극(A) 전압은 데이터 전압(Vdata)과 전원 전압(VDD)의 차이만큼 부스트된다. 따라서 트랜지스터(M1)의 게이트, 즉 커패시터(Cvth)의 제1 전극(A) 전압(Vg)은 수학식 2와 같이 되고, 트랜지스터(M1)의 드레인에 흐르는 전류(IOLED)는 수학식 3과 같이 된다. 그리고 하이 레벨의 선택 신호(scan[n-1])에 의해 트랜지스터(M5)가 턴온되어 있으므로, 이 전류(IOLED)가 유기 EL 소자(OLED)로 전달되어 발광이 이루어진다. 또한, 트랜지스터(M1)의 게이트와 소스 사이의 전압(Vgs)은 커패시터(Cvth, Cst)에 저장이 되므로, T2 기간 이후에도 직전 주사선(Sn-1)의 선택 신호(scan[n-1])가 하이 레벨일 동안 트랜지스터(M1)에서는 유기 EL 소자(OLED)에 수학식 3과 같은 전류를 공급한다. 즉, 커패시터(Cst)는 문턱 전압(Vth) 보상용 커패시터(Cvth)와 함께 데이터 전압을 저장하는 역할을 한다.
Figure 112004020364474-pat00002
Figure 112004020364474-pat00003
여기서, Vgs는 트랜지스터(M1)의 게이트와 소스 사이의 전압, Vth는 트랜지 스터(M1)의 문턱 전압, Vdata는 데이터 전압, β는 상수 값을 나타낸다.
수학식 3을 보면, 유기 EL 소자(OLED)에 전달되는 전류(IOLED)는 구동 트랜지스터(M1)의 문턱 전압(Vth)에 관계없이 전원 전압(VDD)과 데이터 전압(Vdata)에 의해 결정이 된다. 따라서 표시 패널(100)의 화소 회로(10)들의 구동 트랜지스터(M1)의 문턱 전압(Vth)이 서로 다르더라도, 제1 실시예에서는 문턱 전압(Vth)의 편차가 커패시터(Cvth)에 의하여 보상되어 유기 EL 소자(OLED)에 공급되는 전류는 일정하게 된다. 즉, 본 발명의 실시예에서 예시한 화소 회로에 의하면, 각 부화소 사이의 위치에 따른 박막 트랜지스터의 문턱 전압의 편차에 의해 발생하는 휘도 불균형 문제를 해결할 수 있다.
일반적으로 표시 패널 위에 형성된 복수의 화소 회로(10)의 전원 전압(VDD)은 하나 또는 두 개의 전원 배선에 의해 공급이 된다. 물론 패널의 구조에 따라서 전원 배선을 두 개 이상으로 사용할 수도 있다. 그런데, 구동 트랜지스터(M1)에서 흐르는 전류는 전원 전압(VDD)을 공급하는 전원 배선을 통해서 흐르고 하나의 전원 배선에는 복수의 화소 회로가 연결되어 있으므로, 하나의 전원 배선에는 큰 전류가 흐르게 된다. 따라서 이러한 큰 전류에 의해 전원 배선에서는 큰 전압 강하가 발생하게 되어, 화소 회로의 위치에 따라 전원 배선에서 공급되는 전원 전압(VDD)의 크기가 달라질 수 있다. 수학식 3을 보면, 이러한 전원 전압(VDD)의 차이는 유기 EL 소자(OLED)에 공급되는 전류의 차이로 되어서, 화소 회로의 위치에 따라 휘도의 불균일이 발생할 수 있다. 아래에서는 전원 배선에서의 전압 강하에 의한 휘도 불균 일을 방지할 수 있는 실시예에 대해서 도 5를 참조하여 설명한다.
도 5는 본 발명의 제2 실시예에 따른 화소 회로를 나타내는 도면이다.
도 5에 도시한 바와 같이, 본 발명의 제2 실시예에 따른 화소 회로는 트랜지스터(M4)의 소스가 전원 전압(VDD)과는 다른 별도의 보상 전원(Vsus)이 연결된다는 점을 제외하면 도 3의 화소 회로와 동일한 구조를 가진다. 즉, 트랜지스터(M4)가 보상 전원(Vsus)과 커패시터(Cvth)의 제2 전극(B) 사이에 연결되어 있으며, 직전 주사선(Sn-1)으로부터의 로우 레벨의 선택 신호(scan[n-1])에 응답하여 턴온된다.
도 4를 참조하여, 도 5의 화소 회로의 구체적인 동작을 살펴보면 다음과 같다.
T1 기간에서, 직전 주사선(Sn-1)의 로우 레벨의 선택 신호(scan[n-1])에 의해 트랜지스터(M2, M4)가 턴온된다. 이때, 트랜지스터(M1)의 소스는 전원(VDD)에 연결되어 있으므로, 커패시터(Cvth)의 제1 전극(A) 전압은 제1 실시예와 동일하게 (VDD+Vth) 전압으로 된다. 그리고 커패시터(Cvth)의 제2 전극(B)은 제1 실시예와 달리 보상 전원(Vsus)에 연결되므로, 커패시터(Cvth)의 제2 전극(B) 전압은 Vsus 전압으로 된다. 즉, 커패시터(Cvth)에는 트랜지스터(M1)의 문턱 전압, 전원 전압(VDD) 및 보상 전압(VSS)에 대응하는 (VDD+Vth-Vsus) 전압이 저장된다.
다음, T2 기간에서 직전 주사선(Sn-1)의 하이 레벨의 선택 신호(scan[n-1])와 현재 주사선(Sn)의 로우 레벨의 선택 신호(scan[n])에 의해 트랜지스터(M3, M4)가 턴온되고 트랜지스터(M2, M4)가 턴오프된다. 그러면 데이터 전압(Vdata)이 커패시터(Cvth)의 제2 전극(B)으로 전달되어, 커패시터(Cvth)의 제1 전극(A) 전압은 데 이터 전압(Vdata)과 보상 전압(Vsus)의 차이만큼 부스트된다. 따라서 트랜지스터(M1)의 게이트, 즉 커패시터(Cvth)의 제1 전극(A) 전압(Vg)은 수학식 4와 같이 되고, 트랜지스터(M1)의 드레인에 흐르는 전류(IOLED)는 수학식 5와 같이 된다.
Figure 112004020364474-pat00004
Figure 112004020364474-pat00005
수학식 5에서 알 수 있듯이, 유기 EL 소자(OLED)에 흐르는 전류(IOLED)는 전원 전압(VDD)에 영향을 받지 않으므로, 전원 전압(VDD)을 공급하는 전원 배선에서의 전압 강하에 의한 휘도 편차를 보상할 수 있다. 또한, 보상 전압(Vsus)이 커패시터(Cvth)의 제2 전극(B)에 연결될 때는 커패시터(Cvth)의 제1 전극(A)이 플로팅되어 있으므로 전류 패스가 형성되지 않는다. 따라서 보상 전압(Vsus)을 공급하는 전원 배선에서는 전류 패스가 형성되지 않으므로 전압 강하의 문제가 발생되지 않는다. 따라서, 모든 화소 회로에 실질적으로 동일한 보상 전압(Vsus)이 인가되므로 전압 강하에 의한 전류 편차를 방지할 수 있다. 그리고 이러한 보상 전압(Vsus)으로서 전원 전압(VDD)과 동일한 레벨의 전압을 사용할 수 있다.
도 3 및 도 5에서는, 트랜지스터(M1∼M4)를 p채널 트랜지스터로 구현하고 트 랜지스터(M5)를 n채널 트랜지스터로 구현하는 경우를 도시하였지만, 이와는 반대로 트랜지스터(M1∼M4)를 n채널 트랜지스터로 구현하고 트랜지스터(M5)를 p채널 트랜지스터로 구현할 수도 있다. 이러한 경우의 화소 구조 및 구동 파형에 대해서는 도 3 내지 도 5로부터 당업자라면 용이하게 알 수 있으므로 그 설명을 생략한다. 또한, 이들 트랜지스터(M1∼M5)를 동일 채널의 트랜지스터로 형성할 수도 있으며, 아래에는 도 6을 참조하여 이러한 실시예에 대해서 설명한다.
도 6은 본 발명의 제3 실시예에 따른 화소 회로를 나타내는 도면이다.
도 6에 도시한 바와 같이, 본 발명의 제3 실시예에 따른 화소 회로는 트랜지스터(M5)가 p채널 트랜지스터로 구현되고 트랜지스터(M5)의 게이트에 발광 주사선(En)이 연결된 점을 제외하면 도 5의 화소 회로와 동일하다. 이때, 발광 주사선(En)은 도 2의 표시 패널(100)에서 선택 주사선(Sn)과 쌍을 이루도록 배치할 수 있다. 그리고 트랜지스터(M5)가 p채널이므로, 발광 주사선(En)에 인가되는 구동 파형은 도 4의 구동 파형에서 직전 주사선(Sn-1)의 선택 신호(scan[n-1])를 반전한 형태로 하면 된다.
그리고 도 3, 도 5 및 도 6의 화소 회로에서 현재 주사선(Sn)에 로우 레벨의 선택 신호(scan[n])를 인가하여 커패시터(Cvth)의 제1 전극(A) 전압을 부스팅할 때, 트랜지스터(M1)로부터 유기 EL 소자(OLED)로 전류가 공급되면 부스팅이 제대로 되지 않을 수 있다. 따라서 이 기간에서도 트랜지스터(M1)와 유기 EL 소자(OLED)를 전기적으로 차단할 수 있으며, 이러한 실시예에 대해서 도 7을 참조하여 설명한다.
도 7은 본 발명의 제4 실시예에 따른 화소 회로의 구동 파형도이며, 도 7의 구동 파형은 도 6의 화소 회로에 적용된다. 도 7에서는 발광 주사선(En)에 인가되는 발광 신호를 emit[n]으로 도시하였다.
도 7에 도시한 바와 같이, 본 발명의 제4 실시예에서는 T1 및 T2 기간에서 발광 주사선(En)에 하이 레벨의 발광 신호(emit[n])가 인가된다는 점을 제외하면 제3 실시예와 동일하다. 즉, T1 및 T2 기간에서 하이 레벨의 발광 신호(emit[n])에 의해 트랜지스터(M5)가 턴오프되어 트랜지스터(M1)와 유기 EL 소자(OLED)가 전기적으로 차단된다. 그리고 T2 기간 이후에 발광 신호(emit[n])가 로우 레벨로 되어 트랜지스터(M5)가 턴온되며, 이에 따라 트랜지스터(M1)로부터 유기 EL 소자(OLED)로 전류가 공급되어 발광이 이루어진다.
이상에서 설명한 본 발명의 제1 내지 제4 실시예에 따른 화소 회로에서는 커패시터(Cvth)에 구동 트랜지스터(M1)의 문턱 전압에 대응하는 전압을 저장한 후, 이를 이용하여 구동 트랜지스터(M1)의 문턱 전압을 보상한다. 그런데 로우 레벨의 선택 신호(scan[n-1])에 따라 트랜지스터(M2, M4)가 턴온되어 커패시터(Cvth)에 문턱 전압(Cvth)이 저장되는데, 선택 신호(scan[n-1])가 하이 레벨로 될 때 트랜지스터(M2, M4)의 기생 커패시턴스에 의해 킥백(kickback)이 발생할 수 있다. 도 8에 도시한 바와 같이, 킥백에 의해 커패시터(Cvth)의 제1 및 제2 전극(A, B) 전압은 상승한 후, 선택 신호(scan[n])가 로우 레벨로 될 때 데이터 전압(Vdata)에 의해 부스팅이 되면서 다시 감소한다.
그런데, 커패시터(Cvth)의 제2 전극(B)에 연결된 트랜지스터(M4)에는 커패시터(Cst)가 병렬로 연결되어 있으므로 킥백에 의해 커패시터(Cvth)의 제2 전극(B) 전압은 크게 변동이 되지 않는다. 반면, 커패시터(Cvth)의 제1 전극(A)은 제2 전극(B)과 달리 별도의 커패시터가 연결되어 있지 않으므로 킥백에 의해 큰 전압 변동이 발생한다. 그 결과 실제 데이터 전압(Vdata)이 인가되는 경우에 커패시터(Cvth)에 저장된 전압은 도 8과 같이 Vth1 전압보다 작은 Vth2 전압으로 된다. 이때, 커패시터(Cvth)의 크기가 너무 작으면 킥백에 의해 커패시터(Cvth)의 제1 전극(A) 전압이 크게 변하여 제1 전극(A) 전압이 제2 전극(B) 전압보다 높아질 수 있다. 즉, 커패시터(Cvth)의 저장된 전압의 극성이 변경되어 문턱 전압을 저장할 수 없게 된다.
따라서 본 발명의 제5 실시예에서는 구동 트랜지스터(M1)의 문턱 전압을 저장할 수 있도록 커패시터(Cvth)의 크기를 설정한다. 도 9는 커패시터(Cvth)의 크기에 따른 T2 기간(선택 신호(scan[n])가 로우 레벨인 기간)에서의 커패시터(Cvth)에 저장된 전압(Vth2)을 나타내는 도면이다. 도 9에서는 구동 트랜지스터(M1)의 문턱 전압(Vth)을 -3.4V로 가정하고 문턱 전압(Vth)의 편차를 ±1V로 가정해서 Vth2 전압을 측정하였다.
도 9를 보면, 문턱 전압(Vth)이 -3.4V일 때 커패시터(Cvth)의 크기가 대략 0.18pF 이상일 때부터 Vth2 전압의 역전이 일어나지 않는 것을 알 수 있다. 그리고 문턱 전압(Vth)이 -4.4V일 때는 커패시터(Cvth)의 크기가 대략 0.12pF 이상일 때부터 Vth2 전압의 역전이 일어나지 않으며, 문턱 전압(Vth)이 -2.4V일 때는 커패시터(Cvth)의 크기가 대략 0.3pF 이상일 때부터 Vth2 전압의 역전이 일어나지 않는다. 따라서 구동 트랜지스터(M1)의 문턱 전압(Vth)의 편차를 고려할 때, 문턱 전압 보상용 커패시터(Cvth)의 크기를 0.3pF 이상으로 하면 커패시터(Cvth)가 문턱 전압을 어느 정도 저장할 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
본 발명에 따르면 화소 회로에 포함된 구동 트랜지스터의 문턱 전압의 편차와 각 화소간의 전압 강하량 차이를 보상하여 발광 표시 장치의 휘도 균일성을 개선할 수 있다. 또한, 문턱 전압 보상용 커패시터의 크기를 데이터 저장용 커패시터보다 크게 설정함으로써 킥백에 의한 영향을 줄일 수 있다.

Claims (10)

  1. 데이터 전압을 전달하는 복수의 데이터선, 선택 신호를 전달하는 복수의 주사선 및 상기 주사선과 상기 데이터선에 각각 연결되는 복수의 화소 회로를 포함하는 발광 표시 장치에 있어서,
    상기 화소 회로는,
    제1 주 전극에 제어 전극과 제2 주 전극 사이의 전압에 대응하는 전류가 흐르며, 상기 제2 주 전극은 제1 전원에 연결되는 트랜지스터,
    인가되는 전류의 크기에 대응하는 빛을 발광하는 발광 소자,
    제1단이 상기 제어 전극에 연결되는 제1 커패시터, 그리고
    제2 전원과 상기 제1 커패시터의 제2단 사이에 연결되는 제2 커패시터를 포함하며,
    상기 제1 주 전극과 상기 발광 소자를 전기적으로 차단한 상태에서 상기 트랜지스터를 다이오드 연결시키고 상기 제1 커패시터의 제2단을 제2 전원에 전기적으로 연결하는 제1 기간, 상기 제1 커패시터의 제2단에 데이터 전압을 인가하는 제2 기간 순으로 동작하며,
    상기 제1 커패시터의 크기는 0.3pF 이상인 발광 표시 장치.
  2. 제1항에 있어서,
    상기 제1 기간에서 직전 주사선에 제1 레벨의 선택 신호가 인가되며,
    상기 제2 기간에서 현재 주사선에 상기 제1 레벨의 선택 신호가 인가되는 발광 표시 장치.
  3. 제2항에 있어서,
    상기 직전 주사선의 제1 레벨의 선택 신호에 응답하여 상기 트랜지스터를 다이오드 연결하는 제1 스위칭 소자,
    상기 제1 커패시터의 제2단과 상기 제2 전원에 사이에 연결되어 상기 직전 주사선의 상기 제1 레벨의 선택 신호에 응답하여 턴온되는 제2 스위칭 소자, 그리고
    상기 현재 주사선의 제1 레벨의 선택 신호에 응답하여 상기 데이터 전압을 상기 제1 커패시터의 제2단으로 전달하는 제3 스위칭 소자를 더 포함하는 발광 표시 장치.
  4. 제3항에 있어서,
    상기 화소 회로는 상기 제1 주 전극과 상기 발광소자 사이에 연결되는 제4 스위칭 소자를 더 포함하며,
    상기 제4 스위칭 소자는 상기 제1 기간에서 턴오프되고 상기 제2 기간에서 턴온되는 발광 표시 장치.
  5. 제3항에 있어서,
    상기 화소 회로는 상기 제1 주 전극과 상기 발광소자 사이에 연결되는 제4 스위칭 소자를 더 포함하며,
    상기 제4 스위칭 소자는 상기 제1 기간 및 제2 기간에서 턴오프되고 상기 제2 기간 이후에 턴온되는 발광 표시 장치.
  6. 데이터 전압을 전달하는 복수의 데이터선, 선택 신호를 전달하는 복수의 주사선 및 상기 주사선과 상기 데이터선에 각각 연결되는 복수의 화소 회로를 포함하는 발광 표시 장치에 있어서,
    상기 화소 회로는,
    제1 주 전극에 제어 전극과 제2 주 전극 사이의 전압에 대응하는 전류가 흐르며, 상기 제2 주 전극은 제1 전원에 연결되는 트랜지스터,
    인가되는 전류의 크기에 대응하는 빛을 발광하는 발광 소자,
    상기 주사선으로부터의 선택 신호가 제1 레벨로 되기 전의 제1 기간에서 상기 트랜지스터를 다이오드 연결하는 제1 스위칭 소자,
    제1단이 상기 제어 전극에 연결되는 제1 커패시터,
    제2 전원과 상기 제1 커패시터의 제2단 사이에 연결되는 제2 커패시터,
    상기 제1 기간에서 상기 제1 커패시터의 제2단과 제2 전원을 연결하는 제2 스위칭 소자, 그리고
    제2 기간에서 상기 주사선으로부터의 상기 제1 레벨의 선택 신호에 응답하여 상기 데이터선으로부터의 데이터 전압을 상기 제1 커패시터의 제2 전극으로 전달하 는 제3 스위칭 소자를 포함하며,
    상기 제1 커패시터의 크기는 0.3pF 이상인 발광 표시 장치.
  7. 제6항에 있어서,
    상기 제1 기간은 상기 화소 회로의 직전 주사선에 상기 제1 레벨의 선택 신호가 인가되는 기간인 발광 표시 장치.
  8. 제7항에 있어서,
    상기 제1 및 제2 스위칭 소자는 상기 직전 주사선의 상기 제1 레벨의 선택 신호에 응답하여 턴온되는 발광 표시 장치.
  9. 제6항에 있어서,
    상기 화소 회로는, 상기 트랜지스터와 상기 발광 소자 사이에 연결되어 상기 제1 기간에서 턴오프되는 제4 스위칭 소자를 더 포함하는 발광 표시 장치.
  10. 제6항에 있어서,
    상기 화소 회로는, 상기 트랜지스터와 상기 발광 소자 사이에 연결되어 상기 제1 및 제2 기간에서 턴오프되는 제4 스위칭 소자를 더 포함하는 발광 표시 장치.
KR1020040034216A 2004-05-14 2004-05-14 발광 표시 장치 KR100648690B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040034216A KR100648690B1 (ko) 2004-05-14 2004-05-14 발광 표시 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040034216A KR100648690B1 (ko) 2004-05-14 2004-05-14 발광 표시 장치

Publications (2)

Publication Number Publication Date
KR20050109166A KR20050109166A (ko) 2005-11-17
KR100648690B1 true KR100648690B1 (ko) 2006-11-23

Family

ID=37285126

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040034216A KR100648690B1 (ko) 2004-05-14 2004-05-14 발광 표시 장치

Country Status (1)

Country Link
KR (1) KR100648690B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101452210B1 (ko) 2008-11-17 2014-10-23 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
KR101009416B1 (ko) 2009-02-06 2011-01-19 삼성모바일디스플레이주식회사 발광 표시 장치 및 발광 표시 장치 구동 방법
KR101674153B1 (ko) 2010-07-27 2016-11-10 삼성디스플레이 주식회사 유기전계발광 표시장치 및 그의 구동방법
WO2024065614A1 (zh) * 2022-09-30 2024-04-04 京东方科技集团股份有限公司 像素驱动电路、驱动方法及其显示装置

Also Published As

Publication number Publication date
KR20050109166A (ko) 2005-11-17

Similar Documents

Publication Publication Date Title
KR100560479B1 (ko) 발광 표시 장치 및 그 표시 패널과 구동 방법
JP4786135B2 (ja) 発光表示装置及びその表示パネルと駆動方法
KR100497246B1 (ko) 발광 표시 장치 및 그 표시 패널과 구동 방법
KR100497247B1 (ko) 발광 표시 장치 및 그 표시 패널과 구동 방법
KR100578813B1 (ko) 발광 표시 장치 및 그 구동 방법
KR100536235B1 (ko) 화상 표시 장치 및 그 구동 방법
KR100502912B1 (ko) 발광 표시 장치 및 그 표시 패널과 구동 방법
EP1591993A1 (en) Light-emitting display device
KR100578793B1 (ko) 발광 표시 장치 및 그 구동 방법
EP2200010B1 (en) Current-driven display
KR100599596B1 (ko) 발광 표시 장치
KR100648676B1 (ko) 발광 표시 장치
KR100658618B1 (ko) 발광 표시 장치 및 그 구동 방법
KR100578846B1 (ko) 발광 표시 장치
KR100536237B1 (ko) 발광 표시 장치 및 그 구동 방법
KR100560456B1 (ko) 발광 표시 장치
KR100648690B1 (ko) 발광 표시 장치
KR100627305B1 (ko) 발광 표시 장치
KR100570782B1 (ko) 발광 표시 장치
KR100648673B1 (ko) 발광 표시 장치
KR100515307B1 (ko) 화상 표시 장치 및 그 구동 방법
KR100590066B1 (ko) 발광 표시 장치 및 그 표시 패널

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121102

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131031

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141030

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151030

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20171101

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20181101

Year of fee payment: 13