Nothing Special   »   [go: up one dir, main page]

KR100618817B1 - 소비 전력을 절감시키는 ａｍｂａ 버스 구조 시스템 및 그방법 - Google Patents

소비 전력을 절감시키는 ａｍｂａ 버스 구조 시스템 및 그방법 Download PDF

Info

Publication number
KR100618817B1
KR100618817B1 KR1020030092563A KR20030092563A KR100618817B1 KR 100618817 B1 KR100618817 B1 KR 100618817B1 KR 1020030092563 A KR1020030092563 A KR 1020030092563A KR 20030092563 A KR20030092563 A KR 20030092563A KR 100618817 B1 KR100618817 B1 KR 100618817B1
Authority
KR
South Korea
Prior art keywords
bus
master
slave
signal
outputting
Prior art date
Application number
KR1020030092563A
Other languages
English (en)
Other versions
KR20050060838A (ko
Inventor
채관엽
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020030092563A priority Critical patent/KR100618817B1/ko
Priority to US10/993,885 priority patent/US7234011B2/en
Priority to DE102004062442A priority patent/DE102004062442A1/de
Priority to CNB2004100819404A priority patent/CN100557589C/zh
Publication of KR20050060838A publication Critical patent/KR20050060838A/ko
Application granted granted Critical
Publication of KR100618817B1 publication Critical patent/KR100618817B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G06F13/405—Coupling between buses using bus bridges where the bridge performs a synchronising function
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)
  • Information Transfer Systems (AREA)

Abstract

소비 전력을 절감시키는 AMBA 버스 구조 시스템 및 그 방법이 개시된다. 상기 AMBA 버스 구조 시스템은 신호 트랜지션이 필요한 버스 신호 전달 경로 상의 부하와 이를 제외한 다른 부하들을 서로 분리시켜 버스 신호 전달에 필요한 부하에서만 신호 트랜지션이 발생하도록 한다. 따라서, AHB 등의 버스 구조에서 소비 전력을 절감시킬 수 있는 효과가 있다.

Description

소비 전력을 절감시키는 ＡＭＢＡ 버스 구조 시스템 및 그 방법{System and method for Advanced Micro-controller Bus Architecture(AMBA) improving power consumption}
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1은 종래의 AMBA AHB 토폴로지를 나타내는 블록도이다.
도 2는 도 1의 라이트 데이터 버스의 커패시티브 부하 모델을 나타내는 도면이다.
도 3은 본 발명의 일실시예에 따른 AMBA 버스 구조 시스템을 나타내는 블록도이다.
도 4는 도 3의 디코더 출력을 설명하기 위한 도면이다.
도 5는 도 3의 라이트 데이터 버스의 연결 구조를 나타내는 블록도이다.
도 6은 도 5에 대한 커패시티브 부하 모델을 나타내는 도면이다.
도 7은 도 3의 리드 데이터 버스의 연결 구조를 나타내는 블록도이다.
도 8은 도 7에 대한 커패시티브 부하 모델을 나타내는 도면이다.
본 발명은 마이크로-콘트롤러에 관한 것으로, 특히 고급 마이크로-콘트롤러 버스 구조, 즉, AMBA(Advanced Micro-controller Bus Architecture) 버스 구조 시스템 및 그 방법에 관한 것이다.
ARM 사에서 개발한 AMBA 구조의 버스 사양(specification)에는 AHB(Advanced High-performance system Bus), ASB(Advanced system Bus), APB(Advanced Peripheral Bus) 등 서로 다른 토폴로지(topology)를 가지는 버스들이 정의되어 있다. 그 중 AHB는 높은 수준의 성능(performance)을 요하는 매입 마이크로-콘트롤러 시스템(embedded micro-controller system)에서 널리 쓰이는 버스 토폴로지이다. 위와 같은 버스 구조들은 버스 신호에 많은 부하들(load)이 공유되는 구조로서, 신호의 전달 경로에 해당하지 않는 부하들에서 발생하는 신호 트랜지션(transition)으로 인하여 불필요하게 소모되는 전력(power) 소모가 많다.
도 1은 종래의 AMBA의 AHB 토폴로지를 나타내는 블록도이다. 도 1을 참조하면, 마스터들(master)(111~114)에서 출력되는 어드레스 버스 신호(HADDR), 전달 형태(transfer type) 신호(HTRANS), 전달 방향 신호(HWRITE), 전달 크기 신호(HSIZE), 버스트 형태(burst type) 신호(HBURST), 및 보호 제어 신호(HPROT)와 같은 버스 신호들은, 제1 먹스(121)를 제어하는 아비터(arbiter) 신호(HMASTER)에 의하여 슬레이브들(slave)(131~134)과 공유된다. 또한, 마스터들(111~114)에서 출력되는 라이트(write) 데이터(HWDATA)는 제2 먹스(122)를 제어하는 아비터 신호(rHMASTER)에 의하여 슬레이브들(slave)과 공유된다. 마찬가지로, 슬레이브들(131~134)에서 출력되는 리드(read) 데이터(HRDATA), 전달 알림 신호(HREADY), 및 전달 응답 신호(HRESP)는, 제3 먹스(123)를 제어하는 디코더 신호(rHSEL)에 의하여 마스터들(111~114)과 공유된다.
도 2는 도 1의 라이트 데이터 버스의 커패시티브 부하 모델을 나타내는 도면이다. 도 2를 참조하면, 라이트 데이터(HWDATA)는 제2 먹스(122)를 제어하는 아비터 신호(rHMASTER)에 의하여 슬레이브들(131~134)과 공유된다. 예를 들어, 종래의 AMBA 버스 구조에서는, 데이터를 라이트하기 위한 버스 신호의 전달 경로 상에서, 제2 먹스(122) 다음 단의 버퍼(BUF1~BUF4) 입력 부하(CG1~CG4), 신호선 부하(CW1~CW4), 및 슬레이브들(131~134)의 입력 부하(CL1~CL4 ) 등 모두에서 신호 트랜지션이 발생한다. 즉, 버스 신호가 공유되는 경로 상의 커패시티브(capacitive) 부하들에서 모두 신호 트랜지션이 발생하므로, 제1 마스터(111)에서 제1 슬레이브(131)로 라이트 데이터(HWDATA)를 전달하는 경우에, 데이터 라이트 동작과 아무 관련이 없는 제2 슬레이브(132) 내지 제4 슬레이브(134)로 향하는 경로 상의 커패시티브 부하들까지도 트랜지션한다. 따라서, 부하에서의 신호 트랜지션은 전력 소모를 야기하므로, 종래의 AMBA 버스 구조에서는 해당 신호의 전달과 관련이 없는 부하들에서 발생하는 신호 트랜지션으로 인하여 불필요한 전력 소모가 많다는 문제점이 있다. 도시되지는 않았으나, 만일 데이터를 리드하기 위하여 제1 슬레이브(131)에서 제1 마스터(111)로 리드 데이터(HRDATA), 전달 알림 신호(HREADY), 및 전달 응답 신호(HRESP)와 같은 버스 신호가 전달될 때, 이 경우 에도 해당 버스 신호가 모든 마스터들(111~114)로 전달되어 공유되므로, 전달 경로 상의 모든 부하들에서 신호 트랜지션이 발생하여, 불필요한 전력 소모가 많다는 문제점이 있다.
따라서, 본 발명이 이루고자 하는 기술적인 과제는, AHB 등의 버스 구조에서 소비 전력을 절감시키는 AMBA 버스 구조 시스템을 제공하는 데 있다.
본 발명이 이루고자 하는 다른 기술적인 과제는, AHB 등의 버스 구조에서 소비 전력을 절감시키는 AMBA 버스 구조의 버스 구동 방법을 제공하는 데 있다.
상기의 기술적 과제를 달성하기 위한 본 발명에 따른 AMBA 버스 구조 시스템은, 마스터 블록, 먹스 회로 블록, 및 슬레이브 블록을 구비하는 것을 특징으로 한다. 상기 마스터 블록은 다수의 마스터들로 구성되고, 버스 점유 허가를 받은 마스터는 선택적으로 마스터측 버스 신호들을 출력하거나 슬레이브측 버스 신호들을 수신한다. 상기 먹스 회로 블록은 상기 마스터측 버스 신호들을 슬레이브로 출력하는데 있어서, 상기 마스터측 버스 신호들 중 라이트 데이터를 선택된 슬레이브로만 출력하고, 선택되는 슬레이브로부터 상기 슬레이브측 버스 신호들을 수신하여 상기 버스 점유 허가를 받은 마스터로만 출력한다. 상기 슬레이브 블록은 다수의 슬레이브들로 구성되고, 상기 마스터측 버스 신호들을 수신하여, 상기 선택된 슬레이브에 상기 라이트 데이터를 저장하거나, 선택되는 슬레이브에서 독출된 리드 데이터를 포함하는 상기 슬레이브측 버스 신호들을 출력한다.
상기 AMBA 버스 구조 시스템은, 상기 마스터들 각각에서 수신한 버스 점유 요구 신호에 응답하여, 상기 마스터들 중 어느 하나에 버스 점유 허가를 주는 버스 점유 허가 신호 및 상기 버스 점유 허가를 받은 마스터를 선택하는 마스터 선택 신호를 출력하는 아비터를 더 구비하는 것을 특징으로 한다. 상기 AMBA 버스 구조 시스템은, 상기 슬레이브들 중 어느 하나를 선택하는 슬레이브 선택 신호를 출력하는 디코더를 더 구비하는 것을 특징으로 한다.
상기의 다른 기술적 과제를 달성하기 위한 본 발명에 따른 AMBA 버스 구동 방법은, 마스터 블록에서, 버스 점유 허가를 받은 마스터가 마스터측 버스 신호들을 출력하는 단계; 상기 마스터측 버스 신호들 중 라이트 데이터를 선택된 슬레이브로만 출력하는 단계; 및 슬레이브 블록에서, 상기 마스터측 버스 신호들을 수신하여, 상기 선택된 슬레이브에 상기 라이트 데이터를 저장하는 단계를 구비하는 것을 특징으로 한다. 상기 AMBA 버스 구동 방법은, 슬레이브 블록에서, 선택되는 슬레이브에서 독출된 리드 데이터를 포함하는 슬레이브측 버스 신호들을 출력하는 단계; 상기 슬레이브측 버스 신호들을 버스 점유 허가를 받은 마스터로만 출력하는 단계; 및 마스터 블록에서, 상기 버스 점유 허가를 받은 마스터가 상기 슬레이브측 버스 신호들을 수신하는 단계를 더 구비하는 것을 특징으로 한다. 상기 AMBA 버스 구동 방법은, 상기 마스터 블록의 마스터들 각각에서 수신한 버스 점유 요구 신호에 응답하여, 상기 마스터들 중 어느 하나에 버스 점유 허가를 주는 버스 점유 허가 신호를 출력하는 단계를 더 구비하는 것을 특징으로 한다. 상기 AMBA 버스 구동 방법은, 상기 슬레리브 블록의 슬레이브들 중 어느 하나를 선택하는 슬레이브 선택 신호 및 상기 버스 점유 허가를 받은 마스터를 선택하는 마스터 선택 신호를 출력하는 단계를 더 구비하는 것을 특징으로 한다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 3은 본 발명의 일실시예에 따른 AMBA 버스 구조 시스템을 나타내는 블록도이다. 도 3을 참조하면, 본 발명의 일실시예에 따른 AMBA 버스 구조 시스템은, 마스터 블록(master block)(310), 먹스 회로 블록(multiplexor circuit block)(320), 슬레이브 블록(slave block)(330), 아비터(arbiter)(340), 및 디코더(decoder)(350)를 구비한다. 상기 마스터 블록(310)은 다수의 마스터들로 구성되고, 상기 슬레이브 블록(330)은 다수의 슬레이브들로 구성된다. 상기 AMBA 버스 구조 시스템은, ARM 사에서 개발한 AMBA 버스 구조의 버스 사양들인 AHB(Advanced High-performance system Bus), ASB(Advanced system Bus), 또는 APB(Advanced Peripheral Bus) 등의 토폴로지에 적용된다.
도 3에서, 마스터 블록(310)에서 출력되는 어드레스 버스 신호(HADDR)는 상기 마스터들 중 어느 하나에 버스 점유 허가를 주는 버스 점유 허가 신호(HMASTER) 에 의하여 선택되어 상기 슬레이브 블록(330)으로 전달된다. 전달 형태(transfer type) 신호(HTRANS), 전달 방향 신호(HWRITE), 전달 크기 신호(HSIZE), 버스트 형태(burst type) 신호(HBURST), 및 보호 제어 신호(HPROT)와 같은 버스 신호들도, 어드레스 버스 신호(HADDR)와 같은 방법으로 상기 슬레이브 블록(330)으로 전달된다. 또한, 마스터 블록(310)에서 출력되는 라이트(write) 데이터(HWDATA)는 상기 버스 점유 허가를 받은 마스터를 선택하는 마스터 선택 신호(rHMASTER) 및 상기 슬레이브 선택 신호(rHSEL)에 의하여 상기 슬레이브 블록(330)으로 전달된다. 그리고, 슬레이브 블록(330)에서 출력되는 리드(read) 데이터(HRDATA), 전달 알림 신호(HREADY), 및 전달 응답 신호(HRESP)는, 상기 마스터 선택 신호(rHMASTER) 및 상기 슬레이브 선택 신호(rHSEL)에 의하여 상기 마스터 블록(310)으로 전달된다. 본 명세서에서는 상기 라이트 데이터(HWDATA), 어드레스 버스 신호(HADDR), 전달 형태 신호(HTRANS), 전달 방향 신호(HWRITE), 전달 크기 신호(HSIZE), 버스트 형태 신호(HBURST), 및 보호 제어 신호(HPROT)는 마스터측 버스 신호들로서 정의된다. 또한, 상기 리드 데이터(HRDATA), 전달 알림 신호(HREADY), 및 전달 응답 신호(HRESP)는 슬레이브측 버스 신호들로서 정의된다.
라이트 데이터(HWDATA)는 마스터가 지정하는 슬레리브에 저장될 데이터이고, 리드 데이터(HRDATA)는 마스터가 지정하는 슬레리브로부터 독출된 데이터이다. 이외에도, AMBA 버스 구조의 버스 사양에 따라, 위 버스 신호들의 기능을 약술하면 다음과 같다. 어드레스 버스 신호(HADDR)는 마스터가 지정하는 슬레이브의 저장 위치를 나타내는 어드레스이다. 전달 형태 신호(HTRANS)는 현재 전달되는 데이터의 형태를 나타내고, 데이터의 형태는 논-시퀀셜(NON-SEQUENTIAL), 시퀀셜(SEQUENTIAL), 아이들(IDLE), 및 비지(BUSY)로 분류된다. 전달 방향 신호(HWRITE)는 데이터를 슬레리브에 라이트하는 경우에는 제2 논리 상태(논리 하이 상태)를 가지고, 데이터를 슬레리브로부터 리드하는 경우에는 제1 논리 상태(논리 로우 상태)를 가진다. 전달 크기 신호(HSIZE)는 현재 전달되는 데이터의 크기를 나타내고, 데이터의 크기는 바이트(byte)(8비트), 하프-워드(half-word)(16비트), 및 워드(word)(32비트)로 분류된다. 버스트 형태 신호(HBURST)는 현재 전달되는 신호가 버스트(burst)인지를 나타내고, 4, 8, 16 비트의 버스트들을 지원한다. 보호 제어 신호(HPROT)는 오피코드(opcode)의 페치(fetch)나 데이터 억세스(access) 등과 같은 부가 정보를 나타낸다. 전달 알림 신호(HREADY)는 데이터의 전달이 완료된 경우에 제2 논리 상태(논리 하이 상태)를 가지고, 데이터가 현재 전달 중인 경우에는 제1 논리 상태(논리 로우 상태)를 가진다. 전달 응답 신호(HRESP)는 데이터가 전달된 상태에 대한 부가 정보를 나타내고, 데이터 전달 상태는 오케이(OKAY), 에러(ERROR), 리트라이(RETRY), 및 스플리트(SPLIT)로 분류된다.
다수의 마스터들로 구성된 상기 마스터 블록(310)에서, 버스 점유 허가를 받은 마스터는 선택적으로 상기 마스터측 버스 신호들을 출력하거나 슬레이브측 버스 신호들(HRDATA, HREADY, HRESP)을 수신한다. 마스터가 버스 점유 허가를 받는 것은, 일반적인 버스 중재를 담당하는 상기 아비터(340)에 의하여 이루어진다. 즉, 상기 아비터(340)는 상기 마스터들 각각에서 수신한 버스 점유 요구 신호(REQ)에 응답하여, 상기 마스터들 중 어느 하나에 버스 점유 허가를 주는 버스 점유 허가 신호(HMASTER)를 출력한다. 이외에도, 상기 아비터(340)는 상기 버스 점유 허가를 받은 마스터를 선택하는 마스터 선택 신호(rHMASTER)를 출력한다. 마스터 선택 신호(rHMASTER)의 생성은 도 4의 회로를 이용하므로, 도 4에 관한 설명에서 좀더 자세히 설명된다.
상기 먹스 회로 블록(320)은 상기 마스터측 버스 신호들을 슬레이브로 출력하는데 있어서, 상기 마스터측 버스 신호들 라이트 데이터(HWDATA)는 선택된 슬레이브로만 출력하고, 선택되는 슬레이브로부터 상기 슬레이브측 버스 신호들(HRDATA, HREADY, HRESP)을 수신하여 상기 버스 점유 허가를 받은 마스터로만 출력한다. 상기 먹스 회로 블록(320)은 본 발명의 핵심적인 부분으로서 아래에서 더 자세히 기술된다. 슬레이브의 선택은 슬레이브 지정 신호(HSEL)에 의하여 이루어진다.
다수의 슬레이브들로 구성된 상기 슬레이브 블록(330)에서는, 상기 마스터측 버스 신호들을 수신하여, 상기 선택된 슬레이브에 상기 마스터측 버스 신호들 중 라이트 데이터(HWDATA)를 저장하거나, 선택되는 슬레이브에서 독출된 리드 데이터(HRDATA)를 포함하는 상기 슬레이브측 버스 신호들(HRDATA, HREADY, HRESP)을 출력한다.
도 4는 도 3의 디코더(350) 출력을 설명하기 위한 도면이다. 상기 디코더(350)는 2 입력 먹스(360)와 D-플립플롭(370)으로 구성되고, 슬레이브 지정 신호(HSEL)로부터, 상기 슬레이브들 중 어느 하나를 선택하는 슬레이브 선택 신호(rHSEL)를 출력한다. 위에서 기술한 바와 같이, 상기 아비터(340)도 도 4와 같은 내부 회로를 이용하여, 상기 버스 점유 허가 신호(HMASTER)로부터 상기 버스 점 유 허가를 받은 마스터를 선택하는 마스터 선택 신호(rHMASTER)를 출력한다. 상기 슬레이브 지정 신호(HSEL)는 마스터가 버스 점유 허가를 받을 때, 마스터가 목적 슬레이브를 지정하는 신호로서, 어드레스 버스 신호(HADDR)을 디코딩하여 발생되는 신호이다. 상기 D-플립플롭(370) 출력 신호(rHMASTER/rHSEL)는 리셋 신호(RST)에 의하여 리셋되고, 상기 라이트 데이터(HWDATA) 또는 상기 리드 데이터(HRDATA)의 전달 완료 여부를 나타내는 전달 알림 신호(HREADY)가 제2 논리 상태(논리 하이 상태)일 때, 클럭 신호(CLK)의 다음 트리거(trigger)에서 상기 슬레이브 선택 신호(rHSEL) 및 상기 마스터 선택 신호(rHMASTER)를 새로운 값으로 업데이트시킨다. 상기 전달 알림 신호(HREADY)가 제1 논리 상태(논리 로우 상태)일 때에는, 클럭 신호(CLK)의 다음 트리거에서 상기 슬레이브 선택 신호(rHSEL) 및 상기 마스터 선택 신호(rHMASTER)를 이전 값으로 유지시킨다. 상기 버스 점유 허가 신호(HMASTER), 및 상기 마스터 선택 신호(rHMASTER) 각각은 마스터들의 수에 따라 다수 비트의 디지털 값을 가진다. 예를 들어, 상기 마스터 블록(310)이 4개의 마스터로 구성된 경우에 상기 신호들은 2비트로 이루어진다. 상기 슬레이브 지정 신호(HSEL), 및 상기 슬레이브 선택 신호(rHSEL)각각은 슬레이브들의 수에 따라 다수 비트의 디지털 값을 가진다. 예를 들어, 상기 슬레이브 블록(330)이 4개의 슬레이브로 구성된 경우에 상기 신호들은 2비트로 이루어진다.
한편, 도 3에서, 상기 먹스 회로 블록(320)은, 제1 먹스 회로(323), 제2 먹스 회로(325)와 제3 먹스 회로(326)로 구성된 제1 서브 블록(324), 및 제4 먹스 회로(328)와 제5 먹스 회로(329)로 구성된 제2 서브 블록(327)을 구비한다.
상기 제1 먹스 회로(323)는 상기 마스터측 버스 신호들 중 상기 라이트 데이터(HWDATA)를 제외한 신호들을 상기 마스터 블록(310)에서 상기 슬레이브 블록(330)으로 전달한다. 즉, 상기 제1 먹스 회로(323)는 상기 마스터들 중 어느 하나에 버스 점유 허가를 주는 버스 점유 허가 신호(HMASTER)의 제어를 받아 상기 마스터들 중 상기 허가받은 마스터에서 출력되는 상기 마스터측 버스 신호들 중 상기 라이트 데이터(HWDATA)를 제외한 신호들을 수신하여 슬레이브 블록(330)으로 출력한다.
상기 제1 서브 블록(324)은 제2 먹스 회로(325), 및 제3 먹스 회로(326)를 통하여 상기 마스터측 버스 신호들 중 상기 라이트 데이터(HWDATA)를 상기 마스터 블록(310)에서 상기 슬레이브 블록(330)으로 전달한다. 즉, 상기 제2 먹스 회로(325)는 상기 버스 점유 허가를 받은 마스터를 선택하는 마스터 선택 신호(rHMASTER)의 제어를 받아 상기 마스터들 중 선택된 마스터에서 출력되는 상기 라이트 데이터(HWDATA)를 수신하여 출력한다. 이에 따라, 상기 제3 먹스 회로(326)는 상기 슬레이브들 중 어느 하나를 선택하는 슬레이브 선택 신호(rHSEL)의 제어를 받아 상기 제2 먹스 회로(325)의 출력 신호를 상기 선택된 슬레이브로만 출력한다.
상기 제2 서브 블록(327)은 제4 먹스 회로(328), 및 제5 먹스 회로(329)를 통하여 상기 슬레이브측 버스 신호들(HRDATA, HREADY, HRESP)을 상기 슬레이브 블록(330)에서 상기 마스터 블록(310)으로 전달한다. 즉, 상기 제4 먹스 회로(328)는 상기 슬레이브들 중 어느 하나를 선택하는 슬레이브 선택 신호(rHSEL)의 제어를 받아 상기 선택되는 슬레이브로부터 상기 슬레이브측 버스 신호들(HRDATA, HREADY, HRESP)을 수신하여 출력한다. 이에 따라, 상기 제5 먹스 회로(329)는 상기 버스 점유 허가를 받은 마스터를 선택하는 마스터 선택 신호(rHMASTER)의 제어를 받아 상기 제4 먹스 회로(328)의 출력 신호들을 상기 마스터들 중 선택된 마스터로만 출력한다.
이하, 본 발명의 일실시예에 따른 도 3의 먹스 회로 블록(320)의 동작을 좀더 상세하게 설명한다. 본 발명의 일시예에서 제안하는 것은 버스 점유 허가 신호(HMASTER), 마스터 선택 신호(rHMASTER), 및 슬레이브 선택 신호(rHSEL)를 이용하여, 현재 허가받은 마스터 및 선택된 슬레이브 간의 신호 전달과 상관없는 다른 경로 상의 부하를 분리시킴으로써, 신호 전달에 필요한 부하에서만 신호 트랜지션이 발생하도록 하고, 신호 전달에 불필요한 신호 트랜지션은 억제하여 버스의 전력 소모를 줄이는 것이다.
도 5는 도 3의 라이트 데이터(HWDATA) 버스의 연결 구조를 나타내는 블록도이다. 도 6은 도 5에 대한 커패시티브 부하 모델을 나타내는 도면이다.
도 5 및 도 6을 참조하면, 라이트 데이터(HWDATA)를 전달하는 라이트 데이터(HWDATA) 버스가 제2 먹스 회로(325), 및 제3 먹스 회로(326)를 통하여 각 슬레이브로 향할 때 존재하는 부하를 분리시킨 연결 구조를 나타낸다. 상기 제2 먹스 회로(325)는 마스터 선택 신호(rHMASTER)의 제어를 받아 마스터들(311~314) 중 허가받은 마스터에서 출력되는 라이트 데이터(HWDATA)를 수신하여 출력한다. 예를 들어, 마스터 선택 신호(rHMASTER)가 "00", "01", "10", "11" 각각으로 되는 디지털 데이터에 대하여, 제1 마스터(311) 내지 제4 마스터(314) 각각의 출력 신호가 선택된다. 상기 제3 먹스 회로(326)는 슬레이브 선택 신호(rHSEL)의 제어를 받아 상기 제2 먹스 회로(325)의 출력 신호들을 상기 선택된 슬레이브로만 출력한다. 이때에도, 슬레이브 선택 신호(rHSEL)가 "00", "01", "10", "11" 각각으로 되는 디지털 데이터에 대하여, 상기 제2 먹스 회로(325)의 출력 신호들은 2 입력 먹스들(411~414) 중 어느 하나를 통하여 제1 슬레이브(331) 내지 제4 슬레이브(334) 각각으로 출력된다. 예를 들어, 제1 마스터(311)가 제1 슬레이브(331)에 라이트 할 때에는, 슬레이브 선택 신호(rHSEL)는 "00"이고, 이에 따라 상기 제2 먹스 회로(325)의 출력 신호들은 2 입력 먹스 411을 통하여 제1 슬레이브(331)로 출력된다. 여기서, 슬레이브 선택 신호(rHSEL)는 "00"일 때, 다른 2입력 먹스들(412~414)은 액티브되지 않아 신호 트랜지션을 발생시키지 않고 이전 상태 값을 유지한다.
위의 예에서, 제1 마스터(311)가 제1 슬레이브(331)에 라이트 할 때, 하나의 버스 신호에 대한 총 커패시티브 부하량은, 도 6을 참조하면, 4개의 2입력 먹스들(411~414)의 입력 커패시턴스(capacitance)(CG1+CG2+CG3+CG4 ), 피드백 커패시턴스(CG1'), 연결선의 커패시턴스(CW1), 및 제1 슬레이브(331)의 입력 커패시턴스(CL1)로 구성된다. 따라서, 이때 소모되는 전력은 [(CG1+CG2+C G3+CG4) + CG1' + CW1+ CL1]에 비례한다. 이와 같이, 종래 기술을 나타내는 도 2에서 전력소모가 [(CG1+CG2+CG3+CG4) + (CW1+CW2+C W3+CW4) + (CL1+CL2+CL3+CL4)]에 비례하는 것보다 훨씬 작 다. 만약 n 개의 슬레이브들이 있다고 가정할 때, 종래 기술의 AHB 라이트 데이터(HWDATA) 버스에서, 하나의 버스 신호에 대한 총 커패시티브 부하량은 [(CG1+CG2+…+CGn) + (CW1+CW2+…+CWn ) + (CL1+CL2+…+CLn)]이며, 본 발명의 일실시예에서 제안된 경우의 총 커패시티브 부하량은 [(CG1+CG2+…+CGn) + CG1' + CW1+ CL1]로서 훨씬 작다. 결국 본 발명의 일실시예에서 제안된 방법을 사용하면, 슬레이브 수가 많을수록 전력 소모 절감 효과가 점점 더 커짐을 알 수 있다.
도 7은 도 3의 리드 데이터(HRDATA) 버스의 연결 구조를 나타내는 블록도이다. 도 8은 도 7에 대한 커패시티브 부하 모델을 나타내는 도면이다. 도 7에서 리드 데이터(HRDATA) 버스의 연결 구조를 나타내었으나, 상기 슬레이브측 버스 신호들(HRDATA, HREADY, HRESP)을 전달하는 모든 버스 구조는 도 7과 같다.
도 7 및 도 8을 참조하면, 리드 데이터(HRDATA)를 전달하는 리드 데이터(HRDATA) 버스가 제4 먹스 회로(328), 및 제5 먹스 회로(329)를 통하여 각 슬레이브로 향할 때 존재하는 부하를 분리시킨 연결 구조를 나타낸다. 상기 제4 먹스 회로(328)는 슬레이브 선택 신호(rHSEL)의 제어를 받아 슬레이브들(331~334) 중 선택된 슬레이브에서 출력되는 리드 데이터(HRDATA)를 수신하여 출력한다. 예를 들어, 슬레이브 선택 신호(rHSEL)가 "00", "01", "10", "11" 각각으로 되는 디지털 데이터에 대하여, 제1 슬레이브(331) 내지 제3 슬레이브(334) 각각의 출력 신호가 선택된다. 제5 먹스 회로(329)는 마스터 선택 신호(rHMASTER)의 제어를 받아 상기 제4 먹스 회로(328)의 출력 신호들을 상기 마스터들(311~314) 중 선택된 마스터로 만 출력한다. 이때에도, 마스터 선택 신호(rHMASTER)가 "00", "01", "10", "11" 각각으로 되는 디지털 데이터에 대하여, 상기 제5 먹스 회로(329)의 출력 신호들은 2 입력 먹스들(511~514) 중 어느 하나를 통하여 제1 마스터(311) 내지 제4 마스터(314) 각각으로 출력된다. 예를 들어, 제1 마스터(311)가 제1 슬레이브(331)에서 리드 할 때에는, 마스터 선택 신호(rHMASTER)는 "00"이고, 이에 따라 상기 제5 먹스 회로(329)의 출력 신호들은 2 입력 먹스 511을 통하여 제1 마스터(311)로 출력된다. 여기서, 마스터 선택 신호(rHMASTER)는 "00"일 때, 다른 2입력 먹스들(512~514)은 액티브되지 않아 신호 트랜지션을 발생시키지 않고 이전 상태 값을 유지한다.
도 6에서 설명된 바와 같은 방법으로 해석할 때, 도 8에서 하나의 버스 신호에 대한 총 커패시티브 부하량은, 도 2와 같은 종래 기술의 AHB 리드 데이터(HRDATA) 버스에서의 총 커패시티브 부하량 보다 훨씬 작다. 따라서, 리드 데이터(HRDATA) 버스 등 슬레이브측 버스 신호들(HRDATA, HREADY, HRESP)에 대하여 본 발명의 일실시예에서 제안된 방법을 사용하면, 전력 소모 절감 효과가 있고, 마스터 수가 많을수록 전력 소모 절감 효과는 점점 더 커진다.
위에서 기술한 바와 같이, 본 발명의 일실시예에 따른 AMBA 버스 구조 시스템은 신호 트랜지션이 필요한 버스 신호 전달 경로 상의 부하와 이를 제외한 다른 부하들을 서로 분리시켜 버스 신호 전달에 필요한 부하에서만 신호 트랜지션이 발생하도록 한다.
이상에서와 같이 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정 한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 바와 같이, 본 발명에 따른 AMBA 버스 구조 시스템은 AHB 등의 버스 구조에서 소비 전력을 절감시킬 수 있는 효과가 있다.

Claims (20)

  1. 다수의 마스터들로 구성되고, 버스 점유 허가를 받은 마스터는 선택적으로 마스터측 버스 신호들을 출력하거나 슬레이브측 버스 신호들을 수신하는 마스터 블록;
    상기 마스터측 버스 신호들을 슬레이브로 출력하는데 있어서, 상기 마스터측 버스 신호들 중 라이트 데이터를 선택된 슬레이브로만 출력하고, 선택되는 슬레이브로부터 상기 슬레이브측 버스 신호들을 수신하여 상기 버스 점유 허가를 받은 마스터로만 출력하는 먹스 회로 블록; 및
    다수의 슬레이브들로 구성되고, 상기 마스터측 버스 신호들을 수신하여, 상기 선택된 슬레이브에 상기 라이트 데이터를 저장하거나, 선택되는 슬레이브에서 독출된 리드 데이터를 포함하는 상기 슬레이브측 버스 신호들을 출력하는 슬레이브 블록을 구비하며,
    상기 버스 점유 허가를 받은 마스터로부터 상기 선택된 슬레이브로의 라이트 데이터의 전달은 상기 선택된 슬레이브의 입력 단자에서만 수행되고 선택되지 않은 다른 슬레이브들의 입력 단자들에서는 수행되지 않는 것을 특징으로 하는 AMBA 버스 구조 시스템.
  2. 제 1항에 있어서, 상기 AMBA 버스 구조 시스템은,
    상기 마스터들 각각에서 수신한 버스 점유 요구 신호에 응답하여, 상기 마스터들 중 어느 하나에 버스 점유 허가를 주는 버스 점유 허가 신호, 및 상기 버스 점유 허가를 받은 마스터를 선택하는 마스터 선택 신호를 출력하는 아비터를 더 구비하는 것을 특징으로 하는 AMBA 버스 구조 시스템.
  3. 제 1항에 있어서, 상기 AMBA 버스 구조 시스템은,
    상기 슬레이브들 중 어느 하나를 선택하는 슬레이브 선택 신호를 출력하는 디코더를 더 구비하는 것을 특징으로 하는 AMBA 버스 구조 시스템.
  4. 제 2항 또는 제 3항에 있어서, 상기 마스터 선택 신호 및 상기 슬레이브 선택 신호는,
    상기 라이트 데이터 또는 상기 리드 데이터의 전달 완료 여부를 나타내는 전달 알림 신호의 제1 논리 상태 또는 제2 논리 상태에 따라서, 선택적으로 이전 값을 유지하거나 새로운 값으로 업데이트되는 것을 특징으로 하는 AMBA 버스 구조 시스템.
  5. 제 1항에 있어서, 상기 먹스 회로 블록은,
    상기 마스터들 중 어느 하나에 버스 점유 허가를 주는 버스 점유 허가 신호의 제어를 받아 상기 마스터들 중 상기 허가받은 마스터에서 출력되는 상기 마스터측 버스 신호들 중 상기 라이트 데이터를 제외한 신호들을 수신하여 출력하는 먹스 회로를 구비하는 것을 특징으로 하는 AMBA 버스 구조 시스템.
  6. 제 1항에 있어서, 상기 마스터측 버스 신호들은,
    상기 라이트 데이터 이외에, 어드레스 버스 신호, 전달 형태 신호, 전달 방향 신호, 전달 크기 신호, 버스트 형태 신호, 및 보호 제어 신호를 포함하는 것을 특징으로 하는 AMBA 버스 구조 시스템.
  7. 제 5항에 있어서, 상기 먹스 회로 블록은,
    상기 버스 점유 허가를 받은 마스터를 선택하는 마스터 선택 신호의 제어를 받아 상기 마스터들 중 선택된 마스터에서 출력되는 상기 라이트 데이터를 수신하여 출력하는 제1 먹스 회로; 및
    상기 슬레이브들 중 어느 하나를 선택하는 슬레이브 선택 신호의 제어를 받아 상기 제1 먹스 회로의 출력 신호를 상기 선택된 슬레이브로만 출력하는 제2 먹스 회로를 더 구비하는 것을 특징으로 하는 AMBA 버스 구조 시스템.
  8. 제 7항에 있어서, 상기 먹스 회로 블록은,
    상기 슬레이브들 중 어느 하나를 선택하는 슬레이브 선택 신호의 제어를 받아 상기 선택되는 슬레이브로부터 상기 슬레이브측 버스 신호들을 수신하여 출력하는 제1 먹스 회로; 및
    상기 버스 점유 허가를 받은 마스터를 선택하는 마스터 선택 신호의 제어를 받아 상기 제1 먹스 회로의 출력 신호들을 상기 마스터들 중 상기 허가받은 마스터로만 출력하는 제2 먹스 회로를 더 구비하는 것을 특징으로 하는 AMBA 버스 구조 시스템.
  9. 제 1항에 있어서, 상기 슬레이브측 버스 신호들은,
    상기 리드 데이터 이외에, 전달 알림 신호, 및 전달 응답 신호를 포함하는 것을 특징으로 하는 AMBA 버스 구조 시스템.
  10. 제 1항에 있어서, 상기 AMBA 버스 구조 시스템은,
    AMBA 버스 구조에서 AHB(Advanced High-performance system Bus), ASB(Advanced system Bus), 또는 APB(Advanced Peripheral Bus) 토폴로지에 적용되는 것을 특징으로 하는 AMBA 버스 구조 시스템.
  11. 마스터 블록에서, 버스 점유 허가를 받은 마스터가 마스터측 버스 신호들을 출력하는 단계;
    상기 마스터측 버스 신호들 중 라이트 데이터를 선택된 슬레이브로만 출력하는 단계; 및
    슬레이브 블록에서, 상기 마스터측 버스 신호들을 수신하여, 상기 선택된 슬레이브에 상기 마스터측 버스 신호들 중 라이트 데이터를 저장하는 단계를 구비하며,
    상기 버스 점유 허가를 받은 마스터로부터 상기 선택된 슬레이브로의 라이트 데이터의 전달은 상기 선택된 슬레이브의 입력 단자에서만 수행되고 선택되지 않은 다른 슬레이브들의 입력 단자들에서는 수행되지 않는 것을 특징으로 하는 AMBA 버스 구동 방법.
  12. 제 11항에 있어서, 상기 AMBA 버스 구동 방법은,
    슬레이브 블록에서, 선택되는 슬레이브에서 독출된 리드 데이터를 포함하는 슬레이브측 버스 신호들을 출력하는 단계;
    상기 슬레이브측 버스 신호들을 버스 점유 허가를 받은 마스터로만 출력하는 단계; 및
    마스터 블록에서, 상기 버스 점유 허가를 받은 마스터가 상기 슬레이브측 버스 신호들을 수신하는 단계를 더 구비하는 것을 특징으로 하는 AMBA 버스 구동 방법.
  13. 제 12항에 있어서, 상기 AMBA 버스 구동 방법은,
    상기 마스터 블록의 마스터들 각각에서 수신한 버스 점유 요구 신호에 응답하여, 상기 마스터들 중 어느 하나에 버스 점유 허가를 주는 버스 점유 허가 신호를 출력하는 단계를 더 구비하는 것을 특징으로 하는 AMBA 버스 구동 방법.
  14. 제 12항에 있어서, 상기 AMBA 버스 구동 방법은,
    상기 슬레리브 블록의 슬레이브들 중 어느 하나를 선택하는 슬레이브 선택 신호 및 상기 버스 점유 허가를 받은 마스터를 선택하는 마스터 선택 신호를 출력하는 단계를 더 구비하는 것을 특징으로 하는 AMBA 버스 구동 방법.
  15. 제 14항에 있어서, 상기 슬레이브 선택 신호 및 상기 마스터 선택 신호는,
    상기 라이트 데이터 또는 상기 리드 데이터의 전달 완료 여부를 나타내는 전달 알림 신호의 제1 논리 상태 또는 제2 논리 상태에 따라서, 선택적으로 이전 값을 유지하거나 새로운 값으로 업데이트되는 것을 특징으로 하는 AMBA 버스 구동 방법.
  16. 제 12항에 있어서, 상기 AMBA 버스 구동 방법은,
    상기 마스터들 중 어느 하나에 버스 점유 허가를 주는 버스 점유 허가 신호의 제어를 받아 상기 마스터들 중 상기 허가받은 마스터에서 출력되는 상기 마스터측 버스 신호들 중 상기 라이트 데이터를 제외한 신호들을 수신하여 출력하는 단계를 더 구비하는 것을 특징으로 하는 AMBA 버스 구동 방법.
  17. 제 12항에 있어서, 상기 마스터측 버스 신호들은,
    상기 라이트 데이터 이외에, 어드레스 버스 신호, 전달 형태 신호, 전달 방향 신호, 전달 크기 신호, 버스트 형태 신호, 및 보호 제어 신호를 포함하는 것을 특징으로 하는 AMBA 버스 구동 방법.
  18. 제 12항에 있어서, 상기 마스터측 버스 신호들을 슬레이브로 출력하는 단계는,
    상기 버스 점유 허가를 받은 마스터를 선택하는 마스터 선택 신호의 제어를 받아 상기 마스터들 중 선택된 마스터에서 출력되는 상기 라이트 데이터를 수신하여 출력하는 단계; 및
    상기 슬레이브들 중 어느 하나를 선택하는 슬레이브 선택 신호의 제어를 받아 상기 라이트 데이터를 상기 선택된 슬레이브로만 출력하는 단계를 구비하는 것을 특징으로 하는 AMBA 버스 구동 방법.
  19. 제 12항에 있어서, 상기 슬레이브측 버스 신호들을 마스터로 출력하는 단계는,
    상기 슬레이브들 중 어느 하나를 선택하는 슬레이브 선택 신호의 제어를 받아 상기 선택되는 슬레이브로부터 상기 슬레이브측 버스 신호들을 수신하여 출력하는 단계; 및
    상기 버스 점유 허가를 받은 마스터를 선택하는 마스터 선택 신호의 제어를 받아 상기 슬레이브측 버스 신호들을 상기 마스터들 중 선택된 마스터로만 출력하는 단계를 구비하는 것을 특징으로 하는 AMBA 버스 구동 방법.
  20. 제 12항에 있어서, 상기 슬레이브측 버스 신호들은,
    상기 리드 데이터 이외에, 전달 알림 신호, 및 전달 응답 신호를 포함하는 것을 특징으로 하는 AMBA 버스 구동 방법.
KR1020030092563A 2003-12-17 2003-12-17 소비 전력을 절감시키는 ａｍｂａ 버스 구조 시스템 및 그방법 KR100618817B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020030092563A KR100618817B1 (ko) 2003-12-17 2003-12-17 소비 전력을 절감시키는 ａｍｂａ 버스 구조 시스템 및 그방법
US10/993,885 US7234011B2 (en) 2003-12-17 2004-11-19 Advanced microcontroller bus architecture (AMBA) system with reduced power consumption and method of driving AMBA system
DE102004062442A DE102004062442A1 (de) 2003-12-17 2004-12-16 AMBA-System und Betriebsverfahren
CNB2004100819404A CN100557589C (zh) 2003-12-17 2004-12-16 功耗减少的先进微控制器总线架构系统及其驱动方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030092563A KR100618817B1 (ko) 2003-12-17 2003-12-17 소비 전력을 절감시키는 ａｍｂａ 버스 구조 시스템 및 그방법

Publications (2)

Publication Number Publication Date
KR20050060838A KR20050060838A (ko) 2005-06-22
KR100618817B1 true KR100618817B1 (ko) 2006-08-31

Family

ID=34675771

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030092563A KR100618817B1 (ko) 2003-12-17 2003-12-17 소비 전력을 절감시키는 ａｍｂａ 버스 구조 시스템 및 그방법

Country Status (4)

Country Link
US (1) US7234011B2 (ko)
KR (1) KR100618817B1 (ko)
CN (1) CN100557589C (ko)
DE (1) DE102004062442A1 (ko)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7356745B2 (en) * 2004-02-06 2008-04-08 Texas Instruments Incorporated IC with parallel scan paths and compare circuitry
KR101089324B1 (ko) * 2004-02-20 2011-12-02 삼성전자주식회사 복수의 마스터들을 포함하는 서브 시스템을 개방형 코어프로토콜을 기반으로 하는 버스에 연결하기 위한 버스시스템
CN100365602C (zh) * 2004-12-31 2008-01-30 北京中星微电子有限公司 实现多个主动装置对单一总线上从动装置进行存取的设备
CN100461145C (zh) * 2006-05-08 2009-02-11 中兴通讯股份有限公司 一种异步ahb互连矩阵接口装置
CN101118523B (zh) * 2006-08-01 2011-10-19 飞思卡尔半导体公司 存储器访问控制装置及其方法、存储器访问控制器及其方法
TWI376605B (en) * 2006-09-04 2012-11-11 Novatek Microelectronics Corp Method and apparatus for enhancing data rate of advanced micro-controller bus architecture
US7761632B2 (en) * 2007-04-27 2010-07-20 Atmel Corporation Serialization of data for communication with slave in multi-chip bus implementation
US7743186B2 (en) * 2007-04-27 2010-06-22 Atmel Corporation Serialization of data for communication with different-protocol slave in multi-chip bus implementation
US7769933B2 (en) * 2007-04-27 2010-08-03 Atmel Corporation Serialization of data for communication with master in multi-chip bus implementation
US7814250B2 (en) * 2007-04-27 2010-10-12 Atmel Corporation Serialization of data for multi-chip bus implementation
CN101453313B (zh) * 2007-12-06 2013-03-20 鸿富锦精密工业（深圳）有限公司 主从设备通信电路
US8006021B1 (en) * 2008-03-27 2011-08-23 Xilinx, Inc. Processor local bus bridge for an embedded processor block core in an integrated circuit
US20090307401A1 (en) * 2008-05-30 2009-12-10 St Wireless Sa Circuit and method for bridging multiple source ahb slaves to a target ahb slave
CN101833441B (zh) * 2010-04-28 2013-02-13 中国科学院自动化研究所 并行向量处理引擎结构
US9021170B2 (en) * 2011-06-29 2015-04-28 Texas Instruments Incorporated System and method for improving ECC enabled memory timing
CN102439535A (zh) * 2011-10-25 2012-05-02 深圳市海思半导体有限公司 降低动态功耗的方法和电子设备
CN102722457B (zh) * 2012-05-30 2014-12-31 中国科学院微电子研究所 总线接口转换方法及总线桥接装置
CN103198043B (zh) * 2013-01-24 2016-05-11 杭州中科微电子有限公司 一种改进的AHB to APB总线桥及其控制方法
US9465766B1 (en) * 2013-10-29 2016-10-11 Xilinx, Inc. Isolation interface for master-slave communication protocols
KR20180062807A (ko) 2016-12-01 2018-06-11 삼성전자주식회사 시스템 인터커넥트 및 이를 포함하는 시스템 온 칩
CN107085560B (zh) * 2017-04-28 2019-12-03 西安微电子技术研究所 一种emif接口与ahb/apb时序桥接电路及其控制方法
JP7401050B2 (ja) * 2018-09-18 2023-12-19 キヤノン株式会社 バス制御回路
CN113918497B (zh) * 2021-12-10 2022-03-08 苏州浪潮智能科技有限公司 一种优化ahb总线数据传输性能的系统、方法及服务器

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0215356A (ja) 1988-07-04 1990-01-19 Hitachi Ltd 信号バス分離構造
US5754865A (en) 1995-12-18 1998-05-19 International Business Machines Corporation Logical address bus architecture for multiple processor systems
JPH11212687A (ja) * 1998-01-26 1999-08-06 Fujitsu Ltd バス制御装置
US6442642B1 (en) 1999-09-30 2002-08-27 Conexant Systems, Inc. System and method for providing an improved synchronous operation of an advanced peripheral bus with backward compatibility
US6662260B1 (en) * 2000-03-28 2003-12-09 Analog Devices, Inc. Electronic circuits with dynamic bus partitioning
US6859852B2 (en) 2000-09-08 2005-02-22 Texas Instruments Incorporated Immediate grant bus arbiter for bus system
DE10121745A1 (de) * 2001-05-04 2002-11-14 Systemonic Ag Verfahren und Anordnung zu einem Stack mit einem, in Datengruppen mit mehreren Elementen aufgeteilten Speicher
US6653859B2 (en) 2001-06-11 2003-11-25 Lsi Logic Corporation Heterogeneous integrated circuit with reconfigurable logic cores
US6667636B2 (en) 2001-06-11 2003-12-23 Lsi Logic Corporation DSP integrated with programmable logic based accelerators
EP1286259A1 (de) 2001-08-21 2003-02-26 Alcatel Modulares Rechnersystem
KR20030056567A (ko) 2001-12-28 2003-07-04 한국전자통신연구원 다중 프로세서와 주변 블록을 갖는 시스템 칩을 위한 버스구조
GB2402760B (en) * 2003-06-12 2006-01-11 Advanced Risc Mach Ltd Improvements in flexibility of use of a data processing apparatus

Also Published As

Publication number Publication date
US7234011B2 (en) 2007-06-19
CN100557589C (zh) 2009-11-04
DE102004062442A1 (de) 2005-07-28
US20050138253A1 (en) 2005-06-23
CN1629829A (zh) 2005-06-22
KR20050060838A (ko) 2005-06-22

Similar Documents

Publication Publication Date Title
KR100618817B1 (ko) 소비 전력을 절감시키는 ａｍｂａ 버스 구조 시스템 및 그방법
US6442642B1 (en) System and method for providing an improved synchronous operation of an advanced peripheral bus with backward compatibility
US7761632B2 (en) Serialization of data for communication with slave in multi-chip bus implementation
US7814250B2 (en) Serialization of data for multi-chip bus implementation
US7743186B2 (en) Serialization of data for communication with different-protocol slave in multi-chip bus implementation
US20050177664A1 (en) Bus system and method thereof
US7475182B2 (en) System-on-a-chip mixed bus architecture
US20040024943A1 (en) Generic bridge core
JP2003006143A (ja) バス共有化システムと装置及び方法
US20080178024A1 (en) Multilayered bus system
US7769933B2 (en) Serialization of data for communication with master in multi-chip bus implementation
JP2008522325A (ja) Ｕｓｂ・ｏｔｇコントローラ
US7373450B2 (en) Multi-layer bus system having a bus control circuit
US6822976B1 (en) Method and apparatus for high throughput multiplexing of data
US20070005847A1 (en) Data transfer control device and electronic instrument
US9898358B2 (en) Error response circuit, semiconductor integrated circuit, and data transfer control method
WO2008133940A2 (en) Serialization of data in multi-chip bus implementation
JP2002091900A (ja) 多重トランザクションバスシステム・バスブリッジ用のタイムアウトカウンタ
US7512190B2 (en) Data transmission apparatus using asynchronous dual-rail bus and method therefor
EP1477904B1 (en) Bus architecture techniques employing busses with different complexities
CN100485648C (zh) 一种片上系统
US20070005851A1 (en) Data transfer control device and electronic instrument
Shen et al. On a design of crossroad switches for low-power on-chip communication architectures
JP3310482B2 (ja) マイクロコンピュータ
US7406551B2 (en) Bus configuration circuit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120801

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130731

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee