Nothing Special   »   [go: up one dir, main page]

CN1629829A - 功耗减少的先进微控制器总线架构系统及其驱动方法 - Google Patents

功耗减少的先进微控制器总线架构系统及其驱动方法 Download PDF

Info

Publication number
CN1629829A
CN1629829A CNA2004100819404A CN200410081940A CN1629829A CN 1629829 A CN1629829 A CN 1629829A CN A2004100819404 A CNA2004100819404 A CN A2004100819404A CN 200410081940 A CN200410081940 A CN 200410081940A CN 1629829 A CN1629829 A CN 1629829A
Authority
CN
China
Prior art keywords
bus
signal
slave unit
main equipment
permission
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004100819404A
Other languages
English (en)
Other versions
CN100557589C (zh
Inventor
蔡官烨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1629829A publication Critical patent/CN1629829A/zh
Application granted granted Critical
Publication of CN100557589C publication Critical patent/CN100557589C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G06F13/405—Coupling between buses using bus bridges where the bridge performs a synchronising function
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)
  • Information Transfer Systems (AREA)

Abstract

在功率消耗减少的先进微控制器总线架构(AMBA)系统中，通过将其它负载与要求信号转换的总线信号传送路径上的负载相隔离，从而只容许信号转换发生于传送总线信号所需的负载，故在如先进高性能系统总线(AHB)的总线架构中可减小功率消耗。

Description

功耗减少的先进微控制器总线架构系统 及其驱动方法
技术领域
本发明涉及微控制器，具体地涉及减少功率消耗的先进微控制器总线架构(AMBA)系统和驱动AMBA系统的方法。
背景技术
在由ARM公司研发的AMBA总线规格中，定义了如先进高性能系统总线(AHB)、先进系统总线(ASB)、先进外围总线(APB)等不同拓朴的总线。具体地，先进高性能系统总线(AHB)具有广泛用于需要高性能的嵌入微处理器系统的总线拓朴。在以上总线架构中，总线信号被许多负载共享，因而当在与信号的传送路径无关的负载中发生信号转换(transition)时浪费了大量功率。
图1是描绘现有AMBA的AHB拓朴的框图。在图1中，从主设备111～114输出的如地址总线信号HADDR、传送类型信号HTRANS、传送方向信号HWRITE、传送大小信号HSIZE、突发(burst)类型信号HBURST、和保护控制信号HPROT等总线信号在判优器(arbiter)信号HMASTER的控制下与从设备131～134共享。从主设备111～114输出的写数据HWDATA在控制第二多路复用器122的判优器信号rHMASTER的控制下与从设备131～134共享。同样地，从从设备131～134输出的读数据HRDATA、传送就绪信号HREADY和传送响应信号HRESP在控制第三多路复用器123的解码器信号rHSEL的控制下与主设备111～114共享。
图2是描绘图1的写数据总线的容性负载模型的框图。在图2中，写数据HWDATA在控制第二多路复用器122的判优器信号rHMASTER的控制下与从设备131～134共享。例如，在现有AMBA中，信号转换发生于写数据的总线信号的传送路径上第二多路复用器122的次级处的全部缓冲输入负载CG1～CG4、信号线负载CW1～CW4、和从设备输入负载CL1～CL4。即信号转换发生在共享总线信号的路径上的全体容性负载中。由此当写数据HWDATA从第一主设备111传送至第一从设备131时，传送中发生的任何信号转换也发生在朝向与数据写操作无关的第二从设备132、第三从设备133和第四从设备134路由的并行路径上的容性负载中。发生于负载的任何信号转换都要消耗功率。因此，在现有AMBA中，问题在于因在与相应信号的传送无关的各种负载中发生信号转换而浪费了功率。此外，当为了读出数据而将如读数据HRDATA、传送就绪信号HREADY和传送响应信号HRESP等总线信号从第一主设备111传送至第一从设备131时，相应总线信号类似地传送至所有主设备111～114并由其共享，于是这些信号转换也发生于传送路径上的全部负载中，因而造成额外的功率浪费。
发明内容
本发明提供了一种在诸如先进高性能系统总线(AHB)的总线架构中功率消耗减少的先进微控制器总线架构(AMBA)系统。
本发明还提供了一种在诸如AHB的总线架构中以减少的功率消耗驱动AMBA系统的方法。
根据本发明的一方面，提供了一种包括主设备块、多路复用器电路块和从设备块的先进微控制器总线架构(AMBA)系统。主设备块包括多个主设备，而得到总线占用许可的主设备有选择地输出主设备总线信号或接收从设备总线信号。多路复用器电路块当将主设备总线信号输出至从设备时将主设备总线信号的写数据仅输出至所选择的从设备，从所选择的从设备接收从设备总线信号，并将从设备总线信号仅输出至得到总线占用许可的主设备。从设备块包括多个从设备，并接收主设备总线信号，将写数据存储于所选择的从设备或输出含从所选择的从设备读出的读数据的从设备总线信号。
在一个实施例中，AMBA系统还可包括判优器，其响应从各个主设备接收的总线占用请求信号输出将总线占用许可给予主设备之一的总线占用许可信号、和选择得到总线占用许可的主设备的主设备选择信号。AMBA系统还可包括解码器，其输出选择从设备之一的从设备选择信号。根据代表写数据或读数据传送完成的传送就绪信号的第一逻辑状态或第二逻辑状态，主设备选择信号有选择地保持在先前的值或更新为新值。
在另一实施例中，多路复用器电路块还包括多路复用器电路，其接收和输出除下述主设备总线信号的写数据以外的信号，该主设备总线信号在总线占用许可信号控制下从主设备中得到总线占用许可的主设备输出，该总线占用许可信号将总线占用许可授予主设备中的该主设备。在一个实施例中，主设备总线信号在写数据以外还包括地址总线信号、传送类型信号、传送方向信号、传送大小信号、突发类型信号和保护控制信号。从设备总线信号在读数据以外还包括传送就绪信号和传送响应信号。
在另一实施例中，多路复用器电路块还包括：第一多路复用器电路，其在选择得到总线占用许可的主设备的主设备选择信号的控制下，接收和输出从主设备中所选择的主设备输出的写数据；第二多路复用器电路，其在选择从设备之一的从设备选择信号的控制下将第一多路复用器电路的输出信号仅输出至所选择的从设备。多路复用器电路块还可包括：第三多路复用器电路，其在选择从设备之一的从设备选择信号的控制下，接收和输出来自所选择的从设备的从设备总线信号；和第四多路复用器电路，其在选择得到总线占用许可的主设备的主设备选择信号的控制下，将第三多路复用器电路的输出信号仅输出至主设备中所许可的主设备。
在得到总线占用许可的主设备和所选择的从设备之间的写数据的传送仅由所选择的从设备的输入终端来承载，而不由其它未选择的从设备的输入终端来承载。而且，在所选择的从设备和得到总线占用许可的主设备之间的读数据的传送仅由有总线占用许可的主设备的输入终端来承载，而不由其它没有总线占用许可的主设备的输入终端来承载。
AMBA系统可适用于包括先进高性能系统总线(AHB)、先进系统总线(ASB)、和先进外围总线(APB)在内的总线拓朴。
根据本发明的另一方面，还提供了一种驱动先进微控制器总线架构(AMBA)系统的方法，该方法包括：输出来自主设备块中得到总线占用许可的主设备的主设备总线信号；将主设备总线信号的写数据仅输出至所选择的从设备；和接收主设备总线信号并将主设备总线信号的写数据存储于从设备块中所选择的从设备。
驱动AMBA系统的方法还可包括：输出从从设备块中所选择的从设备读出的从设备总线信号；将从设备总线信号仅输出至得到总线占用许可的主设备；和容许得到总线占用许可的主设备接收主设备块中的从设备总线信号。驱动AMBA系统的方法还可包括响应从主设备块的各个主设备接收的总线占用请求信号而输出将总线占用许可给予主设备之一的总线占用许可信号。驱动AMBA系统的方法还可包括输出选择从设备块的从设备之一的从设备选择信号、和选择得到总线占用许可的主设备的主设备选择信号。
附图说明
通过参照附图进行的示例实施例的详细说明，本发明的上述和其它特点和益处将会变得更加清楚，在附图中：
图1是描绘现有先进微控制器总线架构(AMBA)的先进高性能总线(AHB)拓朴的框图；
图2是描绘图1的写数据总线的容性负载模型的框图；
图3是描绘根据本发明实施例的AMBA系统的框图；
图4是描绘图3的解码器的输出的图；
图5是描绘图3的写数据总线的连接的框图；
图6是描绘对应于图5的容性负载模型的框图；
图7是描绘图3的读数据总线的连接的框图；
图8是描绘对应于图7的容性负载模型的框图。
具体实施方式
参照描绘本发明的示例实施例的附图来得以充分理解本发明及其优点、和实施本发明而达到的目的。以下，通过参照附图来阐述本发明的示例实例从而详细说明本发明。附图中相同标记表示相同元件。
图3是描绘根据本发明实施例的先进微控制器总线架构(AMBA)系统的框图。在图3中，根据本发明实施例的AMBA系统包括主设备块310、多路复用器电路块320、从设备块330、判优器340和解码器350。主设备块310包括多个主设备，而从设备块330包括多个从设备。AMBA系统适用于先进高性能系统总线(AHB)、先进系统总线(ASB)、先进外围总线(APB)等的拓朴，它们是由ARM公司研发的AMBA总线规格。
在图3中，从主设备块310输出的地址总线信号HADDR是在把总线占用许可授予主设备之一的总线占用许可信号HMASTER的控制下而选择的，并传送至从设备块330。如传送类型信号HTRANS、传送方向信号HWRITE、传送大小信号HSIZE、突发类型信号HBURST、和保护控制信号HPROT等总线信号以与传送地址总线信号HADDR相同的方式而传送至从设备块。从主设备块310输出的写数据HWDATA在选择得到总线占用许可的主设备的主设备选择信号rHMASTER和从设备选择信号rHSEL的控制下而传送至从设备块330。从从设备块330输出的读数据HRDATA、传送就绪信号HREADY和传送响应信号HRESP在主设备选择信号rHMASTER和从设备选择信号rHSEL的控制下而传送至主设备块310。为了描述方便，写数据HWDATA、地址总线信号HADDR、传送类型信号HTRANS、传送方向信号HWRITE、传送大小信号HSIZE、突发类型信号HBURST、和保护控制信号HPROT被定义为主设备总线信号。读数据HRDATA、传送就绪信号HREADY和传送响应信号HRESP被定义为从设备总线信号。
写数据HWDATA是要存储在由主设备指定的从设备中的数据，而读数据HRDATA是从由主设备指定的从设备中读出的数据。此外，以上总线信号的功能仅根据AMBA总线规格而简述如下。地址总线信号HADDR是代表由主设备指定的从设备的存储位置的地址。传送类型信号HTRANS代表要被传送的数据的类型，而数据的类型分类为非顺序、顺序、空闲和忙。传送方向信号HWRITE当数据被写入从设备时具有第二逻辑状态(逻辑高态)，而当数据从从设备读出时具有第一逻辑状态(逻辑低态)。传送大小信号HSIZE代表正被传送的数据的大小，并且在此例中，数据的大小分类为字节(8位)、半字(16位)和字(32位)。突发类型信号HBURST代表当前被传送的信号是突发信号，并支持4、8和16位的突发信号。保护控制信号HPROT代表如操作代码(OP代码)的取出(fetch)或数据存取等附加信息。传送就绪信号(HREADY)当完成了数据的传送时具有第二逻辑状态(逻辑高态)，而当数据正在被传送时具有第一逻辑状态(逻辑低态)。传送响应信号HRESP代表数据传送状态上的附加信息，而在此例中，数据传送状态分类为OK、错误、重试和分裂。
在包含多个主设备的主设备块310中，得到总线占用许可的主设备有选择地输出主设备总线信号或接收从设备总线信号HRDATA、HREADY、HRESP。主设备得到总线占用许可的操作是通过实行通用总线判优的判优器340来进行的。即，判优器340输出将总线占用许可授予主设备之一的总线占用许可信号HMASTER。此外，判优器340输出选择得到总线占用许可的主设备的主设备选择信号rHMASTER。由于主设备选择信号rHMASTER是使用图4的电路而生成的，故主设备选择信号rHMASTER的生成将参照图4而更详细地说明。
多路复用器电路块320当将主设备总线信号输出至从设备时将主设备总线信号的写数据HWDATA仅输出至所选择的从设备，从所选择的从设备接收从设备总线信号，并将接收到的从设备总线信号仅输出至得到总线占用许可的主设备。多路复用器电路块320是本发明的关键部分，因而以下将更详细地说明。从设备的选择是使用从设备指定信号HSEL来进行的。
含有多个从设备的从设备块330接收主设备总线信号并存储主设备总线信号的写数据HWDATA，或输出包括从所选择的从设备读出的读数据在内的从设备总线信号HRDATA、HREADY、HRESP。
图4是描绘图3的解码器350的输出的图。解码器350包括二输入多路复用器360和D触发器370，并输出从从设备指定信号HSEL选择从设备之一的从设备选择信号rHSEL。如上述，判优器340输出主设备选择信号rHMASTER，其使用图4所示的内部电路从总线占用许可信号HMASTER选择得到总线占用许可的主设备。从设备指定信号HSEL是当主设备得到总线占用许可时由主设备用来指定目标从设备的信号，并通过对地址总线信号HADDR解码而生成。D触发器370的输出信号rHMASTER/rHSEL是响应复位信号RST而复位的，并当代表写数据HWDATA或读数据HRDATA的传送完成的传送就绪信号HREADY在第二逻辑状态(逻辑高态)时，在时钟信号CLK的下次转换时将从设备选择信号rHSEL和主设备选择信号rHMASTER更新为新值。当传送就绪信号HREADY在第一逻辑状态(逻辑低态)时，从设备选择信号rHSEL和主设备选择信号rHMASTER在时钟信号CLK的下次触发时保持在它们先前的值。总线占用许可信号HMASTER和主设备选择信号rHMASTER分别根据主设备的数量具有多位数字值。例如，当主设备块310包括4台主设备时，以上信号具有2位。从设备指定信号HSEL和从设备选择信号rHSEL分别根据从设备的数量具有多位数字值。例如，当从设备块330包括4台从设备时，以上信号具有2位。
另一方面，如图3所示，多路复用器电路块320包括第一多路复用器电路323、具有第二多路复用器电路325和第三多路复用器电路326的第一子块324、和具有第四多路复用器电路328和第五多路复用器电路329的第二子块327。
第一多路复用器电路323将主设备总线信号的写数据HWDATA以外的信号从主设备块310传送至从设备块330。即，第一多路复用器电路323接收除从主设备中被许可的一个主设备输出的主设备总线信号的写数据HWDATA以外的信号，并在把总线占用许可给予主设备之一的总线占用许可信号HMASTER的控制下而将接收到的信号输出至从设备块330。
第一子块324将主设备总线信号的写数据HWDATA从主设备块310通过第二多路复用器电路325和第三多路复用器电路326传送至从设备块330。即，第二多路复用器电路325在选择得到总线占用许可的主设备的主设备选择信号rHMASTER的控制下接收和输出从主设备中所选择的主设备输出的写数据HWDATA。由此，第三多路复用器电路326在选择从设备之一的从设备选择信号rHSEL的控制下将第二多路复用器电路325的输出信号仅输出至所选择的从设备。
第二子块327将从设备总线信号HRDATA、HREADY、HRESP从从设备块330通过第四多路复用器电路328和第五多路复用器电路329传送至主设备块310。即，第四多路复用器电路328在选择从设备之一的从设备选择信号rHSEL的控制下接收和输出来自所选择的从设备的从设备总线信号HRDATA、HREADY、HRESP。相应地，第五多路复用器电路329在选择得到总线占用许可的主设备的主设备选择信号rHMASTER的控制下将第四多路复用器电路328的输出信号仅输出至主设备中所选择的主设备。
下面更详细地说明根据本发明的实施例的多路复用器电路块320的操作。在本发明的实施例中，通过使用总线占用许可信号HMASTER、主设备选择信号rHMASTER和从设备选择信号rHSEL将信号传送所需的负载和与被许可的主设备和所选择的从设备之间的信号传送无关的其它路径的负载相分离，从而信号转换仅发生于信号传送所需的负载中。在此方式中，抑制了不必要的信号转换，因而减少了功率消耗。
图5是描绘图3的写数据总线的连接的框图。图6是描绘对应于图5的容性负载模型的框图。
在图5和图6中，存在于写数据HWDATA总线上、通过第二多路复用器电路325和第三多路复用器电路326传送写数据HWDATA的负载被隔离。第二多路复用器电路325在主设备选择信号rHMASTER的控制下接收和输出从主设备311～314中被许可的主设备输出的写数据HWDATA。例如，当主设备选择信号rHMASTER分别是数字信号“00”、“01”、“10”和“11”时，分别选择第一主设备311至第四主设备314的输出信号。第三多路复用器电路326在从设备选择信号rHSEL的控制下将第二多路复用器电路325的输出信号仅输出至所选择的从设备。此时，当从设备选择信号rHSEL分别是数字信号“00”、“01”、“10”和“11”时，第二多路复用器电路325的输出信号通过二输入多路复用器411～414之一而输出至第一从设备331至第四从设备334之一。例如，当第一主设备311将写数据HWDATA发送至第一从设备331时，从设备选择信号rHSEL是“00”，因而第二多路复用器电路325的输出信号通过二输入多路复用器411而输出至第一从设备331。这里，当从设备选择信号rHSEL是“00”时，其它二输入多路复用器412～414未被激活，因而不是信号转换的参与方，故保持先前的值。
在以上例中，如图6所示，当第一主设备311将写数据HWDATA发送至第一从设备331时，1个总线信号上的容性负载的总量包括4个二输入多路复用器411～414的输入电容CG1+CG2+CG3+CG4，单个反馈电容CG1′，连接线的单个电容CW1和第一从设备331的单个输入电容CL1。因此，功率消耗与[(CG1+CG2+CG3+CG4)+CG1′+CW1+CL1]成比例。结果，本实施例的功率消耗仍低于图2的现有情形的功率消耗，其是与[(CG1+CG2+CG3+CG4)+(CW1+CW2+CW3+CW4)+(CL1+CL2+CL3+CL4)]成比例。假设在给定的总线架构中有n台从设备，则现有AHB写数据HWDATA总线上的1个总线信号的容性负载的总量是[(CG1+CG2+CG3+...+CGn)+(CW1+CW2+CW3+...+CWn)+(CL1+CL2+CL3+...+CLn)]，而本发明的这一实施例中的容性负载的总量是[(CG1+CG2+CG3+...+CGn)+CG1′+CW1+CL1]，小于现有AHB总线的情形。结果，可见通过使用根据本发明的这一实施例的方法，本发明中减少功率消耗的益处随着从设备的数量增加而扩大。
图7是描绘图3的读数据HRDATA总线的连接的框图。图8是描绘对应于图7的容性负载模型的框图。读数据HRDATA总线的连接如图7所示，然而，如HREADY和HRESP的其它从设备总线信号的传送所涉及的连接也与图7所示的读数据HRDATA总线相同。
在图7和图8中，存在于读数据HRDATA总线上、通过第四多路复用器电路328和第五多路复用器电路329传送读数据HRDATA的负载被隔离。第四多路复用器电路328在从设备选择信号rHSEL的控制下接收和输出从从设备331～334中所选择的从设备输出的读数据HRDATA。例如，当从设备选择信号rHSEL分别是数字信号“00”、“01”、“10”和“11”时，分别选择第一从设备331至第四从设备334的输出信号。第五多路复用器电路329在主设备选择信号rHMASTER的控制下将第四多路复用器电路328的输出信号仅输出至所选择的主设备。此时，当主设备选择信号rHMASTER分别是数字信号“00”、“01”、“10”和“11”时，第五多路复用器电路329的输出信号通过二输入多路复用器511～514之一而输出至第一主设备311至第四主设备314之一。例如，当第一主设备311从第一从设备331读出读数据HRDATA时，主设备选择信号rHMASTER是“00”，因而第五多路复用器电路329的输出信号通过二输入多路复用器511而输出至第一主设备311。这里，当主设备选择信号rHMASTER是“00”时，其它二输入多路复用器512～514未被激活，因而不是信号转换的参与方，故保持先前的值。
参照图6和图7中上述的结果负载的描述，图8中所给单个总线信号的容性负载的总量小于图2所示现有AHB读数据HRDATA总线上的容性负载的总量。因此，若根据本发明的这一实施例的设备和方法适用于从设备总线信号HRDATA、HREADY、HRESP，则有可能减小功率消耗，而减少功率消耗的益处随着主设备的数量增加而更加显著。
如上述，在根据本发明的实施例的先进微控制器总线架构(AMBA)系统中，通过将其它负载与要求信号转换的总线信号传送路径上的负载相隔离，从而只容许信号转换发生于总线信号的传送所需的负载。这带来了利用如AHB的总线架构的系统的功率消耗的减小。
尽管本发明是参照示例实施例而特别表示和说明的，但本领域技术人员应当明白：在不脱离所附权利要求定义的本发明的精神和范围的情况下，可以做出形式上和细节上的各种变更。
本申请要求2003年12月17日提交于韩国知识产权局的韩国专利申请第03-92563号的优先权，其内容通过援引而全部包含于此。

Claims (25)

1.一种先进微控制器总线架构(AMBA)系统，包括：
主设备块，其包括多个主设备，其中得到总线占用许可的主设备有选择地输出主设备总线信号或接收从设备总线信号；
多路复用器电路块，其当将所述主设备总线信号输出至从设备时将所述主设备总线信号的写数据仅输出至所选择的从设备，从所选择的从设备接收所述从设备总线信号，并将接收到的从设备总线信号仅输出至得到所述总线占用许可的主设备；和
从设备块，其包括多个从设备，接收所述主设备总线信号，将所述写数据存储于所选择的从设备或输出包含从所选择的从设备读出的读数据的所述从设备总线信号。
2.根据权利要求1所述的AMBA系统，还包括判优器，其响应从各个主设备接收的总线占用请求信号而输出把所述总线占用许可授予主设备之一的总线占用许可信号、和选择得到所述总线占用许可的主设备的主设备选择信号。
3.根据权利要求2所述的AMBA系统，其中，根据代表所述写数据或所述读数据传送完成的传送就绪信号的第一逻辑状态或第二逻辑状态，所述主设备选择信号有选择地保持在先前的值或更新为新值。
4.根据权利要求1所述的AMBA系统，还包括解码器，其输出选择从设备之一的从设备选择信号。
5.根据权利要求4所述的AMBA系统，其中，根据代表所述写数据或所述读数据传送完成的传送就绪信号的第一逻辑状态或第二逻辑状态，所述从设备选择信号有选择地保持在先前的值或更新为新值。
6.根据权利要求1所述的AMBA系统，其中所述多路复用器电路块包括多路复用器电路，其接收和输出除下述主设备总线信号的所述写数据以外的信号，该主设备总线信号在总线占用许可信号控制下从所述主设备中得到所述总线占用许可的主设备输出，该总线占用许可信号将总线占用许可授予所述主设备中的该主设备。
7.根据权利要求1所述的AMBA系统，其中所述主设备总线信号在所述写数据以外还包括地址总线信号、传送类型信号、传送方向信号、传送大小信号、突发类型信号和保护控制信号。
8.根据权利要求1所述的AMBA系统，其中所述多路复用器电路块还包括：
第一多路复用器电路，其在选择得到所述总线占用许可的主设备的主设备选择信号的控制下，接收和输出从主设备中所选择的主设备输出的所述写数据；和
第二多路复用器电路，其在选择从设备之一的从设备选择信号的控制下将所述第一多路复用器电路的输出信号仅输出至所选择的从设备。
9.根据权利要求7所述的AMBA系统，其中所述多路复用器电路块包括：
第三多路复用器电路，其在选择从设备之一的从设备选择信号的控制下，接收和输出来自所选择的从设备的从设备总线信号；和
第四多路复用器电路，其在选择得到所述总线占用许可的主设备的主设备选择信号的控制下，将所述第三多路复用器电路的输出信号仅输出至所述主设备中所许可的主设备。
10.根据权利要求1所述的AMBA系统，其中所述从设备总线信号在所述读数据以外还包括传送就绪信号和传送响应信号。
11.根据权利要求1所述的AMBA系统，其中所述AMBA系统可适用于先进高性能系统总线(AHB)、先进系统总线(ASB)、和先进外围总线(APB)的拓朴。
12.根据权利要求1所述的AMBA系统，其中在得到总线占用许可的所述主设备和所选择的从设备之间的所述写数据的传送仅由所选择的从设备的输入终端来承载，而不由其它未选择的从设备的所述输入终端来承载。
13.根据权利要求1所述的AMBA系统，其中在所选择的从设备和得到总线占用许可的主设备之间的所述读数据的传送仅由有总线占用许可的所述主设备的输入终端来承载，而不由其它没有总线占用许可的主设备的所述输入终端来承载。
14.一种驱动先进微控制器总线架构(AMBA)系统的方法，该方法包括：
输出来自主设备块中得到总线占用许可的主设备的主设备总线信号；
将所述主设备总线信号的写数据仅输出至从设备块中所选择的从设备；和
接收所述主设备总线信号并将所述主设备总线信号的所述写数据存储于从设备块中所选择的从设备。
15.根据权利要求14所述的方法，还包括：
输出从所述从设备块中所选择的从设备读出的从设备总线信号；
将所述从设备总线信号仅输出至得到所述总线占用许可的所述主设备；和
在得到所述总线占用许可的所述主设备块中的所述主设备处接收所述从设备总线信号。
16.根据权利要求15所述的方法，还包括：
响应从所述主设备块的各个主设备接收的总线占用请求信号而输出将总线占用许可给予主设备之一的总线占用许可信号。
17.根据权利要求15所述的方法，还包括：
输出选择所述从设备块的从设备之一的从设备选择信号和选择得到所述总线占用许可的主设备的主设备选择信号。
18.根据权利要求17所述的方法，其中，根据代表所述写数据或所述读数据传送完成的传送就绪信号的第一逻辑状态或第二逻辑状态，所述主设备选择信号和所述从设备选择信号有选择地保持在先前的值或更新为新值。
19.根据权利要求15所述的方法，还包括：
接收和输出除下述主设备总线信号的所述写数据以外的信号，该主设备总线信号在总线占用许可信号控制下从所述主设备中得到所述总线占用许可的主设备输出，该总线占用许可信号将总线占用许可给予所述主设备之一。
20.根据权利要求14所述的方法，其中所述主设备总线信号在所述写数据以外还包括地址总线信号、传送类型信号、传送方向信号、传送大小信号、突发类型信号和保护控制信号。
21.根据权利要求14所述的方法，其中输出主设备总线信号包括：
在选择得到所述总线占用许可的主设备的主设备选择信号的控制下，接收和输出从所述主设备的所选择的主设备输出的所述写数据；和
在选择从设备之一的从设备选择信号的控制下将所述写数据仅输出至所选择的从设备。
22.根据权利要求15所述的方法，其中输出从设备总线信号包括：
在选择从设备之一的从设备选择信号的控制下，接收和输出来自所选择的从设备的所述从设备总线信号；和
在选择得到所述总线占用许可的主设备的主设备选择信号的控制下，将所述从设备总线信号仅输出至所述主设备中所选择的主设备。
23.根据权利要求15所述的方法，其中所述从设备总线信号在所述读数据以外还包括传送就绪信号和传送响应信号。
24.根据权利要求14所述的方法，其中在得到总线占用许可的所述主设备和所选择的从设备之间的所述写数据的传送仅由所选择的从设备的输入终端来承载，而不由其它未选择的从设备的所述输入终端来承载。
25.根据权利要求14所述的方法，其中在所选择的从设备和得到总线占用许可的主设备之间的所述读数据的传送仅由有总线占用许可的所述主设备的输入终端来承载，而不由其它没有总线占用许可的主设备的所述输入终端来承载。
CNB2004100819404A 2003-12-17 2004-12-16 功耗减少的先进微控制器总线架构系统及其驱动方法 Expired - Fee Related CN100557589C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020030092563A KR100618817B1 (ko) 2003-12-17 2003-12-17 소비 전력을 절감시키는 ａｍｂａ 버스 구조 시스템 및 그방법
KR92563/03 2003-12-17
KR92563/2003 2003-12-17

Publications (2)

Publication Number Publication Date
CN1629829A true CN1629829A (zh) 2005-06-22
CN100557589C CN100557589C (zh) 2009-11-04

Family

ID=34675771

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100819404A Expired - Fee Related CN100557589C (zh) 2003-12-17 2004-12-16 功耗减少的先进微控制器总线架构系统及其驱动方法

Country Status (4)

Country Link
US (1) US7234011B2 (zh)
KR (1) KR100618817B1 (zh)
CN (1) CN100557589C (zh)
DE (1) DE102004062442A1 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100461145C (zh) * 2006-05-08 2009-02-11 中兴通讯股份有限公司 一种异步ahb互连矩阵接口装置
CN101833441A (zh) * 2010-04-28 2010-09-15 中国科学院自动化研究所 并行向量处理引擎结构
CN101118523B (zh) * 2006-08-01 2011-10-19 飞思卡尔半导体公司 存储器访问控制装置及其方法、存储器访问控制器及其方法
CN101453313B (zh) * 2007-12-06 2013-03-20 鸿富锦精密工业（深圳）有限公司 主从设备通信电路
WO2013059987A1 (zh) * 2011-10-25 2013-05-02 深圳市海思半导体有限公司 降低动态功耗的方法和电子设备
CN103198043A (zh) * 2013-01-24 2013-07-10 杭州中科微电子有限公司 一种改进的AHB to APB总线桥及其控制方法

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7356745B2 (en) * 2004-02-06 2008-04-08 Texas Instruments Incorporated IC with parallel scan paths and compare circuitry
KR101089324B1 (ko) * 2004-02-20 2011-12-02 삼성전자주식회사 복수의 마스터들을 포함하는 서브 시스템을 개방형 코어프로토콜을 기반으로 하는 버스에 연결하기 위한 버스시스템
CN100365602C (zh) * 2004-12-31 2008-01-30 北京中星微电子有限公司 实现多个主动装置对单一总线上从动装置进行存取的设备
TWI376605B (en) * 2006-09-04 2012-11-11 Novatek Microelectronics Corp Method and apparatus for enhancing data rate of advanced micro-controller bus architecture
US7761632B2 (en) * 2007-04-27 2010-07-20 Atmel Corporation Serialization of data for communication with slave in multi-chip bus implementation
US7743186B2 (en) * 2007-04-27 2010-06-22 Atmel Corporation Serialization of data for communication with different-protocol slave in multi-chip bus implementation
US7769933B2 (en) * 2007-04-27 2010-08-03 Atmel Corporation Serialization of data for communication with master in multi-chip bus implementation
US7814250B2 (en) * 2007-04-27 2010-10-12 Atmel Corporation Serialization of data for multi-chip bus implementation
US8006021B1 (en) * 2008-03-27 2011-08-23 Xilinx, Inc. Processor local bus bridge for an embedded processor block core in an integrated circuit
US20090307401A1 (en) * 2008-05-30 2009-12-10 St Wireless Sa Circuit and method for bridging multiple source ahb slaves to a target ahb slave
US9021170B2 (en) * 2011-06-29 2015-04-28 Texas Instruments Incorporated System and method for improving ECC enabled memory timing
CN102722457B (zh) * 2012-05-30 2014-12-31 中国科学院微电子研究所 总线接口转换方法及总线桥接装置
US9465766B1 (en) * 2013-10-29 2016-10-11 Xilinx, Inc. Isolation interface for master-slave communication protocols
KR20180062807A (ko) 2016-12-01 2018-06-11 삼성전자주식회사 시스템 인터커넥트 및 이를 포함하는 시스템 온 칩
CN107085560B (zh) * 2017-04-28 2019-12-03 西安微电子技术研究所 一种emif接口与ahb/apb时序桥接电路及其控制方法
JP7401050B2 (ja) * 2018-09-18 2023-12-19 キヤノン株式会社 バス制御回路
CN113918497B (zh) * 2021-12-10 2022-03-08 苏州浪潮智能科技有限公司 一种优化ahb总线数据传输性能的系统、方法及服务器

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0215356A (ja) 1988-07-04 1990-01-19 Hitachi Ltd 信号バス分離構造
US5754865A (en) 1995-12-18 1998-05-19 International Business Machines Corporation Logical address bus architecture for multiple processor systems
JPH11212687A (ja) * 1998-01-26 1999-08-06 Fujitsu Ltd バス制御装置
US6442642B1 (en) 1999-09-30 2002-08-27 Conexant Systems, Inc. System and method for providing an improved synchronous operation of an advanced peripheral bus with backward compatibility
US6662260B1 (en) * 2000-03-28 2003-12-09 Analog Devices, Inc. Electronic circuits with dynamic bus partitioning
US6859852B2 (en) 2000-09-08 2005-02-22 Texas Instruments Incorporated Immediate grant bus arbiter for bus system
DE10121745A1 (de) * 2001-05-04 2002-11-14 Systemonic Ag Verfahren und Anordnung zu einem Stack mit einem, in Datengruppen mit mehreren Elementen aufgeteilten Speicher
US6653859B2 (en) 2001-06-11 2003-11-25 Lsi Logic Corporation Heterogeneous integrated circuit with reconfigurable logic cores
US6667636B2 (en) 2001-06-11 2003-12-23 Lsi Logic Corporation DSP integrated with programmable logic based accelerators
EP1286259A1 (de) 2001-08-21 2003-02-26 Alcatel Modulares Rechnersystem
KR20030056567A (ko) 2001-12-28 2003-07-04 한국전자통신연구원 다중 프로세서와 주변 블록을 갖는 시스템 칩을 위한 버스구조
GB2402760B (en) * 2003-06-12 2006-01-11 Advanced Risc Mach Ltd Improvements in flexibility of use of a data processing apparatus

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100461145C (zh) * 2006-05-08 2009-02-11 中兴通讯股份有限公司 一种异步ahb互连矩阵接口装置
CN101118523B (zh) * 2006-08-01 2011-10-19 飞思卡尔半导体公司 存储器访问控制装置及其方法、存储器访问控制器及其方法
CN101453313B (zh) * 2007-12-06 2013-03-20 鸿富锦精密工业（深圳）有限公司 主从设备通信电路
CN101833441A (zh) * 2010-04-28 2010-09-15 中国科学院自动化研究所 并行向量处理引擎结构
WO2013059987A1 (zh) * 2011-10-25 2013-05-02 深圳市海思半导体有限公司 降低动态功耗的方法和电子设备
CN103198043A (zh) * 2013-01-24 2013-07-10 杭州中科微电子有限公司 一种改进的AHB to APB总线桥及其控制方法
CN103198043B (zh) * 2013-01-24 2016-05-11 杭州中科微电子有限公司 一种改进的AHB to APB总线桥及其控制方法

Also Published As

Publication number Publication date
US7234011B2 (en) 2007-06-19
CN100557589C (zh) 2009-11-04
KR100618817B1 (ko) 2006-08-31
DE102004062442A1 (de) 2005-07-28
US20050138253A1 (en) 2005-06-23
KR20050060838A (ko) 2005-06-22

Similar Documents

Publication Publication Date Title
CN1629829A (zh) 功耗减少的先进微控制器总线架构系统及其驱动方法
CN102227709B (zh) 多处理器架构与方法
US7424566B2 (en) Method, system, and apparatus for dynamic buffer space allocation
US7028109B2 (en) Data transfer control device including buffer controller with plurality of pipe regions allocated to plurality of endpoints
US20120192202A1 (en) Context Switching On A Network On Chip
CN105260331B (zh) 一种双总线内存控制器
US7818546B2 (en) Pipeline processing communicating adjacent stages and controls to prevent the address information from being overwritten
CN100501716C (zh) 利用pci桥中的缓冲区支持多功能pci设备的方法与装置
US6826640B1 (en) Bus bandwidth control system
CN101208678A (zh) 用于rs-232转i2c转换集成电路与主机间通信的软件层
CN111061663B (zh) 一种数据传输方法、装置及相关组件
WO2010123143A1 (ja) 送信装置、送信方法及び送信装置の制御プログラム
EP1222551B1 (en) Asynchronous centralized multi-channel dma controller
US20050254085A1 (en) Image forming system
US7469304B2 (en) Data transfer control device, electronic equipment, and method for a data transfer through a bus, the data transfer control device including a register and a packet buffer that are commonly used during a host operation and a peripheral operation
US6822976B1 (en) Method and apparatus for high throughput multiplexing of data
US7020733B2 (en) Data bus system and method for performing cross-access between buses
CN1207644C (zh) 电子设备和使用该电子设备的外部装置
CN101075959A (zh) 用于设计片上网络的一种带宽动态分配方法
CN100587680C (zh) 管理分离总线上总线代理之间的数据流的方法和系统
JP4425766B2 (ja) 画像形成システム
KR102326892B1 (ko) 적응형 트랜잭션 처리 방법 및 이를 위한 장치
US20080172510A1 (en) Parallel bus architecture and related method for interconnecting sub-systems utilizing a parallel bus
JP5218377B2 (ja) 画像形成システム
CN116303169A (zh) Dma控制装置和方法及芯片

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20091104

Termination date: 20141216

EXPY Termination of patent right or utility model