CN102722457B - 总线接口转换方法及总线桥接装置 - Google Patents
总线接口转换方法及总线桥接装置 Download PDFInfo
- Publication number
- CN102722457B CN102722457B CN201210175090.9A CN201210175090A CN102722457B CN 102722457 B CN102722457 B CN 102722457B CN 201210175090 A CN201210175090 A CN 201210175090A CN 102722457 B CN102722457 B CN 102722457B
- Authority
- CN
- China
- Prior art keywords
- state
- bus
- external memory
- signal
- memory interface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 31
- 238000006243 chemical reaction Methods 0.000 title claims abstract description 21
- 238000012423 maintenance Methods 0.000 claims abstract description 62
- 238000004891 communication Methods 0.000 claims abstract description 43
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 19
- 230000009471 action Effects 0.000 claims description 15
- 230000005055 memory storage Effects 0.000 claims description 3
- LHMQDVIHBXWNII-UHFFFAOYSA-N 3-amino-4-methoxy-n-phenylbenzamide Chemical compound C1=C(N)C(OC)=CC=C1C(=O)NC1=CC=CC=C1 LHMQDVIHBXWNII-UHFFFAOYSA-N 0.000 abstract description 27
- 238000012795 verification Methods 0.000 abstract 2
- 230000006870 function Effects 0.000 description 10
- 238000005516 engineering process Methods 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Landscapes
- Bus Control (AREA)
Abstract
本申请公开了一种总线接口转换方法及总线桥接装置,具体的,依据接收到的总线操作请求产生符合外部存储器接口时序状态的操作信号,并执行相应的操作,以建立一种基于总线的片上系统与基于外部存储器接口的无线通讯模块之间的通讯,所述外部存储器接口时序状态包括:空闲状态、建立状态、选通状态、维持状态和扩展维持状态。这样,在将完成FPGA验证的无线通讯模块移植到基于AMBA总线的片上系统上时,能够将总线读写操作请求转换为外部存储器接口的读写操作时序,避免了重新设计无线通讯模块的AMBA总线接口,缩短了无线通讯模块集成到基于AMBA总线的片上系统后的验证周期,降低了基于AMBA总线的片上系统的成本。
Description
技术领域
本申请涉及片上系统技术领域,特别是涉及总线接口转换方法及总线桥接装置。
背景技术
随着半导体工艺的发展,片上系统成为当今主流技术,片上系统上一般集成有一个或多个基于片上系统总线的功能模块,目前,主流的片上系统总线标准有Core Connect总线、AMBA(Advanced Microcontroller BusArchitecture,先进微处理器总线架构)总线、OCP(Open Core ProtocolSpecification,开放式芯核协议)和Wishbone总线,其中,AMBA片上总线由于IP核资源丰富、操作协议简单而广泛应用于高性能嵌入式系统中。
通常,在无线通讯片上系统中,除了集成CPU和无线通讯功能模块,还集成DSP(Digital Signal Processor,数字信号处理器)芯片,以完成物理层控制。Texas Instruments公司推出的DSP芯片具有高性能、低功耗的特点。在无线通讯功能模块的FPGA(Field Programmable Gate Array,现场可编程门阵列)验证阶段被广泛采用。Texas Instruments DSP芯片上设置有EMIF(ExternalMemory Interface,外部存储器接口),EMIF能够实现DSP芯片与不同类型存储器之间的连接,在无线通讯功能模块的设计中使用EMIF可以为DSP芯片提供一个到FPGA内部RAM(Read Access Memory,随机存取存储器)的无缝连接,从而实现DSP芯片与无线通讯功能模块的通讯。因此,很多无线通讯功能模块在FPGA验证阶段广泛采用EMIF与DSP芯片进行通讯,在将完成FPGA验证的无线通讯模块移植到基于AMBA总线的片上系统上时,将面临基于AMBA总线的片上系统与基于EMIF的无线通讯功能模块之间的接口不匹配,需要重新设计无线通讯功能模块的总线接口,但是,这样会大大降低无线通讯功能模块的设计复用率,而且还会增加无线通讯功能模块移植到基于AMBA总线的片上系统后的验证工作量。
发明内容
为解决上述技术问题,本申请实施例提供一种总线接口转换方法及总线桥接装置,以实现基于AMBA总线的片上系统与基于外部存储器接口的无线通讯模块之间的通讯,技术方案如下:
本申请提供一种总线接口转换方法,包括:
依据接收到的总线操作请求产生符合外部存储器接口时序状态的操作信号,并执行相应的操作,以建立一种基于总线的片上系统与基于外部存储器接口的无线通讯模块之间的通讯,所述外部存储器接口时序状态包括:空闲状态、建立状态、选通状态、维持状态和扩展维持状态。
本申请还提供一种总线桥接装置,包括:控制信号产生单元、有限状态机单元和数据地址信号产生单元,其中,
所述有限状态机单元,用于根据接收到的总线操作请求确定所述外部存储器接口的时序状态,所述时序状态包括:空闲状态、建立状态、选通状态、维持状态和扩展维持状态;
所述控制信号产生单元,用于依据所述有限状态机单元确定的所述时序状态,以使所述当前总线操作请求转换为相对应的外部存储器接口的控制信号,以利用总线操作请求访问基于外部存储器接口的无线通迅模块;
所述数据地址信号产生单元,用于依据所述有限状态机单元确定的所述时序状态产生与该时序状态相对应的数据地址信号,以得到基于总线的片上系统访问基于外部存储器接口的无线通迅模块时,所需要的数据地址信号。
由以上本申请实施例提供的技术方案可见,所述总线接口转换方法,在将完成FPGA验证的无线通讯模块移植到基于AMBA总线的片上系统上时,能够将总线读写操作请求转换为外部存储器接口的读写操作时序,避免了重新设计无线通讯模块的AMBA总线接口,缩短了无线通讯模块集成到基于AMBA总线的片上系统后的验证周期,降低了基于AMBA总线的片上系统的成本。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请中记载的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本申请实施例一种总线接口转换方法的流程示意图;
图2为本申请实施例一种总线接口对外部存储器接口的读操作的时序图;
图3为图2所示的总线读操作请求的外部存储器操作信号的状态转换图;
图4为本申请实施例一次总线读操作请求转换方法流程示意图;
图5为本申请实施例一种总线桥接装置的结构示意图。
具体实施方式
本申请实施例提供的总线接口转换方法,用于基于外部存储器接口的无线通讯模块与基于AMBA总线的片上系统之间的通信,AMBA总线包括系统总线AHB(Advance High-performance Bus,先进高性能总线)和外围总线APB(Advance Peripheral Bus,先进外设总线)。所述总线接口转换方法用于将所述片上系统对所述无线通讯模块进行操作的总线操作请求转换为所述无线通讯模块能够识别的基于外部存储器接口的时序状态,具体的,该方法包括:依据接收到的总线操作请求产生符合外部存储器接口时序状态的操作信号,并执行相应的操作,其中,所述外部存储器接口时序状态包括:空闲状态、建立状态、选通状态、维持状态和扩展维持状态。
为了使本技术领域的人员更好地理解本申请中的技术方案,下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都应当属于本申请保护的范围。
请参见图1示出了一种总线接口转换方法的流程示意图,该方法包括以下步骤:
S101,接收到当前总线操作请求后,转入建立状态,并在第一预设周期内保持建立状态;该建立状态为外部存储器接口的操作信号中与所述当前总线操作请求相对应的数据地址信号及对应的控制信号有效,读操作信号和写操作信号无效。
具体的,如果所述接收到的当前总线操作请求为首次访问请求,则所述操作信号由空闲状态转入建立状态,所述空闲状态为外部存储器接口的所有操作信号均无效。
如果所述当前操作请求为首次访问请求,则在第一预设数目的周期内保持建立状态,该第一预设数目与总线的频率及外部存储器接口的频率有关,所述周期为外部存储器接口的时钟信号周期;
如果所述当前操作请求不是第一个访问请求,则所述操作信号在一个周期内保持为建立状态后进入选通状态。
S102,所述外部存储器接口的操作信号由所述建立状态转入选通状态,并在第二预设周期内保持此状态,所述选通状态为所述操作信号中与所述当前总线操作请求相应的数据地址信号、对应的控制信号、读操作信号或写操作信号有效,并执行所述当前总线操作请求对应的访问操作。在第二预设周期内的最后一个周期,对读入的数据进行采样,并使输出给总线的数据有效。
具体的,所述操作信号由建立状态转入选通状态,并在选通状态保持第二预设周期,该第二预设周期由总线的频率和外部存储器接口的频率决定。
S103,当前访问操作结束后,所述操作信号由所述选通状态转入维持状态,所述维持状态为所述数据地址信号及所述控制信号保持有效,读操作信号或写操作信号无效。
S104,转入维持状态后未接收到与所述当前总线操作请求的访问空间相同,且操作类型相同的总线操作请求时,使所述外部存储器接口的操作信号由所述维持状态转入扩展维持状态,该扩展维持状态为所述数据地址信号及所述控制信号无效;
S105,转入所述扩展维持状态后,未接收到与所述当前总线操作请求的访问空间相同,且操作类型相同的总线操作请求时,则使所述外部存储器接口的操作信号在所述扩展维持状态维持第三预设周期后转入空闲状态,该空闲状态为所述外部存储器接口的操作信号均无效。
具体的所述第三预设周期与所述总线的频率及外部存储器接口的频率有关。
利用本实施例提供的所述总线接口转换方法,在将完成FPGA验证的无线通讯模块移植到基于AMBA总线的片上系统上时,能够将总线读写操作请求转换为外部存储器接口的读写操作时序,避免了重新设计无线通讯模块的AMBA总线接口,缩短了无线通讯模块集成到基于AMBA总线的片上系统后的验证周期,降低了基于AMBA总线的片上系统的成本。
下面以一个具体的实例对上述的总线接口转换方法进行详细说明:
请参见图2-图4,图2示出了总线接口对外部存储器接口的读操作的时序图,图3示出了一次总线读操作请求的外部存储器操作信号的状态转换图;图4为一次总线读操作请求转换方法流程示意图。
所述转换方法包括以下步骤:
S201,接收到总线读操作请求后,由空闲状态转入建立状态。
本实施例中,如图3所示,当接收到总线操作信号后外部存储器接口操作信号由空闲状态转入建立状态1。
如图2所示,所述建立状态1期间,芯片使能信号CEn、字节有效信号BEn、地址信号A、数据信号D及数据输出信号AOEn均有效,读操作信号AREn和写操作信号AWEn均无效。
S202,判断所述总线读操作请求是否为第一次访问请求,若是,则进入S203;否则,进入步骤S204。
具体实施时,对所述总线操作请求进行记录,如果是第一次访问请求,则在该总线操作请求之前没有总线操作请求,若在所述总线操作请求之前就有总线操作请求的记录,则该总线操作请求不是第一次访问请求。
S203,由建立状态1转入建立状态2。
所述总线读操作请求为第一次访问时,由建立状态1转入建立状态2,即本实施例中的建立状态保持两个周期,也即本实施例中的第一预设周期为2个周期。
S204,进入选通状态并保持5个周期,传输相应的数据,数据传输完成后,使相应的响应信号有效,并进入S205。
具体的,如图2所示,所述选通状态期间,所述建立状态期间的有效信号仍保持有效,且使所述读操作信号AREn有效,并传输相应的数据,完成所述总线对外部存储器接口的读操作。
所述相应的响应信号包括:传输完成信号HREADYOUT、从设备响应信号HRESP、读数据信号HRDATA,其中,所述传输完成信号HREADYOUT有效表明当前数据传输完成,所述从设备响应信号HRESP包括OKAY、ERROR、RETRY、SPLIT四种响应类型,读数据信号HRDATA为当前总线操作从外部存储器读出的有效数据。
本实施例中,所述选通状态保持5个周期,即图3中的选通状态1、选通状态2、选通状态3、选通状态4、选通状态5五个状态。
S205,转入维持状态。
此状态为部分控制信号保持状态,如图3所示,所述维持状态期间,所述读操作信号AREn信号无效,芯片使能信号CEn、字节有效信号BEn、地址信号A、数据信号D及数据输出信号AOEn均有效。
S206,判断是否接收到与上述总线操作请求的访问空间相同且操作类型一致的总线操作请求,如果是,则返回S201;否则,进入S207,转入扩展维持状态。
所谓访问空间相同并非同一存储空间,是指存储空间与上述总线操作请求的访问空间相差不远,比如,上一次访问的存储空间是100,若当前访问的存储空间为104则认为两次总线操作请求的访问空间相同;所谓操作类型一致是指上一总线操作与当前总线操作均为读操作或写操作。
S207,外部存储器接口的操作信号转入扩展维持状态。
需要说明的是,所述扩展维持状态只有在当前总线操作请求与前一个总线操作请求的地址空间不一致或者操作类型不一致时存在。如图2所示,所述扩展维持状态期间,所有的外部存储器接口操作信号均无效。
S208,判断是否接收到与上述总线操作请求的访问空间相同的总线操作请求,如果是,则返回步骤S201,即直接转入建立状态1;否则,进入S209。
本实施例的所述扩展维持状态保持两个周期,即扩展维持状态1和扩展维持状态2,如图3所示,无论在扩展维持状态1还是在扩展维持状态2,接收到与上述总线操作请求的访问空间相同且操作类型一致的总线操作请求后,都直接转入建立状态1。
S209,停留在扩展维持状态两个周期后,转入空闲状态。
本实施例提供的总线读操作请求转换方法,在将完成FPGA验证的无线通讯模块移植到基于AMBA总线的片上系统上时,能够将总线操作请求转换为外部存储器接口的操作信号,避免了重新设计无线通讯模块的AMBA总线接口,缩短了无线通讯模块集成到基于AMBA总线的片上系统之后的验证周期,降低了基于AMBA总线的片上系统开发成本。
需要说明的是,本申请实施例提供的外部存储器接口的时序状态只考虑建立状态、选通状态、维持状态和扩展维持状态此四个状态的需要的最少周期数,当总线时钟信号和外部存储器接口的时钟信号之间频率关系发生变化时,上述的四个状态的需要的最少周期数也会相应发生变化,可以根据具体的应用情况确定上述的四个状态的需要的最少周期数。
图2-图4对应的方法实施例仅仅是一次总线读操作请求的具体实施例,对于系统总线写操作请求,总线接口转换方法与图4所示的总线读操作基本相同,不同之处在于,总线写操作过程中,需要在建立状态使外部存储器接口中输出数据有效,并一直维持到访问结束,对于总线写操作请求转换过程,本申请实施例不再赘述。
相应于上述的方法实施例,本申请还提供一种总线桥接装置。
请参见图5,示出了一种总线桥接装置的结构示意图,该总线桥接装置主要包括:控制信号产生单元501、有限状态机单元502和数据地址信号产生单元503。
所述控制信号产生单元501,用于依据所述有限状态机单元502确定的所述时序状态,使与所述当前总线操作请求相对应的外部存储器接口的控制信号进行相应的转换,具体的,所述转换可以为:保持有效、保持无效、从无效状态转变为有效状态,或者,从有效状态转换为无效状态。
所述数据地址信号产生单元503,用于依据所述有限状态机单元502确定的所述时序状态产生与该时序状态相对应的数据地址信号。
所述有限状态机单元502,用于根据接收到总线接口400发送的总线操作请求确定所述外部存储器接口的时序状态,所述时序状态包括:空闲状态、建立状态、选通状态、维持状态和扩展维持状态。
具体的,所述总线接口400发送的总线操作请求包括:控制信号和数据地址信号,其中,所述控制信号包括:时钟信号HCLK、总线复位信号HRESETn、选通信号HSEL、传输类型HTRANS、写操作有效HWRITE、当前传输已完成信号HREADY、传输数据宽度HSIZE;所述数据地址信号包括:地址信号HADDR、写数据信号HWDATA。
当所述有限状态机单元502接收到当前总线操作请求后,转入建立状态并保持第一预设周期,此时,所述控制信号产生单元501产生相应的控制信号,具体的包括:芯片使能信号CEn、字节有效信号BEn,并使读操作信号AREn和写操作信号AWEn均无效。
当所述写操作信号有效时,所述数据地址信号产生单元503产生有效的数据地址信号,具体包括:地址信号A、数据信号D和数据输出信号AOEn。所述读操作信号有效时,所述数据地址信号产生单元503产生有效的数据地址信号,具体包括:地址信号A以及根据数据信号D产生的所述总线接口400读数据信号HRDATA。
如果所述当前总线操作请求为第一次访问请求,则有限状态机单元502可以在建立状态停留第一预设数目个周期,本实施例中所述建立状态停留2个周期,所述周期为所述外部存储器接口的时钟信号的周期。若所述当前总线操作请求不是第一次访问请求,则有限状态机单元502可以停留在所述建立状态一个周期,然后直接转入选通状态。
所述有限状态机单元502转入选通状态并保持第二预设周期数,所述控制信号产生单元501使所述建立状态产生的有效信号仍保持有效,同时使所述读操作信号AREn或写操作信号AREn有效,并传输相应的数据,完成所述总线对外部存储器接口的读或写操作后,产生相应的响应信号,回传至AMBA片上系统总线,所述有限状态机单元502转入维持状态。
所述第二预设周期数与所述总线的时钟信号的频率,以及所述外部存储器接口的时钟信号的频率之间的关系决定,此处并不限定所述第二预设周期数的具体数目。
所述有限状态机单元502转入维持状态后,若接收到与所述当前总线操作请求的访问空间相同且操作类型一致的总线操作请求,则由维持状态直接转入建立状态;否则,转入扩展维持状态。
所述有限状态机单元502处于维持状态时,所述控制信号产生单元501使所述读操作信号AREn和写操作信号AREn无效,所述建立状态产生的有效信号在此状态仍保持有效。
有限状态机单元502转入所述扩展维持状态后,若接收到与所述当前总线操作请求的访问空间相同且操作类型一致的总线操作请求,则由扩展维持状态直接转入建立状态;否则,在该扩展维持状态维持第三预设周期数后进入空闲状态。
所述第三预设周期数与所述总线的时钟信号频率和外部存储器接口的时钟信号的频率之间的关系决定,本申请并不限定所述第三预设周期数。
需要说明的是,无论有限状态机单元502处于扩展维持状态的哪个周期,在接收到与所述当前总线操作请求的访问空间相同且操作类型一致的总线操作请求后,都结束扩展维持状态并直接转入建立状态。
本实施例提供的总线桥接装置,在将完成FPGA验证的无线通讯模块移植到基于AMBA总线的片上系统上时,能够将总线操作请求转换为外部存储器接口的操作时序,避免了重新设计无线通讯功能模块的总线接口,缩短了无线通讯模块集成到基于AMBA总线的片上系统之后的验证周期,降低了片上系统的成本。
本说明书中的各个实施例均采用递进的方式描述,各个实施例之间相同相似的部分互相参见即可,每个实施例重点说明的都是与其他实施例的不同之处。尤其,对于装置实施例而言,由于其基本相似于方法实施例,所以描述得比较简单,相关之处参见方法实施例的部分说明即可。以上所描述的装置实施例仅仅是示意性的,其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的,作为单元显示的部件可以是或者也可以不是物理单元,即可以位于一个地方,或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性劳动的情况下,即可以理解并实施。
需要说明的是,在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。
以上所述仅是本申请的具体实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本申请原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也应视为本申请的保护范围。
Claims (10)
1.一种总线接口转换方法,其特征在于,包括:
依据接收到的总线操作请求产生符合外部存储器接口时序状态的操作信号,并执行相应的操作,以建立一种基于总线的片上系统与基于外部存储器接口的无线通讯模块之间的通讯,所述外部存储器接口时序状态包括:空闲状态、建立状态、选通状态、维持状态和扩展维持状态;
所述依据接收到的总线操作请求产生符合外部存储器接口时序状态的操作信号包括:
接收到当前总线操作请求后,使所述外部存储器接口的操作信号转入建立状态,并在第一预设周期内保持为建立状态,该建立状态为所述操作信号中与所述当前总线操作请求相应的数据地址信号及对应的控制信号有效,且读操作信号和写操作信号无效,所述周期为外部存储器接口的时钟信号周期;
所述第一预设周期结束后,根据所述当前总线操作请求,使所述外部存储器接口的操作信号在第二预设周期内保持为所述选通状态,该选通状态为所述操作信号中与所述当前总线操作请求相应的数据地址信号及对应的控制信号有效,且所述读操作信号或写操作信号有效,并执行所述当前总线操作请求对应的访问操作;
当前访问操作结束后,使所述外部存储器接口的操作信号由所述选通状态转入维持状态,所述维持状态为所述数据地址信号及所述控制信号保持有效,且所述读操作信号或写操作信号无效;
转入维持状态后未接收到与所述当前总线操作请求的访问空间相同,且操作类型相同的总线操作请求时,则使所述外部存储器接口的操作信号由所述维持状态转入扩展维持状态,该扩展维持状态为所述数据地址信号及所述控制信号无效;
转入所述扩展维持状态后,未接收到与所述当前总线操作请求的访问空间相同,且操作类型相同的总线操作请求时,则使所述外部存储器接口的操作信号在所述扩展维持状态维持第三预设周期后转入空闲状态,该空闲状态为所述外部存储器接口的操作信号均无效。
2.根据权利要求1所述的方法,其特征在于:
若所述当前总线操作请求为第一次访问操作时,则所述建立状态保持第一预设数目的周期;否则,所述建立状态保持一个周期后直接进入选通状态。
3.根据权利要求1所述的方法,其特征在于,当所述外部存储器接口的操作信号处于维持状态,若接收到的下一总线操作请求与所述当前总线操作请求的访问空间相同且操作类型一致,则由所述维持状态转入所述建立状态。
4.根据权利要求1所述的方法,其特征在于:
当所述外部存储器接口的操作信号处于扩展维持状态,接收到下一总线操作请求与所述当前总线操作请求的访问空间相同且操作类型一致,则由所述扩展维持状态转入所述建立状态。
5.根据权利要求1所述的方法,其特征在于,若所述当前总线操作请求为第一次访问操作,则所述外部存储器的操作信号由所述空闲状态转入所述建立状态。
6.一种总线桥接装置,其特征在于,包括:控制信号产生单元、有限状态机单元和数据地址信号产生单元,其中,
所述有限状态机单元,用于根据接收到的总线操作请求确定外部存储器接口的时序状态,所述时序状态包括:空闲状态、建立状态、选通状态、维持状态和扩展维持状态;
所述控制信号产生单元,用于依据所述有限状态机单元确定的所述时序状态,以使当前总线操作请求转换为相对应的外部存储器接口的控制信号,以利用总线操作请求访问基于外部存储器接口的无线通迅模块;
所述数据地址信号产生单元,用于依据所述有限状态机单元确定的所述时序状态产生与该时序状态相对应的数据地址信号,以得到基于总线的片上系统访问基于外部存储器接口的无线通迅模块时,所需要的数据地址信号;
所述有限状态机单元进一步用于,接收到所述当前总线操作请求后,由空闲状态转入建立状态;
所述控制信号产生单元进一步用于,在所述建立状态,使与所述当前总线操作请求相应的控制信号有效,并使读操作信号和写操作信号无效;在所述选通状态,使与所述当前总线操作请求相应的读操作信号或写操作信号有效;在所述维持状态,使所述读操作信号或写操作信号无效;
所述数据地址信号产生单元进一步用于,在所述建立状态,使与所述当前总线操作请求相应的数据地址信号有效,直到所述有限状态机单元的维持状态结束;若当前总线操作为读操作,在所述选通状态的最后一个周期,对读入的数据进行采样,并使输出给总线的数据有效。
7.根据权利要求6所述的装置,其特征在于,所述有限状态机单元进一步用于,当接收到的所述当前总线操作请求为第一次访问操作时,则使所述建立状态保持第一预设数目的周期,否则,所述建立状态保持一个周期。
8.根据权利要求6所述的装置,其特征在于,所述有限状态机单元进一步用于,转入维持状态后,若接收到的下一总线操作请求与所述当前操作请求的访问空间相同且操作类型一致,则由所述维持状态直接转入所述建立状态;否则,转入扩展维持状态,该扩展维持状态为所述数据地址信号及所述控制信号无效。
9.根据权利要求6所述的装置,其特征在于,所述有限状态机单元进一步用于,转入扩展维持状态后,若接收到下一总线操作请求,且所述下一总线操作请求与所述当前总线操作请求的访问空间相同且操作类型一致,则由所述扩展维持状态转入建立状态;否则,转入空闲状态,该空闲状态为所述外部存储器接口的操作信号均无效。
10.根据权利要求6所述的装置,其特征在于,所述有限状态机单元进一步用于,在转入所述空闲状态后,若所述当前总线操作请求为第一次访问操作,则所述外部存储器的操作信号由空闲状态转入所述建立状态。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210175090.9A CN102722457B (zh) | 2012-05-30 | 2012-05-30 | 总线接口转换方法及总线桥接装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210175090.9A CN102722457B (zh) | 2012-05-30 | 2012-05-30 | 总线接口转换方法及总线桥接装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102722457A CN102722457A (zh) | 2012-10-10 |
CN102722457B true CN102722457B (zh) | 2014-12-31 |
Family
ID=46948229
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210175090.9A Active CN102722457B (zh) | 2012-05-30 | 2012-05-30 | 总线接口转换方法及总线桥接装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102722457B (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9053232B2 (en) * | 2012-12-14 | 2015-06-09 | Altera Corporation | Method and apparatus for supporting a unified debug environment |
CN104484298B (zh) * | 2014-12-03 | 2017-10-24 | 中国航空工业集团公司第六三一研究所 | 基于pci接口的apb总线访问方法 |
CN107085560B (zh) * | 2017-04-28 | 2019-12-03 | 西安微电子技术研究所 | 一种emif接口与ahb/apb时序桥接电路及其控制方法 |
CN112347008B (zh) * | 2020-11-02 | 2024-08-09 | 珠海零边界集成电路有限公司 | 数据访问方法及数据访问桥 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101858953A (zh) * | 2009-04-07 | 2010-10-13 | 上海摩波彼克半导体有限公司 | 基于arm核芯片的数模转换器自动测试系统及其方法 |
CN102281414A (zh) * | 2011-09-13 | 2011-12-14 | 深圳数字电视国家工程实验室股份有限公司 | 数字电视射频信号采集装置和方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100618817B1 (ko) * | 2003-12-17 | 2006-08-31 | 삼성전자주식회사 | 소비 전력을 절감시키는 amba 버스 구조 시스템 및 그방법 |
WO2005059765A1 (fr) * | 2003-12-18 | 2005-06-30 | Zte Corporation | Convertisseur a interface bus apte a convertir un protocole de bus amba ahb en protocole de bus de type i960 |
-
2012
- 2012-05-30 CN CN201210175090.9A patent/CN102722457B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101858953A (zh) * | 2009-04-07 | 2010-10-13 | 上海摩波彼克半导体有限公司 | 基于arm核芯片的数模转换器自动测试系统及其方法 |
CN102281414A (zh) * | 2011-09-13 | 2011-12-14 | 深圳数字电视国家工程实验室股份有限公司 | 数字电视射频信号采集装置和方法 |
Non-Patent Citations (2)
Title |
---|
"一种基于AMBA总线的NAND FLASH控制接口电路设计";唐宇光,王镇,凌明;《电子器件》;20040630;第27卷(第2期);第306-311页 * |
"基于FPGA的OPB_AHB总线桥接器的设计";段小康,戴瑜兴;《微计算机信息》;20090515;第25卷(第5-2期);第1-3页 * |
Also Published As
Publication number | Publication date |
---|---|
CN102722457A (zh) | 2012-10-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104579885B (zh) | Cpci总线和isa总线的协议转换器和转换方法 | |
JP2011065685A (ja) | 開放形コアプロトコルを基盤とするバスシステム | |
CN107085560B (zh) | 一种emif接口与ahb/apb时序桥接电路及其控制方法 | |
CN109828941A (zh) | Axi2wb总线桥实现方法、装置、设备及存储介质 | |
US6633994B1 (en) | Method and system for optimizing data transfers between devices interconnected by buses operating at different clocking speeds | |
US20080059669A1 (en) | Method and Apparatus for Enhancing Data Rate of Advanced Micro-Controller Bus Architecture | |
CN102722457B (zh) | 总线接口转换方法及总线桥接装置 | |
WO2021120623A1 (zh) | 一种数据传输方法、装置及相关组件 | |
CN101162448A (zh) | 一种usb高速数据隧道的硬件传输方法 | |
CN104714907B (zh) | 一种pci总线转换为isa和apb总线设计方法 | |
CN105912492A (zh) | Axi互联总线的扩展方法 | |
CN102169470A (zh) | 一种ahb总线到bvci总线的转换桥 | |
CN106469127B (zh) | 一种数据访问装置及方法 | |
CN104615386B (zh) | 一种核外高速缓存装置 | |
CN100517283C (zh) | 先进高性能系统总线连接装置及先进高性能系统总线装置 | |
CN102750254A (zh) | 高速高带宽ahb总线到低速低带宽ahb总线的双向转换桥 | |
CN106326172B (zh) | 一种APB总线slave接口扩展电路及其使用方法 | |
CN101777035A (zh) | 一种amba ahb总线实现方法及装置 | |
CN100377137C (zh) | 一种C*Core微处理器应用AMBA总线的设计方法 | |
CN113868179B (zh) | 一种LPC_DPRam的通信装置及数据转换方法 | |
CN107562673A (zh) | 一种应用于嵌入处理器总线协议转换桥接装置 | |
TWI740276B (zh) | 一種主從架構伺服器及其資訊讀寫方法 | |
CN111324562B (zh) | 一种ahb总线跨时钟域的系统及工作方法 | |
CN118210750B (zh) | 一种基于通信性能优化的多总线互联架构 | |
Shetter et al. | MEMORY CONTROLLER WITH AN AHB PROTOCOL |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |