Nothing Special   »   [go: up one dir, main page]

KR100593920B1 - 고절연성 GaN 박막의 성장 방법 - Google Patents

고절연성 GaN 박막의 성장 방법 Download PDF

Info

Publication number
KR100593920B1
KR100593920B1 KR1020040051983A KR20040051983A KR100593920B1 KR 100593920 B1 KR100593920 B1 KR 100593920B1 KR 1020040051983 A KR1020040051983 A KR 1020040051983A KR 20040051983 A KR20040051983 A KR 20040051983A KR 100593920 B1 KR100593920 B1 KR 100593920B1
Authority
KR
South Korea
Prior art keywords
thin film
growth
gan thin
temperature
gan
Prior art date
Application number
KR1020040051983A
Other languages
English (en)
Other versions
KR20060003181A (ko
Inventor
이재훈
이정희
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020040051983A priority Critical patent/KR100593920B1/ko
Priority to US10/965,263 priority patent/US20060003556A1/en
Publication of KR20060003181A publication Critical patent/KR20060003181A/ko
Application granted granted Critical
Publication of KR100593920B1 publication Critical patent/KR100593920B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/0242Crystalline insulating materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02455Group 13/15 materials
    • H01L21/02458Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02494Structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02494Structure
    • H01L21/02496Layer structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/0254Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/1026Compound semiconductors
    • H01L2924/1032III-V
    • H01L2924/1033Gallium nitride [GaN]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

본 발명은 불순물을 도핑하지 않고서 박막 성장의 초기단계에 온도변화를 통해 그레인 크기를 조절함으로써 높은 면저항을 갖는 고절연성 GaN 박막의 제조방법에 관한 것이다. 본 발명은, 제1 성장온도에서 기판 상에 완충층을 성장시키는 단계; 상기 제1 성장온도보다 높은 제2 성장온도를 유지하는 상태에서 제1 성장시간 동안 GaN 박막을 성장시키는 제1 성장단계; 상기 제2 성장온도보다 높은 제3 성장온도까지, 제2 성장시간 동안 온도를 상승시키면서 GaN 박막을 성장시키는 제2 성장단계; 및 상기 제3 성장온도를 유지하는 상태에서 제3 성장시간 동안 GaN 박막을 성장시키는 제3 성장단계를 포함하는 것을 특징으로 하는 고절연성 GaN 박막의 성장 방법을 제공한다. 본 발명에 따르면, 별도의 도펀트를 도핑하지 않고서 성장 온도 및 성장 시간을 조절함으로써 높은 면저항을 갖는 우수한 고절연성 GaN 박막을 성장시킬 수 있다. 또한, 이와 같이 제조된 우수한 고절연성 GaN 박막을 HFET, SAW 소자에 적용함으로써 우수한 전기적 특성을 갖는 전자소자를 제작할 수 있다.
고절연성, GaN, 질화물, GaN, HFET, MESFET, MISFET

Description

고절연성 GaN 박막의 성장 방법{METHOD OF GROWING SEMI-INSULATING GaN LAYER}
도 1은 종래의 고절연성 GaN 박막의 성장 방법을 도시한 시간-온도 그래프이다.
도 2는 본 발명에 따른 고절연성 GaN 박막의 성장 방법을 도시한 시간-온도 그래프이다.
도 3a 내지 3d는 온도별 저온 완충층 박막 표면 상태를 도시한 SEM 및 AFM 이미지이다.
도 4는 사파이어 기판 위에 성장된 완충층을 온도별로 각각 열처리한 이후의 HR-XRD 측정값의 그래프이다.
도 5는 사파이어 기판 위에 성장된 완충층을 온도별로 각각 열처리한 이후의 PL 측정값의 그래프이다.
도 6은 서로 다른 성장온도에서 성장된 GaN 박막의 면저항과 이동도의 Hall 측정결과 그래프이다.
도 7a 내지 7e는 각각 다른 온도에서 성장시킨 GaN 박막의 AFM과SEM 이미지이다.
도 8a는 종래의 GaN 박막 성장방법에 의해 성장시킨 GaN 박막의 표면을 나타내는 SEM 및 AFM 이미지이다.
도 8b는 본 발명에 따른 GaN 박막 성장방법에 의해 성장시킨 GaN 박막의 표면을 나타내는 SEM 및 AFM 이미지이다.
도 9a 종래의 GaN 박막 성장방법 및 본 발명에 따른 GaN 박막 성장 방법을 통하여 3분 동안 성장된 박막의 PL 특성 그래프이다.
도 9b는 종래의 GaN 박막 성장방법 및 본 발명에 따른 GaN 박막 성장 방법을 통하여 40분 동안 성장된 박막의 PL 특성 그래프이다.
도 10은 본 발명의 방법에 의해 성장된 GaN 박막이 적용될 수 있는 HFET 소자의 단면도이다.
도 11은 본 발명의 방법에 의해 성장된 GaN 박막이 적용될 수 있는 SAW 소자의 평면도이다.
도 12는 종래의 방법에 의한 GaN 박막으로 제작된 SAW 소자와 본 발명에 의한 GaN 박막으로 제작된 SAW 소자의 주파수 응답 특성을 도시한 그래프이다.
본 발명은 고절연성 언도프 GaN 박막의 제조방법에 관한 것으로, 보다 상세하게는 불순물을 도핑하지 않고서 박막 성장의 초기단계에 온도변화를 통해 그레인 크기를 조절함으로써 높은 면저항을 갖는 언도프 GaN 박막의 제조방법에 관한 것이다.
최근 정보통신기술의 급격한 발달로 인하여 초고속, 대용량의 신호 전송을 위한 통신 기술이 급속도로 발달되고 있다. 특히 무선통신 기술에서 개인 휴대폰, 위성통신, 군사용 레이더, 방송통신, 통신용 중계기 등의 수요가 점점 확대됨에 따라 마이크로파와 밀리미터파 대역의 초고속 정보통신 시스템이 필요한 고속·고전력 전자소자에 대한 요구가 증가되고 있는 추세이다. 특히, 질화물 반도체 물질인 GaN는 에너지 갭이 크고, 높은 열적 화학적 안정도, 높은 전자포화속도(~3×107 cm/sec)등의 뛰어난 물성 가지고 있어 광소자뿐만 아니라 고주파·고출력용 전자소자로의 응용이 용이하여 다양한 분야에서 활발히 연구되고 있다.
상기 연구 분야들 가운데 특히 전자소자 분야에서 GaN을 다양하게 적용할 수 있는 것으로 널리 알려져 있다.
GaN을 이용한 전자소자는 높은 항복전계(~3×106 V/cm) 및 최대전류밀도, 안정된 고온동작, 높은 열전도도 등의 다양한 장점을 가지고 있으며, AlGaN/GaN의 이종접합구조를 이용한 HFET(heterostructure field effect transistor)의 경우, 접합계면에서의 밴드 불연속(band-discontinuity)이 크기 때문에 계면에 높은 농도의 전자가 유기될 수 있어 전자이동도를 더욱 높일 수 있다. 또한, GaN박막은 표면탄 성파 속도가 크고 온도 안정성이 우수하며, 압전특성의 분극작용의 효과를 얻을 수 있어 GHz 이상에서 동작 가능한 밴드패스필터로의 제작이 용이하다.
이와 같이, HFET 및 SAW 소자와 같은 전자소자에서 사용되는 GaN 박막은 주로 유기금속기상증착(metal-organic chamical vapor deposition: MOCVD)법 또는 분자선 성장(molecular beam epitaxy: MBE)법을 이용하여 사파이어기판 위에 박막으로 성장시키는데, 이때 사파이어 기판과 GaN 박막은 격자상수 및 열팽창계수 차이가 크기 때문에 단결정의 성장이 매우 어려우며, 박막성장시 많은 결함이 존재한다. 질소의 높은 휘발성으로 인해 발생되는 질소공공의 형성과 산소와 같은 불순물의 영향으로 인해 자연적으로 n형 전도 특성을 갖게 되어 고절연층 박막(semi-insulating layer)의 성장이 매우 어렵다. 이로 인하여 HFET, SAW 소자와 같은 전자소자의 제작에 있어서 누설전류가 발생하여 낮은 트랜스 컨턱턴스와 삽입손실을 가져오고 있다.
도 1은 종래의 고절연성 GaN 박막의 성장법을 나타내고 있다.
종래의 고절연성 GaN 박막의 성장은 도 1과 같이, 먼저 1000℃ 이상의 고온에서 사파이어 기판의 크리닝 공정을 거친 후, 이어 약 550℃의 저온에서 GaN 완충층(버퍼층이라고도 함)을 형성한다(Ⅰ). 이는 기판과 GaN의 격자상수와 열팽창계수를 줄이기 위한 것이다. 이어, 성장온도(1000℃ 내지 1100℃)를 소정 시간동안 상승시킨 후 GaN박막을 성장한다(Ⅱ). 종래의 고저항 GaN 박막성장 시에는 자연적으 로 발생하는 n형 전도 특성을 제거하기 위해 Zn, Mg, C, Fe 등의 도펀트를 도핑한다. 그러나 이러한 도펀트가 GaN 박막 성장 공정에 사용되는 챔버안에 잔류되어 원하지 않는 층에 도핑되는 메모리(memory) 효과를 가져올 수 있다. 또한 소자동작 시 전류의 흐름에 따라 온도가 상승되어 Mg와 Zn와 결합된 H가 활성화(activation)되어 전도성을 가지므로 소자간의 절연을 보장할 수 없어 소자의 오동작을 가져올 수 있는 문제점을 내포한다. 또한 고농도로 불순물이 도핑될 시 결정성의 저하를 가져와 소자특성에 악영향을 끼치는 문제점이 있다.
본 발명은 상술한 종래기술의 문제점을 해결하기 위해 안출된 것으로, 그 목적은 고저항 GaN 박막의 성장 시 Zn, Mg, C, Fe 등의 도펀트를 도핑하지 않고서, 박막 성장의 초기단계에 온도변화를 통해 그레인 크기를 조절함으로써 높은 면저항을 갖는 고절연성 GaN 박막의 제조방법을 제공하는데 있다.
상기 목적을 달성하기 위한 기술적 구성으로서 본 발명은,
제1 성장온도에서 기판 상에 완충층을 성장시키는 단계;
상기 제1 성장온도보다 높은 제2 성장온도를 유지하는 상태에서 제1 성장시간 동안 GaN 박막을 성장시키는 제1 성장단계;
상기 제2 성장온도보다 높은 제3 성장온도까지, 제2 성장시간 동안 온도를 상승시키면서 GaN 박막을 성장시키는 제2 성장단계; 및
상기 제3 성장온도를 유지하는 상태에서 제3 성장시간 동안 GaN 박막을 성장시키는 제3 성장단계를 포함하는 것을 특징으로 하는 고절연성 GaN 박막의 성장 방법을 제공한다.
바람직하게 상기 제2 성장온도는 약 800 내지 950℃이며, 상기 제3 성장온도는 약 1000 내지 1100℃일 수 있다.
또한, 바람직하게 상기 제1 성장시간은 약 3분 이하이며, 상기 제2 성장시간은 약 5분 이하일 수 있다.
이하, 본 발명에 따른 고절연성 GaN 박막의 제조 방법을 첨부된 도면을 참조하여 보다 상세하게 설명하기로 한다.
도 2는 본 발명에 따른 고절연성 GaN 박막의 제조 방법을 도시한 성장시간-성장온도 관계 그래프이다. 도 2와 같이 먼저, 제1 성장온도에서 사파이어 기판 상에 완충층을 성장시킨다(Ⅰ). 일반적으로 GaN과 같은 질화물 반도체 물질은 격자상수 및 열팽창계수가 일치하는 기판이 존재하지 않기 때문에 통상 사파이어 기판 상에 성장시킨다. 이 때, 사파이어 기판과 그 위에 성장되는 질화물 반도체 물질과의 격자상수 및 열팽창계수 차이를 완화시켜 결정성 저하를 방지하기 위해 저온에서 얇은 두께의 완충층을 형성한다. 상기 완충층은 유기금속기상증착(metal-organic chamical vapor deposition: MOCVD)법 또는 분자선 성장(molecular beam epitaxy: MBE)법을 이용하여 성장용 챔버(chamber) 내에서 성장되며, 성장온도(성장용 챔버 내의 온도)인 상기 제1 성장온도는 약 550℃일 수 있다.
이어, 완충층을 형성한 후 성장온도를 제2 성장온도까지 상승시킨 후, 형성된 완충층 상에 제1 성장시간 동안 GaN 박막을 성장시킨다(Ⅱ, 이하 '제1 성장단계'라 한다). 이 때, 상기 제2 성장온도까지 상승시킨 후 바로 GaN층을 성장하는 것보다 상기 제2 성장온도까지 상승시킨 후 수분간 완충층을 열처리한 후 GaN 박막을 성장시키는 것이 더 바람직하다. 상기 제2 성장온도는 상기 완충층 상의 그레인(grain) 크기를 비교적 작고 고밀도로 형성할 수 있는 온도로서 종래의 GaN 박막의 성장 온도보다 낮은 온도이다. 이는, 상기 완충층 상에 비교적 작은 크기를 가지며 고밀도인 그레인을 형성한 상태에서 GaN 박막을 성장시킴으로써 캐리어로 작용하는 전자를 포획할 수 있는 Ga 공공(vacancy)을 형성하기 위한 것이다. 종래와 같이 GaN 박막을 성장시키는 온도(약 1000 내지 1100℃)에서는 완충층 상에 그레인 크기가 크게 형성되어 전자를 포획하는 Ga 공공이 형성되지 않기 때문에, 포획되지 않은 전자가 캐리어로 작용하여 절연성이 저하되는 것이다. 적절한 그레인 크기가 형성된 상태를 얻기 위한 상기 제2 성장온도는 약 800 내지 950℃인 것이 바람직하다.
또한, 상기 제1 성장시간은 비교적 짧은 것이 바람직하다. 이는 상기 완충층 상에 그레인이 비교적 작게 고밀도로 형성된 상태에서 성장시키므로 결정성이 저하 될 수 있기 때문이다. 상기 제1 성장시간은 약 3분 이하인 것이 바람직하다.
이어, 상기 제1 성장단계가 종료된 후, 제2 성장온도에서 상기 제2 성장온도보다 높은 제3 성장온도로 소정 시간동안 성장온도를 상승시키면서 GaN 박막을 성장시킨다(Ⅲ, 이하 '제2 성장단계'라 함). 상기 제1 성장단계의 초기에 작고 밀도가 높은 그레인이 형성된 후, 상기 제1 성장단계에서 비교적 짧은 시간동안 GaN 박막을 성장시키고, 이어 성장온도를 제3 성장온도로 상승시키는 과정에서 Ga 공공과 관련된 결함들이 형성되고 이로 인해 GaN 밴드 갭 내에 자유전자를 포획하는 딥 트랩(deep trap) 준위가 형성된다. 즉, 캐리어로 동작하는 자유전자가 Ga 공공에 의해 포획되면서 GaN 박막 내에서 활성 캐리어의 수가 감소하게 되어 GaN 박막은 고절연성을 가질 수 있게 되는 것이다. 이와 같은 고절연성의 특징을 얻기 위하여 상기 제2 성장단계가 진행되는 시간은 약 5분 이하인 것이 바람직하다.
이어, 상기 제2 성장단계가 종료된 후, 상기 제3 성장온도를 유지시키면서 GaN 박막을 원하는 두께로 성장시켜 고절연성 GaN 박막을 완성시킨다.
본 발명의 발명자들은 이상에서 설명한 본 발명에 따른 고절연성 GaN 박막의 제조방법 안출해 내기 위해 다음과 같은 실험을 진행하였다. 이하, 본 발명자들이 진행한 실험 결과를 첨부된 도면을 참조하여 상세하게 설명하기로 한다.
도 3a 내지 3d는 온도별 저온 완충층 박막 표면 상태를 도시한 SEM 및 AFM 이미지이다. 도 3a, b3, 3c, 3d는 각각 550℃, 950℃, 1020℃, 1050℃일 때의 저온 완충층의 표면 상태를 나타낸다. 이 실험을 위해 사파이어 위에 저온 완충층 박막을 약 160Å로 성장시킨 후, 4분간의 온도 상승 시간 동안에 온도를 950℃, 1020℃, 1050℃로 각각 올린 후 저온 완충층의 SEM과 AFM 이미지를 촬영하였다. 성장 직후 550℃에서 저온 완충층의 평균 거칠기(RMS roughness)는 2.4 nm이고, 열처리 온도를 증가함에 따라 평균 거칠기는 950℃, 1020℃, 1050℃에서 각각 7.1 nm, 22 nm, 24 nm로 나타났다.
열처리를 하지 않았을 때 보다 열처리를 했을 때와, 온도상승 구간에서 온도상승율이 높을수록 표면의 거칠기가 증가함을 SEM사진을 통해서도 확인할 수 있었다. 이는 열처리 온도가 증가함에 따라서 저온 완충층 성장시에 생성되었던 비결정질(amorphous)막 표면의 결정핵이 변하여 거칠기가 변화되는 것으로 보인다. 도 3a와 같이, 550℃에서 비교적 얇은 두께인 160Å으로 성장된 저온 완충층의 표면은 매우 작고 균일한 그레인 크기를 가지므로 매끄러운 표면을 보이고 있다. 그러나 온도가 상승하면서, 열에너지를 받은 Ga 원자들은 사파이어 표면으로 이동하므로, 작은 그레인들이 핵생성점(nucleation site)을 형성해가며 뭉치면서 폴리형태의 그레인 경계(grain boundary)를 갖는 다결정을 이루어 간다. 비교적 얇은 두께의 저온 완충층이므로, 온도상승률이 클수록 빠른 속도로 III족 원자들이 이동할 수 있어 더욱 그레인 크기가 커지고, 단위면적당 grain 밀도가 감소됨을 볼 수 있다.
도 4는 사파이어 기판 위에 550℃에서 160Å으로 성장된 완충층을 4분간 950℃, 1020℃, 1050℃로 각각 열처리한 후의 HR-XRD 측정값이다. 550℃에서 성장된 완충층의 반치폭(full width half maximum : FWHM)은 13786 arcsec로 결정화 되지 않은 비결정질(amorphous)상태임을 나타낸다. 열처리 온도가 950℃에서 1050℃로 증가할수록 FWHM의 값은 8420 arcsec에서 2310 arcsec로 감소함을 볼 수 있다. 950℃에서 열처리된 시료는 550℃에서 성장된 시료와 같은, 부분적인 비결정질 상태를 보이고 있으므로 FWHM의 값이 크다. 열처리 온도가 1000℃이상 될 때 충분한 열에너지에 의해 결정성이 향상됨을 알 수 있다.
도 5는 사파이어 기판 위에 550℃에서 160Å으로 성장된 완충층을 4분간 950℃, 1020℃, 1050℃로 각각 열처리한 저온 완충층 박막의 저온 PL(photo-luminescence)측정값이다. PL 강도 값이 온도가 증가할수록 증가함을 볼 수 있다. 950℃에서 열처리한 박막의 PL 강도는 열처리되지 않은 550℃에서 성장된 완충층의 PL 강도와 같이 345~380 nm 사이에서 비슷하게 넓게 퍼져있음을 볼 수 있다. 이는 앞서 XRD측정에서와 같이 아직 결정화되지 않은 비결정질(amorphous)상태임을 보여준다. 그러나 온도가 증가함에 따라 365nm에서의 GaN 밴드 대 밴드 방출강도(band to band emission intensity)가 증가한다. 이로부터 결정성을 가진다는 것을 확인할 수 있고 그로 인해 광 특성이 향상되었음을 알 수 있다.
도 3 내지 도 5를 통해, 저온 완충층은 온도가 상승함에 따라 그 표면에 그 레인 사이즈가 커지고, 밀도가 감소함을 알 수 있었다. 즉, 그레인 사이즈가 커지고 밀도가 감소하여 결정성이 향상되면 상부에 형성되는 GaN 박막의 결정성이 향상될 수는 있으나, 성장되는 GaN 박막에 전자를 포획할 수 있는 Ga 공공이 적게 형성되어 캐리어 농도가 증가함으로써 전도성을 갖게 된다는 사실을 알 수 있었다. 도 3 내지 도 5의 실험결과에 따라 전자를 포획할 수 있는 Ga 공공을 다수 형성할 수 있는 경우는 약 950℃까지 저온 완충층을 열처리한 경우라는 결론을 얻을 수 있었다.
또한, 본 발명자들은 GaN 박막의 특성을 파악하기 위하여 사파이어 기판 상에 160Å의 저온 완충층을 성장시키고, 약 4분간 성장온도를 950℃, 980℃, 1000℃, 1020℃, 1050℃로 증가시켜 각각 40분 동안 1,7㎛ 두께의 GaN 박막을 성장시켜 각 GaN 박막의 특성을 실험하였다.
도 6은 서로 다른 성장온도에서 성장된 GaN 박막의 면저항(61)과 이동도(62)의 Hall 측정결과이다. 박막의 성장온도가 증가함에 따라 이동도는 증가하고 면저항은 감소하고 있다. 반면에 성장온도가 감소할수록 면저항값이 2.0×103Ω/sq에서 9.7×105Ω/sq으로 크게 증가하였고 이동도는 250 cm2/Vs에서 6.7 cm2/Vs로 크게 감소하였다. 성장온도가 950℃때는 도 3b에서 나타난 것과 같이 그레인 크기가 작고 그레인 밀도가 높기 때문에 칼럼(column) 형태의 성장이 주로 이루어져서 결함들이 많이 생성되며, 이로 인해 GaN 박막의 면저항이 높게 나타나는 것으로 분석된다. 반면에 성장 온도가 높을 때는 도 3c 및 도 3d에서 보인 것과 같이 쉽게 III족의 원자들이 이동하기 때문에 그레인 경계(grain boundary)를 크게 가지는 폴리 형태의 성장이 이루어질 수 있다. 그러므로 단위 면적당 그레인 밀도가 작아져 결함 밀도가 줄어들고 면저항이 감소하여 이동도가 증가하는 결과가 나타난 것으로 분석된다.
도 7a 내지 7e는 각각 950℃, 980℃, 1000℃, 1020℃, 1050℃에서 성장시킨 GaN 박막의 AFM과SEM 이미지를 보이고 있다. GaN 박막의 성장온도가 1000℃이상인 경우에는 거의 평탄한 평면을 얻을 수 있었으나 1000℃이하의 온도에서는 성장시 Ga과 N의 소스로 사용되는 TMGa 와 NH3의 열분해가 잘 이루지지 못하여 측면성장이 이루어지지 못했음을 알 수 있다. 온도가 감소함에 따라 평균 거칠기도 0.2 nm에서 20 nm로 증가함을 볼 수 있다. 950℃에서 성장된 GaN의 박막은 ~106 Ω/sq의 높은 면저항을 나타내지만 완전한 결정 성장이 이루어지지 않으므로 표면거칠기를 개선할 수 있는 성장법이 요구되었다.
이에, 높은 면저항을 유지하면서도 충분한 결정성장이 이루어져 표면거칠기를 개선하기 위한 방법으로, 도 2에 도시된 것과 같은 본 발명에 따른 고절연성 GaN 박막 성장 방법을 사용할 수 있다. 본 발명자는, 저온(550℃)에서 완충층을 형 성하고, 이어 성장온도를 950℃로 상승시킨 후, 1분 동안 GaN 박막을 성장시키고, 이어 2분 동안 성장온도를 약 1020℃까지 상승시키면서 동시에 GaN 박막을 성장시킨 후, 1020℃의 온도를 유지시키면서 원하는 두께의 GaN 박막을 성장시켰다. 이와 같이 본 발명의 고절연성 GaN 박막 성장 방법을 통해, 완전한 측면성장을 이룬 1×109Ω/sq 이상의 면저항값을 갖는 고절연성 GaN 박막을 얻을 수 있었다. 본 발명에 의해 성장시킨 GaN 박막이 950℃에서 성장시킨 박막보다 저항이 더욱 크게 나타난 것은, 950℃의 초기 성장에서 매우 작고 밀도가 높은 그레인이 1차적으로 형성되고 성장 온도를 높이는 과정에서도 박막이 성장됨에 따라 Ga 공공과 관련된 결함이 더욱 크게 발생된다. 이로 인해 GaN 밴드 갭 내에 자유전자들을 포획하는 딥 트랩 준위가 더욱 많이 형성되었기 때문에 높은 저항값을 보인다.
본 발명자는, 본 발명에 따른 고절연성 GaN 박막 성장방법에 의한 GaN 박막의 성장 과정에서 초기 상태의 박막성장을 관찰하기 위해, 종래의 GaN 박막 성장 방법에 따라 완충층을 성장시킨 후 1020℃로 성장온도를 상승시켜 3분간 성장시킨 GaN 박막과 본 발명에 따라 저온 완충층을 성장시킨 후 950℃로 성장온도를 상승시켜 온도를 유지하면서 1분 동안 성장시키고, 이어 2분 동안 성장온도를 1020℃까지 상승시키면서 성장시킨 GaN 박막을 비교하였다.
도 8a는 종래의 GaN 박막 성장방법에 의해 성장시킨 GaN 박막의 표면을 나타내는 SEM 및 AFM 이미지이며 도 8b는 본 발명에 따른 GaN 박막 성장방법에 의해 성 장시킨 GaN 박막의 표면을 나타내는 SEM 및 AFM 이미지이다. 도 8a와 같이, 종래의 GaN 박막 성장 방법으로 성장된 GaN박막은 상기 도 3c에서 보인 것 보다 큰 그레인 크기를 가지고 수평방향으로 성장이 이루어졌음을 볼 수 있다. 반면에 본 발명에 따른 GaN 박막 성장 방법으로 성장된 박막은, 초기의 낮은 온도에서 저온 완충층의 표면에 작은 그레인이 형성된 후, 1 분간의 초기성장시 작은 그레인 크기 사이의 빈곳이 매워져 수평방향과 수직방향의 성장이 고루 이루어짐으로써 측면성장이 촉진된 것으로 볼 수 있다. 또한, 평균 거칠기에서, 종래의 방법에 의해 성장시킨 GaN 박막의 경우는 약 7.1 nm를 나타내는 반면, 본 발명에 따른 방법에 의해 성장시킨 GaN 박막의 경우는 2.67 nm로, 초기의 3분간의 성장에서 본 발명에 따른 GaN 박막 성장이 종래의 GaN 박막 성장의 경우보다 평탄한 성장면을 보임을 알 수 있다.
도 9a 및 도 9b는 각각 종래의 GaN 박막 성장방법 및 본 발명에 따른 GaN 박막 성장 방법을 통하여 3분 동안 성장된 박막과 40분 동안 성장된 박막의 10K에서 측정된 PL특성을 나타내고 있다. 도 9a와 같이 박막성장 초기(3분)에서, 종래의 방법에 의해 성장된 박막은 높은 PL 강도(91b)가 나타났으나 본 발명에 의해 성장된 박막은 PL 강도가 낮게 나타난다(91a). 이는 본 발명에 따른 방법으로 성장된 GaN 박막에는 Ga 공공과 같은 결함이 많이 형성되어 밴드 대 밴드 방출 강도가 작게 나타남을 볼 수 있다. 즉, 종래의 방법에 의한 GaN 박막에서 PL 강도가 높게 나타난 것은 GaN 박막 내에 자유 캐리어가 다량으로 존재하기 때문으로 이는 성장된 GaN 박막의 절연성을 저하시키는 원인이 된다. 이에 비해, 본 발명에 따른 방법으로 성장된 GaN 박막에서 PL 강도가 낮게 나타난 것은 자유 캐리어가 거의 존재하지 않기 때문으로 고저항 고절연성의 특성을 가짐을 나타내는 것이다. 이와 같은 특성은 도 9b에 나타난 것과 같이, 40분간 성장된 박막에서도 동일한 현상이 나타나나며, 이러한 실험 결과를 통해 박막이 성장되는 초기 성장과정에서 높은 저항을 가지게 되는 특성이 결정됨을 알 수 있었다.
이상에서 설명한 것과 같은 본 발명의 방법에 의해 성장시킨 고절연성 GaN 박막은 고절연성을 요구하는 전자소자에서 다양하게 사용될 수 있다. 특히 헤테로접합(Heterojunction) 구조를 갖는 전자소자에서 널리 사용될 수 있다. 헤테로접합은 에너지 준위가 서로 다른 물질을 접합시켜 그 사이에 웰(well)을 만들어 그 속에 전자를 저장할 수 있는 구조를 말한다. 이와 같은 헤테로 구조를 갖는 대표적인 소자로는 HFET(Heterojunction Field-Effect Transistors), MESFET(Metal Semiconductor Field Effect Transistor), MISFET(Metal Insulator Semiconductor Field Effect Transistor) 등이 있다. 또한, GaN 박막은 압전성을 가지고 표면을 따라 전파되는 파(wave)의 속도가 빠른 특성을 가지므로 고주파 영역에서 사용할 수 있는 SAW(Surface Acoustic Wave) 소자에도 적합한 재료가 된다.
도 10은 본 발명의 방법에 의해 성장된 GaN 박막이 적용될 수 있는 HFET 소자의 단면도이다. 도 10과 같이 HFET 소자는 사파이어 기판(101) 상에 저온 완충층 (101a)을 성장시킨 후 상기 완충층(101a) 상에 고절연성 GaN 박막(102)을 성장시키고, 이어 상기 고절연성 GaN 박막 상에 AlGaN 박막(103)을 성장시키고, 이어 상기 AlGaN 박막(103) 상에 드레인(drain) 전극(104a), 게이트(gate) 전극(104b) 및 소스(source) 전극(104c)이 형성시켜 완성된 구조를 갖는다. 이러한 구조에서 상기 고절연성 GaN 박막(102) 및 AlGaN 박막(103)의 계면에는 GaN 박막 및 AlGaN의 에너지 준위 차에 의해 웰(well)이 형성되며 에너지 준위가 높은 AlGaN 박막에서 에너지 준위가 낮은 GaN 박막 쪽으로 자유전자가 이동하게 된다. 이와 같이 AlGaN 박막 및 GaN 박막의 계면에는 많은 자유전자가 모여있는 전자 가스층이 형성된다. 상기 드레인 전극(104a)과 상기 소스 전극(104c) 사이에 전압이 인가되면, 전류는 드레인 전극(104a)에서 상기 전자 가스층을 통해 소스 전극(104c)으로 이동하게 된다. 이 때, GaN 박막의 절연성이 불량하게 되면, 전류가 GaN층을 통해 전달되는데 이를 누설전류라고 한다. 이와 같은 누설전류는 HFET 소자의 이득을 감소시키는 문제를 발생시킨다. 따라서, 본 발명에 따른 방법에 의해 성장시킨 고절연성 GaN을 채용하는 경우 우수한 전기적 특성을 갖는 HFET 소자를 제작할 수 있게된다.
MESFET(Metal Semiconductor Field Effect Transistor) 소자는 상기 HFET 소자의 AlGaN 박막 대신 고농도 n 도핑된 GaN 박막을 사용하며, MESFET의 경우에도 고농도 n 도핑 GaN 박막 하부의 절연성 GaN 박막으로 누설전류가 발생하지 않아야 우수한 특성의 MESFET을 제작할 수 있게된다.
또한, MISFET(Metal Insulator Semiconductor Field Effect Transistor) 소 자는 상기 HFET 소자의 AlGaN층과 게이트 전극 사이에 SiO2와 같은 절연층을 형성한 구조로서, 상기 HFET 및 MESFET과 마찬가지로 절연성 GaN 박막으로 누설전류가 발생하지 않아야 우수한 특성을 갖는 MESFET을 제작할 수 있게된다.
도 11은 본 발명의 방법에 의해 성장된 GaN 박막이 적용될 수 있는 SAW 소자의 평면도이다. 도 11과 같이 SAW 소자는 압전효과를 갖는 기판(111) 상에 금속 전극인 IDT(112)를 형성함으로써 제작할 수 있다. GaN 박막은 압전효과를 갖는 물질로서, 그 표면을 따라 전달되는 파(wave)의 속도가 우수하여 고주파 영역에 적합한 SAW 소자의 기판의 재료로 사용될 수 있다. 이와 같은 GaN 박막이 SAW 소자의 압전기판으로 사용되기 위해서는 전달되는 전기신호를 표면 탄성파로 전환하고 전환된 표면 탄성파를 다시 전기신호로 변환하는 과정에서 기판으로 흘러 들어가는 누설전류가 없어야 한다. 즉 SAW 소자의 압전기판으로 사용되기 위해서는 GaN 박막이 우수한 절연성을 갖는 것이 바람직하다. 따라서, 본 발명의 방법에 의해 제작된 고절연성 GaN 기판은 SAW 소자의 압전기판으로 사용하는데 매우 적합하다.
도 12는 종래의 방법에 의한 GaN 박막으로 제작된 SAW 소자와 본 발명에 의한 GaN 박막으로 제작된 SAW 소자의 주파수 응답 특성을 도시한 그래프이다. 도 12a와 같이, 종래의 방법에 의해 성장된 GaN 박막을 압전기판으로 사용한 SAW 소자는 중심주파수 132.15MHz에서 주기(λ=40 μm)로부터 계산된 전파속도는 5286m/s이 었다. 반면, 도 12b와 같이, 본 발명에 의한 방법으로 성장된 GaN 박막을 압전기판으로 사용한 SAW 소자의 전파속도는 중심주파수 133.57MHz에서 5342m/s로 증가되었다. 이와 같은 결과는, 종래의 방법으로 성장된 GaN 박막이 약 3.7×103Ω/sq의 면저항을 가지며, 본 발명의 방법으로 성장된 GaN 박막이 약 1×109Ω/sq의 면저항을 갖는데 그 원인이 있는 것으로, 전기 기계적 결합 계수(Electromechanical coupling coefficient : K2)값은 종래의 방법으로 성장된 GaN 박막의 경우 0.049%인데 반해, 본 발명의 방법으로 성장된 GaN 박막의 경우에는0.763%로 큰 값을 나타내었다. 이는 면저항이 증가됨으로써 삽입손실이 감소되어 특성의 향상을 가져온 것으로 분석된다.
본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니고, 첨부된 청구범위에 의해 한정하고자 하며, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 형태의 치환, 변형 및 변경이 가능하다는 것은 당 기술분야의 통상의 지식을 가진 자에게는 자명할 것이다.
이상에서 설명한 바와 같이 본 발명에 따르면, 별도의 도펀트를 도핑하지 않고서 박막 성장의 초기단계에 온도 및 성장 시간의 변화를 통해 그레인 크기를 조절함으로써 높은 면저항을 갖는 우수한 고절연성 GaN 박막을 성장시킬 수 있다. 또 한, 이와 같이 제조된 우수한 고절연성 GaN 박막을 HFET, SAW 소자에 적용함으로써 우수한 전기적 특성을 갖는 전기소자를 제작할 수 있다.

Claims (6)

  1. 제1 성장온도에서 기판 상에 완충층을 성장시키는 단계;
    상기 제1 성장온도보다 높은 제2 성장온도를 유지하는 상태에서 제1 성장시간 동안 GaN 박막을 성장시키는 제1 성장단계;
    상기 제2 성장온도보다 높은 제3 성장온도까지, 제2 성장시간 동안 온도를 상승시키면서 GaN 박막을 성장시키는 제2 성장단계; 및
    상기 제3 성장온도를 유지하는 상태에서 제3 성장시간 동안 GaN 박막을 성장시키는 제3 성장단계를 포함하는 것을 특징으로 하는 고절연성 GaN 박막의 성장 방법.
  2. 제1항에 있어서,
    상기 제1 성장단계 이전에, 상기 제2 성장온도에서 상기 완충층을 열처리하는 단계를 더 포함하는 것을 특징으로 하는 고절연성 GaN 박막의 성장 방법.
  3. 제1항에 있어서,
    상기 제2 성장온도는 약 800 내지 950℃이며, 상기 제3 성장온도는 약 1000 내지 1100℃인 것을 특징으로 하는 고절연성 GaN 박막의 성장 방법.
  4. 제1항에 있어서,
    상기 제1 성장시간은 약 3분 이하이며, 상기 제2 성장시간은 약 5분 이하인 것을 특징으로 하는 고절연성 GaN 박막의 성장 방법.
  5. 제1항 내지 제4항 중 어느 한항에 기재된 방법에 의해 제조된 고절연성 GaN 박막을 이용하여 헤테로접합을 형성시킨 전자소자.
  6. 제1항 내지 제4항 중 어느 한항에 기재된 방법에 의해 제조된 고절연성 GaN 박막을 압전기판으로 사용한 SAW 소자.
KR1020040051983A 2004-07-05 2004-07-05 고절연성 GaN 박막의 성장 방법 KR100593920B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020040051983A KR100593920B1 (ko) 2004-07-05 2004-07-05 고절연성 GaN 박막의 성장 방법
US10/965,263 US20060003556A1 (en) 2004-07-05 2004-10-15 Method of growing semi-insulating GaN layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040051983A KR100593920B1 (ko) 2004-07-05 2004-07-05 고절연성 GaN 박막의 성장 방법

Publications (2)

Publication Number Publication Date
KR20060003181A KR20060003181A (ko) 2006-01-10
KR100593920B1 true KR100593920B1 (ko) 2006-06-30

Family

ID=35514551

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040051983A KR100593920B1 (ko) 2004-07-05 2004-07-05 고절연성 GaN 박막의 성장 방법

Country Status (2)

Country Link
US (1) US20060003556A1 (ko)
KR (1) KR100593920B1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009519202A (ja) * 2005-12-12 2009-05-14 キーマ テクノロジーズ, インク. Iii族窒化物製品及び同製品の作製方法
KR101283233B1 (ko) * 2007-06-25 2013-07-11 엘지이노텍 주식회사 발광 소자 및 그 제조방법
CN101980383B (zh) * 2010-09-27 2012-12-05 湘能华磊光电股份有限公司 一种氮化镓基ⅲ-ⅴ族化合物半导体led外延片及其生长方法
EP2740122B1 (en) * 2011-06-27 2016-08-31 Thin Film Electronics ASA Short circuit reduction in an electronic component comprising a stack of layers arranged on a flexible substrate
JP5869112B2 (ja) 2011-06-27 2016-02-24 シン フイルム エレクトロニクス エイエスエイ フレキシブルな基板上に設けられた積層体を含む強誘電体メモリセル中の短絡回路の低減
US9917080B2 (en) * 2012-08-24 2018-03-13 Qorvo US. Inc. Semiconductor device with electrical overstress (EOS) protection
US9147632B2 (en) 2012-08-24 2015-09-29 Rf Micro Devices, Inc. Semiconductor device having improved heat dissipation
US9455342B2 (en) 2013-11-22 2016-09-27 Cambridge Electronics, Inc. Electric field management for a group III-nitride semiconductor device
US10062684B2 (en) 2015-02-04 2018-08-28 Qorvo Us, Inc. Transition frequency multiplier semiconductor device
US10615158B2 (en) 2015-02-04 2020-04-07 Qorvo Us, Inc. Transition frequency multiplier semiconductor device
KR101962201B1 (ko) * 2017-06-12 2019-03-26 (재)한국나노기술원 질화물계 반도체 및 그 제조방법
US10629770B2 (en) * 2017-06-30 2020-04-21 Sensor Electronic Technology, Inc. Semiconductor method having annealing of epitaxially grown layers to form semiconductor structure with low dislocation density

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09255496A (ja) * 1996-03-22 1997-09-30 Nec Corp 窒化ガリウムの結晶成長方法
JPH1032349A (ja) 1996-07-12 1998-02-03 Sony Corp 半導体の成長方法
KR20010046252A (ko) * 1999-11-11 2001-06-05 윤종용 저결함 밀도 GaN 박막의 제조 방법
KR20010047069A (ko) * 1999-11-17 2001-06-15 구자홍 질화갈륨 기판 제조방법
KR20020097292A (ko) * 2001-06-20 2002-12-31 나이넥스 주식회사 질화갈륨계 화합물 반도체 박막결정성장방법
KR20040078210A (ko) * 2003-03-03 2004-09-10 엘지전자 주식회사 화합물 반도체 기판 제조 방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010015437A1 (en) * 2000-01-25 2001-08-23 Hirotatsu Ishii GaN field-effect transistor, inverter device, and production processes therefor
JP2002057158A (ja) * 2000-08-09 2002-02-22 Sony Corp 絶縁性窒化物層及びその形成方法、半導体装置及びその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09255496A (ja) * 1996-03-22 1997-09-30 Nec Corp 窒化ガリウムの結晶成長方法
JPH1032349A (ja) 1996-07-12 1998-02-03 Sony Corp 半導体の成長方法
KR20010046252A (ko) * 1999-11-11 2001-06-05 윤종용 저결함 밀도 GaN 박막의 제조 방법
KR20010047069A (ko) * 1999-11-17 2001-06-15 구자홍 질화갈륨 기판 제조방법
KR20020097292A (ko) * 2001-06-20 2002-12-31 나이넥스 주식회사 질화갈륨계 화합물 반도체 박막결정성장방법
KR20040078210A (ko) * 2003-03-03 2004-09-10 엘지전자 주식회사 화합물 반도체 기판 제조 방법

Also Published As

Publication number Publication date
KR20060003181A (ko) 2006-01-10
US20060003556A1 (en) 2006-01-05

Similar Documents

Publication Publication Date Title
US6528387B1 (en) SOI substrate and process for preparing the same, and semiconductor device and process for preparing the same
US6501121B1 (en) Semiconductor structure
JP6304899B2 (ja) 希土類酸化物ゲート誘電体を備えた、シリコン基板上に成長したiii−n半導体素子
KR100593920B1 (ko) 고절연성 GaN 박막의 성장 방법
JP6896063B2 (ja) イオン注入を用いた高抵抗窒化物バッファ層の半導体材料成長
JP2009507362A (ja) ネイティブ基板を含む高電子移動度電子デバイス構造およびそれらを製造するための方法
US9768020B2 (en) Low defect relaxed SiGe/strained Si structures on implant anneal buffer/strain relaxed buffer layers with epitaxial rare earth oxide interlayers and methods to fabricate same
KR20060115872A (ko) 높은 k 유전체 필름
JPWO2006022453A1 (ja) GaN系電界効果トランジスタおよびその製造方法
US6495409B1 (en) MOS transistor having aluminum nitride gate structure and method of manufacturing same
JP2023509117A (ja) 電流崩壊が減少し、電力付加効率が向上した窒化ガリウム高電子移動度トランジスタ
US8748900B1 (en) Re-silicide gate electrode for III-N device on Si substrate
US8178951B2 (en) Compound semiconductor substrate and control for electrical property thereof
JP4051311B2 (ja) 窒化物系半導体の結晶成長方法
CN110838514B (zh) 一种半导体器件的外延结构及其制备方法、半导体器件
EP4411827A1 (en) Integrated circuit and method for preparing same, and power amplifier and electronic device
JP3470054B2 (ja) 窒化物系iii−v族化合物半導体装置
TWI360186B (ko)
JP4421830B2 (ja) 窒化物系iii−v族化合物半導体装置の製造方法
JP2007234986A (ja) AlN障壁層を有するGaN系電界効果トランジスタ、及びそのような電界効果トランジスタの製造方法
JPH08335695A (ja) 化合物半導体装置及びその製造方法
CN114975600A (zh) 一种高电子迁移率晶体管制备方法
JP2004023023A (ja) 窒化物半導体素子
JP2007048933A (ja) ヘテロ構造電界効果トランジスタ用エピタキシャルウェハ、ヘテロ構造電界効果トランジスタおよびヘテロ構造電界効果トランジスタ作製法
JP2000277434A (ja) 窒化物系化合物半導体及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130531

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140530

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150601

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee