JP3470054B2 - 窒化物系ｉｉｉ−ｖ族化合物半導体装置 - Google Patents
窒化物系ｉｉｉ−ｖ族化合物半導体装置Info
- Publication number
- JP3470054B2 JP3470054B2 JP37260098A JP37260098A JP3470054B2 JP 3470054 B2 JP3470054 B2 JP 3470054B2 JP 37260098 A JP37260098 A JP 37260098A JP 37260098 A JP37260098 A JP 37260098A JP 3470054 B2 JP3470054 B2 JP 3470054B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gan
- reference example
- ingan
- channel layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 150000004767 nitrides Chemical class 0.000 title claims description 37
- 239000004065 semiconductor Substances 0.000 title claims description 23
- 150000001875 compounds Chemical class 0.000 title claims description 17
- 239000000376 reactant Substances 0.000 claims description 24
- 229910052744 lithium Inorganic materials 0.000 claims description 7
- 229910052711 selenium Inorganic materials 0.000 claims description 6
- 229910052717 sulfur Inorganic materials 0.000 claims description 6
- 229910052714 tellurium Inorganic materials 0.000 claims description 6
- 229910052725 zinc Inorganic materials 0.000 claims description 6
- 229910052791 calcium Inorganic materials 0.000 claims description 4
- 239000000758 substrate Substances 0.000 description 39
- 238000000034 method Methods 0.000 description 22
- 238000009826 distribution Methods 0.000 description 14
- 230000010355 oscillation Effects 0.000 description 14
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 11
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 11
- 230000000052 comparative effect Effects 0.000 description 10
- 238000002109 crystal growth method Methods 0.000 description 10
- 230000005533 two-dimensional electron gas Effects 0.000 description 8
- 239000013078 crystal Substances 0.000 description 7
- 230000000694 effects Effects 0.000 description 7
- 238000005259 measurement Methods 0.000 description 7
- 229910052594 sapphire Inorganic materials 0.000 description 7
- 239000010980 sapphire Substances 0.000 description 7
- 125000006850 spacer group Chemical group 0.000 description 7
- 230000004888 barrier function Effects 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000005669 field effect Effects 0.000 description 4
- 238000002128 reflection high energy electron diffraction Methods 0.000 description 3
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 150000002831 nitrogen free-radicals Chemical class 0.000 description 2
- 229910002704 AlGaN Inorganic materials 0.000 description 1
- WHXSMMKQMYFTQS-UHFFFAOYSA-N Lithium Chemical compound [Li] WHXSMMKQMYFTQS-UHFFFAOYSA-N 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
Landscapes
- Junction Field-Effect Transistors (AREA)
Description
【０００１】
【発明の属する技術分野】この発明は、窒化物系III‐
Ｖ族化合物半導体装置に関し、特に、高出力，高周波お
よび高温度特性に優れた２次元電子ガスを用いた半導体
装置に関する。
Ｖ族化合物半導体装置に関し、特に、高出力，高周波お
よび高温度特性に優れた２次元電子ガスを用いた半導体
装置に関する。
【０００２】
【従来の技術】２次元電子ガスを利用する半導体デバイ
スとしては、ヘテロ構造電界効果型トランジスタ(ＨＦ
ＥＴ)，高電子移動度トランジスタ(ＨＥＭＴ),および変
調ドープ電界効果型トランジスタ(ＭＯＤＦＥＴ)が挙げ
られる。このような２次元電子ガスを利用する半導体デ
バイスでは、ＧａＡｓ系材料を用いたものが開発されて
いる。
スとしては、ヘテロ構造電界効果型トランジスタ(ＨＦ
ＥＴ)，高電子移動度トランジスタ(ＨＥＭＴ),および変
調ドープ電界効果型トランジスタ(ＭＯＤＦＥＴ)が挙げ
られる。このような２次元電子ガスを利用する半導体デ
バイスでは、ＧａＡｓ系材料を用いたものが開発されて
いる。
【０００３】従来のＧａＡｓ系ＨＦＥＴでは、一般的
に、図６に示すように、半絶縁性ＧａＡｓ基板１０１上
に、順次、アンドープＧａＡｓバッファ層１０２(膜厚
１μｍ,キャリア濃度３×１０16ｃｍ-3)、アンドープＡ
ｌＧａＡｓスペーサ層１０３(膜厚１０ｎｍ,キャリア濃
度１×１０17ｃｍ-3)、ｎ型ＡｌＧａＡｓドナー層１０
４(膜厚２０ｎｍ,キャリア濃度１×１０18ｃｍ-3)、ｎ
型ＧａＡｓキャップ層１０５(膜厚１０ｎｍ,キャリア濃
度３×１０18ｃｍ-3)が形成されている。なお、図６に
おいて、１０７はゲート電極、１０８はソース/ドレイ
ン電極である。また、５００は２次元電子ガスである。
に、図６に示すように、半絶縁性ＧａＡｓ基板１０１上
に、順次、アンドープＧａＡｓバッファ層１０２(膜厚
１μｍ,キャリア濃度３×１０16ｃｍ-3)、アンドープＡ
ｌＧａＡｓスペーサ層１０３(膜厚１０ｎｍ,キャリア濃
度１×１０17ｃｍ-3)、ｎ型ＡｌＧａＡｓドナー層１０
４(膜厚２０ｎｍ,キャリア濃度１×１０18ｃｍ-3)、ｎ
型ＧａＡｓキャップ層１０５(膜厚１０ｎｍ,キャリア濃
度３×１０18ｃｍ-3)が形成されている。なお、図６に
おいて、１０７はゲート電極、１０８はソース/ドレイ
ン電極である。また、５００は２次元電子ガスである。
【０００４】また、従来、上記ＧａＡｓ系ＨＦＥＴとほ
ぼ同様な構造をしていて、窒化物系III‐Ｖ族化合物半
導体を用いたＨＦＥＴトランジスタの構造が報告されて
いる(米国特許UＳ５１９２９８７)。この窒化物系III−
Ｖ族化合物半導体を用いたトランジスタは、図７に示す
ように、サファイヤからなる絶縁性基板２０１上に、順
次、ＡｌＮ低温成長バッファ層２０２(膜厚２０ｎｍ)、
ＧａＮバッファ層２０３(膜厚２μｍ,キャリア濃度８×
１０16ｃｍ-3)、ＡｌＧａＮドナー層２０４(膜厚２０ｎ
ｍ,キャリア濃度１×１０18ｃｍ-3)を積層した構造にな
っていて、チャネルとしてＧａＮを用いている。なお、
図７において、５００は２次元電子ガスである。
ぼ同様な構造をしていて、窒化物系III‐Ｖ族化合物半
導体を用いたＨＦＥＴトランジスタの構造が報告されて
いる(米国特許UＳ５１９２９８７)。この窒化物系III−
Ｖ族化合物半導体を用いたトランジスタは、図７に示す
ように、サファイヤからなる絶縁性基板２０１上に、順
次、ＡｌＮ低温成長バッファ層２０２(膜厚２０ｎｍ)、
ＧａＮバッファ層２０３(膜厚２μｍ,キャリア濃度８×
１０16ｃｍ-3)、ＡｌＧａＮドナー層２０４(膜厚２０ｎ
ｍ,キャリア濃度１×１０18ｃｍ-3)を積層した構造にな
っていて、チャネルとしてＧａＮを用いている。なお、
図７において、５００は２次元電子ガスである。
【０００５】また、窒化物系III−Ｖ族化合物半導体を
用いた今１つのトランジスタとして、図８に示すよう
に、絶縁性基板３０１上のＡｌＮ低温成長バッファ層３
０２(膜厚２０ｎｍ),ＧａＮバッファ層３０３(膜厚３μ
ｍ),ＡｌＮ障壁層３０４(膜厚３ｎｍ),ＧａＮチャネル
層３０５(膜厚１００ｎｍ)からなる逆構造のＨＦＥＴが
見られる(Electron.Lett.３１(１９９５)１９５１頁)。
なお、図８において、５００は２次元電子ガスである。
用いた今１つのトランジスタとして、図８に示すよう
に、絶縁性基板３０１上のＡｌＮ低温成長バッファ層３
０２(膜厚２０ｎｍ),ＧａＮバッファ層３０３(膜厚３μ
ｍ),ＡｌＮ障壁層３０４(膜厚３ｎｍ),ＧａＮチャネル
層３０５(膜厚１００ｎｍ)からなる逆構造のＨＦＥＴが
見られる(Electron.Lett.３１(１９９５)１９５１頁)。
なお、図８において、５００は２次元電子ガスである。
【０００６】
【発明が解決しようとする課題】ところで、図９に示す
ように、チャネル層として一般に用いられるＧａＮの電
子移動度は、キャリア濃度が１×１０18ｃｍ-3の場合に
約２００ｃｍ2/Ｖs、キャリア濃度が１×１０17ｃｍ-3
の場合に約４００ｃｍ2/Ｖsであり、ＳｉＣなどの他の
ワイドバンドギャップ材料に比べて電子移動度が一桁程
度大きい。もっとも、このＧａＮチャネルの電子移動度
は、ＧａＡｓ系ＨＦＥＴで用いられるＧａＡｓチャネル
の電子移動度に比べて、一桁程度小さな値になる。
ように、チャネル層として一般に用いられるＧａＮの電
子移動度は、キャリア濃度が１×１０18ｃｍ-3の場合に
約２００ｃｍ2/Ｖs、キャリア濃度が１×１０17ｃｍ-3
の場合に約４００ｃｍ2/Ｖsであり、ＳｉＣなどの他の
ワイドバンドギャップ材料に比べて電子移動度が一桁程
度大きい。もっとも、このＧａＮチャネルの電子移動度
は、ＧａＡｓ系ＨＦＥＴで用いられるＧａＡｓチャネル
の電子移動度に比べて、一桁程度小さな値になる。
【０００７】また、前記ＧａＡｓ系ＨＦＥＴでは、特開
昭６３‐１６１６７８号公報に記載されているように、
チャネルの材料として、より電子移動度の大きなＩｎＧ
ａＡｓ混晶をＡｌＧａＡｓ/ＧａＡｓ界面に挿入するこ
とも行われており、窒化物系半導体装置にも同様な手法
を用いることができると考えられた。
昭６３‐１６１６７８号公報に記載されているように、
チャネルの材料として、より電子移動度の大きなＩｎＧ
ａＡｓ混晶をＡｌＧａＡｓ/ＧａＡｓ界面に挿入するこ
とも行われており、窒化物系半導体装置にも同様な手法
を用いることができると考えられた。
【０００８】しかしながら、窒化物系III−Ｖ族半導体
装置においては、ＩｎＧａＮ混晶の結晶性あるいは平坦
性に問題があり、電子移動度が必ずしも大きくはならな
いので、ＧａＡｓ系ＨＦＥＴのＩｎＧａＡｓチャネル層
のような効果は期待できない。何故ならば、ＩｎＧａＮ
混晶の組成が場所によって不均一になるからである。
装置においては、ＩｎＧａＮ混晶の結晶性あるいは平坦
性に問題があり、電子移動度が必ずしも大きくはならな
いので、ＧａＡｓ系ＨＦＥＴのＩｎＧａＡｓチャネル層
のような効果は期待できない。何故ならば、ＩｎＧａＮ
混晶の組成が場所によって不均一になるからである。
【０００９】しかしながら、均一な組成分布を有するＩ
ｎＧａＮ混晶が得られたならば、ＧａＮチャネルより
も、電子移動度を向上させることができると考えられ
る。
ｎＧａＮ混晶が得られたならば、ＧａＮチャネルより
も、電子移動度を向上させることができると考えられ
る。
【００１０】そこで、この発明の目的は、組成分布の均
一なＩｎＧａＮ混晶を備え、チャネル電子移動度の大き
な窒化物系III‐Ｖ族化合物半導体装置を提供すること
にある。
一なＩｎＧａＮ混晶を備え、チャネル電子移動度の大き
な窒化物系III‐Ｖ族化合物半導体装置を提供すること
にある。
【００１１】
【課題を解決するための手段】発明者らが鋭意研究を重
ねた結果、上記目的を達成するためには、以下に記載す
る構造が有効であることが分かった。
ねた結果、上記目的を達成するためには、以下に記載す
る構造が有効であることが分かった。
【００１２】すなわち、請求項１の発明は、ＩｎＧａＮ
からなるＩｎＧａＮチャネル層が、ＡｌxＧａyＩｎ
1-x-yＮ(０≦ｘ≦１,０≦ｙ≦１)膜の上に形成されたサ
ーフィスリアクタント層の上に形成されていることを特
徴としている。
からなるＩｎＧａＮチャネル層が、ＡｌxＧａyＩｎ
1-x-yＮ(０≦ｘ≦１,０≦ｙ≦１)膜の上に形成されたサ
ーフィスリアクタント層の上に形成されていることを特
徴としている。
【００１３】この請求項１の発明では、ＩｎＧａＮチャ
ネル層がＡｌxＧａyＩｎ1-x-y(０≦ｘ≦１，０≦ｙ≦
１)膜の上に形成されたサーフィスリアクタント層の上
に形成されている。このように、基板とＩｎＧａＮチャ
ネル層との間に、サーフィスリアクタント層を挿入する
ことによって、３次元的な膜の成長を２次元的な膜の成
長に変えることが可能となり、ＩｎＧａＮチャネル層の
組成分布をより均一化できる。
ネル層がＡｌxＧａyＩｎ1-x-y(０≦ｘ≦１，０≦ｙ≦
１)膜の上に形成されたサーフィスリアクタント層の上
に形成されている。このように、基板とＩｎＧａＮチャ
ネル層との間に、サーフィスリアクタント層を挿入する
ことによって、３次元的な膜の成長を２次元的な膜の成
長に変えることが可能となり、ＩｎＧａＮチャネル層の
組成分布をより均一化できる。
【００１４】また、請求項２の発明は、請求項１に記載
の窒化物系III−Ｖ族化合物半導体装置において、サー
フィスリアクタント層が、Ｌｉ,Ｂｅ,Ｎａ,Ｍｇ,Ｋ,Ｃ
ａ,Ｚｎ,Ｓ,Ｓｅ,Ｔｅのうちの少なくとも１つで構成さ
れている。
の窒化物系III−Ｖ族化合物半導体装置において、サー
フィスリアクタント層が、Ｌｉ,Ｂｅ,Ｎａ,Ｍｇ,Ｋ,Ｃ
ａ,Ｚｎ,Ｓ,Ｓｅ,Ｔｅのうちの少なくとも１つで構成さ
れている。
【００１５】この請求項２の発明では、サーフィスリア
クタント層が、Ｌｉ,Ｂｅ,Ｎａ,Ｍｇ,Ｋ,Ｃａ,Ｚｎ,Ｓ,
Ｓｅ,Ｔｅのうちの少なくとも１つで構成されているか
ら、３次元的な膜の成長を２次元的な膜の成長に変える
ことができ、ＩｎＧａＮチャネル層の組成分布をより均
一化できる。
クタント層が、Ｌｉ,Ｂｅ,Ｎａ,Ｍｇ,Ｋ,Ｃａ,Ｚｎ,Ｓ,
Ｓｅ,Ｔｅのうちの少なくとも１つで構成されているか
ら、３次元的な膜の成長を２次元的な膜の成長に変える
ことができ、ＩｎＧａＮチャネル層の組成分布をより均
一化できる。
【００１６】なお、サーフィスリアクタント層をＳｉ,
Ｇｅなどで構成すると、３次元的な膜の成長を促進する
ので、サーフィスリアクタント層としては好ましくな
い。
Ｇｅなどで構成すると、３次元的な膜の成長を促進する
ので、サーフィスリアクタント層としては好ましくな
い。
【００１７】また、請求項３の発明は、請求項１または
２に記載の窒化物系III‐Ｖ族化合物半導体装置におい
て、上記サーフィスリアクタント層の表面被覆率が１以
下であることを特徴としている。
２に記載の窒化物系III‐Ｖ族化合物半導体装置におい
て、上記サーフィスリアクタント層の表面被覆率が１以
下であることを特徴としている。
【００１８】この請求項３の発明では、上記サーフィス
リアクタント層の表面被覆率が１以下であるから、その
上に成長されるＩｎＧａＮチャネル層の結晶性を劣化さ
せることがない。
リアクタント層の表面被覆率が１以下であるから、その
上に成長されるＩｎＧａＮチャネル層の結晶性を劣化さ
せることがない。
【００１９】なお、サーフィスリアクタント層の表面被
覆率が１を超えると、その上に成長されるＩｎＧａＮチ
ャネル層の結晶性が劣化する。なお、サーフィスリアク
タント層とは、結晶の表面エネルギーを変化させるため
に挿入される層のことである。
覆率が１を超えると、その上に成長されるＩｎＧａＮチ
ャネル層の結晶性が劣化する。なお、サーフィスリアク
タント層とは、結晶の表面エネルギーを変化させるため
に挿入される層のことである。
【００２０】この発明では、ＩｎＧａＮをチャネル材料
として用いているが、これは組成分布の無いＩｎＧａＮ
の移動度が、ＧａＮの移動度よりも優れているからであ
る。また、ＩｎxＧａ1-xＮの組成としては、Ｘ＞０の範
囲であればよい。
として用いているが、これは組成分布の無いＩｎＧａＮ
の移動度が、ＧａＮの移動度よりも優れているからであ
る。また、ＩｎxＧａ1-xＮの組成としては、Ｘ＞０の範
囲であればよい。
【００２１】このようにして、組成分布の無いＧａＮよ
りも移動度が大きいＩｎＧａＮ膜を得ることが可能とな
り、このＩｎＧａＮ膜をチャネル層として用いることに
よって、チャネル電子移動度の大きな窒化物系III−Ｖ
族化合物半導体装置を実現できる。
りも移動度が大きいＩｎＧａＮ膜を得ることが可能とな
り、このＩｎＧａＮ膜をチャネル層として用いることに
よって、チャネル電子移動度の大きな窒化物系III−Ｖ
族化合物半導体装置を実現できる。
【００２２】
【発明の実施の形態】以下、この発明を図示の実施の形
態に基づいて詳細に説明する。
態に基づいて詳細に説明する。
【００２３】〔第１の参考例〕
図１に、この発明の第１の参考例である窒化物系ＨＦＥ
Ｔの概要を表す断面を示す。
Ｔの概要を表す断面を示す。
【００２４】この窒化物系ＨＦＥＴは、(０００１)サフ
ァイア基板１１、膜厚２０ｎｍの低温成長ＡｌＮバッフ
ァ層１２、キャリア濃度５×１０16ｃｍ-3,膜厚２μｍ
のアンドープＧａＮバッファ層１３、膜厚２０ｎｍ/２
０ｎｍ,５周期のアンドープＧａＮ/ＩｎＮ多層膜１４が
順次積層されている。さらに、このアンドープＧａＮ/
ＩｎＮ多層膜１４の上に、キャリア濃度４×１０17ｃｍ
-3,膜厚１０ｎｍのＩｎ0.2Ｇａ0.8Ｎチャネル層１５、
キャリア濃度５×１０16ｃｍ-3,膜厚１０ｎｍのアンド
ープＧａＮスペーサ層１６、キャリア濃度２×１０18ｃ
ｍ-3,膜厚３０ｎｍのｎ型ＧａＮドナー層１７、Ｐｔ/Ａ
ｕゲート電極１８、Ｔｉ/Ａｌソース/ドレイン電極１９
が順次積層されている。なお、５０は２次元電子ガスで
ある。
ァイア基板１１、膜厚２０ｎｍの低温成長ＡｌＮバッフ
ァ層１２、キャリア濃度５×１０16ｃｍ-3,膜厚２μｍ
のアンドープＧａＮバッファ層１３、膜厚２０ｎｍ/２
０ｎｍ,５周期のアンドープＧａＮ/ＩｎＮ多層膜１４が
順次積層されている。さらに、このアンドープＧａＮ/
ＩｎＮ多層膜１４の上に、キャリア濃度４×１０17ｃｍ
-3,膜厚１０ｎｍのＩｎ0.2Ｇａ0.8Ｎチャネル層１５、
キャリア濃度５×１０16ｃｍ-3,膜厚１０ｎｍのアンド
ープＧａＮスペーサ層１６、キャリア濃度２×１０18ｃ
ｍ-3,膜厚３０ｎｍのｎ型ＧａＮドナー層１７、Ｐｔ/Ａ
ｕゲート電極１８、Ｔｉ/Ａｌソース/ドレイン電極１９
が順次積層されている。なお、５０は２次元電子ガスで
ある。
【００２５】このような層構造を形成するための結晶成
長方法としては、ＭＯＶＰＥ法，ＭＢＥ法などを用いる
ことができる。この参考例では、結晶成長方法としてＭ
ＯＶＰＥ法を用いた。ＭＯＶＰＥ法のプロセスは、以下
の通りである。
長方法としては、ＭＯＶＰＥ法，ＭＢＥ法などを用いる
ことができる。この参考例では、結晶成長方法としてＭ
ＯＶＰＥ法を用いた。ＭＯＶＰＥ法のプロセスは、以下
の通りである。
【００２６】まず、水素雰囲気中で、基板１１の温度を
１１００℃にして、基板クリーニングを１０分間だけ行
う。次に、基板１１の温度を５５０℃に設定し、低温バ
ッファ層１２を成長させた。その後、基板１１の温度を
１０００℃に設定し、ＧａＮバッファ層１３を成長させ
た。その後、７００℃でＧａＮ/ＩｎＮ多層膜１４を成
長させ、引き続き、基板温度７００℃でＩｎＧａＮチャ
ネル層１５を成長させた。その上のＧａＮスペーサ層１
６,ＧａＮドナー層１７は、基板温度を１０００℃まで
上げながら成長させた。
１１００℃にして、基板クリーニングを１０分間だけ行
う。次に、基板１１の温度を５５０℃に設定し、低温バ
ッファ層１２を成長させた。その後、基板１１の温度を
１０００℃に設定し、ＧａＮバッファ層１３を成長させ
た。その後、７００℃でＧａＮ/ＩｎＮ多層膜１４を成
長させ、引き続き、基板温度７００℃でＩｎＧａＮチャ
ネル層１５を成長させた。その上のＧａＮスペーサ層１
６,ＧａＮドナー層１７は、基板温度を１０００℃まで
上げながら成長させた。
【００２７】この参考例の窒化物系ＨＦＥＴと同一の膜
構造について、ホール測定を行った結果、室温における
移動度８００ｃｍ2/Ｖsおよび７７Ｋ(絶対温度)におけ
る移動度１２００ｃｍ2/Ｖsを確認した。
構造について、ホール測定を行った結果、室温における
移動度８００ｃｍ2/Ｖsおよび７７Ｋ(絶対温度)におけ
る移動度１２００ｃｍ2/Ｖsを確認した。
【００２８】この参考例では、ゲート長さを１μｍ,ソ
ースドレイン間距離を５μｍのＨＦＥＴとし、その特性
を評価した結果、室温において、最大発振周波数ｆmax
＝１８ＧＨｚ、トランスコンダクタンスｇm＝１５０ｍ
Ｓ/ｍｍ、温度２５０℃において、ｇm＝１００ｍＳ/ｍ
ｍを得た。
ースドレイン間距離を５μｍのＨＦＥＴとし、その特性
を評価した結果、室温において、最大発振周波数ｆmax
＝１８ＧＨｚ、トランスコンダクタンスｇm＝１５０ｍ
Ｓ/ｍｍ、温度２５０℃において、ｇm＝１００ｍＳ/ｍ
ｍを得た。
【００２９】一方、ＩｎＧａＮチャネル層１５に換え
て、ＧａＮチャネル層を採用した比較例では、室温にお
いて、最大発振周波数ｆmax ＝１５ＧＨｚ、トランスコ
ンダクタンスｇm＝１２０ｍＳ/ｍｍ、温度２００℃にお
いて、ｇm＝８０ｍＳ/ｍｍであった。したがって、この
参考例で採用したＩｎＧａＮチャネル層１５の効果を確
認できた。また、この参考例では、最大動作温度は３０
０℃であった。
て、ＧａＮチャネル層を採用した比較例では、室温にお
いて、最大発振周波数ｆmax ＝１５ＧＨｚ、トランスコ
ンダクタンスｇm＝１２０ｍＳ/ｍｍ、温度２００℃にお
いて、ｇm＝８０ｍＳ/ｍｍであった。したがって、この
参考例で採用したＩｎＧａＮチャネル層１５の効果を確
認できた。また、この参考例では、最大動作温度は３０
０℃であった。
【００３０】アンドープＩｎＧａＮチャネル層１５のキ
ャリア濃度と電子移動度は、それぞれ、４×１０17ｃｍ
-3と６００ｃｍ2/Ｖsとなっており、その電子移動度
は、ＧａＮチャネル層の約１.５倍となっていた。この
大きな移動度が、ＨＦＥＴの特性を大きく改善する原因
となっていると考えられる。
ャリア濃度と電子移動度は、それぞれ、４×１０17ｃｍ
-3と６００ｃｍ2/Ｖsとなっており、その電子移動度
は、ＧａＮチャネル層の約１.５倍となっていた。この
大きな移動度が、ＨＦＥＴの特性を大きく改善する原因
となっていると考えられる。
【００３１】また、この参考例のように、ＧａＮ/Ｉｎ
Ｎ多層膜１４の上に成長させたＩｎＧａＮチャネル層１
５の移動度と、比較例としてＧａＮバッファ層１３の上
に直接成長したＩｎＧａＮチャネル層の移動度とを比較
した。その結果、この参考例のＧａＮ/ＩｎＮ多層膜１
４上のＩｎＧａＮチャネル層１５の移動度は、上記比較
例のＧａＮ層直上のＩｎＧａＮチャネル層の移動度の２
倍であった。これは、多層構造のＧａＮ/ＩｎＮ層１４
を採用したことによって、基板１１の界面からの転位が
減少し、その結果、より組成分布の不均一が少ないＩｎ
ＧａＮチャネル層１５を作製できたからであると考えら
れる。
Ｎ多層膜１４の上に成長させたＩｎＧａＮチャネル層１
５の移動度と、比較例としてＧａＮバッファ層１３の上
に直接成長したＩｎＧａＮチャネル層の移動度とを比較
した。その結果、この参考例のＧａＮ/ＩｎＮ多層膜１
４上のＩｎＧａＮチャネル層１５の移動度は、上記比較
例のＧａＮ層直上のＩｎＧａＮチャネル層の移動度の２
倍であった。これは、多層構造のＧａＮ/ＩｎＮ層１４
を採用したことによって、基板１１の界面からの転位が
減少し、その結果、より組成分布の不均一が少ないＩｎ
ＧａＮチャネル層１５を作製できたからであると考えら
れる。
【００３２】〔第２の参考例〕
次に、この発明の第２の参考例の窒化物系ＨＦＥＴを説
明する。この第２参考例は、図１に示すＧａＮ/ＩｎＮ
多層膜１４の面内格子定数とＩｎＧａＮチャネル層１５
の面内格子定数とが一致するように、ＧａＮ/ＩｎＮ多
層膜１４のＧａＮ層,ＩｎＮ層の層厚を設定した点だけ
が、前述の第１の参考例と異なっている。
明する。この第２参考例は、図１に示すＧａＮ/ＩｎＮ
多層膜１４の面内格子定数とＩｎＧａＮチャネル層１５
の面内格子定数とが一致するように、ＧａＮ/ＩｎＮ多
層膜１４のＧａＮ層,ＩｎＮ層の層厚を設定した点だけ
が、前述の第１の参考例と異なっている。
【００３３】この参考例のような層構造を形成するため
の結晶成長方法としては、ＭＯＶＰＥ法，ＭＢＥ法など
を用いることができる。この第２参考例では、結晶成長
方法としてＭＯＶＰＥ法を用いた。
の結晶成長方法としては、ＭＯＶＰＥ法，ＭＢＥ法など
を用いることができる。この第２参考例では、結晶成長
方法としてＭＯＶＰＥ法を用いた。
【００３４】この第２参考例と同一の膜構造を用いてホ
ール測定を行った結果、室温における移動度８５０ｃｍ
2/Ｖｓおよび７７Ｋ(絶対温度)における移動度１２５０
ｃｍ2/Ｖｓを確認した。
ール測定を行った結果、室温における移動度８５０ｃｍ
2/Ｖｓおよび７７Ｋ(絶対温度)における移動度１２５０
ｃｍ2/Ｖｓを確認した。
【００３５】この参考例では、ゲート長さを１μｍ,ソ
ースドレイン間距離を５μｍのＨＦＥＴを作製し、その
特性を評価した結果、室温において、最大発振周波数ｆ
max＝２０ＧＨｚ、トランスコンダクタンスｇm＝１６０
ｍＳ/ｍｍ、温度２５０℃において、ｇm＝１０５ｍＳ/
ｍｍであった。
ースドレイン間距離を５μｍのＨＦＥＴを作製し、その
特性を評価した結果、室温において、最大発振周波数ｆ
max＝２０ＧＨｚ、トランスコンダクタンスｇm＝１６０
ｍＳ/ｍｍ、温度２５０℃において、ｇm＝１０５ｍＳ/
ｍｍであった。
【００３６】一方、ＩｎＧａＮチャネル層１５に換え
て、ＧａＮチャネル層を採用した比較例では、室温にお
いて、最大発振周波数ｆmax＝１５ＧＨｚ、トランスコ
ンダクタンスｇｍ＝１２０ｍＳ/ｍｍ、温度２００℃に
おいて、ｇm＝８０ｍＳ/ｍｍであった。したがって、こ
の参考例で採用したＩｎＧａＮチャネル層１５の効果を
確認できた。また、この参考例では、最大動作温度は３
００℃であった。
て、ＧａＮチャネル層を採用した比較例では、室温にお
いて、最大発振周波数ｆmax＝１５ＧＨｚ、トランスコ
ンダクタンスｇｍ＝１２０ｍＳ/ｍｍ、温度２００℃に
おいて、ｇm＝８０ｍＳ/ｍｍであった。したがって、こ
の参考例で採用したＩｎＧａＮチャネル層１５の効果を
確認できた。また、この参考例では、最大動作温度は３
００℃であった。
【００３７】この第２参考例においては、ＧａＮ/Ｉｎ
Ｎ多層膜１４の面内格子定数が、ＩｎＧａＮチャネル層
１５の面内格子定数と一致するように、ＧａＮ/ＩｎＮ
多層膜１４におけるＧａＮとＩｎＮの層厚を設定した。
チャネル層１５と多層膜１４の面内格子定数を一致させ
たことによって、ＩｎＧａＮチャネル層１５内に存在す
る歪を小さくすることができる。したがって、上記歪に
よって引き起こされる組成分布の不均一さを抑えること
ができ、より均質な移動度の高いＩｎＧａＮチャネル層
１５を得ることができる。その結果、この第２参考例で
は、第１参考例よりもさらに特性を改善できた。
Ｎ多層膜１４の面内格子定数が、ＩｎＧａＮチャネル層
１５の面内格子定数と一致するように、ＧａＮ/ＩｎＮ
多層膜１４におけるＧａＮとＩｎＮの層厚を設定した。
チャネル層１５と多層膜１４の面内格子定数を一致させ
たことによって、ＩｎＧａＮチャネル層１５内に存在す
る歪を小さくすることができる。したがって、上記歪に
よって引き起こされる組成分布の不均一さを抑えること
ができ、より均質な移動度の高いＩｎＧａＮチャネル層
１５を得ることができる。その結果、この第２参考例で
は、第１参考例よりもさらに特性を改善できた。
【００３８】〔第３の参考例〕
次に、図２に、この発明の第３の参考例である窒化物系
ＨＦＥＴの概要を表す断面を示す。
ＨＦＥＴの概要を表す断面を示す。
【００３９】この第３参考例の窒化物系ＨＦＥＴは、
(０００１)サファイア基板２１、膜厚２０ｎｍの低温成
長ＧａＮバッファ層２２、キャリア濃度５×１０16ｃｍ
-3,膜厚２μｍのアンドープＧａＮバッファ層２３、膜
厚２０ｎｍ/２０ｎｍ,５周期のアンドープＡｌＮ/Ｉｎ
Ｎ層２４が順次積層されている。
(０００１)サファイア基板２１、膜厚２０ｎｍの低温成
長ＧａＮバッファ層２２、キャリア濃度５×１０16ｃｍ
-3,膜厚２μｍのアンドープＧａＮバッファ層２３、膜
厚２０ｎｍ/２０ｎｍ,５周期のアンドープＡｌＮ/Ｉｎ
Ｎ層２４が順次積層されている。
【００４０】さらに、このアンドープＡｌＮ/ＩｎＮ多
層膜２４の上に、キャリア濃度４×１０17ｃｍ-3,膜厚
１０ｎｍのＩｎ0.2Ｇａ0.8Ｎチャネル層２５、キャリア
濃度５×１０16ｃｍ-3,膜厚１０ｎｍのアンドープＧａ
Ｎスペーサ層２６、キャリア濃度２×１０18ｃｍ-3,膜
厚３０ｎｍのｎ型ＧａＮドナー層２７、Ｐｔ/Ａｕゲー
ト電極２８、Ｔｉ/Ａｌソース/ドレイン電極２９が順次
積層されている。
層膜２４の上に、キャリア濃度４×１０17ｃｍ-3,膜厚
１０ｎｍのＩｎ0.2Ｇａ0.8Ｎチャネル層２５、キャリア
濃度５×１０16ｃｍ-3,膜厚１０ｎｍのアンドープＧａ
Ｎスペーサ層２６、キャリア濃度２×１０18ｃｍ-3,膜
厚３０ｎｍのｎ型ＧａＮドナー層２７、Ｐｔ/Ａｕゲー
ト電極２８、Ｔｉ/Ａｌソース/ドレイン電極２９が順次
積層されている。
【００４１】このような層構造を形成するための結晶成
長方法としては、ＭＯＶＰＥ法，ＭＢＥ法などを用いる
ことができる。この第３参考例では、結晶成長方法とし
てＭＯＶＰＥ法を用いた。ＭＯＶＰＥ法のプロセスは、
以下の通りである。
長方法としては、ＭＯＶＰＥ法，ＭＢＥ法などを用いる
ことができる。この第３参考例では、結晶成長方法とし
てＭＯＶＰＥ法を用いた。ＭＯＶＰＥ法のプロセスは、
以下の通りである。
【００４２】まず、水素雰囲気中で基板２１の温度を１
１００℃にして、基板クリーニングを１０分間行った。
次に、基板２１の温度を５５０℃に設定し、低温バッフ
ァ層２２を成長した。その後、基板２１の温度を１００
０℃に設定し、ＧａＮバッファ層２３を成長させた。そ
の後、７００℃でＡｌＮ/ＩｎＮ多層膜２４を成長さ
せ、引き続き、基板温度７００℃でＩｎＧａＮ層２５を
成長させた。その上のＧａＮスペーサ層２６の成長は基
板温度を１０００℃まで上げながら行った。
１００℃にして、基板クリーニングを１０分間行った。
次に、基板２１の温度を５５０℃に設定し、低温バッフ
ァ層２２を成長した。その後、基板２１の温度を１００
０℃に設定し、ＧａＮバッファ層２３を成長させた。そ
の後、７００℃でＡｌＮ/ＩｎＮ多層膜２４を成長さ
せ、引き続き、基板温度７００℃でＩｎＧａＮ層２５を
成長させた。その上のＧａＮスペーサ層２６の成長は基
板温度を１０００℃まで上げながら行った。
【００４３】この参考例の窒化物系ＨＦＥＴと同一の膜
構造について、ホール測定を行った結果、室温における
移動度８８０ｃｍ2/Ｖｓおよび７７Ｋ(絶対温度)におけ
る移動度１２５０ｃｍ2/Ｖｓを確認した。
構造について、ホール測定を行った結果、室温における
移動度８８０ｃｍ2/Ｖｓおよび７７Ｋ(絶対温度)におけ
る移動度１２５０ｃｍ2/Ｖｓを確認した。
【００４４】この参考例では、ゲート長さを１μｍ，ソ
ースドレイン間距離を５μｍのＨＦＥＴとし、その特性
を評価した結果、室温において、最大発振周波数ｆmax
＝１９ＧＨｚ、トランスコンダクタンスｇm＝１５５ｍ
Ｓ/ｍｍ、温度２５０℃において、ｇm＝１１０ｍＳ/ｍ
ｍであった。
ースドレイン間距離を５μｍのＨＦＥＴとし、その特性
を評価した結果、室温において、最大発振周波数ｆmax
＝１９ＧＨｚ、トランスコンダクタンスｇm＝１５５ｍ
Ｓ/ｍｍ、温度２５０℃において、ｇm＝１１０ｍＳ/ｍ
ｍであった。
【００４５】一方、ＩｎＧａＮチャネル層２５に換え
て、ＧａＮチャネル層を採用した比較例では、室温にお
いて、最大発振周波数ｆmax＝１５ＧＨｚ、トランスコ
ンダクタンスｇm＝１２０ｍＳ/ｍｍ、温度２００℃にお
いて、ｇm＝８０ｍＳ/ｍｍであった。したがって、この
第３参考例で採用したＩｎＧａＮチャネル層２５の効果
を確認できた。また、この第３参考例では、最大動作温
度は３５０℃であった。
て、ＧａＮチャネル層を採用した比較例では、室温にお
いて、最大発振周波数ｆmax＝１５ＧＨｚ、トランスコ
ンダクタンスｇm＝１２０ｍＳ/ｍｍ、温度２００℃にお
いて、ｇm＝８０ｍＳ/ｍｍであった。したがって、この
第３参考例で採用したＩｎＧａＮチャネル層２５の効果
を確認できた。また、この第３参考例では、最大動作温
度は３５０℃であった。
【００４６】また、この参考例のように、ＡｌＮ/Ｉｎ
Ｎ多層膜２４の上に成長したＩｎＧａＮチャネル層２５
の移動度と、比較例としてＧａＮバッファ層２３の上に
直接に成長させたＩｎＧａＮチャネル層の移動度とを比
較した。その結果、この参考例のＡｌＮ/ＩｎＮ多層膜
２４上のＩｎＧａＮチャネル層２５の移動度は、上記比
較例のＧａＮバッファ層２３上に直接成長させたＩｎＧ
ａＮチャネル層の移動度の１．７倍であった。これは、
多層構造のＡｌＮ/ＩｎＮ多層膜２４を採用したことに
よって、基板２１の界面からの転位が減少し、その結
果、組成分布の不均一がより少ないＩｎＧａＮチャネル
層２５を作製できたからであると考えられる。
Ｎ多層膜２４の上に成長したＩｎＧａＮチャネル層２５
の移動度と、比較例としてＧａＮバッファ層２３の上に
直接に成長させたＩｎＧａＮチャネル層の移動度とを比
較した。その結果、この参考例のＡｌＮ/ＩｎＮ多層膜
２４上のＩｎＧａＮチャネル層２５の移動度は、上記比
較例のＧａＮバッファ層２３上に直接成長させたＩｎＧ
ａＮチャネル層の移動度の１．７倍であった。これは、
多層構造のＡｌＮ/ＩｎＮ多層膜２４を採用したことに
よって、基板２１の界面からの転位が減少し、その結
果、組成分布の不均一がより少ないＩｎＧａＮチャネル
層２５を作製できたからであると考えられる。
【００４７】また、この第３参考例では、前記第１,第
２参考例が有したＧａＮ/ＩｎＮ多層膜１４のＧａＮを
ＡｌＮに換えて、ＡｌＮ/ＩｎＮ多層膜２４を採用した
から、ＩｎＧａＮチャネル層２５とその下側の層２３,
２２との電気的絶縁性をさらに高めることができる。し
たがって、このＡｌＮ/ＩｎＮ多層膜２４を採用した第
３参考例によれば、ＧａＮ/ＩｎＮ多層膜１４を採用し
た第１,第２参考例に比べて、ＩｎＧａＮチャネル層２
５の移動度を、より一層大きくすることができた。
２参考例が有したＧａＮ/ＩｎＮ多層膜１４のＧａＮを
ＡｌＮに換えて、ＡｌＮ/ＩｎＮ多層膜２４を採用した
から、ＩｎＧａＮチャネル層２５とその下側の層２３,
２２との電気的絶縁性をさらに高めることができる。し
たがって、このＡｌＮ/ＩｎＮ多層膜２４を採用した第
３参考例によれば、ＧａＮ/ＩｎＮ多層膜１４を採用し
た第１,第２参考例に比べて、ＩｎＧａＮチャネル層２
５の移動度を、より一層大きくすることができた。
【００４８】〔第４の参考例〕
次に、この発明の第４参考例の窒化物系ＨＦＥＴを説明
する。この第４参考例は、図２に示すＡｌＮ/ＩｎＮ多
層膜２４の面内格子定数とＩｎＧａＮチャネル層２５の
面内格子定数とが一致するように、ＡｌＮ/ＩｎＮ多層
膜２４のＡｌＮ層,ＩｎＮ層の層厚を設定した点だけ
が、前述の第３参考例と異なっている。
する。この第４参考例は、図２に示すＡｌＮ/ＩｎＮ多
層膜２４の面内格子定数とＩｎＧａＮチャネル層２５の
面内格子定数とが一致するように、ＡｌＮ/ＩｎＮ多層
膜２４のＡｌＮ層,ＩｎＮ層の層厚を設定した点だけ
が、前述の第３参考例と異なっている。
【００４９】このような層構造を形成するための結晶成
長方法としては、ＭＯＶＰＥ法，ＭＢＥ法などを用いる
ことができる。この第４参考例では、結晶成長方法とし
てＭＯＶＰＥ法を用いた。
長方法としては、ＭＯＶＰＥ法，ＭＢＥ法などを用いる
ことができる。この第４参考例では、結晶成長方法とし
てＭＯＶＰＥ法を用いた。
【００５０】この第４参考例と同一の膜構造を用いてホ
ール測定を行った結果、室温における移動度９５０ｃｍ
2/Ｖsおよび７７Ｋ(絶対温度)における移動度１４００
ｃｍ2/Ｖｓを確認した。
ール測定を行った結果、室温における移動度９５０ｃｍ
2/Ｖsおよび７７Ｋ(絶対温度)における移動度１４００
ｃｍ2/Ｖｓを確認した。
【００５１】この第４参考例では、ゲート長さを１μ
ｍ、ソースドレイン間距離を５μｍのＨＦＥＴを作製
し、その特性を評価した結果、室温において、最大発振
周波数ｆmax＝２１ＧＨｚ、トランスコンダクタンスｇm
＝１７０ｍＳ/ｍｍ、温度２５０℃において、ｇm＝１３
０ｍＳ/ｍｍであった。
ｍ、ソースドレイン間距離を５μｍのＨＦＥＴを作製
し、その特性を評価した結果、室温において、最大発振
周波数ｆmax＝２１ＧＨｚ、トランスコンダクタンスｇm
＝１７０ｍＳ/ｍｍ、温度２５０℃において、ｇm＝１３
０ｍＳ/ｍｍであった。
【００５２】一方、ＩｎＧａＮチャネル層２５に替え
て、ＧａＮチャネル層を採用した比較例では、室温にお
いて、最大発振周波数ｆmax＝１５ＧＨｚ、トランスコ
ンダクタンスｇm＝１２０ｍＳ/ｍｍ、温度２００℃にお
いて、ｇm＝８０ｍＳ/ｍｍであった。したがって、この
参考例で採用したＩｎＧａＮチャネル層２５の効果を確
認できた。また、この参考例では、最大動作温度は、３
８０℃であった。
て、ＧａＮチャネル層を採用した比較例では、室温にお
いて、最大発振周波数ｆmax＝１５ＧＨｚ、トランスコ
ンダクタンスｇm＝１２０ｍＳ/ｍｍ、温度２００℃にお
いて、ｇm＝８０ｍＳ/ｍｍであった。したがって、この
参考例で採用したＩｎＧａＮチャネル層２５の効果を確
認できた。また、この参考例では、最大動作温度は、３
８０℃であった。
【００５３】この第４参考例においては、ＡｌＮ/Ｉｎ
Ｎ多層膜２４の面内格子定数が、ＩｎＧａＮチャネル層
２５の面内格子定数と一致するように、ＡｌＮ/ＩｎＮ
多層膜２４のＡｌＮとＩｎＮの層厚を決めた。上記面内
格子定数の一致によって、ＩｎＧａＮチャネル層２５内
に存在する歪を小さくし、歪によって引き起こされる組
成分布の不均一さを抑えることができ、より均質な移動
度の高いＩｎＧａＮチャネル層２５を得ることができ
る。さらに、この第４参考例では、前記第３参考例と同
様に、ＡｌＮ層を採用したＡｌＮ/ＩｎＮ多層膜２４に
よる絶縁効果を発揮できる。
Ｎ多層膜２４の面内格子定数が、ＩｎＧａＮチャネル層
２５の面内格子定数と一致するように、ＡｌＮ/ＩｎＮ
多層膜２４のＡｌＮとＩｎＮの層厚を決めた。上記面内
格子定数の一致によって、ＩｎＧａＮチャネル層２５内
に存在する歪を小さくし、歪によって引き起こされる組
成分布の不均一さを抑えることができ、より均質な移動
度の高いＩｎＧａＮチャネル層２５を得ることができ
る。さらに、この第４参考例では、前記第３参考例と同
様に、ＡｌＮ層を採用したＡｌＮ/ＩｎＮ多層膜２４に
よる絶縁効果を発揮できる。
【００５４】〔第５の参考例〕
次に、図３に、この発明の第５の参考例である窒化物系
ＨＦＥＴの概要を表す断面を示す。
ＨＦＥＴの概要を表す断面を示す。
【００５５】この第５参考例の窒化物系ＨＦＥＴは、
(０００１)ＧａＮ基板３１、キャリア濃度５×１０16ｃ
ｍ-3,膜厚２μｍのアンドープＧａＮバッファ層３２、
膜厚２０ｎｍのアンドープＡｌＮ障壁層３３、膜厚１５
ｎｍのアンドープＩｎＧａＮチャネル層３４が順次積層
されている。さらに、このアンドープＩｎＧａＮチャネ
ル層３４の上に、キャリア濃度５×１０17ｃｍ-3,膜厚
３０ｎｍのＳｉドープＧａＮキャップ層３５、Ｐｔ/Ａ
ｕゲート電極３６、Ｔｉ/Ａｌソース/ドレイン電極３７
が順次積層されている。
(０００１)ＧａＮ基板３１、キャリア濃度５×１０16ｃ
ｍ-3,膜厚２μｍのアンドープＧａＮバッファ層３２、
膜厚２０ｎｍのアンドープＡｌＮ障壁層３３、膜厚１５
ｎｍのアンドープＩｎＧａＮチャネル層３４が順次積層
されている。さらに、このアンドープＩｎＧａＮチャネ
ル層３４の上に、キャリア濃度５×１０17ｃｍ-3,膜厚
３０ｎｍのＳｉドープＧａＮキャップ層３５、Ｐｔ/Ａ
ｕゲート電極３６、Ｔｉ/Ａｌソース/ドレイン電極３７
が順次積層されている。
【００５６】このような膜構造の結晶成長方法として
は、第１参考例と同様に、ＭＯＶＰＥ法，ＭＢＥ法など
を用いることができる。
は、第１参考例と同様に、ＭＯＶＰＥ法，ＭＢＥ法など
を用いることができる。
【００５７】この第５参考例の窒化物系ＨＦＥＴと同一
の膜構造について、ホール測定を行った結果、室温にお
ける移動度９００ｃｍ2/Ｖｓおよび７７Ｋ(絶対温度)に
おける移動度１３００ｃｍ2/Ｖｓを確認した。
の膜構造について、ホール測定を行った結果、室温にお
ける移動度９００ｃｍ2/Ｖｓおよび７７Ｋ(絶対温度)に
おける移動度１３００ｃｍ2/Ｖｓを確認した。
【００５８】この参考例では、ゲート長さを１μｍ,ソ
ースドレイン間距離を５μｍのＨＦＥＴとし、その特性
を評価した結果、室温において、最大発振周波数ｆmax
＝１９ＧＨｚ、トランスコンダクタンスｇm＝１５５ｍ
Ｓ/ｍｍ、温度２５０℃において、ｇm＝１１０ｍＳ/ｍ
ｍであった。一方、アンドープＩｎＧａＮチャネル層３
４に替えて、ＧａＮチャネル層を採用した場合には、室
温において、最大発振周波数ｆmax＝１５ＧＨｚ、トラ
ンスコンダクタンスｇm＝１２０ｍＳ/ｍｍ、温度２００
℃において、ｇm＝８０ｍＳ/ｍｍであった。
ースドレイン間距離を５μｍのＨＦＥＴとし、その特性
を評価した結果、室温において、最大発振周波数ｆmax
＝１９ＧＨｚ、トランスコンダクタンスｇm＝１５５ｍ
Ｓ/ｍｍ、温度２５０℃において、ｇm＝１１０ｍＳ/ｍ
ｍであった。一方、アンドープＩｎＧａＮチャネル層３
４に替えて、ＧａＮチャネル層を採用した場合には、室
温において、最大発振周波数ｆmax＝１５ＧＨｚ、トラ
ンスコンダクタンスｇm＝１２０ｍＳ/ｍｍ、温度２００
℃において、ｇm＝８０ｍＳ/ｍｍであった。
【００５９】〔第６の参考例〕
次に、図４に、この発明の第６の参考例である窒化物系
ＨＦＥＴの概要を表す断面を示す。
ＨＦＥＴの概要を表す断面を示す。
【００６０】この第６参考例の窒化物系ＨＦＥＴは、
(０００１)ＧａＮラテラル成長基板４１、キャリア濃度
５×１０16ｃｍ-3,膜厚２μｍのアンドープＧａＮバッ
ファ層４２、膜厚２０ｎｍのアンドープＡｌＮ障壁層４
３、膜厚１５ｎｍのアンドープＩｎＧａＮチャネル層４
４が順次積層されている。
(０００１)ＧａＮラテラル成長基板４１、キャリア濃度
５×１０16ｃｍ-3,膜厚２μｍのアンドープＧａＮバッ
ファ層４２、膜厚２０ｎｍのアンドープＡｌＮ障壁層４
３、膜厚１５ｎｍのアンドープＩｎＧａＮチャネル層４
４が順次積層されている。
【００６１】さらに、このＩｎＧａＮチャネル層４４の
上に、キャリア濃度５×１０17ｃｍ-3,膜厚１０ｎｍの
ＳｉドープＧａＮキャップ層４５、Ｐｔ/Ａｕゲート電
極４６、Ｔｉ/Ａｌソース/ドレイン電極４７が順次積層
されている。
上に、キャリア濃度５×１０17ｃｍ-3,膜厚１０ｎｍの
ＳｉドープＧａＮキャップ層４５、Ｐｔ/Ａｕゲート電
極４６、Ｔｉ/Ａｌソース/ドレイン電極４７が順次積層
されている。
【００６２】上記(０００１)ＧａＮラテラル成長基板４
１の製造方法としては、Ｊｐｎ.Ｊ.Ａｐｐｌ.Ｐｈｙ
ｓ．Ｖｏｌ.３６(１９９７)８９９頁に開示された方法
がある。また、上記膜構造の結晶成長方法としては、上
述した第１参考例と同様に、ＭＯＶＰＥ法，ＭＢＥ法な
どを用いることができる。
１の製造方法としては、Ｊｐｎ.Ｊ.Ａｐｐｌ.Ｐｈｙ
ｓ．Ｖｏｌ.３６(１９９７)８９９頁に開示された方法
がある。また、上記膜構造の結晶成長方法としては、上
述した第１参考例と同様に、ＭＯＶＰＥ法，ＭＢＥ法な
どを用いることができる。
【００６３】この参考例の窒化物系ＨＦＥＴと同一の膜
構造について、ホール測定を行った結果、室温における
移動度８８０ｃｍ2/Ｖｓおよび７７Ｋ(絶対温度)におけ
る移動度１２５０ｃｍ2/Ｖsを確認した。
構造について、ホール測定を行った結果、室温における
移動度８８０ｃｍ2/Ｖｓおよび７７Ｋ(絶対温度)におけ
る移動度１２５０ｃｍ2/Ｖsを確認した。
【００６４】この参考例では、ゲート長さを１μｍ、ソ
ースドレイン間距離を５μｍのＨＦＥＴとし、その特性
を評価した結果、室温において、最大発振周波数ｆmax
＝１９ＧＨｚ、トランスコンダクタンスｇm＝１５５ｍ
Ｓ/ｍｍ、温度２５０℃において、ｇm＝１１０ｍＳ/ｍ
ｍであった。
ースドレイン間距離を５μｍのＨＦＥＴとし、その特性
を評価した結果、室温において、最大発振周波数ｆmax
＝１９ＧＨｚ、トランスコンダクタンスｇm＝１５５ｍ
Ｓ/ｍｍ、温度２５０℃において、ｇm＝１１０ｍＳ/ｍ
ｍであった。
【００６５】一方、上記ＩｎＧａＮチャネル層４４に替
えて、ＧａＮチャネル層を採用した比較例では、室温に
おいて、最大発振周波数ｆmax＝１５ＧＨｚ、トランス
コンダクタンスｇm＝１２０ｍＳ/ｍｍ、温度２００℃に
おいて、ｇm＝８０ｍＳ/ｍｍであった。
えて、ＧａＮチャネル層を採用した比較例では、室温に
おいて、最大発振周波数ｆmax＝１５ＧＨｚ、トランス
コンダクタンスｇm＝１２０ｍＳ/ｍｍ、温度２００℃に
おいて、ｇm＝８０ｍＳ/ｍｍであった。
【００６６】〔実施形態〕
次に、図５に、この発明の実施の形態である窒化物系Ｈ
ＦＥＴの概要を表す断面を示す。
ＦＥＴの概要を表す断面を示す。
【００６７】この実施形態の窒化物系ＨＦＥＴは、サフ
ァイア基板５１、膜厚２０ｎｍのアンドープＧａＮ低温
バッファ層５２、キャリア濃度５×１０16ｃｍ-3,膜厚
１μｍのアンドープＧａＮバッファ層５３、被覆率０．
３３のＬｉ原子からなるサーフィスリアクタント層５４
が順次積層されている。
ァイア基板５１、膜厚２０ｎｍのアンドープＧａＮ低温
バッファ層５２、キャリア濃度５×１０16ｃｍ-3,膜厚
１μｍのアンドープＧａＮバッファ層５３、被覆率０．
３３のＬｉ原子からなるサーフィスリアクタント層５４
が順次積層されている。
【００６８】さらに、このサーフィスリアクタント層５
４の上に、膜厚３０ｎｍのアンドープＩｎＧａＮチャネ
ル層５５、キャリア濃度５×１０17ｃｍ-3,膜厚１０ｎ
ｍのＳｉドープＧａＮキャップ層５６、Ｐｔ/Ａｕゲー
ト電極５７、Ｔｉ/Ａｌソース/ドレイン電極５８が順次
積層されている。
４の上に、膜厚３０ｎｍのアンドープＩｎＧａＮチャネ
ル層５５、キャリア濃度５×１０17ｃｍ-3,膜厚１０ｎ
ｍのＳｉドープＧａＮキャップ層５６、Ｐｔ/Ａｕゲー
ト電極５７、Ｔｉ/Ａｌソース/ドレイン電極５８が順次
積層されている。
【００６９】この実施形態では、ＲＦ‐ＭＢＥ法により
膜構造を作製した。ＲＦ−ＭＢＥ法のプロセスは以下の
通りである。
膜構造を作製した。ＲＦ−ＭＢＥ法のプロセスは以下の
通りである。
【００７０】まず始めに、真空中で基板５１の温度を８
００℃にして、基板クリーニングを１０分間行う。次
に、基板５１の温度を５５０℃に設定し、結晶成長を良
くするために、窒素ラジカルを基板５１に照射して、基
板表面を窒化する。その後、ＧａＮ(またはＡｌＮ)低温
バッファ層５２を成長した。次に、窒素ラジカルを照射
しながら基板温度を７５０℃まで上昇し、ＧａＮバッフ
ァ層５３を成長した。そして、このＧａＮバッファ層５
３を成長させた後、基板温度を６００℃に設定し、Ｌｉ
ビームを照射し、所望の表面被覆率となるように、ＲＨ
ＥＥＤ(反射高速電子線回折)の表面再構成パターンを用
いて調整した。この所望の表面被覆率は、ＲＨＥＥＤの
再構成パターンから求めた。そして、引き続き、基板温
度６００℃で、ＩｎＧａＮチャネル層５５を成長させ、
最後に、基板温度を７５０℃まで上げながら、ＧａＮキ
ャップ層５６を成長させた。
００℃にして、基板クリーニングを１０分間行う。次
に、基板５１の温度を５５０℃に設定し、結晶成長を良
くするために、窒素ラジカルを基板５１に照射して、基
板表面を窒化する。その後、ＧａＮ(またはＡｌＮ)低温
バッファ層５２を成長した。次に、窒素ラジカルを照射
しながら基板温度を７５０℃まで上昇し、ＧａＮバッフ
ァ層５３を成長した。そして、このＧａＮバッファ層５
３を成長させた後、基板温度を６００℃に設定し、Ｌｉ
ビームを照射し、所望の表面被覆率となるように、ＲＨ
ＥＥＤ(反射高速電子線回折)の表面再構成パターンを用
いて調整した。この所望の表面被覆率は、ＲＨＥＥＤの
再構成パターンから求めた。そして、引き続き、基板温
度６００℃で、ＩｎＧａＮチャネル層５５を成長させ、
最後に、基板温度を７５０℃まで上げながら、ＧａＮキ
ャップ層５６を成長させた。
【００７１】この実施形態の窒化物系ＨＦＥＴと同一の
膜構造について、ホール測定を行った結果、室温におけ
る移動度８００ｃｍ2/Ｖsおよび７７Ｋ(絶対温度)にお
ける移動度１１５０ｃｍ2/Ｖsを確認した。
膜構造について、ホール測定を行った結果、室温におけ
る移動度８００ｃｍ2/Ｖsおよび７７Ｋ(絶対温度)にお
ける移動度１１５０ｃｍ2/Ｖsを確認した。
【００７２】この実施形態では、ゲート長さを１μｍ、
ソースドレイン間距離を５μｍのＨＦＥＴとし、その特
性を評価した結果、室温において、最大発振周波数ｆma
x＝１８ＧＨｚ、トランスコンダクタンスｇm＝１５５ｍ
Ｓ/ｍｍ、温度２５０℃において、ｇm＝１０５ｍＳ/ｍ
ｍであった。
ソースドレイン間距離を５μｍのＨＦＥＴとし、その特
性を評価した結果、室温において、最大発振周波数ｆma
x＝１８ＧＨｚ、トランスコンダクタンスｇm＝１５５ｍ
Ｓ/ｍｍ、温度２５０℃において、ｇm＝１０５ｍＳ/ｍ
ｍであった。
【００７３】一方、ＩｎＧａＮチャネル層５５に替え
て、ＧａＮチャネル層を採用した比較例では、室温にお
いて、最大発振周波数ｆmax＝１５ＧＨｚ、トランスコ
ンダクタンスｇm＝１２０ｍＳ/ｍｍ、温度２００℃にお
いて、ｇm＝８０ｍＳ/ｍｍであった。したがって、この
実施形態で採用したＩｎＧａＮチャネル層５５の効果を
確認できた。また、この実施形態では、最大動作温度
は、２８０℃であった。
て、ＧａＮチャネル層を採用した比較例では、室温にお
いて、最大発振周波数ｆmax＝１５ＧＨｚ、トランスコ
ンダクタンスｇm＝１２０ｍＳ/ｍｍ、温度２００℃にお
いて、ｇm＝８０ｍＳ/ｍｍであった。したがって、この
実施形態で採用したＩｎＧａＮチャネル層５５の効果を
確認できた。また、この実施形態では、最大動作温度
は、２８０℃であった。
【００７４】なお、この実施形態では、サーフィスリア
クタント層５４として、被覆率０．３３のＬｉ原子を用
いたが、これ以外の被覆率１以下のＢｅ,Ｎａ,Ｍｇ,Ｋ,
Ｃａ,Ｚｎ,Ｓ,Ｓｅ,Ｔｅ原子を用いても同様の効果が得
られた。
クタント層５４として、被覆率０．３３のＬｉ原子を用
いたが、これ以外の被覆率１以下のＢｅ,Ｎａ,Ｍｇ,Ｋ,
Ｃａ,Ｚｎ,Ｓ,Ｓｅ,Ｔｅ原子を用いても同様の効果が得
られた。
【００７５】尚、上記第１〜第６参考例,上記実施形態
では、２次元電子ガスを利用する半導体装置をヘテロ構
造電界効果型トランジスタ(ＨＦＥＴ)としたが、高電子
移動度トランジスタ(ＨＥＭＴ),および変調ドープ電界
効果型トランジスタ(ＭＯＤＦＥＴ)にも適用できる。
では、２次元電子ガスを利用する半導体装置をヘテロ構
造電界効果型トランジスタ(ＨＦＥＴ)としたが、高電子
移動度トランジスタ(ＨＥＭＴ),および変調ドープ電界
効果型トランジスタ(ＭＯＤＦＥＴ)にも適用できる。
【００７６】
【発明の効果】以上より明らかなように、請求項１の発
明は、ＩｎＧａＮチャネル層がＡｌxＧａyＩｎ1-x-y(０
≦ｘ≦１，０≦ｙ≦１)膜の上に形成されたサーフィス
リアクタント層の上に形成されている。このように、基
板とＩｎＧａＮチャネル層との間に、サーフィスリアク
タント層を挿入することによって、３次元的な膜の成長
を２次元的な膜の成長に変えることが可能となり、Ｉｎ
ＧａＮチャネル層の組成分布をより均一化できる。
明は、ＩｎＧａＮチャネル層がＡｌxＧａyＩｎ1-x-y(０
≦ｘ≦１，０≦ｙ≦１)膜の上に形成されたサーフィス
リアクタント層の上に形成されている。このように、基
板とＩｎＧａＮチャネル層との間に、サーフィスリアク
タント層を挿入することによって、３次元的な膜の成長
を２次元的な膜の成長に変えることが可能となり、Ｉｎ
ＧａＮチャネル層の組成分布をより均一化できる。
【００７７】また、請求項２の発明は、請求項１に記載
の窒化物系III−Ｖ族化合物半導体装置において、サー
フィスリアクタント層が、Ｌｉ,Ｂｅ,Ｎａ,Ｍｇ,Ｋ,Ｃ
ａ,Ｚｎ,Ｓ,Ｓｅ,Ｔｅのうちの少なくとも１つで構成さ
れている。
の窒化物系III−Ｖ族化合物半導体装置において、サー
フィスリアクタント層が、Ｌｉ,Ｂｅ,Ｎａ,Ｍｇ,Ｋ,Ｃ
ａ,Ｚｎ,Ｓ,Ｓｅ,Ｔｅのうちの少なくとも１つで構成さ
れている。
【００７８】この請求項２の発明では、サーフィスリア
クタント層が、Ｌｉ,Ｂｅ,Ｎａ,Ｍｇ,Ｋ,Ｃａ,Ｚｎ,Ｓ,
Ｓｅ,Ｔｅのうちの少なくとも１つで構成されているか
ら、３次元的な膜の成長を２次元的な膜の成長に変える
ことができ、ＩｎＧａＮチャネル層の組成分布をより均
一化できる。
クタント層が、Ｌｉ,Ｂｅ,Ｎａ,Ｍｇ,Ｋ,Ｃａ,Ｚｎ,Ｓ,
Ｓｅ,Ｔｅのうちの少なくとも１つで構成されているか
ら、３次元的な膜の成長を２次元的な膜の成長に変える
ことができ、ＩｎＧａＮチャネル層の組成分布をより均
一化できる。
【００７９】なお、サーフィスリアクタント層をＳｉ,
Ｇｅなどで構成すると、３次元的な膜の成長を促進する
ので、サーフィスリアクタント層としては好ましくな
い。
Ｇｅなどで構成すると、３次元的な膜の成長を促進する
ので、サーフィスリアクタント層としては好ましくな
い。
【００８０】また、請求項３の発明は、請求項１または
２に記載の窒化物系III‐Ｖ族化合物半導体装置におい
て、上記サーフィスリアクタント層の表面被覆率が１以
下であるから、その上に成長されるＩｎＧａＮチャネル
層の結晶性を劣化させることがない。
２に記載の窒化物系III‐Ｖ族化合物半導体装置におい
て、上記サーフィスリアクタント層の表面被覆率が１以
下であるから、その上に成長されるＩｎＧａＮチャネル
層の結晶性を劣化させることがない。
【００８１】この発明では、ＩｎＧａＮをチャネル材料
として用いているが、これは組成分布の無いＩｎＧａＮ
の移動度が、ＧａＮの移動度よりも優れているからであ
る。また、ＩｎxＧａ1-xＮの組成としては、Ｘ＞０の範
囲であればよい。
として用いているが、これは組成分布の無いＩｎＧａＮ
の移動度が、ＧａＮの移動度よりも優れているからであ
る。また、ＩｎxＧａ1-xＮの組成としては、Ｘ＞０の範
囲であればよい。
【００８２】このようにして、組成分布の無いＧａＮよ
りも移動度が大きいＩｎＧａＮ膜を得ることが可能とな
り、このＩｎＧａＮ膜をチャネル層として用いることに
よって、チャネル電子移動度の大きな窒化物系III−Ｖ
族化合物半導体装置を実現できる。
りも移動度が大きいＩｎＧａＮ膜を得ることが可能とな
り、このＩｎＧａＮ膜をチャネル層として用いることに
よって、チャネル電子移動度の大きな窒化物系III−Ｖ
族化合物半導体装置を実現できる。
【図１】 この発明の窒化物系III−Ｖ族化合物半導体
装置の第１参考例であるＨＦＥＴの素子構造を表す断面
図である。
装置の第１参考例であるＨＦＥＴの素子構造を表す断面
図である。
【図２】 この発明の第３参考例のＨＦＥＴの素子構造
を表す断面図である。
を表す断面図である。
【図３】 この発明の第５参考例のＨＦＥＴの素子構造
を表す断面図である。
を表す断面図である。
【図４】 この発明の第６参考例のＨＦＥＴの素子構造
を表す断面図である。
を表す断面図である。
【図５】 この発明の実施形態のＨＦＥＴの素子構造を
表す断面図である。
表す断面図である。
【図６】 従来のＧａＡｓ系ＨＦＥＴの構造を示す図で
ある。
ある。
【図７】 ＧａＮ系ＨＦＥＴの従来例を示す図である。
【図８】 ＧａＮ系逆構造ＨＦＥＴの従来例を示す図で
ある。
ある。
【図９】 ＧａＮにおけるキャリア濃度と移動度の関係
を示す図である。
を示す図である。
１１…(０００１)サファイア基板、１２…低温成長Ａｌ
Ｎバッファ層、１３…アンドープＧａＮバッファ層、１
４…アンドープＧａＮ/ＩｎＮ層、１５…アンドープＩ
ｎＧａＮチャネル層、１６…アンドープＧａＮスペーサ
ー層、１７…ｎ型ＧａＮドナー層、１８…ゲート電極、
１９…ソース/ドレイン電極、２１…(０００１)サファ
イア基板、２２…低温成長ＧａＮバッファ層、２３…ア
ンドープＧａＮバッファ層、２４…ＡｌＮ/ＩｎＮ層、
２５…アンドープＩｎＧａＮチャネル層、２６…アンド
ープＧａＮスペーサー層、２７…ｎ型ＧａＮドナー層、
２８…ゲート電極、２９…ソース/ドレイン電極、３１
…(０００１)ＧａＮ基板、３２…アンドープＧａＮバッ
ファ層、３３…アンドープＡｌＮ障壁層、３４…アンド
ープＩｎＧａＮチャネル層、３５…ＳｉドープＧａＮキ
ャップ層、３６…Ｐｔ/Ａuゲート電極、３７…Ｔｉ/Ａ
ｌソース/ドレイン電極、４１…(０００１)ＧａＮラテ
ラル成長基板、４２…アンドープＧａＮバッファ層、４
３…アンドープＡｌＮ障壁層、４４…アンドープＩｎＧ
ａＮチャネル層、４５…ＳｉドープＧａＮキャップ層、
４６…Ｐｔ/Ａuゲート電極、４７…Ｔｉ/Ａｌソース/ド
レイン電極、５１…サファイア基板、５２…アンドープ
ＧａＮ低温バッファ層、５３…アンドープＧａＮバッフ
ァ層、５４…サーフィスリアクタント層、５５…アンド
ープＩｎＧａＮチャネル層、５６…ＳiドープＧａＮキ
ャップ層、５７…Ｐｔ/Ａｕゲート電極、５８…Ｔｉ/Ａ
ｌソース/ドレイン電極。
Ｎバッファ層、１３…アンドープＧａＮバッファ層、１
４…アンドープＧａＮ/ＩｎＮ層、１５…アンドープＩ
ｎＧａＮチャネル層、１６…アンドープＧａＮスペーサ
ー層、１７…ｎ型ＧａＮドナー層、１８…ゲート電極、
１９…ソース/ドレイン電極、２１…(０００１)サファ
イア基板、２２…低温成長ＧａＮバッファ層、２３…ア
ンドープＧａＮバッファ層、２４…ＡｌＮ/ＩｎＮ層、
２５…アンドープＩｎＧａＮチャネル層、２６…アンド
ープＧａＮスペーサー層、２７…ｎ型ＧａＮドナー層、
２８…ゲート電極、２９…ソース/ドレイン電極、３１
…(０００１)ＧａＮ基板、３２…アンドープＧａＮバッ
ファ層、３３…アンドープＡｌＮ障壁層、３４…アンド
ープＩｎＧａＮチャネル層、３５…ＳｉドープＧａＮキ
ャップ層、３６…Ｐｔ/Ａuゲート電極、３７…Ｔｉ/Ａ
ｌソース/ドレイン電極、４１…(０００１)ＧａＮラテ
ラル成長基板、４２…アンドープＧａＮバッファ層、４
３…アンドープＡｌＮ障壁層、４４…アンドープＩｎＧ
ａＮチャネル層、４５…ＳｉドープＧａＮキャップ層、
４６…Ｐｔ/Ａuゲート電極、４７…Ｔｉ/Ａｌソース/ド
レイン電極、５１…サファイア基板、５２…アンドープ
ＧａＮ低温バッファ層、５３…アンドープＧａＮバッフ
ァ層、５４…サーフィスリアクタント層、５５…アンド
ープＩｎＧａＮチャネル層、５６…ＳiドープＧａＮキ
ャップ層、５７…Ｐｔ/Ａｕゲート電極、５８…Ｔｉ/Ａ
ｌソース/ドレイン電極。
フロントページの続き
(56)参考文献 特開 平10−41230（ＪＰ，Ａ)
特開 平９−199759（ＪＰ，Ａ)
特開 平10−214999（ＪＰ，Ａ)
電子情報通信学会論文誌，日本，1998
年 １月25日，Ｖｏｌ．Ｊ81−Ｃ−Ｉ
Ｉ，Ｎｏ．１，ｐ．58−64
ＷＩＬＬＩＡＭ Ａ，Ｄｏｏｌｉｔｔ
ｌｅ ｅｔ．ａｌ，Ｇｒｏｗｔｈ ｏｆ
ＧａＮ ｏｎ ｌｉｔｈｉｕｍ ｇａ
ｌｌａｔｅ ｓｕｂｓｔｒａｔｅｓ ｆ
ｏｒ ｄｅｖｅｌｏｐｍｅｎｔ ｏｆ
ａ ＧａＮ ｔｈｉｎ ｃｏｍｐｌｉａ
ｎｔ ｓｕｂｓｔｒａｔｅ，Ｊｏｕｒｎ
ａｌ ｏｆ Ｖａｃｕｕｍ Ｓｃｉｅｎ
ｃｅ ＆ Ｔｅｃｈｎｏｌｏｇｙ Ｂ,
米国，1998年 ６月，Ｖｏｌ．16，Ｎ
ｏ．３，ｐ．1300−1304
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 21/338
H01L 29/778
H01L 29/812
Claims (3)
- 【請求項１】 ＩｎＧａＮからなるＩｎＧａＮチャネル
層が、ＡｌxＧａyＩｎ1-x-yＮ(０≦ｘ≦１,０≦ｙ≦１)
膜の上に形成されたサーフィスリアクタント層の上に形
成されていることを特徴とする窒化物系III‐Ｖ族化合
物半導体装置。 - 【請求項２】 請求項１に記載の窒化物系III−Ｖ族化
合物半導体装置において、 上記サーフィスリアクタント層が、Ｌｉ,Ｂｅ,Ｎａ,Ｍ
ｇ,Ｋ,Ｃａ,Ｚｎ,Ｓ,Ｓe,Ｔｅのうちの少なくとも１つ
で構成されていることを特徴とする窒化物系III−Ｖ族
化合物半導体装置。 - 【請求項３】 請求項１または２に記載の窒化物系III
‐Ｖ族化合物半導体装置において、 上記サーフィスリアクタント層の表面被覆率が１以下で
あることを特徴とする窒化物系III‐Ｖ族化合物半導体
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP37260098A JP3470054B2 (ja) | 1998-12-28 | 1998-12-28 | 窒化物系ｉｉｉ−ｖ族化合物半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP37260098A JP3470054B2 (ja) | 1998-12-28 | 1998-12-28 | 窒化物系ｉｉｉ−ｖ族化合物半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000196067A JP2000196067A (ja) | 2000-07-14 |
| JP3470054B2 true JP3470054B2 (ja) | 2003-11-25 |
Family
ID=18500726
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP37260098A Expired - Fee Related JP3470054B2 (ja) | 1998-12-28 | 1998-12-28 | 窒化物系ｉｉｉ−ｖ族化合物半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3470054B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6727531B1 (en) | 2000-08-07 | 2004-04-27 | Advanced Technology Materials, Inc. | Indium gallium nitride channel high electron mobility transistors, and method of making the same |
| CN1333471C (zh) * | 2004-03-12 | 2007-08-22 | 广镓光电股份有限公司 | 发光半导体装置的缓冲层 |
| KR100513923B1 (ko) * | 2004-08-13 | 2005-09-08 | 재단법인서울대학교산학협력재단 | 질화물 반도체층을 성장시키는 방법 및 이를 이용하는 질화물 반도체 발광소자 |
| US7253454B2 (en) | 2005-03-03 | 2007-08-07 | Cree, Inc. | High electron mobility transistor |
| JP5159040B2 (ja) * | 2005-03-31 | 2013-03-06 | 株式会社光波 | 低温成長バッファ層の形成方法および発光素子の製造方法 |
| JP2007088426A (ja) * | 2005-08-25 | 2007-04-05 | Furukawa Electric Co Ltd:The | 半導体電子デバイス |
| JP6996436B2 (ja) * | 2018-07-05 | 2022-01-17 | 日本電信電話株式会社 | 層状物質積層構造およびその作製方法 |
-
1998
- 1998-12-28 JP JP37260098A patent/JP3470054B2/ja not_active Expired - Fee Related
Non-Patent Citations (2)
| Title |
|---|
| ＷＩＬＬＩＡＭ Ａ，Ｄｏｏｌｉｔｔｌｅ ｅｔ．ａｌ，Ｇｒｏｗｔｈ ｏｆ ＧａＮ ｏｎ ｌｉｔｈｉｕｍ ｇａｌｌａｔｅ ｓｕｂｓｔｒａｔｅｓ ｆｏｒ ｄｅｖｅｌｏｐｍｅｎｔ ｏｆ ａ ＧａＮ ｔｈｉｎ ｃｏｍｐｌｉａｎｔ ｓｕｂｓｔｒａｔｅ，Ｊｏｕｒｎａｌ ｏｆ Ｖａｃｕｕｍ Ｓｃｉｅｎｃｅ ＆ Ｔｅｃｈｎｏｌｏｇｙ Ｂ，米国，１９９８年 ６月，Ｖｏｌ．１６，Ｎｏ．３，ｐ．１３００−１３０４ |
| 電子情報通信学会論文誌，日本，１９９８年 １月２５日，Ｖｏｌ．Ｊ８１−Ｃ−ＩＩ，Ｎｏ．１，ｐ．５８−６４ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000196067A (ja) | 2000-07-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6177685B1 (en) | Nitride-type III-V HEMT having an InN 2DEG channel layer | |
| US7550784B2 (en) | Nitride-based transistors and methods of fabrication thereof using non-etched contact recesses | |
| JP3708810B2 (ja) | 窒化物系ｉｉｉ−ｖ族化合物半導体装置 | |
| US7544963B2 (en) | Binary group III-nitride based high electron mobility transistors | |
| Keller et al. | Gallium nitride based high power heterojunction field effect transistors: Process development and present status at UCSB | |
| JP4530171B2 (ja) | 半導体装置 | |
| JP3428962B2 (ja) | ＧａＮ系高移動度トランジスタ | |
| USRE44538E1 (en) | Indium gallium nitride channel high electron mobility transistors, and method of making the same | |
| US20060244010A1 (en) | Aluminum free group III-nitride based high electron mobility transistors and methods of fabricating same | |
| US20040056273A1 (en) | High-electron mobility transistor with zinc oxide | |
| JP3960957B2 (ja) | 半導体電子デバイス | |
| US20040155260A1 (en) | High electron mobility devices | |
| US20120299060A1 (en) | Nitride semiconductor device and manufacturing method thereof | |
| JP2003059948A (ja) | 半導体装置及びその製造方法 | |
| JP2001230407A (ja) | 半導体装置 | |
| KR20070091629A (ko) | 질화물계 트랜지스터를 위한 캡층 및/또는 패시베이션층,트랜지스터 구조 및 그 제조방법 | |
| JP2000277724A (ja) | 電界効果トランジスタとそれを備えた半導体装置及びその製造方法 | |
| US6355951B1 (en) | Field effect semiconductor device | |
| JP2004296717A (ja) | 窒化物系半導体を含む積層体およびそれを用いた電子素子 | |
| JP3470054B2 (ja) | 窒化物系ｉｉｉ−ｖ族化合物半導体装置 | |
| JP4072858B2 (ja) | 窒化物系ｉｉｉ−ｖ族化合物半導体装置 | |
| JPH05335346A (ja) | 半導体装置及びその製造方法 | |
| JP2005129856A (ja) | 半導体電子デバイス | |
| US20230299146A1 (en) | Semiconductor structures | |
| US20230089714A1 (en) | Iii-nitride/gallium oxide based high electron mobility transistors |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080905 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080905 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090905 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090905 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100905 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110905 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120905 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130905 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |