KR100432496B1 - 어닐 웨이퍼의 제조 방법 - Google Patents
어닐 웨이퍼의 제조 방법 Download PDFInfo
- Publication number
- KR100432496B1 KR100432496B1 KR10-2002-0046299A KR20020046299A KR100432496B1 KR 100432496 B1 KR100432496 B1 KR 100432496B1 KR 20020046299 A KR20020046299 A KR 20020046299A KR 100432496 B1 KR100432496 B1 KR 100432496B1
- Authority
- KR
- South Korea
- Prior art keywords
- heat treatment
- temperature
- gas
- wafer
- silicon wafer
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 15
- 238000010438 heat treatment Methods 0.000 claims abstract description 68
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims abstract description 44
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 44
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 44
- 239000010703 silicon Substances 0.000 claims abstract description 44
- 239000007789 gas Substances 0.000 claims abstract description 39
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims abstract description 34
- 229910052796 boron Inorganic materials 0.000 claims abstract description 25
- 229910052786 argon Inorganic materials 0.000 claims abstract description 22
- 238000000034 method Methods 0.000 claims abstract description 18
- 239000001257 hydrogen Substances 0.000 claims abstract description 10
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 10
- 239000011261 inert gas Substances 0.000 claims abstract description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 4
- 125000004435 hydrogen atom Chemical class [H]* 0.000 claims abstract 2
- 235000012431 wafers Nutrition 0.000 description 58
- 150000002431 hydrogen Chemical class 0.000 description 9
- 238000004140 cleaning Methods 0.000 description 6
- 239000013078 crystal Substances 0.000 description 6
- 230000007547 defect Effects 0.000 description 5
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- 238000011109 contamination Methods 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000009643 growth defect Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000002923 metal particle Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
본 발명은 어닐 웨이퍼(annealed wafer)를 제조하는 방법에 관한 것으로, 특히, 소자의 활성층 영역을 무결함 상태로 만들고, 불 균일한 비저항 특성을 제어한 고품질의 어닐 웨이퍼(annealed wafer)를 제조하는 방법에 관한 것이다.
이를 위한 본 발명인 어닐웨이퍼의 제조 방법은 실리콘웨이퍼를 아르곤(Ar)가스 또는 질소(N2)가스, 이들을 포함하는 불활성 가스 중의 어느 하나의 분위기의 열처리로에서 약 500℃로 예열하는 제 1열처리 단계와, 실리콘웨이퍼의 표면에 흡착된 보론을 제거하기 위하여 상기 열처리로 내의 가스 분위기를 100% 수소(H2)가스 분위기로 바꾸고, 약 850℃ 내지 1150℃ 내의 일정 온도까지 승온시키면서 열처리하는 제 2열처리 단계와, 열처리로 내의 가스 분위기를 100% 아르곤(Ar)가스 분위기로 바꾸고, 약 1200℃로 승온 시킨 후, 상기 온도를 유지하면서 약 1시간 동안 열처리하는 제 3열처리 단계와, 열처리로 내의 온도를 약 500℃이하로 강온 하는 강온 단계를 포함하여 이루어지며, 특히, 제 2열처리 단계에서는 상기 열처리로 내의 온도를 약 1100℃까지 승온 시킨 후, 상기 온도를 유지하면서 약 10분간 열처리하는 것이 바람직하다.
Description
본 발명은 어닐 웨이퍼(annealed wafer)를 제조하는 방법에 관한 것으로, 특히, 소자의 활성층 영역을 무결함 상태로 만들고, 불 균일한 비저항 특성을 제어한 고품질의 어닐 웨이퍼(annealed wafer)를 제조하는 방법에 관한 것이다.
실리콘웨이퍼는 실리콘 단결정 잉곳(ingot)을 성장시킨 후, 실리콘 단결정 잉곳을 슬라이싱(Slicing)공정과 에칭(Etching)공정, 폴리싱(Polishing)공정을 통하여 웨이퍼(Wafer) 형태로 만든다. 그리고, 이후에 실리콘웨이퍼에서 실리콘 단결정 성장 시 발생되는 결정 성장 결함(grown-in Defect)을 제거하여 소자의 활성층 영역(Device Active Region)을 무결함 상태로 만들면서 실리콘웨이퍼의 내부가 고 밀도 산소 결함층을 갖도록 하기 위하여서는 아르곤(Ar)가스 분위기에서 일정 시간 동안 약 1200℃이상의 고온 열처리가 반드시 요구되는 것이다. 그러나, 이러한 아르곤(Ar)가스 분위기에서의 고온 열처리를 하는 경우, 도 1에서 보는 바와 같이, 실리콘웨이퍼(10)를 클린 룸(clean room) 내에서 일정 시간 동안 방치(가)하면 보론(boron)원자가 실리콘웨이퍼(10)의 표면에 흡착되고, 이후 실리콘웨이퍼를 열처리하는 과정에서 아르곤(Ar)가스 분위기에서 일정 시간 동안 약 1200℃의 고온으로 열처리 단계(다)를 행하는 동안에 보론 원자들은 실리콘웨이퍼의 내부로 침투(21)하게 된다. 즉, 그 결과 도 2에서 보는 바와 같이, 실리콘웨이퍼 표면에서 보론의 농도(㉡)가 최대가 되고, 실리콘웨이퍼의 표면에서 약 5㎛이내까지는 보론(boron)원자의 확산에 의하여 보론(Boron)원자의 농도(㉡)가 불 균일한 값을 갖게 된다. 이에 따라, 실리콘웨이퍼의 비저항 값(㉠)이 실리콘웨이퍼의 표면에서는 최소의 값을 가지고, 실리콘웨이퍼의 표면으로부터 약 5㎛이내에서는 불 균일한 비저항 값을 갖게 되는 문제점이 있는 것이다.
따라서, 이러한 문제점을 해결하기 위하여 종래에는 웨이퍼 표면을 다시 리폴리싱(re-polishing)하거나, 아르곤(Ar)가스 분위기에서 고온의 열처리를 하기직전에 실리콘웨이퍼를 HF로 클리닝하여 보론(Boron)원자를 제거하는 HF-클리닝 방법이 사용되었다. 그러나, 상기 리폴리싱 방법에 의할 경우에는 불 균일한 비저항 층을 연마해 내어 균일한 비저항 층만을 남기기 때문에 무결함 층(DZ)과 COP Free 영역의 두께가 줄어들게 되어 고객이 원하는 제품의 사양을 맞추어 내기 힘든 문제점이 있는 것이다. 그리고, HF-클리닝을 한 후에 아르곤(Ar) 열처리를 한 어닐 웨이퍼의 보론 농도(㉡)와 비저항 값(㉠)의 특성을 살펴보면, 도 3에서와 같이, 매우 균일하게 나타나지만, 이 경우에는 HF 용액의 오염에 의한 또 다른 오염이 발생할 수 있으며, 이에 따라 고순수의 HF 용액를 사용하여야 한다는 문제점이 있었던 것이다. 게다가, 열처리 공정의 이전에 리폴리싱 또는 HF클리닝 공정 등의 별도의 공정이 더 추가됨으로서 제조 원가의 상승 등에 있어서 근본적인 원인으로 작용한다는 문제점이 있었던 것이다.
이에, 일본 특허 공개 공보 제 P2002-100634A호(2002년 4월 5일 공개)에서는 아르곤(Ar)가스 분위기에서 고온의 열처리를 하기 전에 수소(H2)가스를 아르곤(Ar)가스에 혼합하여 열처리를 한 후에 아르곤(Ar)가스에 의한 고온의 열처리 단계를 수행함으로서 종래의 문제점을 해결할 수 있는 방법을 제시하고 있다. 그러나, P2002-100634A호의 경우에는 수소(H2)가스의 농도가 일정량을 초과 할 경우에는 산소와 혼합되어 폭발할 가능성이 있기 때문에, 수소 가스를 불활성 가스인 아르곤(Ar)가스와 혼합하여 사용하며, 이때, 수소가스는 약 3~4% 이하로만 혼합하여야 하는 제한이 따른 다는 문제점이 있었다. 따라서, 수소가스의 농도가 극 미량 혼합되기 때문에 실리콘웨이퍼를 장시간 동안 열처리를 하여야 하므로, 어닐 웨이퍼를 제조하기 위한 열처리 공정의 효율에 있어서 문제점이 있었던 것이다.
본 발명은 실리콘웨이퍼의 결정 결함이 없고, 실리콘웨이퍼 표면에서 보론 농도가 일정하여 균일한 비저항 값을 갖는 고품질의 어닐 웨이퍼(annealed wafer)를 제조할 수 있으며, 실리콘웨이퍼의 열처리 효율이 높고, 제조 원가를 저렴하게 할 수 있는 어닐 웨이퍼(annealed wafer)의 제조 방법을 제공하려는 것이다.
이를 위한 본 발명인 어닐웨이퍼의 제조 방법은 실리콘웨이퍼를 아르곤(Ar)가스 또는 질소(N2)가스, 이들을 포함하는 불활성 가스 중의 어느 하나의 분위기의 열처리로에서 약 500℃로 예열하는 제 1열처리 단계와, 실리콘웨이퍼의 표면에 흡착된 보론을 제거하기 위하여 상기 열처리로 내의 가스 분위기를 100% 수소(H2)가스 분위기로 바꾸고, 약 850℃ 내지 1150℃ 내의 일정 온도까지 승온시키면서 열처리하는 제 2열처리 단계와, 열처리로 내의 가스 분위기를 100% 아르곤(Ar)가스 분위기로 바꾸고, 약 1200℃로 승온 시킨 후, 상기 온도를 유지하면서 약 1시간 동안 열처리하는 제 3열처리 단계와, 열처리로 내의 온도를 약 500℃이하로 강온 하는 강온 단계를 포함하여 이루어지며, 특히, 제 2열처리 단계에서는 상기 열처리로 내의 온도를 약 1100℃까지 승온 시킨 후, 상기 온도를 유지하면서 약 10분간 열처리하는 것이 바람직하다.
도 1은 종래의 아르곤 열처리에 의한 보론 원자 침투 메커니즘을 나타낸 개략도.
도 2는 종래의 아르곤 열처리 후의 어닐 웨이퍼의 비저항 및 보론 농도 그래프.
도 3은 HF클리닝 과정을 거친 후 아르곤 열처리를 한 어닐 웨이퍼의 비저항 및 보론 농도 그래프.
도 4는 본 발명에 의한 보론 원자 제거 메커니즘을 나타낸 개략도.
도 5 및 도 6은 본 발명인 어닐 웨이퍼의 제조 방법에 의한 열처리 그래프.
도 7은 본 발명에 의해 열처리한 어닐 웨이퍼의 비저항 및 보론 농도 그래프.
* 도면의 주요부분에 대한 부호 설명 *
10 : 웨이퍼 11 : DZ(denuded zone)
20 : 보론 원자
이하, 첨부된 도면을 참고로 하여 본 발명의 실시예를 상세히 설명한다.
도 4는 본 발명에 의한 보론 원자 제거 메커니즘을 나타낸 개략도이며, 도 5 및 도 6은 본 발명인 어닐 웨이퍼의 제조 방법에 의한 열처리 그래프를 나타낸 것이다.
우선 실리콘웨이퍼(10)를 열처리하기 위한 전단계로서 클린 룸(clean room) 내에 일정 시간 방치(가)한다. 이때, 클린룸의 내부 필터에서 발생되는 보론 원자(10)가 실리콘 웨이퍼(10) 표면의 native Oxide에 흡착을 하게되는 것이다.
본 발명은 도 4 및 도 5, 도 6에 도시된 바와 같이, 아르곤(Ar)가스 또는 질소(N2)가스, 이들을 포함하는 불활성 가스 중의 어느 하나의 분위기에서 약 500℃로 예열하는 제 1열처리 단계(도 5의 Ⅰ)를 가진다. 이때 예열 단계는 약 30분 정도로 하는 것이 바람직하다. 이는 이후 공정인 열처리 공정에 있어서 실리콘웨이퍼에 슬립이 발생하는 것을 방지하기 위하여 행하여지는 예열 단계인 것이다.
이 후, 실리콘웨이퍼(10)의 표면에 흡착된 보론(20)을 제거하기 위하여 열처리로 내의 가스 분위기를 100% 수소(H2)가스 분위기로 바꾸고, 약 850℃ 내지 1150℃이하의 일정 온도로 승온시키면서 열처리하는 제 2열처리 단계(도 5의 Ⅱ)를 가진다. 이러한 제 2열처리 단계를 통하여 수소(H2)가스가 실리콘웨이퍼 표면의 SiO2와 반응을 일으켜, SiO(g)와 H2O(g)를 생성시키면서 native Oxide를 제거함과 동시에, 도 4의 (C)에서와 같이 native Oxide에 흡착된 보론 원자(20)가 native Oxide와 함께 제거되어 실리콘웨이퍼(10) 표면의 보론 농도가 균일하게 되는 것이다. 상술한 메커니즘을 나타내는 화학식은 다음과 같다.
[화학식]
열처리로 내의 최소 온도를 850℃로 하는 것은 실리콘웨이퍼의 표면에서 보론 원자와 흡착되어 있는 native Oxide와의 수소(H2) 분자와의 반응이 원활하게 이루어 질 수 있는 최소 온도를 산정 한 것이며, 열처리로 내의 최대 온도를 1150℃로 한 것은 열처리로 내의 수소(H2)가스 분위기에서 지나친 고온으로 인하여 열처리로 내벽으로부터 금속 입자들이 발생하여 실리콘웨이퍼(10)의 또 다른 금속 오염이 발생할 우려가 있기 때문이다.
그리고, 제 2열처리 단계는 도 6에 도시된 바와 같이 열처리로 내의 온도를 약 1100℃로 승온 시킨 후, 상기 온도를 유지하면서 약 10분간 열처리하는 것(도 6의 Ⅱ)이 실리콘웨이퍼(10)의 표면으로부터 보론 원자(20)를 충분히 제거하여 더욱 균일한 보론 농도를 구함으로서, 실리콘웨이퍼(10)의 표면에서 비저항값을 더욱 균일하게 할 수 있는 것이다.
다음으로, 열처리로 내의 가스 분위기를 100% 아르곤(Ar)가스 분위기로 바꾸고, 약 1200℃로 승온 시킨 후, 약 1시간 동안 열처리하는 제 3열처리 단계(다),(Ⅲ)를 가진다. 따라서, 제 2열처리 단계(Ⅱ)에서 실리콘웨이퍼(10)의 표면에 흡착된 보론 원자를 제거한 후에 100% 아르곤(Ar)가스 분위기에서 고온의 열처리를 행함으로, 보론 원자(20)가 실리콘웨이퍼(10)의 내부로 확산되는 것을 방지하여 열처리 후 실리콘웨이퍼(10) 표면의 비저항 감소의 문제를 근본적으로 해결하면서, 실리콘웨이퍼(10)에서 실리콘 단결정 성장 시 발생되는 결정 성장 결함(grown-in Defect)을 제거할 수 있는 것이다.
마지막으로, 열처리로 내의 온도를 약 500℃이하로 강온 하는 강온 단계(Ⅳ)를 포함한다.
상술한 바와 같은 본 발명인 어닐 웨이퍼의 제조 방법에 의하여 제조된 어닐 웨이퍼(도 4의 (D))의 보론 농도와 비저항 값을 측정하여 보면, 도 7에 도시된 바와 같이, 실리콘웨이퍼(10)의 표면에서 5㎛이내에서도 균일한 보론 농도(㉡)와 비저항값(㉠)을 가지며, 따라서, 실리콘웨이퍼(10)의 표면에서부터 실리콘웨이퍼(10)의 내부 깊이까지 균일한 보론 농도(㉡)와 비저항 값(㉠)을 나타내는 것을 알 수 있으며, 이는 종래에 HF클리닝을 행한 이후에 아르곤(Ar)가스 고온 열처리를 행하여, 보론 농도와 비저항 값을 측정한 그래프(도 3)와 거의 유사하다는 것을 알 수 있다.
본 발명은 실리콘웨이퍼의 결정 결함을 없애기 위한 열처리 공정에서, 실리콘웨이퍼의 표면에 흡착된 보론을 제거하기 위한 별도의 공정 추가 없이 실리콘웨이퍼의 표면에 흡착된 보론을 제거함으로서 고품질의 어닐웨이퍼를 제조하기 위한 제조 원가를 저렴하게 하면서, 또한, 100% 수소(H2)가스 분위기에서 실리콘웨이퍼의 표면에 흡착된 보론을 보다 효과적으로 짧은 시간에 제거하여, 균일한 비저항 값을 갖는 고품질의 어닐 웨이퍼(annealed wafer)를 제조할 수 있는 방법을 제공하였다.
Claims (2)
- 실리콘웨이퍼를 아르곤(Ar)가스 또는 질소(N2)가스, 이들을 포함하는 불활성 가스 중의 어느 하나의 분위기의 열처리로에서 약 500℃로 예열하는 제 1열처리 단계와;상기 실리콘웨이퍼의 표면에 흡착된 보론을 제거하기 위하여 상기 열처리로 내의 가스 분위기를 100% 수소(H2)가스 분위기로 바꾸고, 약 850℃ 내지 1150℃ 내의 일정 온도까지 승온시키면서 열처리하는 제 2열처리 단계와;상기 열처리로 내의 가스 분위기를 100% 아르곤(Ar)가스 분위기로 바꾸고, 약 1200℃로 승온 시킨 후, 상기 온도를 유지하면서 약 1시간 동안 열처리하는 제 3열처리 단계와;상기 열처리로 내의 온도를 약 500℃이하로 강온 하는 강온 단계를 포함하는 것이 특징인 어닐 웨이퍼의 제조 방법.
- 제 1항에 있어서,상기 제 2열처리 단계는 상기 열처리로 내의 온도를 약 1100℃까지 승온 시킨 후, 상기 온도를 유지하면서 약 10분간 열처리하는 것이 특징인 어닐 웨이퍼의 제조 방법.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0046299A KR100432496B1 (ko) | 2002-08-06 | 2002-08-06 | 어닐 웨이퍼의 제조 방법 |
| US10/323,733 US6818569B2 (en) | 2002-08-06 | 2002-12-20 | Method of fabricating annealed wafer |
| JP2002381755A JP2004072066A (ja) | 2002-08-06 | 2002-12-27 | アニールウェーハの製造方法 |
| TW092100194A TWI256086B (en) | 2002-08-06 | 2003-01-06 | Method of fabricating annealed wafer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0046299A KR100432496B1 (ko) | 2002-08-06 | 2002-08-06 | 어닐 웨이퍼의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040013396A KR20040013396A (ko) | 2004-02-14 |
| KR100432496B1 true KR100432496B1 (ko) | 2004-05-20 |
Family
ID=31492802
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2002-0046299A KR100432496B1 (ko) | 2002-08-06 | 2002-08-06 | 어닐 웨이퍼의 제조 방법 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6818569B2 (ko) |
| JP (1) | JP2004072066A (ko) |
| KR (1) | KR100432496B1 (ko) |
| TW (1) | TWI256086B (ko) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004095717A (ja) * | 2002-08-30 | 2004-03-25 | Sumitomo Mitsubishi Silicon Corp | アニールウェーハのボロン汚染消滅方法 |
| JP4609029B2 (ja) * | 2004-10-13 | 2011-01-12 | 信越半導体株式会社 | アニールウェーハの製造方法 |
| JP5188673B2 (ja) * | 2005-06-09 | 2013-04-24 | 株式会社Ｓｕｍｃｏ | Ｉｇｂｔ用のシリコンウェーハ及びその製造方法 |
| JP4760729B2 (ja) * | 2006-02-21 | 2011-08-31 | 株式会社Ｓｕｍｃｏ | Ｉｇｂｔ用のシリコン単結晶ウェーハ及びｉｇｂｔ用のシリコン単結晶ウェーハの製造方法 |
| US7939432B2 (en) * | 2008-12-15 | 2011-05-10 | Macronix International Co., Ltd. | Method of improving intrinsic gettering ability of wafer |
| US8153538B1 (en) * | 2010-12-09 | 2012-04-10 | Memc Electronic Materials, Inc. | Process for annealing semiconductor wafers with flat dopant depth profiles |
| JP7014694B2 (ja) * | 2018-10-15 | 2022-02-01 | グローバルウェーハズ・ジャパン株式会社 | シリコンウェーハの熱処理方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10203816A (ja) * | 1997-01-22 | 1998-08-04 | Kawasaki Steel Corp | 金属シリコンからのボロン除去方法 |
| KR19990024037A (ko) * | 1997-08-29 | 1999-03-25 | 니시무로 타이죠 | 반도체장치 및 그 제조방법 |
| KR20000066011A (ko) * | 1999-04-12 | 2000-11-15 | 김영환 | 에스오아이 반도체 기판의 제조방법 |
| JP2002100634A (ja) * | 2000-09-21 | 2002-04-05 | Shin Etsu Handotai Co Ltd | アニールウェーハの製造方法およびアニールウェーハ |
| JP2002190478A (ja) * | 2000-12-22 | 2002-07-05 | Komatsu Electronic Metals Co Ltd | ボロンドープされたシリコンウエハの熱処理方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3407629B2 (ja) * | 1997-12-17 | 2003-05-19 | 信越半導体株式会社 | シリコン単結晶ウエーハの熱処理方法ならびにシリコン単結晶ウエーハ |
| EP1035235A4 (en) * | 1998-08-31 | 2002-05-15 | Shinetsu Handotai Kk | METHOD FOR PRODUCING SILICON SINGLE CRYSTAL WAFERS AND SILICON SINGLE CRYSTAL WAFERS |
| EP1189269A4 (en) | 2000-03-29 | 2007-04-25 | Shinetsu Handotai Kk | PRODUCTION METHOD FOR RECLAIMED WAFER |
| JP2002110949A (ja) * | 2000-09-28 | 2002-04-12 | Canon Inc | Ｓｏｉの熱処理方法及び製造方法 |
-
2002
- 2002-08-06 KR KR10-2002-0046299A patent/KR100432496B1/ko not_active IP Right Cessation
- 2002-12-20 US US10/323,733 patent/US6818569B2/en not_active Expired - Lifetime
- 2002-12-27 JP JP2002381755A patent/JP2004072066A/ja active Pending
-
2003
- 2003-01-06 TW TW092100194A patent/TWI256086B/zh not_active IP Right Cessation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10203816A (ja) * | 1997-01-22 | 1998-08-04 | Kawasaki Steel Corp | 金属シリコンからのボロン除去方法 |
| KR19990024037A (ko) * | 1997-08-29 | 1999-03-25 | 니시무로 타이죠 | 반도체장치 및 그 제조방법 |
| KR20000066011A (ko) * | 1999-04-12 | 2000-11-15 | 김영환 | 에스오아이 반도체 기판의 제조방법 |
| JP2002100634A (ja) * | 2000-09-21 | 2002-04-05 | Shin Etsu Handotai Co Ltd | アニールウェーハの製造方法およびアニールウェーハ |
| JP2002190478A (ja) * | 2000-12-22 | 2002-07-05 | Komatsu Electronic Metals Co Ltd | ボロンドープされたシリコンウエハの熱処理方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20040013396A (ko) | 2004-02-14 |
| JP2004072066A (ja) | 2004-03-04 |
| US6818569B2 (en) | 2004-11-16 |
| TW200402806A (en) | 2004-02-16 |
| TWI256086B (en) | 2006-06-01 |
| US20040029403A1 (en) | 2004-02-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6958092B2 (en) | Epitaxial silicon wafer with intrinsic gettering and a method for the preparation thereof | |
| JPH11150119A (ja) | シリコン半導体基板の熱処理方法とその装置 | |
| US20020127766A1 (en) | Semiconductor wafer manufacturing process | |
| US20040171234A1 (en) | Silicon wafer manufacturing method, silicon epitaxial wafer manufacturing method, and silicon epitaxial wafer | |
| EP0984486A2 (en) | Combined preanneal/oxidation step using rapid thermal processing (RTP) | |
| JP2004503086A (ja) | 削剥領域を備えたシリコンウエハの製造方法及び製造装置 | |
| KR100432496B1 (ko) | 어닐 웨이퍼의 제조 방법 | |
| JP2003086596A (ja) | シリコン半導体基板およびその製造方法 | |
| US6238478B1 (en) | Silicon single crystal and process for producing single-crystal silicon thin film | |
| US20120049330A1 (en) | Silicon wafer and method for producing the same | |
| US6339016B1 (en) | Method and apparatus for forming an epitaxial silicon wafer with a denuded zone | |
| EP1906450A1 (en) | Process for producing simox substrate, and simox substrate produced by said process | |
| CN103237930A (zh) | 制造退火晶片的方法 | |
| JP4552415B2 (ja) | シリコンウエーハの製造方法 | |
| JP2003086597A (ja) | シリコン半導体基板およびその製造方法 | |
| JP2001199794A (ja) | シリコン単結晶インゴット、その製造方法およびシリコンウェーハの製造方法 | |
| EP1052313B1 (en) | Silicon wafer and method of manufacture thereof | |
| JPH10144698A (ja) | シリコンウエーハ及びその製造方法 | |
| US20050032337A1 (en) | Method and apparatus for forming a silicon wafer with a denuded zone | |
| JP3956271B2 (ja) | シリコンウェーハの製造方法 | |
| US20060148249A1 (en) | Method of eliminating boron contamination in annealed wafer | |
| KR20160118139A (ko) | 실리콘 웨이퍼의 제조 방법 | |
| JP2000203999A (ja) | 半導体シリコンウェ―ハとその製造方法 | |
| JPH0897222A (ja) | シリコンウェーハの製造方法およびシリコンウェーハ | |
| JP3944958B2 (ja) | シリコンエピタキシャルウェーハとその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130327 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20140325 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |