Nothing Special   »   [go: up one dir, main page]

JP4609029B2 - アニールウェーハの製造方法 - Google Patents

アニールウェーハの製造方法 Download PDF

Info

Publication number
JP4609029B2
JP4609029B2 JP2004299228A JP2004299228A JP4609029B2 JP 4609029 B2 JP4609029 B2 JP 4609029B2 JP 2004299228 A JP2004299228 A JP 2004299228A JP 2004299228 A JP2004299228 A JP 2004299228A JP 4609029 B2 JP4609029 B2 JP 4609029B2
Authority
JP
Japan
Prior art keywords
wafer
boat
semiconductor wafer
core tube
furnace
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2004299228A
Other languages
English (en)
Other versions
JP2006114629A (ja
Inventor
孝俊 名古屋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2004299228A priority Critical patent/JP4609029B2/ja
Priority to KR1020077008156A priority patent/KR101146210B1/ko
Priority to EP05793133A priority patent/EP1806778B1/en
Priority to DE602005026309T priority patent/DE602005026309D1/de
Priority to PCT/JP2005/018746 priority patent/WO2006041069A1/ja
Priority to US11/665,013 priority patent/US7659216B2/en
Publication of JP2006114629A publication Critical patent/JP2006114629A/ja
Application granted granted Critical
Publication of JP4609029B2 publication Critical patent/JP4609029B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67757Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber vertical transfer of a batch of workpieces
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251Diffusion into or out of group IV semiconductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Description

本発明は、半導体ウェーハ表面のCOP(Crystal Originated Particle)及び該COP源となるもの等で、表面から数μmの深さの半導体ウェーハ表層に存在するGrown in欠陥等を効果的に消滅させたアニールウェーハの製造方法に関し、より詳しくは、アルゴン等の不活性ガスや水素等の還元性ガス雰囲気下での高温熱処理により表面近傍のCOP欠陥等を消滅させ、且つ導電性不純物による汚染を防止することで、高品質なアニールウェーハを製造する方法に関する。
今日の半導体デバイスの製造に用いられる半導体ウェーハは、例えば、チョクラルスキー法(CZ法)により製造されたシリコンからなるものである。そして、デバイスプロセスは、低温化、高集積化が進み、これまで問題とならなかった結晶育成中に形成される低密度のGrown in欠陥がデバイスの特性に影響することが明らかとなっている。
かかるGrown in欠陥は、その形状が結晶内部に存在する場合には、八面体ボイドを基本とした単独もしくは複数個連結された構造であり、ウェーハの状態に加工した後に表面に露出した場合には、四角錐形状の凹形状のピットとなる。そして、ウェーハヘ切り出した後、鏡面研磨、ウェ一ハ洗浄を施して表面に現われる欠陥ピットであるCOPが、酸化膜耐圧に影響を及ぼしていた。
従来、CZ法による単結晶育成時の徐冷により、八面体ボイドであるGrown in欠陥の低減が図られてきたが、一方でそのサイズの増加を招くことになった。デバイスパターンの微細化が更に進み、パターンサイズに比べてGrown in欠陥サイズが無視できなくなり、デバイス領域において、ほぼ完全にGrown in欠陥の存在しないウェーハが求められるようになった。
そこで、先端の64MDRAMプロセスでは、Grown in欠陥のないエピタキシャルウェーハや、あるいは表面近傍のGrown in欠陥の消滅効果のある水素・アルゴンアニールウェーハが量産され用いられている(例えば特許文献1及び特許文献2参照)。
しかしながら、アニールウェーハを製造する場合、アルゴンガス雰囲気中でシリコンウェーハを高温熱処理すると、シリコンウェーハの比抵抗が変化することが知られている(例えば、非特許文献1)。これは、環境および熱処理炉等からのリン又はボロンがシリコンウェーハ上に付着し、その状態で高温熱処理することにより、ウェーハ内部まで拡散し、その結果比抵抗を変化させてしまうためと推測されている。
この対策として、例えば特許文献3では、環境からのボロン汚染を防止するため、熱処理に際して950〜1100℃の温度域にて雰囲気に水素ガスを含有させることが提案されている。これは、水素ガス雰囲気での高温熱処理によるボロンの外方拡散を利用して、ボロンを除去し、ウェーハ表層の比抵抗が変化するのを防止したものである。
また、特許文献4では、高温熱処理前に低温で予備加熱することにより、環境および熱処理炉等からシリコンウェーハ上に付着した燐(リン)を除去し、これにより、その後の熱処理で、リン汚染によりウェーハ表層付近の比抵抗が変化するのを防止する方法が紹介されている。
しかしながら、アニールウェーハを製造するのにこれらの方法を用いても、熱処理中に、ウェーハが燐などの導電性不純物により汚染されて、熱処理前後でウェーハの比抵抗が変化してしまうことを確実に防止することはできなかった。
特開昭51−134071号公報 特開昭60−247935号公報 特開2002−100634公報 特開2004−207601号公報 株式会社リアライズ社、半導体プロセス環境における化学汚染とその対策(1997)、60頁
本発明はこのような問題に鑑みてなされたもので、熱処理中に、ウェーハが導電性不純物により汚染されて、熱処理前後でウェーハの比抵抗が変化するのをより確実に防止することが可能なアニールウェーハの製造方法を提供することを目的とする。
本発明は、上記課題を解決されるためになされたもので、少なくとも、支持部材により支持されたボートに半導体ウェーハを載置し、該半導体ウェーハを載置したボートを炉心管内に挿入し、製品となる半導体ウェーハを、ヒーターの加熱により長手方向に均一な温度分布を有する炉心管内の均熱部に配置し、前記炉心管をシャッターにより閉塞し、前記半導体ウェーハを熱処理して、アニールウェーハを製造する方法であって、前記半導体ウェーハを載置したボートを炉心管内に挿入する際に、不活性ガスを炉内に導入しつつボートを挿入し、前記製品となる半導体ウェーハの全てが前記均熱部に到達した後、前記半導体ウェーハを載置したボートの挿入速度を減速及び/又は一時停止して前記炉心管と前記シャッターとの隙間を所定時間維持して、前記半導体ウェーハ表面及びウェーハ治具に付着した導電性不純物を蒸発させて、前記隙間から前記導電性不純物を排出し、その後、前記炉心管をシャッターにより閉塞することを特徴とするアニールウェーハの製造方法を提供する(請求項1)。
ウェーハ表面、ボート、ボートの支持部材などに付着した導電性不純物の一部は、半導体ウェーハを載置したボートを炉心管内に挿入する際に蒸発し、炉外に放出される。ところが、ボート挿入時に蒸発しきれなかった導電性不純物は、熱処理中にウェーハ周辺部へと拡散していくなどして製品となる半導体ウェーハの比抵抗を変化させる。そこで、本発明では、半導体ウェーハを載置したボートを炉心管内に挿入する際に、製品となる半導体ウェーハの全てが均熱部に到達した後、半導体ウェーハを載置したボートの挿入速度を減速及び/又は一時停止して炉心管とシャッターとの隙間を所定時間維持する。これにより、炉心管をシャッターにより完全に閉塞する前に僅かな隙間を残し、ウェーハ表面、ボート、ボートの支持部材などに付着した導電性不純物を、十分に蒸発させ、炉心管とシャッターの隙間から導電性不純物を炉外に排出する。このように、本発明では、支持部材等に付着した導電性不純物を熱処理前に十分に除去し炉外に排出するので、熱処理中にウェーハが導電性不純物に汚染される恐れが少なく、そのため、熱処理前後でウェーハの比抵抗が変化するのをより確実に防止することができ、所望品質のアニールウェーハを得ることができる。
また、ウェーハ上に付着した導電性不純物を除去するのに、従来のように、熱処理前に、予備加熱する工程を付加したり、予備加熱用の加熱炉などを準備する必要もない。また、予備加熱用の加熱炉などの併設設備を高温にさらすこともない。そのため、従来よりも生産性が向上し、低コストで高品質のアニールウェーハを製造することができる。
また、本発明のアニールウェーハの製造方法では、前記炉心管を、縦型とすることができる(請求項2)。
縦型炉では、特に、ボートの支持部材に付着した導電性不純物が、ボートのボトム付近に載置した半導体ウェーハを汚染することが問題であった。すなわち、支持部材は、汚染面積が大きい、温度が上がらない、蒸発したガスが抜け難いなどの理由で、導電性不純物の大部分が除去されずに付着したままで炉内に挿入されていた。しかし、本発明のアニールウェーハの製造方法によれば、熱処理前に、炉心管をシャッターで閉塞する前に、支持部材に付着した導電性不純物を十分に蒸発させ、炉外に排出するので、熱処理中に、ボートのボトム付近に載置した半導体ウェーハが、導電性不純物で汚染されるのをより確実に防止することができる。
また、本発明のアニールウェーハの製造方法では、前記製品となる半導体ウェーハを挿入する際の均熱部の温度を、500℃以上900℃以下とするのが好ましい(請求項3)。
このように、製品となる半導体ウェーハを挿入する際の均熱部の温度を、500℃以上900℃以下とすることにより、ウェーハ表面、ボート、ボートの支持部材などに付着した導電性不純物を、より確実に蒸発させることができる。これにより、導電性不純物が十分に除去され、熱処理中の、ボートやその支持部材から半導体ウェーハへの導電性不純物の転写や、半導体ウェーハ表面から内部への拡散を防止できる。したがって、導電性不純物による汚染の少ない高品質の半導体ウェーハをより確実に得ることができる。
また、本発明のアニールウェーハの製造方法では、前記半導体ウェーハの熱処理を、800℃以上1350℃以下の温度で、アルゴンガス、窒素ガス、ヘリウムガス、水素ガスのいずれか1以上を含む雰囲気中で行なうのが好ましい(請求項4)。
熱処理前に導電性不純物を除去し、その後に半導体ウェーハを上記条件で熱処理することにより、熱処理前後で抵抗率の変化がほとんどないことに加え、表層近傍にGrown in欠陥がほとんど無い高品質のアニールウェーハを得ることができる。
また、本発明のアニールウェーハの製造方法では、前記熱処理する半導体ウェーハを、直径200mm以上のシリコンウェーハとすることができる(請求項5)。
近年、汎用的に集積回路に利用されているウェーハは、直径200mm以上の大口径のシリコンウェーハである。そのため、より簡単かつ確実に、高品質なアニールウェーハを製造できる方法が強く求められている。本発明は、このような直径200mm以上のシリコンウェーハを熱処理して、アニールウェーハを製造するのに適した方法である。
また、本発明のアニールウェーハの製造方法では、前記熱処理する半導体ウェーハを、1×1013〜1×1015atoms/cm3の濃度の窒素を含むものとするのが好ましい(請求項6)。
このように、窒素濃度が1×1013〜1×1015atoms/cm3である半導体ウェーハは、Grown in欠陥が縮小しており、熱処理により、表層近傍のGrown in欠陥を消滅させ易いものである。したがって、これを熱処理することにより、表層近傍にGrown in欠陥が無い高品質のアニールウェーハをより確実に得ることができる。
このような本発明のアニールウェーハの製造方法で製造したアニールウェーハは、表面から深さ3μmまでの部分の燐の濃度が5×1014atoms/cm3以下であるものとすることができる。そのため、本発明のアニールウェーハは、熱処理前後のウェーハの比抵抗の変化がほとんどなく、極めて高品質である。
以上説明したように、本発明によれば、半導体ウェーハを載置したボートを炉心管内に挿入する際に、製品となる半導体ウェーハの全てが均熱部に到達した後、半導体ウェーハを載置したボートの挿入速度を減速及び/又は一時停止して炉心管とシャッターとの隙間を所定時間維持するので、熱処理前に、ウェーハ表面、ボート、ボートの支持部材などに付着した導電性不純物を十分に除去することができる。そして、導電性不純物を除去した後に、炉心管をシャッターにより閉塞し、半導体ウェーハを熱処理している。そのため、熱処理中に、ウェーハが導電性不純物により汚染される恐れが少なく、熱処理前後でウェーハの比抵抗が変化するのをより確実に防止することができる。これにより、高品質のアニールウェーハを製造することができる。
以下、本発明について説明する。
本発明者は、アニールウェーハ製造のための高温熱処理前に、300〜500℃の予備加熱等を施して、ウェーハ表面の導電性不純物を除去したとしても、その後の熱処理により、熱処理前後で、ウェーハ表面、特に周辺部の抵抗率が変化することに注目し、その原因について鋭意研究を行った。その結果、本発明者は、リン等の導電性不純物は、半導体ウェーハ表面だけでなく、ボートや支持部材等のウェーハ治具にも付着しており、これが、熱処理中にウェーハ周辺部に拡散してゆき、抵抗率を変化させていることを見出した。
すなわち、熱処理を終えてボートが炉心管から取り出される際に、ボートや支持部材等の熱で、炉外設備の樹脂部材、ファンのグリースなどから有機燐等が浮遊し、設備内に充満する。その後、ボートや支持部材等の温度が下がると、設備内に浮遊していた有機燐等がボートや支持部材に付着する。ボートや支持部材等に付着した有機燐等の一部は、ボートを炉心管内に挿入する際に蒸発し、炉外に排出される。ところが、特に、支持部材は、汚染面積が大きい、温度が上がらない、蒸発したガスが抜け難いなどの理由で、有機燐等の大部分が除去されずに付着したままで炉内に挿入されていた。そして、ボート挿入時に蒸発しきれなかった有機燐等は、熱処理中にウェーハ周辺部へと拡散していき、熱処理前後でウェーハの抵抗率を変化させていたのである。そのため、ボートを炉心管に挿入する際に十分に有機燐等が除去されたボートのトップ部付近に載置したウェーハは、ほとんど有機燐等で汚染されていなかったが、支持部材に近いボートのボトム部付近(挿入口側)に載置したウェーハは、有機燐等で激しく汚染されていたのである。
そこで、本発明者は、半導体ウェーハ表面、ボート、支持部材等に付着した燐等の導電性不純物をより確実に除去するためには、ボートを炉心管内に挿入して、シャッターにより完全に閉塞する前に、炉心管とシャッターの間に僅かな隙間を残し、ウェーハ表面、ボート、ボートの支持部材などに付着した導電性不純物を、十分に蒸発させ、炉心管とシャッターの隙間から炉外に排出すれば良いことに想到し、本発明を完成させた。
以下、本発明の実施形態を説明するが、本発明はこれらに限定されるものではない。
図1は、本発明のアニールウェーハの製造方法の一例を示す概略説明図である。
図1(a)は、ボートに半導体ウェーハを載置する前の状態を示す図である。
この熱処理炉10は、支持部材11により支持されたボート12と、ボート12を挿入する縦型の炉心管13と、炉心管13を閉塞するためのシャッター14と、炉心管13を加熱するヒーター16と、ヒーター16からの熱を炉心管13に均等に行き渡らせるための均熱管17と、炉心管13内にガスを導入するためのガス導入管18と、炉心管13の外にガスを排気するガス排気管19を具備する。
例えばこのような熱処理炉を用いて、本発明では以下のようにアニールウェーハを製造する。
先ず、支持部材11により支持されたボート12に半導体ウェーハ20を載置する(図1(b))。この時、ボート12の上側から約5枚、及び下側から約10枚は、製品とはしないダミーウェーハとし、このボート12の上側及び下側に載置したダミーウェーハの間に、製品となる半導体ウェーハを載置するようにする。これにより、製品となる半導体ウェーハにスリップを発生させることなく均等に熱処理することができる。
尚、熱処理に用いる半導体ウェーハとしては、例えば、近年、汎用的に集積回路に利用されている直径200mm以上、特には300mm以上のシリコンウェーハが挙げられる。
次に、半導体ウェーハ20を載置したボート12を炉心管13内に挿入する(図1(c))。
本発明では、半導体ウェーハ20を載置したボート12を炉心管13内に挿入する際に、Ar等の不活性ガスをガス導入管18より炉内に導入しつつボート12を挿入し、製品となる半導体ウェーハの全てが均熱部21に到達した後、半導体ウェーハ20を載置したボート12の挿入速度を減速及び/又は一時停止して炉心管13とシャッター14との隙間22を所定時間維持する。
ここで、均熱部21とは、炉心管13内で、ヒーター16の加熱により長手方向に均一な温度分布を有する部分である。
このように本発明では、炉心管をシャッターにより完全に閉塞する前に僅かな隙間を残し、ウェーハ表面、ボート、ボートの支持部材などに付着した導電性不純物を、十分に蒸発させ、炉心管とシャッターの隙間から炉外に放出している。これにより、支持部材等に付着した導電性不純物を熱処理前に十分に除去できるので、熱処理中にウェーハが導電性不純物に汚染される恐れが少ない。このため、熱処理中に、導電性不純物が、ウェーハボートやその支持部材から半導体ウェーハへ転写したり、半導体ウェーハ表面から内部へ拡散する恐れが少なく、熱処理前後でウェーハの比抵抗が変化するのをより確実に防止することができ、所望品質のアニールウェーハを得ることができる。
また、ウェーハ上に付着した導電性不純物を除去するのに、従来のように、熱処理前に、予備加熱する工程を付加したり、そのための装置を準備する必要もない。また、予備加熱用の加熱炉などの併設設備を高温にさらすこともない。そのため、従来法よりも生産性が向上し、低コストで高品質のアニールウェーハを製造することができる。
この場合、半導体ウェーハ20を載置したボート12を、例えば100mm/minの速度で炉心管13内に挿入していき、炉心管13とシャッター14との隙間22が10〜100mmの時に、半導体ウェーハ20を載置したボート12の挿入速度を例えば、10〜100%未満(10mm/min〜100mm/min)、特には25〜75%(25mm/min〜75mm/min)にまで減速及び/又は一時停止させる。この状態で、炉心管13とシャッター14との隙間22を、維持するのが良い。これにより、支持部材等に付着した導電性不純物を十分に蒸発させ、導電性不純物をより確実に炉外へ排出することができる。尚、生産性及び排出効果を考慮すると、隙間22を維持する時間は、30分以下とするのが良い。
本発明では、炉心管を閉じる直前にだけボートの挿入速度を減少あるいは停止するだけなのでそれ程生産性を悪化させることはない。また、炉心管とシャッターとの間は、僅かな隙間があるだけの状態で、不活性ガスを流通しつつ、所定時間維持するので、炉心管内の不純物が排出され易く、外気を吸入するような問題も生じない。
また、この時、製品となる半導体ウェーハを挿入する際の均熱部21の温度を、500℃以上900℃以下とするのが好ましい。これにより、ウェーハ表面、ボート、ボートの支持部材などに付着した導電性不純物を、より確実に蒸発させることができる。また、このような温度であれば、ウェーハ挿入時に、ウェーハにスリップ転位等が発生するという問題も生じない。
尚、Ar等の不活性ガスの炉内への導入量としては、15〜30L/minとするのが良い。
次に、炉心管13をシャッター14により閉塞し、半導体ウェーハ20を熱処理する(図1(d))。
この熱処理は、例えば、800℃以上1350℃以下の温度で、アルゴンガス、窒素ガス、ヘリウムガス、水素ガスのいずれか1以上を含む雰囲気中で行なう。この熱処理により、熱処理前後で抵抗率の変化が少ないことに加え、表層近傍にGrown in欠陥がほとんど無い高品質のアニールウェーハを得ることができる。
この時、熱処理する半導体ウェーハを、1×1013〜1×1015atoms/cm3の濃度の窒素を含むものとするのが良い。このような半導体ウェーハは、Grown in欠陥のサイズが縮小しており、熱処理により、表層近傍のGrown in欠陥を消滅させ易い。したがって、熱処理により、表層近傍にGrown in欠陥が無い高品質のアニールウェーハをより確実に得ることができる。
そして、熱処理後、炉心管13からボート12を取り出す(図1(e))。
このような本発明の方法により製造されたアニールウェーハは、表面から深さ3μmまでの部分の燐の濃度が5×1014atoms/cm3以下、特には、2×1014atoms/cm3以下、さらには1×1014atoms/cm3以下であり、熱処理後の燐による汚染が極めて少ない。そのため、熱処理前後でウェーハの比抵抗の変化がほとんどなく、極めて高品質なアニールウェーハである。
尚、炉心管13からボート12を取り出した後、アニールウェーハをボート12から回収し(図1(a))、再び、ボート12に、次の半導体ウェーハを載置することで(図1(b))、熱処理を繰り返すことができる。
以下、実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
(実施例1)
図1に示す手順に従って直径200mmのシリコンウェーハの熱処理を行った。この熱処理に用いたシリコンウェーハは、P型(ボロンドープ)で、比抵抗が8〜12Ωcm、面方位が(100)であり、また、窒素濃度は、8×1013atoms/cm3であった。
先ず、支持部材11により支持されたボート12にシリコンウェーハ20を50枚載置した(図1(a)、(b))。この時、ボート12の上側から5枚、及び下側から10枚は、製品とはしないダミーウェーハとし、ボート12の上側及び下側に載置したダミーウェーハの間に、製品となるシリコンウェーハを載置した。ボート12のウェーハ載置部の長さは945mmであった。
次に、シリコンウェーハ20を載置したボート12を炉心管13内に挿入した(図1(c))。すなわち、均熱部21の温度が700℃に設定された炉内に、ガス導入管18より20L/minでArガスを導入しつつ、ボート12を100mm/minの速度で挿入した。そして、炉心管13とシャッター14の隙間22が50mmとなった時点で、1分間、一時停止し、その後、ボート12を挿入速度50mm/minで挿入し、炉心管13をシャッター14により閉塞した。尚、炉心管13とシャッター14の隙間が100mmとなった時点で製品となるシリコンウェーハの全てが、約900mmの長さの均熱部21に到達しており、また、ボート及び支持部材は、ほとんど炉内に挿入された状態であった。そして、ボート12の挿入の一時停止及びその後の減速した挿入速度により、製品となるシリコンウェーハの全てが均熱部21にあり、かつ、炉心管13とシャッター14の隙間22がある状態を、2分間維持した。
次に、シリコンウェーハ20を熱処理した(図1(d))。熱処理温度は、1200℃で、アルゴンガスを含む雰囲気中で熱処理を行なった。
そして、熱処理後、炉心管13からボート12を取り出した(図1(e))。
熱処理後のアニールウェーハの比抵抗を測定した結果、製品となるウェーハとしては一番上側であるボートのトップ部に載置したウェーハも、製品となるウェーハとしては一番下側であるボートのボトム部に載置したウェーハも、比抵抗が8〜12Ωcmであり、熱処理前後でほとんど変わらず、熱処理中の燐による汚染が極めて少ないことが判った。SIMSにより測定した燐濃度のプロファイルを図2に示す。図2にある通り、実施例1では、表面から深さ3μmのところまでほぼフラットなプロファイルを示し、SIMSの検出下限2×1014atoms/cm以下となっていることが判る。このように、本発明の方法により、極めて高品質なアニールウェーハが得られることが判る。
尚、図2中、例えば1E+14は、1×1014を示す。
(実施例2)
シリコンウェーハ20を載置したボート12を炉心管13内に挿入する際に(図1(c))、ボート12を100mm/minの一定速度で挿入し、炉心管13とシャッター14の隙間22が25mmとなった時点で、ボート12を挿入速度25mm/minで挿入し、炉心管13をシャッター14により閉塞したことを除いて、実施例1と同様の方法でアニールウェーハを製造した。尚、製品となるシリコンウェーハの全てが均熱部21にあり、かつ、炉心管13とシャッター14の隙間22がある状態が、1分間維持された。
実施例1と同様に、ボトム部でも、トップ部でも、比抵抗が8〜12Ωcmであった。このことから、熱処理前後でほとんど変わらず、熱処理中の燐による汚染が極めて少ないことが判った(比抵抗、SIMSプロファイル共、実施例1と同様の結果だった)。このように、本発明の方法により、極めて高品質なアニールウェーハが得られることが判る。
(比較例1)
シリコンウェーハ20を載置したボート12を炉心管13内に挿入する際に(図1(c))、ボート12を100mm/minの一定速度で挿入し、一時停止及び減速を行わなかったことを除き、実施例1と同様の方法でアニールウェーハを製造した。
熱処理後のアニールウェーハの比抵抗を測定した結果、ボートのトップ部に載置したウェーハは、熱処理後の比抵抗が、8〜12Ωcmであり、熱処理前後でほとんど変わらないものの、ボトム部では、ウェーハ周辺部の比抵抗が25Ωcm以上であった。すなわち、ボトム部では、熱処理中にウェーハ周辺部が激しく燐で汚染されていることが判る。尚、このウェーハの燐濃度をSIMSにより測定したところ、表面から深さ3μmまでの濃度が11×1014atoms/cm3から2×1014atoms/cm3となっていた。
尚、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
本発明のアニールウェーハの製造方法の一例を示す概略説明図である。 熱処理後のアニールウェーハの表面から深さ方向の燐濃度のプロファイルである(実施例1、比較例1)。
符号の説明
10…熱処理炉、 11…支持部材、 12…ボート、 13…炉心管、
14…シャッター、 16…ヒーター、 17…均熱管、
18…ガス導入管、 19…ガス排気管、
20…半導体ウェーハ(シリコンウェーハ)、
21…均熱部、 22…炉心管とシャッターとの隙間。

Claims (6)

  1. 少なくとも、支持部材により支持されたボートに半導体ウェーハを載置し、該半導体ウェーハを載置したボートを炉心管内に挿入し、製品となる半導体ウェーハを、ヒーターの加熱により長手方向に均一な温度分布を有する炉心管内の均熱部に配置し、前記炉心管をシャッターにより閉塞し、前記半導体ウェーハを熱処理して、アニールウェーハを製造する方法であって、前記半導体ウェーハを載置したボートを炉心管内に挿入する際に、不活性ガスを炉内に導入しつつボートを挿入し、前記製品となる半導体ウェーハの全てが前記均熱部に到達した後、前記半導体ウェーハを載置したボートの挿入速度を減速及び/又は一時停止して前記炉心管と前記シャッターとの隙間を所定時間維持して、前記半導体ウェーハ表面及びウェーハ治具に付着した導電性不純物を蒸発させて、前記隙間から前記導電性不純物を排出し、その後、前記炉心管をシャッターにより閉塞することを特徴とするアニールウェーハの製造方法。
  2. 前記炉心管を、縦型とすることを特徴とする請求項1に記載のアニールウェーハの製造方法。
  3. 前記製品となる半導体ウェーハを挿入する際の均熱部の温度を、500℃以上900℃以下とすることを特徴とする請求項1又は請求項2に記載のアニールウェーハの製造方法。
  4. 前記半導体ウェーハの熱処理を、800℃以上1350℃以下の温度で、アルゴンガス、窒素ガス、ヘリウムガス、水素ガスのいずれか1以上を含む雰囲気中で行なうことを特徴とする請求項1乃至請求項3のいずれか1項に記載のアニールウェーハの製造方法。
  5. 前記熱処理する半導体ウェーハを、直径200mm以上のシリコンウェーハとすることを特徴とする請求項1乃至請求項4のいずれか1項に記載のアニールウェーハの製造方法。
  6. 前記熱処理する半導体ウェーハを、1×1013〜1×1015atoms/cm3の濃度の窒素を含むものとすることを特徴とする請求項1乃至請求項5のいずれか1項に記載のアニールウェーハの製造方法。
JP2004299228A 2004-10-13 2004-10-13 アニールウェーハの製造方法 Expired - Lifetime JP4609029B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2004299228A JP4609029B2 (ja) 2004-10-13 2004-10-13 アニールウェーハの製造方法
KR1020077008156A KR101146210B1 (ko) 2004-10-13 2005-10-12 아닐 웨이퍼의 제조방법 및 아닐 웨이퍼
EP05793133A EP1806778B1 (en) 2004-10-13 2005-10-12 Annealed wafer manufacturing method and annealed wafer
DE602005026309T DE602005026309D1 (de) 2004-10-13 2005-10-12 Verfahren zur herstellung eines ausgeglühten wafers und ausgeglühter wafer
PCT/JP2005/018746 WO2006041069A1 (ja) 2004-10-13 2005-10-12 アニールウェーハの製造方法及びアニールウェーハ
US11/665,013 US7659216B2 (en) 2004-10-13 2005-10-12 Method for producing annealed wafer and annealed wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004299228A JP4609029B2 (ja) 2004-10-13 2004-10-13 アニールウェーハの製造方法

Publications (2)

Publication Number Publication Date
JP2006114629A JP2006114629A (ja) 2006-04-27
JP4609029B2 true JP4609029B2 (ja) 2011-01-12

Family

ID=36148357

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004299228A Expired - Lifetime JP4609029B2 (ja) 2004-10-13 2004-10-13 アニールウェーハの製造方法

Country Status (6)

Country Link
US (1) US7659216B2 (ja)
EP (1) EP1806778B1 (ja)
JP (1) JP4609029B2 (ja)
KR (1) KR101146210B1 (ja)
DE (1) DE602005026309D1 (ja)
WO (1) WO2006041069A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2567939A3 (en) * 2008-09-30 2014-07-09 Hemlock Semiconductor Corporation Method of determining an amount of impurities that a contaminating material contributes to high purity silicon and furnace for treating high purity silicon
JP5517235B2 (ja) * 2009-06-30 2014-06-11 グローバルウェーハズ・ジャパン株式会社 シリコンウエハの熱処理方法
US9157681B2 (en) * 2010-02-04 2015-10-13 National University Corporation Tohoku University Surface treatment method for atomically flattening a silicon wafer and heat treatment apparatus
JP7400683B2 (ja) * 2020-10-07 2023-12-19 株式会社Sumco 横型熱処理炉を用いたシリコンウェーハの熱処理方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0574762A (ja) * 1991-09-17 1993-03-26 Oki Electric Ind Co Ltd 絶縁膜形成方法
JPH09320977A (ja) * 1996-05-29 1997-12-12 Dainippon Screen Mfg Co Ltd 基板の接触式温度測定装置
JP2001023978A (ja) * 1999-07-05 2001-01-26 Mitsubishi Electric Corp 半導体装置の製造装置および製造方法
JP2004228459A (ja) * 2003-01-27 2004-08-12 Shin Etsu Handotai Co Ltd ウエーハの熱処理方法及び熱処理装置並びに熱処理用ボート

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51134071A (en) 1975-05-16 1976-11-20 Nippon Denshi Kinzoku Kk Method to eliminate crystal defects of silicon
JPS60247935A (ja) 1984-05-23 1985-12-07 Toshiba Ceramics Co Ltd 半導体ウエハの製造方法
EP1189268A1 (en) * 2000-03-16 2002-03-20 Shin-Etsu Handotai Co., Ltd Method for manufacturing silicon mirror wafer, silicon mirror wafer, and heat treatment furnace
JP3893608B2 (ja) 2000-09-21 2007-03-14 信越半導体株式会社 アニールウェーハの製造方法
KR100432496B1 (ko) * 2002-08-06 2004-05-20 주식회사 실트론 어닐 웨이퍼의 제조 방법
JP4604444B2 (ja) * 2002-12-24 2011-01-05 トヨタ自動車株式会社 埋設ゲート型半導体装置
JP2004207601A (ja) 2002-12-26 2004-07-22 Sumitomo Mitsubishi Silicon Corp シリコンウェーハの熱処理方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0574762A (ja) * 1991-09-17 1993-03-26 Oki Electric Ind Co Ltd 絶縁膜形成方法
JPH09320977A (ja) * 1996-05-29 1997-12-12 Dainippon Screen Mfg Co Ltd 基板の接触式温度測定装置
JP2001023978A (ja) * 1999-07-05 2001-01-26 Mitsubishi Electric Corp 半導体装置の製造装置および製造方法
JP2004228459A (ja) * 2003-01-27 2004-08-12 Shin Etsu Handotai Co Ltd ウエーハの熱処理方法及び熱処理装置並びに熱処理用ボート

Also Published As

Publication number Publication date
EP1806778B1 (en) 2011-02-09
JP2006114629A (ja) 2006-04-27
US20090011613A1 (en) 2009-01-08
EP1806778A1 (en) 2007-07-11
WO2006041069A1 (ja) 2006-04-20
EP1806778A4 (en) 2008-11-19
KR101146210B1 (ko) 2012-05-25
US7659216B2 (en) 2010-02-09
DE602005026309D1 (de) 2011-03-24
KR20070073771A (ko) 2007-07-10

Similar Documents

Publication Publication Date Title
KR101102336B1 (ko) 실리콘 웨이퍼 및 그 제조 방법
JPH0845945A (ja) シリコンウェーハのイントリンシックゲッタリング処理法
WO2000016386A1 (fr) Procede de traitement thermique pour plaquettes de silicium, et plaquette de silicium
JPH11150119A (ja) シリコン半導体基板の熱処理方法とその装置
WO2002003445A1 (en) Method and apparatus for forming a silicon wafer with a denuded zone
KR101146210B1 (ko) 아닐 웨이퍼의 제조방법 및 아닐 웨이퍼
CN110730831A (zh) 单晶硅的制造方法、外延硅晶片的制造方法、单晶硅及外延硅晶片
EP1052313B1 (en) Silicon wafer and method of manufacture thereof
US20100009548A1 (en) Method for heat-treating silicon wafer
JP2005123241A (ja) シリコンウエーハの製造方法及びシリコンウエーハ
JP2005333090A (ja) P型シリコンウェーハおよびその熱処理方法
US20050032337A1 (en) Method and apparatus for forming a silicon wafer with a denuded zone
JP2008227060A (ja) アニールウエハの製造方法
JP5517235B2 (ja) シリコンウエハの熱処理方法
JP6845020B2 (ja) シリコンウェーハの熱処理方法
JP2010073782A (ja) 半導体ウェーハの熱処理方法
JP4385539B2 (ja) シリコン単結晶ウェーハの熱処理方法
JP7361061B2 (ja) シリコンウェーハ
JP7252884B2 (ja) シリコンウェーハの熱処理方法
JP2004172564A (ja) アニールウェーハ及びその製造方法
US9793138B2 (en) Thermal processing method for wafer
JP2004356355A (ja) 熱処理方法、基板の製造方法、半導体装置の製造方法及び熱処理装置
US9779964B2 (en) Thermal processing method for wafer
JP2010003764A (ja) シリコンウェーハの製造方法
JP5515270B2 (ja) シリコンウェーハの熱処理方法及び熱処理装置、並びに、シリコンウェーハ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100713

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100816

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100914

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100927

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131022

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4609029

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250