JPWO2018078705A1 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JPWO2018078705A1 JPWO2018078705A1 JP2018546956A JP2018546956A JPWO2018078705A1 JP WO2018078705 A1 JPWO2018078705 A1 JP WO2018078705A1 JP 2018546956 A JP2018546956 A JP 2018546956A JP 2018546956 A JP2018546956 A JP 2018546956A JP WO2018078705 A1 JPWO2018078705 A1 JP WO2018078705A1
- Authority
- JP
- Japan
- Prior art keywords
- wiring member
- semiconductor device
- semiconductor chip
- resin
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 76
- 238000004519 manufacturing process Methods 0.000 title claims description 21
- 239000011347 resin Substances 0.000 claims abstract description 34
- 229920005989 resin Polymers 0.000 claims abstract description 34
- 230000000149 penetrating effect Effects 0.000 claims abstract description 4
- 238000007789 sealing Methods 0.000 claims description 7
- 238000000034 method Methods 0.000 claims 1
- 230000000052 comparative effect Effects 0.000 description 8
- 229910000679 solder Inorganic materials 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000036413 temperature sense Effects 0.000 description 2
- 229910002601 GaN Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000008929 regeneration Effects 0.000 description 1
- 238000011069 regeneration method Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Layout of the interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
- H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
- H01L21/4814—Conductive parts
- H01L21/4817—Conductive parts for containers, e.g. caps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/565—Moulds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
- H01L23/49844—Geometry or layout for individual devices of subclass H10D
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Ceramic Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
半導体チップ（９）の上面に、互いに離間した第１及び第２のエミッタ電極（１２，１３）が設けられている。配線部材（１５）は、第１のエミッタ電極（１２）に接合された第１の接合部（１５ａ）と、第２のエミッタ電極（１３）に接合された第２の接合部（１５ｂ）とを有する。樹脂（２）が、半導体チップ（９）、第１及び第２のエミッタ電極（１２，１３）、及び配線部材（１５）を封止する。第１の接合部（１５ａ）と第２の接合部（１５ｂ）との間において配線部材（１５）を上下に貫通する穴（１８）が設けられている。
Description
本発明は、半導体装置及びその製造方法に関する。
電気自動車又は電車等のモータを制御するインバータ又は回生用のコンバータに半導体装置が用いられている。半導体装置において半導体チップの上面のエミッタ電極と配線部材ははんだ接合される（例えば、特許文献１参照）。
半導体チップの上面には温度センス又はゲートなどの配線を有するため、エミッタ電極が複数に分離されることがある。複数のエミッタ電極と配線部材との接合部も複数になる。互いに近接した接合部間はトンネルになるため、樹脂封止の際にトンネルの両開口部から樹脂が流入して空気が閉じ込められて気泡となる。この気泡により信頼性が低下し、絶縁性が低下するという問題があった。
その対策として、減圧雰囲気で樹脂注入するか、樹脂と製品を加熱した状態で樹脂の粘度を下げて回り込みやすくすることも可能だが、設備コストと加工コストが上昇するという問題があった。
本発明は、上述のような課題を解決するためになされたもので、その目的は低コストで樹脂内の気泡の発生を抑制することができる半導体装置及びその製造方法を得るものである。
本発明に係る半導体装置は、半導体チップと、前記半導体チップの上面に設けられ、互いに離間した第１及び第２の電極と、前記第１の電極に接合された第１の接合部と、前記第２の電極に接合された第２の接合部とを有する配線部材と、前記半導体チップ、前記第１及び第２の電極、及び前記配線部材を封止する樹脂とを備え、前記第１の接合部と前記第２の接合部との間において前記配線部材を上下に貫通する穴が設けられていることを特徴とする。
本発明では、樹脂封止の際に、第１及び第２の接合部間の空気が配線部材の穴から上方に抜ける。これにより、低コストで樹脂内の気泡の発生を抑制することができる。
本発明の実施の形態に係る半導体装置及びその製造方法について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態１．
図１は、本発明の実施の形態１に係る半導体装置を示す斜視図である。ケース１の内部は樹脂２で封止されている。ケース１は樹脂２が漏れないような構造になっている。ケース１には、コレクタ出力部３、エミッタ出力部５及び信号端子６が設けられている。
図１は、本発明の実施の形態１に係る半導体装置を示す斜視図である。ケース１の内部は樹脂２で封止されている。ケース１は樹脂２が漏れないような構造になっている。ケース１には、コレクタ出力部３、エミッタ出力部５及び信号端子６が設けられている。
図２は、本発明の実施の形態１に係る半導体装置の主要部を示す平面図である。図３は、図２のＩ−ＩＩに沿った断面図である。図４は、図２のＩＩＩ−ＩＶに沿った断面図である。
基板７はケース１の底面に接着されている。基板７の電極８はコレクタ出力部３に接続されている。半導体チップ９の下面のコレクタ電極１０がはんだ１１により基板７の電極８に接合されている。半導体チップ９はＩＧＢＴであるが、ＭＯＳＦＥＴ、ＳＢＤ又はＰＮダイオードなどでもよい。
半導体チップ９の上面に、互いに離間した第１及び第２のエミッタ電極１２，１３が設けられている。第１のエミッタ電極１２と第２のエミッタ電極１３との間において半導体チップ９の上面に、第１及び第２のエミッタ電極１２，１３に接続されていない配線１４が設けられている。配線１４は温度センス又はゲートなどに接続されている。この配線１４が有るために、エミッタ電極は第１及び第２のエミッタ電極１２，１３に分離されている。配線１４は、図示しないアルミワイヤなどにより信号端子６に接続されている。従って、信号端子６及び配線１４を通って、入力信号が半導体チップ９のゲートに入力され、又は、半導体チップ９から温度出力信号が出力される。
配線部材１５の第１の接合部１５ａがはんだ１６により第１のエミッタ電極１２に接合されている。配線部材１５の第２の接合部１５ｂがはんだ１７により第２のエミッタ電極１３に接合されている。配線部材１５はエミッタ出力部５に接続されている。
樹脂２が、半導体チップ９、第１及び第２のエミッタ電極１２，１３、及び配線部材１５等を封止する。第１の接合部１５ａと第２の接合部１５ｂとの間において配線部材１５を上下に貫通する穴１８が設けられている。
続いて、本実施の形態に係る半導体装置の製造方法を説明する。図５及び図６は、本発明の実施の形態１に係る半導体装置の製造工程を示す断面図である。図５及び図６は図４の断面図に対応する。
まず、配線部材１５の第１の接合部１５ａと第２の接合部１５ｂとの間において配線部材１５を上下に貫通する穴１８を形成する。次に、半導体チップ９の上面に設けられ互いに離間した第１及び第２のエミッタ電極１２，１３をそれぞれ配線部材１５の第１及び第２の接合部１５ａ，１５ｂに接合する。これにより、図５に示す樹脂封止前の状態になる。次に、図６に示すように、配線部材１５のサイドから樹脂２を注入すると、第１及び第２の接合部１５ａ，１５ｂ間のトンネル内の空気が配線部材１５の穴１８から上方に抜ける。
続いて、本実施の形態の効果を比較例と比較して説明する。図７は、比較例に係る半導体装置の主要部を示す平面図である。比較例では配線部材１５に穴１８が形成されていない。図８から図１０は、比較例に係る半導体装置の製造工程を示す断面図である。図８から図１０は図４の断面図に対応する。図８は樹脂封止前の状態を示す。
樹脂２は一般的に硬化前であっても粘度が高く流動性が悪い。従って、図９に示すように、配線部材１５のサイドから樹脂２を注入すると、配線部材１５の下の隙間よりも先に配線部材１５の上を流れて進む。このため、第１及び第２の接合部１５ａ，１５ｂ間のトンネルの両開口部から樹脂２が流入して配線部材１５の下に空気が閉じ込められて気泡１９となる。この気泡により信頼性が低下し、絶縁性が低下する。
これに対して、本実施の形態では、樹脂封止の際に、第１及び第２の接合部１５ａ，１５ｂ間の空気が配線部材１５の穴１８から上方に抜ける。これにより、低コストで樹脂２内の気泡の発生を抑制することができる。また、穴１８を第１及び第２の接合部１５ａ，１５ｂ間のトンネルに沿って延びる長穴にすることで、空気が更に抜けやすくなる。
実施の形態２．
図１１は、本発明の実施の形態２に係る半導体装置の製造工程を示す断面図である。本実施の形態では、穴１８から配線部材１５の下方に向かって樹脂２を注入して半導体チップ９、第１及び第２のエミッタ電極１２，１３、及び配線部材１５を封止する。その他の工程は実施の形態１と同様である。配線部材１５の下方の空気は樹脂２により外側へ押し出されるため、樹脂２内の気泡の発生を抑制できる。
図１１は、本発明の実施の形態２に係る半導体装置の製造工程を示す断面図である。本実施の形態では、穴１８から配線部材１５の下方に向かって樹脂２を注入して半導体チップ９、第１及び第２のエミッタ電極１２，１３、及び配線部材１５を封止する。その他の工程は実施の形態１と同様である。配線部材１５の下方の空気は樹脂２により外側へ押し出されるため、樹脂２内の気泡の発生を抑制できる。
実施の形態３．
図１２は、本発明の実施の形態３に係る半導体装置の主要部を示す断面図である。本実施の形態では、配線部材１５の幅方向の片側が上方に折り曲げられている。
図１２は、本発明の実施の形態３に係る半導体装置の主要部を示す断面図である。本実施の形態では、配線部材１５の幅方向の片側が上方に折り曲げられている。
図１３は、本発明の実施の形態３に係る半導体装置の製造工程を示す断面図である。配線部材１５の折り曲げた部分がダムとなって配線部材１５の上を流れる樹脂２を一時的にせき止める。これにより、樹脂２の回り込みが遅れるため、配線部材１５の下方のトンネルに片側から樹脂２を流入させて空気を押し出すことで、樹脂２内の気泡の発生を抑制できる。なお、配線部材１５に穴１８がなくても同様の効果を得ることができる。
実施の形態４．
図１４は、本発明の実施の形態４に係る半導体装置の主要部を示す断面図である。本実施の形態では、穴１８の周囲において配線部材１５が煙突状に上方に突き出している。
図１４は、本発明の実施の形態４に係る半導体装置の主要部を示す断面図である。本実施の形態では、穴１８の周囲において配線部材１５が煙突状に上方に突き出している。
図１５は、本発明の実施の形態４に係る半導体装置の製造工程を示す断面図である。配線部材１５の上を流れる樹脂２は、煙突状に上方に突き出した部分により穴１８の上にかぶさり難くなる。このため、穴１８から空気が抜けやすくなり、樹脂２内の気泡の発生を抑制できる。
なお、半導体チップ９は、珪素によって形成されたものに限らず、珪素に比べてバンドギャップが大きいワイドバンドギャップ半導体によって形成されたものでもよい。ワイドバンドギャップ半導体は、例えば、炭化珪素、窒化ガリウム系材料、又はダイヤモンドである。このようなワイドバンドギャップ半導体によって形成された半導体チップは、耐電圧性や許容電流密度が高いため、小型化できる。この小型化された半導体チップを用いることで、この半導体チップを組み込んだ半導体装置も小型化できる。また、半導体チップの耐熱性が高いため、ヒートシンクの放熱フィンを小型化でき、水冷部を空冷化できるので、半導体装置を更に小型化できる。また、半導体チップの電力損失が低く高効率であるため、半導体装置を高効率化できる。
２ 樹脂、９ 半導体チップ、１２ 第１のエミッタ電極、１３ 第２のエミッタ電極、１４ 配線、１５ 配線部材、１５ａ 第１の接合部、１５ｂ 第２の接合部、１８ 穴
Claims (7)
- 半導体チップと、
前記半導体チップの上面に設けられ、互いに離間した第１及び第２の電極と、
前記第１の電極に接合された第１の接合部と、前記第２の電極に接合された第２の接合部とを有する配線部材と、
前記半導体チップ、前記第１及び第２の電極、及び前記配線部材を封止する樹脂とを備え、
前記第１の接合部と前記第２の接合部との間において前記配線部材を上下に貫通する穴が設けられていることを特徴とする半導体装置。 - 前記第１の電極と前記第２の電極との間において前記半導体チップの前記上面に設けられ、前記第１及び第２の電極に接続されていない配線を更に備えることを特徴とする請求項１に記載の半導体装置。
- 前記穴は長穴であることを特徴とする請求項１又は２に記載の半導体装置。
- 前記配線部材の幅方向の片側が上方に折り曲げられていることを特徴とする請求項１〜３の何れか１項に記載の半導体装置。
- 前記穴の周囲において前記配線部材が煙突状に上方に突き出していることを特徴とする請求項１〜３の何れか１項に記載の半導体装置。
- 前記半導体チップはワイドバンドギャップ半導体によって形成されていることを特徴とする請求項１〜５の何れか１項に記載の半導体装置。
- 配線部材の第１の接合部と第２の接合部との間において前記配線部材を上下に貫通する穴を形成する工程と、
半導体チップの上面に設けられ互いに離間した第１及び第２の電極をそれぞれ前記配線部材の前記第１及び第２の接合部に接合する工程と、
前記穴から前記配線部材の下方に向かって樹脂を注入して前記半導体チップ、前記第１及び第２の電極、及び前記配線部材を封止する工程とを備えることを特徴とする半導体装置の製造方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/JP2016/081492 WO2018078705A1 (ja) | 2016-10-24 | 2016-10-24 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2018078705A1 true JPWO2018078705A1 (ja) | 2019-06-24 |
| JP6777157B2 JP6777157B2 (ja) | 2020-10-28 |
Family
ID=62024151
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018546956A Active JP6777157B2 (ja) | 2016-10-24 | 2016-10-24 | 半導体装置及びその製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US10707141B2 (ja) |
| JP (1) | JP6777157B2 (ja) |
| KR (1) | KR102170867B1 (ja) |
| CN (1) | CN109844936B (ja) |
| DE (1) | DE112016007372B4 (ja) |
| WO (1) | WO2018078705A1 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7247791B2 (ja) * | 2019-07-03 | 2023-03-29 | 住友電気工業株式会社 | 半導体装置 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006190728A (ja) * | 2005-01-04 | 2006-07-20 | Mitsubishi Electric Corp | 電力用半導体装置 |
| JP2006202885A (ja) * | 2005-01-19 | 2006-08-03 | Mitsubishi Electric Corp | 半導体装置 |
| JP2013179229A (ja) * | 2012-02-29 | 2013-09-09 | Rohm Co Ltd | パワーモジュール半導体装置 |
| JP2014017318A (ja) * | 2012-07-06 | 2014-01-30 | Toyota Industries Corp | 半導体装置 |
| JP2016134540A (ja) * | 2015-01-21 | 2016-07-25 | 三菱電機株式会社 | 電力用半導体装置 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6034383A (en) * | 1997-11-13 | 2000-03-07 | Northrop Grumman Corporation | High power density microwave HBT with uniform signal distribution |
| WO2005024933A1 (ja) | 2003-08-29 | 2005-03-17 | Renesas Technology Corp. | 半導体装置の製造方法 |
| JP4659534B2 (ja) | 2005-07-04 | 2011-03-30 | 三菱電機株式会社 | 半導体装置 |
| JP2007242727A (ja) * | 2006-03-06 | 2007-09-20 | Sharp Corp | ヘテロ接合バイポーラトランジスタ及びこれを用いた電力増幅器 |
| JP5900620B2 (ja) * | 2012-07-05 | 2016-04-06 | 三菱電機株式会社 | 半導体装置 |
| JP5910456B2 (ja) | 2012-10-22 | 2016-04-27 | 株式会社豊田自動織機 | 半導体装置 |
| JP6304974B2 (ja) | 2013-08-27 | 2018-04-04 | 三菱電機株式会社 | 半導体装置 |
| US20180190556A1 (en) * | 2016-12-30 | 2018-07-05 | Texas Instruments Incorporated | Methods and apparatus for spark gap devices within integrated circuits |
-
2016
- 2016-10-24 KR KR1020197002474A patent/KR102170867B1/ko active IP Right Grant
- 2016-10-24 CN CN201680090273.7A patent/CN109844936B/zh active Active
- 2016-10-24 WO PCT/JP2016/081492 patent/WO2018078705A1/ja active Application Filing
- 2016-10-24 DE DE112016007372.0T patent/DE112016007372B4/de active Active
- 2016-10-24 US US16/319,975 patent/US10707141B2/en active Active
- 2016-10-24 JP JP2018546956A patent/JP6777157B2/ja active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006190728A (ja) * | 2005-01-04 | 2006-07-20 | Mitsubishi Electric Corp | 電力用半導体装置 |
| JP2006202885A (ja) * | 2005-01-19 | 2006-08-03 | Mitsubishi Electric Corp | 半導体装置 |
| JP2013179229A (ja) * | 2012-02-29 | 2013-09-09 | Rohm Co Ltd | パワーモジュール半導体装置 |
| JP2014017318A (ja) * | 2012-07-06 | 2014-01-30 | Toyota Industries Corp | 半導体装置 |
| JP2016134540A (ja) * | 2015-01-21 | 2016-07-25 | 三菱電機株式会社 | 電力用半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR102170867B1 (ko) | 2020-10-28 |
| WO2018078705A1 (ja) | 2018-05-03 |
| KR20190022756A (ko) | 2019-03-06 |
| JP6777157B2 (ja) | 2020-10-28 |
| DE112016007372T5 (de) | 2019-07-11 |
| DE112016007372B4 (de) | 2025-01-23 |
| CN109844936B (zh) | 2023-12-15 |
| US10707141B2 (en) | 2020-07-07 |
| US20190267297A1 (en) | 2019-08-29 |
| CN109844936A (zh) | 2019-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10559538B2 (en) | Power module | |
| US10104775B2 (en) | Semiconductor device and method for manufacturing the same | |
| US9355941B2 (en) | Semiconductor device with step portion having shear surfaces | |
| US9673118B2 (en) | Power module and method of manufacturing power module | |
| WO2017094189A1 (ja) | 半導体モジュール | |
| CN110071072B (zh) | 半导体装置 | |
| JP2020088122A (ja) | 半導体モジュール、電力変換装置および半導体モジュールの製造方法 | |
| CN104658995A (zh) | 半导体装置及其制造方法 | |
| JP5732880B2 (ja) | 半導体装置及びその製造方法 | |
| JP2015090965A (ja) | 半導体装置 | |
| US10790242B2 (en) | Method of manufacturing a semiconductor device | |
| KR102033521B1 (ko) | 반도체 장치의 제조 방법 | |
| JP6777157B2 (ja) | 半導体装置及びその製造方法 | |
| JP6381489B2 (ja) | 半導体装置の製造方法 | |
| KR20130100702A (ko) | 반도체 장치 및 반도체 장치 제조 방법 | |
| US9355999B2 (en) | Semiconductor device | |
| WO2018029801A1 (ja) | 半導体装置 | |
| JP2017079217A (ja) | 電力用半導体装置および電力用半導体装置の製造方法 | |
| JP2012222291A (ja) | 半導体パッケージ | |
| JP2016111255A (ja) | 半導体装置の製造方法 | |
| JP7561677B2 (ja) | 電力半導体装置、電力半導体装置の製造方法及び電力変換装置 | |
| JP2019067950A (ja) | 半導体装置の製造方法 | |
| JP7065722B2 (ja) | 半導体装置、電力変換装置及び半導体装置の製造方法 | |
| JP6630762B2 (ja) | パワーモジュール | |
| JP2024140726A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190201 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200428 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200611 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200908 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200921 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6777157 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |