Nothing Special   »   [go: up one dir, main page]

JP2024140726A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2024140726A
JP2024140726A JP2023052031A JP2023052031A JP2024140726A JP 2024140726 A JP2024140726 A JP 2024140726A JP 2023052031 A JP2023052031 A JP 2023052031A JP 2023052031 A JP2023052031 A JP 2023052031A JP 2024140726 A JP2024140726 A JP 2024140726A
Authority
JP
Japan
Prior art keywords
lead frame
inclined portion
insulating substrate
metal wiring
case
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2023052031A
Other languages
English (en)
Inventor
建人 西山
Taketo Nishiyama
研二 斉藤
Kenji Saito
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2023052031A priority Critical patent/JP2024140726A/ja
Priority to US18/466,228 priority patent/US20240332139A1/en
Priority to DE102023126954.2A priority patent/DE102023126954A1/de
Priority to CN202410333782.4A priority patent/CN118737837A/zh
Publication of JP2024140726A publication Critical patent/JP2024140726A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

Figure 2024140726000001
【課題】信頼性の低下及び絶縁不良を抑制することができる半導体装置及びその製造方法を得る。
【解決手段】リードフレーム８が絶縁基板１の金属配線とケース４の電極５を接続する。封止材９がケース４の中に充填され、絶縁基板１の上面、半導体チップ６及びリードフレーム８を封止する。リードフレーム８は、金属配線３に接合された第１の接合部８ａと、電極５に接合された第２の接合部８ｂと、第１の接合部８ａと第２の接合部８ｂを接続する接続部８ｃとを有する。接続部８ｃは、リードフレーム８の延伸方向を横切る断面において絶縁基板１の上面に対して傾斜している傾斜部８ｃａと、傾斜部８ｃａと第１の接合部８ａの間に設けられた第１の非傾斜部８ｃｂと、傾斜部８ｃａと第２の接合部８ｂの間に設けられた第２の非傾斜部８ｃｃとを有する。第１の非傾斜部８ｃｂと傾斜部８ｃａの境界及び第２の非傾斜部８ｃｃと傾斜部８ｃａの境界において、リードフレーム８の両サイドにスリット１０が設けられている。
【選択図】図２

Description

本開示は、半導体装置及びその製造方法に関する。
封止材注入時にリードフレームの下に気泡が残ると、絶縁距離が低下して絶縁破壊が起きる。また、気泡と封止材の膨張率の差によって温度サイクルでリードフレーム剥がれて寿命が低下する。これに対して、リードフレームに貫通口を設けて気泡を抜く構成が提案されている（例えば、特許文献１参照）。
特開２０２２－６９２４号公報
しかし、リードフレームの下にトラップされた気泡が貫通口まで移動する距離が長いと、気泡が抜け難い。このため、パワーモジュールの信頼性の低下又は絶縁不良につながるという問題があった。
本開示は、上述のような課題を解決するためになされたもので、その目的は信頼性の低下及び絶縁不良を抑制することができる半導体装置及びその製造方法を得るものである。
本開示に係る第１の半導体装置は、絶縁基板と、前記絶縁基板の上面に設けられた金属配線と、前記絶縁基板の上面の外周部に接合されたケースと、前記ケースの内側において前記絶縁基板の上面に実装され、前記金属配線に接続された半導体チップと、前記ケースに設けられた電極と、前記金属配線と前記電極を接続するリードフレームと、前記ケースの中に充填され、前記絶縁基板の上面、前記半導体チップ及び前記リードフレームを封止する封止材とを備え、前記リードフレームは、前記金属配線に接合された第１の接合部と、前記電極に接合された第２の接合部と、前記第１の接合部と前記第２の接合部を接続する接続部とを有し、前記接続部は、前記リードフレームの延伸方向を横切る断面において前記絶縁基板の上面に対して傾斜している傾斜部と、前記傾斜部と前記第１の接合部の間に設けられた第１の非傾斜部と、前記傾斜部と前記第２の接合部の間に設けられた第２の非傾斜部とを有し、前記第１の非傾斜部と前記傾斜部の境界及び前記第２の非傾斜部と前記傾斜部の境界において、前記リードフレームの両サイドにスリットが設けられていることを特徴とする。
本開示に係る第２の半導体装置は、絶縁基板と、前記絶縁基板の上面に設けられた金属配線と、前記絶縁基板の上面の外周部に接合されたケースと、前記ケースの内側において前記絶縁基板の上面に実装され、前記金属配線に接続された半導体チップと、前記ケースに設けられた電極と、前記金属配線と前記電極を接続するリードフレームと、前記ケースの中に充填され、前記絶縁基板の上面、前記半導体チップ及び前記リードフレームを封止する封止材とを備え、前記リードフレームは、前記金属配線に接合された第１の接合部と、前記電極に接合された第２の接合部と、前記第１の接合部と前記第２の接合部を接続する接続部とを有し、前記接続部は、前記リードフレームの幅方向に厚みが変化して、前記リードフレームの延伸方向を横切る断面において下面が前記絶縁基板の上面に対して傾斜している傾斜部を有することを特徴とする。
本開示では、リードフレームに傾斜部が設けられている。このため、封止材の注入時にリードフレームの傾斜部の下方の空気が上方に押し出されやすい。従って、リードフレームの下に気泡がトラップされ難いため、信頼性の低下及び絶縁不良を抑制することができる。
実施の形態１に係る半導体装置を示す断面図である。 実施の形態１に係るリードフレームを示す斜視図である。 実施の形態１に係るリードフレームの接続部を示す平面図である。 図２のａ―ｂに沿った断面図である。 実施の形態１に係る半導体装置の封止工程を示す断面図である。 比較例に係る半導体装置を示す断面図である。 実施の形態１に係るリードフレームの接続部の変形例を示す平面図である。 実施の形態２に係るリードフレームを示す斜視図である。 実施の形態２に係るリードフレームの接続部を示す平面図である。 図８のａ―ｂに沿った断面図である。 実施の形態３に係るリードフレームを示す斜視図である。 図１１のａ―ｂに沿った断面図である。 実施の形態３に係るリードフレームの変形例を示す斜視図である。 図１３のａ―ｂに沿った断面図である。
実施の形態に係る半導体装置及びその製造方法について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態１．
図１は、実施の形態１に係る半導体装置を示す断面図である。絶縁基板１の下面に放熱板２が設けられている。絶縁基板１の上面の中央部に金属配線３が設けられている。金属配線３を囲むように絶縁基板１の上面の外周部にケース４が接合されている。
ケース４の上面には段差が設けられ、ケース４の外周側の上面よりもケース４の内周側の上面が低くなっている。ケース４の内側に電極５が設けられている。電極５は、ケース４の内周側の上面からケース４の上方に引き出されている。
ケース４の内側において絶縁基板１の上に半導体チップ６が実装されている。半導体チップ６の下面電極が金属配線３にはんだ７により接合され、金属配線３に電気的に接続されている。半導体チップ６の上面電極は他の金属配線（不図示）にワイヤ接続されている。リードフレーム８が金属配線３とケース４の電極５を接続している。
封止材９が、ケース４の中に充填され、絶縁基板１の上面、半導体チップ６、及びリードフレーム８等を封止している。リードフレーム８は封止材９から露出していない。封止材９は流動性のあるゲル又は樹脂である。なお、樹脂は完成後の装置では硬化されるものの製造時の硬化前には流動性がある。
図２は、実施の形態１に係るリードフレームを示す斜視図である。リードフレーム８は、厚みが一定の平板を折り曲げたものである。リードフレーム８は、金属配線３にはんだ接合された第１の接合部８ａと、ケース４の内周側の上面に設けられた電極５にはんだ接合された第２の接合部８ｂと、第１の接合部８ａと第２の接合部８ｂを接続する接続部８ｃとを有する。第１の接合部８ａと第２の接合部８ｂは絶縁基板１の上面に平行である。電極５の上面の高さは金属配線３の上面の高さよりも高いため、接続部８ｃは金属配線３側から電極５側に向かって斜めに立ち上がっている。言い換えると、接続部８ｃは、リードフレーム８の延伸方向に沿った断面において、絶縁基板１の上面に対して傾斜している。
図３は、実施の形態１に係るリードフレームの接続部を示す平面図である。接続部８ｃは、傾斜部８ｃａと、傾斜部８ｃａと第１の接合部８ａの間に設けられた第１の非傾斜部８ｃｂと、傾斜部８ｃａと第２の接合部８ｂの間に設けられた第２の非傾斜部８ｃｃとを有する。第１の非傾斜部８ｃｂと傾斜部８ｃａの境界及び第２の非傾斜部８ｃｃと傾斜部８ｃａの境界において、リードフレーム８の両サイドにスリット１０が設けられている。
図４は図２のａ―ｂに沿った断面図である。この断面は、リードフレーム８の延伸方向を横切る断面であり、かつ絶縁基板１の上面に対して垂直な断面である。なお、リードフレーム８の延伸方向は、金属配線３側から電極５側に向かう方向又はその逆方向であり、リードフレーム８に電流が流れる方向でもある。傾斜部８ｃａは、第１の非傾斜部８ｃｂと第２の非傾斜部８ｃｃに対してねじられており、リードフレーム８の延伸方向を横切る断面において絶縁基板１の上面に対して傾斜している。一方、第１の非傾斜部８ｃｂと第２の非傾斜部８ｃｃは、当該断面において傾斜していない。
図５は、実施の形態１に係る半導体装置の封止工程を示す断面図である。リードフレーム８の傾斜部８ｃａは傾斜しているため、絶縁基板１の上面を基準として傾斜部８ｃａの下面のサイドａ側の高さはサイドｂ側の高さよりも低い。そこで、サイドａ側からサイドｂ側に向かってリードフレーム８の傾斜部８ｃａの下方に封止材９を注入する。これにより、リードフレーム８の下方の気泡１１を上方に押し出し易くなる。
続いて、本実施の形態の効果を比較例と比較して説明する。図６は、比較例に係る半導体装置を示す断面図である。比較例ではリードフレーム８に傾斜部８ｃａが設けられていない。このため、封止材９の注入時にリードフレーム８の下方の空気が上方に逃げ難い。従って、ケース４の内側面、金属配線３の側面、絶縁基板１の上面、及びリードフレーム８の下面で囲まれた狭い領域に気泡１１が閉じ込められた状態で封止材９が硬化してしまう場合がある。
一方、本実施の形態では、リードフレーム８に傾斜部８ｃａが設けられている。このため、封止材９の注入時にリードフレーム８の傾斜部８ｃａの下方の空気が上方に押し出されやすい。従って、リードフレーム８の下に気泡１１がトラップされ難いため、信頼性の低下及び絶縁不良を抑制することができる。
また、リードフレーム８に傾斜部８ｃａを設けるには、リードフレーム８をねじる必要がある。しかし、通常のリードフレームをねじった場合、ねじり始め箇所は傾斜角度が低くなり気泡１１が抜け難い。そこで、本実施の形態では、リードフレーム８にスリット１０を設けてねじりを入れる。これにより、傾斜部８ｃａの傾斜角度θを大きくできるため、リードフレーム８の下方の空気を上方に押し出しやすくなる。また、絶縁基板１の金属配線３に接合されるリードフレーム８の第１の接合部８ａが絶縁基板１の上面に対して平行に保たれるため、リードフレーム８と金属配線３の間の接触不良を抑制することができる。
図７は、実施の形態１に係るリードフレームの接続部の変形例を示す平面図である。電流はリードフレーム８の延長方向（Ｙ方向）に流れるため、リードフレーム８の最小幅（Ｘ方向）が狭いほどインダクタンスが増加する。そこで、リードフレーム８の左右のスリット１０の位置をリードフレーム８の延長方向（Ｙ方向）に距離ｄ１だけずらす。これにより、リードフレーム８の最小幅を広くすることができるため、インダクタンスを低減することができる。
実施の形態２．
図８は、実施の形態２に係るリードフレームを示す斜視図である。図９は、実施の形態２に係るリードフレームの接続部を示す平面図である。図１０は図８のａ―ｂに沿った断面図である。
第１の非傾斜部８ｃｂ及び第２の非傾斜部８ｃｃは、それぞれ第１の接合部８ａ及び第２の接合部８ｂに対して垂直に折り曲げられ、絶縁基板１の上面に対して垂直に延在する。第１の非傾斜部８ｃｂ及び第２の非傾斜部８ｃｃに対してそれぞれ角度θでリードフレーム８を折り曲げることで傾斜部８ｃａを形成する。これにより、傾斜部８ｃａをリードフレーム８の曲げのみで容易に形成することができる。その他の半導体装置の構成は実施の形態１と同様である。実施の形態１と同様にリードフレーム８の傾斜部８ｃａの下に気泡１１がトラップされ難いため、信頼性の低下及び絶縁不良を抑制することができる。
実施の形態３
図１１は、実施の形態３に係るリードフレームを示す斜視図である。図１２は図１１のａ―ｂに沿った断面図である。リードフレーム８の傾斜部８ｃａの上面は、リードフレーム８の延伸方向を横切る断面において、絶縁基板１の上面に対して平行である。一方、リードフレーム８の傾斜部８ｃａの厚みが幅方向に変化して、傾斜部８ｃａの下面は、当該断面において絶縁基板１の上面に対して傾斜している。その他の半導体装置の構成は実施の形態１と同様である。実施の形態１と同様にリードフレーム８の傾斜部８ｃａの下に気泡１１がトラップされ難いため、信頼性の低下及び絶縁不良を抑制することができる。
図１３は、実施の形態３に係るリードフレームの変形例を示す斜視図である。図１４は図１３のａ―ｂに沿った断面図である。傾斜部８ｃａの下面が傾斜した曲面になっている。これにより傾斜部８ｃａの下方の空気が上方に更に押し出されやすくなる。
なお、半導体チップ６は、珪素によって形成されたものに限らず、珪素に比べてバンドギャップが大きいワイドバンドギャップ半導体によって形成されたものでもよい。ワイドバンドギャップ半導体は、例えば、炭化珪素、窒化ガリウム系材料、又はダイヤモンドである。このようなワイドバンドギャップ半導体によって形成された半導体チップは、耐電圧性及び許容電流密度が高いため、小型化できる。この小型化された半導体チップを用いることで、この半導体チップを組み込んだ半導体装置も小型化・高集積化できる。また、半導体チップの耐熱性が高いため、ヒートシンクの放熱フィンを小型化でき、水冷部を空冷化できるので、半導体装置を更に小型化できる。また、半導体チップの電力損失が低く高効率であるため、半導体装置を高効率化できる。
また、ワイドバンドギャップ半導体の半導体チップ６は発熱量が大きいため、耐熱添加剤を多く含む封止材９を用いる必要がある。耐熱添加剤を多く含むことで気泡が発生し易くなるため、上記の実施の形態が特に有効である。
以上、好ましい実施の形態等について詳説したが、上述した実施の形態等に制限されることはなく、特許請求の範囲に記載された範囲を逸脱することなく、上述した実施の形態等に種々の変形及び置換を加えることができる。以下、本開示の諸態様を付記としてまとめて記載する。
（付記１）
絶縁基板と、
前記絶縁基板の上面に設けられた金属配線と、
前記絶縁基板の上面の外周部に接合されたケースと、
前記ケースの内側において前記絶縁基板の上面に実装され、前記金属配線に接続された半導体チップと、
前記ケースに設けられた電極と、
前記金属配線と前記電極を接続するリードフレームと、
前記ケースの中に充填され、前記絶縁基板の上面、前記半導体チップ及び前記リードフレームを封止する封止材とを備え、
前記リードフレームは、前記金属配線に接合された第１の接合部と、前記電極に接合された第２の接合部と、前記第１の接合部と前記第２の接合部を接続する接続部とを有し、
前記接続部は、前記リードフレームの延伸方向を横切る断面において前記絶縁基板の上面に対して傾斜している傾斜部と、前記傾斜部と前記第１の接合部の間に設けられた第１の非傾斜部と、前記傾斜部と前記第２の接合部の間に設けられた第２の非傾斜部とを有し、
前記第１の非傾斜部と前記傾斜部の境界及び前記第２の非傾斜部と前記傾斜部の境界において、前記リードフレームの両サイドにスリットが設けられていることを特徴とする半導体装置。
（付記２）
前記リードフレームの左右の前記スリットの位置が前記リードフレームの延長方向にずれていることを特徴とする付記１に記載の半導体装置。
（付記３）
前記第１の非傾斜部及び前記第２の非傾斜部は前記絶縁基板の上面に対して垂直に延在することを特徴とする付記１又は２に記載の半導体装置。
（付記４）
絶縁基板と、
前記絶縁基板の上面に設けられた金属配線と、
前記絶縁基板の上面の外周部に接合されたケースと、
前記ケースの内側において前記絶縁基板の上面に実装され、前記金属配線に接続された半導体チップと、
前記ケースに設けられた電極と、
前記金属配線と前記電極を接続するリードフレームと、
前記ケースの中に充填され、前記絶縁基板の上面、前記半導体チップ及び前記リードフレームを封止する封止材とを備え、
前記リードフレームは、前記金属配線に接合された第１の接合部と、前記電極に接合された第２の接合部と、前記第１の接合部と前記第２の接合部を接続する接続部とを有し、
前記接続部は、前記リードフレームの幅方向に厚みが変化して、前記リードフレームの延伸方向を横切る断面において下面が前記絶縁基板の上面に対して傾斜している傾斜部を有することを特徴とする半導体装置。
（付記５）
前記傾斜部の下面が傾斜した曲面になっていることを特徴とする付記４に記載の半導体装置。
（付記６）
前記半導体チップはワイドバンドギャップ半導体によって形成されていることを特徴とする付記１から５の何れか１項に記載の半導体装置。
（付記７）
付記１から６の何れか１項に記載の半導体装置を製造する方法であって、
前記絶縁基板の上面を基準として前記傾斜部の下面の第１のサイド側の高さは第２のサイド側の高さよりも低く、
前記第１のサイド側から前記第２のサイド側に向かって前記傾斜部の下方に前記封止材を注入することを特徴とする半導体装置の製造方法。
１ 絶縁基板、３ 金属配線、４ ケース、５ 電極、６ 半導体チップ、８ リードフレーム、９ 封止材、８ａ 第１の接合部、８ｂ 第２の接合部、８ｃ 接続部、８ｃａ 傾斜部、８ｃｂ 第１の非傾斜部、８ｃｃ 第２の非傾斜部、１０ スリット

Claims (7)

  1. 絶縁基板と、
    前記絶縁基板の上面に設けられた金属配線と、
    前記絶縁基板の上面の外周部に接合されたケースと、
    前記ケースの内側において前記絶縁基板の上面に実装され、前記金属配線に接続された半導体チップと、
    前記ケースに設けられた電極と、
    前記金属配線と前記電極を接続するリードフレームと、
    前記ケースの中に充填され、前記絶縁基板の上面、前記半導体チップ及び前記リードフレームを封止する封止材とを備え、
    前記リードフレームは、前記金属配線に接合された第１の接合部と、前記電極に接合された第２の接合部と、前記第１の接合部と前記第２の接合部を接続する接続部とを有し、
    前記接続部は、前記リードフレームの延伸方向を横切る断面において前記絶縁基板の上面に対して傾斜している傾斜部と、前記傾斜部と前記第１の接合部の間に設けられた第１の非傾斜部と、前記傾斜部と前記第２の接合部の間に設けられた第２の非傾斜部とを有し、
    前記第１の非傾斜部と前記傾斜部の境界及び前記第２の非傾斜部と前記傾斜部の境界において、前記リードフレームの両サイドにスリットが設けられていることを特徴とする半導体装置。
  2. 前記リードフレームの左右の前記スリットの位置が前記リードフレームの延長方向にずれていることを特徴とする請求項１に記載の半導体装置。
  3. 前記第１の非傾斜部及び前記第２の非傾斜部は前記絶縁基板の上面に対して垂直に延在することを特徴とする請求項１又は２に記載の半導体装置。
  4. 絶縁基板と、
    前記絶縁基板の上面に設けられた金属配線と、
    前記絶縁基板の上面の外周部に接合されたケースと、
    前記ケースの内側において前記絶縁基板の上面に実装され、前記金属配線に接続された半導体チップと、
    前記ケースに設けられた電極と、
    前記金属配線と前記電極を接続するリードフレームと、
    前記ケースの中に充填され、前記絶縁基板の上面、前記半導体チップ及び前記リードフレームを封止する封止材とを備え、
    前記リードフレームは、前記金属配線に接合された第１の接合部と、前記電極に接合された第２の接合部と、前記第１の接合部と前記第２の接合部を接続する接続部とを有し、
    前記接続部は、前記リードフレームの幅方向に厚みが変化して、前記リードフレームの延伸方向を横切る断面において下面が前記絶縁基板の上面に対して傾斜している傾斜部を有することを特徴とする半導体装置。
  5. 前記傾斜部の下面が傾斜した曲面になっていることを特徴とする請求項４に記載の半導体装置。
  6. 前記半導体チップはワイドバンドギャップ半導体によって形成されていることを特徴とする請求項１，２，４，５の何れか１項に記載の半導体装置。
  7. 請求項１，２，４，５の何れか１項に記載の半導体装置を製造する方法であって、
    前記絶縁基板の上面を基準として前記傾斜部の下面の第１のサイド側の高さは第２のサイド側の高さよりも低く、
    前記第１のサイド側から前記第２のサイド側に向かって前記傾斜部の下方に前記封止材を注入することを特徴とする半導体装置の製造方法。
JP2023052031A 2023-03-28 2023-03-28 半導体装置及びその製造方法 Pending JP2024140726A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2023052031A JP2024140726A (ja) 2023-03-28 2023-03-28 半導体装置及びその製造方法
US18/466,228 US20240332139A1 (en) 2023-03-28 2023-09-13 Semiconductor device and method for manufacturing semiconductor device
DE102023126954.2A DE102023126954A1 (de) 2023-03-28 2023-10-04 Halbleitervorrichtung und Verfahren zur Herstellung der Halbleitervorrichtung
CN202410333782.4A CN118737837A (zh) 2023-03-28 2024-03-22 半导体装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2023052031A JP2024140726A (ja) 2023-03-28 2023-03-28 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2024140726A true JP2024140726A (ja) 2024-10-10

Family

ID=92713084

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023052031A Pending JP2024140726A (ja) 2023-03-28 2023-03-28 半導体装置及びその製造方法

Country Status (4)

Country Link
US (1) US20240332139A1 (ja)
JP (1) JP2024140726A (ja)
CN (1) CN118737837A (ja)
DE (1) DE102023126954A1 (ja)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008226924A (ja) 2007-03-08 2008-09-25 Tokyo Electron Ltd 半導体装置の製造方法および記録媒体
JP7228325B2 (ja) 2019-01-07 2023-02-24 四国化成ホールディングス株式会社 チオール化合物、その合成方法および該チオール化合物の利用

Also Published As

Publication number Publication date
CN118737837A (zh) 2024-10-01
DE102023126954A1 (de) 2024-10-02
US20240332139A1 (en) 2024-10-03

Similar Documents

Publication Publication Date Title
US9520345B2 (en) Semiconductor module, semiconductor device having semiconductor module, and method of manufacturing semiconductor module
US10104775B2 (en) Semiconductor device and method for manufacturing the same
JP4455488B2 (ja) 半導体装置
JP5656907B2 (ja) パワーモジュール
JP6316412B2 (ja) 電力用半導体装置
US20140284783A1 (en) Semiconductor device
JP2003124437A (ja) 半導体装置
JP2011009410A (ja) 半導体モジュール
JP4146785B2 (ja) 電力用半導体装置
JP2008263210A (ja) 電力用半導体装置
CN113228265A (zh) 半导体组件的电路构造
JP7173375B2 (ja) 半導体モジュール
JP2024140726A (ja) 半導体装置及びその製造方法
JP4870204B2 (ja) パワー半導体モジュール
CN112530915A (zh) 半导体装置
WO2018029801A1 (ja) 半導体装置
JP7172846B2 (ja) 半導体装置
CN110957277B (zh) 一种逆变器电力系统及其制造方法
JP4485995B2 (ja) パワー半導体モジュール
JP2017079217A (ja) 電力用半導体装置および電力用半導体装置の製造方法
CN220553436U (zh) 双面散热的功率模块
JP7570298B2 (ja) 半導体装置
CN112640096A (zh) 半导体装置
JP2012044208A (ja) パワー半導体モジュール
JP2024108671A (ja) 半導体製造装置および半導体製造装置の製造方法