JPWO2003044862A1 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JPWO2003044862A1 JPWO2003044862A1 JP2003546403A JP2003546403A JPWO2003044862A1 JP WO2003044862 A1 JPWO2003044862 A1 JP WO2003044862A1 JP 2003546403 A JP2003546403 A JP 2003546403A JP 2003546403 A JP2003546403 A JP 2003546403A JP WO2003044862 A1 JPWO2003044862 A1 JP WO2003044862A1
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- layer
- shield
- semiconductor device
- wiring layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 54
- 239000000758 substrate Substances 0.000 abstract 2
- 239000010410 layer Substances 0.000 description 105
- 230000000694 effects Effects 0.000 description 31
- 239000011229 interlayer Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
- H01L23/5225—Shielding layers formed together with wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
半導体基板上に形成された第１の配線層において、隣接する配線が第１の配線、第１のシールド配線の順に並び、また、半導体基板上に形成された第２の配線層において、隣接する配線が、第１の配線層における第１の配線、第１のシールド配線の各々に対応するように、それぞれ第２のシールド配線、第２の配線の順に並ぶことにより、隣接配線の配線間容量が低減でき、また、隣接配線間ノイズも低減でき、信号の動作速度を低下させることなく、また、消費電力を低減できる。
Description
技術分野
この発明は、半導体装置の配線構造に関するものである。
背景技術
最近、半導体装置の微細化が進み、配線間容量が回路設計上課題となってきている。特に隣接配線容量は、各信号線の駆動時間を遅延させるという課題を発生させる。
従来の配線構造例を図２８を用いて簡単に説明する。図２８は、１層の配線層のみを用いて、配線を構成した例であり、密に配線層が配置されている。このように一般にトランジスタ等の素子のソースまたはドレインにコンタクト接続する配線層は、最下層の配線層を用いることとなり、これらをコンタクトのピッチに合せた最小の配線で構成することが多い。
しかし上記のような従来の半導体装置は、隣接配線の配線間容量が増大し、また、隣接配線間ノイズが増大し、信号の動作速度を低下させるという問題がある。
また、配線間容量が増大することは、消費電力を大きくすることとなるという問題もある。
また、この配線構造をメモリのビット線に用いた場合、メモリせるから必要とする電位をビット線に読み出すことが困難となるという問題もある。
また、逆に強誘電体メモリ等で適切な配線容量を必要とするメモリでは、隣接配線間ノイズの低減と適切な配線容量の設定の両立が難しいという問題がある。
そこで、本発明は、隣接配線の配線間容量を低減することができるとともに、隣接配線間ノイズも低減することができ、信号の動作速度を低下させることなく、さらに、消費電力を低減することができる半導体装置を提供することを目的とする。
発明の開示
本発明の半導体装置は、以下の配線構造を有する構成としたものである。
配線層間ノイズを低減するために複数の配線層での配線形成を行い、それぞれの配線層間距離を大きくする構造とする。まず、同層間の配線層間容量を低減し、さらに、第１の配線層と第２の配線層の配線の形成位置を上面から見たときに異なる位置に配置することによって、第１の配線層と第２の配線層の異層間の配線層間容量を低減する構成である。
また、第１の配線層で第１の配線、第１のシールド配線、第２の配線の順に構成し、第２の配線層で第３の配線、第２のシールド配線、第４の配線の順に構成された配線構造とする。
また、この第１のシールド配線および第２のシールド配線は、接地電圧線または電源電圧線とする。また、上記接地電圧線および電源電圧線を交互に配置する構成や、第１の配線層を接地電圧線、第２の配線層を電源電圧線とする構成とする。
また、２つの配線層領域で構成し、それぞれの配線層領域の配線を相互に接続することによって、抵抗値や容量値のバランスのとれた配線構造とする。
また、シールド配線の配線幅を信号配線の幅より太くした配線構造とする。
また、最下層の配線層は、従来のように１層の配線層で構成し、その上層の配線構造を第１の配線、第１のシールド配線、第２の配線の順に構成し、さらに上層の配線層で第３の配線、第２のシールド配線、第４の配線の順に構成された配線構造とする。
上記半導体装置の各構成によると、隣接配線の配線間容量を低減することができるとともに、隣接配線間ノイズも低減することができ、信号の動作速度を低下させることなく、さらに、消費電力を低減することができる。
発明を実施するための最良の形態
以下、本発明の実施の形態を示す半導体装置について、図面を参照しながら具体的に説明する。
（実施形態１）
本発明の実施形態１について、図面を用いて説明する。図１が、実施形態１の上面図、図２が図１のＡ１−Ａ２の断面図である。
まず、第１の配線層で配線（例えば信号線）Ｍ１２，Ｍ１４，Ｍ１６，Ｍ１８を順に配置する。次に、第１の配線層の上に、第２の配線層で信号線Ｍ２１，Ｍ２３，Ｍ２５，Ｍ２７を順に配置する。ここでは、第１の配線層、第２の配線層のそれぞれの信号線は、ほぼ等間隔で配置している。また、信号線Ｍ２１とＭ１２、Ｍ２３とＭ１４、Ｍ２５とＭ１６、Ｍ２７とＭ１８をそれぞれアンプに接続した構成としている。、本実施例では、信号線Ｍ１２，Ｍ１４，Ｍ１６，Ｍ１８とＭ２１，Ｍ２３，Ｍ２５，Ｍ２７は上面から見て異なる位置に配置し、上面から見て同じ位置に配置する場合に比べて、信号線間ノイズを低減する構成としている。
本実施形態１の効果として、２層の配線層を用いて信号線を構成し、信号線間にシールド線を配置した構造にすることによって、隣接配線の配線間容量が低減でき、また、隣接配線間ノイズも低減でき、信号の動作速度を低下させることなく、また、消費電力を低減できるという効果がある。特に、第１の配線層と第２の配線層の信号線の配置位置を上面からみて異なる位置に配置してあるためにその効果が大きい。
（実施形態２）
本発明の実施形態２について、図面を用いて説明する。図３が、実施形態２の上面図、図４が図３のＡ１−Ａ２の断面図である。
本実施例は、実施形態１に対して、第１の配線層、第２の配線層のそれぞれの信号を２本ずつ隣接した配置とし、各配線層での配線の間隔を等間隔とはしていない。また、この隣接した配線の信号をアンプに接続した構成である。
本実施形態２の効果として、実施形態１と同様の２層の配線層を用いて信号線を構成することによって、隣接配線の配線間容量が低減でき、また、隣接配線間ノイズも低減でき、信号の動作速度を低下させることなく、また、消費電力を低減できるという効果がある。特に、第１の配線層と第２の配線層の信号線の配置位置を上面からみて異なる位置に配置してあるためにその効果が大きいことがある。
この他、同じアンプに接続される配線を同層の配線で構成しているため、配線の製造上のばらつきなどによる影響が少ないものとなる。
（実施形態３）
本発明の実施形態３について、図面を用いて説明する。図５が、実施形態３の上面図である。
本実施例は、実施形態１に対して、電気的に接続された配線を途中で第１の配線層と第２の配線層とを互いに乗り換える構成とすることにより、第１の配線層と第２の配線層の両領域を有する構造により、それぞれの配線全体として同一の構成とするものである。
この構成により、配線の製造上のばらつきなどによる影響を少なくすることが可能である。
また、信号上で電気的に接続された配線を、上面から見たときに、ほぼ１直線上に配置した構成である。第１の配線層の配線と第２の配線層の配線の接続部で他の配線と交差しない構成であり、簡単なレイアウト構成である。アンプの接続構成は、実施形態１と同様の構成としている。
（実施形態４）
本発明の実施形態４について、図面を用いて説明する。図６が、実施形態４の上面図である。
本実施例は、実施形態１に対して、電気的に接続された配線を途中で第１の配線層と第２の配線層とを互いに乗り換える構成とすることにより、第１の配線層と第２の配線層の両領域を有する構造により、それぞれの配線全体として同一の構成とするものである。
この構成により、配線の製造上のばらつきなどによる影響を少なくすることが可能である。
また、信号上で電気的に接続された配線を、上面から見たときに、ほぼ一直線上に配置せずに、同一配線層で構成される配線をほぼ一直線上に配置した構成である。例えば、この第２の配線の上にさらに同方向に配線層を設ける場合、同一アンプに接続された一対の配線へのノイズを同程度にし、ノイズの影響を低減できるという効果がある。アンプの接続構成は、実施形態１と同様の構成としている。
（実施形態５）
本発明の実施形態５について、図面を用いて説明する。図７が、実施形態５の上面図である。
本実施例は、配線構成は実施形態３の配線構成と同様であるが、アンプの接続位置が異なるもので、同一アンプに接続される２本の配線が、配線方向の同じ位置において同じ配線層で構成されたものである。
この構成により、例えば同一アンプに接続される２本の配線を横切る信号配線が存在するときなどは、その信号からのノイズがキャンセルされるという効果が得られる。
（実施形態６）
本発明の実施形態６について、図面を用いて説明する。図８が、実施形態６の上面図である。
本実施例は、実施形態４と実施形態５を組み合わせた構成で、それぞれの実施形態の効果が得られる。
（実施形態７）
本発明の実施形態７について、図面を用いて説明する。図９が、実施形態７の上面図である。
本実施例は、実施形態２の配線構成に対して、接続するアンプ構成を変更したものである。この構成では、例えば、２個の１個の割合でアンプを動作させる動作方式とする場合、動作させないアンプに接続された信号配線はシールド線の効果を有する。このため、同層の隣接配線にシールド線を配置した場合と同一の効果が得られる。
（実施形態８）
本発明の実施形態８について、図面を用いて説明する。図１０が、実施形態８の上面図である。
本実施例は、実施形態１の配線構成に対して、接続するアンプについて、その構成を変更し、配置位置を配線の両端にしたものである。この構成では、実施形態５と同様で、同一アンプに接続される２本の配線が、配線方向の同じ位置において同じ配線層で構成され、同一アンプに接続される２本の配線を横切る信号配線が存在するときなどは、その信号からのノイズがキャンセルされるという効果が得られる。
（実施形態９）
本発明の実施形態９について、図面を用いて説明する。図１１が、実施形態９の上面図、図１２が図１１のＡ１−Ａ２の断面図である。上面図としては、上面側の第２の配線層の配線のみを図示している。
まず、第１の配線層で配線Ｍ１１〜Ｍ１８を順に配置する。ここで、配線Ｍ１２，Ｍ１４，Ｍ１６，Ｍ１８が信号線として用いる配線である。信号線Ｍ１２，Ｍ１４，Ｍ１６，Ｍ１８の間に配置された配線Ｍ１１，Ｍ１３，Ｍ１５，Ｍ１７は、信号線のノイズを低減するように、シールド線としてある。
次に、第１の配線層の上に、第２の配線層で配線Ｍ２１〜Ｍ２８を順に配置する。ここで、配線Ｍ２１，Ｍ２３，Ｍ２５，Ｍ２７が信号線として用いる配線である。信号線Ｍ２１，Ｍ２３，Ｍ２５，Ｍ２７の間に配置された配線Ｍ２２，Ｍ２４，Ｍ２６，Ｍ２８は、信号線のノイズを低減するように、シールド線としてある。
本実施例では、信号線Ｍ１２，Ｍ１４，Ｍ１６，Ｍ１８とＭ２１，Ｍ２３，Ｍ２５，Ｍ２７は、上面から見て異なる位置に配置し、その間にシールド線を配置する構成であり、上面から見て同じ位置に配置する場合に比べて、信号線間のシールド効果を高める構成であり、信号線のノイズをより低減する構成としている。また、ここでは、シールド線は接地電圧線（ＧＮＤ電位）に接続しているが、電源電圧線に接続することも可能である。
本実施形態９の効果として、２層の配線層を用いて信号線を構成し、信号線間にシールド線を配置した構造にすることによって、隣接配線の配線間容量が低減でき、また、隣接配線間ノイズも低減でき、信号の動作速度を低下させることなく、また、消費電力を低減できるという効果がある。特に、第１の配線層と第２の配線層の信号線の配置位置を上面からみて異なる位置に配置してあるために、ノイズのシールド効果が高い。
また、シールド線とした接地電圧線は、電源等から配線される接地電圧線としても利用することができる。
（実施形態１０）
本発明の実施形態１０について、図面を用いて説明する。図１３が、実施形態１０の上面図、図１４が図１３のＡ１−Ａ２の断面図である。上面図としては、上面側の第２の配線層の配線のみを図示している。
信号線の構成は、実施形態９と同様であるが、シールド線の接続を接地電圧線と電源電圧線の両方に接続する構成であることが、実施形態１０の特徴である。
第１の配線層のシールド線Ｍ１１，Ｍ１３，Ｍ１５，Ｍ１７を接地電圧線と電源電圧線と順番に接続し、第２の配線層のシールド線Ｍ２２，Ｍ２４，Ｍ２６，Ｍ２８を接地電圧線と電源電圧線と順番に接続した構成である。ここでは、各シールド線を接地電圧線と電源電圧線を順番に配置しているが、必ずしも順番である必要はない。レイアウトの都合に合せてそれぞれに最適な設定とすることが可能である。
本実施形態１０の効果として、実施形態９と同様の効果があるとともに、接地電圧線と電源電圧線の両方のシールド線を用いる構成であるために、これらの信号を、回路の電源信号として用いることができるという効果がある。
（実施形態１１）
本発明の実施形態１１について、図面を用いて説明する。図１５が、実施形態１１の上面図、図１６が図１５のＡ１−Ａ２の断面図である。上面図としては、上面側の第２の配線層の配線のみを図示している。
信号線の構成は、実施形態９および実施形態１０と同様であるが、第１の配線層のシールド線は電源電圧線に接続し、第２の配線層のシールド線は接地電圧線に接続した構成であることが、実施形態１１の特徴である。
具体的には、第１の配線層のシールド線Ｍ１１，Ｍ１３，Ｍ１５，Ｍ１７を電源電圧線（ＶＤＤ電位）に、第２の配線層のシールド線Ｍ２２，Ｍ２４，Ｍ２６，Ｍ２８を接地電圧線（ＧＮＤ電位）に接続している。
ここでは、第１の配線層のシールド線を電源電圧線、第２の配線層のシールドを接地電圧線にしているが、必要に応じて逆の構成も可能である。同一の配線層のシールド線を同じ電圧線にすることによって、レイアウトが簡単に構成できるようになる。
本実施形態１１の効果として、実施形態９および実施形態１０と同様の効果があるとともに、接地電圧線と電源電圧線を、それぞれ同一の配線層のシールド線を用い同じ電圧線にすることによって、レイアウトが簡単に構成できるという効果が得られる。
（実施形態１２）
本発明の実施形態１２について、図面を用いて説明する。図１７が、実施形態１２の上面図、図１８が図１７のＡ１−Ａ２の断面図、図１９が図１７のＢ１−Ｂ２の断面図である。上面図としては、上面側の第２の配線層の配線のみを図示している。
本実施形態１２は、配線領域を大きく２の領域に分割し、実施形態９の配線構成の領域を２つ設ける。そして、この２つの領域の配線の第１の配線層の配線と第２の配線層の配線を互いに入れ換えて接続する構成である。この構成とするこによって、各配線は第１の配線層と第２の配線層の両方を有することによって、それぞれの配線の容量値や抵抗値のバランスがとれ、例えばメモリのビット線等に使用するときには安定した動作が可能となる。
詳細な構成としては、まず、第１の配線領域（図１８のＡ１−Ａ２の断面部）において、第１の配線層で配線Ｍ１１〜Ｍ１８を順に配置する。ここで、配線Ｍ１２，Ｍ１４，Ｍ１６，Ｍ１８が信号線として用いる配線である。信号線Ｍ１２，Ｍ１４，Ｍ１６，Ｍ１８の間に配置された配線Ｍ１１，Ｍ１３，Ｍ１５，Ｍ１７は、信号線のノイズを低減するように、シールド線としてある。
次に、第１の配線層の上に、第２の配線層で配線Ｍ２１〜Ｍ２８を順に配置する。ここで、配線Ｍ２１，Ｍ２３，Ｍ２５，Ｍ２７が信号線として用いる配線である。信号線Ｍ２１，Ｍ２３，Ｍ２５，Ｍ２７の間に配置された配線Ｍ２２，Ｍ２４，Ｍ２６，Ｍ２８は、信号線のノイズを低減するように、シールド線としてある。
次に、第２の配線領域（図１９のＢ１−Ｂ２の断面部）において、同様の配線構成とし、例えばＭ１２をＭ２２Ｂ、Ｍ１４をＭ２４Ｂ、Ｍ１６をＭ２６Ｂ、Ｍ１８をＭ２８Ｂ、Ｍ２１をＭ１１Ｂ、Ｍ２３をＭ１３Ｂ、Ｍ２５をＭ１５Ｂ、Ｍ２７をＭ１７Ｂに接続した構成とする。
ここでは、シールド線は接地電圧線（ＧＮＤ電位）に接続しているが、もちろん、電源電圧線に接続することや、接地電圧線と電源電圧線の両方を使用することも可能である。また、ここでは、２つの配線領域で構成しているが、もっと多くの配線領域で構成することも可能である。配線領域の数を多くした構成にすることによって、さらにそれぞれの配線の容量値や抵抗値のバランスを良くすることができる。
本実施形態１２の効果として、実施形態９と同様の効果があるとともに、配線領域を複数の領域に分割し、それぞれの領域の配線を互いに入れ換えて接続する構成により、それぞれの配線の容量値や抵抗値のバランスが良くなり、安定した動作を行うことができるという効果が得られる。
（実施形態１３）
本発明の実施形態１３について、図面を用いて説明する。図２０が、実施形態１３の上面図、図２１が図２０のＡ１−Ａ２の断面図である。上面図としては、上面側の第２の配線層の配線のみを図示している。
信号線の構成は、実施形態９と同様であるが、シールド線の線幅が、信号線の線幅より太いことが、実施形態１３の特徴である。
第１の配線層のシールド線Ｍ１１，Ｍ１３，Ｍ１５，Ｍ１７と第２の配線層のシールド線Ｍ２２，Ｍ２４，Ｍ２６，Ｍ２８の線幅が、信号線Ｍ１２，Ｍ１４，Ｍ１６，Ｍ１８，Ｍ２１，Ｍ２３，Ｍ２５，Ｍ２７の線幅より太くなるように構成している。
本実施形態１３の効果として、実施形態９と同様の効果があるとともに、シールド線の線幅を太くしたことによって、実施形態９よりもさらに高いシールド効果が得られるという利点がある。
本実施形態では、上記第１の配線層のシールド線と第２の配線層のシールド線が上面から見たときに重なる構成になっていないが、こられが重なった構成とすることによって、さらにシールドの効果を高めることができる。
（実施形態１４）
本発明の実施形態１４について、図面を用いて説明する。図２２が、実施形態１４の上面図、図２３が図２２のＡ１−Ａ２の断面図である。上面図としては、上面側の第２の配線層の配線のみを図示している。
第１の配線層と第２の配線層の信号線の構成は、実施形態９と同様であるが、第１の配線層と第２の配線層の間に、第３の配線層としてシールド層Ｍ３１が配置された構成である。
本実施形態１４の効果として、第３の配線層としてシールド層Ｍ３１が配置されることによって、よりシールドの効果を高めることができる。
（実施形態１５）
本発明の実施形態１５について、図面を用いて説明する。図２４が、信号線として配置した配線について、センスアンプとの接続関係を示す図である。
信号線Ｍ１２とＭ２１、Ｍ１４とＭ２３、Ｍ１６とＭ２５、Ｍ１８とＭ２７が、それぞれセンスアンプＳＡ０１，ＳＡ０２，ＳＡ０３，ＳＡ０４に接続された構成である。
本実施形態１５では、第１の配線層の信号線と第２の配線層の信号線のうちで隣接した信号線をセンスアンプに接続する構成で、本構成を例えばメモリのビット線に使用した場合、隣接したメモリセルを使用でき、メモリとして安定した動作を得ることができる。
（実施形態１６）
本発明の実施形態１６について、図面を用いて説明する。図２５が、信号線として配置した配線について、センスアンプとの接続関係を示す図である。
信号線Ｍ２１とＭ２３、Ｍ１２とＭ１４、Ｍ２５とＭ２７、Ｍ１６とＭ１８が、それぞれセンスアンプＳＡ０１，ＳＡ０２，ＳＡ０３，ＳＡ０４に接続された構成である。
本実施形態１６では、センスアンプに接続された信号線の距離が離れた信号線とすることができ、隣接する信号線間のノイズの影響を少なくすることができるという効果が得られる。
（実施形態１７）
本発明の実施形態１７について、図面を用いて説明する。図２６が、実施形態１７の上面図、図２７が図２６のＡ１−Ａ２の断面図である。上面図としては、上面側の第２の配線層の配線のみを図示している。
信号線の構成は、実施形態９の構成と、最下層の配線層として従来通り密に配線した構成とを組み合わせたものである。この最下層の配線と第１の配線層および第２の配線層の信号線とは電気的に接続するものである。本構成はメモリアレイにおいて、メインビット線、サブビット線を用いた構成に適用することによって、隣接配線の配線間容量が低減でき、隣接配線間ノイズも低減でき、信号の動作速度を低下させることのないメモリアレイとすることができるという効果が得られる。
ここでは、実施形態１から実施形態１７について示したが、もちろんこれらのそれぞれを併用した構成も可能で、本発明に含まれるものである。
また、実施形態７で記載したが、複数のアンプのうち半分のアンプを動作させない動作方式により、そのアンプに接続された信号配線をシールド線として利用することによってノイズを低減させるという動作方法を、他の実施形態にも適用することが可能である。
また、実施形態１７で最下層の配線が従来構造のものを示したが、他の実施形態にも適用可能である。
また、ここでは、２つの異なる配線層の構造について示したが、これらを３層以上の配線層で構成することも可能である。
【図面の簡単な説明】
図１は、本発明の第１の実施形態に係る半導体装置の上面図、
図２は、本発明の第１の実施形態に係る半導体装置の断面図、
図３は、本発明の第２の実施形態に係る半導体装置の上面図、
図４は、本発明の第２の実施形態に係る半導体装置の断面図、
図５は、本発明の第３の実施形態に係る半導体装置の上面図、
図６は、本発明の第４の実施形態に係る半導体装置の上面図、
図７は、本発明の第５の実施形態に係る半導体装置の上面図、
図８は、本発明の第６の実施形態に係る半導体装置の上面図、
図９は、本発明の第７の実施形態に係る半導体装置の上面図、
図１０は、本発明の第８の実施形態に係る半導体装置の上面図、
図１１は、本発明の第９の実施形態に係る半導体装置の上面図、
図１２は、本発明の第９の実施形態に係る半導体装置の断面図、
図１３は、本発明の第１０の実施形態に係る半導体装置の上面図、
図１４は、本発明の第１０の実施形態に係る半導体装置の断面図、
図１５は、本発明の第１１の実施形態に係る半導体装置の上面図、
図１６は、本発明の第１１の実施形態に係る半導体装置の断面図、
図１７は、本発明の第１２の実施形態に係る半導体装置の上面図、
図１８は、本発明の第１２の実施形態に係る半導体装置の断面図、
図１９は、本発明の第１２の実施形態に係る半導体装置の断面図、
図２０は、本発明の第１３の実施形態に係る半導体装置の上面図、
図２１は、本発明の第１３の実施形態に係る半導体装置の断面図、
図２２は、本発明の第１４の実施形態に係る半導体装置の上面図、
図２３は、本発明の第１４の実施形態に係る半導体装置の断面図、
図２４は、本発明の第１５の実施形態に係る半導体装置の断面図、
図２５は、本発明の第１６の実施形態に係る半導体装置の断面図、
図２６は、本発明の第１７の実施形態に係る半導体装置の上面図、
図２７は、本発明の第１７の実施形態に係る半導体装置の断面図、
図２８は、従来の半導体装置の断面図である。
この発明は、半導体装置の配線構造に関するものである。
背景技術
最近、半導体装置の微細化が進み、配線間容量が回路設計上課題となってきている。特に隣接配線容量は、各信号線の駆動時間を遅延させるという課題を発生させる。
従来の配線構造例を図２８を用いて簡単に説明する。図２８は、１層の配線層のみを用いて、配線を構成した例であり、密に配線層が配置されている。このように一般にトランジスタ等の素子のソースまたはドレインにコンタクト接続する配線層は、最下層の配線層を用いることとなり、これらをコンタクトのピッチに合せた最小の配線で構成することが多い。
しかし上記のような従来の半導体装置は、隣接配線の配線間容量が増大し、また、隣接配線間ノイズが増大し、信号の動作速度を低下させるという問題がある。
また、配線間容量が増大することは、消費電力を大きくすることとなるという問題もある。
また、この配線構造をメモリのビット線に用いた場合、メモリせるから必要とする電位をビット線に読み出すことが困難となるという問題もある。
また、逆に強誘電体メモリ等で適切な配線容量を必要とするメモリでは、隣接配線間ノイズの低減と適切な配線容量の設定の両立が難しいという問題がある。
そこで、本発明は、隣接配線の配線間容量を低減することができるとともに、隣接配線間ノイズも低減することができ、信号の動作速度を低下させることなく、さらに、消費電力を低減することができる半導体装置を提供することを目的とする。
発明の開示
本発明の半導体装置は、以下の配線構造を有する構成としたものである。
配線層間ノイズを低減するために複数の配線層での配線形成を行い、それぞれの配線層間距離を大きくする構造とする。まず、同層間の配線層間容量を低減し、さらに、第１の配線層と第２の配線層の配線の形成位置を上面から見たときに異なる位置に配置することによって、第１の配線層と第２の配線層の異層間の配線層間容量を低減する構成である。
また、第１の配線層で第１の配線、第１のシールド配線、第２の配線の順に構成し、第２の配線層で第３の配線、第２のシールド配線、第４の配線の順に構成された配線構造とする。
また、この第１のシールド配線および第２のシールド配線は、接地電圧線または電源電圧線とする。また、上記接地電圧線および電源電圧線を交互に配置する構成や、第１の配線層を接地電圧線、第２の配線層を電源電圧線とする構成とする。
また、２つの配線層領域で構成し、それぞれの配線層領域の配線を相互に接続することによって、抵抗値や容量値のバランスのとれた配線構造とする。
また、シールド配線の配線幅を信号配線の幅より太くした配線構造とする。
また、最下層の配線層は、従来のように１層の配線層で構成し、その上層の配線構造を第１の配線、第１のシールド配線、第２の配線の順に構成し、さらに上層の配線層で第３の配線、第２のシールド配線、第４の配線の順に構成された配線構造とする。
上記半導体装置の各構成によると、隣接配線の配線間容量を低減することができるとともに、隣接配線間ノイズも低減することができ、信号の動作速度を低下させることなく、さらに、消費電力を低減することができる。
発明を実施するための最良の形態
以下、本発明の実施の形態を示す半導体装置について、図面を参照しながら具体的に説明する。
（実施形態１）
本発明の実施形態１について、図面を用いて説明する。図１が、実施形態１の上面図、図２が図１のＡ１−Ａ２の断面図である。
まず、第１の配線層で配線（例えば信号線）Ｍ１２，Ｍ１４，Ｍ１６，Ｍ１８を順に配置する。次に、第１の配線層の上に、第２の配線層で信号線Ｍ２１，Ｍ２３，Ｍ２５，Ｍ２７を順に配置する。ここでは、第１の配線層、第２の配線層のそれぞれの信号線は、ほぼ等間隔で配置している。また、信号線Ｍ２１とＭ１２、Ｍ２３とＭ１４、Ｍ２５とＭ１６、Ｍ２７とＭ１８をそれぞれアンプに接続した構成としている。、本実施例では、信号線Ｍ１２，Ｍ１４，Ｍ１６，Ｍ１８とＭ２１，Ｍ２３，Ｍ２５，Ｍ２７は上面から見て異なる位置に配置し、上面から見て同じ位置に配置する場合に比べて、信号線間ノイズを低減する構成としている。
本実施形態１の効果として、２層の配線層を用いて信号線を構成し、信号線間にシールド線を配置した構造にすることによって、隣接配線の配線間容量が低減でき、また、隣接配線間ノイズも低減でき、信号の動作速度を低下させることなく、また、消費電力を低減できるという効果がある。特に、第１の配線層と第２の配線層の信号線の配置位置を上面からみて異なる位置に配置してあるためにその効果が大きい。
（実施形態２）
本発明の実施形態２について、図面を用いて説明する。図３が、実施形態２の上面図、図４が図３のＡ１−Ａ２の断面図である。
本実施例は、実施形態１に対して、第１の配線層、第２の配線層のそれぞれの信号を２本ずつ隣接した配置とし、各配線層での配線の間隔を等間隔とはしていない。また、この隣接した配線の信号をアンプに接続した構成である。
本実施形態２の効果として、実施形態１と同様の２層の配線層を用いて信号線を構成することによって、隣接配線の配線間容量が低減でき、また、隣接配線間ノイズも低減でき、信号の動作速度を低下させることなく、また、消費電力を低減できるという効果がある。特に、第１の配線層と第２の配線層の信号線の配置位置を上面からみて異なる位置に配置してあるためにその効果が大きいことがある。
この他、同じアンプに接続される配線を同層の配線で構成しているため、配線の製造上のばらつきなどによる影響が少ないものとなる。
（実施形態３）
本発明の実施形態３について、図面を用いて説明する。図５が、実施形態３の上面図である。
本実施例は、実施形態１に対して、電気的に接続された配線を途中で第１の配線層と第２の配線層とを互いに乗り換える構成とすることにより、第１の配線層と第２の配線層の両領域を有する構造により、それぞれの配線全体として同一の構成とするものである。
この構成により、配線の製造上のばらつきなどによる影響を少なくすることが可能である。
また、信号上で電気的に接続された配線を、上面から見たときに、ほぼ１直線上に配置した構成である。第１の配線層の配線と第２の配線層の配線の接続部で他の配線と交差しない構成であり、簡単なレイアウト構成である。アンプの接続構成は、実施形態１と同様の構成としている。
（実施形態４）
本発明の実施形態４について、図面を用いて説明する。図６が、実施形態４の上面図である。
本実施例は、実施形態１に対して、電気的に接続された配線を途中で第１の配線層と第２の配線層とを互いに乗り換える構成とすることにより、第１の配線層と第２の配線層の両領域を有する構造により、それぞれの配線全体として同一の構成とするものである。
この構成により、配線の製造上のばらつきなどによる影響を少なくすることが可能である。
また、信号上で電気的に接続された配線を、上面から見たときに、ほぼ一直線上に配置せずに、同一配線層で構成される配線をほぼ一直線上に配置した構成である。例えば、この第２の配線の上にさらに同方向に配線層を設ける場合、同一アンプに接続された一対の配線へのノイズを同程度にし、ノイズの影響を低減できるという効果がある。アンプの接続構成は、実施形態１と同様の構成としている。
（実施形態５）
本発明の実施形態５について、図面を用いて説明する。図７が、実施形態５の上面図である。
本実施例は、配線構成は実施形態３の配線構成と同様であるが、アンプの接続位置が異なるもので、同一アンプに接続される２本の配線が、配線方向の同じ位置において同じ配線層で構成されたものである。
この構成により、例えば同一アンプに接続される２本の配線を横切る信号配線が存在するときなどは、その信号からのノイズがキャンセルされるという効果が得られる。
（実施形態６）
本発明の実施形態６について、図面を用いて説明する。図８が、実施形態６の上面図である。
本実施例は、実施形態４と実施形態５を組み合わせた構成で、それぞれの実施形態の効果が得られる。
（実施形態７）
本発明の実施形態７について、図面を用いて説明する。図９が、実施形態７の上面図である。
本実施例は、実施形態２の配線構成に対して、接続するアンプ構成を変更したものである。この構成では、例えば、２個の１個の割合でアンプを動作させる動作方式とする場合、動作させないアンプに接続された信号配線はシールド線の効果を有する。このため、同層の隣接配線にシールド線を配置した場合と同一の効果が得られる。
（実施形態８）
本発明の実施形態８について、図面を用いて説明する。図１０が、実施形態８の上面図である。
本実施例は、実施形態１の配線構成に対して、接続するアンプについて、その構成を変更し、配置位置を配線の両端にしたものである。この構成では、実施形態５と同様で、同一アンプに接続される２本の配線が、配線方向の同じ位置において同じ配線層で構成され、同一アンプに接続される２本の配線を横切る信号配線が存在するときなどは、その信号からのノイズがキャンセルされるという効果が得られる。
（実施形態９）
本発明の実施形態９について、図面を用いて説明する。図１１が、実施形態９の上面図、図１２が図１１のＡ１−Ａ２の断面図である。上面図としては、上面側の第２の配線層の配線のみを図示している。
まず、第１の配線層で配線Ｍ１１〜Ｍ１８を順に配置する。ここで、配線Ｍ１２，Ｍ１４，Ｍ１６，Ｍ１８が信号線として用いる配線である。信号線Ｍ１２，Ｍ１４，Ｍ１６，Ｍ１８の間に配置された配線Ｍ１１，Ｍ１３，Ｍ１５，Ｍ１７は、信号線のノイズを低減するように、シールド線としてある。
次に、第１の配線層の上に、第２の配線層で配線Ｍ２１〜Ｍ２８を順に配置する。ここで、配線Ｍ２１，Ｍ２３，Ｍ２５，Ｍ２７が信号線として用いる配線である。信号線Ｍ２１，Ｍ２３，Ｍ２５，Ｍ２７の間に配置された配線Ｍ２２，Ｍ２４，Ｍ２６，Ｍ２８は、信号線のノイズを低減するように、シールド線としてある。
本実施例では、信号線Ｍ１２，Ｍ１４，Ｍ１６，Ｍ１８とＭ２１，Ｍ２３，Ｍ２５，Ｍ２７は、上面から見て異なる位置に配置し、その間にシールド線を配置する構成であり、上面から見て同じ位置に配置する場合に比べて、信号線間のシールド効果を高める構成であり、信号線のノイズをより低減する構成としている。また、ここでは、シールド線は接地電圧線（ＧＮＤ電位）に接続しているが、電源電圧線に接続することも可能である。
本実施形態９の効果として、２層の配線層を用いて信号線を構成し、信号線間にシールド線を配置した構造にすることによって、隣接配線の配線間容量が低減でき、また、隣接配線間ノイズも低減でき、信号の動作速度を低下させることなく、また、消費電力を低減できるという効果がある。特に、第１の配線層と第２の配線層の信号線の配置位置を上面からみて異なる位置に配置してあるために、ノイズのシールド効果が高い。
また、シールド線とした接地電圧線は、電源等から配線される接地電圧線としても利用することができる。
（実施形態１０）
本発明の実施形態１０について、図面を用いて説明する。図１３が、実施形態１０の上面図、図１４が図１３のＡ１−Ａ２の断面図である。上面図としては、上面側の第２の配線層の配線のみを図示している。
信号線の構成は、実施形態９と同様であるが、シールド線の接続を接地電圧線と電源電圧線の両方に接続する構成であることが、実施形態１０の特徴である。
第１の配線層のシールド線Ｍ１１，Ｍ１３，Ｍ１５，Ｍ１７を接地電圧線と電源電圧線と順番に接続し、第２の配線層のシールド線Ｍ２２，Ｍ２４，Ｍ２６，Ｍ２８を接地電圧線と電源電圧線と順番に接続した構成である。ここでは、各シールド線を接地電圧線と電源電圧線を順番に配置しているが、必ずしも順番である必要はない。レイアウトの都合に合せてそれぞれに最適な設定とすることが可能である。
本実施形態１０の効果として、実施形態９と同様の効果があるとともに、接地電圧線と電源電圧線の両方のシールド線を用いる構成であるために、これらの信号を、回路の電源信号として用いることができるという効果がある。
（実施形態１１）
本発明の実施形態１１について、図面を用いて説明する。図１５が、実施形態１１の上面図、図１６が図１５のＡ１−Ａ２の断面図である。上面図としては、上面側の第２の配線層の配線のみを図示している。
信号線の構成は、実施形態９および実施形態１０と同様であるが、第１の配線層のシールド線は電源電圧線に接続し、第２の配線層のシールド線は接地電圧線に接続した構成であることが、実施形態１１の特徴である。
具体的には、第１の配線層のシールド線Ｍ１１，Ｍ１３，Ｍ１５，Ｍ１７を電源電圧線（ＶＤＤ電位）に、第２の配線層のシールド線Ｍ２２，Ｍ２４，Ｍ２６，Ｍ２８を接地電圧線（ＧＮＤ電位）に接続している。
ここでは、第１の配線層のシールド線を電源電圧線、第２の配線層のシールドを接地電圧線にしているが、必要に応じて逆の構成も可能である。同一の配線層のシールド線を同じ電圧線にすることによって、レイアウトが簡単に構成できるようになる。
本実施形態１１の効果として、実施形態９および実施形態１０と同様の効果があるとともに、接地電圧線と電源電圧線を、それぞれ同一の配線層のシールド線を用い同じ電圧線にすることによって、レイアウトが簡単に構成できるという効果が得られる。
（実施形態１２）
本発明の実施形態１２について、図面を用いて説明する。図１７が、実施形態１２の上面図、図１８が図１７のＡ１−Ａ２の断面図、図１９が図１７のＢ１−Ｂ２の断面図である。上面図としては、上面側の第２の配線層の配線のみを図示している。
本実施形態１２は、配線領域を大きく２の領域に分割し、実施形態９の配線構成の領域を２つ設ける。そして、この２つの領域の配線の第１の配線層の配線と第２の配線層の配線を互いに入れ換えて接続する構成である。この構成とするこによって、各配線は第１の配線層と第２の配線層の両方を有することによって、それぞれの配線の容量値や抵抗値のバランスがとれ、例えばメモリのビット線等に使用するときには安定した動作が可能となる。
詳細な構成としては、まず、第１の配線領域（図１８のＡ１−Ａ２の断面部）において、第１の配線層で配線Ｍ１１〜Ｍ１８を順に配置する。ここで、配線Ｍ１２，Ｍ１４，Ｍ１６，Ｍ１８が信号線として用いる配線である。信号線Ｍ１２，Ｍ１４，Ｍ１６，Ｍ１８の間に配置された配線Ｍ１１，Ｍ１３，Ｍ１５，Ｍ１７は、信号線のノイズを低減するように、シールド線としてある。
次に、第１の配線層の上に、第２の配線層で配線Ｍ２１〜Ｍ２８を順に配置する。ここで、配線Ｍ２１，Ｍ２３，Ｍ２５，Ｍ２７が信号線として用いる配線である。信号線Ｍ２１，Ｍ２３，Ｍ２５，Ｍ２７の間に配置された配線Ｍ２２，Ｍ２４，Ｍ２６，Ｍ２８は、信号線のノイズを低減するように、シールド線としてある。
次に、第２の配線領域（図１９のＢ１−Ｂ２の断面部）において、同様の配線構成とし、例えばＭ１２をＭ２２Ｂ、Ｍ１４をＭ２４Ｂ、Ｍ１６をＭ２６Ｂ、Ｍ１８をＭ２８Ｂ、Ｍ２１をＭ１１Ｂ、Ｍ２３をＭ１３Ｂ、Ｍ２５をＭ１５Ｂ、Ｍ２７をＭ１７Ｂに接続した構成とする。
ここでは、シールド線は接地電圧線（ＧＮＤ電位）に接続しているが、もちろん、電源電圧線に接続することや、接地電圧線と電源電圧線の両方を使用することも可能である。また、ここでは、２つの配線領域で構成しているが、もっと多くの配線領域で構成することも可能である。配線領域の数を多くした構成にすることによって、さらにそれぞれの配線の容量値や抵抗値のバランスを良くすることができる。
本実施形態１２の効果として、実施形態９と同様の効果があるとともに、配線領域を複数の領域に分割し、それぞれの領域の配線を互いに入れ換えて接続する構成により、それぞれの配線の容量値や抵抗値のバランスが良くなり、安定した動作を行うことができるという効果が得られる。
（実施形態１３）
本発明の実施形態１３について、図面を用いて説明する。図２０が、実施形態１３の上面図、図２１が図２０のＡ１−Ａ２の断面図である。上面図としては、上面側の第２の配線層の配線のみを図示している。
信号線の構成は、実施形態９と同様であるが、シールド線の線幅が、信号線の線幅より太いことが、実施形態１３の特徴である。
第１の配線層のシールド線Ｍ１１，Ｍ１３，Ｍ１５，Ｍ１７と第２の配線層のシールド線Ｍ２２，Ｍ２４，Ｍ２６，Ｍ２８の線幅が、信号線Ｍ１２，Ｍ１４，Ｍ１６，Ｍ１８，Ｍ２１，Ｍ２３，Ｍ２５，Ｍ２７の線幅より太くなるように構成している。
本実施形態１３の効果として、実施形態９と同様の効果があるとともに、シールド線の線幅を太くしたことによって、実施形態９よりもさらに高いシールド効果が得られるという利点がある。
本実施形態では、上記第１の配線層のシールド線と第２の配線層のシールド線が上面から見たときに重なる構成になっていないが、こられが重なった構成とすることによって、さらにシールドの効果を高めることができる。
（実施形態１４）
本発明の実施形態１４について、図面を用いて説明する。図２２が、実施形態１４の上面図、図２３が図２２のＡ１−Ａ２の断面図である。上面図としては、上面側の第２の配線層の配線のみを図示している。
第１の配線層と第２の配線層の信号線の構成は、実施形態９と同様であるが、第１の配線層と第２の配線層の間に、第３の配線層としてシールド層Ｍ３１が配置された構成である。
本実施形態１４の効果として、第３の配線層としてシールド層Ｍ３１が配置されることによって、よりシールドの効果を高めることができる。
（実施形態１５）
本発明の実施形態１５について、図面を用いて説明する。図２４が、信号線として配置した配線について、センスアンプとの接続関係を示す図である。
信号線Ｍ１２とＭ２１、Ｍ１４とＭ２３、Ｍ１６とＭ２５、Ｍ１８とＭ２７が、それぞれセンスアンプＳＡ０１，ＳＡ０２，ＳＡ０３，ＳＡ０４に接続された構成である。
本実施形態１５では、第１の配線層の信号線と第２の配線層の信号線のうちで隣接した信号線をセンスアンプに接続する構成で、本構成を例えばメモリのビット線に使用した場合、隣接したメモリセルを使用でき、メモリとして安定した動作を得ることができる。
（実施形態１６）
本発明の実施形態１６について、図面を用いて説明する。図２５が、信号線として配置した配線について、センスアンプとの接続関係を示す図である。
信号線Ｍ２１とＭ２３、Ｍ１２とＭ１４、Ｍ２５とＭ２７、Ｍ１６とＭ１８が、それぞれセンスアンプＳＡ０１，ＳＡ０２，ＳＡ０３，ＳＡ０４に接続された構成である。
本実施形態１６では、センスアンプに接続された信号線の距離が離れた信号線とすることができ、隣接する信号線間のノイズの影響を少なくすることができるという効果が得られる。
（実施形態１７）
本発明の実施形態１７について、図面を用いて説明する。図２６が、実施形態１７の上面図、図２７が図２６のＡ１−Ａ２の断面図である。上面図としては、上面側の第２の配線層の配線のみを図示している。
信号線の構成は、実施形態９の構成と、最下層の配線層として従来通り密に配線した構成とを組み合わせたものである。この最下層の配線と第１の配線層および第２の配線層の信号線とは電気的に接続するものである。本構成はメモリアレイにおいて、メインビット線、サブビット線を用いた構成に適用することによって、隣接配線の配線間容量が低減でき、隣接配線間ノイズも低減でき、信号の動作速度を低下させることのないメモリアレイとすることができるという効果が得られる。
ここでは、実施形態１から実施形態１７について示したが、もちろんこれらのそれぞれを併用した構成も可能で、本発明に含まれるものである。
また、実施形態７で記載したが、複数のアンプのうち半分のアンプを動作させない動作方式により、そのアンプに接続された信号配線をシールド線として利用することによってノイズを低減させるという動作方法を、他の実施形態にも適用することが可能である。
また、実施形態１７で最下層の配線が従来構造のものを示したが、他の実施形態にも適用可能である。
また、ここでは、２つの異なる配線層の構造について示したが、これらを３層以上の配線層で構成することも可能である。
【図面の簡単な説明】
図１は、本発明の第１の実施形態に係る半導体装置の上面図、
図２は、本発明の第１の実施形態に係る半導体装置の断面図、
図３は、本発明の第２の実施形態に係る半導体装置の上面図、
図４は、本発明の第２の実施形態に係る半導体装置の断面図、
図５は、本発明の第３の実施形態に係る半導体装置の上面図、
図６は、本発明の第４の実施形態に係る半導体装置の上面図、
図７は、本発明の第５の実施形態に係る半導体装置の上面図、
図８は、本発明の第６の実施形態に係る半導体装置の上面図、
図９は、本発明の第７の実施形態に係る半導体装置の上面図、
図１０は、本発明の第８の実施形態に係る半導体装置の上面図、
図１１は、本発明の第９の実施形態に係る半導体装置の上面図、
図１２は、本発明の第９の実施形態に係る半導体装置の断面図、
図１３は、本発明の第１０の実施形態に係る半導体装置の上面図、
図１４は、本発明の第１０の実施形態に係る半導体装置の断面図、
図１５は、本発明の第１１の実施形態に係る半導体装置の上面図、
図１６は、本発明の第１１の実施形態に係る半導体装置の断面図、
図１７は、本発明の第１２の実施形態に係る半導体装置の上面図、
図１８は、本発明の第１２の実施形態に係る半導体装置の断面図、
図１９は、本発明の第１２の実施形態に係る半導体装置の断面図、
図２０は、本発明の第１３の実施形態に係る半導体装置の上面図、
図２１は、本発明の第１３の実施形態に係る半導体装置の断面図、
図２２は、本発明の第１４の実施形態に係る半導体装置の上面図、
図２３は、本発明の第１４の実施形態に係る半導体装置の断面図、
図２４は、本発明の第１５の実施形態に係る半導体装置の断面図、
図２５は、本発明の第１６の実施形態に係る半導体装置の断面図、
図２６は、本発明の第１７の実施形態に係る半導体装置の上面図、
図２７は、本発明の第１７の実施形態に係る半導体装置の断面図、
図２８は、従来の半導体装置の断面図である。
Claims (13)
- 第１の配線層で第１の配線、第２の配線、第３の配線、第４の配線が第１の方向に形成され、前記第１の配線層の上層に第２の配線層で第５の配線、第６の配線、第７の配線、第８の配線が前記第１の方向に形成され、前記第１の配線、第２の配線、第３の配線、第４の配線と、前記第５の配線、第６の配線、第７の配線、第８の配線は、上からみてほぼ重ならない構成で形成された配線構造を有することを特徴とする半導体装置。
- 前記第１の配線層の第１の配線、第２の配線、第３の配線、第４の配線の配置間隔が、ほぼ等間隔であることを特徴とする請求項１記載の半導体装置。
- 前記第１の配線層の第１の配線、第２の配線、第３の配線、第４の配線において、第１の配線と第２の配線の配置間隔と、第３の配線と第４の配線の配置間隔とが異なることを特徴とする請求項１記載の半導体装置。
- 第１の配線層で第１の配線、第２の配線、第３の配線、第４の配線が第１の方向に形成され、前記第１の配線層の上層に第２の配線層で第５の配線、第６の配線、第７の配線、第８の配線が前記第１の方向に形成され、前記第１の配線、第２の配線、第３の配線、第４の配線のぞれぞれに前記第２の配線層で第１の方向に形成され第９の配線、第１０の配線、第１１の配線、第１２の配線が接続され、前記第５の配線、第６の配線、第７の配線、第８の配線のぞれぞれに前記第１の配線層で第１の方向に形成された第１３の配線、第１４の配線、第１５の配線、第１６の配線が接続された構成を特徴とする請求項１記載の半導体装置。
- 前記第１の配線と前記第５の配線、前記第２の配線と前記第６の配線、前記第３の配線と前記第７の配線、前記第４の配線と前記第８の配線にそれぞれ第１、第２、第３、第４のアンプに接続された構成を特徴とする請求項１記載の半導体装置。
- 前記第１の配線と前記第２の配線、前記第３の配線と前記第４の配線、前記第５の配線と前記第６の配線、前記第７の配線と前記第８の配線にそれぞれ第１、第２、第３、第４のアンプに接続された構成を特徴とする請求項１記載の半導体装置。
- 前記第１の配線と前記第５の配線、前記第２の配線と前記第６の配線、前記第３の配線と前記第７の配線、前記第４の配線と前記第８の配線にそれぞれ第１、第２、第３、第４のアンプに接続された構成を特徴とする請求項１記載の半導体装置。
- 第１の配線層で、第１の配線、第２の配線、第３の配線、第４の配線の間に第１のシールド配線、第２のシールド配線、第３のシールド配線、および第４のシールド配線が形成され、第２の配線層で、第５の配線、第６の配線、第７の配線、第８の配線の間に第５のシールド配線、第６のシールド配線、第７のシールド配線、および第８のシールド配線が形成された構成を特徴とする請求項１記載の半導体装置。
- 第１の配線層で、第１の配線、第２の配線、第３の配線、第４の配線の間に第１のシールド配線、第２のシールド配線、第３のシールド配線、および第４のシールド配線が形成され、第２の配線層で、第５の配線、第６の配線、第７の配線、第８の配線の間に第５のシールド配線、第６のシールド配線、第７のシールド配線、および第８のシールド配線が形成され、第２の配線層で、第９の配線、第１０の配線、第１１の配線、第１２の配線の間に第９のシールド配線、第１０のシールド配線、第１１のシールド配線、および第１２のシールド配線が形成され、第１の配線層で、第１３の配線、第１４の配線、第１５の配線、第１６の配線の間に第１３のシールド配線、第１４のシールド配線、第１５のシールド配線、および第１６のシールド配線が形成された構成を特徴とする請求項４記載の半導体装置。
- 前記第１ないし第８のシールド配線は、接地電圧線および電源電圧線であることを特徴とする請求項８ないし請求項９のいずれかに記載の半導体装置。
- 前記各シールド配線の配線幅は、前記各配線幅より太いことを特徴とする請求項８ないし請求項９のいずれかに記載の半導体装置。
- 第１の配線層で形成された各配線および各シールド配線と、第２の配線層で形成された各配線および各シールド配線ととの間に第３の配線層を有し、第３の配線層は第３のシールド配線であることを特徴とする請求項１または請求項８記載の半導体装置。
- 第１の配線層の下層に第４の配線層で形成された配線層を有することを特徴とする請求項１または請求項８記載の半導体装置。
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001352487 | 2001-11-19 | ||
| JP2001352487 | 2001-11-19 | ||
| JP2002240131 | 2002-08-21 | ||
| JP2002240131 | 2002-08-21 | ||
| PCT/JP2002/012029 WO2003044862A1 (en) | 2001-11-19 | 2002-11-18 | Semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPWO2003044862A1 true JPWO2003044862A1 (ja) | 2005-03-24 |
Family
ID=26624587
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003546403A Pending JPWO2003044862A1 (ja) | 2001-11-19 | 2002-11-18 | 半導体装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20050017360A1 (ja) |
| EP (1) | EP1458027A4 (ja) |
| JP (1) | JPWO2003044862A1 (ja) |
| CN (1) | CN1319173C (ja) |
| WO (1) | WO2003044862A1 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007207301A (ja) * | 2006-01-31 | 2007-08-16 | Ricoh Co Ltd | 半導体記憶装置 |
| JP2009231513A (ja) * | 2008-03-21 | 2009-10-08 | Elpida Memory Inc | 半導体装置 |
| JP2012114215A (ja) * | 2010-11-24 | 2012-06-14 | Elpida Memory Inc | 半導体装置及びそのレイアウト方法 |
| JP6456230B2 (ja) * | 2015-04-21 | 2019-01-23 | 三菱電機株式会社 | タッチスクリーン、タッチパネル、表示装置及び電子機器 |
| KR102666075B1 (ko) * | 2016-12-16 | 2024-05-14 | 삼성전자주식회사 | 메모리 장치 및 메모리 장치의 도전 라인들의 배치 방법 |
| US20200279830A1 (en) * | 2019-02-28 | 2020-09-03 | Mercury Systems, Inc. | Interleaved multi-layer redistribution layer providing a fly-by topology with multiple width conductors |
| KR20210045876A (ko) | 2019-10-17 | 2021-04-27 | 에스케이하이닉스 주식회사 | 반도체 패키지 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2940593A1 (de) * | 1979-10-06 | 1981-04-16 | Ibm Deutschland Gmbh, 7000 Stuttgart | Mehrlagen-modul mit konstantem wellenwiderstand |
| JPS61152063A (ja) * | 1984-12-25 | 1986-07-10 | Mitsubishi Electric Corp | 半導体記憶装置 |
| JPH06105548B2 (ja) * | 1987-02-02 | 1994-12-21 | 三菱電機株式会社 | ダイナミツク形半導体記憶装置 |
| JPS63283157A (ja) * | 1987-05-15 | 1988-11-21 | Mitsubishi Electric Corp | 半導体記憶装置 |
| JPS63308371A (ja) * | 1987-06-10 | 1988-12-15 | Mitsubishi Electric Corp | 半導体記憶装置 |
| JPH0793376B2 (ja) * | 1987-07-08 | 1995-10-09 | 三菱電機株式会社 | 半導体記憶装置 |
| JPH01200663A (ja) * | 1988-02-04 | 1989-08-11 | Mitsubishi Electric Corp | 半導体記憶装置 |
| JPH01200662A (ja) * | 1988-02-04 | 1989-08-11 | Mitsubishi Electric Corp | 半導体記憶装置 |
| JPH01293652A (ja) * | 1988-05-23 | 1989-11-27 | Mitsubishi Electric Corp | ダイナミツク型ランダムアクセスメモリ |
| US5014110A (en) * | 1988-06-03 | 1991-05-07 | Mitsubishi Denki Kabushiki Kaisha | Wiring structures for semiconductor memory device |
| JPH0750710B2 (ja) * | 1990-06-06 | 1995-05-31 | 富士ゼロックス株式会社 | 多層配線構造 |
| JP3227923B2 (ja) * | 1993-07-27 | 2001-11-12 | ソニー株式会社 | 半導体記憶装置 |
| JPH1022402A (ja) * | 1996-07-02 | 1998-01-23 | Matsushita Electron Corp | 半導体装置 |
| TW399319B (en) * | 1997-03-19 | 2000-07-21 | Hitachi Ltd | Semiconductor device |
| JPH115722A (ja) * | 1997-06-13 | 1999-01-12 | Hideki Aoki | 口腔内洗浄用水性組成物 |
| JP3913927B2 (ja) * | 1999-04-19 | 2007-05-09 | 富士通株式会社 | 半導体集積回路装置 |
| JP2001244414A (ja) * | 2000-02-29 | 2001-09-07 | Nippon Telegr & Teleph Corp <Ntt> | 半導体集積回路 |
| JP3433741B2 (ja) * | 2000-09-05 | 2003-08-04 | セイコーエプソン株式会社 | 半導体装置 |
-
2002
- 2002-11-18 WO PCT/JP2002/012029 patent/WO2003044862A1/ja not_active Application Discontinuation
- 2002-11-18 JP JP2003546403A patent/JPWO2003044862A1/ja active Pending
- 2002-11-18 US US10/495,987 patent/US20050017360A1/en not_active Abandoned
- 2002-11-18 EP EP02781808A patent/EP1458027A4/en not_active Withdrawn
- 2002-11-18 CN CNB028229177A patent/CN1319173C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP1458027A4 (en) | 2006-06-07 |
| CN1589498A (zh) | 2005-03-02 |
| EP1458027A1 (en) | 2004-09-15 |
| WO2003044862A1 (en) | 2003-05-30 |
| US20050017360A1 (en) | 2005-01-27 |
| CN1319173C (zh) | 2007-05-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7446390B2 (en) | Semiconductor device | |
| US6271548B1 (en) | Master slice LSI and layout method for the same | |
| JP3154411B2 (ja) | Ｃａｄによってレイアウトされた２金属層集積回路ゲート・アレイ | |
| JP5420485B2 (ja) | アナログディジタル変換器 | |
| JP2010278450A5 (ja) | ||
| JPWO2003044862A1 (ja) | 半導体装置 | |
| US6150254A (en) | Method for wiring of a semiconductor device | |
| JP4927494B2 (ja) | アナログディジタル変換器、およびアナログディジタル変換器の設計方法 | |
| JPH0241908B2 (ja) | ||
| JPH07235616A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP3253549B2 (ja) | 半導体集積回路装置 | |
| JP2001177056A (ja) | 半導体集積回路装置 | |
| KR100291009B1 (ko) | 반도체메모리장치용주변회로 | |
| JP5487616B2 (ja) | Ｉ／ｏセルの出力回路 | |
| JP2001156178A (ja) | 半導体装置および半導体装置の自動レイアウト方法 | |
| JP2006080253A (ja) | 半導体記憶装置 | |
| JP2000243841A (ja) | Ｃｍｏｓ回路のパターンレイアウト | |
| JPS62242365A (ja) | Ｍｏｓ形出力回路素子 | |
| TWI768889B (zh) | 交錯式半導體電容陣列布局 | |
| JP2005072233A (ja) | 半導体装置 | |
| JP3868778B2 (ja) | 半導体集積回路における電界効果トランジスタの製造方法 | |
| JPS61230340A (ja) | 半導体集積回路装置 | |
| JP2005175214A (ja) | 半導体装置およびその製造方法 | |
| JPH0371788B2 (ja) | ||
| JPS61260668A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070522 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071002 |