JPS60253093A - 半導体記憶装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、アドレスの切換わり時に相捕型ヒツト線対の
間を一時的にショートする回路を備えｔ：半導体記１ａ
装置、特にそのショー１−１！＋路の改良に関する。

［従来の技術］ 非同期型のＲＡＭはピノ日９対の電位変化に要する時間
がアクセスタイムを決定するーツｊ因となるため、最近
では第７図ζこ示ず、Ｌ、うにヒフ１線対［３１−、Ｂ
　１．、間に／ヨード囲路Ｓｌ＋を接続する傾向にある
。ＭＣはメモリセル−ζ、Ｑｌ、Ｑ７はトランスファゲ
ート、Ｑ］、Ｑ−はトライバｌ−Ｚ＝　、ジス・ン、Ｒ
）　Ｒ２は負ｆ司を氏１在である。Ｃ１，、Ｑ巴！、Ｉ
Ｌ・ｌ線Ｂ　Ｌ、Ｂ　Ｉノ］ｔｆ’＋＋ｉ　Ｌｆｒ　ン
＞Ｊ、夕、Ｖｃｃは電源、Ｗｂはワード線で、））ろ。

ソヨ−１・回路Ｓ　ＩＩ　＋！　Ｎもしく：よＩ）チャ
ネル型のＭＩＳトランジスタＱｏを用い、それをクロ、
りφでアドレスの切換り時に一時的にオンにする。

ビット線ＢＬ、ＢＬはトランジスタＱ５．Ｑ６を通して
電源Ｖｃｃに接続されているのでワード線が非選択の場
合定常的には同じレベルになる。しかし、読出し動作の
結果ビット線ＢＬ、ＢＬに電位差が生じている状態でワ
ード線を切換え、逆のデータを読出す場合には上記の電
位差を零にした上、更に逆極性の電位差を生しさせる必
要があるため、セルＭＣの限られた駆動能力では時間が
かかり、アクセスタイムが長くなる。そこで、ワード線
ＷＬの切換わり時にビット線対ＢＬ、Ｂ工間を一時的に
ショートし、それ以前の電位差をキャンセルして高速化
を図ろうとするのがショート回路ＳＨである。

第８図はトランジスタＱｏをＮチャネル型とした場合の
動作波形で、クロックφがＨ（ハイ）レベルへ立上ると
トランジスタＱｏはオンし、ピント線ＢＬ、Ｂ丁の電位
を一方から他方への放電という形で揃える。このように
すると、ワード線を切換えて逆のデータを読出す場合、
前の電荀差をキャンセルする分はワード線の切換わり時
にノづ一ト回路Ｓ　Ｈによって行わわているため　次に
セルＭＣが逆のデータを出力するときは同電位のビット
線対ＢＬ、ＢＬに単に電位差をつけるだけで済むので読
出し動作の高速化が図れる。

〔発明が解決しようとする問題点〕

しかし、トランジスタＱｏがＮチャネル型であると該ト
ランジスタはＬ（ロー）レベル側のビット線ＢＬ（又は
ＢＬ）に接続されたソースドレインをソース、クロック
φが印加されたゲートをゲートとして動作するので、そ
のピノ１余し−・ルがショート動作の結果Ｈに近づくに
つれクロックφによるゲートの電位とじノド線ＢＬ（又
はＢＬ）によるソースの電位が接近する。この結果トラ
ンジスタＱｏのゲート・ソース間電圧ＶＧＳが小さくな
り、オーバードライブが減少して抵抗が高まり、ショー
ト能力が弱くなる。つまり、ビット線対ＢＬ、ＢＬ間の
電位差はクロックφが印加された当初は急激に減少する
が、最終段階で完全なノヨート状態になるには時間がか
かり、実際には、クロックφのパルス幅に制限があるの
で、ＢＬ、ＢＬ間に電位差を残したままの不完全ショー
トに終る欠点がある。第８図はＢＬ、百１間に僅かに電
位差が残る様子を示している。

一方、このトランジスタＱｏをＰチャネル型にした場合
は、Ｎチャネルとは逆にビット線ＢＬ（又は１不）がシ
ョート効果の結果Ｈレベルに近づくにつれオーバードラ
イブが増加し、最終段階で完全なショニ］・状態に達す
るのは容易である。しかし、Ｐチャネルに電流を流す正
札（Ｈｏｌｅ＞の易動度（ｍｏｂｉｌｉｔｙ）は電子よ
り低いため、同しＷ／Ｌ（Ｗ：チャネル幅、Ｌはチャネ
ル長）ではＮチャネルＭＩＳトランジスタよりＰチャネ
ルＭＩＳトランジスタの方がｇｍが小さい。このためト
ランジスタＱｏをＰチャネル型にすると全体としてのス
ピードはＮチャネルより遅くなる欠点がある。

〔問題点を解決するための手段〕

本発明は、ショート回路の構成を改良して高速且つ完全
なビット線ショートを行おうとするもので、一対のビッ
ト線間にトランスファゲートを介してメモリセルを接続
し、該トランスファゲートをワード線でオンオフしてセ
ル選択を行なうようにしたＭＩＳ型の半導体記憶装置に
おいて、該一対のビット線間にＰチャネルＭＩＳトラン
ジスタとＮチャネルＭＩＳ）ランジスタを並列接続した
ショート回路を設け、両トランジスタをワード線の選択
、非選択切換り時に一時的に導通させるようにしたよう
にしたものである。

〔作用〕

上述したようにＮチャネルＭＩＳ）ランジスタは初１１
ＪＪのオーバードライブ能力が大きく、且つｇｍも大き
い。従って、このトランジスタをオンにするとビット線
ショートの初期から中間にかけての電位差吸収は効果的
に行われる。一方、ＰチャネルＭＩＳ）ランジスタは後
期のオーバードライブ能力に優れる。従って、このトラ
ンジスタを併用することで短時間内に完全なう・ヨード
状態に達することができる。

〔実施例〕

以下、図面を参照しながら本発明の詳細な説明する。

第１図は本発明の−・実施例を示す回路図で、第７図と
同一部分には同一符号が付しである。図中、ＱＮはＮチ
ャネルＭＩＳトランジスタ、ＱｐはＰチャネルＭＩＳト
ランジスタで、これらをビット線ｓｔ、、ｓＴＩ間に並
列に接続してショート回路ＳＩ］を構成す乙。トランジ
スタＱＮのゲートにはワード線ＷＬの切換わり時にＨと
なるクロックφを、またトランジスタＱｐのゲートには
その時りとなる逆相のクロ、・り−ｉ−を印加する。

第２図はビット線ショート時の動作波形で、りｌ−１ツ
クφがＨへ立上るとトランジスタＱＮがオンし、同時に
クロックｊがＬへ立下るとトランジスタＱｐがオンする
。この結果、ヒント線ＢＬ、ＢＴ間で電荷移動が起こり
、やがて完全ショート、等電位状態になる。このショー
ト動作の前半はＮチャネル主導であり、また後ＹがＰチ
ャネル主導である点は前述の説明からも明らかである。

ところで、ヒ記のビット線ソヨートは前サイクルのワー
ド線が非選択となり、次サイクルのソート線が選択され
るまでの僅かな時間を利用して行われる。そして理想的
には、前サイクルのワー）′線が非選択レベルになりき
ってからビット線ンヨートを開始し、次ワード線の選択
が開始されるまでに該ショートが完了しているのが望ま
しい。しかし、現実には高速化を図るためにワード線切
換え時のタイミング的なマージンが少ないので、ショー
ト期間が前後のワード線選択期間にオーバーラツプし易
い。この場合、オーバーラツプする期間のショート効果
が強すぎるとセルＭＣの安定性およびアクセススピード
に影響がでる。つまり、前サイクルのワード線が完全に
非選択にならないうちにショート動作が始まると最悪事
態ではビット線ＢＬ、−ＢＬが同電位になり、か＼るビ
ット線にまだ接続されているメモリセルの両人出力端も
同電位となり、か＼る状態から一方がＨ１他方がしの状
態へ移行するからセル情報す続出したときの状態に戻ら
ずに反転する可能性がある。同様に次サイクルのワード
線が選択された後もショート動作を続けてい乙と、この
サイクルで読出そ・）とするセルの情報を反転してしま
う可能性がある。

第３図はこの点を改善する本発明の他の実施例のタイム
チャートで、回路構成は第１図と同しである。第３図の
Ａｄｄはローアドレスを表わし、その交叉部が切換り時
点である。アドレスＡｄｄが切換わると、まず前サイク
ルのワード線ＷＬ（■で示す）は非選択レベルに移行し
、次いで次サイクルのワード線ＷＬ（■で示す）が選択
レベルに移行する。この間に両ワード線■■が非選択に
なる期間があり、ここでビット線ソヨートを行う。

但し、本例ではｇｍの小さいＰチャネルＭＩＳトランノ
スタＱｐのオンを先行させ、ｇｍの大きいＮチャネルＭ
ＩＳＩ−ランジスクＱＮはソート線■が完全に非選択に
移行してからオンさせるようにする。このことで前サイ
クルのワード線■が立下るときからショート動作を開始
してもそのとき読出したセルに誤書込みしないで済む。

しかも、］−ランジスタＱＮがオンしてからは急激にシ
ョー１−が行われるのでビット線Ｂ１．．．１３Ｌの電
位は高速で接近する。そして、次サイクルのワーｉ線■
が立上る前にノヨート動作を完了しておけば次に読出そ
うとするセルの情報を破壊するごともない。

第３図では以上の動作を可能とするため、ワード線■の
立下り開始と同時に立下るクロックφと、ワード線■が
完全に立下ってから立するクロックφとを実線で示して
いる。これらのクロックφ。

−一一はいずれもワード線■の立上りに先行して終了し
ている必要があるが、この場合も破線で示ずＪうにクロ
、り７を先に終了させた方が好ましい。

これはクロックφでオンとなったＰチャ矛ルＭＩＳトラ
ンジスタＱｐのオーバードライブ能力がこの辺りでは強
くなっているので、完全ショート状態になった後はいつ
までもオンさせておかない方が良いからである。これに
対しＮナヤ不ルＭＩＳトランジスタＱＮは最後までオン
させておく。このようなタイミング設定を３−ると、シ
ョート効果は初め弱く、中間で強く、そして最後に再び
弱くなるというパターンをとる。実！ｌ１ｌＪりのクロ
ックφ、藝−を用いれば、初めのショート効果だけか弱
い。このようなショート効果の弱い部分はワード線の選
択時にオーバーランプしても問題ないので、クロックφ
、ｊのタイミング設定が容易になる。

第４図はアドレスａの変化を検出して信号φ′を発生す
る回路の具体例で、第５図はその各部信号波形である。

アドレスａの信号レベルが第５図に示すようにＬレベル
からＨレベルへ、更にＬレベルへと変化すると、インバ
ータ１の出力は第５図すのように反転する。このときイ
ンバータ２の出力は第５図ｄに示すようにキャパシタ８
により若干遅延した再反転出力となり、ノアゲート５か
らは第５図ｆに示すようにアドレスａの立上りに対応し
たパルスが出力される。一方、インバータ３．４の出力
はそれぞれ第５図ｅ、ｃに示すように変化するので、ノ
アゲート６からはアドレスａの立下りに対応したパルス
ｇが出力される。従って、オアゲート７からはアドレス
ａの信号レベルの変化に対応した検出信号φ′が出力さ
れる。

第６図は上述したアドレスａをローアドレス全ビットの
論理和としてその変化を検出する回路１０を用い、その
アドレス変化検出信号φ′をインバータ１１で反転して
クロック７を、それを更に回路１２で反転・遅延させて
クロックφを発生ずるようにしたクロック発生回路の構
成例である。回路１２は例えばインバータまたはンユミ
ノトトリガで構成される。

なお以上の説明ではスクティノク型ＲＡＭを例にとって
示したが本発明は相補型ビット線対を備えたＲＡＭ全般
に適用可能であり例えば４トランジスタ型のグイナミノ
クＲＡＭ、　ビット線折り返し形式を用いる１トランジ
スタ型グイナミソクＲＡＭ等も適用対象とされる。

〔発明の効果〕

以上述べたように本発明によれば、Ｍ　Ｉ　Ｓ　ｌ−ラ
ンジスタで構成されるＲＡＭのビット線ショートを高速
且つ完全に行うことができるので、アクセスタイムを短
縮できる利点がある。

【図面の簡単な説明】

第１図は本発明の一実施例を示す回路図、第２図はその
タイムチャート、第３図は本発明の他の実施例を示すタ
イムチャート、第４図はアドレス変化検出回路の構成図
、第５図はその動作波形図、第６図はショート回路制御
用クロック発生回路の構成図、第７図および第８図は従
来のショート回路とその動作波形図である。 図中、ＢＬ、ＢＬはビット線対、ＷＬはワード線、ＭＣ
はメモリセル、ＳＨはソヨート回路、ＱＮはＮチャネル
Ｍｉｓ）ランジスタ、ＱｐはＰヂャネルＭ　Ｉ　Ｓ　＋
−ランジスタである。 出願人　冨士通株式会社 代理人弁理士　青　柳　稔 第１しく ＣＣ 第２図 φ 第３図 第４図 ｊＩ５図 ψ′ ・００図 ｎ １ど 第′Ｚ図 第８図 手続補正書（自発） 昭和６０年５月２９　８ １、事件の表示 昭和５９年特許願第１１０２９１、 発明の名称 半導体記憶装置 ３、補正をする者 事件との関係　特許出願人 住　所　神奈川県用崎市中原区−ヒ小田中１０１５番地
名称　（５２２）富士通株式会社 代表者　山　本　卓　眞 ４代　理　人　〒１０１ 住　所　東京都“代１区岩４町３Ｔｌ＝１４番５号第丁
東３°″氏　名　（７０１７）弁理士　背　柳　Ｉ　捻
５、補正命令の日付　な　し　−′ ６補正により増加する発明の数　な　し別　紙 （１）明細書の特許請求の範囲を次の様に補正する。 「（１）アドレス信号によりメモリセルを選択し、該前
記一対のビット線間にＰチャ坏ルＭＩＳ）ランジスタと
ＮチャネルＭＩＳ）ランジスタを並列接続したショート
回路を設けて、前記ＰチャネルＭＩＳ）ランジスタと前
記ＮチャネルＭＩＳトランジスタの両方を前記アドレス
信号の変化に応答して一時的に導通させるようにしたこ
とを特徴とする半導体記憶装置。 （２）前記Ｐ、ＮチャネルＭＩＳ）ランジスタの導通タ
イミングは、ＰチャネルＭＩＳトランジスタを先にオン
にし、Ｎチャネル間工Ｓトランジスタをその後でオンさ
せるようにしてなることを特徴とする特許請求の範囲第
１項記載の半導体記憶装置。 （３）前記Ｐ、ＮチャネルＭＩＳトランジスタの導通タ
イミングは、ＰチャネルＭＩＳ）ランジスタを先にオフ
にし、ＮチャネルＭＩＳトランジスタをその後でオフさ
せるようにしてなることを特徴とする特訂請水の範囲第
１項記載の半導体記憶装置。」 （２）同第６頁１行〜８行の「一対の〜切換り時に」を
次の様に補正する。 ［アドレス信号（でよりメモリセルを選択し、該選択し
たメモリセルの記憶内容に応じた相補信号を一対のピッ
ト線に発生させる構成を有し、前記一対のビット線［１
４１’ｉｃ　ｐチャネルＭＩＳ　トランジスタとＮチャ
ネルＭＩＳトランジスタを並列接続したショート回路を
設けて、前記ＰチャネルＭＩＳ）ランジスタと前記Ｎチ
ャネルＭＩＳトランジスタの両方を前記アドレス信号の
変化に応答して」

Claims (1)

【特許請求の範囲】
1. （１）一対のビット線間にトランスファゲートを介して
   メモリセルを接続し、該トランスファゲートをワード線
   でオンオフしてセル選択を行なうようにしたＭｉｓ型の
   半導体記憶装置において、該一対のビット線間にＰチャ
   ネルＭｉｓ）ランジスクとＮチャネルＭＩＳ）ランジス
   クを並列接続したショート回路を設け、両トランジスタ
   をワード線の選択、非選択切換り時に一時的に導通さ仕
   るよ−うにしたことを特徴とする半導体記憶装置。 ＋２ＪＰ、ＮチャネルＭＩＳＩ−ランノスタの４通タイ
   ミングは、ＰチャネルＭＩＳＩ−ランジスタを先にオン
   にし、ＮチャネルＭＩＳＩ−ランジスタをその後でオン
   させるよ・）にしてなることを特徴とする特許請求の範
   囲第１項記載の半導体記憶装置。 ＋３１Ｐ、ＮチャネルＭＩＳトランジスタの導通タイミ
   ングは、ＰチャネルＭＩＳＩ−ランジスタを先にオフに
   し、ＮチャネルＭ　Ｉ　Ｓ　）・フンンスタをその後で
   オフさせるようにしてなることを特徴とする特許請求の
   範囲第１項記載の゛Ｉ′−導体記憶装置。