JPH02308495A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は半導体装置、特にそのセンスアンプ回路の入力
であるデータ線部分に関するものである。

〔従来の技術〕

従来、この種の半導体装置として第７図に示すものがあ
った。第７図はランダムアクセスメモリで使用されるメ
モリセルからセンスアンプまでを示す回路である。第７
図において、３はメモリセルであり、読みだし時、ワー
ドラインＷＬにより選択されたメモリセルがビット線Ｂ
Ｌ−ＢＬにデータを検出する。４１．４２はカラム選択
ゲートでありカラム選択信号ＣＴにより選択されたビッ
ト線のデータをデータ線ＤＢ　−ＤＢに転送する。

ここで、第７図ではデータ線ＤＢ　−ＤＢに一対のビッ
ト線しか接続されていないが、二対以上であってもよい
、５はセンスアンプであり、データ線ＤＢ−ＤＢが入力
され、ＤＢ　−ＤＢの微少電位差を増幅する。７はデー
タ線負荷回路であり、ソ−スミ極がデータ線ＤＢ　−Ｄ
Ｂに、ゲート電極とドレイン電極が電源線にそれぞれ接
続されるＮｃｈｌ−ランジスタフ１．７２と、ドレイン
電極がデータ線ＤＢ　−ＤＢに、ソース電極が接地線に
、ゲート電極が信号φＡにそれぞれ接地されたＮｃｈ）
−ランジスタフ３．７４により構成される。データ線負
荷回路７はセンスアンプ５の入力であるデータ線ＤＢ　
−ＤＢの電位をセンスアンプ５の増幅可能範囲に設定す
る目的で用いられ、信号φＡがＨｉｇｈになるとＮｃｈ
）ランジスタフ３．７４が導通し、データ線ＤＢ　−Ｄ
Ｂはデータ線負荷回路を構成するＮｃｈトランジスタ７
１及び７２と、Ｎｃｈトランジスタ７３及び７４のサイ
ズ比で決定される中間電位になる０通常、この中間電位
はセンスアンプ５の増幅度が最も高い入力電位となる種
設定される。一般に、信号φＡには複数のメモリセルア
レイの中からアドレス入力に対応するメモリセルアレイ
を選択するためのブロック信号を用いる。またＮｃｈト
ランジスタ７１．７２はデータ線ＤＢ　−ＤＢの電位が
、電源線からＮ　ｃｈ　ｈランジスタフ１．７２のしき
い値電圧ＶＴＨプラスパックゲート効果電圧ＶＢＧを引
いた電圧より上がると導通しなくなるため、信号φＡが
ＬｏｗＯ時でも、データ線ＤＢ−ＤＢは電源電位から前
記ＶＴＨ＋ＶＢＧ下がった電位となり、センスアンプ５
の増幅可能入力範囲を外れないようになっている。

上記のように構成された従来の半導体装置に於て、第８
図に示すようにＶｌにあった電源電位■ＤＤが時刻ｔｌ
′から降下し始めｔ２′で■２になった後、時刻ｔ３′
でアドレス入力が変化するときの装置の動作は以下の通
りである。

時刻ｔｌ′以前は信号φＡがＬｏｗであり、データ）Ｊ
ｉＤＢ−ＤＢは前述のように電源電位■１からＮＣｈト
ランジスタ７１．７２　ノＶ　Ｔｌ（＋　Ｖ　ＢＧりは
降下した電位にある６時刻ｔｌ′からｔ２′にかけて電
源電位ＶＤＤが降下してＶ２となるが、この時データ線
負荷回路を構成するトランジスタはいずれも導通せず、
データ線ＤＢ　−ＤＢは電源電位の降下量によらず時刻
ｔｌ′以前の電位を保持する。その後、アドレス入力が
変化し、時刻ｔ３′以降のアドレスによりメモリセル３
、カラム選択ゲート４１．４２．センスアンプ５が選択
されるとすると、時刻ｔ４′でφＡがＨｉｇｈに、時刻
ｔ５′でワードラインＷＬ及びカラム選択信号ＣＴがＨ
ｉｇｈに、時刻ｔ６′でセンスアンプ制御信号ψＳＡが
Ｈｉｇｈとなり、センスアンプ５がデータ線ＤＢ　−Ｄ
Ｂに出力されたメモリセル３のデータを増幅する。デー
タ線ＤＢ　−ＤＢは時刻ｔ４’でφＡがＨｉｇｈとなる
までは前述のようにＶ　１−　（ＶＴ）Ｉ＋　ＶＢＧ）
の電位にあり、電源電位の降下量Ｖｌ−Ｖ２がＶＴＨ＋
ＶＢＧより大きい場合は１時刻ｔ２’以降の電源電位Ｖ
２より高い電位となっている０時刻ｔ４’でψＡがＨｉ
ｇｈとなるとＮｃｈトランジスタ７３．７４が導通し、
データ線ＤＢ　−ＤＢの電位は降下し始める。その後、
時刻ｔ５’でＷＬ、ＣＴがＨｉｇｈとなるが、カラム選
択ゲートであるＮｃｈ）ランジスタ４１．４２のそれぞ
れのソース電位であるデータ線ＤＢ　−ＤＢとＣＴの電
位差がＮｃｈ）ランジスタ４１．４２のしきい値電圧Ｖ
ＴＨとバックゲート効果電圧ＶＢＧを加算した電圧以上
、すなわち時刻ｔ７’以降にならないとカラム選択ゲー
ト４１．４２は導通せず、時刻ｔ７’以降にメモリセル
３のデータがデータ線ＤＢ　−ＤＢに出力される。一方
、センスアンプ制御信号φＳＡは時刻ｔ６’にＨｉｇｈ
となり、センスアンプ５は増幅動作を開始するが、時刻
ｔ７’まではデータ１ＪｉｌＤＢ−ＤＢにメモリセル３
のデータが出力されておらず、又その電位が高いために
センスアンプの増幅可能範囲を外れてしまい、センスア
ンプ５は非常に不安定な状態となっている。

【発明が解決しようとする課題］ 上記のような従来の半導体装置は１以上のように構成さ
れているから、動作中に電源電位の降下が生じた場合、
センスアンプの入力であるデータ線にメモリセルのデー
タが出力されるのが遅れ、またデータ線の電位が高くセ
ンスアンプの増幅可能入力範囲から外れてしまうため、
センスアンプが誤動作しやすくなり、アクセスタイムの
遅れが生じたり、誤データが出力されると言う問題点が
あった。また、第８図で時刻ｔ８′以降のようにデータ
線ＤＢ　−ＤＢに出力されるメモリセルのデータが確定
し、そのデータが外部に出力された後でも信号φＡがＨ
ｉｇｈであるため、データ線負荷回路には直流的に電流
が流れているという問題点があった。

本発明は係る問題点を解決するためになされたものであ
り、動作中に電源電位の降下が生じてもアクセスタイム
の遅れや誤動作が生ずることが無い半導体装置を得るこ
とを目的とする。

［課題を解決するための手段］ 本発明に係る半導体装置は、少なくとも読みだしデータ
が出力されるデータ線と、前記データ線に接続され、前
記データ線の微少振幅信号を増幅するセンスアンプを有
する半導体装置において、前記データ線と電源線間に接
続されるデータ線クランプ回路と、前記データ線と接地
線間に接続されるデータ線プルダウン回路と、少なくと
も、入力が前記データ線に、出力が前記データ線プルダ
ウン回路に接続され、前記データ線の電位を検出し、前
記データ線プルダウン回路の導通状態を制御する電位検
出回路とを有することを特徴とする半導体装置である。

〔作　用１ 本発明の上記構成によれば、センスアンプの入力である
データ線が、電位検出回路の設定電位より高電位にある
場合、電位検出回路の出力で制御されるデータ線プルダ
ウン回路が導通状態になり、データ線の電位を降下させ
る。また、データ線がデータ線クランプ回路の設定電位
より低電位にある場合、データ線クランプ回路がデータ
線の電位を上昇させる。

〔実　施　例１ 第１図は本発明の実施例を示す図であって、メモリセル
３、カラム選択ゲート４１．４２、センスアンプ５は上
記従来装置と全（同一である。

１は電位検出回路であり、データ線ＤＢ　−ＤＢ“をそ
れぞれうけるインバータ１１．１３とインバータ１２．
１４で構成される。２はデータ線プルダウン回路であり
、ソース電極が接地線に、ドレイン電極がデータ線ＤＢ
　−ＤＢにゲート電極が電位検出回路ｌの出力であるＮ
３、Ｎ４にそれぞれ接続されるＮｃｈｌ−ランジスタ２
１．２２で構成される。６はデータ線クランプ回路であ
り、ドレイン電極とゲート電極が電源線に接続されるＮ
ｃｈトランジスタ６１．６２と、ドレイン電極とゲート
電極がＮｃｈトランジスタ６１．６２のソース電極に、
ソース電極がデータ線ＤＢ　−ＤＢにそれぞれ接続され
るＮｃｈトランジスタ６３．６４で構成される。

ここで、電位検出回路ｌのインパーク１１．１３のロジ
ックレベルＶＬＩとデータ線クランプ回路のクランプレ
ベルＶＣＬを第２図のように、Ｖ　ＤＤ＞Ｖ　Ｌｌ＞　
Ｖ　ＣＬ＞　Ｖ　ＳＳと設定する。前記ＶＬＩはインバ
ータ１１．１３を構成するトランジスタのサイズ比やし
きい値電圧を調整することにより任意に設定できる。ま
た前記クランプレベルＶＣＬはＮｃｈトランジスタ６１
．６２．６３．６４のしきい値電圧ＶＬＧとパックゲー
ト効果電圧ＶＢＧを用いておよそＶｆｌ：Ｌ＝ＶＤＤ−
２（ＶＴＲ＋ＶＢＧ）　ト表わされ、ＶＬＧや接続され
るトランジスタ数を変えることによって任意に設定でき
る。

第２図において、データ線ＤＢ　−ＤＢの電位がＶＤＤ
からＶＬＩまでの範囲Ａにある場合、インバータ１１及
び１３はデータ線ＤＢ−Ｄ下をＨｉｇｈと認識し、イン
バータ１２．１４の出力Ｎ３、Ｎ４はＨｉｇｈとなる。

このときデータ線クランプ回路２のＮｃｈトランジスタ
６１．６２．６３．６４は非導通状態にある。また、デ
ータ線ＤＢ・ＤＢの電位がＶＬＩからＶｃＬまでの範囲
Ｂにある場合、インバータ１１及び１３はデータ線ＤＢ
−ＤＢ　”；ｒ、　Ｌ　ｏ　ｗと認識し、インパーク１
２．１４の出力Ｎ３、Ｎ４はＬｏｗとなる。このときデ
ータ線クランプ回路２のＮｃｈｔ−ランジスタロ１．６
２．６３．６４は非導通状態である。そして、データ線
ＤＢ　−ＤＢＯ）電位カＶｃＬカラＶｓｓマテノ範囲Ｃ
にある場合、インバータ１１及び１３はデ−タ線ＤＢ−
ＤＢをＬｏｗと認識し、インバータ１２．１４の出力Ｎ
３、Ｎ４はＬｏｗとなる。このときデータ線クランプ回
路２のＮＣｈトランジスタ６１．６２．６３．６４は導
通状態となる。

上記のように構成された本発明の半導体装置において、
第３図に示すように電位■１にあった電源電位ＶＤＤが
時刻てｔｌから降下し始め時刻ｔ４で■２になった後、
時刻ｔ５でアドレス入力が変化する場合の装置の動作は
以下の通りである。

時刻ｔ１以前のデータ線ＤＢ　−ＤＢは第２図で示した
ＶＬＩからＶＣＬまでの範囲Ｂにあり、このとき、前述
のようにインバータ１２．１４の出力Ｎ３、Ｎ４はＬｏ
ｗであるため、データ茅泉プルダウン回路のＮｃｈトラ
ンジスタ２１．２２は非導通状態にある０時刻ｔ１から
ｔ４にかけて電源電位ＶＤＤがｖｌから■２に降下する
と、範囲Ｂにあったデータ線ＤＢ　−ＤＢは電源電位Ｖ
ＤＤの降下に伴って相対的に高電位側に移動し、時刻ｔ
２ではインバータ１１．１２のロジックレベルＶＬＩを
横切りさらに高電位側に移動する０時刻ｔ２以降、デー
タ線ＤＢ−ＤＢはインバータ１１．１３のロジックレベ
ルＶＬＩより高電位側になるため、インバータ１２．１
４の出力Ｎ３、Ｎ４はＬｏｗからＨｉｇｈに変化する０
時刻ｔ３にはデータ線プルダウン回路２のＮＣｈトラン
ジスタ２１．２２のしきい値電圧より高くなるため、Ｎ
ｃｈトランジスタ２１．２２は導通状態になり、データ
線ＤＢ・ＤＢは降下し始める。その後１時刻ｔ６では降
下したデータ線ＤＢ　−ＤＢの電位が電位検出回路１の
インバータ１１．１３のロジックレベルＶＬＩを横切り
低電圧側へ移動するため、インバータ１２．１４の出力
Ｎ３、Ｎ４はＨｉｇｈからＬｏｗに変化する。この変化
により、時刻ｔ７でそれまで導通状態にあった、Ｎｃｈ
トランジスタ２１．２２は非導通状態となり、データ線
ＤＢ　−ＤＢの電位降下は停止する。この時のデータ線
ＤＢ−ＤＢの電位は第２図で示した電位範囲Ｂにあり、
データ線クランプ回路６のＮｃｈｌ−ランジスクロ１．
６２．６３．６４も非導通状態にあるため、データ線Ｄ
Ｂ　−ＤＢは時刻ｔ７における電位を保持する。そして
、時刻ｔ５でのアドレス入力の変化により時刻ｔ８でワ
ードラインＷＬ、カラム選択信号ＣＴが立ち上がるが、
データ線ＤＢ　−ＤＢの電位は電位検出回路１のインバ
ータ１１．１３のロジックレベルＶＬＩ以下であるため
、カラム選択ゲートであるＮｃｈ）−ランジスク４１．
４２のしきい値電圧ＶＬＧとバックゲート効果電圧ＶＢ
Ｇの和と前記Ｖ　Ｌｌ（７）関係をＶ　ＤＤ　−Ｖ　Ｌ
ｌ≧Ｖ　ＴＨ＋　Ｖ　ＢＧト設定しておくことにより、
カラム選択信号ＣＴの電位がＶＤＤになる、すなわち、
時刻ｔ８の直後にカラム選択ゲート４１．４２は導通状
態になり、ビット線ＢＬ　−ＢＬに出力されたメモリセ
ルのデータはカラム選択ゲートを介してデータ線ＤＢ・
ＤＢに出力される。その後、時刻ｔ９でセンスアンプ制
御信号φＳＡが立ち上がり、センスアンプ５が増幅動作
を開始するが、このときのデータ！ＪｉＤＢ−ＤＢの電
位はセンスアンプ５の増幅可能範囲内であり、またメモ
リセルのデータが十分出力されているため、遅れや誤動
作することな（増幅動作を行なう。その後、メモリセル
のデータが出力され切り、データ線ＤＢ　−ＤＢが一定
の電位差で安定する時刻ｔｌｏ以降でもＤＢ　−ＤＢは
第２図に示した電位範囲Ｂにあり、Ｎｃｈトランジスタ
２１．２２、及び６１．６２．６３．６４は非導通状態
であるため、電源線から接地線に流れる直流電流はない
。

第４図は本発明のデータ線クランプ回路の別の実施例を
示す図であって、電源線からデータ線に縦列接続される
２個のダイオードがら構成される。第４図の回路のデー
タ線クランプレベルは各ダイオードの順方向電圧の和で
あり、接続されるダイオードの数により調整できる。

第５図は本発明のデータ線クランプ回路の別の実施例を
示す図であって、第１図のデータ線クランプ回路がＮｃ
ｈトランジスタから構成されているのに対し、本回路は
ドレイン電極とゲート電極が接続されたＰｃｈトランジ
スタの縦列接続により構成される。この回路のデータ線
クランブレベルｖＣＬはＰｃｈトランジスタ６７．６８
のしきい値電圧ＶＬＧとバックゲート効果電圧ＶＢＧを
用いておよそＶＣ：Ｌ＝ＶＤＤ−２（ＶＴＲ＋ＶＢＧ）
　ト表Ｆ）サレる。

第６図は本発明の別の実施例を示す図であって、電位検
出回路１内のデータ線をうけるゲートがＮＡＮＤ回路１
５で構成され、制御信号φで制御されている点が第１図
に示した実施例と異なる。ここで、ＮＡＮＤ回路１５の
ロジックレベルを第１図のインバータ１１．１３と同様
に第２図の関係を満足するよう設定する。第６図におい
て、制御信号φがＨｉｇｈにあると、ＮＡＮＤ回路１５
はインバータ１１．１３に相当する動作をし、従って動
作中に電源電位の降下が発生した場合も、前述の第１図
実施例と同様の動作をする。

一方、制御信号φがＬｏｗである時は電位検出回路１の
動作は禁止され、データ線プルダウン回路２のＮｃｈト
ランジスタ２１のゲート電位はＬＯＷに固定され、デー
タ線ＤＢの電位によらず非道通となる。第６図の実施例
は、データ線ＤＢにメモリセルにデータを書き込むため
の書き込みゲートが接続される構成を用いている場合な
どに、制御信号φに内部書き込み制御信号を用いること
により、書き込み動作中にデータ線プルダウン回路と書
き込みゲート間で貫通電流が流れるのを防止できるよう
にしたものである。

なお、本発明の実施例では、データ線クランプ回路にＮ
ｃｈもしくはＰｃｈトランジスタ、またはダイオードの
直列接続を用いて説明してきたが、Ｎｃｈトランジスタ
、Ｐｃｈトランジスタおよびダイオードの混成、または
抵抗を組み合わせたものでもよい、そして、スイッチ用
のトランジスタを直列接続したものを用いてもよい、ま
た、データ線プルダウン回路にＮｃｈ）−ランジスタ単
体を用いて説明してきたが、Ｐｃｈｌ−ランジスクでも
または抵抗を組み合わせたものでも、スイッチ用のトラ
ンジスタを直列接続したものを用いてもよい。

また、本発明の実施例ではデータ線からセンスアンプ入
力までの信号線を用いて説明してきたが、必ずしもデー
タ線ＤＢ　−ＤＢにカラム選択ゲートが接続されている
必要はなく、２段以上の縦列接続センスアンプ構成の２
段目以降のセンスアンプの入力信号線等、センスアンプ
の入力信号線に本発明を実施してもよい。

［発明の効果１ 以上説明したように、本発明によれば、センスアンプが
接続されるデータ線の電位を電位検出回路が検出し、デ
ータ線の電位が電位検出回路に設定された電位よりも高
電位にあるとき、データ線プルダウン回路が導通し、デ
ータ線の電位を所定電位に納める。また、データ線の電
位がデータ線クランプ回路のクランプレベルよりも低電
位にあるとき、データ線クランプ回路が導通し、データ
線の電位を所定電位に納めるので、動作中に電源電圧の
変動が生じても、データ線はセンスアンプの増幅可能入
力電位範囲をはずれることはなく、センスアンプの動作
遅れや誤データの出力を防止することができる。

また、データ線がデータ線クランプ回路のクランプレベ
ル以上、かつ電位検出回路のロジックレベル以下の所定
電位にあるとき、データ線クランプ回路及びデータ線プ
ルダウン回路には直流電流が流れないため、低消費電流
を実現できる。

そして、前記所定電位は、電位検出回路やデータ線クラ
ンプ回路を構成する回路の回路定数やしきい値電圧、も
しくは接続回路数を変えることで任意に設定できるため
、センスアンプの回路方式、回路特性に応じた設計が可
能となる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す半導体装置の回路図、
第２図は電位検出回路ｌ及びデータ線クランプ回路６、
の動作を説明するための電位図、第３図は本発明の半導
体装置の動作波形を示すタイミング図、第４図、第５図
、第６図は本発明の他の実施例を示す半導体装置の回路
図である。 第７図は従来の半導体装置を示す回路図、第８図は第７
図に示す従来の半導体装置の動作波形を示すタイミング
図である。 なお、図中同一符号は同一もしくは相当部を示す。 １・・・・・・電位検出回路 ２・・・・・・データ線プルダウン回路３・・・・・・
メモリセル ４１．４２・・カラム選択ゲート ５・・・・・・センスアンプ ６・・・・・・データ線クランプ回路 以上 出願人　セイコーエプソン株式会社 代理人　弁理士　鈴　木　喜三部（化１名）第１図 第２図 Ｂ 第４図 第５図 第６図

Claims (1)

【特許請求の範囲】
1. （１）少なくとも読みだしデータが出力されるデータ線
   と、前記データ線に接続され、前記データ線の微少振幅
   信号を増幅するセンスアンプを有する半導体装置におい
   て、 前記データ線と電源線間に接続されるデータ線クランプ
   回路と、 前記データ線と接地線間に接続されるデータ線プルダウ
   ン回路と、 少なくとも、入力が前記データ線に、出力が前記データ
   線プルダウン回路に接続され、前記データ線の電位を検
   出し、前記データ線プルダウン回路の導通状態を制御す
   る電位検出回路とを有することを特徴とする半導体装置
   。