JPH11354801A

JPH11354801A - 多結晶半導体の製造方法

Info

Publication number: JPH11354801A
Application number: JP15588998A
Authority: JP
Inventors: Yuki Matsuura; 由紀松浦; Takeshi Oyama; 毅大山; Masashi Goto; 真史後藤; Yasuto Kawahisa; 慶人川久; Hiroshi Mihashi; 浩三橋; Takashi Fujimura; 尚藤村
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1998-06-04
Filing date: 1998-06-04
Publication date: 1999-12-24
Anticipated expiration: 2018-06-04
Also published as: JP4223590B2

Abstract

(57)【要約】【課題】非晶質シリコンをレーザアニールにより結晶
化して形成される多結晶シリコン膜表面の突起の発生を
防止し、多結晶シリコンＴＦＴのゲート絶縁耐圧を向上
し、表示品位の高い液晶表示素子の実用化を図る。【解決手段】非晶質シリコン膜１４を、オゾン
（Ｏ₃）を含む溶液にて洗浄して酸化膜１６を形成後、
非晶質シリコン膜１４に滴下した純水１７の非晶質シリ
コン膜１４との接触角θが６０°以上の、酸化膜や不純
物が完全に除去された状態に成るまで、酸化膜１６及び
不純物を弗酸水（ＨＦ）で同時に洗浄除去する。そして
非晶質シリコン膜１４表面の酸化膜や不純物が完全に除
去された後に、非晶質シリコン膜１４をレーザアニール
により結晶化して多結晶シリコンを得る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、非晶質シリコンを
結晶化して多結晶シリコンを得る多結晶半導体の製造方
法に関する。

【０００２】

【従来の技術】近年、高精細な液晶表示素子のスイッチ
ング素子として、低コスト化を実現すると共に移動度が
高く且つ液晶表示素子の駆動も含めた高性能化が可能で
あることから、多結晶シリコンをチャネル層に用いる多
結晶シリコン薄膜トランジスタ（以下多結晶シリコンＴ
ＦＴと略称する。）の実用化が進められている。液晶表
示素子では無アルカリガラス等の絶縁性の基板上に多結
晶シリコンＴＦＴを形成するため、基板ダメージの少な
い低温プロセスで多結晶シリコン膜を形成する必要があ
り、一般には、非晶質シリコン膜にレーザ光を照射して
結晶化する事により多結晶シリコンを得るレーザアニー
ル法が採用されている。このレーザアニール法により形
成した多結晶シリコン膜をチャネルに用いた多結晶シリ
コンＴＦＴの電界効果移動度は１００ｃｍ²／Ｖｓ以上
であることが知られている。

【０００３】そしてレーザアニール法として、従来は図
５（ａ）に示す様に、ガラス基板１上にアンダーコート
層２を介し低温で非晶質シリコン膜３を形成する。次に
図５（ｂ）に示す様にレーザアニール時に膜アブレーシ
ョンが生じないように５００℃で１時間の脱水素処理を
おこなう。次に図５（ｃ）に示す様に、非晶質シリコン
膜３表面に形成された自然酸化膜４を１％弗酸水（Ｈ
Ｆ）で１５秒洗浄除去する。次に図５（ｄ）に示す様に
レーザ光を照射して非晶質シリコン膜３を結晶化させ、
図５（ｅ）に示す様にガラス基板１上に多結晶シリコン
膜６を得ていた。

【０００４】

【発明が解決しようとする課題】しかしながら従来の、
非晶質シリコン膜にレーザ光を照射して結晶化させ、多
結晶シリコン膜を形成するという上記レーザアニール法
では、形成された多結晶シリコン膜表面が平滑で無く、
８０ｎｍ以上の突起を生じてしまっていた。このため従
来の突起を生じた多結晶シリコン膜を用いて、ゲート上
置きのコプラナ型構造の多結晶シリコンＴＦＴを形成す
ると、多結晶シリコン表面に生じた突起の高さが大きい
場所では、突起部分で多結晶シリコン膜を被覆するゲー
ト絶縁膜のカバレッジが低下し、多結晶シリコンＴＦＴ
のゲート絶縁耐圧を劣化する原因となっていた。

【０００５】そして従来のレーザアニール法で形成した
多結晶シリコン膜をチャネル層とする多結晶シリコンＴ
ＦＴを液晶表示素子の駆動回路部分に適用し、例えばゲ
ート酸化膜厚１００ｎｍとしてＴＦＴを作製した場合、
３０Ｖ程度のゲート電圧で多結晶シリコンＴＦＴが破壊
してしまい、液晶表示素子の表示上では線欠陥等の画像
不良を生じ手、液晶表示そしの表示品位を低下し、製造
歩留まりを低下するという問題を有していた。

【０００６】このゲート絶縁耐圧を劣化する原因である
多結晶シリコン膜表面の突起は、レーザアニールによる
非晶質シリコンの結晶化プロセスが数百ｎ秒程度の瞬時
溶融結晶化であるため、結晶成長時に結晶粒界がぶつか
りあう部分に生じてしまうものである。そして多結晶シ
リコン表面の突起をＸＰＳ（Ｘ−ｒａｙｐｈｏｔｏｅ
ｌｅｃｔｒｏｎｓｐｅｃｔｒｏｓｃｏｐｙ）により分
析した所、突起のない部分に比べて酸素元素が多いとい
う結果が得られた。更に非晶質シリコン膜表面の酸化膜
厚とレーザアニール後に多結晶シリコン膜表面に生じた
突起の高さとの関係を調べた所、図６に示す様に、自然
酸化膜４が２〜５ｎｍ程度である場合の突起の高さが６
０〜９０ｎｍ程度であるのに比し、自然酸化膜４が１０
ｎｍ程度である場合の突起の高さは１５０ｎｍと高くな
っていた。

【０００７】上述の実験結果から、従来のレーザアニー
ル法では、非晶質シリコン膜表面の酸化膜及び表面吸着
不純物の洗浄除去が完全で無く、レーザ光照射前の非晶
質シリコン膜表面に自然酸化膜や、炭素（Ｃ）、ボロン
（Ｂ）等の不純物がわずかでも存在していると、これ等
が、結晶化した多結晶シリコン膜表面に高さ８０ｎｍ以
上の突起を生じさせる要因と成っている事が判明した。

【０００８】又、従来のレーザアニール法での図５
（ｄ）に示すレーザ光照射前の非晶質シリコン膜表面の
自然酸化膜や不純物の除去状態を調べるため、図７に示
す様に非晶質シリコン膜３表面に純水（水滴）７を滴下
し、接触角測定器にて非晶質シリコン膜３表面と純水７
との接触角θを測定した所、３５゜〜４０゜の接触角を
成しているという結果をえられた。

【０００９】他方、レーザ光照射前の非晶質シリコン膜
表面の酸化膜や不純物の除去状態と、非晶質シリコン膜
表面に滴下された純水との接触角との関係を調べたとこ
ろ、接触角測定器にて測定された非晶質シリコン膜表面
と純水との接触角θが６０゜以上であれば、酸化膜や不
純物の除去状態が完全であるという事が判明した。

【００１０】上記の事から、非晶質シリコン膜３表面と
純水７との接触角が３５゜〜４０゜である、前述の従来
のレーザアニール法による非晶質シリコン膜３表面は、
弗酸水（ＨＦ）による洗浄が十分でなく、非晶質シリコ
ン膜表面の自然酸化膜のエッチングが不十分であり、又
表面に吸着している炭素（Ｃ）、ボロン（Ｂ）等の大気
中の不純物の洗浄も不十分であり、この事が要因となり
多結晶シリコン膜表面に８０ｎｍ以上の突起を生、ひい
ては多結晶シリコンＴＦＴのゲート絶縁耐圧を劣化させ
てしまう事が解明された。

【００１１】本発明は上記課題を除去するもので、レー
ザアニールによる多結晶シリコン膜の結晶化時に多結晶
シリコン膜表面に突起が発生するのを防止し、多結晶シ
リコンＴＦＴのゲート絶縁耐圧の劣化を防止することに
より製造歩留まりの向上を図ると共に、線欠陥等を生じ
る事無く、良好な表示品位を有する液晶表示素子を得る
ことが可能な高品質の多結晶半導体の製造方法を提供す
ることを目的とする。

【００１２】

【課題を解決するための手段】本発明は上記課題を解決
するための手段として、基板上に堆積される非晶質シリ
コンにレーザ光を照射して結晶化する多結晶半導体の製
造方法において、前記基板上に非晶質シリコン膜を形成
する工程と、前記非晶質シリコン膜表面を酸化して酸化
膜を形成する工程と、前記酸化膜除去後の表面に純水を
滴下した時の前記表面に対する前記純水の接触角が６０
度以上に成るよう前記酸化膜を除去する工程と、前記酸
化膜除去後の前記非晶質シリコン膜に前記レーザ光を照
射して前記非晶質シリコン膜を結晶化する工程とを実施
するものである。

【００１３】又本発明は上記課題を解決するための手段
として、表面に純水を滴下した時の前記表面に対する前
記純水の接触角が６０度以上である非晶質シリコンにレ
ーザ光を照射して結晶化する工程とを実施するものであ
る。

【００１４】そして本発明は上記構成により、非晶質シ
リコン膜表面の酸化膜および吸着不純物を十分除去する
事により、これら酸化膜および吸着不純物に起因して発
生する多結晶シリコン膜表面の突起の発生を防止し、高
品質の多結晶シリコンＴＦＴの実用化を図り、液晶表示
素子の表示品位を向上し、更には製造歩留まりを向上す
るものである。

【００１５】

【発明の実施の形態】以下本発明を図１乃至図４に示す
実施の形態を参照して説明する。図１は、ガラス基板１
０上に酸化シリコン（ＳｉＯ₂）膜から成るアンダーコ
ート層１１を介して形成される多結晶シリコン膜１２を
示す概略断面図である。

【００１６】次に多結晶シリコン膜１２製造方法につい
て述べる。図２（ａ）に示す様にガラス基板１０上にア
ンダーコート層１１を形成し、更に非晶質シリコン膜１
４を４０〜８０ｎｍの厚さで堆積する。アンダーコート
層１１及び非晶質シリコン膜１４のいずれも、プラズマ
ＣＶＤ法を用いて成膜温度３００℃以下で形成する。次
に図２（ｂ）に示す様に非晶質シリコン膜１４中の水素
（Ｈ）を脱離するために、４５０℃、３０〜６０分の熱
アニールを行う。この時非晶質シリコン膜１４表面には
自然酸化膜１５が形成される。

【００１７】次に図２（ｃ）に示す様に濃度２０ｐｐｍ
のオゾン（Ｏ₃）を含む溶液にて、非晶質シリコン膜１
４を２３秒間洗浄して、非晶質シリコン膜１４の表面を
０．５ｎｍ〜１．５ｎｍ厚さの範囲で酸化して酸化膜１
６を形成する。尚このオゾン（Ｏ₃）を含む溶液による
酸化により、炭素（Ｃ）、ボロン（Ｂ）等の不純物は酸
化膜１６中に取り込まれる。

【００１８】次に図２（ｄ）に示す様に酸化膜１６及び
この酸化膜１６に取り込まれた炭素（Ｃ）、ボロン
（Ｂ）等の不純物を、濃度１％の弗酸水（ＨＦ）で洗浄
除去する。弗酸水（ＨＦ）による洗浄除去は、図３に示
す様に、接触角測定器（図示せず）による非晶質シリコ
ン膜１４表面と純水１７との接触角θが、６０゜以上に
成るまで行うものとする。弗酸水（ＨＦ）による洗浄時
間と接触角測定器で測定した純水の非晶質シリコン膜表
面での接触角との関係を示す図４から、純水の非晶質シ
リコン膜表面での接触角θを６０゜以上とするには、弗
酸水（ＨＦ）による洗浄時間は、１２０秒以上を必要と
される。

【００１９】次に図２（ｅ）に示す様に、純水の接触角
θが６０゜以上である状態の非晶質シリコン膜１４を、
ＸｅＣｌレーザ装置によるレーザ光によりレーザアニー
ルして結晶化し、図２（ｆ）に示す様に、ガラス基板１
０上にアンダーコート層１１を介し多結晶シリコン膜１
２を形成する。レーザ光による照射エネルギーは２７０
〜３４０ｍＪ／ｃｍ²とした。この結果、平均結晶粒径
範囲０．３〜０．８μｍの多結晶シリコン膜１２をえら
れた。尚多結晶シリコン膜１２表面を調べた所、表面突
起の高さは、５０ｎｍ以下に抑えられていた。

【００２０】この様にして成る多結晶シリコン膜１２を
チャネル層に用いて、ゲート酸化膜厚１００ｎｍの、ゲ
ート上置きのコプラナ型構造の多結晶シリコンＴＦＴを
形成した所、ゲート絶縁耐圧が５０Ｖ以上になることが
確認された。尚、上記図２（ｄ）に示す酸化膜１６の洗
浄除去時、洗浄時間を１２０秒以下で処理した後にレー
ザアニールして成る多結晶シリコン膜をチャネル層に用
いて、ゲート上置きのコプラナ型構造の多結晶シリコン
ＴＦＴを形成し、このゲート絶縁耐圧を調べた所、一部
のＴＦＴは、ゲート電圧５０Ｖ未満で破壊し、ゲート絶
縁耐圧の劣化が見られた。

【００２１】この様に構成すれば、非晶質シリコン膜１
４のレーザアニール前処理として、純水の接触角θが６
０゜以上であり、酸化膜１６及び炭素（Ｃ）、ボロン
（Ｂ）等の不純物を完全に除去した状態に成るように、
非晶質シリコン膜１４表面の酸化膜及び不純物を洗浄除
去することにより、レーザアニールにより結晶化して得
られた多結晶シリコン膜表面での突起の高さを５０ｎｍ
以下に抑える事が出来る。従ってこのような多結晶シリ
コン膜をチャネル層に用いる事により、ゲート絶縁耐圧
の高い、良好な多結晶シリコンＴＦＴひいては、絶縁破
壊による線欠陥を生じる事無く高い表示品位を有する液
晶表示素子を得られ、製造時の歩留まりも向上される。

【００２２】又、本実施の形態にあっては、酸化膜除去
の前にオゾン（Ｏ₃）を含む溶液により非晶質シリコン
膜１４表面に酸化膜１６を形成し、この酸化膜１６中に
炭素（Ｃ）、ボロン（Ｂ）等の不純物を取り込み、１％
弗酸水（ＨＦ）による酸化膜１６の洗浄除去により、炭
素（Ｃ）、ボロン（Ｂ）等の不純物を酸化膜１６ごと除
去でき、非晶質シリコン膜１４表面の不純物を完全に除
去可能と成る。

【００２３】尚本発明は上記実施の形態に限られるもの
でなく、その趣旨を変えない範囲での変更は可能であっ
て、例えば非晶質シリコン膜の膜厚或いはその表面の酸
化膜の膜厚等限定されないが、酸化膜厚を０．５ｎｍ以
下とすると、１元素分より薄くなり不純物の十分な除去
を行えず、又、酸化膜厚を１．５ｎｍ以上にすると、１
％弗酸水（ＨＦ）による酸化膜の洗浄除去操作に時間が
掛かり過ぎる事から、酸化膜は、０．５ｎｍ〜１．５ｎ
ｍとする事が望ましい。また、レーザ光の照射エネルギ
ーの大きさ等も任意である。

【００２４】

【発明の効果】以上説明したように本発明によれば、レ
ーザアニールする前の非晶質シリコン表面の酸化膜及び
不純物を完全に洗浄除去する事により、レーザ光照射に
より結晶化された多結晶シリコン表面に生じる突起の高
さを低く抑えられる。従ってこのようにして形成された
多結晶シリコンを用いて形成される、多結晶シリコンＴ
ＦＴのゲート絶縁耐圧の劣化を抑制出来、ひいては表示
品位の高い液晶表示素子の製造可能となり、又製造歩留
まりの低下を防止出来る。

【図面の簡単な説明】

【図１】本発明の実施の形態におけるガラス基板上に形
成される多結晶シリコン膜を示す概略断面図である。

【図２】本発明の実施の形態における多結晶シリコンの
製造工程を示し（ａ）はその非晶質シリコン膜形成時、
（ｂ）はその非晶質シリコン膜表面の水素（Ｈ）脱離
時、（ｃ）はその非晶質シリコン膜表面の酸化膜形成
時、（ｄ）はその酸化膜の洗浄除去時、（ｅ）はそのレ
ーザ光照射時、（ｆ）はその多結晶シリコン膜の結晶化
時を示す概略説明図である。

【図３】本発明の実施の形態の非晶質シリコン膜表面
と、純水との接触角を示す概略説明図である。

【図４】本発明の実施の形態における弗酸水（ＨＦ）に
よる洗浄時間と純水の接触角との関係を示すグラフであ
る。

【図５】従来の多結晶シリコンの製造工程を示し（ａ）
はその非晶質シリコン膜形成時、（ｂ）はその非晶質シ
リコン膜表面の水素（Ｈ）脱離時、（ｃ）はその酸化膜
の洗浄除去時、（ｄ）はそのレーザ光照射時、（ｅ）は
その多結晶シリコン膜の結晶化時を示す概略説明図であ
る。

【図６】従来の多結晶シリコンの、非晶質シリコン膜表
面の酸化膜厚とレーザアニール後に多結晶シリコン表面
に生じた突起の高さとの関係を示すグラフである。

【図７】従来の非晶質シリコン膜表面と、純水との接触
角を示す概略説明図である。

【符号の説明】

１０…ガラス基板１１…アンダーコート層１２…多結晶シリコン膜１４…非晶質シリコン膜１６…酸化膜１７…純水

───────────────────────────────────────────────────── フロントページの続き (72)発明者川久慶人埼玉県深谷市幡羅町一丁目９番２号株式会社東芝深谷電子工場内 (72)発明者三橋浩埼玉県深谷市幡羅町一丁目９番２号株式会社東芝深谷電子工場内 (72)発明者藤村尚埼玉県深谷市幡羅町一丁目９番２号株式会社東芝深谷電子工場内

Claims

【特許請求の範囲】

【請求項１】基板上に堆積される非晶質シリコンにレ
ーザ光を照射して結晶化する多結晶半導体の製造方法に
おいて、前記基板上に非晶質シリコン膜を形成する工程と、前記
非晶質シリコン膜表面を酸化して酸化膜を形成する工程
と、前記酸化膜除去後の表面に純水を滴下した時の前記
表面に対する前記純水の接触角が６０度以上に成るよう
前記酸化膜を除去する工程と、前記酸化膜除去後の前記
非晶質シリコン膜に前記レーザ光を照射して前記非晶質
シリコン膜を結晶化する工程とを具備する事を特徴とす
る多結晶半導体の製造方法。
【請求項２】酸化膜を形成する工程は、オゾンを含む
溶液を用いてなされることを特徴とする請求項１に記載
の多結晶半導体の製造方法。
【請求項３】酸化膜を除去する工程は、弗酸を含むエ
ッチング液にてなされることを特徴とする請求項１又は
請求項２のいずれかに記載の多結晶半導体の製造方法。
【請求項４】酸化膜の膜厚が０．５ｎｍ乃至１．５ｎ
ｍである事を特徴とする請求項１乃至請求項３のいずれ
かに記載の多結晶半導体の製造方法。
【請求項５】表面に純水を滴下した時の前記表面に対
する前記純水の接触角が６０度以上である非晶質シリコ
ンにレーザ光を照射して結晶化する多結晶半導体の製造
方法。