JP2002124467A - 多結晶半導体膜の形成方法および薄膜トランジスタの製造方法 - Google Patents
多結晶半導体膜の形成方法および薄膜トランジスタの製造方法Info
- Publication number
- JP2002124467A JP2002124467A JP2000317441A JP2000317441A JP2002124467A JP 2002124467 A JP2002124467 A JP 2002124467A JP 2000317441 A JP2000317441 A JP 2000317441A JP 2000317441 A JP2000317441 A JP 2000317441A JP 2002124467 A JP2002124467 A JP 2002124467A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor film
- film
- amorphous semiconductor
- forming
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】
【課題】 トランジスタの閾値電圧のばらつきや、高温
電圧印可試験での閾値電圧の変動などの不安定要因がな
い特性の優れた信頼性の高い薄膜トランジスタ、及びそ
れから構成される信頼性の高い液晶表示装置、エレクト
ロルミネッセンス表示装置を提供することを目的とす
る。 【解決手段】 ガラス基板上の薄膜トランジスタにおい
て、ｐ−Ｓｉ薄膜１３のチャネル領域１３ａとゲート絶
縁膜１４との界面に存在する不純物元素のいずれについ
ても、その原子数量が１ｃｍ2当たり３×１０11個以下
とする。
電圧印可試験での閾値電圧の変動などの不安定要因がな
い特性の優れた信頼性の高い薄膜トランジスタ、及びそ
れから構成される信頼性の高い液晶表示装置、エレクト
ロルミネッセンス表示装置を提供することを目的とす
る。 【解決手段】 ガラス基板上の薄膜トランジスタにおい
て、ｐ−Ｓｉ薄膜１３のチャネル領域１３ａとゲート絶
縁膜１４との界面に存在する不純物元素のいずれについ
ても、その原子数量が１ｃｍ2当たり３×１０11個以下
とする。
Description
【０００１】
【発明の属する技術分野】本発明は、携帯電話やビデオ
カメラ等の機器の表示部として用いられる液晶表示装置
ならびにエレクトロルミネッセンス表示装置の製造方法
に関する。また、それらの表示装置に用いられる薄膜ト
ランジスタの製造方法、特には非晶質半導体膜を結晶化
させて得られる多結晶半導体膜の形成方法と、それを用
いた薄膜トランジスタの製造方法に関する。
カメラ等の機器の表示部として用いられる液晶表示装置
ならびにエレクトロルミネッセンス表示装置の製造方法
に関する。また、それらの表示装置に用いられる薄膜ト
ランジスタの製造方法、特には非晶質半導体膜を結晶化
させて得られる多結晶半導体膜の形成方法と、それを用
いた薄膜トランジスタの製造方法に関する。
【０００２】
【従来の技術】昨今、基板上に画素スイッチング素子と
して薄膜トランジスタを作り込んだアクティブマトリッ
クス液晶表示装置が盛んに開発され、より電界効果移動
度の高い多結晶シリコン（ポリシリコン：ｐ−Ｓｉ）を
半導体活性層として用いた薄膜トランジスタ（以下、Ｔ
ＦＴと称する。）の実用化が進められている。液晶表示
装置ではガラス基板上にＴＦＴを作製するため、ガラス
が耐えうるような低温（一般に用いられる無アルカリガ
ラスの場合では約６００℃以下）で多結晶シリコン膜を
形成する必要がある。低温で多結晶シリコン膜を形成す
る方法は数多く報告されているが、実用上は非晶質シリ
コン膜にレーザー光を照射して結晶化を行なうエキシマ
レーザーアニール（ＥＬＡ）法が採用されている。
して薄膜トランジスタを作り込んだアクティブマトリッ
クス液晶表示装置が盛んに開発され、より電界効果移動
度の高い多結晶シリコン（ポリシリコン：ｐ−Ｓｉ）を
半導体活性層として用いた薄膜トランジスタ（以下、Ｔ
ＦＴと称する。）の実用化が進められている。液晶表示
装置ではガラス基板上にＴＦＴを作製するため、ガラス
が耐えうるような低温（一般に用いられる無アルカリガ
ラスの場合では約６００℃以下）で多結晶シリコン膜を
形成する必要がある。低温で多結晶シリコン膜を形成す
る方法は数多く報告されているが、実用上は非晶質シリ
コン膜にレーザー光を照射して結晶化を行なうエキシマ
レーザーアニール（ＥＬＡ）法が採用されている。
【０００３】従来のＥＬＡ法による多結晶シリコン膜形
成は、図２に示すような以下の工程で行なわれていた。
ガラス基板２１からの不純物拡散を防ぐアンダーコート
２２上に、非晶質シリコン膜２３を堆積させる。次に、
非晶質シリコン膜中に含まれる水素を除去する脱水素処
理として、５００℃で１時間の加熱処理を行なう。次に
非晶質シリコン膜２３表面の自然酸化膜２４を希フッ酸
で洗浄して除去する（図２（ａ）、（ｂ））。このと
き、同時にＮａやＡｌ等の金属不純物の除去される。そ
の後、エキシマレーザー光を照射して非晶質シリコン膜
２３を結晶化させ、多結晶シリコン膜２５を得る（図２
（ｃ）、（ｄ））。このとき、例えば特開平１１−３５
４８０１号に記載されているように、図２（ｂ）に示す
非晶質シリコン膜２３表面の自然酸化膜２４を希フッ酸
で除去する工程において自然酸化膜を完全に除去し、次
の結晶化工程において非晶質シリコン膜２３表面に酸化
膜がない状態でレーザー照射を行なうと、高品質の多結
晶半導体膜が得られるとされていた。
成は、図２に示すような以下の工程で行なわれていた。
ガラス基板２１からの不純物拡散を防ぐアンダーコート
２２上に、非晶質シリコン膜２３を堆積させる。次に、
非晶質シリコン膜中に含まれる水素を除去する脱水素処
理として、５００℃で１時間の加熱処理を行なう。次に
非晶質シリコン膜２３表面の自然酸化膜２４を希フッ酸
で洗浄して除去する（図２（ａ）、（ｂ））。このと
き、同時にＮａやＡｌ等の金属不純物の除去される。そ
の後、エキシマレーザー光を照射して非晶質シリコン膜
２３を結晶化させ、多結晶シリコン膜２５を得る（図２
（ｃ）、（ｄ））。このとき、例えば特開平１１−３５
４８０１号に記載されているように、図２（ｂ）に示す
非晶質シリコン膜２３表面の自然酸化膜２４を希フッ酸
で除去する工程において自然酸化膜を完全に除去し、次
の結晶化工程において非晶質シリコン膜２３表面に酸化
膜がない状態でレーザー照射を行なうと、高品質の多結
晶半導体膜が得られるとされていた。
【０００４】
【発明が解決しようとする課題】しかしながら、上述の
ような非晶質シリコン膜表面の酸化膜が除去された状態
でレーザー光を照射するという従来のＥＬＡ法において
は、照射するレーザー光のエネルギー変化に対して、形
成される多結晶シリコン膜の結晶化率が大きく変わって
いた。すなわち、レーザーエネルギーが変動したり、ば
らつきがわずかでもあると、出来上がる多結晶シリコン
膜の膜質の違いが大きかった。この多結晶シリコン膜を
用いた薄膜トランジスタの特性も変動が大きくなり、液
晶表示装置やＥＬ表示装置のアレイ基板として製造する
ときには、品質ばらつきが大きく生産歩留まりが低くな
るという課題があった。従来、この課題を克服するに
は、レーザーを非常に高い精度で安定させねばならず、
その結果としてプロセスマージンが非常に小さくなると
いう課題があった。
ような非晶質シリコン膜表面の酸化膜が除去された状態
でレーザー光を照射するという従来のＥＬＡ法において
は、照射するレーザー光のエネルギー変化に対して、形
成される多結晶シリコン膜の結晶化率が大きく変わって
いた。すなわち、レーザーエネルギーが変動したり、ば
らつきがわずかでもあると、出来上がる多結晶シリコン
膜の膜質の違いが大きかった。この多結晶シリコン膜を
用いた薄膜トランジスタの特性も変動が大きくなり、液
晶表示装置やＥＬ表示装置のアレイ基板として製造する
ときには、品質ばらつきが大きく生産歩留まりが低くな
るという課題があった。従来、この課題を克服するに
は、レーザーを非常に高い精度で安定させねばならず、
その結果としてプロセスマージンが非常に小さくなると
いう課題があった。
【０００５】上記課題を解決すべく、発明者らがＥＬＡ
工程の諸条件を検討した結果、非晶質シリコン表面に薄
い酸化層があるほうが、レーザーエネルギーの変動に対
して薄膜トランジスタの特性変化が少ないことがわかっ
た。
工程の諸条件を検討した結果、非晶質シリコン表面に薄
い酸化層があるほうが、レーザーエネルギーの変動に対
して薄膜トランジスタの特性変化が少ないことがわかっ
た。
【０００６】本発明は上記検討を鑑みてなされたもの
で、非晶質シリコン表面に薄い酸化層を設けてＥＬＡを
行なう多結晶半導体膜の形成方法により、品質ばらつき
が小さく、生産歩留まりの高い薄膜トランジスタの製造
方法、および液晶表示装置、ＥＬ表示装置の製造方法を
提供することを目的とする。
で、非晶質シリコン表面に薄い酸化層を設けてＥＬＡを
行なう多結晶半導体膜の形成方法により、品質ばらつき
が小さく、生産歩留まりの高い薄膜トランジスタの製造
方法、および液晶表示装置、ＥＬ表示装置の製造方法を
提供することを目的とする。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、基板上に堆積した非晶質半導体膜の表面
にある自然酸化膜を一旦除去し、次に再度酸化させて表
面酸化層を形成した後、レーザー光を照射して結晶化を
行なうものである。特には、水の接触角が１０°以下に
なるように表面酸化層を形成するものである。これによ
り、レーザーエネルギーの変動に対して薄膜トランジス
タの特性変化を小さくすることができ、品質ばらつきが
小さく、生産歩留まりの高い製造方法となる。
に、本発明は、基板上に堆積した非晶質半導体膜の表面
にある自然酸化膜を一旦除去し、次に再度酸化させて表
面酸化層を形成した後、レーザー光を照射して結晶化を
行なうものである。特には、水の接触角が１０°以下に
なるように表面酸化層を形成するものである。これによ
り、レーザーエネルギーの変動に対して薄膜トランジス
タの特性変化を小さくすることができ、品質ばらつきが
小さく、生産歩留まりの高い製造方法となる。
【０００８】
【発明の実施の形態】請求項１に記載の多結晶半導体膜
の形成方法は、基板上に非晶質半導体膜を堆積する工程
と、前記非晶質半導体膜の表面の自然酸化膜を除去する
工程と、前記自然酸化膜を除去した非晶質半導体膜表面
を酸化させて表面酸化層を形成する工程と、前記表面酸
化層を形成後の前記非晶質半導体膜にレーザー光を照射
して結晶化を行なう工程とを備える。
の形成方法は、基板上に非晶質半導体膜を堆積する工程
と、前記非晶質半導体膜の表面の自然酸化膜を除去する
工程と、前記自然酸化膜を除去した非晶質半導体膜表面
を酸化させて表面酸化層を形成する工程と、前記表面酸
化層を形成後の前記非晶質半導体膜にレーザー光を照射
して結晶化を行なう工程とを備える。
【０００９】請求項２に記載の多結晶半導体膜の形成方
法は、基板上に非晶質半導体膜を堆積する工程と、前記
非晶質半導体膜の表面の自然酸化膜を除去する工程と、
前記自然酸化膜を除去した非晶質半導体膜表面を酸化さ
せて前記表面に対する水の接触角が１０°以下になるよ
うに表面酸化層を形成する工程と、前記表面酸化層を形
成後の前記非晶質半導体膜にレーザー光を照射して結晶
化を行なう工程とを備える。
法は、基板上に非晶質半導体膜を堆積する工程と、前記
非晶質半導体膜の表面の自然酸化膜を除去する工程と、
前記自然酸化膜を除去した非晶質半導体膜表面を酸化さ
せて前記表面に対する水の接触角が１０°以下になるよ
うに表面酸化層を形成する工程と、前記表面酸化層を形
成後の前記非晶質半導体膜にレーザー光を照射して結晶
化を行なう工程とを備える。
【００１０】請求項１または２の発明においては、表面
酸化層の膜厚が０．５〜３ｎｍであることが望ましい。
酸化層の膜厚が０．５〜３ｎｍであることが望ましい。
【００１１】また、表面酸化層を形成する工程が、オゾ
ンを溶解させた水溶液を非晶質半導体膜表面に接触させ
る工程を含むことが望ましい。
ンを溶解させた水溶液を非晶質半導体膜表面に接触させ
る工程を含むことが望ましい。
【００１２】請求項５に記載の薄膜トランジスタの製造
方法は、基板上に非晶質半導体膜を堆積する工程と、前
記非晶質半導体膜の表面の自然酸化膜を除去する工程
と、前記自然酸化膜を除去した非晶質半導体膜表面を酸
化させて表面酸化層を形成する工程と、前記表面酸化層
を形成後の前記非晶質半導体膜にレーザー光を照射して
結晶化を行なう工程とを含む形成方法により多結晶半導
体膜を形成する工程と、前記多結晶半導体膜を半導体活
性層となるよう加工する工程とを備える。
方法は、基板上に非晶質半導体膜を堆積する工程と、前
記非晶質半導体膜の表面の自然酸化膜を除去する工程
と、前記自然酸化膜を除去した非晶質半導体膜表面を酸
化させて表面酸化層を形成する工程と、前記表面酸化層
を形成後の前記非晶質半導体膜にレーザー光を照射して
結晶化を行なう工程とを含む形成方法により多結晶半導
体膜を形成する工程と、前記多結晶半導体膜を半導体活
性層となるよう加工する工程とを備える。
【００１３】請求項６に記載の薄膜トランジスタの製造
方法は、基板上に非晶質半導体膜を堆積する工程と、前
記非晶質半導体膜の表面の自然酸化膜を除去する工程
と、前記自然酸化膜を除去した非晶質半導体膜表面を酸
化させて前記表面に対する水の接触角が１０°以下にな
るように表面酸化層を形成する工程と、前記表面酸化層
を形成後の前記非晶質半導体膜にレーザー光を照射して
結晶化を行なう工程とを含む形成方法により多結晶半導
体膜を形成する工程と、前記多結晶半導体膜を半導体活
性層となるよう加工する工程とを備える。
方法は、基板上に非晶質半導体膜を堆積する工程と、前
記非晶質半導体膜の表面の自然酸化膜を除去する工程
と、前記自然酸化膜を除去した非晶質半導体膜表面を酸
化させて前記表面に対する水の接触角が１０°以下にな
るように表面酸化層を形成する工程と、前記表面酸化層
を形成後の前記非晶質半導体膜にレーザー光を照射して
結晶化を行なう工程とを含む形成方法により多結晶半導
体膜を形成する工程と、前記多結晶半導体膜を半導体活
性層となるよう加工する工程とを備える。
【００１４】前記請求項５、６に記載の薄膜トランジス
タの製造方法においては、表面酸化層の膜厚が０．５〜
３ｎｍであることが望ましい。
タの製造方法においては、表面酸化層の膜厚が０．５〜
３ｎｍであることが望ましい。
【００１５】また、表面酸化層を形成する工程が、オゾ
ンを溶解させた水溶液を非晶質半導体膜表面に接触させ
る工程を含むことが望ましい。
ンを溶解させた水溶液を非晶質半導体膜表面に接触させ
る工程を含むことが望ましい。
【００１６】請求項９に記載の液晶表示装置は、薄膜ト
ランジスタをマトリクス状に配置した薄膜トランジスタ
アレイを有する第一の基板と、対向する電極を配置した
第二の基板との間に液晶を挟持した液晶表示装置であっ
て、前記第一の基板は請求項５〜８のいずれかに記載の
方法で製造した薄膜トランジスタをマトリクス状に配置
してなることを特徴とする。
ランジスタをマトリクス状に配置した薄膜トランジスタ
アレイを有する第一の基板と、対向する電極を配置した
第二の基板との間に液晶を挟持した液晶表示装置であっ
て、前記第一の基板は請求項５〜８のいずれかに記載の
方法で製造した薄膜トランジスタをマトリクス状に配置
してなることを特徴とする。
【００１７】請求項１０記載のＥＬ表示装置は、薄膜ト
ランジスタをマトリクス状に配置した薄膜トランジスタ
アレイを有する第一の基板と、対向する電極を配置した
第二の基板との間にエレクトロルミネッセンス材料を挟
持したＥＬ表示装置であって前記第一の基板は請求項５
〜８のいずれかに記載の方法で製造した薄膜トランジス
タをマトリクス状に配置してなることを特徴とする。
ランジスタをマトリクス状に配置した薄膜トランジスタ
アレイを有する第一の基板と、対向する電極を配置した
第二の基板との間にエレクトロルミネッセンス材料を挟
持したＥＬ表示装置であって前記第一の基板は請求項５
〜８のいずれかに記載の方法で製造した薄膜トランジス
タをマトリクス状に配置してなることを特徴とする。
【００１８】以下、図面を参照しながら本発明の実施の
形態を詳細に説明する。
形態を詳細に説明する。
【００１９】（実施の形態１：多結晶半導体膜の形成）
図１は本発明で提供される多結晶半導体膜の形成方法の
一実施例を模式的に示した図である。ガラス基板１１上
に、アンダーコート１２と、その上に非晶質半導体膜１
３を堆積させる。アンダーコート１２としてはＳｉＯ2
膜を４００〜８００ｎｍ程度、非晶質半導体膜１３とし
ては非晶質シリコン膜を４０〜８０ｎｍの膜厚に、いず
れもプラズマＣＶＤ法を用いて連続で堆積する（図１
（ａ））。本実施例では非晶質シリコン膜の厚みを６０
ｎｍとした。こうして堆積した非晶質シリコン膜中には
多量の水素が含まれているが、後のＥＬＡ工程でこの水
素が急激に脱離してシリコン膜に欠陥が生ずること（い
わゆる、アブレーション）を防止するために、５００℃
前後で１時間程度の加熱を行なう。これにより、非晶質
シリコン膜中の水素がゆっくりと脱離するが、図１
（ｂ）に示すように非晶質シリコン膜１３の表面には自
然酸化膜１４が形成される。
図１は本発明で提供される多結晶半導体膜の形成方法の
一実施例を模式的に示した図である。ガラス基板１１上
に、アンダーコート１２と、その上に非晶質半導体膜１
３を堆積させる。アンダーコート１２としてはＳｉＯ2
膜を４００〜８００ｎｍ程度、非晶質半導体膜１３とし
ては非晶質シリコン膜を４０〜８０ｎｍの膜厚に、いず
れもプラズマＣＶＤ法を用いて連続で堆積する（図１
（ａ））。本実施例では非晶質シリコン膜の厚みを６０
ｎｍとした。こうして堆積した非晶質シリコン膜中には
多量の水素が含まれているが、後のＥＬＡ工程でこの水
素が急激に脱離してシリコン膜に欠陥が生ずること（い
わゆる、アブレーション）を防止するために、５００℃
前後で１時間程度の加熱を行なう。これにより、非晶質
シリコン膜中の水素がゆっくりと脱離するが、図１
（ｂ）に示すように非晶質シリコン膜１３の表面には自
然酸化膜１４が形成される。
【００２０】次に、図１（ｃ）に示すように自然酸化膜
１４を除去する。本実施例では濃度１％の希フッ酸で洗
浄・エッチングを行い、非晶質シリコン膜１３が露出し
て表面が撥水性になるようにする。このとき、自然酸化
膜とともにＮａやＡｌ等の不純物も同時に除去される。
１４を除去する。本実施例では濃度１％の希フッ酸で洗
浄・エッチングを行い、非晶質シリコン膜１３が露出し
て表面が撥水性になるようにする。このとき、自然酸化
膜とともにＮａやＡｌ等の不純物も同時に除去される。
【００２１】次に、非晶質シリコン膜１３を再び酸化さ
せて、図１（ｄ）のように表面酸化層１５を形成する。
本実施例では、水にオゾンを溶解させた水溶液（以下、
オゾン水と称する）を非晶質シリコン膜１３上に吐出し
た。オゾン水の濃度は約２０ｍｇ／Ｌで、２０〜６０秒
程度の処理を行なった。このとき形成される表面酸化層
１５の厚みは０．５〜３ｎｍの範囲である。ここで、オ
ゾン水による表面酸化処理は表面が十分に親水性となる
まで、すなわち図３に示すように表面に対する水の接触
角が１０°以下になるように行なうものとする。
せて、図１（ｄ）のように表面酸化層１５を形成する。
本実施例では、水にオゾンを溶解させた水溶液（以下、
オゾン水と称する）を非晶質シリコン膜１３上に吐出し
た。オゾン水の濃度は約２０ｍｇ／Ｌで、２０〜６０秒
程度の処理を行なった。このとき形成される表面酸化層
１５の厚みは０．５〜３ｎｍの範囲である。ここで、オ
ゾン水による表面酸化処理は表面が十分に親水性となる
まで、すなわち図３に示すように表面に対する水の接触
角が１０°以下になるように行なうものとする。
【００２２】なお、上記の希フッ酸での洗浄エッチング
とオゾン水での酸化処理とを同一の装置で連続して行な
えば、非晶質シリコン膜１３表面が不純物で汚染される
ことなく、より好ましい。
とオゾン水での酸化処理とを同一の装置で連続して行な
えば、非晶質シリコン膜１３表面が不純物で汚染される
ことなく、より好ましい。
【００２３】次に、表面酸化層１５を形成後の非晶質シ
リコン膜１３にレーザー光を照射して結晶化を行ない多
結晶半導体膜（多結晶シリコン膜）１６を得る（図１
（ｅ）、（ｆ））。レーザー光源にはＸｅＣｌエキシマ
レーザー装置を用いて、照射エネルギーを３００〜３６
０ｍＪ／ｃｍ2とした。
リコン膜１３にレーザー光を照射して結晶化を行ない多
結晶半導体膜（多結晶シリコン膜）１６を得る（図１
（ｅ）、（ｆ））。レーザー光源にはＸｅＣｌエキシマ
レーザー装置を用いて、照射エネルギーを３００〜３６
０ｍＪ／ｃｍ2とした。
【００２４】（実施の形態２：薄膜トランジスタの製
造）本実施の形態では、前記（実施の形態１）のように
して得られる多結晶半導体膜を半導体活性層として用い
る薄膜トランジスタ（以下、ＴＦＴと称する。）を製造
する例について、図４を参照しながら説明する。
造）本実施の形態では、前記（実施の形態１）のように
して得られる多結晶半導体膜を半導体活性層として用い
る薄膜トランジスタ（以下、ＴＦＴと称する。）を製造
する例について、図４を参照しながら説明する。
【００２５】まず、多結晶シリコン膜４１を半導体活性
層として利用すべく、多結晶シリコン膜４１の所定領域
を島状にフォトリソグラフィーとエッチングにより加工
する。
層として利用すべく、多結晶シリコン膜４１の所定領域
を島状にフォトリソグラフィーとエッチングにより加工
する。
【００２６】次に、ゲート絶縁膜４２をＴＥＯＳを原料
ガスとして用いたプラズマＣＶＤ法により形成する。次
に、例えばモリブテン・タングステンの合金から構成さ
れるゲート電極４３を形成し、ゲート絶縁膜４２および
ゲート電極４３をフォトリソグラフィとエッチングによ
り島状にパターニングする。そして、ゲート電極をマス
クとして水素希釈フォスフィン（ＰＨ3）のプラズマを
生成し、加速電圧７０ｋＶ、ドーズ量１０15ｃｍ-2の条
件でイオンドーピングすることにより、ソース・ドレイ
ン領域４１ａ・４１ｂを形成する。その後、例えばＲＴ
Ａ（ＲａｐｉｄＴｈｅｒｍａｌ Ａｎｎｅａｌ）により
局所的な加熱を行い、注入されたイオンを活性化する。
そして、例えばＴＥＯＳを原料ガスとして用いたプラズ
マＣＶＤ法により層間絶縁膜４４としてＳｉＯ2を全面
に堆積し、次にコンタクトホールを形成し、ソース・ド
レイン電極４５として例えばアルミニウム系合金膜をス
パッタ法により堆積し、その後フォトリソグラフィとエ
ッチングによりパターニングすることにより、薄膜トラ
ンジスタが完成する。
ガスとして用いたプラズマＣＶＤ法により形成する。次
に、例えばモリブテン・タングステンの合金から構成さ
れるゲート電極４３を形成し、ゲート絶縁膜４２および
ゲート電極４３をフォトリソグラフィとエッチングによ
り島状にパターニングする。そして、ゲート電極をマス
クとして水素希釈フォスフィン（ＰＨ3）のプラズマを
生成し、加速電圧７０ｋＶ、ドーズ量１０15ｃｍ-2の条
件でイオンドーピングすることにより、ソース・ドレイ
ン領域４１ａ・４１ｂを形成する。その後、例えばＲＴ
Ａ（ＲａｐｉｄＴｈｅｒｍａｌ Ａｎｎｅａｌ）により
局所的な加熱を行い、注入されたイオンを活性化する。
そして、例えばＴＥＯＳを原料ガスとして用いたプラズ
マＣＶＤ法により層間絶縁膜４４としてＳｉＯ2を全面
に堆積し、次にコンタクトホールを形成し、ソース・ド
レイン電極４５として例えばアルミニウム系合金膜をス
パッタ法により堆積し、その後フォトリソグラフィとエ
ッチングによりパターニングすることにより、薄膜トラ
ンジスタが完成する。
【００２７】上記のようにして、（本実施の形態２）で
作製した薄膜トランジスタの電界効果移動度を評価した
結果を図５に示す。（比較例）として、従来のように非
晶質シリコン膜表面の酸化膜を除去してＥＬＡを行なっ
て作製した薄膜トランジスタの測定結果を記す。図５か
ら明らかなように、（比較例）よりも本発明の（実施
例）のほうが、レーザーエネルギーの変動に対して広い
範囲で高い移動度が得られることがわかる。すなわち、
レーザーエネルギーが多少変動しても、安定した特性の
薄膜トランジスタを作製することができ、生産歩留まり
の向上につながる。
作製した薄膜トランジスタの電界効果移動度を評価した
結果を図５に示す。（比較例）として、従来のように非
晶質シリコン膜表面の酸化膜を除去してＥＬＡを行なっ
て作製した薄膜トランジスタの測定結果を記す。図５か
ら明らかなように、（比較例）よりも本発明の（実施
例）のほうが、レーザーエネルギーの変動に対して広い
範囲で高い移動度が得られることがわかる。すなわち、
レーザーエネルギーが多少変動しても、安定した特性の
薄膜トランジスタを作製することができ、生産歩留まり
の向上につながる。
【００２８】（実施の形態３：液晶表示装置）図６は本
発明の（実施の形態３）の液晶表示装置を説明するため
の断面図である。図７は（実施の形態３）の液晶表示装
置の等価回路図である。詳しい製造方法は省略するが、
（実施の形態１）と（実施の形態２）で述べた方法に準
拠して、多結晶シリコン膜を半導体活性層として備える
薄膜トランジスタを各画素のスイッチングトランジスタ
としてマトリクス状に形成する。それと同時に各画素ト
ランジスタを駆動するためのＣＭＯＳ駆動回路７０を一
体化して形成した薄膜トランジスタアレイ基板上に画素
電極６１を形成し、配向膜６２を塗布し、ラビングによ
る配向処理を行なう。そして、対向電極６４とカラーフ
ィルタ６５を形成した対向基板６３にも同様に配向膜を
塗布し、ラビングによる配向処理を行った。両基板を貼
り合わせ、その間に液晶６６を注入し、両基板前後に偏
光板６７を配置することによって液晶表示装置が完成す
る。
発明の（実施の形態３）の液晶表示装置を説明するため
の断面図である。図７は（実施の形態３）の液晶表示装
置の等価回路図である。詳しい製造方法は省略するが、
（実施の形態１）と（実施の形態２）で述べた方法に準
拠して、多結晶シリコン膜を半導体活性層として備える
薄膜トランジスタを各画素のスイッチングトランジスタ
としてマトリクス状に形成する。それと同時に各画素ト
ランジスタを駆動するためのＣＭＯＳ駆動回路７０を一
体化して形成した薄膜トランジスタアレイ基板上に画素
電極６１を形成し、配向膜６２を塗布し、ラビングによ
る配向処理を行なう。そして、対向電極６４とカラーフ
ィルタ６５を形成した対向基板６３にも同様に配向膜を
塗布し、ラビングによる配向処理を行った。両基板を貼
り合わせ、その間に液晶６６を注入し、両基板前後に偏
光板６７を配置することによって液晶表示装置が完成す
る。
【００２９】（実施の形態４：ＥＬ表示装置）図８は本
発明の（実施の形態４）のＥＬ表示装置を説明するため
の断面図である。図９は（実施の形態４）のＥＬ表示装
置の等価回路図である。詳しい製造方法の手段は省略す
るが、（実施の形態１）と（実施の形態２）で述べた方
法に準拠して、多結晶シリコン膜を半導体活性層として
備える薄膜トランジスタを各画素のスイッチングトラン
ジスタおよび電流駆動用薄膜トランジスタとしてマトリ
クス状に形成する。それと同時に各画素トランジスタを
駆動するためのＣＭＯＳ駆動回路９０を一体化して形成
した薄膜トランジスタアレイ基板上に透明電極８１とし
てＩＴＯ電極を形成する。その後、例えば、導電性高分
子８２として、例えばポリエチレンジオキシチオフェン
（ＰＥＤＴ）と実際に発光するポリジアルキルフルオレ
ン誘導体８３を形成し、最後に陰極８４を蒸着してＥＬ
表示装置が完成する。その動作は以下の通りである。ま
ず、スイッチングトランジスタ９１がオンするように走
査線９２上にパルス信号を与えたときに信号線９６に表
示信号を印加すると、駆動用トランジスタ９３がオン状
態となって電流供給線９４から電流が流れ、エレクトロ
ルミネッセンスセル９５が発光する。
発明の（実施の形態４）のＥＬ表示装置を説明するため
の断面図である。図９は（実施の形態４）のＥＬ表示装
置の等価回路図である。詳しい製造方法の手段は省略す
るが、（実施の形態１）と（実施の形態２）で述べた方
法に準拠して、多結晶シリコン膜を半導体活性層として
備える薄膜トランジスタを各画素のスイッチングトラン
ジスタおよび電流駆動用薄膜トランジスタとしてマトリ
クス状に形成する。それと同時に各画素トランジスタを
駆動するためのＣＭＯＳ駆動回路９０を一体化して形成
した薄膜トランジスタアレイ基板上に透明電極８１とし
てＩＴＯ電極を形成する。その後、例えば、導電性高分
子８２として、例えばポリエチレンジオキシチオフェン
（ＰＥＤＴ）と実際に発光するポリジアルキルフルオレ
ン誘導体８３を形成し、最後に陰極８４を蒸着してＥＬ
表示装置が完成する。その動作は以下の通りである。ま
ず、スイッチングトランジスタ９１がオンするように走
査線９２上にパルス信号を与えたときに信号線９６に表
示信号を印加すると、駆動用トランジスタ９３がオン状
態となって電流供給線９４から電流が流れ、エレクトロ
ルミネッセンスセル９５が発光する。
【００３０】なお、（実施の形態４）では、エレクトロ
ルミネッセンス材料として、ポリジアルキルフルオレン
誘導体を用いたが、他の有機材料、例えば、他のポリフ
ルオレン系材料やポリフェニルビニレン系の材料でもよ
いし、無機材料でもよい。
ルミネッセンス材料として、ポリジアルキルフルオレン
誘導体を用いたが、他の有機材料、例えば、他のポリフ
ルオレン系材料やポリフェニルビニレン系の材料でもよ
いし、無機材料でもよい。
【００３１】また、エレクトロルミネッセンス材料の形
成方法は、スピンコートなどの塗布方法、蒸着、インク
ジェットによる吐出形成等の方法を用いもよい。
成方法は、スピンコートなどの塗布方法、蒸着、インク
ジェットによる吐出形成等の方法を用いもよい。
【００３２】
【発明の効果】本発明の構成によれば、ＥＬＡ工程にお
けるレーザーエネルギーの多少の変動に対して、安定し
た特性の薄膜トランジスタを作製することができる。よ
って、良好な特性の薄膜トランジスタアレイを歩留まり
よく、安定して提供することができる。以上から、本発
明の実用上の効果は大きい。
けるレーザーエネルギーの多少の変動に対して、安定し
た特性の薄膜トランジスタを作製することができる。よ
って、良好な特性の薄膜トランジスタアレイを歩留まり
よく、安定して提供することができる。以上から、本発
明の実用上の効果は大きい。
【図１】実施の形態１における多結晶半導体膜の形成方
法を工程順に示した模式図
法を工程順に示した模式図
【図２】従来の多結晶半導体膜の形成方法を工程順に示
した模式図
した模式図
【図３】実施の形態１において、表面酸化層を形成した
際の処理時間と水の接触角の変化を示した図
際の処理時間と水の接触角の変化を示した図
【図４】実施の形態２における薄膜トランジスタの製造
方法によって形成した薄膜トランジスタの模式断面図
方法によって形成した薄膜トランジスタの模式断面図
【図５】実施の形態２における薄膜トランジスタの製造
方法によって製造した薄膜トランジスタの移動度と、従
来の薄膜トランジスタの移動度とを比較した図
方法によって製造した薄膜トランジスタの移動度と、従
来の薄膜トランジスタの移動度とを比較した図
【図６】実施の形態３における液晶表示装置を模式的に
示した断面図
示した断面図
【図７】実施の形態３における液晶表示装置の等価回路
を説明するための図
を説明するための図
【図８】実施の形態４におけるＥＬ表示装置を模式的に
示した断面図
示した断面図
【図９】実施の形態４におけるＥＬ表示装置の等価回路
を説明するための図
を説明するための図
１１ ガラス基板 １２ アンダーコート膜 １３ 非晶質半導体膜（非晶質シリコン膜） １４ 自然酸化膜 １５ 表面酸化層 １６ 多結晶半導体膜（多結晶シリコン膜） ２１ ガラス基板 ２２ アンダーコート膜 ２３ 非晶質半導体膜（非晶質シリコン膜） ２５ 多結晶半導体膜（多結晶シリコン膜） ４１ 多結晶半導体膜（多結晶シリコン膜） ４１ａ，ｂ ソース領域・ドレイン領域 ４２ ゲート絶縁膜 ４３ ゲート電極 ４４ 層間絶縁膜 ４５ ソース・ドレイン電極 ６１ 画素電極 ６２ 配向膜 ６３ 対向基板 ６４ 層間絶縁層 ６５ カラーフィルタ ６６ 液晶 ６７ 偏光板 ６８ ゲート絶縁層 ６９ アレイ基板 ７０ ＣＭＯＳ駆動回路 ８１ 透明電極（ＩＴＯ） ８２ 導電性高分子（ポリエチレンジオキシチオフェ
ン） ８３ ポリフルオレン誘導体 ８４ 陰極 ９１ スイッチングトランジスタ ９２ 走査線 ９３ 駆動用トランジスタ ９４ 電流供給線 ９５ エレクトロルミネッセンス・セル ９６ 信号線
ン） ８３ ポリフルオレン誘導体 ８４ 陰極 ９１ スイッチングトランジスタ ９２ 走査線 ９３ 駆動用トランジスタ ９４ 電流供給線 ９５ エレクトロルミネッセンス・セル ９６ 信号線
───────────────────────────────────────────────────── フロントページの続き (72)発明者 西尾 幹夫 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Ｆターム(参考） 5F052 AA01 BB07 CA07 DA02 DB03 EA02 EA15 JA01 5F110 AA01 AA30 BB02 BB04 CC02 DD02 DD13 EE06 FF02 FF30 GG02 GG13 GG25 GG45 HJ01 HJ04 HJ12 HJ23 HL03 HL23 HM15 NN02 NN23 NN35 NN72 PP03 PP31 PP35 QQ09 QQ11
Claims (10)
- 【請求項１】 基板上に堆積した非晶質半導体膜にレー
ザー光を照射して結晶化を行なう多結晶半導体膜の形成
方法において、基板上に非晶質半導体膜を堆積する工程
と、前記非晶質半導体膜の表面の自然酸化膜を除去する
工程と、前記自然酸化膜を除去した非晶質半導体膜表面
を酸化させて表面酸化層を形成する工程と、前記表面酸
化層を形成後の前記非晶質半導体膜にレーザー光を照射
して結晶化を行なう工程とを備えることを特徴とする多
結晶半導体膜の形成方法。 - 【請求項２】 基板上に堆積した非晶質半導体膜にレー
ザー光を照射して結晶化を行なう多結晶半導体膜の形成
方法において、基板上に非晶質半導体膜を堆積する工程
と、前記非晶質半導体膜の表面の自然酸化膜を除去する
工程と、前記自然酸化膜を除去した非晶質半導体膜表面
を酸化させて前記表面に対する水の接触角が１０°以下
になるように表面酸化層を形成する工程と、前記表面酸
化層を形成後の前記非晶質半導体膜にレーザー光を照射
して結晶化を行なう工程とを備えることを特徴とする多
結晶半導体膜の形成方法。 - 【請求項３】 表面酸化層の膜厚が０．５〜３ｎｍであ
ることを特徴とする請求項１または２に記載の多結晶半
導体膜の形成方法。 - 【請求項４】 表面酸化層を形成する工程が、オゾンを
溶解させた水溶液を非晶質半導体膜表面に接触させる工
程を含むことを特徴とする請求項１〜３のいずれかに記
載の多結晶半導体膜の形成方法。 - 【請求項５】 基板上に形成された半導体活性層を備え
る薄膜トランジスタの製造方法において、基板上に非晶
質半導体膜を堆積する工程と、前記非晶質半導体膜の表
面の自然酸化膜を除去する工程と、前記自然酸化膜を除
去した非晶質半導体膜表面を酸化させて表面酸化層を形
成する工程と、前記表面酸化層を形成後の前記非晶質半
導体膜にレーザー光を照射して結晶化を行なう工程とを
含む形成方法により多結晶半導体膜を形成する工程と、
前記多結晶半導体膜を半導体活性層となるよう加工する
工程とを備えることを特徴とする薄膜トランジスタの製
造方法。 - 【請求項６】 基板上に形成された半導体活性層を備え
る薄膜トランジスタの製造方法において、基板上に非晶
質半導体膜を堆積する工程と、前記非晶質半導体膜の表
面の自然酸化膜を除去する工程と、前記自然酸化膜を除
去した非晶質半導体膜表面を酸化させて前記表面に対す
る水の接触角が１０°以下になるように表面酸化層を形
成する工程と、前記表面酸化層を形成後の前記非晶質半
導体膜にレーザー光を照射して結晶化を行なう工程とを
含む形成方法により多結晶半導体膜を形成する工程と、
前記多結晶半導体膜を半導体活性層となるよう加工する
工程とを備えることを特徴とする薄膜トランジスタの製
造方法。 - 【請求項７】 表面酸化層の膜厚が０．５〜３ｎｍであ
ることを特徴とする請求項５または６に記載の薄膜トラ
ンジスタの製造方法。 - 【請求項８】 表面酸化層を形成する工程が、オゾンを
溶解させた水溶液を非晶質半導体膜表面に接触させる工
程を含むことを特徴とする請求項５〜７のいずれかに記
載の薄膜トランジスタの製造方法。 - 【請求項９】 薄膜トランジスタをマトリクス状に配置
した薄膜トランジスタアレイを有する第一の基板と、対
向する電極を配置した第二の基板との間に液晶を挟持し
た液晶表示装置であって、前記第一の基板は請求項５〜
８のいずれかに記載の方法で製造した薄膜トランジスタ
をマトリクス状に配置してなることを特徴とする液晶表
示装置。 - 【請求項１０】 薄膜トランジスタをマトリクス状に配
置した薄膜トランジスタアレイを有する第一の基板と、
対向する電極を配置した第二の基板との間にエレクトロ
ルミネッセンス材料を挟持したＥＬ表示装置であって前
記第一の基板は請求項５〜８のいずれかに記載の方法で
製造した薄膜トランジスタをマトリクス状に配置してな
ることを特徴とするＥＬ表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000317441A JP2002124467A (ja) | 2000-10-18 | 2000-10-18 | 多結晶半導体膜の形成方法および薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000317441A JP2002124467A (ja) | 2000-10-18 | 2000-10-18 | 多結晶半導体膜の形成方法および薄膜トランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002124467A true JP2002124467A (ja) | 2002-04-26 |
Family
ID=18796222
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000317441A Pending JP2002124467A (ja) | 2000-10-18 | 2000-10-18 | 多結晶半導体膜の形成方法および薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002124467A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006245296A (ja) * | 2005-03-03 | 2006-09-14 | Seiko Epson Corp | 転写方法、転写物の製造方法、回路基板の製造方法、電気光学装置及び電子機器 |
| JP2006319128A (ja) * | 2005-05-12 | 2006-11-24 | Seiko Epson Corp | 積層体の製造方法、電子機器 |
| US7442958B2 (en) | 2002-05-17 | 2008-10-28 | Hitachi, Ltd. | Thin film semiconductor device |
| US7553714B2 (en) | 2004-04-29 | 2009-06-30 | Samsung Mobile Display Co., Ltd. | Method of manufacturing thin film transistor having polycrystalline silicon layer, thin film transistor manufactured using the method and flat panel display comprising the thin film transistor |
| US7851804B2 (en) | 2007-05-17 | 2010-12-14 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US9384965B2 (en) | 2013-11-19 | 2016-07-05 | Japan Display Inc. | Polycrystallization method |
-
2000
- 2000-10-18 JP JP2000317441A patent/JP2002124467A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7442958B2 (en) | 2002-05-17 | 2008-10-28 | Hitachi, Ltd. | Thin film semiconductor device |
| US7939826B2 (en) | 2002-05-17 | 2011-05-10 | Hitachi Displays, Ltd. | Thin film semiconductor device |
| US7553714B2 (en) | 2004-04-29 | 2009-06-30 | Samsung Mobile Display Co., Ltd. | Method of manufacturing thin film transistor having polycrystalline silicon layer, thin film transistor manufactured using the method and flat panel display comprising the thin film transistor |
| JP2006245296A (ja) * | 2005-03-03 | 2006-09-14 | Seiko Epson Corp | 転写方法、転写物の製造方法、回路基板の製造方法、電気光学装置及び電子機器 |
| JP2006319128A (ja) * | 2005-05-12 | 2006-11-24 | Seiko Epson Corp | 積層体の製造方法、電子機器 |
| US7851804B2 (en) | 2007-05-17 | 2010-12-14 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US9384965B2 (en) | 2013-11-19 | 2016-07-05 | Japan Display Inc. | Polycrystallization method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3562590B2 (ja) | 半導体装置作製方法 | |
| US5530265A (en) | Insulated gate semiconductor device and process for fabricating the same | |
| JPH07169974A (ja) | 半導体装置およびその作製方法 | |
| JP2002176003A (ja) | 半導体層のドーピング方法、薄膜半導体素子の製造方法、及び薄膜半導体素子 | |
| KR20090042122A (ko) | 금속유도 측면 결정화를 이용한 하부 게이트 구조를 갖는다결정 실리콘 박막 트랜지스터 및 그의 제조방법 | |
| JP2002124467A (ja) | 多結晶半導体膜の形成方法および薄膜トランジスタの製造方法 | |
| JP2003007719A (ja) | 薄膜トランジスタおよびそれを用いた表示装置 | |
| JP4675433B2 (ja) | 半導体装置の作製方法 | |
| JPH11283922A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JPH11265000A (ja) | 液晶表示装置およびその製造方法 | |
| KR101599280B1 (ko) | 어레이 기판의 제조방법 | |
| JP2002368009A (ja) | 薄膜トランジスタおよび液晶表示装置 | |
| JP2002190604A (ja) | 薄膜トランジスタおよびそれを用いた液晶表示装置とエレクトロルミネッセンス表示装置 | |
| JP4001838B2 (ja) | 絶縁ゲイト型半導体装置の作製方法 | |
| JP3545289B2 (ja) | 半導体装置作製方法 | |
| JP2003023014A (ja) | 半導体装置 | |
| JP3618604B2 (ja) | 半導体装置作製方法 | |
| JP3950307B2 (ja) | 半導体装置の作製方法 | |
| JP4056790B2 (ja) | 半導体装置の作製方法 | |
| JP4249512B2 (ja) | 絶縁ゲイト型半導体装置 | |
| JPH10133231A (ja) | 多層配線構造およびその製造方法と薄膜トランジスタアレイおよびその製造方法と液晶表示装置 | |
| JP4112600B2 (ja) | 液晶表示装置の作製方法 | |
| JP2001094108A (ja) | 電界効果トランジスタ、トランジスタアレイ基板、およびその製造方法 | |
| JP3600092B2 (ja) | 半導体装置作製方法 | |
| JP2002299628A (ja) | 半導体薄膜、半導体装置、及びそれらの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20061109 |