Nothing Special   »   [go: up one dir, main page]

JP2011049577A - 半導体素子の作製方法 - Google Patents

半導体素子の作製方法 Download PDF

Info

Publication number
JP2011049577A
JP2011049577A JP2010229759A JP2010229759A JP2011049577A JP 2011049577 A JP2011049577 A JP 2011049577A JP 2010229759 A JP2010229759 A JP 2010229759A JP 2010229759 A JP2010229759 A JP 2010229759A JP 2011049577 A JP2011049577 A JP 2011049577A
Authority
JP
Japan
Prior art keywords
film
doping
contact angle
semiconductor
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010229759A
Other languages
English (en)
Other versions
JP5216831B2 (ja
Inventor
Junichi Hizuka
純一 肥塚
Naoto Yamade
直人 山出
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2010229759A priority Critical patent/JP5216831B2/ja
Publication of JP2011049577A publication Critical patent/JP2011049577A/ja
Application granted granted Critical
Publication of JP5216831B2 publication Critical patent/JP5216831B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/24Optical enhancement of defects or not directly visible states, e.g. selective electrolytic deposition, bubbles in liquids, light emission, colour change
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259Multistep manufacturing methods
    • H01L27/127Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259Multistep manufacturing methods
    • H01L27/1292Multistep manufacturing methods using liquid deposition, e.g. printing
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/914Doping

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

【課題】 本発明は、非破壊かつ簡便に、所望の電気特性を得るために最適なキャリア濃
度にドーピングできるドーピング装置、並びにドーピング方法、それを用いる薄膜トラン
ジスタの作製方法を提供することを課題とする。
【解決手段】 本発明では、接触角を用いて、半導体素子の電気特性(トランジスタにお
けるしきい値電圧など)を正確かつ精密にモニタし、ドーピング方法を制御することによ
って、特性を制御する。また、本発明により、in−situで特性をモニタすることを
よって、情報を時々刻々取得し、時間遅延なくフィードバックできる。
【選択図】 図1

Description

本発明は、ドーピング装置及びドーピング方法に係り、特に電界効果トランジスタ(F
ET)のソース及びドレイン領域等の不純物領域の形成に用いるドーピング技術に関する
電界効果トランジスタ、薄膜トランジスタなどの半導体素子(デバイス)において、そ
の電気特性を制御するためにドーピングが行われる。ドーピングとは、半導体膜に砒素(
As)や硼素(B)、燐(P)などの不純物(ドーパント)を導入する方法である。半導
体素子に導入する不純物の種類によって、正孔が多数キャリアであるp型、あるいは電子
が多数キャリアであるn型の半導体素子が得られる。よって半導体素子の電気特性(薄膜
トランジスタにおけるしきい値電圧など)は、ドーピングする不純物の量(ドーズ量)、
その不純物の活性化率、キャリア濃度によって制御されている。
不純物の活性化率とは、半導体膜に導入された量と、実際に活性化された不純物の量と
の比で表される。不純物は活性化して、キャリアを生じる。不純物の活性化率が100%
のとき、不純物の濃度と、キャリア濃度とは等しくなる。
従来、素子の特性は、半導体素子として完成されてから検査されている。そして、その
情報を作製工程にフィードバックし、不純物の量や導入する速度などドーピング方法を調
整する。
一方、上記不純物濃度の測定法としては、二次イオン質量分析法(SIMS)、広がり
抵抗法(SR)などがある(例えば、特許文献1参照。)。
特開平11−23498号公報
しかし、上記二次イオン質量分析法(SIMS)、広がり抵抗法(SR)は、破壊検査
であり、実際の製造ラインにおける基板での測定には適さない。また、上記二次イオン質
量分析法(SIMS)で測定できる濃度は、導入された不純物の濃度であるので、キャリ
アの正確な濃度は測定できない。また、広がり抵抗法(SR)によってもキャリアの導電
型は判明できない。
また、FETの電気特性を測定する方法であると、工程が完全に終了してからのフィー
ドバックになるために、効率が悪い上、時間遅延(タイムラグ)が発生するため情報に不
正確さが伴う。
本発明は、非破壊かつ簡便に、所望の電気特性を得るために最適なキャリア濃度にドー
ピングできるドーピング装置、並びにドーピング方法を提供することを課題とする。また
、本発明においては、in−situで特性をモニタすることをよって、情報を時々刻々
取得し、時間遅延なくフィードバックできることを課題とする。
本発明では、接触角を用いて、半導体素子の特性(トランジスタにおけるしきい値電圧
など)を正確かつ精密にモニタする。接触角は、半導体の電気特性の微少な変化にも対応
する。
接触角は、式1で表されるように、物質の表面張力(表面自由エネルギー)に依存する
Figure 2011049577
式1において、γSは固体の表面張力、γLは液体の表面張力、θは接触角(液体のぬれ
る角度)、γSLは固体と液体の界面張力である。接触角が小さくなるほどその液体は、よ
くぬれるようになる。例えば液体が水であったら、水の接触角が小さいほど固体表面は親
水化しており、大きくなるほど疎水化しているといえる。上記式1より、同じ液体であっ
た場合、固体の表面張力が小さくなるに従って接触角は大きくなり、ぬれなくなる、いわ
ゆるぬれ性が悪くなることがわかる。
本発明では、接触角を用いて、半導体素子の電気特性(トランジスタのしきい値電圧な
ど)を正確かつ精密にモニタし、ドーピング方法を制御することによって、特性を制御す
る。
本発明のドーピング装置の一は、半導体層に一導電型の不純物元素をドーピングする手
段と、半導体層の表面の接触角を測定する手段と、測定された接触角より、半導体層の導
電型及びキャリア濃度を判定する手段と、その判定結果に基づいて、半導体層にドーピン
グする一導電型の不純物元素の量を、ドーピングする手段にフィードバックする手段とを
有している。
本発明のドーピング装置の一は、半導体層に一導電型の不純物元素をドーピングする手
段と、半導体層の表面を清浄にする手段と、半導体層の表面の接触角を測定する手段と、
測定された接触角より、半導体層の導電型及びキャリア濃度を判定する手段と、その判定
結果に基づいて、半導体層にドーピングする一導電型の不純物元素の量を、ドーピングす
る手段にフィードバックする手段とを有している。
上記構造において、半導体層表面を清浄にする手段とは、半導体表面の正確な接触角を
測定するために、半導体表面に時間経過とともに形成される酸化膜などを化学的に除去す
る手段である。酸化膜は、フッ酸含有水溶液などをスピン塗布し、エッチングすることに
よって除去すればよい。
接触角は、その半導体膜が精密に測定できる液体で測定すればよい。例えば水を用い、
半導体膜表面の、水の接触角を測定し、半導体層のキャリア濃度及び導電型を評価するこ
とができる。砒素(As)や硼素(B)、燐(P)などの不純物は活性してキャリアとな
る。接触角をセンサにして、半導体層中のキャリア濃度やその導電型を解析、判定し、そ
の半導体層を用いた半導体の特性(トランジスタにおけるしきい値電圧など)を解析する
。接触角から判断される半導体素子の電気特性が適正な値であるように、一導電型の不純
物元素をドーピングする手段にその情報をフィードバックし、一導電型の不純物元素の導
入(ドーピング)を行う。
本発明のドーピング方法の一は、半導体層の表面の接触角を測定することにより、半導
体層の導電型及びキャリア濃度を判定し、半導体層にドーピングする一導電型の不純物の
量を決定する。
本発明のドーピング方法の一は、半導体層の表面を露出させ、半導体層の表面の接触角
を測定することにより、半導体層の導電型及びキャリア濃度を判定し、半導体層にドーピ
ングする一導電型の不純物の量を決定する。
本発明のドーピング方法の一は、半導体層の表面を露出させ、半導体層の表面の接触角
を測定することにより、半導体層の導電型及びキャリア濃度を判定し、半導体層にドーピ
ングする一導電型の不純物の量を決定し、トランジスタのしきい値電圧を制御する。
上記構成において、半導体表面の正確な接触角を測定するために、半導体表面に時間経
過とともに形成される酸化膜などを化学的に除去した後、半導体層の表面の接触角を測定
すればよい。酸化膜は、フッ酸含有水溶液などをスピン塗布し、エッチングすることによ
って除去すればよい。
接触角は、その半導体膜が精密に測定できる液体で測定すればよい。例えば水を用い、
半導体膜表面の、水の接触角を測定することによって、半導体層のキャリア濃度及びその
導電型を評価することができる。砒素(As)や硼素(B)、燐(P)などの不純物は活
性してキャリアとなる。接触角をセンサにして、半導体層中のキャリア濃度やその導電型
を判定し、その半導体層を用いた半導体の電気特性(薄膜トランジスタにおけるしきい値
電圧)を解析する。接触角から判断される半導体の電気特性(薄膜トランジスタにおける
しきい値電圧)が適正な値であるように、ドーピング条件を決定し、ドーピング工程にフ
ィードバックする。必要に応じて、ドーピング条件を制御し、半導体層にドーピングを行
う。キャリア濃度及びその導電型が最適化されるまで、情報をフィードバックしながらド
ーピング工程を行う。最適なキャリア濃度及びその導電型に至った半導体層を次工程に進
める。
本発明の薄膜トランジスタの作製方法の一は、半導体層の表面を露出させ、半導体層の
表面における接触角を測定し、測定された接触角より、半導体層の導電型及びキャリア濃
度を判定し、その判定結果に基づいて、半導体層にドーピングする一導電型の不純物元素
の量を決定した後、半導体層に一導電型の不純物元素をドーピングする。
本発明の薄膜トランジスタの作製方法の一は、半導体層の表面を露出させ、半導体層の
表面における接触角を測定し、測定された接触角より、半導体層の導電型及びキャリア濃
度を判定し、その判定結果に基づいて、半導体層に、トランジスタのしきい値電圧の制御
を目的とした一導電型の不純物元素のドーズ量を決定した後、半導体層に一導電型の不純
物元素をドーピングする。
上記構成において、半導体表面の正確な接触角を測定するために、半導体表面に時間経
過とともに形成される酸化膜などを化学的に除去した後、半導体層の表面の接触角を測定
すればよい。酸化膜は、フッ酸含有水溶液などをスピン塗布し、エッチングすることによ
って除去すればよい。
接触角は、その半導体膜が精密に測定できる液体で測定すればよい。例えば水を用い、
半導体膜表面の、水の接触角を測定することによって、半導体層のキャリア濃度及びその
導電型を評価することができる。砒素(As)や硼素(B)、燐(P)などの不純物は活
性してキャリアとなる。接触角をセンサにして、半導体層中のキャリア濃度やその導電型
を判定し、その半導体層を用いた半導体の電気特性(薄膜トランジスタにおけるしきい値
電圧)を解析する。接触角から判断される半導体の電気特性(薄膜トランジスタにおける
しきい値電圧)が適正な値であるように、ドーピング条件を決定し、ドーピング工程にフ
ィードバックする。必要に応じて、ドーピング条件を制御し、半導体層にドーピングを行
う。キャリア濃度及びその導電型が最適化されるまで、情報をフィードバックしながらド
ーピング工程を行う。最適なキャリア濃度及びその導電型に至った半導体層を次工程に進
める。
本発明により、非破壊かつ簡便に半導体の特性を測定可能となり、情報のフィードバッ
クにより最適なキャリア濃度及びその導電型にすることができる。非破壊検査であり、か
つ簡便なため、実基板のin−situ測定が可能である。実基板がモニターできるので
、測定の不確かさが極めて少ない。
また、非破壊、かつ簡便に半導体の特性を、in−situで特性をモニタすることに
よって時々刻々正確に把握でき、その情報を工程にフィードバックすることで、所望の特
性となるように、最適な条件でドーピングすることができるので、フィードバックに時間
遅延がなく、歩留まりも向上する。
本発明により、非破壊かつ簡便に半導体の特性を測定可能となり、情報のフィードバッ
クにより最適なドーピング条件を決定することができる。非破壊検査であり、かつ簡便な
ため、実際の製造ラインにおける基板のin−situ測定が可能であり、基板でモニタ
ーできるので、測定の不確かさが極めて少ない。また、実際の電気特性に関わる因子であ
る半導体中の不純物の活性化率が正確に測定でき、不純物の導電型の判別も可能となる。
本発明において、非破壊、かつ簡便に半導体の特性を、in−situで特性をモニタ
することによって時々刻々正確に把握でき、その情報を工程にフィードバックすることで
、所望の特性となるように、最適な条件でドーピングすることができるドーピング装置、
並びにドーピング方法、それを用いる薄膜トランジスタの作製方法を提供することができ
る。
本発明の構成を示す図。 本発明の構成を示す図。 本発明の構成を示す図。 アクティブマトリクス基板の作製工程を示す断面図。 アクティブマトリクス基板の作製工程を示す断面図。 本発明の発光表示装置の断面図。 本発明の表示装置の例を示す図。 本発明の表示装置の例を示す図。 アクティブマトリクス基板の作製工程を示す断面図。
図1は本発明を説明するフローチャートである。まず、前工程をへてドーピング工程に
至った半導体層表面の接触角を測定し、その半導体層の特性を調べる。測定情報より、キ
ャリアの濃度、及び導電型の種類が判定する。
上記測定情報を、所望の特性を有するために最適な条件と照らし合わせ、キャリア濃度
及びその導電型を確認する。確認の結果、必要に応じて追加ドーピングを行い、キャリア
濃度及びその導電型が最適化された半導体膜を次工程に進める。
本発明のドーピング装置を図2に示す。100はドーピングチャンバー、101は半導
体膜、102はイオン源、103は受渡室、104は搬送室、105は接触角測定室、1
06は前処理室、107はロード/アンロード室及び108は搬送装置、109は接触角
測定器、110は測定情報を取りこむための媒体、111は解析装置、112はコントロ
ール装置、113はドーピング装置のコントロール装置である。
ロードアンロード室107をから搬送室104に搬入された半導体膜101は再び受渡
室103を搬送室104を経て、前処理室106に搬送される。前処理室106では、接
触角測定のために半導体層表面に前処理が行われる。本形態では、半導体層表面の正確な
測定を行うために、前処理として、半導体層表面に形成された酸化膜をフッ酸(HF)で除
去する。前処理された半導体膜101は搬送室104を経て接触角測定室105に搬入さ
れる。
接触角を測定する手段が備えられている接触角測定室105には、接触角測定器109
とその測定情報を記憶伝達する媒体110とが設けられている。測定情報を記憶伝達する
媒体110は画像を取り組む手段、画像処理を行うコンピュータ装置、及び接触角の値を
出力する出力装置を有する。画像を取り組む手段として例えば電荷結合素子(CCD)カ
メラ133を用い、画像を取り込んで、出力装置により解析装置111に情報を伝達する
。画像を取り組む手段としては、CCDカメラの他に、相補型金属酸化物半導体(CMO
S)を利用したイメージセンサなどを用いることができる。詳細を図3に示す。本形態で
は、液滴法を用い、例として接線法での解析を行うが、他の傾斜法や垂直板浸漬法、転落
法などを用いてもよく、解析も、θ/2法や3点クリック法を用いてもよい。θ/2法は
液滴を円の一部と仮定し、幾何の定理より導く方法であり、3点クリック法は、取り込ま
れた液滴画像をモニター画面上で、円周の一点と固体液体の接点をクリックし、コンピュ
ータ上で処理することで、接触角を測定する方法である。なお、3点クリック法は3点を
クリックすることが基本であるが、真円を仮定できないような大きな液体においては、4
点以上をクリックすることによって、より正確な接触角が測定することができる。
図3に示す接触角を測定する手段が備えられている接触角測定室105には、液体滴下
ノズル130を有する接触角測定器109が設けられている。さらに、画像を取り込む手
段であるカメラ133と、画像処理を行うコンピュータ装置と、接触角の値を出力する出
力装置とを有する測定情報を記憶伝達する媒体110も設けられている。液体滴下ノズル
130から半導体膜132上に滴下された液体131は図3に示すような液滴形状となる
。固体の表面張力γS、は液体の表面張力γL、接触角(液体のぬれる角度)θ、固体と液
体の界面張力γSLの間では前述した式1が成り立つ。カメラ133を通して取り込まれた
画像を画像処理することによって解析し、接触角の値を出力する。本形態では、接線法を
用いて、カメラ133を通して液滴画像を取り込み、コンピュータ上で画像処理、解析及
び出力を行うが、接触角が測定できればよいので本形態に限定されることはない。
測定された接触角の値から判明するキャリア濃度や導電型の情報より、半導体膜の特性
を判定する。測定された接触角より、半導体層の導電型及びキャリア濃度を判定する手段
である解析装置111は、上記した接触角測定法によって接触角を測定し、キャリア濃度
やその導電型を解析、判定する。解析情報は、コントロール装置112に伝達される。接
触角は、キャリア濃度の変化に伴って変化し、その値や変化の仕方は、そのキャリアを生
ずる不純物元素によっても異なる。よって、測定した接触角の値と、ドーピングした不純
物が生じるキャリアの最適な濃度での接触角の値を比較し、濃度が小さければ、ドーピン
グを行えばよい。つまり、半導体層にドーピングする不純物元素の量(ドーズ量)を決定
する。
コントロール装置112は、判定結果に基づいて、半導体層にドーピングする一導電型
の不純物元素の量を、ドーピングする手段にフィードバックする手段として機能する。コ
ントロール装置112は、その情報に応じて、ドーピングが必要であれば、ドーピング装
置のコントロール装置113に、ドーピングを指示する。指示を受けたドーピング装置の
コントロール装置は、受渡室103を経てドーピングチャンバー100にて、半導体膜1
01に対し、不純物をドーピングする。そして再び、半導体層表面の接触角を測定し、所
望の特性を有するために最適なキャリア濃度となるまで半導体層にドーピングを行う。半
導体層表面が露出していなければ、接触角測定前に、前述のように前処理を行う。
本発明により、非破壊かつ簡便に半導体の特性を測定可能となり、情報のフィードバッ
クにより最適なドーピング条件を決定することができる。非破壊検査であり、かつ簡便な
ため、実際の製造ラインにおける基板のin−situ測定が可能であり、基板で直接モ
ニターできるので、測定の不確かさが極めて少ない。また、実際の電気特性に関わる因子
である半導体中の不純物の活性化率が正確に測定でき、不純物の導電型の判別も可能とな
る。
本発明において、非破壊、かつ簡便に半導体の特性を、in−situで特性をモニタ
することによって時々刻々正確に把握でき、その情報を工程にフィードバックすることで
、所望の特性となるように、最適な条件でドーピングすることができるドーピング装置、
並びにドーピング方法、それを用いた薄膜トランジスタの作製方法を提供することができ
る。
本実施例では本発明を用いたアクティブマトリクス基板の作製方法について図4、図5
、図9を用いて説明する。アクティブマトリクス基板は複数のTFTを有しているが、n
チャネル型TFT及びpチャネル型TFTを有する駆動回路部とnチャネル型TFT及び
pチャネル型TFTを有する画素部とを有する場合で説明する。
絶縁表面を有する基板300の上に下地膜301として、プラズマCVD法により窒化
酸化珪素膜10〜200nm(好ましくは50〜100nm)を形成し、酸化窒化珪素膜
を50〜200nm(好ましくは100〜150nm)積層する。本実施例ではプラズマ
CVD法により窒化酸化珪素膜を50nm、酸化窒化珪素膜を100nm形成する。基板
300としてはガラス基板、石英基板やシリコン基板、金属基板またはステンレス基板の
表面に絶縁膜を形成したものを用いて良い。また、本実施例の処理温度に耐えうる耐熱性
が有するプラスチック基板を用いてもよいし、可撓性基板を用いても良い。また、下地膜
として2層構造を用いてもよいし、下地(絶縁)膜の単層膜又は2層以上積層させた構造
を用いてもよい。
次いで、下地膜上に半導体膜360を形成する。半導体膜は25〜200nm(好まし
くは30〜150nm)の厚さで公知の手段(スパッタ法、LPCVD法、またはプラズ
マCVD法等)により成膜すればよい。半導体膜360の材料に限定はないが、好ましく
はシリコン又はシリコンゲルマニウム(SiGe)合金などで形成すると良い。
本実施例では半導体膜360として、プラズマCVD法により非晶質珪素膜を54nm
形成した。本実施例ではこの非晶質珪素膜に結晶化を助長する金属元素を用いた熱結晶化
法およびレーザ結晶化法を行うが、あるいは、非晶質珪素膜に金属元素を導入せず、窒素
雰囲気下500℃で1時間加熱することによって非晶質珪素膜の含有水素濃度を1×10
20atoms/cm3以下にまで放出させ、レーザ結晶化を行ってもよい。これは水素を
多く含んだ非晶質珪素膜にレーザ光を照射すると膜が破壊されてしまうからである。
金属元素としてニッケルを用い、溶液塗布法により非晶質珪素膜上に導入する。非晶質
珪素膜への金属元素の導入の仕方としては、当該金属元素を非晶質珪素膜の表面又はその
内部に存在させ得る手法であれば特に限定はなく、例えばスパッタ法、CVD法、プラズ
マ処理法(プラズマCVD法も含む)、吸着法、金属塩の溶液を塗布する方法を使用する
ことができる。このうち溶液を用いる方法は簡便であり、金属元素の濃度調整が容易であ
るという点で有用である。また、このとき非晶質半導体膜の表面の濡れ性を改善し、非晶
質珪素膜の表面全体に水溶液を行き渡らせるため、酸素雰囲気中でのUV光の照射、熱酸
化法、ヒドロキシラジカルを含むオゾン水又は過酸化水素による処理等により、酸化膜を
成膜することが望ましい。
その後500〜550℃で4〜20時間かけて熱処理を行い、非晶質珪素膜を結晶化す
る。本実施例では金属元素としてニッケルを用い、溶液塗布法により金属含有層を形成し
非晶質珪素膜上に導入した後、550℃で4時間の熱処理を行って第1の結晶性珪素膜を
得た。
次に第1の結晶性珪素膜にレーザ光を照射し結晶化を助長し、第2の結晶性珪素膜を得
る。レーザ結晶化法は、レーザ光を半導体膜に照射する。用いるレーザは、パルス発振ま
たは連続発振の固体レーザ、気体レーザ、もしくは金属レーザが望ましい。なお、固体レ
ーザとしてはYAGレーザ、YVO4レーザ、YLFレーザ、YAlO3レーザ、ガラスレ
ーザ、ルビーレーザ、アレキサンドライドレーザ、Ti:サファイアレーザ等があり、気
体レーザとしてはエキシマレーザ、Arレーザ、Krレーザ、CO2レーザ等があり、金
属レーザとしてはヘリウムカドミウムレーザ、銅蒸気レーザ、金蒸気レーザが挙げられる
。レーザビームは非線形光学素子により高調波に変換されていてもよい。非線形光学素子
に使われる結晶は、例えばLBOやBBOやKDP、KTPやKB5、CLBOと呼ばれるものを使うと変換
効率の点で優れている。これらの非線形光学素子をレーザの共振器の中に入れることで、
変換効率を大幅に上げることができる。高調波のレーザには、一般にNd、Yb、Crなどがド
ープされており、これが励起しレーザが発振する。ドーパントの種類は適宜実施者が選択
すればよい。半導体膜としては、非晶質半導体膜や微結晶半導体膜、結晶性半導体膜など
があり、非晶質珪素ゲルマニウム膜、非晶質珪素カーバイト膜などの非晶質構造を有する
化合物半導体膜を適用しても良い。
このようにして得られた結晶性半導体膜360に対して、TFTのしきい値電圧を制御
するために微量な不純物元素(ボロンまたはリン)のドーピングを行う。(図4(A)。
このドーピング工程において本発明を用いる。
半導体膜360に対して、処理室において前処理を行う。この前処理は、半導体層表面
を露出し、正確な接触角を測定するために行われる。よって、半導体層表面がすでに露出
されている状態ならばこの前処理工程は行わなくてもよい。本実施例では、半導体層に酸
化しやすい珪素膜を用いているので、珪素膜は酸化され、表面に酸化膜が形成されてしま
う。この酸化膜をフッ酸(HF)によって除去する。このフッ酸処理によって、半導体層
表面を露出させ、接触角測定準備が整う。前処理された半導体層を、接触角測定室に搬入
し、接触角測定器によって、接触角を測定する。
本実施例で用いる珪素膜は、前処理であるフッ酸による酸化膜エッチングによって、表
面水酸基が減少する。よって、フッ酸処理した珪素膜の表面は、水素の単分子膜によって
終端されており、水に対する接触角が大きくなる。つまり表面が疎水性を示す。
この疎水性を示す半導体膜に不純物をドーピングすると、半導体膜中のキャリアの濃度
、キャリアの導電型の種類によって接触角が変化する。珪素膜中にボロンとリンをドーピ
ングした場合も、リンの場合、その濃度が大きくなると接触角も大きくなるが、ボロンの
場合には接触角は小さくなる。よって、接触角より半導体層中のキャリアの活性化率、並
びに導電型が判明する。
これらの情報より、所望の特性を有するのに適するキャリア濃度及び導電型かどうかを
確認し、必要であれば、不純物元素(ボロンまたはリン)のドーピングを行う。そして再
びドーピング後接触角を測定し、キャリア濃度及びその導電型が最適化されるまで、情報
をフィードバックしながらドーピング工程を行う。最適なキャリア濃度及び導電型に至っ
た半導体膜を次工程に進める。
本発明により、非破壊かつ簡便に半導体の特性を測定可能となり、情報のフィードバッ
クにより最適なキャリア濃度及びその導電型にすることができる。非破壊検査であり、か
つ簡便なため、実際の製造ラインにおける基板でのin−situ測定が可能である。実
際の作製基板がモニターできるので、測定の不確かさが極めて少ない。
また、非破壊、かつ簡便に半導体の特性を、in−situで特性をモニタすることに
よって時々刻々正確に把握でき、その情報を工程にフィードバックすることで、所望の特
性となるように、最適な条件でドーピングすることができるので、フィードバックに時間
遅延がなく、歩留まりも向上する。
フォトリソグラフィ法を用いたパターニング処理により、半導体層305〜308、3
61〜364を形成する(図4(B)。)。図4(B)において測定領域内の半導体層3
61〜364は、本発明によりキャリア濃度をモニターするための測定領域である。よっ
て、本実施例では、キャリア濃度の異なる4種類の不純物領域を作製するので、4つの半
導体層を形成するが、本発明はこれに限定されず、それぞれの工程や構造によって、適宜
測定領域を設ければよい。
半導体層305〜308を覆うゲート絶縁膜309を形成する。ゲート絶縁膜309は
プラズマCVD法またはスパッタ法を用い、厚さを40〜150nmとして珪素を含む絶
縁膜で形成する。本実施例では、プラズマCVD法により115nmの厚さで酸化窒化珪
素膜を形成した。勿論、ゲート絶縁膜は酸化窒化珪素膜に限定されるものでなく、他の絶
縁膜を単層または積層構造として用いても良い。
次いで、ゲート絶縁膜上に膜厚20〜100nmの第1の導電膜と、膜厚100〜400
nmの第2の導電膜とを積層して形成する。第1の導電膜及び第2の導電膜はTa、W、T
i、Mo、Al、Cuから選ばれた元素、又は前記元素を主成分とする合金材料もしくは
化合物材料で形成すればよい。また、第1の導電膜及び第2の導電膜としてリン等の不純
物元素をドーピングした多結晶シリコン膜に代表される半導体膜や、AgPdCu合金を
用いてもよい。また、2層構造に限定されず、例えば、膜厚50nmのタングステン膜、膜
厚500nmのアルミニウムとシリコンの合金(Al−Si)膜、膜厚30nmの窒化チタン
膜を順次積層した3層構造としてもよい。また、3層構造とする場合、第1の導電膜のタ
ングステンに代えて窒化タングステンを用いてもよいし、第2の導電膜のアルミニウムと
シリコンの合金(Al−Si)膜に代えてアルミニウムとチタンの合金膜(Al−Ti)
を用いてもよいし、第3の導電膜の窒化チタン膜に代えてチタン膜を用いてもよい。また
、単層構造であってもよい。なお、本実例では、ゲート絶縁膜309上に膜厚30nmの窒
化タンタル膜、膜厚370nmのタングステン膜を順次積層して形成した(図4(C)。)
。この際、本実施例では、測定領域の半導体層361〜364は、第1の導電層310を
形成した後、マスク401で覆って、第2の導電層311は形成しない。
次に、フォトリソグラフィ法を用いてレジストからなるマスクを形成し、電極及び配線
を形成するための第1のエッチング処理を行う。ICP(Inductively Coupled Plasma:
誘導結合型プラズマ)エッチング法を用い、エッチング条件(コイル型の電極に印加され
る電力量、基板側の電極に印加される電力量、基板側の電極温度等)を適宜調節すること
により、第1の導電膜及び第2の導電膜を所望のテーパー形状にエッチングすることがで
きる。なお、エッチング用ガスとしては、Cl2、BCl3、SiCl4もしくはCCl4
どを代表とする塩素系ガス、CF4、SF6もしくはNF3などを代表とするフッ素系ガス
又はO2を適宜用いることができる。
第1のエッチング処理により第1の導電層と第2の導電層から成る第1の形状の導電層
(第1の導電層と第2の導電層)を形成する。
次いで、レジストからなるマスク365、366,367a、367b、368、37
7を除去せずに第2のエッチング処理を行う。ここでは、W膜を選択的にエッチングする
。この時、第2のエッチング処理により第2の導電層322b〜326bを形成する。一
方、第1の導電層322a〜326aは、ほとんどエッチングされず、第2の形状の導電
層322〜326を形成する測定領域においては、半導体層364上のみにレジストから
なるマスク377を形成し、半導体層361〜363上の第1の導電層はエッチングによ
り除去する。(図5(A)。)
そして、レジストからなるマスクを除去せずに第1のドーピング処理を行い、半導体層
にn型を付与する不純物元素を低濃度に添加する。(図5(B)。)ドーピング処理はイ
オンドープ法、若しくはイオン注入法で行えば良い。n型を付与する不純物元素として1
5族に属する元素、典型的にはリン(P)または砒素(As)を用いるが、ここではリン
(P)を用いる。この場合、導電層322〜326、レジストからなるマスク377がn
型を付与する不純物元素に対するマスクとなり、自己整合的に不純物領域369〜375
が形成される。不純物領域には1×1018〜1×1020/cm3の濃度範囲でn型を付与す
る不純物元素を添加する。
この低濃度不純物領域のキャリア濃度を測定するために、不純物領域373上のゲート
絶縁膜309をエッチングにより除去し、表面を露出するための前処理を施して、半導体
層の不純物領域373の水の接触角を測定、解析し、低濃度不純物領域のキャリア濃度を
測定する。接触角より、キャリアの導電型も判明できるが、本実施例では、n型を付与す
るリンをドーピングしているため、キャリアの導電型はn型である。リンはキャリア濃度
の増加に伴い、接触角も大きくなるので、所望のキャリア濃度の接触角より、接触角の測
定値が小さい場合、追加のドーピングをする必要がある。このように本発明では、ドーピ
ング工程時に時間遅延なく、フィードバックが行えるため、最適なキャリア濃度を有する
不純物領域が形成できる。
レジストからなるマスク365〜368、377を除去した後、新たにレジストからな
るマスク378、379a、379b、381を形成して第1のドーピング処理よりも高
い加速電圧で第2のドーピング処理を行う。ドーピング処理は第2の導電層323bを不
純物元素に対するマスクとして用い、第1の導電層のテーパー部の下方の半導体層に不純
物元素が添加されるようにドーピングする。続いて、第2のドーピング処理より加速電圧
を下げて第3のドーピング処理を行う。第2のドーピング処理および第3のドーピング処
理により、第1の導電層と重なる低濃度不純物領域383には1×1018〜5×1019/c
m3の濃度範囲でn型を付与する不純物元素を添加され、高濃度不純物領域382、384
、386には1×1019〜5×1021/cm3の濃度範囲でn型を付与する不純物元素を添加
される。(図5(C)。)
もちろん、適当な加速電圧にすることで、第2のドーピング処理および第3のドーピン
グ処理は1回のドーピング処理で、低濃度不純物領域および高濃度不純物領域を形成する
ことも可能である。
高濃度不純物領域382、384のキャリア濃度の最適化のモニターには、高濃度不純
物領域386を用いる。低濃度不純物領域のとき同様に、高濃度不純物領域386の表面
が露出するように、ゲート絶縁膜309をエッチングにより除去し、不純物領域400の
表面を処理する。そして、水との接触角を測定し、解析し、高濃度不純物領域のキャリア
濃度を測定する。所望のキャリア濃度の接触角になるように、測定結果をドーピング工程
にフィードバックする。このように本発明はドーピング工程時に時間遅延なく、in―s
ituで評価しフィードバックが行えるため、最適なキャリア濃度を有する不純物領域が
形成できる。
次いで、レジストからなるマスクを除去した後、新たにレジストからなるマスク387
、389、390を形成して第4のドーピング処理を行う。この第4のドーピング処理に
より、pチャネル型TFTの活性層となる半導体層に前記一導電型とは逆の導電型を付与
する不純物元素が添加された不純物領域391〜396を形成する(図9(A)。)。ま
た、本実施例のように半導体層385、400をセンサとして使用しなければ、レジスト
からなるマスク390は形成しなくても良い。また、あえて半導体層385、400に不
純物を導入し、他の不純物領域のキャリア濃度モニターとしても良く、適宜設計すればよ
い。第1及び第2の導電層322a、322b、326a、326bを不純物元素に対す
るマスクとして用い、p型を付与する不純物元素を添加して自己整合的に不純物領域を形
成する。本実施例では、不純物領域(低濃度不純物領域、または高濃度不純物領域)39
1〜396はジボラン(B26)を用いたイオンドープ法で形成する。この第4のドーピ
ング処理の際には、nチャネル型TFTを形成する半導体層はレジストからなるマスクで
覆われている。第1乃至3のドーピング処理によって、不純物領域にはそれぞれ異なる濃
度でリンが添加されているが、そのいずれの領域においてもp型を付与する不純物元素の
濃度を1×1019〜5×1021atoms/cm3となるようにドーピング処理することにより、
pチャネル型TFTのソース領域およびドレイン領域として機能するために何ら問題は生
じない。
また本実施例では、p型を付与する低濃度不純物領域392、394のキャリア濃度モ
ニターに不純物領域396を、高濃度不純物領域391、393のキャリア濃度モニター
に不純物領域395を用いる。n型を付与する不純物領域と同様に、本発明を用いて、キ
ャリア濃度を最適化する。
このp型の不純物領域のキャリア濃度を測定するために、不純物領域395、396上
のゲート絶縁膜309と、不純物領域上の第1の導電層310をエッチングにより除去し
、表面を露出するための前処理を施して、不純物領域398、399の水の接触角を測定
、解析し、それぞれの不純物領域のキャリア濃度を測定する。接触角より、キャリアの導
電型も判明できるが、本実施例では、p型の不純物であるボロンをドーピングするので、
キャリアの導電型はp型である。ボロンによるキャリア濃度の増加に伴い、接触角は小さ
くなるので、所望のキャリア濃度の接触角より、接触角の測定値が大きい場合、追加のド
ーピングをする必要がある。よって、p型を付与する低不純物領域392、394、高不
純物領域391、393のキャリア濃度を最適化する。このように本発明では、ドーピン
グ工程時に時間遅延なく、フィードバックが行えるため、最適なキャリア濃度を有する不
純物領域が形成できる。
以上までの工程で、それぞれの半導体層に不純物領域が形成される。
次いで、レジストからなるマスクを除去してパッシベーション膜として絶縁膜349を
形成する。(図9(B)。)この絶縁膜349としては、プラズマCVD法またはスパッ
タ法を用い、厚さを100〜200nmとして珪素を含む絶縁膜で形成する。勿論、絶縁
膜349は酸化窒化珪素膜に限定されるものでなく、他の珪素を含む絶縁膜を単層または
積層構造として用いても良い。本実施例では、プラズマCVD法により膜厚150nmの
窒化酸化珪素膜を形成する。
さらに、窒素雰囲気中で、300〜550℃で1〜12時間の熱処理を行い、半導体層
を水素化する工程を行う。好ましくは、400〜500℃で行う。この工程は第1の絶縁
膜349に含まれる水素により半導体層のダングリングボンドを終端する工程である。本
実施例では、410℃で1時間熱処理を行う。
絶縁膜349は窒化珪素、酸化珪素、酸化窒化珪素(SiON)、窒化酸化珪素(Si
NO)、窒化アルミニウム(AlN)、酸化窒化アルミニウム(AlON)、窒素含有量
が酸素含有量よりも多い窒化酸化アルミニウム(AlNO)または酸化アルミニウム、ダ
イアモンドライクカーボン(DLC)、窒素含有炭素膜(CN)、シロキサン系ポリマー
を含む物質から選ばれた材料で形成する。
なお、本発明では酸化窒化珪素(SiON)膜としては、Siが25〜35原子%、酸
素が55〜65原子%、窒素が1〜20原子%、水素が0.1〜10原子%で含まれるも
のを示し。また、窒化酸化珪素(SiNO)膜としては、Siが25〜35原子%、酸素
が15〜30原子%、窒素が20〜35原子%、水素が15〜25原子%で含まれるもの
を示す。
不純物元素を活性化するために加熱処理、強光の照射、又はレーザ光の照射を行っても
よい。活性化と同時にゲート絶縁膜へのプラズマダメージやゲート絶縁膜と半導体層との
界面へのプラズマダメージを回復することができる。
そして絶縁膜349の上に有機樹脂材料を含む層間膜350を形成する。層間膜350
は、無機材料(酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素など)、感光性または
非感光性の有機樹材料(有機樹脂材料)(ポリイミド、アクリル、ポリアミド、ポリイミ
ドアミド、レジスト、ベンゾシクロブテン、シロキサンポリマーなど)の一種、もしくは
複数種からなる膜、またはこれらの膜の積層などを用いることができる。また、層間膜と
して、感光性の光によってエッチャントに不溶解性となるネガ型、或いは光によってエッ
チャントに溶解性となるポジ型のいずれも使用することができる。本実施例では、感光性
の有機樹脂材料であるポジ型の感光性アクリルを用いる。この場合、層間膜の上端部のみ
に曲率半径(0.2μm〜3μm)を有する曲面を持たせることが好ましい。この後、層
間膜350上に窒化珪素、酸化珪素、酸化窒化珪素(SiON)、窒化酸化珪素(SiN
O)、窒化アルミニウム(AlN)、酸化窒化アルミニウム(AlON)、窒素含有量が
酸素含有量よりも多い窒化酸化アルミニウム(AlNO)または酸化アルミニウム、ダイ
アモンドライクカーボン(DLC)、窒素含有炭素膜(CN)、シロキサン系ポリマーか
らなるパッシベーション膜を形成してもよい。
層間膜350、絶縁膜349、ゲート絶縁膜309をエッチングし、ソース領域、ドレ
イン領域に達する開口部を形成する。開口部は、層間膜をエッチングした後、再度マスク
を形成するか、エッチングされた層間膜350をマスクとして、絶縁膜349及びゲート
絶縁膜をエッチングし、開口部を形成すればよい。金属膜を形成し、金属膜をエッチング
して各不純物領域とそれぞれ電気的に接続するソース電極及びドレイン電極352、各配
線(図示しない)を形成する。金属膜は、アルミニウム(Al)、チタン(Ti)、モリ
ブデン(Mo)、タングステン(W)もしくはシリコン(Si)の元素からなる膜又はこ
れらの元素を用いた合金膜を用いればよい。なお本実施例では、チタン膜/シリコンーア
ルミニウム合金膜/チタン膜(Ti/Si−Al/Ti)をそれぞれ100/350/10
0nmに積層したのち、所望の形状にパターニング及びエッチングしてソース電極、ドレイ
ン電極352及び各配線(図示しない)を形成する。
その後、画素電極353を形成する。なお本実施例では、透明導電膜を成膜し、所望の
形状にエッチングすることで画素電極353を形成する(図9(C)。)。本実施例でモ
ニターとなる半導体層を有する測定領域を形成するが、不純物領域のキャリア濃度が最適
化され、モニターとしての機能を終えたら、除去してもよいし、そのまま基板上に残存さ
せても良い。適宜実施者が、作製する表示装置の構造、設計などによって決定すればよい
透明導電膜としては、酸化インジウムと酸化スズとの化合物、酸化インジウムと酸化亜
鉛との化合物、酸化亜鉛、酸化スズまたは酸化インジウムを用いることができる。また、
前記透明導電膜にガリウムを添加したものを用いても良い。画素電極353は、上記配線
を形成する前に平坦な層間絶縁膜上に形成してもよい。樹脂からなる平坦化膜を用いてT
FTによる段差を平坦化することは有効である。後に形成される発光層は非常に薄いため
、段差が存在することによって発光不良を起こす場合がある。従って、発光層をできるだ
け平坦面に形成しうるように画素電極を形成する前に平坦化しておくことが望ましい。
以上のような工程により、TFTを備えたアクティブマトリクス基板が完成する。本実
施例では画素領域のnチャネル型TFTはチャネル形成領域が二つ形成されるダブルゲー
ト構造としているが、チャネル形成領域が一つ形成されるシングルゲート構造もしくは三
つ形成されるトリプルゲート構造であっても良い。また、駆動回路部のTFTも、本実施
例ではシングルゲート構造としているが、ダブルゲート構造もしくはトリプルゲート構造
であっても良い。
なお、本実施例で示したTFTの作製方法に限らず、トップゲート型(プレーナー型)
、ボトムゲート型(逆スタガ型)、あるいはチャネル領域の上下にゲート絶縁膜を介して
配置された2つのゲート電極を有する、デュアルゲート型やその他の構造においても適用
できる。
本実施例では、実施例1で作製したアクティブマトリクス基板を用いた発光表示装置の
作製例について説明する。本発明において、発光表示装置とは、基板上に形成された発光
素子を該基板とカバー材の間に封入した表示用パネルおよび該表示用パネルにTFTを備
えた表示用モジュールを総称したものである。なお、発光素子は、ELが得られる有機化
合物を含む層(発光層)と陽極層と、陰極層とを有する。また、有機化合物におけるルミ
ネッセンスには、一重項励起状態から基底状態に戻る際の発光(蛍光)と三重項励起状態
から基底状態に戻る際の発光(リン光)がある。本発明に用いることのできるEL材料は
、一重項励起もしくは三重項励起、もしくは両者の励起を経由して発光するすべての発光
性材料を含む。
なお、本発明では、発光素子において陽極と陰極の間に形成された全ての層を有機発光
層と定義する。有機発光層には具体的に、発光層、正孔注入層、電子注入層、正孔輸送層
、電子輸送層等が含まれる。基本的に発光素子は、陽極層、発光層、陰極層が順に積層さ
れた構造を有しており、この構造に加えて、陽極層、正孔注入層、発光層、陰極層や、陽
極層、正孔注入層、発光層、電子輸送層、陰極層等の順に積層した構造を有していること
もある。
画素電極353を形成後、図6に示すように絶縁物1012を形成する。絶縁物101
2は100〜400nmの珪素を含む絶縁膜もしくは有機樹脂膜をパターニングして形成
すれば良い。
なお、絶縁物1012は絶縁膜であるため、成膜時における素子の静電破壊には注意が
必要である。本実施例では絶縁物1012の材料となる絶縁膜中にカーボン粒子や金属粒
子を添加して抵抗率を下げ、静電気の発生を抑制する。この際、抵抗率は1×106〜1
×1012Ωm(好ましくは1×108〜1×1010Ωm)となるようにカーボン粒子や金
属粒子の添加量を調節すれば良い。
画素電極353の上には発光層1013が形成される。なお、図10では一画素しか図
示していないが、本実施例ではR(赤)、G(緑)、B(青)の各色に対応した発光層を
作り分けている。また、本実施例では蒸着法により低分子系有機発光材料を形成している
。具体的には、正孔注入層として20nm厚の銅フタロシアニン(CuPc)膜を設け、
その上に発光層として70nm厚のトリス−8−キノリノラトアルミニウム錯体(Alq
3)膜を設けた積層構造としている。Alq3にキナクリドン、ペリレンもしくはDCM1
といった蛍光色素を添加することで発光色を制御することができる。
但し、以上の例は発光層として用いることのできる有機発光材料の一例であって、これ
に限定する必要はまったくない。発光層、電荷輸送層または電荷注入層を自由に組み合わ
せて発光層(発光及びそのためのキャリアの移動を行わせるための層)を形成すれば良い
。例えば、本実施例では低分子系有機発光材料を発光層として用いる例を示したが、中分
子系有機発光材料や高分子系有機発光材料を用いても良い。なお、本明細書中において、
昇華性を有さず、かつ、分子数(重合度)が20以下または連鎖する分子の長さが10μ
m以下の有機発光材料を中分子系有機発光材料とする。また、高分子系有機発光材料を用
いる例として、正孔注入層として20nmのポリチオフェン(PEDOT)膜をスピン塗
布法により設け、その上に発光層として100nm程度のパラフェニレンビニレン(PP
V)膜を設けた積層構造としても良い。なお、PPVのπ共役系高分子を用いると、赤色
から青色まで発光波長を選択できる。また、電荷輸送層や電荷注入層として炭化珪素等の
無機材料を用いることも可能である。これらの有機発光材料や無機材料は公知の材料を用
いることができる。
次に、発光層1013の上には導電膜からなる陰極1014が設けられる。陰極として
は、仕事関数の小さい材料(Al、Ag、Li、Ca、またはこれらの合金MgAg、M
gIn、AlLi、CaF2、またはCaN)を用いればよい。本実施例では、発光が透
過するように、陰極1014として、膜厚を薄くした金属薄膜(MgAg:膜厚10nm
)と、膜厚110nmの透明導電膜(ITO(酸化インジウム酸化スズ合金)、酸化イン
ジウム酸化亜鉛合金、酸化亜鉛、酸化スズまたは酸化インジウムなど)との積層を用いる
この陰極1014まで形成された時点で発光素子1015が完成する。なお、発光素子
1015は、画素電極(陽極)353、発光層1013及び陰極1014で形成される。
発光素子1015を完全に覆うようにしてパッシベーション膜1022を設けることは
有効である。パッシベーション膜としては、窒化珪素、酸化珪素、酸化窒化珪素(SiO
N)、窒化酸化珪素(SiNO)、窒化アルミニウム(AlN)、酸化窒化アルミニウム
(AlON)、窒素含有量が酸素含有量よりも多い窒化酸化アルミニウム(AlNO)ま
たは酸化アルミニウム、ダイアモンドライクカーボン(DLC)、窒素含有炭素膜(CN
)、シロキサン系ポリマーを含む絶縁膜からなり、該絶縁膜を単層もしくは組み合わせた
積層を用いることができる。
この際、カバレッジの良い膜をパッシベーション膜として用いることが好ましく、炭素
膜、特にDLC膜を用いることは有効である。DLC膜は室温から100℃以下の温度範
囲で成膜可能であるため、耐熱性の低い発光層1013の上方にも容易に成膜することが
できる。また、DLC膜は酸素に対するブロッキング効果が高く、発光層1013の酸化
を抑制することが可能である。そのため、この後に続く封止工程を行う間に発光層101
3が酸化するといった問題を防止できる。
シール材1017としては特に限定されず、代表的には可視光硬化性、紫外線硬化性ま
たは熱硬化性の樹脂を用いるのが好ましい。本実施例では熱硬化性のエポキシ樹脂を用い
る。また、本実施例においてカバー材1021はガラス基板や石英基板やプラスチック基
板(プラスチックフィルムも含む)や可撓性基板の両面に炭素膜(好ましくはDLC膜ま
たはCN膜)を形成したものを用いる。炭素膜以外にもアルミ膜(AlON、AlN、A
lOなど)、SiNなどを用いることができる。こうして図6に示すような構造の両面出
射型の発光表示装置が完成する。
本実施例では光が発光表示装置両面から出射する両面出射型を示したが、片面出射型で
もよい。陰極1014側のみから光を出射する場合、画素電極353は陽極に相当し反射
性を有する金属膜であり、反射性を有する金属膜としては、陽極として機能させるために
白金(Pt)や金(Au)といった仕事関数の高い金属膜を用いる。また、これらの金属
は、高価であるため、アルミニウム膜やタングステン膜といった適当な金属膜上に積層し
、少なくとも最表面に白金もしくは金が露出するような画素電極としても良い。また、陰
極1014は膜厚の薄い(好ましくは10〜50nm)金属膜であり、陰極として機能さ
せるために金属膜仕事関数の小さい周期表の1族もしくは2族に属する元素を含む材料(
例えば、Al、Ag、Li、Ca、またはこれらの合金MgAg、MgIn、AlLi、
CaF2、またはCaNなど)を用いる。さらに、陰極1014に積層して陰極1014
である酸化物導電膜(代表的にはITO膜)を設ける。この場合、発光素子から発した光
は、画素電極353で反射され、陰極1014を透過して出射される。
画素電極353側のみから光を出射する場合、陽極に相当する画素電極353には透明
導電膜を用いる。透明導電膜としては、酸化インジウムと酸化スズとの化合物、酸化イン
ジウムと酸化亜鉛との化合物、酸化亜鉛、酸化スズまたは酸化インジウムを用いることが
できる。また、陰極1014はAl、Ag、Li、Ca、またはこれらの合金MgAg、
MgIn、AlLiからなる金属膜(膜厚50nm〜200nm)を用いることが好まし
い。この場合、発光素子から発した光は、画素電極353を透過して基板300側から出
射される。
また、本実施例では、本発明のドーピング方法、ドーピング装置を用いて作製される半
導体素子を発光素子を用いた発光表示装置に適用するが、本発明の半導体素子は、液晶を
用いた液晶表示装置にも適用できる。いずれの場合でも、本発明により所望の特性を有す
る信頼性の高い表示装置を歩どまりよく作製することができる。
なお、絶縁物1012を形成した後、パッシベーション膜を形成するまでの工程をマル
チチャンバー方式(またはインライン方式)の成膜装置を用いて、大気解放せずに連続的
に処理することは有効である。また、さらに発展させてカバー材1021を貼り合わせる
工程までを大気解放せずに連続的に処理することも可能である。
さらに、ゲート電極に絶縁膜を介して重なる不純物領域を設けることによりホットキャ
リア効果に起因する劣化に強いnチャネル型TFTを形成することができる。そのため、
信頼性の高い表示装置を実現できる。
また、本実施例では画素部と駆動回路の構成のみ示しているが、本実施例の製造工程に
従えば、その他にも信号分割回路、D/Aコンバータ、オペアンプ、γ補正回路などの論
理回路を同一の絶縁体上に形成可能であり、さらにはメモリやマイクロプロセッサをも形
成しうる。
本発明により所望の特性を有する信頼性の高い表示装置を、適正なドーピング装置、ド
ーピング方法により作製することができる。また、本発明のドーピング装置、ドーピング
方法は、非破壊かつ簡便な測定方法により、キャリア濃度及びその導電型の情報をフィー
ドバックできる。よって、発光表示装置または液晶表示装置などの表示装置を歩留まりよ
く作製することができる。
本発明を適用して、様々な表示装置(アクティブマトリクス型表示装置、アクティブマ
トリクス型EC表示装置)を作製することができる。即ち、それら表示装置を表示部に組
み込んだ様々な電子機器に本発明を適用できる。
その様な電子機器としては、ビデオカメラ、デジタルカメラ、プロジェクター、ヘッド
マウントディスプレイ(ゴーグル型ディスプレイ)、カーナビゲーション、カーステレオ
、パーソナルコンピュータ、携帯情報端末(モバイルコンピュータ、携帯電話または電子
書籍等)などが挙げられる。それらの例を図7及び図8に示す。
図7(A)はパーソナルコンピュータであり、本体3001、画像入力部3002、表
示部3003、キーボード3004等を含む。本発明により作製される表示装置を表示部
3003に適用することで、本発明のパーソナルコンピュータが完成する。
図7(B)はビデオカメラであり、本体3101、表示部3102、音声入力部310
3、操作スイッチ3104、バッテリー3105、受像部3106等を含む。本発明によ
り作製される表示装置を表示部3102に適用することで、本発明のビデオカメラが完成
する。
図7(C)はモバイルコンピュータ(モービルコンピュータ)であり、本体3201、
カメラ部3202、受像部3203、操作スイッチ3204、表示部3205等を含む。
本発明により作製される表示装置を表示部3205に適用することで、本発明のモバイル
コンピュータが完成する。
図7(D)はゴーグル型ディスプレイであり、本体3301、表示部3302、アーム
部3303等を含む。表示部3302は基板として可撓性基板を用いており、表示部33
02を湾曲させてゴーグル型ディスプレイを作製している。また軽量で薄いゴーグル型デ
ィスプレイを実現している。本発明により作製される表示装置を表示部3302に適用す
ることで、本発明のゴーグル型ディスプレイが完成する。
図7(E)はプログラムを記録した記録媒体(以下、記録媒体と呼ぶ)を用いるプレー
ヤーであり、本体3401、表示部3402、スピーカ部3403、記録媒体3404、
操作スイッチ3405等を含む。なお、このプレーヤーは記録媒体としてDVD(Dig
ital Versatile Disc)、CD等を用い、音楽鑑賞や映画鑑賞やゲー
ムやインターネットを行うことができる。本発明により作製される表示装置を表示部34
02に適用することで、本発明の記録媒体が完成する。
図7(F)はデジタルカメラであり、本体3501、表示部3502、接眼部3503
、操作スイッチ3504、受像部(図示しない)等を含む。本発明により作製される表示
装置を表示部3502に適用することで、本発明のデジタルカメラが完成する。
図8(A)は携帯電話であり、本体3901、音声出力部3902、音声入力部390
3、表示部3904、操作スイッチ3905、アンテナ3906等を含む。本発明により
作製される表示装置を表示部3904に適用することで、本発明の携帯電話が完成する。
図8(B)は携帯書籍(電子書籍)であり、本体4001、表示部4002、4003
、記憶媒体4004、操作スイッチ4005、アンテナ4006等を含む。本発明により
作製される表示装置は表示部4002、4003に適用することで、本発明の携帯書籍が
完成する。
図8(C)はディスプレイであり、本体4101、支持台4102、表示部4103等
を含む。表示部4103は可撓性基板を用いて作製されており、軽量で薄いディスプレイ
を実現できる。また、表示部4103を湾曲させることも可能である。本発明により作製
される表示装置を表示部4103に適用することで、本発明のディスプレイが完成する。
以上の様に、本発明の適用範囲は極めて広く、さまざまな分野の電子機器に適用するこ
とが可能である。

Claims (4)

  1. ドーピングする手段を有するドーピングチャンバー、接触角測定室、解析装置及びコントロール装置を有するドーピング装置を用いた半導体素子の作製方法であって、
    基板上に半導体層を形成する第1の工程と、
    前記ドーピングチャンバーにおいて、前記半導体層に不純物元素をドーピングする第2の工程と、
    前記接触角測定室において、前記不純物元素がドーピングされた前記半導体層の表面に水を滴下する第3の工程と、
    前記接触角測定室において、前記半導体層の表面の前記水の接触角を測定し、解析装置により、測定された前記接触角から前記半導体層のキャリア濃度を判定する第4の工程と、
    前記判定の結果に基づいて決定された前記不純物の量を、前記コントロール装置を介して前記ドーピングする手段にフィードバックすることで、前記半導体層に前記量の前記不純物をドーピングする第5の工程と、を有し、
    前記キャリア濃度が所望の濃度となるまで、前記第3の工程乃至前記第5の工程を繰り返すことを特徴とする半導体素子の作製方法。
  2. 請求項1において、前記不純物元素は砒素、硼素、又は燐であることを特徴とする半導体素子の作製方法。
  3. 請求項1又は2において、前記ドーピング装置が有する前処理室において、前記第2の工程と前記第3の工程との間に、前記半導体層の表面を露出させる工程を有することを特徴とする半導体素子の作製方法。
  4. 請求項3において、前記半導体層の表面を露出させる工程は、フッ酸(HF)で前記半導体層の表面に形成された酸化膜を除去する工程を有することを特徴とする半導体素子の作製方法。
JP2010229759A 2003-08-08 2010-10-12 半導体素子の作製方法 Expired - Fee Related JP5216831B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010229759A JP5216831B2 (ja) 2003-08-08 2010-10-12 半導体素子の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003290795 2003-08-08
JP2003290795 2003-08-08
JP2010229759A JP5216831B2 (ja) 2003-08-08 2010-10-12 半導体素子の作製方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2004229299A Division JP2005093992A (ja) 2003-08-08 2004-08-05 ドーピング装置及びドーピング方法、並びに薄膜トランジスタの作製方法

Publications (2)

Publication Number Publication Date
JP2011049577A true JP2011049577A (ja) 2011-03-10
JP5216831B2 JP5216831B2 (ja) 2013-06-19

Family

ID=34114139

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010229759A Expired - Fee Related JP5216831B2 (ja) 2003-08-08 2010-10-12 半導体素子の作製方法

Country Status (3)

Country Link
US (3) US7250312B2 (ja)
JP (1) JP5216831B2 (ja)
CN (1) CN1581429B (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7250312B2 (en) * 2003-08-08 2007-07-31 Semiconductor Energy Laboratory Co., Ltd. Doping method and method for fabricating thin film transistor
EP1729109A1 (en) * 2005-06-02 2006-12-06 Maurice E. Müller Institut Method and equipment for the determination of surfactant concentrations in aqueous solutions by determining contact angle.
KR100700494B1 (ko) * 2005-08-25 2007-03-28 삼성에스디아이 주식회사 박막트랜지스터 및 그 제조 방법
US20070224840A1 (en) * 2006-03-21 2007-09-27 Varian Semiconductor Equipment Associates, Inc. Method of Plasma Processing with In-Situ Monitoring and Process Parameter Tuning
CN100511623C (zh) * 2007-08-20 2009-07-08 中国科学院光电技术研究所 一种测量半导体掺杂浓度的方法
DE102010017155B4 (de) * 2010-05-31 2012-01-26 Q-Cells Se Solarzelle
CN103943531A (zh) * 2014-04-22 2014-07-23 上海华力微电子有限公司 在线监控锗硅工艺中自掺杂硼浓度的方法
CN111883420A (zh) * 2020-08-05 2020-11-03 中国科学院半导体研究所 提高晶硅表层掺磷、掺硼激活率的热扩散方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08172067A (ja) * 1994-03-25 1996-07-02 Nippon Telegr & Teleph Corp <Ntt> 半導体基板の処理方法
JPH1119436A (ja) * 1997-05-08 1999-01-26 Takasago Thermal Eng Co Ltd フィルタ及びその製造方法,清浄装置
JPH1123498A (ja) * 1997-07-09 1999-01-29 Nec Corp 二次イオン質量分析方法
JPH11162967A (ja) * 1997-09-26 1999-06-18 Sanyo Electric Co Ltd 半導体装置の製造方法及び半導体装置
JPH11354801A (ja) * 1998-06-04 1999-12-24 Toshiba Corp 多結晶半導体の製造方法
JP2001308009A (ja) * 2000-02-15 2001-11-02 Matsushita Electric Ind Co Ltd 非単結晶膜、非単結晶膜付き基板、その製造方法及びその製造装置並びにその検査方法及びその検査装置並びにそれを用いた薄膜トランジスタ、薄膜トランジスタアレイ及び画像表示装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3645631A (en) * 1970-05-05 1972-02-29 Gte Sylvania Inc Apparatus and method for measuring the carrier concentration of semiconductor materials
US5723383A (en) * 1994-03-25 1998-03-03 Nippon Telegraph And Telephone Corporation Semiconductor substrate treatment method
JPH0878439A (ja) * 1994-09-05 1996-03-22 Mitsubishi Electric Corp 半導体装置の製造方法
JPH10125753A (ja) * 1996-09-02 1998-05-15 Murata Mfg Co Ltd 半導体のキャリア濃度測定方法、半導体デバイス製造方法及び半導体ウエハ
US6244575B1 (en) * 1996-10-02 2001-06-12 Micron Technology, Inc. Method and apparatus for vaporizing liquid precursors and system for using same
CN1128650C (zh) * 1997-01-31 2003-11-26 高砂热学工业株式会社 空气净化装置、空气过滤器及其制造方法
US6690084B1 (en) * 1997-09-26 2004-02-10 Sanyo Electric Co., Ltd. Semiconductor device including insulation film and fabrication method thereof
US6049220A (en) * 1998-06-10 2000-04-11 Boxer Cross Incorporated Apparatus and method for evaluating a wafer of semiconductor material
US6208154B1 (en) * 1998-08-10 2001-03-27 Advanced Micro Devices, Inc. Method of determining the doping concentration across a surface of a semiconductor material
EP1185841B1 (en) * 1999-04-13 2004-11-17 Icos Vision Systems N.V. Measuring positions or coplanarity of contact elements of an electronic component with a flat illumination and two cameras
TW466558B (en) * 1999-09-30 2001-12-01 Purex Co Ltd Method of removing contamination adhered to surfaces and apparatus used therefor
CN1397089A (zh) * 2000-02-15 2003-02-12 松下电器产业株式会社 非单晶薄膜、带非单晶薄膜的衬底、其制造方法及其制造装置、以及其检查方法及其检查装置、以及利用该非单晶薄膜的薄膜晶体管、薄膜晶体管阵列及图像显示装置
US7426067B1 (en) * 2001-12-17 2008-09-16 Regents Of The University Of Colorado Atomic layer deposition on micro-mechanical devices
US7250312B2 (en) * 2003-08-08 2007-07-31 Semiconductor Energy Laboratory Co., Ltd. Doping method and method for fabricating thin film transistor
US7158896B1 (en) * 2004-11-01 2007-01-02 Advanced Micro Devices, Inc. Real time immersion medium control using scatterometry

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08172067A (ja) * 1994-03-25 1996-07-02 Nippon Telegr & Teleph Corp <Ntt> 半導体基板の処理方法
JPH1119436A (ja) * 1997-05-08 1999-01-26 Takasago Thermal Eng Co Ltd フィルタ及びその製造方法,清浄装置
JPH1123498A (ja) * 1997-07-09 1999-01-29 Nec Corp 二次イオン質量分析方法
JPH11162967A (ja) * 1997-09-26 1999-06-18 Sanyo Electric Co Ltd 半導体装置の製造方法及び半導体装置
JPH11354801A (ja) * 1998-06-04 1999-12-24 Toshiba Corp 多結晶半導体の製造方法
JP2001308009A (ja) * 2000-02-15 2001-11-02 Matsushita Electric Ind Co Ltd 非単結晶膜、非単結晶膜付き基板、その製造方法及びその製造装置並びにその検査方法及びその検査装置並びにそれを用いた薄膜トランジスタ、薄膜トランジスタアレイ及び画像表示装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JPN6013007822; Yasuhiro Sato and Masahiko Maeda: 'Study of HF-Treated Heavily-Doped Si Surface Using Contact Angle Measurements' Jpn. J. Appl. Phys. Vol. 33, 1994, pp. 6508-6513 *

Also Published As

Publication number Publication date
US7713761B2 (en) 2010-05-11
US7980198B2 (en) 2011-07-19
CN1581429B (zh) 2014-09-24
US20070224711A1 (en) 2007-09-27
JP5216831B2 (ja) 2013-06-19
CN1581429A (zh) 2005-02-16
US20050032341A1 (en) 2005-02-10
US20100197049A1 (en) 2010-08-05
US7250312B2 (en) 2007-07-31

Similar Documents

Publication Publication Date Title
JP5216831B2 (ja) 半導体素子の作製方法
US10270056B2 (en) Display device and method of manufacturing thereof
KR101165277B1 (ko) 반도체 디바이스, 디스플레이 디바이스, 및 발광 디바이스
US8642406B2 (en) Semiconductor device and method for manufacturing the same
US7576485B2 (en) Image display device with narrow frame
KR101015181B1 (ko) 박막트랜지스터 제조방법
KR101438379B1 (ko) 결정성 반도체막의 제조방법 및 박막트랜지스터의 제조방법
JP4520226B2 (ja) 表示装置及び表示装置の作製方法
US7358165B2 (en) Semiconductor device and method for manufacturing semiconductor device
JP2002359246A (ja) 配線およびその作製方法、並びに配線基板およびその作製方法
US20050258426A1 (en) Organic light emitting display device
JP2005093992A (ja) ドーピング装置及びドーピング方法、並びに薄膜トランジスタの作製方法
JP2004279824A (ja) 表示装置

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130226

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130304

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160308

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160308

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees