JPH0325607A - シリアルインターフェースにおけるリセット方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はシリアルインターフェースのハードウェアリセ
ット方式に関する。

〔従来の技術〕

従来、この種のシリアルインターフェースのリセット方
式は、接続されている装置全体に同時にハードウェアリ
セットをかけるようになっている。

〔発明が解決しようとする課題〕

上述した従来のリセット方式は、接続されている装置全
部に同時にハードウェアリセットをかけるようになって
いるので、１台の装置がストール等で障害が発生した場
合、復旧させる為にハードウェアリセットをかけると、
他の正常な装置にもハードウェアリセットがかかってし
まうという欠点がある。

〔課題を解決するための手段〕

本発明のシリアルインターフェースのリセット方式は、
シリアルインターフェースラインの中にハードウエアセ
ット信号ラインｌ本とリセットする装置を指定する為の
制御信号ライン１本を有している。この制御信号ライン
に出すパルスの数によりリセットする装置を指定し、ハ
ードウェアリセット信号ラインにリセット信号を出すこ
とにより、指定した装置にのみハードウェアリセットを
かけるものである。

〔実施例〕

次に本発明について図面を参照して説明する。

第１図は本発明の一実施例を示すブロック図である。

主装置ａはパルス発生部１とリセット信号発生部２を持
っており、パルス発生部１は制御信号ライン３を通して
端末装置ｂ，ｃのパルス数識別部５　ｂ，　５　ｃに継
がっている。

リセット信号発生部２はリセット信号ライン４を通して
端末装置ｂ，ｃのリセット信号制御部６　ｂ，　６　ｃ
に継がっている。

端末装置ｂのパルス数識別部５ｂにはパルス数２を、端
末装置Ｃのパルス数識別部５Ｃにはパルス数３をセット
しておく。

主装置ａから端末装置ｂをリセットしたい場合には、パ
ルス発生部ｌにて２個のパルスを制御信号ライン３上に
出す。

端末装置ｂ，ｃはパルス数識別部５　ｂ，　５　ｃにて
制御信号ライン３上の乗ってくるパルスの数をカウント
して自身にセットされている数と比較を行う。この場合
制御信号ライン３上には２個のパルスが乗ってくるので
、端末装置ｂのパルス数識別部５ｂは自分が選ばれたと
判断してリセット許可信号７ｂを許可側にし、端末装置
Ｃのパルス数識別部５Ｃは自分は選ばれていないと判断
してリセット許可信号７ｃを不可のままにする。

この状態で主装置ａのリセット信号発生部２にてリセッ
トパルスをリセット信号ライン４上に出すと、リセット
許可信号７ｂが許可側になっているリセット信号制御部
６ｂは、リセットパルスを受けてハードウェアリセット
信号９ｂを出力し、端末装置ｂはリセットされる。

リセット許可信号７Ｃが不可側になっているリセット信
号制御部６ｃは、リセットパルスを受けテモハードウェ
アリセット信号９Ｃを出力しないので、端末装置Ｃはリ
セットされない。リセット信号制御部５　ｂ，　６　ｃ
はリセットパルス受信後、識別部クリア信号８　ｂ，　
８　ｃを出力し、パルス数識別部５　ｂ，　５　ｃをク
リアし、リセット許可信号７　ｂ，　７　ｃを不可側に
する。以上で端末装置ｂをリセットする動作が完了する
。

端末装置Ｃをリセットしたい場合には、３個のパルスを
制御信号ライン３上に３個のパルスを出せば、リセット
許可信号７ｃが許可側になり、その後リセットパルスを
リセット信号ライン４に出せば端末装置Ｃのみがリセッ
トされる。

第２図は各信号の動きを説明するためのタイムチャート
である。

〔発明の効果〕

以上説明したように本発明は、２つの信号ラインにより
複数の装置を個別にリセットできる効果があり、また単
純な回路（カウンタ，フリップフロップおよびゲート〉
で実現できる効果がある。

５　ｂ，　５　ｃ・・・・・・パルス数識別部、６　ｂ
，　６ｃ・・・・・・リセット信号制御部、７ｂ，．？
ｃ・・・・・・リセット許可信号、８　ｂ，　８　ｃ・
・・・・・識別部クリア信号、９ｂ，９ｃ・・・・・・
ハードウェアリセット信号。

Claims (1)

【特許請求の範囲】
1. 複数の装置が接続されている１本のシリアルインターフ
   ェースのリセット方式において、複数の装置から１台の
   装置を選択してハードウェアリセットをかけることを特
   徴とするシリアルインターフェースのリセット方式。