JPS59703A - シ−ケンス制御方式 - Google Patents
シ−ケンス制御方式Info
- Publication number
- JPS59703A JPS59703A JP11114382A JP11114382A JPS59703A JP S59703 A JPS59703 A JP S59703A JP 11114382 A JP11114382 A JP 11114382A JP 11114382 A JP11114382 A JP 11114382A JP S59703 A JPS59703 A JP S59703A
- Authority
- JP
- Japan
- Prior art keywords
- sequence control
- microprocessor
- control information
- information
- sequence
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Programmable Controllers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の技術分野
本発明は、マイクロブロセツ９′により被制御袋（１）
置を即時応答でシーケンシアル制御するシーケンス制御
方式に関するものである。
方式に関するものである。
従来技術と問題点
マイクロプロセッサにより各種の被制御装置をシーケン
シアル制御する場合、被制御装置からの応答情報により
マイクロプロセッサに割込のが行われ、マイクロプロセ
ッサでは、その割込めに対して割込解析、プログラムに
よる応答情報解析、その解析結果により次のシーケンス
制御情報の作成等のステップを必要とするものであるか
ら、次のシーケンス制御情報を被制御装置に送出する為
に要する時間が長い（数百〜数千μｓｅｃ稈度）もので
あり、即時応答（数＋１Ｉｓｅｃ、以内）を要求される
場合には適用することができなか−った。
シアル制御する場合、被制御装置からの応答情報により
マイクロプロセッサに割込のが行われ、マイクロプロセ
ッサでは、その割込めに対して割込解析、プログラムに
よる応答情報解析、その解析結果により次のシーケンス
制御情報の作成等のステップを必要とするものであるか
ら、次のシーケンス制御情報を被制御装置に送出する為
に要する時間が長い（数百〜数千μｓｅｃ稈度）もので
あり、即時応答（数＋１Ｉｓｅｃ、以内）を要求される
場合には適用することができなか−った。
発明の目的
本発明は、即時応答を要求されるシーケンシアル制御に
於ても、容易にマイクロプロセッサにより被制御装置を
制御し得るようにすることを目的とするものである。以
下実施例について詳細に説明する。
於ても、容易にマイクロプロセッサにより被制御装置を
制御し得るようにすることを目的とするものである。以
下実施例について詳細に説明する。
（２）
発明の実施例
第１図に示すように、マイク！：１プロセッザＩにより
複数の被制御装置２をシーケンシアル制御する場合、従
来は、前述の如く被制御装置からの応答情報によりマイ
クロプロセッサｌに割込みが行われ、割込解析等により
次のシーケンス制御情報が被制御装置２に送出されるも
のであった。即ち従来のシーケンス制御はソフトツェア
によるものであった。
複数の被制御装置２をシーケンシアル制御する場合、従
来は、前述の如く被制御装置からの応答情報によりマイ
クロプロセッサｌに割込みが行われ、割込解析等により
次のシーケンス制御情報が被制御装置２に送出されるも
のであった。即ち従来のシーケンス制御はソフトツェア
によるものであった。
これに対して、本発明は、簡単なハードウェアを付加し
７て即時応答制御を可能としたものであって、第２図は
、本発明の実施例の要部ブロック図である。同図に於て
、１はマイクロプロセッサ、２は被制御装置、３はソー
ケンス制御部、４１〜４ｎはシーケンス制御情報レジス
タ、５は割込制御回路、６はアドレスバス、７はデータ
バスである。マイクロプロセッサｌのプログラム制御に
より被制御装置２をシーケンシアル制御する為のシーケ
ンス制御情報を作成し、アドレスバス６で順次シーケン
ス制御情報レジスタ４１〜４ｎを指定（３） して、データバス７を介してシーケンス制御情報をセッ
トする。
７て即時応答制御を可能としたものであって、第２図は
、本発明の実施例の要部ブロック図である。同図に於て
、１はマイクロプロセッサ、２は被制御装置、３はソー
ケンス制御部、４１〜４ｎはシーケンス制御情報レジス
タ、５は割込制御回路、６はアドレスバス、７はデータ
バスである。マイクロプロセッサｌのプログラム制御に
より被制御装置２をシーケンシアル制御する為のシーケ
ンス制御情報を作成し、アドレスバス６で順次シーケン
ス制御情報レジスタ４１〜４ｎを指定（３） して、データバス７を介してシーケンス制御情報をセッ
トする。
このシーケンス制御情報のセット終了により、シーケン
ス制御情報レジスタ４１に書込んだ第１のシーケンス制
御情報（ａｌが被制御装置３に送出される。これに対し
て被制御装置２からの応答情報（ｂｌがシーケンス制御
部３に加えられると、制御信号＋＋＋によりシーケンス
制御情報レジスタ４２から第２のシトケンス制御情報（
Ｃ）が被制御装置２に送出される。この第２のシーケン
ス制御情報（Ｃ１に対する応答情報ｆｄ＋が被制御装置
２からシーケンス制御部３に加えられると、制御信号（
Ｊｌによりシーケンス制御情報レジスタ４３から第３の
シーケンス制御情報（ｅｌが送出される。この第３のシ
ーケンス制御情報（ｅｌに対する応答情報（「）が、被
制御装置２からシーケンス制御部３に加えられると、制
御信号ｆｋｌにより次のシーケンス制御情報が被制御装
置２に送出される。最後のシーケンス制御情報レジスタ
４ｎから第ｎのシーケンス制御情報（ｇｌが送出され、
それに対する応答情報（ｈｌが送出されると、（Ａ
） 割込制御回路５はマイクロプロセッサ１に割込信号（ｑ
）を送出する。
ス制御情報レジスタ４１に書込んだ第１のシーケンス制
御情報（ａｌが被制御装置３に送出される。これに対し
て被制御装置２からの応答情報（ｂｌがシーケンス制御
部３に加えられると、制御信号＋＋＋によりシーケンス
制御情報レジスタ４２から第２のシトケンス制御情報（
Ｃ）が被制御装置２に送出される。この第２のシーケン
ス制御情報（Ｃ１に対する応答情報ｆｄ＋が被制御装置
２からシーケンス制御部３に加えられると、制御信号（
Ｊｌによりシーケンス制御情報レジスタ４３から第３の
シーケンス制御情報（ｅｌが送出される。この第３のシ
ーケンス制御情報（ｅｌに対する応答情報（「）が、被
制御装置２からシーケンス制御部３に加えられると、制
御信号ｆｋｌにより次のシーケンス制御情報が被制御装
置２に送出される。最後のシーケンス制御情報レジスタ
４ｎから第ｎのシーケンス制御情報（ｇｌが送出され、
それに対する応答情報（ｈｌが送出されると、（Ａ
） 割込制御回路５はマイクロプロセッサ１に割込信号（ｑ
）を送出する。
又各シーケンス制御情報レジスタ４１〜４ｎは各シーケ
ンス完了信号（（２）〜（ｐｌを割込制御回路５に送出
するものであるから、割込制御回路５にシーケンス監視
機能を設＆Ｊて、シーケンス制御が正しく行われている
か否かを監視するようにすることができる。なおこのシ
ーケンス完了信号ｔｍ＋〜（ρ）をマイクロプロセ・刈
す１に割込制御回路５を介して転送することにより、マ
イクロプロセッサ１に於てシーケンス制御の監視を行う
こともできる。
ンス完了信号（（２）〜（ｐｌを割込制御回路５に送出
するものであるから、割込制御回路５にシーケンス監視
機能を設＆Ｊて、シーケンス制御が正しく行われている
か否かを監視するようにすることができる。なおこのシ
ーケンス完了信号ｔｍ＋〜（ρ）をマイクロプロセ・刈
す１に割込制御回路５を介して転送することにより、マ
イクロプロセッサ１に於てシーケンス制御の監視を行う
こともできる。
一連のシーケンス制御の終了により割込制御回路５から
割込信号ｆｑｌがマイクロプロセッサ１に送出されるの
で、マイクロプロセッサ１は次のプログラム制御により
シーケンス制御情報を作成し、シーケンス制御情報レジ
スタ４１〜４ｎにセットし、前述の制御を繰り返すこと
になる。
割込信号ｆｑｌがマイクロプロセッサ１に送出されるの
で、マイクロプロセッサ１は次のプログラム制御により
シーケンス制御情報を作成し、シーケンス制御情報レジ
スタ４１〜４ｎにセットし、前述の制御を繰り返すこと
になる。
前述の如く、被制御装置２からの応答情報により、シー
ケンス制御情報レジスタ群からシーケンス制御情報が直
ちに送出されるから、即時応答側（５） 一嶋ノ 御が可能となる。
ケンス制御情報レジスタ群からシーケンス制御情報が直
ちに送出されるから、即時応答側（５） 一嶋ノ 御が可能となる。
発明の効果
以−ヒ説明したように、本発明は、マイクロプロセッサ
１のプログラム制御で作成したシーケンス制御情報をシ
ーケンス制御情報レジスタ群にセットし、シーケンス制
御情報レジスタ群からシーケンス制御情報を被制御装置
２に送出し、その被制御装Ｗ２からの応答情報を受信す
ることにより、シーケンス制御情報レジスタ群から次の
シーケンス制御情報を送出することを繰り返し、最後の
シーケンス制御情報を送出して、その応答情報を受信す
ると、マイクロプロセッサｌに割込信号を送出するもの
であり、各シーケンス毎にマイクロプロセッサｌが割込
解析等の処理を行うことなく、応答情報に対して直ちに
次のシーケンス制御情報を送出することができるものと
なり、簡単な構成で即時応答制御が可能となる利点があ
る。
１のプログラム制御で作成したシーケンス制御情報をシ
ーケンス制御情報レジスタ群にセットし、シーケンス制
御情報レジスタ群からシーケンス制御情報を被制御装置
２に送出し、その被制御装Ｗ２からの応答情報を受信す
ることにより、シーケンス制御情報レジスタ群から次の
シーケンス制御情報を送出することを繰り返し、最後の
シーケンス制御情報を送出して、その応答情報を受信す
ると、マイクロプロセッサｌに割込信号を送出するもの
であり、各シーケンス毎にマイクロプロセッサｌが割込
解析等の処理を行うことなく、応答情報に対して直ちに
次のシーケンス制御情報を送出することができるものと
なり、簡単な構成で即時応答制御が可能となる利点があ
る。
第１図はマイクロプロセラジーと被制御装置との説明図
、第２図は本発明の実施例の要部ブしノック（６） 図である。 ■はマイクロプロセッサ、２は被制御装置、３はシーケ
ンス制御部、４１〜４ｎはシーケンス制御情報レジスフ
、５は割込制御回路、６はアドレスバス、７はデータバ
スである。 特許出願人 富士通株式会社 代理人弁理士 玉蟲久五部 外３名 （７）
、第２図は本発明の実施例の要部ブしノック（６） 図である。 ■はマイクロプロセッサ、２は被制御装置、３はシーケ
ンス制御部、４１〜４ｎはシーケンス制御情報レジスフ
、５は割込制御回路、６はアドレスバス、７はデータバ
スである。 特許出願人 富士通株式会社 代理人弁理士 玉蟲久五部 外３名 （７）
Claims (1)
- マイクロプロセッサにより被制御装置をシーケンシアル
制御する方式に於て、シーケンス制御情報レジスタ群と
割込制御回路とからなるシーケンス制御部を設け、前記
マイクロプロセッサのプログラム制御により作成したシ
ーケンス制御情報を前記シーケンス制御情報レジスタ群
にセットし、前記被制御装置が前記シーケンス制御情報
に対する応答情報を前記シーケンス制御部に送出するこ
とにより、該シーケンス制御部は次のシーケンス制御情
報を前記シーケンス制御情報レジスタ群から前記被制御
装置に送出し、所定のソーケンス制御の終了により前記
割込制御回路から前記マイクロプロセッサに割込信号を
送出することを特徴とするシーケンス制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11114382A JPS59703A (ja) | 1982-06-28 | 1982-06-28 | シ−ケンス制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11114382A JPS59703A (ja) | 1982-06-28 | 1982-06-28 | シ−ケンス制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59703A true JPS59703A (ja) | 1984-01-05 |
Family
ID=14553542
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11114382A Pending JPS59703A (ja) | 1982-06-28 | 1982-06-28 | シ−ケンス制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59703A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4467384A (en) * | 1982-02-10 | 1984-08-21 | Mitsubishi Denki Kabushiki Kaisha | Protective device for DC regulated power supplies for superconducting magnet coils |
-
1982
- 1982-06-28 JP JP11114382A patent/JPS59703A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4467384A (en) * | 1982-02-10 | 1984-08-21 | Mitsubishi Denki Kabushiki Kaisha | Protective device for DC regulated power supplies for superconducting magnet coils |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59703A (ja) | シ−ケンス制御方式 | |
| JP2917275B2 (ja) | Ｃｐｕを有する装置の試験システム | |
| JP3066707B2 (ja) | 処理制御装置 | |
| JP2692078B2 (ja) | 情報処理装置 | |
| JPH04291430A (ja) | プログラムトレース方式 | |
| JPS63109546A (ja) | プログラムデバツグシステム | |
| JPS5899845A (ja) | ベクトル割込マスク方式 | |
| JPS6167126A (ja) | 入出力モニタ分岐装置 | |
| JPH0353370A (ja) | 情報処理装置の並列処理装置 | |
| JPH05224583A (ja) | プラントシミュレーション装置 | |
| JPS63216162A (ja) | デバツグ方式 | |
| JPS6151258A (ja) | 制御装置間インタ−フエ−ス | |
| JPH0341542A (ja) | 周辺制御装置 | |
| JPH01240049A (ja) | 信号シミュレーション方式 | |
| JPS60204062A (ja) | マルチデ−タ処理システム | |
| JPS6053358A (ja) | ポ−リング制御方法 | |
| JPS62107355A (ja) | デ−タ処理装置 | |
| JPS62243039A (ja) | 分散制御式交換機のプロセツサ状態監視方式 | |
| JPS62204354A (ja) | 入出力命令制御方式 | |
| JPS58175067A (ja) | デ−タ処理システム | |
| JPH03218553A (ja) | Ｄｍａ伝送データ受信装置 | |
| JPH02165364A (ja) | 入出力画面メンテナンス処理方式 | |
| JPS584477A (ja) | 複数演算器のポインタによる制御方式 | |
| JPS581224A (ja) | デイスプレイ制御方式 | |
| JPH0495116A (ja) | コンピュータ間のデータ転送装置 |