JPH07297414A

JPH07297414A - 半導体装置とその製造方法

Info

Publication number: JPH07297414A
Application number: JP8613694A
Authority: JP
Inventors: Akihiko Osawa; 明彦大澤; Masanobu Tsuchiya; 政信土谷; Yoshiaki Baba; 嘉朗馬場
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1994-04-25
Filing date: 1994-04-25
Publication date: 1995-11-10

Abstract

(57)【要約】【構成】本発明においては、結晶欠陥３１を幾つかに分
割し、それぞれの形成位置を素子の縦方向に対し差を持
たせて形成する。またこの結晶欠陥３１の形成位置は、
ＰＮ接合の界面から少数キャリアの拡散長以内の位置に
形成し、少数キャリアをそのライフタイム内に捕獲す
る。【効果】本発明によれば、素子内に結晶欠陥を通過する
ことのない電流路が確保されるために、素子のオン抵抗
が低減される。また、結晶欠陥はＰＮ接合界面より少数
キャリアの拡散長離して形成されることにより、スイッ
チング速度が向上しリーク電流が低減できる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は半導体装置とその製造方
法、特に低ライフタイム層を有する高速スイッチング半
導体装置とその製造方法に関する。

【０００２】

【従来の技術】ダイオード等のスイッチング用半導体素
子では、順方向から逆方向へ電圧を切り替えたとき、電
圧が順方向のときに蓄積された過剰少数キャリアの消滅
に一定の時間がかかる。この過剰少数キャリアはスイッ
チング用素子の高速化の障害となっており、少数キャリ
アを短時間で消滅させるため、デバイス中に金や白金を
熱拡散してライフタイムを短縮したり、電子線や中性子
線を照射して、結晶欠陥を形成し再結合中心として作用
させること等により、過剰少数キャリアのライフタイム
の短縮化を図っている。

【０００３】この技術は、本発明者らにより特開平４―
２５２０７８号公報に報告されている。この技術は、半
導体基板中にプロトンが停止する際に、この停止位置付
近に高準位密度の格子欠陥が生じるため、これを低ライ
フタイム層として利用するものであり、素子内の特定の
部分に低ライフタイム層を形成するための結晶欠陥を局
在化させ形成するものである。

【０００４】また、より狭い幅を持つ結晶欠陥の局在化
を可能とすると共に、荷電粒子照射後、高温、長時間の
熱処理を必要としないプロセスにより、従来のプロトン
照射、電子線照射等に比べオン抵抗及びスイッチング速
度が共に向上する技術が、本発明者らにより特開平５―
１０２１６１号公報に報告されている。この技術は従来
用いられていたプロトンを照射する代わりに、ヘリウム
イオン³ Ｈｅ²⁺を照射するものであり、プロトンの照射
に比べ高準位密度の結晶欠陥を形成することができる。

【０００５】しかしながら、いづれの低ライフタイム層
の形成においても、結晶欠陥は素子の基板面に対し平行
な方向に一元的に形成されている。よって素子内の一方
の電極から他方の電極へ流れる電流の電流路を遮って、
結晶欠陥及び低ライフタイム層が存在することとなる。
このため素子の基板間に流れる電流は結晶欠陥が形成さ
れている部分を常に通過することとなる。結晶欠陥は電
流路として考えた場合、その抵抗が高いため、素子のオ
ン抵抗が上昇することとなる。例え、低ライフタイム層
を形成するための結晶欠陥の形成位置を変えたとして
も、素子の内部に一元的に形成されている場合は、基板
間に流れる電流が結晶欠陥内を常に流れることとなるの
で、オン抵抗が上昇することとなる。

【０００６】またＰＮ接合近くに結晶欠陥を形成し、素
子に逆バイアスを印加したとき、ＰＮ接合より広がる空
乏層が結晶欠陥の領域内にも広がり、結晶欠陥内にも大
きな電界がかかることとなる。この結晶欠陥に電界がか
かると、この結晶欠陥がキャリアの発生中心となり、逆
バイアス時にリーク電流が増加する原因となる。これを
防ぐために、結晶欠陥をＰＮ接合より遠ざけて形成する
と少数キャリアが拡散する距離内で、これを捕獲するこ
とができずスイッチング速度が低下し、低ライフタイム
層を形成する効果がなくなる。このように結晶欠陥の形
成位置を決定するには、明確な指標がなく経験的な数値
により決定されていた。

【０００７】

【発明が解決しようとする課題】上記のように従来の低
ライフタイム層の形成においては、低ライフタイム層を
形成するための結晶欠陥が素子の電流路を遮って形成さ
れているために、オン抵抗が上昇するという問題点と、
低ライフタイム層の形成位置を明確な指標なく経験的な
数値によりしか決定していなかったために、結晶欠陥を
最適な位置に形成することが困難であった。

【０００８】本発明においては、上記の問題点を解決す
るために低ライフタイム層を形成するための結晶欠陥
が、素子の基板間に流れる電流の電流路を遮ることのな
い様に形成し、従来の製造方法によって製造されたもの
よりもオン抵抗を減少させることを目的とする。また、
結晶欠陥の形成はその形成位置を経験的な数値によら
ず、その原理的な面から検討し、ある指標を示しこれに
より低ライフタイム層を形成するための結晶欠陥を形成
することを目的とする。

【０００９】

【課題を解決するための手段】上記の目的を達成するた
めに本発明においては、結晶欠陥を幾つかに分割し、そ
れぞれの形成位置を素子の縦方向に対し差を持たせて形
成することにより、電流路が結晶欠陥内を通過すること
がなく確保され、素子のオン抵抗が上昇することを防
ぐ。またこの結晶欠陥の形成位置は、少数キャリアが低
ライフタイム層内に注入されることによって発生する再
結合電流を抑制するために、少数キャリアが拡散し消滅
するまでの距離である、少数キャリアの拡散長という概
念を取り入れ、結晶欠陥をＰＮ接合の界面から少数キャ
リアの拡散長以内の位置に形成し、少数キャリアをその
ライフタイム内に捕獲し、スイッチング速度を向上とリ
ーク電流を低減させる。

【００１０】

【作用】本発明によれば、結晶欠陥を分割し縦方向の距
離に差を持たせて形成することにより、素子内に結晶欠
陥を通過することのない電流路が確保されるために、素
子のオン抵抗が低減される。また、結晶欠陥をＰＮ接合
界面より少数キャリアの拡散長離して形成することによ
り、スイッチング速度の向上とリーク電流の低減が実現
できる。

【００１１】

【実施例】本発明の実施例について図面を参照して説明
する。まず図１（ａ）に示すように、Ｎ型シリコン半導
体基板１１を用意する。この半導体基板１１は比抵抗５
０Ωｍ、厚さ４００μｍ、またフォトルミネッセンス法
の測定結果によれば、少数キャリアの拡散長は約７０μ
ｍである。この半導体基板１１表面上に、膜厚１０００
オングストロームのシリコン酸化膜１２をＣＶＤ法によ
り形成する。次にこのシリコン酸化膜１２上にフォトレ
ジストを形成し、これをパターニングする事により不純
物を注入するためのレジストマスク１３を形成する。

【００１２】続いて図１（ｂ）に示すように半導体基板
１１内にＰ型不純物領域を形成するために、Ｂを加速エ
ネルギー７０ｋｅＶ、ドーズ量１×１０¹⁵ａｔｏｍｓ・
ｃｍ^-2で注入する。次に１１５０℃、４時間のアニール
を行い、注入された不純物を活性化させる。この結果、
Ｂより形成されるＰ型不純物領域２１は、半導体基板１
１の表面より深さ１０μｍの領域まで形成される。次に
フォトレジストを剥離し、膜厚１μｍのＡｌ膜を酸化膜
１２表面上に形成し、これをエッチングする事により表
面電極２２を形成する。次に半導体基板１１の裏面にも
膜厚９０００オングストロームのＡｌ膜を成膜し、裏面
電極２３を形成する。

【００１３】続いて、素子内に低ライフタイム層を形成
するために結晶欠陥を形成する。結晶欠陥は素子内の電
流路が結晶欠陥に遮られることのないように、従来電極
に対し平行に一元的に形成されていたものを、３つに分
割し電極からの距離に差を持たせることにより、結晶欠
陥が遮ることのない電流路を形成する。またこの結晶欠
陥の形成位置は、少数キャリアが低ライフタイム層内に
注入されることによって発生する再結合電流を抑制する
ために、ＰＮ接合界面より拡散する少数キャリアが、消
滅するまでの距離である、少数キャリアの拡散長以内に
結晶欠陥を形成する。

【００１４】よって図１（ｃ）に示すように、低ライフ
タイム層３２を形成するための結晶欠陥３１の形成は、
³ Ｈｅ²⁺の照射を膜厚に差がある金属板３３を介して行
い、この金属板により照射エネルギーを変化させ、結晶
欠陥の形成位置を変化させる。低ライフタイム層３２
は、結晶欠陥３１の中心より上下方向へそれぞれ７０μ
ｍの幅を持って形成される。よって低ライフタイム層３
２を素子内に隙間なく形成するためには、結晶欠陥３１
は上下の方向で、最大１４０μｍ離して形成すると一定
の効果を得ることができる。しかし上記の理由により結
晶欠陥３１はＰＮ接合界面より、少数キャリアの拡散長
である７０μｍ以内の範囲に形成する必要がある。また
電流路を結晶欠陥によって遮られることのないように、
結晶欠陥３１を分割し、それぞれの結晶欠陥３１で半導
体基板１１表面からの距離に差を持つように形成する。

【００１５】よって本実施例においては、結晶欠陥３１
の形成はその中心がＰＮ接合界面より最大離れているも
ので７０μｍ、またＰＮ接合に最も近いものでその中心
がＰＮ接合界面より３４μｍとして形成する。以上の位
置は、低ライフタイム層の効果が最も期待できる位置で
あり、リーク電流の低減とスイッチング速度の向上を実
現するための最適の位置とされる。

【００１６】この結晶欠陥３１と低ライフタイム層３２
の形成位置を説明する断面図を図２（ａ）に示す。図示
するように素子内には結晶欠陥３１が幅３μｍでそれぞ
れ中心の位置がＰＮ接合界面からの距離が３４μｍ、７
０μｍ離れた位置に形成され、また低ライフタイム層３
２はＰＮ接合界面より形成される。

【００１７】また結晶欠陥３１を所望の位置に形成する
ためには、金属板３３の膜厚や寸法と³ Ｈｅ²⁺のドーズ
量及び加速エネルギーを決定する必要がある。本実施例
の場合、ドーズ量１×１０¹²ａｔｏｍｓ・ｃｍ^-2、加速
エネルギー２４ＭｅＶで行う。また金属板３３の膜厚は
図２（ｂ）に示すように、膜厚が厚い部分で２８５μ
ｍ、膜厚が薄い部分で２４３μｍのＡｌ板を用いて行
う。

【００１８】結晶欠陥を形成するためには、例えばプロ
トンによっても実施が可能である。この場合、ドーズ量
７×１０¹²ａｔｏｍｓ・ｃｍ^-2、加速エネルギー４．５
ＭｅＶで行う。また金属板の膜厚は図２（ｃ）に示すよ
うに、膜厚が厚い部分で１２５μｍ、膜厚が薄い部分で
９６μｍのＡｌ板を用いて行う。プロトンの照射によっ
てできる結晶欠陥の幅は１５μｍであり³ Ｈｅ²⁺での幅
に比べ、局在化させて形成するのは困難であるが、ある
程度の効果が期待できる。

【００１９】上記実施例においては³ Ｈｅ²⁺の例につい
て示したがこの他、Ｈ⁺ 、²Ｄ⁺ 、⁴Ｈｅ²⁺、ｅ^- 、Ｐｔ
⁺ 、Ａｕ⁺ の各イオンによっても実施が可能である。こ
れらのイオンによれば結晶欠陥の幅をある程度まで短縮
させることができ、またその濃度を高準位とすることが
できるので、よって効率的な低ライフタイム層の形成が
可能となる。

【００２０】またＡｌ板による金属板の他、ＳｉやＳｉ
Ｏ₂ の各物質によっても照射粒子の加速エネルギーを変
化させることができ実施が可能である。さらにはこれら
の物質を用いず部分的にイオンを照射し、その照射位置
と加速エネルギー及びドーズ量を変化させることによっ
て、結晶欠陥を形成することも可能である。

【００２１】続いて本発明の実施例の効果を示す、スイ
ッチング速度とオン電圧の特性図を、図３に示す。ここ
でオン電圧はオン抵抗と比例関係であるものとする。図
中の従来の構造による特性とは、結晶欠陥をＰＮ接合界
面よりその中心位置を少数キャリアの拡散長である７０
μｍ離して形成したものであり、この結晶欠陥は素子の
電極に平行して一元的に形成された場合の特性である。
図示するように、本実施例における特性が、従来のもの
よりスイッチング速度、オン電圧（オン抵抗）ともに上
回っており、特性が大幅に改善されていることが分か
る。

【００２２】本発明の目的は、素子内に形成する結晶欠
陥に遮られることのない電流路の確保と、少数キャリア
の拡散長以内の範囲で結晶欠陥を形成し低ライフタイム
層を形成することであり、結晶欠陥の形成位置は上記実
施例の他に、結晶欠陥をさらに細かく分割し、その形成
位置を交互に形成したり、或いは本実施例とは逆に中央
の結晶欠陥を、ＰＮ接合界面より最も離して形成するな
どの形態がある。これらを説明するための断面図を図４
（ａ）から（ｃ）に示す。図中の４１は結晶欠陥、４２
は低ライフタイム層である。これらいづれの形態によっ
ても同程度の効果を得ることができる。

【００２３】

【発明の効果】本発明によれば、素子内に結晶欠陥を通
過することのない電流路が確保されるために、素子のオ
ン抵抗が低減される。また、結晶欠陥をＰＮ接合界面よ
り少数キャリアの拡散長離して形成することにより、ス
イッチング速度の向上とリーク電流の低減が実現でき、
さらなる素子の特性の向上が実現できる。

【図面の簡単な説明】

【図１】本発明の実施例の製造工程を説明する断面図。

【図２】本発明の実施例を説明する断面図。

【図３】本実施例のスイッチング速度とオン電圧の特性
図。

【図４】本発明の他の実施例を説明する断面図。

【符号の説明】

１１Ｎ型シリコン半導体基板１２シリコン酸化膜１３レジストマスク２１Ｐ型不純物領域２２表面電極２３裏面電極３１、４１結晶欠陥３２、４２低ライフタイム層３３金属板

Claims

【特許請求の範囲】

【請求項１】半導体基板内に形成された第一導電型及
び第二導電型の領域と、前記第一導電型の領域に接続さ
れた第一電極と、前記第二導電型の領域に接続された第
二電極と、前記半導体基板内に結晶欠陥を有する半導体
装置において、前記結晶欠陥は複数に分割されていることを特徴とする
半導体装置。
【請求項２】請求項１記載の半導体装置において、前記複数に分割された結晶欠陥は、前記第一導電型の領
域と前記第二導電型の領域との界面から前記半導体基板
の少数キャリアの拡散長離れた位置までの範囲内に中心
を持つことを特徴とする半導体装置。
【請求項３】請求項１記載の半導体装置において、前記複数に分割された結晶欠陥は、前記半導体基板内の
前記第一導電型の領域と前記第二導電型の領域との界面
と実質的に平行な方向に間隙なく段差を有して形成され
ていることを特徴とする半導体装置。
【請求項４】請求項１記載の半導体装置において、前記分割された結晶欠陥の間の領域に、前記第一及び第
二の電極間の主電流経路を有することを特徴とする半導
体装置。
【請求項５】請求項１記載の半導体装置において、前記複数に分割された結晶欠陥の中心間の距離は、前記
半導体基板の少数キャリアの拡散長の２倍以内の距離で
あることを特徴とする半導体装置。
【請求項６】請求項１または記載の半導体装置におい
て、前記結晶欠陥はＨ⁺ 、² Ｄ⁺ 、³ Ｈｅ²⁺、⁴ Ｈｅ²⁺、ｅ
^- 、Ｐｔ⁺ 、Ａｕ⁺ のうちいづれかのイオンを照射する
事によって形成されていることを特徴とする半導体装
置。
【請求項７】第一導電型の半導体基板の所定の領域内
に第二導電型の領域を形成する工程と、前記第一導電型の半導体基板内に、前記第一導電型の半
導体基板と前記第二導電型の領域の界面から前記半導体
基板の少数キャリアの拡散長離れた位置までの範囲内に
中心が存在するように複数の結晶欠陥を形成する工程と
を有することを特徴とする半導体装置の製造方法。
【請求項８】請求項７記載の半導体装置の製造方法に
おいて、前記複数の結晶欠陥の中心間の距離は、前記半導体基板
の少数キャリアの拡散長の２倍以内の距離で形成するこ
とを特徴とする半導体装置の製造方法。
【請求項９】請求項７記載の半導体装置の製造方法に
おいて、前記複数の結晶欠陥は、前記半導体基板内の前記第一導
電型の半導体基板と前記第二導電型の領域との界面と平
行な方向に間隙なく段差を有して形成されることを特徴
とする半導体装置。
【請求項１０】請求項７記載の半導体装置の製造方法
において、前記複数の結晶欠陥を形成する工程は、所定のイオンの
照射エネルギーを変化させることにより行うことを特徴
とする半導体装置の製造方法。
【請求項１１】請求項１０記載の半導体装置の製造方
法において、前記照射エネルギーを変化させる手段は、前記所定のイ
オンの照射源と前記半導体基板との間に所定物質を介在
させることにより行うことを特徴とする半導体装置の製
造方法。
【請求項１２】請求項１０記載の半導体装置の製造方
法において、前記照射エネルギーを変化させる手段は、前記所定物質
の膜厚を変えることにより行うことを特徴とする半導体
装置の製造方法。
【請求項１３】請求項１２記載の半導体装置の製造方
法において、前記膜厚が異なる所定の物質は、Ａｌ、Ｓｉ、ＳｉＯ₂
のうちいづれかの物質を用いて行うことを特徴とする半
導体装置の製造方法。