Nothing Special   »   [go: up one dir, main page]

JPH06347821A - 表示スクリーン製造方法及び該方法で製造された表示スクリーン - Google Patents

表示スクリーン製造方法及び該方法で製造された表示スクリーン

Info

Publication number
JPH06347821A
JPH06347821A JP20661091A JP20661091A JPH06347821A JP H06347821 A JPH06347821 A JP H06347821A JP 20661091 A JP20661091 A JP 20661091A JP 20661091 A JP20661091 A JP 20661091A JP H06347821 A JPH06347821 A JP H06347821A
Authority
JP
Japan
Prior art keywords
wiring
block
addressing
extension
column
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20661091A
Other languages
English (en)
Inventor
Francois Morin
フランソワ・モラン
Michel Le Contellec
ミシエル・ル・コンテレツク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
France Telecom R&D SA
Original Assignee
Centre National dEtudes des Telecommunications CNET
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Centre National dEtudes des Telecommunications CNET filed Critical Centre National dEtudes des Telecommunications CNET
Publication of JPH06347821A publication Critical patent/JPH06347821A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/014—Capacitor

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】 （修正有） 【目的】蓄積コンデンサを具備した能動マトリクススク
リーンを製造する方法と、該方法で製造されたスクリー
ンを提供する。 【構成】マスキング工程を２つしか含まない。第２段階
のマスキングを行ない、画素に重なって蓄積コンデンサ
Ｃｓを構成する（専用の、またはアドレス指定行配線と
しても機能する）容量配線ＬＣを規定する。平面液晶ス
クリーン表示に適用される。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、蓄積コンデンサを具備
した能動マトリクス表示スクリーンを製造する方法と、
該方法で製造されたスクリーンとに係わる。
【０００２】
【従来の技術】能動マトリクス表示スクリーンは主に２
つのブレートによって構成され、それらのうち第１のプ
レートはアドレス指定列配線及びアドレス指定行配線に
よって制御されるアドレス指定トランジスタと各々関連
付けられた、画素を規定する複数の導電ブロックのマト
リクスによって被覆されており、第２のプレートは対極
によって被覆されている。２つのプレート間には液晶が
配置されている。
【０００３】最近では、蓄積コンデンサを含む能動マト
リクス表示スクリーンも現れた。蓄積コンデンサの利点
は、通常のスクリーンで画素の容量の時定数を小さく
し、液晶及び制御トランジスタを漏れ電流源としてしま
う温度上昇を制限することである。
【０００４】蓄積コンデンサを具備した能動マトリクス
表示スクリーンは、例えば英国特許公開公報第２ １１
５ １９９号、雑誌“ＳＩＤ ８９ ＤＩＧＥＳＴ”第
１５１〜１５４ベージ所載のＤ． Ｔ０ＭＩＴＡ等の論
文“Ａ ６．５−ｉｎ Ｄｉａｇｏｎａ１ ＴＦＴ−Ｌ
ＣＤ Ｍｏｄｕｌｅ ｆｏｒ Ｌｉｑｕｉｄ Ｃｒｙ
ｓｔａｌ ＴＶ”、及び雑誌“Ｊａｐａｎ Ｄｉｓｐｌ
ａｙ ８９”第５１４〜５１７ページ所載のＹ． ＡＳ
ＡＩの論文“Ａ ６．７−ｉｎ ＳｑｕａｒｅＨｉｇｈ
−Ｒｅｓｏｌｕｔｉｏｎ Ｆｕｌｌ−Ｃｏｌｏｒ ＴＦ
Ｌ−ＬＣＤ”などに開示されている。
【０００５】図１のａ、ｂ及び図２のａ、ｂに、従来の
蓄積コンデンサ付き能動マトリクス表示スクリーンを概
略的に示す。
【０００６】図１ａに示したセルはトランジスタＴＦＴ
（記号“ＴＦＴ”は通常“薄膜トランジスタ”を意味す
る）と、第１のプレートの最上導電膜と電位ＶＣＥを印
加された対極との間に配置された液晶に対応するコンデ
ンサＣ１ｃとを含む。ＴＦＴの格子を制御するアドレス
指定行配線に記号Ｌ、アドレス指定列配線に記号Ｃを付
す。
【０００７】図１ｂのセルは図１ａのセルと蓄積コンデ
ンサＣｓを含む点で相違し、コンデンサＣｓの一方の電
極はＴＦＴと接続され、他方の電極は基準電位ＶＲと接
続されている。
【０００８】図２ａ及び図２ｂを参照して、蓄積コンデ
ンサ付きスクリーンを制御する２方法を説明する。図２
ａでは、所与のアドレス指定行配線Ｌｎに対応する蓄積
コンデンサＣｓの一方の電極が、コンデンサＣｓとの接
続のために特に構成された複数の電極配線ＬＣのうちの
関連する１つと接続されており、その際配線ＬＣは総て
スクリーン側方に位置する、電位ＶＲを印加されたスト
リップ状基準配線ＬＲと接続されている。図２ｂでは、
行配線Ｌｎ＋１に対応する蓄積コンデンサＣｓの一方の
電極が１つ前の行配線Ｌｎと接続されている。
【０００９】第１の例の場合、基準電位ＶＲは対極の電
位であり得る。第２の例での基準電位ＶＲは１つ前の行
配線の電位である。この電位は十分確定的なものであ
り、従って該電位の値が変動するアドレス指定時間を除
いたフレーム時間の間基準電位として用いられ得る。上
記電位値の変動は、当該行配線の冷却の直前に起こるの
で、画素の最終的な電位に影響を及ぼすことはない。
【００１０】上述のような構成の実現には多くの方法が
考えられる。
【００１１】蓄積コンデンサを含まない通常の表示スク
リーンを製造する場合、最も単純な方法はフランス特許
公開公報第２ ５３３ ０７２号に開示された方法であ
る。“二段階マスキング法”として公知であるこの方法
は、主要工程として、物理化学的クリーニングによりガ
ラス基板の準備をする工程、インジウムースズ酸化物
（ＩＴＯ）などの透明導電材料の膜をデポジットする工
程、透明導電膜に第１のホトエッチングを施して列配線
と、延長部を具えたブロックとを形成する工程、半導電
膜、非導電膜及び金属膜を層状にデポジットする工程、
及び前工程によって得られた三層構造膜に第２のホトエ
ッチングを施して、ブロックの延長部に重なり、かつ列
配線と交叉する行配線を形成し、それによって薄膜トラ
ンジスタを規定する工程を含む。
【００１２】蓄積コンデンサ付きスクリーンを製造する
場合は、蓄積コンデンサの電極の形成に起因して特別の
困難が生じる。
【００１３】蓄積コンデンサ付きスクリーンを製造する
公知方法は少なくとも２つ、時には６つのマスキング工
程を必要とする。例えば、先に挙げたＯ．ＴＯＭＩＴＡ
等の論文に述べられた技術では、まずガラス基板上にＭ
ｏ−Ｔａ膜をデポジットして第１のホトエッチングを施
し、後にトランジスタを構成する格子と蓄積コンデンサ
の一方の電極とを形成する。得られたユニツトを不導体
で被覆する。その後、ＩＴＯ膜をデポジットして第２の
ホトエッチングを施し、蓄積コンデンサの他方の電極を
形成する。次に半導体（ａ−Ｓｉ）をデポジットし、上
記格子上にのみ残存するようにホトエッチングを施す。
更に、導電膜（ｎ＋型ａ−Ｓｉ膜、Ｍｏ−Ａ１膜）をデ
ポジットし、４回目のマスキング及びエッチング作業即
ち第４のホトエッチング工程でエッチングする。
【００１４】
【発明が解決しようとする課題】本発明は、従来技術の
上述のような複雑さを低減し、特に二段階マスキング法
同様に単純である蓄積コンデンサ付き表示スクリーン製
造方法を提供することを目的とする。
【００１５】本発明はまた、上記のような方法で製造さ
れた表示スクリーンの提供も目的とする。
【００１６】
【課題を解決するための手段】これらの目的は本発明に
よって達成され、フランス特許公開公報第２ ５３３０
７２号に開示された二段階マスキング法の工程の幾つか
を採用した本発明方法は、第２のホトエッチングでアド
レス指定行配線と平行に、ブロック行を構成する各ブロ
ックの一部に重なる容量配線を形成し、容量配線は重な
ったブロック部分と共働して当該ブロックに関連する蓄
積コンデンサを構成することを特徴とする。
【００１７】本発明方法の第１の例は、蓄積コンデンサ
実現のために専用の容量配線を形成し、形成する容量配
線は総てスクリーン側方に配置するストリップ状配線と
接続することを特徴とする。
【００１８】本発明方法の第２の例は、第２のホトエッ
チングで形成するアドレス指定行配線が容量配線を兼
ね、様々な列配線延長部及びブロック延長部に重なって
アドレス指定トランジスタを構成すると共に、ブロック
から伸長するセグメントに重なって蓄積コンデンサも構
成することを特徴とする。
【００１９】フランス特許公開公報第２ ５３３ ０７
２号に開示されたものと同種である本発明の表示スクリ
ーンは、三層構造膜に施す第２のホトエッチングで形成
された容量配線も含み、この配線はブロックの一部に重
なり、ブロックと接続された蓄積コンデンサを構成する
ことを特徴とする。
【００２０】本発明スクリーンの第１の例において、容
量配線は、付加的なコンデンサを実現するべく特別に付
加された配線である。
【００２１】本発明スクリーンの第２の例では、容量配
線を兼ねるアドレス指定行配線が、様々な列配線延長部
及びブロック延長部に重なってアドレス指定トランジス
タを構成すると共にブロックの伸長セグメントに重なっ
て蓄積コンデンサを構成する。
【００２２】
【実施例】本発明の特徴及び利点は、説明のために提示
する非限定的な例についての以下の記述を添付図面を参
照しつつ読めば更に明瞭となろう。
【００２３】図３並びに図４ａ及び図４ｂに、本発明の
方法で製造された表示スクリーンを示す。ガラスプレー
ト１０上に、インジウム−スズ酸化物（ＩＴＯ）などの
透明導電材料の膜１２がデポジットされている。第１段
階のマスキングを介して施される第１のエッチングによ
って、列配線Ｃｎ、Ｃｎ＋１等及びブロックＰから成る
パターンが規定されている。このパターンは図３の陰影
を付けなかつた部分に相当する。各ブロックＰは、ブロ
ック延長部と呼称される延長部ＡＰを具えている。図示
した例で、各列配線は屈曲した、列配線延長部と呼称さ
れる延長部ＡＣを具えている。ブロック延長部ＡＰは列
配線と、屈曲した列配線延長部ＡＣとの間に配置されて
いる。この配置は二重制御トランジスタを実現するため
のものであるが、必ずしもこのように配置しなくともよ
い。
【００２４】第１のホトエッチング後、シリコン膜など
の半導電膜１４、窒化シリコン膜などの非導電膜１６、
及びアルミニウム膜などの金属膜１８が層状にデポジッ
トされている。
【００２５】第２段階のマスキングを介しての第２のエ
ッチングにより、図３の陰影付き部分に相当するパター
ン、即ちアドレス指定行配線Ｌｎ、Ｌｎ＋１等と、容量
配線ＬＣと、スクリーン側方に位置するストリップ状基
準配線Ｂｒとから成るパターンが規定されている。
【００２６】アドレス指定行配線Ｌｎ、Ｌｎ＋１等は
（図示例では二重の）ＴＦＴを規定し、また容量配線Ｌ
ＣはブロックＰを構成する導電膜１２の該配線ＬＣによ
って被覆された部分と共働して、求められる蓄積コンデ
ンサＣｓを規定する。
【００２７】図４ａは図３のスクリーンの、アドレス指
定行配線、例えば配線Ｌｎの位置での断面図で、二重の
アドレス指定トランジスタを明示しており、一方図４ｂ
は容量配線ＬＣの位置での断面図で、配線ＬＣとブロッ
クＰとによって構成された蓄積コンデンサＣｓを明示し
ている。
【００２８】図５は本発明のスクリーンの一変形例を示
し、この例は図３に示した例と同じ記号を付した同じ構
成要素を有するが、第１のエッチングでブロックＰに該
ブロックＰから伸長するセグメントＳＰが設けられ、第
２のエッチングで形成された容量配線ＬＣはセグメント
ＳＰに重なって該セグメントＳＰと共に所望コンデンサ
を構成している点で、図３の例と僅かに相違する。
【００２９】図６に示したスクリーンでは、図３のスク
リーンの場合に異なり第１のエッチングで、各列配線の
個々のブロックに近接する箇所に各２つの列配線延長部
ＡＣ１及びＡＣ２が設けられ、ブロックの延長部ＡＰは
列配線延長部ＡＣ１とＡＣ２との間に配置されており、
また第２のエッチングで形成されたアドレス指定行配線
は個々のブロックに近接する箇所に、列配線延長部ＡＣ
１及びＡＣ２並びにブロック延長部ＡＰに重なる行配線
延長部ＡＬを具えている。
【００３０】図６のスクリーンが含む容量配線ＬＣは、
図３のスクリーンの配線ＬＣ同様ブロックＰ上で該ブロ
ックＰを横切る方向に伸長して、蓄積コンデンサＣｓを
構成する。
【００３１】図７に、各ブロックＰからセグメントＳＰ
が伸長する図５の構成と、ブロック延長部ＡＰが列配線
延長部ＡＣ１とＡＣ２との間に配置されている図６の構
成とを組み合わせた変形例を示す。
【００３２】図８及び図９に、各ブロックＰが或る種の
冗長性を達成するべく２つのアドレス指定トランジスタ
によって制御される例を示す。一方のトランジスタＴＦ
Ｔ（ｎ）（ｎ）は行配線Ｌｎ及び列配線Ｃｎに関連し、
他方のトランジスタＴＦＴ（ｎ＋１）（ｎ）は行配線Ｌ
ｎ＋１及び列配線Ｃｎに関連する。この例では、容量配
線ＬＣは相前後して位置する２つのアドレス指定行配線
ＬｎとＬｎ＋１との間でブロックＰの中央部に重なる。
【００３３】図９は図８に示したスクリーンに対応する
回路図である。
【００３４】図１０に示した例では、各ブロックは当該
ブロックの互いに対向する２つの隅にそれぞれ位置する
２つの延長部ＡＰ１及びＡＰ２を具え、図示したブロッ
クＰｎの延長部ＡＰ１は列配線Ｃｎ＋１の２つの延長部
間に、また延長部ＡＰ２は列配線Ｃｎの２つの延長部間
に配置されている。即ち、行配線Ｌｎと一方の列配線Ｃ
ｎとによって規定される１つのブロックＰｎは、２つの
二重トランジスタＴＦＴ（ｎ＋１）（ｎ）及びＴＦＴ
（ｎ）（ｎ＋１）によって冗長に制御される。列配線Ｃ
ｎがカットオフ状態となると、当該画素は列配線Ｃｎ＋
１によって給電される。
【００３５】図１０の例でも、容量配線ＬＣはブロック
中央部に重なる。
【００３６】これまでに説明した例のいずれにおいても
蓄積コンデンサＣｓは、アドレス指定配線と別個に形成
される該コンデンサＣｓ専用の配線によって実現され
る。本発明の別の例では、蓄積コンデンサＣｓを構成す
るのはアドレス指定行配線である。この例を図１１〜図
１３に示す。
【００３７】図１１において、各ブロックＰは行配線Ｌ
ｎ＋１と共に二重トランジスタを構成する延長部ＡＰ
と、１つ前の行配線Ｌｎの下方で該配線Ｌｎと交叉する
ように伸長するセグメントＳＰとを具えている。
【００３８】図１２は、図１１のスクリーンの配線Ｌｎ
の位置での断面図である。この図からは、基板１０上で
列配線Ｃｎとその延長部ＡＣ、ブロック延長部ＡＰ、及
び次の行のブロックＰから図中上方へ伸長するセグメン
トＳＰを構成する導電膜１２と、行配線Ｌｎを構成する
半導電膜１４、非導電膜１６及び導電膜１８とが知見さ
れる。
【００３９】図１３は図１１のスクリーンの二重トラン
ジスタの一変形を示し、ここに図示した二重トランジス
タは列配線Ｃｎの２つの延長部ＡＣ１及びＡＣ２と、ブ
ロック延長部ＡＰと、行配線Ｌｎ＋１の延長部ＡＬとに
よって実現されている。蓄積コンデンサＣｓは、ブロッ
クＰから伸長して１つ前の行配線Ｌｎの下方に位置する
セグメントＳＰによって実現される。
【００４０】本明細書に説明した例の総てにおいて、蓄
積コンデンサは導電ブロックに重なる導電配線によって
実現され、これら２つの導電領域は半導電膜１４及び非
導電膜１６によって互いに分離されている。
【００４１】上記のようなコンデンサの値は、画素のピ
ッチＰを長さとし、配線の幅Ｗを幅として計算され得
る。即ち、計算式は Ｃｓ＝ε０・εｒ・Ｐ・Ｗ／ｄ となり、式中ｄは導電領域同士を分離する膜の厚みであ
り、εｒは前記膜の誘電率であり、ε０は真空の誘電率
である。
【００４２】実際上、上記パラメータの値はおよそのと
ころ、 Ｐ＝２５０μｍ Ｗ＝２０μｍ εｒ＝７ ｄ＝０．３μｍ０ ＝１／３６π１０９ であり、従ってＣｓの値は１．０３×１０−１２、即ち
約１ｐＦである。
【００４３】この値に比較して、画素の容量は、ピッチ
が２５０μｍ、液晶の厚みが５μｍであるとして約０．
５ｐＦである。
【００４４】即ち、本発明によって実現されるコンデン
サは画素の容量を少なくとも実質的に越える容量を有
し、従って本発明の目的が達成されたことは明らかであ
る。
【図面の簡単な説明】
【図１】ａは蓄積コンデンサを具備しないスクリーンの
通常の構造を示す説明図である。ｂは蓄積コンデンサを
具備したスクリーンの通常の構造を示す説明図である。
【図２】ａは蓄積コンデンサ付きスクリーンを制御する
手段の一例を示す説明図である。ｂは蓄積コンデンサ付
きスクリーンを制御する手段の変形例を示す説明図であ
る。
【図３】本発明によるスクリーンの、蓄積コンデンサ専
用電極を有する第１の例の上面図である。
【図４】ａは図３のスクリーンの断面図である。ｂは図
３のスクリーンの、ａとは別の断面図である。
【図５】本発明スクリーンの第２例の上面図である。
【図６】本発明スクリーンの第３例の上面図である。
【図７】本発明スクリーンの第４例の上面図である。
【図８】本発明スクリーンの第５例の上面図である。
【図９】図８のスクリーンの等価回路図である。
【図１０】本発明スクリーンの第６例の上面図である。
【図１１】ブロックにｎ番目及びｎ＋１番目の行配線が
重なり、ブロックの蓄積コンデンサはｎ番目の行配線に
よって制御されるスクリーンの説明図である。
【図１２】図１１のスクリーンの断面図である。
【図１３】本発明スクリーンの第７例の上面図である。
【符号の説明】
１０ ガラスプレート １２ 透明導電材料膜 １４ 半導電膜 １６ 非導電膜 １８ 金属膜
───────────────────────────────────────────────────── フロントページの続き (71)出願人 591179547 フランス・テレコム−エタブリスマン・オ トノム・ドウ・ドロワ・ピユブリツク（サ ントル・ナシオナル・デテユード・デ・テ レコミユニカシオン) ＦＲＡＮＣＥ ＴＥＬＥＣＯＭ−ＥＴＡＢ ＬＩＳＳＥＭＥＮＴ ＡＵＴＯＮＯＭＥ ＤＥ ＤＲＯＩＴ ＰＵＢＬＩＣ （ＣＥ ＮＴＲＥ ＮＡＴＩＯＮＡＬ Ｄ´ＥＴＵ ＤＥＳ ＤＥＳ ＴＥＬＥＣＯＭＭＵＮＩ ＣＡＴＩＯＮＳ) フランス国、92131・イシイ・レ・ムリノ ー、リユ・ドユ・ジエネラル・ルクレー ル、38／40 (72)発明者 フランソワ・モラン フランス国、22300・ランニオン、ル・カ ルポン・ランムラン（番地なし) (72)発明者 ミシエル・ル・コンテレツク フランス国、22300・ランニオン、アモ・ ドユ・シエーヌ・３

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】 アドレス指定トランジスタと接続された
    導電ブロックもしくは画素のマトリクスと、蓄積コンデ
    ンサと、アドレス指定列配線及びアドレス指定行配線と
    によって被覆された第１のプレート、及び対極によって
    被覆された第２のプレートを含む表示スクリーンを製造
    する方法であって、第１のプレートを製造するために非
    導電基板上に透明な導電材料の膜をデポジットし、デポ
    ジットした透明導電材料膜に第１段階のマスキングを介
    して第１のエッチングを施して（列配線延長部と呼称さ
    れる延長部を場合により具えた）アドレス指定列配線及
    びブロックマトリクスを形成し、各ブロックにはアドレ
    ス指定列配線（または対応する列配線延長部）の近傍に
    位置する、ブロック延長部と呼称される延長部を少なく
    とも１つ設け、前記エッチング後のユニット上に半導電
    材料膜、非導電材料膜及び導電材料膜を層状にデポジッ
    トし、得られた三層構造の材料膜に第２段階のマスキン
    グを介して第２のエッチングを施し、それによって（行
    配線延長部と呼称される延長部を場合により具えた）ア
    ドレス指定行配線を、該行配線（または行配線延長部）
    が列配線（または対応する列配線延長部）及びブロック
    延長部に重なってアドレス指定トランジスタを構成する
    ように形成し、第２のエッチングでアドレス指定行配線
    と平行に、ブロック行を構成する各ブロックの一部に重
    なる容量配線を形成し、容量配線は重なったブロック部
    分と共働して当該ブロックに関連する蓄積コンデンサを
    構成する表示スクリーン製造方法。
  2. 【請求項２】 第１のエッチングで形成するブロックに
    該ブロックから伸長するセグメントを設け、第２のエッ
    チングで形成する容量配線はこのセグメントに重ね、そ
    の際容量配線は個々のセグメントと共に、対応するブロ
    ックと接続された蓄積コンデンサを構成することを特徴
    とする請求項１に記載の方法。
  3. 【請求項３】 第１のエッチングで各ブロックに第２の
    ブロツク延長部を設け、その際第１のブロック延長部は
    後に形成するアドレス指定行配線で当該ブロックに対応
    する配線の下方に位置するように配置し、第２のブロッ
    ク延長部はその次のアドレス指定行配線の下方に位置す
    るように配置して、各ブロックが相前後して位置する２
    つのアドレス指定行配線により第１及び第２のアドレス
    指定トランジスタを介して冗長に制御されるようにし、
    容量配線は相前後して位置する前記２つのアドレス指定
    行配線間でブロックの中央部に重ねることを特徴とする
    請求項１に記載の方法。
  4. 【請求項４】 三層構造材料膜に施す第２のエッチング
    でスクリーン側方に、総ての容量配線と接続したストリ
    ップ状配線も形成することを特徴とする請求項１から３
    のいずれか一項に記載の方法。
  5. 【請求項５】 第２のエッチングで形成するアドレス指
    定行配線が容量配線を兼ね、様々な列配線延長部及びブ
    ロック延長部に重なってアドレス指定トランジスタを構
    成すると共に、ブロックから伸長するセグメントに重な
    って蓄積コンデンサも構成することを特徴とする請求項
    ２に記載の方法。
  6. 【請求項６】 ブロック延長部と呼称される延長部を具
    えた導電性ブロックもしくは画素のマトリクスと、（列
    配線延長部と呼称される延長部を場合により具えた）導
    電アドレス指定列配線と、半導電材料膜、非導電材料膜
    及び導電材料膜によって構成された三層構造材料膜から
    成り、アドレス指定列配線（または対応する列配線延長
    部）及びブロック延長部に重なる領域でこれらと共にア
    ドレス指定トランジスタを構成する導電アドレス指定行
    配線とによって被覆された第１のプレート、及び対極に
    よって被覆された第２のプレートを含み、更に前記三層
    構造材料膜から成る容量配線を含み、この配線はブロッ
    クの一部に重なり、ブロックと接続された蓄積コンデン
    サを構成することを特徴とする、請求項１から５のいず
    れか一項に記載の方法で製造された表示スクリーン。
  7. 【請求項７】 各ブロックが自身から伸長するセグメン
    トを有し、容量配線はこのセグメントに重なり、かつ該
    セグメントと共に蓄積コンデンサを構成することを特徴
    とする請求項６に記載の表示スクリーン。
  8. 【請求項８】 各アドレス指定列配線の個々のブロック
    に近接する箇所にブロック延長部を包囲する屈曲した列
    配線延長部が設けられておリ、ブロック延長部は列配線
    と屈曲した列配線延長部との間に配置されており、アド
    レス指定行配線は列配線延長部及びブロック延長部並び
    に列配線に重なり、それによって二重トランジスタを構
    成することを特徴とする請求項６に記載の表示スクリー
    ン。
  9. 【請求項９】 各アドレス指定列配線の個々のブロック
    に近接する箇所にブロック延長部を両側から挟む各２つ
    の列配線延長部が設けられており、各アドレス指定行配
    線の個々のブロックに近接する箇所には２つの列配線延
    長部及びブロック延長部に重なる行配線延長部が設けら
    れており、従ってアドレス指定トランジスタは二重トラ
    ンジスタであることを特徴とする請求項６に記載の表示
    スクリーン。
  10. 【請求項１０】 各ブロックが１つのアドレス指定行配
    線とその次の行配線にそれぞれ関連する２つのアドレス
    指定トランジスタと接続されており、容量配線は相前後
    して位置する前記２つのアドレス指定行配線間でブロッ
    クの中央部に重なっていることを特徴とする請求項６に
    記載の表示スクリーン。
  11. 【請求項１１】 三層構造材料膜のエッチングによりプ
    レート側方に形成された、総ての容量配線と接続された
    ストリップ状基準配線を含むことを特徴とする請求項６
    から８のいずれか一項に記載の表示スクリーン。
  12. 【請求項１２】 アドレス指定行配線が容量配線を兼
    ね、様々な列配線延長部及びブロック延長部に重なって
    アドレス指定トランジスタを構成すると共にブロックの
    伸長セグメントに重なって蓄積コンデンサも構成するこ
    とを特徴とする請求項７に記載の表示スクリーン。
JP20661091A 1990-05-15 1991-05-15 表示スクリーン製造方法及び該方法で製造された表示スクリーン Pending JPH06347821A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9006042A FR2662290B1 (fr) 1990-05-15 1990-05-15 Procede de realisation d'un ecran d'affichage a matrice active et a condensateurs de stockage et ecran obtenu par ce procede.
FR9006042 1990-05-15

Publications (1)

Publication Number Publication Date
JPH06347821A true JPH06347821A (ja) 1994-12-22

Family

ID=9396617

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20661091A Pending JPH06347821A (ja) 1990-05-15 1991-05-15 表示スクリーン製造方法及び該方法で製造された表示スクリーン

Country Status (6)

Country Link
US (2) US5238861A (ja)
EP (1) EP0457670B1 (ja)
JP (1) JPH06347821A (ja)
CA (1) CA2042427A1 (ja)
DE (1) DE69112123T2 (ja)
FR (1) FR2662290B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003535355A (ja) * 1999-07-21 2003-11-25 イー−インク コーポレイション アクティブマトリクス駆動電子ディスプレイの性能を高めるための蓄電キャパシタの使用

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69022010T2 (de) * 1989-12-22 1996-04-18 Philips Electronics Nv Elektrooptische Anzeigevorrichtung mit aktiver Matrix und Speicherkondensatoren sowie Farbprojektionsapparat, der diese verwendet.
FR2662290B1 (fr) * 1990-05-15 1992-07-24 France Telecom Procede de realisation d'un ecran d'affichage a matrice active et a condensateurs de stockage et ecran obtenu par ce procede.
FR2689287B1 (fr) * 1992-03-30 1997-01-03 France Telecom Ecran d'affichage a masque optique et procede de realisation de cet ecran.
TW226044B (ja) * 1992-04-15 1994-07-01 Toshiba Co Ltd
FR2702882B1 (fr) * 1993-03-16 1995-07-28 Thomson Lcd Procédé de fabrication de transistors à couches minces étagés directs.
JP3164489B2 (ja) * 1994-06-15 2001-05-08 シャープ株式会社 液晶表示パネル
JP3081474B2 (ja) * 1994-11-11 2000-08-28 三洋電機株式会社 液晶表示装置
US5557534A (en) * 1995-01-03 1996-09-17 Xerox Corporation Forming array with metal scan lines to control semiconductor gate lines
US5600155A (en) * 1995-01-03 1997-02-04 Xerox Corporation Array with metal scan lines controlling semiconductor gate lines
JPH08320466A (ja) * 1995-03-17 1996-12-03 Sharp Corp アクティブマトリクス基板及びその欠陥修正方法
KR100303134B1 (ko) * 1995-05-09 2002-11-23 엘지.필립스 엘시디 주식회사 액정표시소자및그제조방법.
JP3792749B2 (ja) * 1995-06-02 2006-07-05 株式会社東芝 液晶表示装置
US7167155B1 (en) 1995-07-20 2007-01-23 E Ink Corporation Color electrophoretic displays
JP3688786B2 (ja) * 1995-07-24 2005-08-31 富士通ディスプレイテクノロジーズ株式会社 トランジスタマトリクス装置
US5737041A (en) * 1995-07-31 1998-04-07 Image Quest Technologies, Inc. TFT, method of making and matrix displays incorporating the TFT
KR100364771B1 (ko) * 1995-10-20 2003-04-07 엘지전자 주식회사 액정표시장치의구조및제조방법
US5712508A (en) * 1995-12-05 1998-01-27 Integrated Device Technology, Inc. Strapping via for interconnecting integrated circuit structures
US5815226A (en) * 1996-02-29 1998-09-29 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method of fabricating same
KR100425855B1 (ko) 1996-06-21 2004-07-19 엘지.필립스 엘시디 주식회사 액정표시장치및그제조방법
JP3312101B2 (ja) * 1996-07-02 2002-08-05 シャープ株式会社 液晶表示装置
US6262438B1 (en) 1996-11-04 2001-07-17 Semiconductor Energy Laboratory Co., Ltd. Active matrix type display circuit and method of manufacturing the same
GB9626487D0 (en) * 1996-12-17 1997-02-05 Philips Electronics Nv Electronic devices and their manufacture
KR100228431B1 (ko) * 1996-12-30 1999-11-01 김영환 액정 표시 소자 및 그 제조방법
US6839158B2 (en) 1997-08-28 2005-01-04 E Ink Corporation Encapsulated electrophoretic displays having a monolayer of capsules and materials and methods for making the same
US7242513B2 (en) 1997-08-28 2007-07-10 E Ink Corporation Encapsulated electrophoretic displays having a monolayer of capsules and materials and methods for making the same
US7162510B2 (en) * 1998-03-16 2007-01-09 Schneider Automation Inc. Communication system for a control system over Ethernet and IP networks
US6704133B2 (en) 1998-03-18 2004-03-09 E-Ink Corporation Electro-optic display overlays and systems for addressing such displays
KR100322965B1 (ko) * 1998-03-27 2002-06-20 주식회사 현대 디스플레이 테크놀로지 액정표시소자의 제조방법
US7075502B1 (en) 1998-04-10 2006-07-11 E Ink Corporation Full color reflective display with multichromatic sub-pixels
JP4651193B2 (ja) 1998-05-12 2011-03-16 イー インク コーポレイション ドローイングデバイス用途のためのマイクロカプセル化した電気泳動性の静電的にアドレスした媒体
GB9817745D0 (en) 1998-08-15 1998-10-14 Philips Electronics Nv Manufacture of electronic devices comprising thin-film circuit elements
US6300987B1 (en) * 1998-12-04 2001-10-09 Samsung Electronics Co., Ltd. Thin film transistor array panels for liquid crystal displays
KR20000041955A (ko) * 1998-12-24 2000-07-15 김영환 박막 트랜지스터 액정표시소자
US7030412B1 (en) 1999-05-05 2006-04-18 E Ink Corporation Minimally-patterned semiconductor devices for display applications
US6819309B1 (en) * 1999-07-07 2004-11-16 Canon Kabushiki Kaisha Double-face display device
US20020060321A1 (en) 2000-07-14 2002-05-23 Kazlas Peter T. Minimally- patterned, thin-film semiconductor devices for display applications
GB0017471D0 (en) * 2000-07-18 2000-08-30 Koninkl Philips Electronics Nv Thin film transistors and their manufacture
GB0112563D0 (en) * 2001-05-23 2001-07-18 Koninl Philips Electronics Nv Active plate
KR100469342B1 (ko) * 2001-07-11 2005-02-02 엘지.필립스 엘시디 주식회사 액정표시소자
US6967640B2 (en) 2001-07-27 2005-11-22 E Ink Corporation Microencapsulated electrophoretic display with integrated driver
GB0125019D0 (en) * 2001-10-18 2001-12-12 Koninkl Philips Electronics Nv Active matrix display device
US7202847B2 (en) 2002-06-28 2007-04-10 E Ink Corporation Voltage modulated driver circuits for electro-optic displays
US6900851B2 (en) 2002-02-08 2005-05-31 E Ink Corporation Electro-optic displays and optical systems for addressing such displays
US7223672B2 (en) 2002-04-24 2007-05-29 E Ink Corporation Processes for forming backplanes for electro-optic displays
US7190008B2 (en) 2002-04-24 2007-03-13 E Ink Corporation Electro-optic displays, and components for use therein
AU2003232018A1 (en) 2002-04-24 2003-11-10 E Ink Corporation Electronic displays
US6667215B2 (en) * 2002-05-02 2003-12-23 3M Innovative Properties Method of making transistors
GB0216904D0 (en) * 2002-07-20 2002-08-28 Koninkl Philips Electronics Nv Active matrix liquid crystal display device
TW560001B (en) * 2002-10-22 2003-11-01 Toppoly Optoelectronics Corp Method of forming reflective liquid crystal display and driving circuit
US7612839B2 (en) * 2005-03-15 2009-11-03 Sharp Kabushiki Kaisha Active matrix substance and display device including the same
US8169014B2 (en) * 2006-01-09 2012-05-01 Taiwan Semiconductor Manufacturing Co., Ltd. Interdigitated capacitive structure for an integrated circuit
US20080205010A1 (en) * 2007-02-26 2008-08-28 3M Innovative Properties Company Active matrix backplanes allowing relaxed alignment tolerance
US7629206B2 (en) * 2007-02-26 2009-12-08 3M Innovative Properties Company Patterning self-aligned transistors using back surface illumination
CN101398532B (zh) * 2007-09-28 2010-09-29 群康科技(深圳)有限公司 电润湿显示器
CN102254534B (zh) 2011-08-05 2012-12-12 深圳市华星光电技术有限公司 提高薄膜晶体管像素充电能力的驱动电路及方法

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61100971A (ja) * 1984-10-23 1986-05-19 Fujitsu Ltd 薄膜トランジスタの製造方法
JPS62166560A (ja) * 1986-01-18 1987-07-23 Sharp Corp 薄膜トランジスタ
JPS62200392A (ja) * 1986-02-28 1987-09-04 富士通株式会社 薄膜トランジスタマトリツクス回路
JPS62209586A (ja) * 1986-01-27 1987-09-14 フランス・テレコム・エタブリスマン・オウトノム・デ・ドロワ・パブリック 能動マトリクスのデイスプレイスクリ−ンの製造方法
JPS62265688A (ja) * 1986-05-13 1987-11-18 松下電器産業株式会社 アクテイブマトリツクスアレイ
JPS6473324A (en) * 1987-09-14 1989-03-17 Matsushita Electric Ind Co Ltd Display device and its driving method
JPH01137238A (ja) * 1987-11-25 1989-05-30 Matsushita Electric Ind Co Ltd アクティブマトリックスアレイ
JPH01219824A (ja) * 1988-02-29 1989-09-01 Seikosha Co Ltd 非晶質シリコン薄膜トランジスタアレイ基板
JPH0233131A (ja) * 1988-07-22 1990-02-02 Hitachi Ltd 液晶表示装置およびその製造方法
JPH0259729A (ja) * 1988-08-25 1990-02-28 Toshiba Corp アクティブマトリクス型表示素子
JPH0279026A (ja) * 1988-09-16 1990-03-19 Toshiba Corp 液晶表示素子

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2533072B1 (fr) * 1982-09-14 1986-07-18 Coissard Pierre Procede de fabrication de circuits electroniques a base de transistors en couches minces et de condensateurs
JPS59119322A (ja) * 1982-12-27 1984-07-10 Seiko Epson Corp 液晶表示装置
FR2579806B1 (fr) * 1985-03-26 1987-05-07 Morin Francois Procede de fabrication d'un ecran d'affichage a cristaux liquides et a reseau de diodes
JPH0740101B2 (ja) * 1985-04-23 1995-05-01 旭硝子株式会社 薄膜トランジスタ
FR2593630B1 (fr) * 1986-01-27 1988-03-18 Maurice Francois Ecran d'affichage a matrice active a resistance de drain et procedes de fabrication de cet ecran
FR2593632B1 (fr) * 1986-01-27 1988-03-18 Maurice Francois Ecran d'affichage a matrice active et procedes de realisation de cet ecran
JPS62285464A (ja) * 1986-06-03 1987-12-11 Matsushita Electric Ind Co Ltd 薄膜トランジスタアレイ基板及びその製造方法
US4762398A (en) * 1987-01-26 1988-08-09 Hosiden Electronics Co., Ltd. Pixel transistor free of parasitic capacitance fluctuations from misalignment
JPS63186216A (ja) * 1987-01-28 1988-08-01 Nec Corp アクテイブマトリツクス液晶表示器
JPH01217325A (ja) * 1988-02-25 1989-08-30 Sharp Corp 液晶表示装置
JP2655865B2 (ja) * 1988-03-16 1997-09-24 株式会社日立製作所 液晶表示装置の製造方法
JPH0814669B2 (ja) * 1988-04-20 1996-02-14 シャープ株式会社 マトリクス型表示装置
JPH01267617A (ja) * 1988-04-20 1989-10-25 Seiko Epson Corp 薄膜トランジスタ
JPH01277217A (ja) * 1988-04-28 1989-11-07 Nec Corp アクティブマトリックス型液晶表示素子アレイ
JPH028819A (ja) * 1988-06-28 1990-01-12 Citizen Watch Co Ltd アクティブマトリックス素子の製造方法
JPH0816756B2 (ja) * 1988-08-10 1996-02-21 シャープ株式会社 透過型アクティブマトリクス液晶表示装置
US5162901A (en) * 1989-05-26 1992-11-10 Sharp Kabushiki Kaisha Active-matrix display device with added capacitance electrode wire and secondary wire connected thereto
JPH03163529A (ja) * 1989-11-22 1991-07-15 Sharp Corp アクティブマトリクス表示装置
FR2662290B1 (fr) * 1990-05-15 1992-07-24 France Telecom Procede de realisation d'un ecran d'affichage a matrice active et a condensateurs de stockage et ecran obtenu par ce procede.

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61100971A (ja) * 1984-10-23 1986-05-19 Fujitsu Ltd 薄膜トランジスタの製造方法
JPS62166560A (ja) * 1986-01-18 1987-07-23 Sharp Corp 薄膜トランジスタ
JPS62209586A (ja) * 1986-01-27 1987-09-14 フランス・テレコム・エタブリスマン・オウトノム・デ・ドロワ・パブリック 能動マトリクスのデイスプレイスクリ−ンの製造方法
JPS62200392A (ja) * 1986-02-28 1987-09-04 富士通株式会社 薄膜トランジスタマトリツクス回路
JPS62265688A (ja) * 1986-05-13 1987-11-18 松下電器産業株式会社 アクテイブマトリツクスアレイ
JPS6473324A (en) * 1987-09-14 1989-03-17 Matsushita Electric Ind Co Ltd Display device and its driving method
JPH01137238A (ja) * 1987-11-25 1989-05-30 Matsushita Electric Ind Co Ltd アクティブマトリックスアレイ
JPH01219824A (ja) * 1988-02-29 1989-09-01 Seikosha Co Ltd 非晶質シリコン薄膜トランジスタアレイ基板
JPH0233131A (ja) * 1988-07-22 1990-02-02 Hitachi Ltd 液晶表示装置およびその製造方法
JPH0259729A (ja) * 1988-08-25 1990-02-28 Toshiba Corp アクティブマトリクス型表示素子
JPH0279026A (ja) * 1988-09-16 1990-03-19 Toshiba Corp 液晶表示素子

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003535355A (ja) * 1999-07-21 2003-11-25 イー−インク コーポレイション アクティブマトリクス駆動電子ディスプレイの性能を高めるための蓄電キャパシタの使用

Also Published As

Publication number Publication date
FR2662290A1 (fr) 1991-11-22
US5394258A (en) 1995-02-28
US5238861A (en) 1993-08-24
EP0457670A1 (fr) 1991-11-21
CA2042427A1 (en) 1991-11-16
DE69112123T2 (de) 1996-04-04
DE69112123D1 (de) 1995-09-21
EP0457670B1 (fr) 1995-08-16
FR2662290B1 (fr) 1992-07-24

Similar Documents

Publication Publication Date Title
JPH06347821A (ja) 表示スクリーン製造方法及び該方法で製造された表示スクリーン
EP0464579B1 (en) Thin film field effect transistor array for use in active matrix liquid crystal display
US11126050B2 (en) Pixel array substrate
JPH07325323A (ja) 液晶表示装置
JPH0862582A (ja) 液晶表示パネル
JPH08234239A (ja) 表示装置
JPH1144893A (ja) 液晶表示装置及びその製造方法
JPH09160075A (ja) 液晶表示素子
JPH0627980B2 (ja) 能動マトリクスデイスプレイスクリ−ンの製造方法
JP2896067B2 (ja) 液晶表示装置
TWI279632B (en) Active matrix pixel device
JPH06163891A (ja) 薄膜トランジスタ
JPH0444014A (ja) アクティブマトリクス型液晶表示装置
CN112234073A (zh) 一种异形显示面板及其制造方法
JPH03114028A (ja) 薄膜トランジスタマトリクスとその製造方法
JPH02176724A (ja) 液晶表示装置
JPS6159389A (ja) アクテイブマトリツクス型表示装置用表示電極アレイの製造方法
JPH05203997A (ja) 液晶表示装置
KR0144233B1 (ko) 액티브 매트릭스 방식의 액정 표시 장치 및 그의 제조 방법
JP3418684B2 (ja) アクティブマトリクス型液晶表示装置
KR100284810B1 (ko) 액정표시장치 및 그 제조방법
JP2533953B2 (ja) アクティブマトリクス基板
JPH04371928A (ja) アクティブマトリクス型液晶表示装置
JP3418683B2 (ja) アクティブマトリクス型液晶表示装置
JPH0396923A (ja) 液晶表示装置