Nothing Special   »   [go: up one dir, main page]

JP6203152B2 - 半導体記憶装置の製造方法 - Google Patents

半導体記憶装置の製造方法 Download PDF

Info

Publication number
JP6203152B2
JP6203152B2 JP2014186684A JP2014186684A JP6203152B2 JP 6203152 B2 JP6203152 B2 JP 6203152B2 JP 2014186684 A JP2014186684 A JP 2014186684A JP 2014186684 A JP2014186684 A JP 2014186684A JP 6203152 B2 JP6203152 B2 JP 6203152B2
Authority
JP
Japan
Prior art keywords
wiring layer
layer
circuit
substrate
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014186684A
Other languages
English (en)
Other versions
JP2016062901A (ja
Inventor
福住　嘉晃
嘉晃 福住
英明 青地
英明 青地
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Toshiba Memory Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2014186684A priority Critical patent/JP6203152B2/ja
Application filed by Toshiba Memory Corp filed Critical Toshiba Memory Corp
Priority to US14/806,034 priority patent/US9558945B2/en
Publication of JP2016062901A publication Critical patent/JP2016062901A/ja
Priority to US15/388,318 priority patent/US10090315B2/en
Application granted granted Critical
Publication of JP6203152B2 publication Critical patent/JP6203152B2/ja
Priority to US16/106,639 priority patent/US10403635B2/en
Priority to US16/121,123 priority patent/US20180374864A1/en
Priority to US16/409,637 priority patent/US10892269B2/en
Priority to US16/508,577 priority patent/US10892270B2/en
Priority to US17/106,414 priority patent/US11594547B2/en
Priority to US17/113,285 priority patent/US11871576B2/en
Priority to US18/100,613 priority patent/US20230165009A1/en
Priority to US18/519,872 priority patent/US20240099013A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08121—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the connected bonding areas being not aligned with respect to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/9202—Forming additional connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Description

本発明の実施形態は、半導体記憶装置の製造方法に関する。
メモリセルにおけるコントロールゲートとして機能する電極層を、絶縁層を介して複数積層した積層体にメモリホールが形成され、そのメモリホールの側壁に電荷蓄積膜を介してチャネルとなるシリコンボディが設けられた３次元構造のメモリデバイスが提案されている。
また、３次元メモリアレイの制御回路のチップ占有率を低減するために、制御回路をアレイ直下に設ける技術が提案されている。例えば、ビット線は、アレイ端部に形成したコンタクトプラグ、およびメモリアレイの下側に設けられたビット線延長層を介して、基板に形成されたトランジスタに接続する構成が提案されている。
そのため、アレイ下にもビット線相当の微細配線層が必要になる。また、深いコンタクトを形成するためにアレイ周辺の領域が必要となる。また、ビット線が実質的に長くなりビット線容量が増し動作速度に影響が出るなどの問題が懸念される。
特開２０１１−２０４８２９号公報
本発明の実施形態は、低コストで信頼性が高い半導体記憶装置の製造方法を提供する。
実施形態の半導体記憶装置の製造方法によれば、第１基板と、前記第１基板上に設けられ３次元配置された複数のメモリセルと、前記メモリセルと電気的に接続されたメモリ側配線層と、前記メモリ側配線層と接続された第１接合金属と、を有するアレイウェーハと、第２基板と、前記第２基板の回路形成面に設けられた制御回路と、前記第２基板の前記回路形成面上に設けられ、前記制御回路と電気的に接続された回路側配線層と、前記回路側配線層と接続された第２接合金属と、を有する回路ウェーハと、を前記第１接合金属と前記第２接合金属とを接合させて貼り合わせ、前記アレイウェーハと前記回路ウェーハとを貼り合わせた後、前記アレイウェーハの前記第１基板を除去し、前記第１基板が除去された前記アレイウェーハの表面側から、前記アレイウェーハまたは前記回路ウェーハに設けられたパッドに達するビアを形成し、前記ビア内に外部接続電極を形成する。
実施形態の半導体記憶装置の模式断面図。 実施形態の半導体記憶装置における接合金属のレイアウトの一例を示す模式平面図。 実施形態のメモリセルアレイの模式斜視図。 実施形態のメモリストリングの模式断面図。 実施形態のメモリセルの模式断面図。 実施形態の半導体記憶装置の製造方法を示す模式断面図。 実施形態の半導体記憶装置の製造方法を示す模式断面図。 実施形態の半導体記憶装置の模式断面図。 実施形態の半導体記憶装置の模式断面図。 実施形態のメモリセルアレイの模式斜視図。
以下、図面を参照し、実施形態について説明する。なお、各図面中、同じ要素には同じ符号を付している。
図１は、実施形態の半導体記憶装置の模式断面図である。
実施形態の半導体記憶装置は、３次元配置された複数のメモリセルを含むアレイチップ１００と、メモリセルに対するデータの書き込み、消去、読み出しを制御する制御回路を含む回路チップ２００とが貼り合わされた構造を有する。
後述するように、アレイウェーハと回路ウェーハとがウェーハトゥウェーハで貼り合わされた後、ウェーハ接合体をダイシングして、チップに個片化される。
まず、アレイチップ１００について説明する。アレイチップ１００は、３次元構造のメモリセルアレイ１を有する。
図３は、メモリセルアレイ１の模式斜視図である。なお、図３においては、図を見易くするために、電極間絶縁層、絶縁分離膜などの図示については省略している。
図３において、相互に直交する２方向をＸ方向及びＹ方向とし、これらＸ方向及びＹ方向（ＸＹ面）に対して直交し、複数層の電極層ＷＬが積層された方向をＺ方向（積層方向）とする。
メモリセルアレイ１は、複数のメモリストリングＭＳを有する。図４は、メモリストリングＭＳの模式断面図である。図４は、図３におけるＹＺ面に平行な断面を表す。
メモリセルアレイ１は、電極層ＷＬと絶縁層４０とがそれぞれ１層ずつ交互に複数層積層された積層体を有する。この積層体は、下部ゲート層としてのバックゲートＢＧ上に設けられている。なお、図に示す電極層ＷＬの層数は一例であって、電極層ＷＬの層数は任意である。
バックゲートＢＧは、後述する図６に示すように、第１基板１０上に、絶縁膜４８、４５を介して設けられる。アレイウェーハＷ１と回路ウェーハＷ２とを貼り合わせた後、第１基板は除去される。
バックゲートＢＧ及び電極層ＷＬは、シリコンを主成分として含む層である。さらに、バックゲートＢＧ及び電極層ＷＬは、シリコン層に導電性を付与するための不純物として例えばボロンを含んでいる。また、電極層ＷＬは、金属シリサイドを含んでいてもよい。
絶縁層４０は、例えば酸化シリコンを主に含む。また、例えば、絶縁膜４８はシリコン酸化膜であり、絶縁膜４５はシリコン窒化膜である。
１つのメモリストリングＭＳは、Ｚ方向に延びる一対の柱状部ＣＬと、一対の柱状部ＣＬのそれぞれの下端を連結する連結部ＪＰとを有するＵ字状に形成されている。柱状部ＣＬは、例えば円柱もしくは楕円柱状に形成され、積層体を貫通し、バックゲートＢＧに達している。
Ｕ字状のメモリストリングＭＳにおける一対の柱状部ＣＬの一方の上端部にはドレイン側選択ゲートＳＧＤが設けられ、他方の上端部にはソース側選択ゲートＳＧＳが設けられている。ドレイン側選択ゲートＳＧＤ及びソース側選択ゲートＳＧＳは、最上層の電極層ＷＬ上に層間絶縁層４３を介して設けられている。
ドレイン側選択ゲートＳＧＤ及びソース側選択ゲートＳＧＳは、シリコンを主成分として含む層である。さらに、ドレイン側選択ゲートＳＧＤ及びソース側選択ゲートＳＧＳは、シリコン層に導電性を付与するための不純物として例えばボロンを含んでいる。
上部選択ゲートとしてのドレイン側選択ゲートＳＧＤ及びソース側選択ゲートＳＧＳ、および下部選択ゲートとしてのバックゲートＢＧは、１層の電極層ＷＬよりも厚い。
ドレイン側選択ゲートＳＧＤとソース側選択ゲートＳＧＳとは、絶縁分離膜４７によって、Ｙ方向に分離されている。ドレイン側選択ゲートＳＧＤの下の積層体と、ソース側選択ゲートＳＧＳの下の積層体は、絶縁分離膜４６によってＹ方向に分離されている。すなわち、メモリストリングＭＳの一対の柱状部ＣＬ間の積層体は、絶縁分離膜４６、４７によってＹ方向に分離されている。
ソース側選択ゲートＳＧＳ上には、絶縁層４４を介して、図１に示すソース線（例えば金属膜）ＳＬが設けられている。ドレイン側選択ゲートＳＧＤ上及びソース線ＳＬ上には、絶縁層４４を介して、図１に示す複数本のビット線（例えば金属膜）ＢＬが設けられている。各ビット線ＢＬはＹ方向に延在している。
図５は、柱状部ＣＬの一部の拡大模式断面図である。
柱状部ＣＬは、複数層の電極層ＷＬ、複数層の絶縁層４０、およびバックゲートＢＧを含む積層体内に形成されるＵ字状のメモリホール内に形成される。そのメモリホール内には、半導体チャネルとしてのチャネルボディ２０が設けられている。チャネルボディ２０は、例えばシリコン膜である。チャネルボディ２０の不純物濃度は、電極層ＷＬの不純物濃度よりも低い。
メモリホールの内壁とチャネルボディ２０との間には、メモリ膜３０が設けられている。メモリ膜３０は、ブロック絶縁膜３５と電荷蓄積膜３２とトンネル絶縁膜３１とを有する。
電極層ＷＬとチャネルボディ２０との間に、電極層ＷＬ側から順にブロック絶縁膜３５、電荷蓄積膜３２、およびトンネル絶縁膜３１が設けられている。
チャネルボディ２０は積層体の積層方向に延びる筒状に設けられ、そのチャネルボディ２０の外周面を囲むようにメモリ膜３０が積層体の積層方向に延びつつ筒状に設けられている。電極層ＷＬはメモリ膜３０を介してチャネルボディ２０の周囲を囲んでいる。また、チャネルボディ２０の内側には、コア絶縁膜５０が設けられている。コア絶縁膜５０は、例えばシリコン酸化膜である。
ブロック絶縁膜３５は電極層ＷＬに接し、トンネル絶縁膜３１はチャネルボディ２０に接し、ブロック絶縁膜３５とトンネル絶縁膜３１との間に電荷蓄積膜３２が設けられている。
チャネルボディ２０はメモリセルＭＣにおけるチャネルとして機能し、電極層ＷＬはメモリセルのコントロールゲートとして機能する。電荷蓄積膜３２はチャネルボディ２０から注入される電荷を蓄積するデータ記憶層として機能する。すなわち、チャネルボディ２０と各電極層ＷＬとの交差部分に、チャネルの周囲をコントロールゲートが囲んだ構造のメモリセルＭＣが形成されている。
実施形態の半導体記憶装置は、データの消去・書き込みを電気的に自由に行うことができ、電源を切っても記憶内容を保持することができる不揮発性半導体記憶装置である。
メモリセルＭＣは、例えばチャージトラップ型のメモリセルである。電荷蓄積膜３２は、電荷を捕獲するトラップサイトを多数有し、例えば、シリコン窒化膜である。
トンネル絶縁膜３１は、電荷蓄積膜３２にチャネルボディ２０から電荷が注入される際、または電荷蓄積膜３２に蓄積された電荷がチャネルボディ２０へ拡散する際に電位障壁となる。トンネル絶縁膜３１は、例えばシリコン酸化膜である。
または、トンネル絶縁膜として、一対のシリコン酸化膜でシリコン窒化膜を挟んだ構造の積層膜（ＯＮＯ膜）を用いてもよい。トンネル絶縁膜としてＯＮＯ膜を用いると、シリコン酸化膜の単層に比べて、低電界で消去動作を行える。
ブロック絶縁膜３５は、電荷蓄積膜３２に蓄積された電荷が、電極層ＷＬへ拡散するのを防止する。ブロック絶縁膜３５は、電極層ＷＬに接して設けられたキャップ膜３４と、キャップ膜３４と電荷蓄積膜３２との間に設けられたブロック膜３３とを有する。
ブロック膜３３は、例えば、シリコン酸化膜である。キャップ膜３４は、酸化シリコンよりも誘電率の高い膜であり、例えば、シリコン窒化膜である。このようなキャップ膜３４を電極層ＷＬに接して設けることで、消去時に電極層ＷＬから注入されるバックトンネル電子を抑制することができる。すなわち、ブロック絶縁膜３５として、シリコン酸化膜とシリコン窒化膜との積層膜を使うことで、電荷ブロッキング性を高めることができる。
図３、４に示すように、Ｕ字状のメモリストリングＭＳにおける一対の柱状部ＣＬの一方の上端部にはドレイン側選択トランジスタＳＴＤが設けられ、他方の上端部にはソース側選択トランジスタＳＴＳが設けられている。
メモリセルＭＣ、ドレイン側選択トランジスタＳＴＤ及びソース側選択トランジスタＳＴＳは、積層体の積層方向（Ｚ方向）に電流が流れる縦型トランジスタである。
ドレイン側選択ゲートＳＧＤは、ドレイン側選択トランジスタＳＴＤのゲート電極（コントロールゲート）として機能する。ドレイン側選択ゲートＳＧＤとチャネルボディ２０との間には、ドレイン側選択トランジスタＳＴＤのゲート絶縁膜として機能する絶縁膜５１（図４）が設けられている。ドレイン側選択トランジスタＳＴＤのチャネルボディ２０は、ドレイン側選択ゲートＳＧＤの上方で、ビット線ＢＬと接続されている。
ソース側選択ゲートＳＧＳは、ソース側選択トランジスタＳＴＳのゲート電極（コントロールゲート）として機能する。ソース側選択ゲートＳＧＳとチャネルボディ２０との間には、ソース側選択トランジスタＳＴＳのゲート絶縁膜として機能する絶縁膜５２（図４）が設けられている。ソース側選択トランジスタＳＴＳのチャネルボディ２０は、ソース側選択ゲートＳＧＳの上方で、ソース線ＳＬと接続されている。
メモリストリングＭＳの連結部ＪＰには、バックゲートトランジスタＢＧＴが設けられている。バックゲートＢＧは、バックゲートトランジスタＢＧＴのゲート電極（コントロールゲート）として機能する。バックゲートＢＧ内に設けられたメモリ膜３０は、バックゲートトランジスタＢＧＴのゲート絶縁膜として機能する。
ドレイン側選択トランジスタＳＴＤとバックゲートトランジスタＢＧＴとの間には、各層の電極層ＷＬをコントロールゲートとする複数のメモリセルＭＣが設けられている。同様に、バックゲートトランジスタＢＧＴとソース側選択トランジスタＳＴＳの間にも、各層の電極層ＷＬをコントロールゲートとする複数のメモリセルＭＣが設けられている。
それら複数のメモリセルＭＣ、ドレイン側選択トランジスタＳＴＤ、バックゲートトランジスタＢＧＴおよびソース側選択トランジスタＳＴＳは、チャネルボディ２０を通じて直列接続され、Ｕ字状の１つのメモリストリングＭＳを構成する。このメモリストリングＭＳがＸ方向及びＹ方向に複数配列されていることにより、複数のメモリセルＭＣがＸ方向、Ｙ方向及びＺ方向に３次元的に設けられている。
電極層ＷＬは、Ｙ方向に複数のブロックに分離され、Ｘ方向に延びている。
図１には、メモリセルアレイ１におけるＸ方向の端の領域を示す。複数のメモリセルＭＣが配置されたメモリセルアレイ領域８１の端には、電極層ＷＬの階段構造部９６が形成されている。
階段構造部９６において、各層の電極層ＷＬのＸ方向の端部は階段状に形成されている。階段構造部９６には、階段状に形成された各層の電極層ＷＬと接続された複数のコンタクトプラグ６１が設けられている。コンタクトプラグ６１は、層間絶縁層６９を貫通して階段状の各層の電極層ＷＬに接続している。
また、階段構造部９６において、バックゲートＢＧはコンタクトプラグ６３に接続している。選択ゲートＳＧ（ドレイン側選択ゲートＳＧＤ、ソース側選択ゲートＳＧＳ）はコンタクトプラグ６５に接続している。
電極層ＷＬと接続されたコンタクトプラグ６１は、ワード配線層６２に接続されている。バックゲートＢＧと接続されたコンタクトプラグ６３は、バックゲート配線層６４に接続されている。選択ゲートＳＧと接続されたコンタクトプラグ６５は、選択ゲート配線層６６に接続されている。
ワード配線層６２、バックゲート配線層６４、および選択ゲート配線層６６は、同じレイヤーに設けられている。また、図３に示すソース線ＳＬもワード配線層６２、バックゲート配線層６４および選択ゲート配線層６６と同じレイヤーに設けられている。
ワード配線層６２、バックゲート配線層６４、選択ゲート配線層６６、およびソース線ＳＬは、同じ材料層（例えば金属層）のパターニングにより形成される。したがって、ワード配線層６２、バックゲート配線層６４、選択ゲート配線層６６、およびソース線ＳＬは、同じレイヤーに、同じ材料および同じ厚さで同時に形成される。
ワード配線層６２は、さらに他のプラグや配線層を介して、アレイチップ１００の回路チップ２００との接合面側に形成された表層配線層７３と接続されている。
バックゲート配線層６４、選択ゲート配線層６６、およびソース線ＳＬも、他のプラグや配線層を介して、表層配線層７３に接続されている。
また、柱状部ＣＬのチャネルボディ２０とビット線ＢＬはプラグ６７を介して接続され、さらに、ビット線ＢＬは他のプラグや配線層を介して表層配線層７３に接続されている。
アレイチップ１００は、メモリセルアレイ１を回路チップ２００と電気的に接続させるためのメモリ側配線層を有し、メモリ側配線層は、前述したワード配線層６２、バックゲート配線層６４、選択ゲート配線層６６、表層配線層７３などを含む多層配線として形成されている。
表層配線層７３は、接合金属７４ａ、７４ｂを介して、回路チップ２００の回路側配線層７６と接続されている。回路チップ２００は基板５を含む。基板５は、例えばシリコン基板である。
基板５の回路形成面（アレイチップ１００側を向く面）には、制御回路が形成されている。制御回路は、トランジスタ７７を含む半導体集積回路として形成されている。トランジスタ７７は、例えば、ゲート電極７８、ソース／ドレイン領域などを有するＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field Effect Transistor）構造を有する。ＭＯＳＦＥＴのソース／ドレイン領域は、プラグ７９を介して回路側配線層７６に接続されている。
回路側配線層７６は、回路形成面上に、層間絶縁層８０を介して多層配線として形成されている。
アレイチップ１００の表層配線層７３と、回路チップ２００の回路側配線層７６の最も表層の配線層（基板５から見て最上層の配線層）との間には、接合金属７４ａ、７４ｂが設けられている。接合金属７４ａ、７４ｂは、例えば、銅、または銅を主成分として含む銅合金である。
アレイチップ１００の表層配線層７３および回路チップ２００の最上層の回路側配線層７６は、接合金属７４ａ、７４ｂに接合されている。アレイチップ１００と回路チップ２００との間における、接合金属７４ａ、７４ｂの周囲には絶縁膜７５が設けられている。絶縁膜７５は、樹脂膜または無機膜である。
アレイチップ１００と回路チップ２００とは、接合金属７４ａ、７４ｂおよび絶縁膜７５を介して貼り合わされている。アレイチップ１００のメモリ側配線層と、回路チップ２００の回路側配線層７６とは、接合金属７４ａ、７４ｂを介して電気的に接続されている。
したがって、メモリセルアレイ１は、メモリ側配線層、接合金属７４ａ、７４ｂ、および回路側配線層７６を介して、回路チップ２００の制御回路に接続されている。
また、実施形態によれば、アレイチップ１００側に外部接続電極７１が形成されている。アレイチップ１における階段構造部９６よりもさらに端の領域には、パッド７０が設けられている。
例えば、パッド７０は、ワード配線層６２、バックゲート配線層６４、選択ゲート配線層６６、およびソース線ＳＬを形成するときの金属層（例えばタングステン層）のパターニングにより形成される。したがって、パッド７０は、ワード配線層６２、バックゲート配線層６４、選択ゲート配線層６６、およびソース線ＳＬと同じレイヤーに、同じ材料および同じ厚さで形成されている。
アレイチップ１００の表面（回路チップ２００との接合面の反対側の面）には、外部接続パッド７２が設けられている。外部接続パッド７２とパッド７０との間に外部接続電極７１が設けられている。
パッド７０は、メモリ側配線層、または別途設けたビアを介して回路側配線層７６と電気的に接続されている。したがって、回路チップ２００に形成された制御回路は、パッド７０および外部接続電極７１を介して外部接続パッド７２と電気的に接続されている。外部接続パッド７２は、例えば、はんだボール、金属バンプ、ボンディングワイヤなどを介して、実装基板または他のチップに接続可能である。
アレイチップ１００と回路チップ２００との間の接合部に、複数の接合金属７４ａ、７４ｂが配置されている。複数の接合金属７４ａ、７４ｂは、主に、ビット線ＢＬと電気的に接続された複数のビット線引出部７４ａと、電極層ＷＬと電気的に接続された複数のワード線引出部７４ｂとを含む。
図２は、ビット線引出部７４ａとワード線引出部７４ｂとの配置関係を示す模式平面図である。
ビット線引出部７４ａは、複数のメモリストリングＭＳが配置されたメモリセルアレイ領域８１に対して積層方向で重なる領域（図１においてメモリセルアレイ領域８１の下方の領域）に配置されている。
ワード線引出部７４ｂは、メモリセルアレイ領域８１よりも外側の階段構造部９６、外部接続電極７１などが形成された領域に積層方向で重なる領域に配置されている。図１において、階段構造部９６の下方の領域、および外部接続電極７１（パッド７０）の下方の領域に、複数のワード線引出部７４ｂが配置されている。
次に、図６、７を参照して、実施形態の半導体記憶装置の製造方法について説明する。
アレイチップ１００の構成要素および回路チップ２００の構成要素はそれぞれウェーハ状態で形成される。
図６には、貼り合わせ前のアレイウェーハＷ１と回路ウェーハＷ２を示す。
貼り合わせ前のアレイウェーハＷ１においては基板１０がまだ残っている。その基板（例えばシリコン基板）１０上に、シリコン酸化膜４８およびシリコン窒化膜４５を介してバックゲートＢＧが形成され、さらにバックゲートＢＧ上に、複数層の電極層ＷＬを含む積層体、選択ゲートＳＧが積層される。
積層体を形成した後、メモリストリングＭＳ、階段構造部９６などが形成され、さらにメモリ側配線層が形成される。また、メモリ側配線層の形成時にパッド７０も形成される。
メモリ側配線層の表層配線層７３を形成した後、第１接合金属９１および第１絶縁膜９２が、アレイウェーハＷ１の接合面（基板１０とは反対側の面）に形成される。第１接合金属９１は表層配線層７３に接合される。第１接合金属９１と第１接合金属９１との間（第１接合金属９１の周囲）には、第１絶縁膜９２が形成されている。第１接合金属９１の表面（接合面）は、第１絶縁膜９２から露出している。
回路ウェーハＷ２の構成要素は、アレイウェーハＷ１の基板１０とは別の基板（例えばシリコン基板）５上に形成される。
基板５表面にトランジスタ７７を含む制御回路（半導体集積回路）が形成された後、層間絶縁層８０を介して回路側配線層７６が形成される。
回路ウェーハＷ２の接合面（基板５とは反対側の面）には、第２接合金属９３および第２絶縁膜９４が形成される。第２接合金属９３は最上層の回路配線層７６に接合される。第２接合金属９３と第２接合金属９３との間（第２接合金属９３の周囲）には、第２絶縁膜９４が形成されている。第２接合金属９３の表面（接合面）は、第２絶縁膜９４から露出している。
そして、それぞれ基板１０、５とは反対側の面を対向させて機械的圧力をかけて、アレイウェーハＷ１と回路ウェーハＷ２をウェーハトゥウェーハでボンディングする。
第１接合金属９１および第２接合金属９３は、例えば銅または銅合金である。第１接合金属９１と第２接合金属９３どうしは接合され、図７に示すように一体の接合金属７４となる。第１絶縁膜９２と第２絶縁膜９４は接着され一体の絶縁膜７５となる。
アレイウェーハＷ１と回路ウェーハＷ２を貼り合わせた後、アレイウェーハＷ１の基板１０を除去する。例えば、フッ硝酸を使ったウェットエッチングで基板１０をすべて除去する。
基板１０が除去された面には、基板１０上に形成されていた絶縁膜（シリコン酸化膜４８、シリコン窒化膜４５）が、アレイウェーハＷ１（アレイチップ１００）の表面を保護するパッシベーション膜として残る。
基板１０を除去した後、基板１０が除去された面（シリコン酸化膜４８の表面）側からパッド７０に達するビア９５を形成する。ビア９５内には、図１に示すように、外部接続電極７１が埋め込まれる。
あるいは、外部接続電極７１は、ビア９５内に空間を残しつつ、ビア９５の底部（パッド７０の上面）とビア９５の側壁に形成されてもよい。
メモリセルアレイ１の駆動には、例えば２０Ｖ程度の高電圧が求められる場合があり、制御回路（ＣＭＯＳ回路）のトランジスタ７７の耐圧を維持するために（空乏層を伸ばすために）、回路チップ２００側には１０〜２０μｍ程度の厚さの基板（シリコン基板）５を残すことが望ましい。また、この厚い基板５が半導体記憶装置の支持体として機能する。
制御回路を外部回路と接続させるにあたっては、基板５の裏面側から基板５を貫通するＴＳＶ（Through Silicon Via）を形成して回路側配線層７６に接続させる構成が考えられるが、厚い基板５のエッチングはコストおよび処理時間がかさむ。また、シリコン基板５とビア内電極との短絡を防ぐため、ビア側壁に絶縁膜を形成するプロセスも必要となる。
これに対して実施形態によれば、基板１０が除去されたアレイチップ１００側にビア９５（図７）を形成する。アレイチップ１００の厚さは数μｍ程度であるので、数十μｍの厚い基板を貫通する深いエッチング工程が不要となり、コスト低減を図れる。
また、アレイウェーハＷ１の基板１０をウェットエッチングで除去することで、グラインディングによる基板除去のようにメモリセルアレイ１に与える応力を発生させないため、歩留まりと信頼性が向上する。
また、基板上に制御回路を形成し、その上に続けてメモリセルアレイを形成する方法も考えられるが、前述した３次元メモリセルアレイ１の形成には９００℃以上の熱工程が必要な場合があり、制御回路を予めセルアレイ下に形成しておくと、トランジスタの不純物拡散や、メタルコンタクトの耐熱性等の問題が懸念される。
さらに将来のインターフェースの高速化にともない、トランジスタの性能向上が望ましく、サリサイド等を用いた耐熱性の低いプロセスを用いた制御回路を形成する必要が生じる可能性もある。
これに対して実施形態によれば、メモリセルアレイ１を含むアレイチップ１００と、制御回路を含む回路チップ２００とを別々のウェーハプロセスで形成するため、メモリセルアレイ１に対する高温熱処理が制御回路に対しては作用しない。このため、メモリセルアレイ１および制御回路の双方を信頼性の高い構造にすることができる。
また、基板上に制御回路およびメモリセルアレイを順次形成した構造においては、基板から見て積層体よりも上側にビット線が形成される。そのため、ビット線を制御回路に接続するにあたっては、ビット線の上に形成した配線層を介してビット線をメモリセルアレイ領域の外側領域に引き出した後、その引出配線層から深いコンタクトプラグが基板表面の制御回路に接続される。これは配線引き回しのための領域によりチップ面積の増大の一因となり得る。また、ビット線が実質的に長くなりビット線容量が増し動作速度に影響が出ることも懸念される。電極層（ワード線）の引き回しについても同様である。
これに対して、実施形態によれば、ビット線ＢＬ、ソース線ＳＬ、ワード配線層６２などが形成された側を回路チップ２００に対して接合金属７４ａ、７４ｂを介して接合させる構成のため、そのまま下方に（接合面側に向けて）配線を引き出せばよい。
例えば、図２を参照して前述したように、ビット線引出部７４ａは、メモリセルアレイ領域８１の外側には引き出されず（配置されず）、メモリセルアレイ領域８１の下方に重なる領域に配置される。
したがって、ビット線ＢＬ、ソース線ＳＬ、ワード配線層６２などを制御回路に接続させるための配線長および配線形成領域の増大を抑え、動作遅延やチップ面積増大を抑制することができる。
以上説明したように、実施形態によれば、安価なプロセスでメモリセルの大容量化および高信頼化を図れるとともに、制御回路の微細化および高速化を実現することが可能となる。
外部接続電極と接続されるパッドは、図８に示すように、バックゲートＢＧと同じレイヤーに形成してもよい。
バックゲートＢＧは多結晶シリコンが用いられる場合が多いため、パッドの抵抗を低減するために、バックゲートＢＧに対して金属シリサイド層または金属層のように金属を含む層１１０を積層しておくことが望ましい。
ウェーハ段階で基板１０上に絶縁膜４８、４５を介して金属を含む層１１０が形成され、その上にバックゲートＢＧが形成される。金属を含む層１１０およびバックゲートＢＧはパターニングにより、階段構造部９６よりも外側の領域にパッド１１０、１１１として残される。
基板１０が除去された後、アレイウェーハＷ１の表面側からパッド１１０に達するビアが形成され、そのビア内に外部接続電極１１２が形成される。
ワード配線層６２などと同じレイヤーにパッドを形成する図１の構造に比べて、浅いビアで済み、よりいっそうのコスト低減および高い歩留まりを実現可能である。
また、パッドはアレイチップ１００に形成することに限らず、図９に示すように、回路チップ２００の回路側配線層７６の一部をパッド１２２として利用してもよい。例えば、回路側配線層７６の基板５から見て最上層の配線層がパッド１２２として形成されている。
アレイウェーハＷ１の基板１０を除去した後、階段構造部９６よりも外側の領域でアレイウェーハＷ１の表面側からパッド１２２に達するビアが形成され、そのビア内に外部接続電極１２１が形成される。外部接続電極１２１は、メモリ側配線層を介さずに、回路側配線層７６と接続される。
次に、図１０は、実施形態の半導体記憶装置の他の例のメモリセルアレイ２の模式斜視図である。なお、図１０においても図３と同様に、図を見易くするために、絶縁層などの図示については省略している。
回路チップ２００との接合面の反対側にソース層ＳＬが設けられ、そのソース層ＳＬ上に、絶縁層を介してソース側選択ゲート（下部選択ゲート層）ＳＧＳが設けられている。
ソース側選択ゲートＳＧＳ上には絶縁層が設けられ、その絶縁層上に、複数の電極層ＷＬと複数の絶縁層とが交互に積層された積層体が設けられている。
ソース層ＳＬから見て最も離れた層の電極層ＷＬ上には絶縁層が設けられ、その絶縁層上にドレイン側選択ゲート（上部選択ゲート層）ＳＧＤが設けられている。
上記積層体には、Ｚ方向に延びた前述した柱状部ＣＬが設けられている。すなわち、柱状部ＣＬは、ドレイン側選択ゲートＳＧＤ、複数層の電極層ＷＬ、およびソース側選択ゲートＳＧＳを貫通している。柱状部ＣＬにおけるチャネルボディ２０の一端はビット線ＢＬに接続され、チャネルボディ２０の他端はソース線ＳＬに接続されている。
基板上にソース線ＳＬが形成され、そのソース線ＳＬ上に、ソース側選択ゲートＳＧＳ、複数層の電極層ＷＬを含む積層体、ドレイン側選択ゲートＳＧＤ、およびビット線ＢＬが順に形成される。そして、これらが形成されたアレイウェーハは、ビット線ＢＬ側を回路ウェーハＷ２に向き合わせて回路ウェーハＷ２に貼り合わせられる。
この貼り合わせの後、基板が除去され、基板が除去された面側からビアが形成され、そのビア内に外部接続電極が形成される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１…メモリセルアレイ、２０…チャネルボディ、３０…メモリ膜、７０…パッド、７１…外部接続電極、７３…メモリ側配線層、７４ａ…ビット線引出部、７４ｂ…ワード線引出部、７５…絶縁膜、７６…回路側配線層、８１…メモリセルアレイ領域、１００…アレイチップ、２００…回路チップ、ＷＬ…電極層、ＭＳ…メモリストリング、Ｗ１…アレイウェーハ、Ｗ２…回路ウェーハ

Claims (9)

  1. 第１基板と、前記第１基板上に設けられ３次元配置された複数のメモリセルと、前記メモリセルと電気的に接続されたメモリ側配線層と、前記メモリ側配線層と接続された第１接合金属と、を有するアレイウェーハと、
    第２基板と、前記第２基板の回路形成面に設けられた制御回路と、前記第２基板の前記回路形成面上に設けられ、前記制御回路と電気的に接続された回路側配線層と、前記回路側配線層と接続された第２接合金属と、を有する回路ウェーハと、
    を前記第１接合金属と前記第２接合金属とを接合させて貼り合わせ、
    前記アレイウェーハと前記回路ウェーハとを貼り合わせた後、前記アレイウェーハの前記第１基板を除去し、
    前記第１基板が除去された前記アレイウェーハの表面側から、前記アレイウェーハまたは前記回路ウェーハに設けられたパッドに達するビアを形成し、
    前記ビア内に外部接続電極を形成する
    半導体記憶装置の製造方法。
  2. 前記アレイウェーハは、
    複数層の電極層と、前記電極層の間にそれぞれ設けられた複数層の絶縁層とを有する積層体と、
    前記積層体を貫通して前記積層体の積層方向に延びるチャネルボディと、前記チャネルボディと前記電極層との間に設けられたメモリ膜と、を有する柱状部と、
    前記柱状部の端部に接続されたビット線と、
    前記柱状部の端部に接続されたソース線と、
    を有する請求項１記載の半導体記憶装置の製造方法。
  3. 前記複数のメモリセルが配置されたメモリセルアレイ領域の端で、前記複数の電極層は階段状に形成され、
    前記メモリ側配線層は、前記階段状のそれぞれの前記電極層と接続されたワード配線層を有する請求項２記載の半導体記憶装置の製造方法。
  4. 前記第１接合金属は、前記ビット線と電気的に接続された複数のビット線引出部を有し、
    前記複数のビット線引出部は、前記積層方向で前記メモリセルアレイ領域に重なる領域に配置されている請求項３記載の半導体記憶装置の製造方法。
  5. 前記第１接合金属は、前記ワード配線層と電気的に接続された複数のワード線引出部を有し、
    前記パッドは、前記積層方向で前記ワード線引出部に重なる領域に設けられている請求項３または４に記載の半導体記憶装置の製造方法。
  6. 前記パッドは、前記ソース線と同じレイヤーに、前記ソース線と同じ材料で設けられている請求項２〜５のいずれか１つに記載の半導体記憶装置の製造方法。
  7. 前記パッドは、前記ワード配線層と同じレイヤーに、前記ワード配線層と同じ材料で設けられている請求項３〜５のいずれか１つに記載の半導体記憶装置の製造方法。
  8. 前記積層体における前記メモリ側配線層とは反対側のレイヤーにゲート層が設けられ、
    前記パッドは、前記ゲート層と同じレイヤーに、前記ゲート層と同じ材料で設けられている請求項２〜５のいずれか１つに記載の半導体記憶装置の製造方法。
  9. 前記パッドは、前記回路側配線層と同じレイヤーに、前記回路側配線層と同じ材料で設けられている請求項２〜５のいずれか１つに記載の半導体記憶装置の製造方法。
JP2014186684A 2014-09-12 2014-09-12 半導体記憶装置の製造方法 Active JP6203152B2 (ja)

Priority Applications (11)

Application Number Priority Date Filing Date Title
JP2014186684A JP6203152B2 (ja) 2014-09-12 2014-09-12 半導体記憶装置の製造方法
US14/806,034 US9558945B2 (en) 2014-09-12 2015-07-22 Semiconductor memory device with electrode connecting to circuit chip through memory array chip
US15/388,318 US10090315B2 (en) 2014-09-12 2016-12-22 Semiconductor memory device in which an array chip including three-dimensionally disposed memory cells bonded to a control circuit chip
US16/106,639 US10403635B2 (en) 2014-09-12 2018-08-21 Semiconductor memory device having bonding metal between an array chip and a circuit chip
US16/121,123 US20180374864A1 (en) 2014-09-12 2018-09-04 Semiconductor memory device
US16/409,637 US10892269B2 (en) 2014-09-12 2019-05-10 Semiconductor memory device having a bonded circuit chip including a solid state drive controller connected to a control circuit
US16/508,577 US10892270B2 (en) 2014-09-12 2019-07-11 Semiconductor memory device having an array chip bonded to a circuit chip by a bonding metal
US17/106,414 US11594547B2 (en) 2014-09-12 2020-11-30 Semiconductor device having a pad proximate to a step structure section of an array chip
US17/113,285 US11871576B2 (en) 2014-09-12 2020-12-07 Semiconductor memory device including integrated control circuit and solid-state drive controller
US18/100,613 US20230165009A1 (en) 2014-09-12 2023-01-24 Semiconductor memory device and method for manufacturing same
US18/519,872 US20240099013A1 (en) 2014-09-12 2023-11-27 Semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014186684A JP6203152B2 (ja) 2014-09-12 2014-09-12 半導体記憶装置の製造方法

Publications (2)

Publication Number Publication Date
JP2016062901A JP2016062901A (ja) 2016-04-25
JP6203152B2 true JP6203152B2 (ja) 2017-09-27

Family

ID=55455482

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014186684A Active JP6203152B2 (ja) 2014-09-12 2014-09-12 半導体記憶装置の製造方法

Country Status (2)

Country Link
US (6) US9558945B2 (ja)
JP (1) JP6203152B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11127717B2 (en) 2019-03-04 2021-09-21 Toshiba Memory Corporation Semiconductor device including memory cell arrays and method of manufacturing the same
US11417626B2 (en) 2019-09-11 2022-08-16 Kioxia Corporation Manufacturing method of semiconductor device

Families Citing this family (203)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6203152B2 (ja) 2014-09-12 2017-09-27 東芝メモリ株式会社 半導体記憶装置の製造方法
US9431419B2 (en) * 2014-09-12 2016-08-30 Kabushiki Kaisha Toshiba Semiconductor memory device and method for manufacturing same
US10892269B2 (en) * 2014-09-12 2021-01-12 Toshiba Memory Corporation Semiconductor memory device having a bonded circuit chip including a solid state drive controller connected to a control circuit
US11120884B2 (en) 2015-09-30 2021-09-14 Sunrise Memory Corporation Implementing logic function and generating analog signals using NOR memory strings
US10276585B2 (en) 2016-08-12 2019-04-30 Toshiba Memory Corporation Semiconductor memory device
JP2018026518A (ja) * 2016-08-12 2018-02-15 東芝メモリ株式会社 半導体記憶装置
JP2018148071A (ja) 2017-03-07 2018-09-20 東芝メモリ株式会社 記憶装置
CN106910746B (zh) * 2017-03-08 2018-06-19 长江存储科技有限责任公司 一种3d nand存储器件及其制造方法、封装方法
CN106920797B (zh) * 2017-03-08 2018-10-12 长江存储科技有限责任公司 存储器结构及其制备方法、存储器的测试方法
JP2018152419A (ja) 2017-03-10 2018-09-27 東芝メモリ株式会社 半導体記憶装置
US10727244B2 (en) 2017-06-12 2020-07-28 Samsung Electronics Co., Ltd. Semiconductor memory devices and methods of fabricating the same
SG10201803464XA (en) 2017-06-12 2019-01-30 Samsung Electronics Co Ltd Semiconductor memory device and method of manufacturing the same
US10403634B2 (en) 2017-06-12 2019-09-03 Samsung Electronics Co., Ltd Semiconductor memory device and method of manufacturing the same
CN107658315B (zh) * 2017-08-21 2019-05-14 长江存储科技有限责任公司 半导体装置及其制备方法
CN107731828B (zh) * 2017-08-21 2019-01-01 长江存储科技有限责任公司 Nand存储器及其制备方法
WO2019037403A1 (en) * 2017-08-21 2019-02-28 Yangtze Memory Technologies Co., Ltd. THREE-DIMENSIONAL STABLE MEMORY DEVICES AND METHODS OF FORMING THE SAME
CN107644839B (zh) 2017-08-31 2018-10-02 长江存储科技有限责任公司 用于三维存储器的晶圆三维集成引线工艺及其结构
JP6832817B2 (ja) 2017-09-08 2021-02-24 キオクシア株式会社 記憶装置
CN107658317B (zh) * 2017-09-15 2019-01-01 长江存储科技有限责任公司 一种半导体装置及其制备方法
US10283452B2 (en) 2017-09-15 2019-05-07 Yangtze Memory Technology Co., Ltd. Three-dimensional memory devices having a plurality of NAND strings
JP2019057532A (ja) 2017-09-19 2019-04-11 東芝メモリ株式会社 半導体メモリ
JP7002899B2 (ja) * 2017-09-22 2022-01-20 キオクシア株式会社 記憶装置
US11211328B2 (en) * 2017-10-16 2021-12-28 SK Hynix Inc. Semiconductor memory device of three-dimensional structure
US10147732B1 (en) * 2017-11-30 2018-12-04 Yangtze Memory Technologies Co., Ltd. Source structure of three-dimensional memory device and method for forming the same
CN107887395B (zh) * 2017-11-30 2018-12-14 长江存储科技有限责任公司 Nand存储器及其制备方法
US11342351B2 (en) 2018-01-10 2022-05-24 Samsung Electronics Co., Ltd. Three-dimensional semiconductor device
US10510738B2 (en) * 2018-01-17 2019-12-17 Sandisk Technologies Llc Three-dimensional memory device having support-die-assisted source power distribution and method of making thereof
US10283493B1 (en) * 2018-01-17 2019-05-07 Sandisk Technologies Llc Three-dimensional memory device containing bonded memory die and peripheral logic die and method of making thereof
JP2019160833A (ja) * 2018-03-07 2019-09-19 東芝メモリ株式会社 半導体装置
JP2019165088A (ja) 2018-03-19 2019-09-26 東芝メモリ株式会社 半導体装置およびその製造方法
JP2019165135A (ja) * 2018-03-20 2019-09-26 東芝メモリ株式会社 半導体記憶装置
US10354987B1 (en) 2018-03-22 2019-07-16 Sandisk Technologies Llc Three-dimensional memory device containing bonded chip assembly with through-substrate via structures and method of making the same
US10354980B1 (en) 2018-03-22 2019-07-16 Sandisk Technologies Llc Three-dimensional memory device containing bonded chip assembly with through-substrate via structures and method of making the same
EP3669398A4 (en) * 2018-03-22 2021-09-01 SanDisk Technologies LLC THREE-DIMENSIONAL MEMORY DEVICE CONTAINING A CHIP ASSEMBLY LINKED WITH INTERCONNECTION HOLE STRUCTURES THROUGH A SUBSTRATE AND ITS MANUFACTURING PROCESS
JP2019201028A (ja) * 2018-05-14 2019-11-21 東芝メモリ株式会社 半導体装置
JP2019201038A (ja) * 2018-05-14 2019-11-21 東芝メモリ株式会社 半導体装置およびその製造方法
US10381362B1 (en) * 2018-05-15 2019-08-13 Sandisk Technologies Llc Three-dimensional memory device including inverted memory stack structures and methods of making the same
US20190043868A1 (en) * 2018-06-18 2019-02-07 Intel Corporation Three-dimensional (3d) memory with control circuitry and array in separately processed and bonded wafers
US10651153B2 (en) 2018-06-18 2020-05-12 Intel Corporation Three-dimensional (3D) memory with shared control circuitry using wafer-to-wafer bonding
WO2020000318A1 (en) * 2018-06-28 2020-01-02 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory device having shielding layer and method for forming the same
WO2020022375A1 (ja) * 2018-07-24 2020-01-30 ソニーセミコンダクタソリューションズ株式会社 半導体装置
TWI741630B (zh) * 2018-08-07 2021-10-01 日商東芝記憶體股份有限公司 半導體記憶裝置
SG11202013103YA (en) * 2018-08-07 2021-02-25 Kioxia Corp Semiconductor memory device
TWI766796B (zh) * 2018-08-07 2022-06-01 日商鎧俠股份有限公司 半導體記憶裝置
JP2020027865A (ja) * 2018-08-10 2020-02-20 キオクシア株式会社 半導体装置
CN109155320B (zh) * 2018-08-16 2019-09-10 长江存储科技有限责任公司 三维存储器件的嵌入式焊盘结构及其制造方法
US10707228B2 (en) * 2018-08-21 2020-07-07 Sandisk Technologies Llc Three-dimensional memory device having bonding structures connected to bit lines and methods of making the same
SG11202012288PA (en) * 2018-08-24 2021-01-28 Kioxia Corp Semiconductor device and method of manufacturing same
JP2020038900A (ja) 2018-09-04 2020-03-12 キオクシア株式会社 半導体装置
TWI724506B (zh) * 2018-09-04 2021-04-11 日商東芝記憶體股份有限公司 半導體記憶裝置
JP2020047814A (ja) 2018-09-20 2020-03-26 キオクシア株式会社 半導体記憶装置
TWI713195B (zh) 2018-09-24 2020-12-11 美商森恩萊斯記憶體公司 三維ｎｏｒ記憶電路製程中之晶圓接合及其形成之積體電路
CN109449161B (zh) * 2018-09-28 2021-04-09 长江存储科技有限责任公司 3d存储器件的制造方法
KR102481648B1 (ko) 2018-10-01 2022-12-29 삼성전자주식회사 반도체 장치
KR102480631B1 (ko) * 2018-10-01 2022-12-26 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR102676753B1 (ko) 2018-10-12 2024-06-19 삼성전자주식회사 수직형 메모리 장치
KR102650996B1 (ko) * 2018-11-06 2024-03-26 삼성전자주식회사 반도체 장치
CN109256392B (zh) * 2018-11-20 2020-07-14 长江存储科技有限责任公司 三维存储器及其形成方法
CN109524409B (zh) * 2018-11-23 2020-04-10 长江存储科技有限责任公司 形成三维存储器的方法
EP3844810A4 (en) * 2018-11-30 2022-06-01 Yangtze Memory Technologies Co., Ltd. BONDED STORAGE DEVICE AND METHOD OF MANUFACTURE THERE
CN110896669B (zh) 2018-12-18 2021-01-26 长江存储科技有限责任公司 多堆叠三维存储器件以及其形成方法
CN110914991B (zh) * 2018-12-18 2021-04-27 长江存储科技有限责任公司 具有转移的互连层的三维存储器件以及其形成方法
CN109768050B (zh) * 2018-12-18 2020-11-17 长江存储科技有限责任公司 三维存储器及其制备方法
CN110896668B (zh) 2018-12-18 2021-07-20 长江存储科技有限责任公司 多堆栈三维存储器件以及其形成方法
KR102658194B1 (ko) 2018-12-21 2024-04-18 삼성전자주식회사 반도체 장치
US10957705B2 (en) * 2018-12-24 2021-03-23 Sandisk Technologies Llc Three-dimensional memory devices having a multi-stack bonded structure using a logic die and multiple three-dimensional memory dies and method of making the same
CN109727990B (zh) * 2018-12-29 2020-05-15 长江存储科技有限责任公司 一种三维存储器及其制造方法
US10665580B1 (en) * 2019-01-08 2020-05-26 Sandisk Technologies Llc Bonded structure including a performance-optimized support chip and a stress-optimized three-dimensional memory chip and method for making the same
US10957680B2 (en) * 2019-01-16 2021-03-23 Sandisk Technologies Llc Semiconductor die stacking using vertical interconnection by through-dielectric via structures and methods for making the same
US10748894B2 (en) * 2019-01-18 2020-08-18 Sandisk Technologies Llc Three-dimensional memory device containing bond pad-based power supply network for a source line and methods of making the same
CN109817573B (zh) * 2019-01-22 2022-06-03 长江存储科技有限责任公司 存储器及其形成方法
CN109860103A (zh) * 2019-01-22 2019-06-07 长江存储科技有限责任公司 半导体结构及其形成方法
KR102618756B1 (ko) 2019-01-30 2023-12-27 양쯔 메모리 테크놀로지스 씨오., 엘티디. 더미 접합 콘택트를 사용한 하이브리드 접합
US10727215B1 (en) 2019-01-30 2020-07-28 Sandisk Technologies Llc Three-dimensional memory device with logic signal routing through a memory die and methods of making the same
JP7425069B2 (ja) * 2019-01-30 2024-01-30 サンライズ メモリー コーポレイション 基板接合を用いた高帯域幅・大容量メモリ組み込み型電子デバイス
WO2020154954A1 (en) 2019-01-30 2020-08-06 Yangtze Memory Technologies Co., Ltd. Hybrid bonding using dummy bonding contacts and dummy interconnects
WO2020163984A1 (en) * 2019-02-11 2020-08-20 Yangtze Memory Technologies Co., Ltd. Bonded semiconductor structures having bonding contacts made of indiffusible conductive materials and methods for forming the same
US11195781B2 (en) 2019-02-13 2021-12-07 Sandisk Technologies Llc Bonded three-dimensional memory devices and methods of making the same by replacing carrier substrate with source layer
US11508711B2 (en) 2019-02-13 2022-11-22 Sandisk Technologies Llc Bonded three-dimensional memory devices and methods of making the same by replacing carrier substrate with source layer
US10629616B1 (en) * 2019-02-13 2020-04-21 Sandisk Technologies Llc Bonded three-dimensional memory devices and methods of making the same by replacing carrier substrate with source layer
US11201107B2 (en) 2019-02-13 2021-12-14 Sandisk Technologies Llc Bonded three-dimensional memory devices and methods of making the same by replacing carrier substrate with source layer
US11355486B2 (en) 2019-02-13 2022-06-07 Sandisk Technologies Llc Bonded three-dimensional memory devices and methods of making the same by replacing carrier substrate with source layer
CN109860104B (zh) * 2019-02-15 2022-01-14 长江存储科技有限责任公司 键合结构及其形成方法
US10790300B2 (en) 2019-03-01 2020-09-29 Sandisk Technologies Llc Three-dimensional memory device having an epitaxial vertical semiconductor channel and method for making the same
US11239253B2 (en) * 2019-03-01 2022-02-01 Sandisk Technologies Llc Three-dimensional memory device having an epitaxial vertical semiconductor channel and method for making the same
US11424231B2 (en) 2019-03-01 2022-08-23 Sandisk Technologies Llc Three-dimensional memory device having an epitaxial vertical semiconductor channel and method for making the same
US11398451B2 (en) * 2019-03-01 2022-07-26 Sandisk Technologies Llc Methods for reusing substrates during manufacture of a bonded assembly including a logic die and a memory die
US10714497B1 (en) 2019-03-04 2020-07-14 Sandisk Technologies Llc Three-dimensional device with bonded structures including a support die and methods of making the same
CN113228234A (zh) * 2019-03-04 2021-08-06 桑迪士克科技有限责任公司 具有包括支撑管芯的接合结构的三维器件及其制备方法
US10985169B2 (en) * 2019-03-04 2021-04-20 Sandisk Technologies Llc Three-dimensional device with bonded structures including a support die and methods of making the same
CN110121778B (zh) 2019-03-04 2020-08-25 长江存储科技有限责任公司 三维存储器件
WO2020177049A1 (en) * 2019-03-04 2020-09-10 Yangtze Memory Technologies Co., Ltd. Methods for forming three-dimensional memory devices
US11069703B2 (en) 2019-03-04 2021-07-20 Sandisk Technologies Llc Three-dimensional device with bonded structures including a support die and methods of making the same
JP2020150037A (ja) 2019-03-11 2020-09-17 キオクシア株式会社 半導体装置およびその製造方法
JP2020150027A (ja) * 2019-03-11 2020-09-17 キオクシア株式会社 基板の分離方法、半導体記憶装置の製造方法、および基板分離装置
JP2020150232A (ja) 2019-03-15 2020-09-17 キオクシア株式会社 半導体装置およびその製造方法
JP2020155487A (ja) * 2019-03-18 2020-09-24 キオクシア株式会社 半導体記憶装置およびその製造方法
JP2020155485A (ja) * 2019-03-18 2020-09-24 キオクシア株式会社 半導体装置およびその製造方法
KR102517334B1 (ko) 2019-03-19 2023-04-03 삼성전자주식회사 선택기를 갖는 반도체 소자
KR20200112013A (ko) 2019-03-20 2020-10-05 삼성전자주식회사 수직형 반도체 소자
KR20200115804A (ko) 2019-03-26 2020-10-08 삼성전자주식회사 평행 구조를 포함하는 반도체 메모리 장치
US10797035B1 (en) * 2019-04-02 2020-10-06 Sandisk Technologies Llc Bonded assembly containing side bonding structures and methods of manufacturing the same
JP7197719B2 (ja) 2019-04-15 2022-12-27 長江存儲科技有限責任公司 半導体デバイス及び方法
JP7487213B2 (ja) 2019-04-15 2024-05-20 長江存儲科技有限責任公司 プロセッサおよびダイナミック・ランダムアクセス・メモリを有する接合半導体デバイスおよびそれを形成する方法
JP7331119B2 (ja) * 2019-04-15 2023-08-22 長江存儲科技有限責任公司 複数の機能性チップを伴う三次元ｎａｎｄメモリデバイスの集積
CN110731012B (zh) 2019-04-15 2021-01-29 长江存储科技有限责任公司 具有处理器和异构存储器的一体化半导体器件及其形成方法
KR102671402B1 (ko) 2019-04-16 2024-05-31 삼성전자주식회사 문턱전압 산포 특성을 향상한 메모리 컨트롤러, 메모리 시스템 및 그 동작방법
US11315649B2 (en) * 2019-04-16 2022-04-26 Samsung Electronics Co., Ltd. Memory controller, memory device and memory system having improved threshold voltage distribution characteristics and related operating methods
JP2020178010A (ja) * 2019-04-17 2020-10-29 キオクシア株式会社 半導体記憶装置
JP7313889B2 (ja) 2019-04-24 2023-07-25 キオクシア株式会社 半導体記憶装置及びメモリシステム
CN112510031B (zh) * 2019-04-30 2024-10-25 长江存储科技有限责任公司 具有处理器和nand闪存的键合半导体器件及其形成方法
EP4401127A2 (en) * 2019-04-30 2024-07-17 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory device with embedded dynamic random-access memory
CN110720143B (zh) 2019-04-30 2021-01-29 长江存储科技有限责任公司 具有处理器和nand闪存的键合半导体器件及其形成方法
CN113488505B (zh) * 2019-04-30 2022-09-30 长江存储科技有限责任公司 具有三维相变存储器的三维存储设备
US10727216B1 (en) * 2019-05-10 2020-07-28 Sandisk Technologies Llc Method for removing a bulk substrate from a bonded assembly of wafers
CN110291631A (zh) * 2019-05-17 2019-09-27 长江存储科技有限责任公司 具有静态随机存取存储器的三维存储器件
US11362079B2 (en) * 2019-06-13 2022-06-14 Sandisk Technologies Llc Bonded die assembly containing a manganese-containing oxide bonding layer and methods for making the same
JP7414411B2 (ja) 2019-06-14 2024-01-16 キオクシア株式会社 半導体記憶装置
WO2020258130A1 (en) * 2019-06-27 2020-12-30 Yangtze Memory Technologies Co., Ltd. Novel 3d nand memory device and method of forming the same
CN110574162B (zh) * 2019-08-02 2021-02-12 长江存储科技有限责任公司 三维存储器器件及其制造方法
JP7214898B2 (ja) * 2019-08-02 2023-01-30 長江存儲科技有限責任公司 三次元メモリデバイスおよびその製作方法
JP2021034529A (ja) 2019-08-22 2021-03-01 キオクシア株式会社 不揮発性半導体記憶装置
CN110637368B (zh) 2019-08-23 2021-03-23 长江存储科技有限责任公司 非易失性存储器件及其制造方法
KR20210026617A (ko) * 2019-08-30 2021-03-10 삼성전자주식회사 집적회로 소자
US11329057B2 (en) * 2019-08-30 2022-05-10 Samsung Electronics Co., Ltd. Integrated circuit device
US11233043B2 (en) 2019-09-02 2022-01-25 Samsung Electronics Co., Ltd. Three-dimensional semiconductor memory device
US11227860B2 (en) 2019-09-02 2022-01-18 Samsung Electronics Co., Ltd. Memory device
KR20210027696A (ko) 2019-09-02 2021-03-11 삼성전자주식회사 3차원 반도체 메모리 소자
KR20210026963A (ko) * 2019-09-02 2021-03-10 삼성전자주식회사 비휘발성 메모리 장치
KR20210027706A (ko) 2019-09-02 2021-03-11 삼성전자주식회사 메모리 장치
KR20210028438A (ko) 2019-09-04 2021-03-12 삼성전자주식회사 메모리 장치
US11289467B2 (en) 2019-09-04 2022-03-29 Samsung Electronics Co., Ltd. Memory device
US11367735B2 (en) 2019-09-09 2022-06-21 Samsung Electronics Co., Ltd. Three-dimensional semiconductor devices
US12120881B2 (en) 2019-09-09 2024-10-15 Samsung Electronics Co., Ltd. Three-dimensional semiconductor devices
JP2021044498A (ja) * 2019-09-13 2021-03-18 キオクシア株式会社 半導体装置の製造方法
JP2021048187A (ja) 2019-09-17 2021-03-25 キオクシア株式会社 半導体記憶装置
JP2021048167A (ja) 2019-09-17 2021-03-25 キオクシア株式会社 半導体記憶装置
JP2021048220A (ja) 2019-09-18 2021-03-25 キオクシア株式会社 半導体記憶装置
JP2021048230A (ja) * 2019-09-18 2021-03-25 キオクシア株式会社 半導体記憶装置
JP2021047968A (ja) 2019-09-20 2021-03-25 キオクシア株式会社 記憶装置
CN114450792A (zh) 2019-10-09 2022-05-06 超极存储器股份有限公司 层叠半导体、晶圆层叠体、层叠半导体的制造方法、辅助装置以及程序
WO2021068221A1 (en) 2019-10-12 2021-04-15 Yangtze Memory Technologies Co., Ltd. Semiconductor devices having interposer structure and methods thereof
JP7242908B2 (ja) * 2019-10-17 2023-03-20 長江存儲科技有限責任公司 バックサイドアイソレーション構造体を備えた３次元メモリデバイス
KR20210047413A (ko) 2019-10-21 2021-04-30 삼성전자주식회사 플래시 메모리 장치 및 플래시 메모리 셀들을 포함하는 컴퓨팅 장치
US11270759B2 (en) 2019-10-21 2022-03-08 Samsung Electronics Co., Ltd. Flash memory device and computing device including flash memory cells
JP2021068799A (ja) 2019-10-23 2021-04-30 キオクシア株式会社 半導体記憶装置
JP7350096B2 (ja) * 2019-11-05 2023-09-25 長江存儲科技有限責任公司 結合された３次元メモリデバイスおよびそれを形成するための方法
KR102626639B1 (ko) 2019-11-05 2024-01-19 양쯔 메모리 테크놀로지스 씨오., 엘티디. 본딩된 3차원 메모리 디바이스 및 그 형성 방법들
JP7321294B2 (ja) * 2019-11-05 2023-08-04 長江存儲科技有限責任公司 結合された３次元メモリデバイスおよびそれを形成するための方法
US11410955B2 (en) * 2019-11-19 2022-08-09 SK Hynix Inc. Semiconductor memory device
JPWO2021112247A1 (ja) * 2019-12-04 2021-06-10
KR20210083429A (ko) 2019-12-26 2021-07-07 삼성전자주식회사 반도체 소자
KR20210088810A (ko) * 2020-01-06 2021-07-15 에스케이하이닉스 주식회사 3차원 반도체 메모리 장치
US11282815B2 (en) * 2020-01-14 2022-03-22 Micron Technology, Inc. Methods of forming microelectronic devices, and related microelectronic devices and electronic systems
US20210217768A1 (en) * 2020-01-15 2021-07-15 Micron Technology, Inc. Memory Devices and Methods of Forming Memory Devices
KR20210093045A (ko) 2020-01-17 2021-07-27 삼성전자주식회사 메모리 장치
US11800725B1 (en) * 2020-01-20 2023-10-24 Monolithic 3D Inc. 3D semiconductor devices and structures with electronic circuit units
US11646283B2 (en) * 2020-01-28 2023-05-09 Sandisk Technologies Llc Bonded assembly containing low dielectric constant bonding dielectric material
US11171097B2 (en) * 2020-01-28 2021-11-09 Sandisk Technologies Llc Bonded assembly containing metal-organic framework bonding dielectric and methods of forming the same
KR20210100235A (ko) 2020-02-05 2021-08-17 에스케이하이닉스 주식회사 반도체 메모리 장치
TWI783369B (zh) 2020-02-07 2022-11-11 美商森恩萊斯記憶體公司 準揮發性系統級記憶體
US11675500B2 (en) 2020-02-07 2023-06-13 Sunrise Memory Corporation High capacity memory circuit with low effective latency
JP2021140837A (ja) 2020-03-02 2021-09-16 キオクシア株式会社 半導体記憶装置
JP2021145053A (ja) 2020-03-12 2021-09-24 キオクシア株式会社 半導体記憶装置
JP2021150395A (ja) 2020-03-17 2021-09-27 キオクシア株式会社 半導体記憶装置およびその製造方法
JP2021150370A (ja) * 2020-03-17 2021-09-27 キオクシア株式会社 半導体記憶装置
JP2021150511A (ja) * 2020-03-19 2021-09-27 キオクシア株式会社 半導体記憶装置
JP2021150574A (ja) 2020-03-23 2021-09-27 キオクシア株式会社 半導体装置
KR20210124631A (ko) 2020-04-07 2021-10-15 에스케이하이닉스 주식회사 웨이퍼 대 웨이퍼 본딩 구조를 갖는 반도체 메모리 장치
EP4401139A3 (en) 2020-04-14 2024-10-16 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory device with backside source contact
JP7532534B2 (ja) 2020-04-14 2024-08-13 長江存儲科技有限責任公司 バックサイドソースコンタクトを備える３次元メモリデバイスを形成するための方法
WO2021237488A1 (en) * 2020-05-27 2021-12-02 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory devices
CN113410243B (zh) * 2020-05-27 2023-04-25 长江存储科技有限责任公司 用于形成三维存储器件的方法
US11563018B2 (en) 2020-06-18 2023-01-24 Micron Technology, Inc. Microelectronic devices, and related methods, memory devices, and electronic systems
US11705367B2 (en) 2020-06-18 2023-07-18 Micron Technology, Inc. Methods of forming microelectronic devices, and related microelectronic devices, memory devices, electronic systems, and additional methods
US11699652B2 (en) 2020-06-18 2023-07-11 Micron Technology, Inc. Microelectronic devices and electronic systems
US11557569B2 (en) 2020-06-18 2023-01-17 Micron Technology, Inc. Microelectronic devices including source structures overlying stack structures, and related electronic systems
US11825658B2 (en) 2020-08-24 2023-11-21 Micron Technology, Inc. Methods of forming microelectronic devices and memory devices
US11417676B2 (en) 2020-08-24 2022-08-16 Micron Technology, Inc. Methods of forming microelectronic devices and memory devices, and related microelectronic devices, memory devices, and electronic systems
US11626376B2 (en) * 2020-09-08 2023-04-11 Kioxia Corporation Semiconductor device having a plurality of first structural bodies provided below a connection terminal and manufacturing method thereof
JP2022046249A (ja) 2020-09-10 2022-03-23 キオクシア株式会社 半導体記憶装置
JP2022050185A (ja) * 2020-09-17 2022-03-30 キオクシア株式会社 半導体装置およびその製造方法
KR20220042765A (ko) 2020-09-28 2022-04-05 삼성전자주식회사 비휘발성 메모리 장치, 이를 포함하는 시스템, 및 이의 제조 방법
KR20220046786A (ko) 2020-10-08 2022-04-15 삼성전자주식회사 비휘발성 메모리 장치 및 비휘발성 메모리 장치를 포함하는 비휘발성 메모리 시스템
KR20220049701A (ko) 2020-10-15 2022-04-22 삼성전자주식회사 반도체 메모리 장치 및 이를 포함하는 전자 시스템
KR20220052769A (ko) 2020-10-21 2022-04-28 삼성전자주식회사 메모리 소자 및 이를 포함하는 데이터 저장 시스템
KR20220056549A (ko) * 2020-10-28 2022-05-06 삼성전자주식회사 기판의 양면에 배치된 주변 회로 영역들을 갖는 반도체 소자 및 이를 포함하는 데이터 저장 시스템
KR20220057834A (ko) * 2020-10-30 2022-05-09 삼성전자주식회사 반도체 장치 및 이를 포함하는 대용량 데이터 저장 시스템
KR20220060612A (ko) 2020-11-04 2022-05-12 삼성전자주식회사 반도체 장치 및 이를 포함하는 데이터 저장 시스템
KR20220069152A (ko) 2020-11-19 2022-05-27 삼성전자주식회사 반도체 장치 및 이를 포함하는 데이터 저장 시스템
KR20230014727A (ko) * 2020-12-09 2023-01-30 양쯔 메모리 테크놀로지스 씨오., 엘티디. 3차원 메모리 디바이스의 콘택트 패드 및 그 제조 방법
US11676954B2 (en) 2020-12-28 2023-06-13 Sandisk Technologies Llc Bonded three-dimensional memory devices with backside source power supply mesh and methods of making the same
CN112864036B (zh) * 2021-01-05 2023-08-01 长江存储科技有限责任公司 一种测试方法及装置
US11751408B2 (en) 2021-02-02 2023-09-05 Micron Technology, Inc. Methods of forming microelectronic devices, and related microelectronic devices, memory devices, and electronic systems
JP2022118667A (ja) 2021-02-02 2022-08-15 キオクシア株式会社 半導体記憶装置
WO2022173700A1 (en) 2021-02-10 2022-08-18 Sunrise Memory Corporation Memory interface with configurable high-speed serial data lanes for high bandwidth memory
JP2022128770A (ja) 2021-02-24 2022-09-05 キオクシア株式会社 半導体記憶装置
JP2022144164A (ja) 2021-03-18 2022-10-03 キオクシア株式会社 半導体装置、テンプレート、およびテンプレートの製造方法
EP4139954B1 (en) 2021-03-30 2024-10-16 Yangtze Memory Technologies Co., Ltd. Method for fabricating three-dimensional semiconductor device using buried stop layer in substrate
US11758730B2 (en) * 2021-05-10 2023-09-12 Sandisk Technologies Llc Bonded assembly of a memory die and a logic die including laterally shifted bit-line bonding pads and methods of forming the same
KR20230008970A (ko) * 2021-07-08 2023-01-17 삼성전자주식회사 비휘발성 메모리 장치 및 이를 포함하는 비휘발성 메모리 시스템
US11869877B2 (en) 2021-08-06 2024-01-09 Sandisk Technologies Llc Bonded assembly including inter-die via structures and methods for making the same
JP2024000909A (ja) * 2022-06-21 2024-01-09 キオクシア株式会社 半導体装置及び半導体記憶装置

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100537552B1 (ko) * 2000-07-31 2005-12-16 매그나칩 반도체 유한회사 반도체 소자 및 그의 제조 방법
JP5016832B2 (ja) 2006-03-27 2012-09-05 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
JP5010192B2 (ja) 2006-06-22 2012-08-29 株式会社東芝 不揮発性半導体記憶装置
JP2009094236A (ja) * 2007-10-05 2009-04-30 Toshiba Corp 不揮発性半導体記憶装置
KR101226685B1 (ko) * 2007-11-08 2013-01-25 삼성전자주식회사 수직형 반도체 소자 및 그 제조 방법.
JP5142692B2 (ja) 2007-12-11 2013-02-13 株式会社東芝 不揮発性半導体記憶装置
JP2009224612A (ja) * 2008-03-17 2009-10-01 Toshiba Corp 不揮発性半導体記憶装置、及びその製造方法
US8044448B2 (en) 2008-07-25 2011-10-25 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
JP2011003833A (ja) * 2009-06-22 2011-01-06 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
JP4945609B2 (ja) * 2009-09-02 2012-06-06 株式会社東芝 半導体集積回路装置
JP5144698B2 (ja) * 2010-03-05 2013-02-13 株式会社東芝 半導体記憶装置及びその製造方法
JP2011187794A (ja) * 2010-03-10 2011-09-22 Toshiba Corp 半導体記憶装置及びその製造方法
JP2011199131A (ja) * 2010-03-23 2011-10-06 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
JP2011204829A (ja) * 2010-03-25 2011-10-13 Toshiba Corp 半導体記憶装置
US8525342B2 (en) * 2010-04-12 2013-09-03 Qualcomm Incorporated Dual-side interconnected CMOS for stacked integrated circuits
JP2012146861A (ja) 2011-01-13 2012-08-02 Toshiba Corp 半導体記憶装置
JP5814867B2 (ja) * 2012-06-27 2015-11-17 株式会社東芝 半導体記憶装置
KR20140028969A (ko) * 2012-08-31 2014-03-10 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
TWI676279B (zh) * 2013-10-04 2019-11-01 新力股份有限公司 半導體裝置及固體攝像元件
KR102128469B1 (ko) * 2013-11-08 2020-06-30 삼성전자주식회사 반도체 장치
KR20150056309A (ko) * 2013-11-15 2015-05-26 삼성전자주식회사 3차원 반도체 장치 및 그 제조 방법
KR20150067811A (ko) * 2013-12-09 2015-06-19 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
US9252148B2 (en) * 2014-01-22 2016-02-02 Micron Technology, Inc. Methods and apparatuses with vertical strings of memory cells and support circuitry
KR102161781B1 (ko) * 2014-02-03 2020-10-05 삼성전자주식회사 수직형 메모리 장치
KR20150106660A (ko) * 2014-03-12 2015-09-22 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법
KR102192539B1 (ko) * 2014-05-21 2020-12-18 삼성전자주식회사 반도체 장치 및 이의 프로그램 방법
US9548329B2 (en) * 2014-07-02 2017-01-17 Taiwan Semiconductor Manufacturing Company Ltd. Backside illuminated image sensor and method of manufacturing the same
JP6203152B2 (ja) 2014-09-12 2017-09-27 東芝メモリ株式会社 半導体記憶装置の製造方法
JP2018148071A (ja) * 2017-03-07 2018-09-20 東芝メモリ株式会社 記憶装置
WO2019037403A1 (en) * 2017-08-21 2019-02-28 Yangtze Memory Technologies Co., Ltd. THREE-DIMENSIONAL STABLE MEMORY DEVICES AND METHODS OF FORMING THE SAME
JP2019057532A (ja) * 2017-09-19 2019-04-11 東芝メモリ株式会社 半導体メモリ
JP7002899B2 (ja) * 2017-09-22 2022-01-20 キオクシア株式会社 記憶装置
US10510738B2 (en) * 2018-01-17 2019-12-17 Sandisk Technologies Llc Three-dimensional memory device having support-die-assisted source power distribution and method of making thereof
JP2019160833A (ja) * 2018-03-07 2019-09-19 東芝メモリ株式会社 半導体装置
WO2020000318A1 (en) * 2018-06-28 2020-01-02 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory device having shielding layer and method for forming the same
KR102481648B1 (ko) * 2018-10-01 2022-12-29 삼성전자주식회사 반도체 장치
KR102658194B1 (ko) * 2018-12-21 2024-04-18 삼성전자주식회사 반도체 장치
US10665581B1 (en) * 2019-01-23 2020-05-26 Sandisk Technologies Llc Three-dimensional semiconductor chip containing memory die bonded to both sides of a support die and methods of making the same
US11177249B2 (en) * 2019-01-30 2021-11-16 SK Hynix Inc. Semiconductor memory device and method of manufacturing the same
US10727215B1 (en) * 2019-01-30 2020-07-28 Sandisk Technologies Llc Three-dimensional memory device with logic signal routing through a memory die and methods of making the same
US11114406B2 (en) * 2019-01-31 2021-09-07 Sandisk Technologies Llc Warpage-compensated bonded structure including a support chip and a three-dimensional memory chip
US10811058B2 (en) 2019-02-06 2020-10-20 Sandisk Technologies Llc Bonded assembly containing memory die bonded to integrated peripheral and system die and methods for making the same
US11195781B2 (en) * 2019-02-13 2021-12-07 Sandisk Technologies Llc Bonded three-dimensional memory devices and methods of making the same by replacing carrier substrate with source layer
US10804202B2 (en) * 2019-02-18 2020-10-13 Sandisk Technologies Llc Bonded assembly including a semiconductor-on-insulator die and methods for making the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11127717B2 (en) 2019-03-04 2021-09-21 Toshiba Memory Corporation Semiconductor device including memory cell arrays and method of manufacturing the same
US11839082B2 (en) 2019-03-04 2023-12-05 Kioxia Corporation Semiconductor device and method of manufacturing the same
US11417626B2 (en) 2019-09-11 2022-08-16 Kioxia Corporation Manufacturing method of semiconductor device

Also Published As

Publication number Publication date
US20160079164A1 (en) 2016-03-17
JP2016062901A (ja) 2016-04-25
US20230165009A1 (en) 2023-05-25
US10090315B2 (en) 2018-10-02
US10403635B2 (en) 2019-09-03
US20170103994A1 (en) 2017-04-13
US9558945B2 (en) 2017-01-31
US20210082942A1 (en) 2021-03-18
US20190333927A1 (en) 2019-10-31
US11594547B2 (en) 2023-02-28
US10892270B2 (en) 2021-01-12
US20180358373A1 (en) 2018-12-13

Similar Documents

Publication Publication Date Title
JP6203152B2 (ja) 半導体記憶装置の製造方法
US10074667B1 (en) Semiconductor memory device
US20180374864A1 (en) Semiconductor memory device
CN111681988B (zh) 半导体装置及其制造方法
US10276585B2 (en) Semiconductor memory device
JP2021048249A (ja) 半導体装置およびその製造方法
CN111668206A (zh) 半导体装置及其制造方法
CN116600569A (zh) 半导体存储器装置
JP2020155485A (ja) 半導体装置およびその製造方法
CN114156275A (zh) 半导体存储装置及其制造方法
CN112262474B (zh) 半导体存储装置
TWI766796B (zh) 半導體記憶裝置
US20220302056A1 (en) Semiconductor storage device and method for fabricating semiconductor storage device
TWI697905B (zh) 半導體記憶裝置
TWI794747B (zh) 半導體裝置及其製造方法
TWI741630B (zh) 半導體記憶裝置
TWI830219B (zh) 半導體裝置
TWI859034B (zh) 半導體裝置之製造方法
TW202211454A (zh) 半導體裝置及其製造方法
TW202418970A (zh) 半導體裝置之製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160830

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170426

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170428

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170606

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20170620

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170731

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170829

R150 Certificate of patent or registration of utility model

Ref document number: 6203152

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350