Nothing Special   »   [go: up one dir, main page]

JP5722852B2 - 不純物濃度を選択的に減少させたｉｉｉ−ｖ族デバイス構造 - Google Patents

不純物濃度を選択的に減少させたｉｉｉ−ｖ族デバイス構造 Download PDF

Info

Publication number
JP5722852B2
JP5722852B2 JP2012203496A JP2012203496A JP5722852B2 JP 5722852 B2 JP5722852 B2 JP 5722852B2 JP 2012203496 A JP2012203496 A JP 2012203496A JP 2012203496 A JP2012203496 A JP 2012203496A JP 5722852 B2 JP5722852 B2 JP 5722852B2
Authority
JP
Japan
Prior art keywords
impurity concentration
group iii
iii
transition body
nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012203496A
Other languages
English (en)
Other versions
JP2013070053A (ja
Inventor
エイ ブリエール マイケル
エイ ブリエール マイケル
Original Assignee
インターナショナル レクティフィアー コーポレイション
インターナショナル レクティフィアー コーポレイション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by インターナショナル レクティフィアー コーポレイション, インターナショナル レクティフィアー コーポレイション filed Critical インターナショナル レクティフィアー コーポレイション
Publication of JP2013070053A publication Critical patent/JP2013070053A/ja
Application granted granted Critical
Publication of JP5722852B2 publication Critical patent/JP5722852B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/0251—Graded layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02584—Delta-doping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02634—Homoepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H01L29/157—Doping structures, e.g. doping superlattices, nipi superlattices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66431—Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Chemical Vapour Deposition (AREA)

Description

本発明は、選択的に減少された不純物濃度を有するＩＩＩ−Ｖ族デバイス構造に関する。
［関連出願の相互参照］
本願は、２０１１年９月２１日に「Impurity Graded III-Nitride Material Structures and Methods」とのタイトルで出願された係属中の米国特許仮出願第６１／５３７，５４０号に基づく優先権を主張するものである。この係属中の仮特許出願の全内容は、参照により本明細書に全体的に組み入れられる。
［定義］
本明細書では、「ＩＩＩ−Ｖ族」との用語は、Ｖ族元素及び少なくとも１つのＩＩＩ族元素を有する化合物半導体を意味する。また、「ＩＩＩ族窒化物」又は「ＩＩＩ−Ｎ」は、窒素（Ｎ）と、少なくとも１つのＩＩＩ族元素とを含む化合物半導体を意味し、当該ＩＩＩ族元素は、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）、及びボロン（Ｂ）など、並びに、ＩＩＩ族元素の合金（例えば、これらに限定されないが、窒化アルミニウムガリウム（ＡｌｘＧａ（１−ｘ）Ｎ）、窒化インジウムガリウム（ＩｎｙＧａ（１−ｙ）Ｎ）、窒化アルミニウムインジウムガリウム（ＡｌｘＩｎｙＧａ（１−ｘ−ｙ）Ｎ）、窒化リン化ヒ化ガリウム（ＧａＡｓａＰｂＮ（１−ａ−ｂ））、窒化リン化ヒ化アルミニウムインジウムガリウム（ＡｌｘＩｎｙＧａ（１−ｘ−ｙ）ＡｓａＰｂＮ（１−ａ−ｂ））など）を含む。ＩＩＩ族窒化物はさらに、一般的に、Ｇａ極、Ｎ極、半極性、又は無極性の結晶方位などの極性を意味するが、これらに限定されない。また、ＩＩＩ族窒化物材料は、ウルツ鉱、閃亜鉛鉱、及び混合ポリタイプのいずれかを含み、単結晶、モノクリスタル、多結晶、又はアモルファス構造を含み得る。
例えば窒化ガリウム（ＧａＮ）材料又はその他のＩＩＩ族窒化物材料などのＩＩＩ−Ｖ族半導体は、高出力密度及び高効率スイッチングが必要とされる、超小型電子技術の多くの実装形態において用いられている。そうした実装形態の例として、電界効果トランジスタ（ＦＥＴ）や高電子移動度トランジスタ（ＨＥＭＴ）が含まれる。
ＩＩＩ族窒化物半導体の本質的な材料特性としては、理論的には高性能なデバイスが形成可能であるが、実際問題としては、従来のＩＩＩ族窒化物材料の成長環境は通常不純物源を含む。これらの不純物源がＩＩＩ族窒化物の成長環境に存在することで、デバイスの重要な層に意図しないドープがなされ得る。例えば、ＨＥＭＴ及びその他の高速スイッチングデバイスにおいては、意図しない不純物のドープは、デバイス性能を低下させる恐れがある。
一実施形態に係る、選択的に減少された不純物濃度を有する例示的なＩＩＩ−Ｖ族デバイス構造に対応するブロック構造である。 別の実施形態に係る、選択的に減少された不純物濃度を有する例示的なＩＩＩ−Ｖ族デバイス構造に対応するブロック構造である。 例示的な一実施形態に係る、図２に示されたＩＩＩ族窒化物デバイス構造の複数部分間で不純物濃度を連続的に減少させたことを示す選択的に減少された不純物濃度に対応するグラフである。 例示的な別の実施形態に係る、図２に示されたＩＩＩ族窒化物デバイス構造の複数部分間で不純物濃度を連続的に減少させたことを示す選択的に減少された不純物濃度に対応するグラフである。 例示的な別の実施形態に係る、図２に示されたＩＩＩ族窒化物デバイス構造の複数部分間で不純物濃度を連続的に減少させたことを示す選択的に減少された不純物濃度に対応するグラフである。 例示的な別の実施形態に係る、図２に示されたＩＩＩ族窒化物デバイス構造の複数部分間で不純物濃度を選択的に減少させたことを示すグラフである。 例示的な別の実施形態に係る、図２に示されたＩＩＩ族窒化物デバイス構造の複数部分間で不純物濃度を選択的に減少させたことを示すグラフである。 例示的な別の実施形態に係る、図２に示されたＩＩＩ族窒化物素子構造の複数部分間で不純物濃度を連続的に減少させたことを示す選択的に減少された不純物濃度に対応するグラフである。 例示的な別の実施形態に係る、図２に示されたＩＩＩ族窒化物素子構造の複数部分間で不純物濃度を連続的に減少させたことを示す選択的に減少された不純物濃度に対応するグラフである。 例示的な別の実施形態に係る、図２に示されたＩＩＩ族窒化物素子構造の複数部分間で不純物濃度を連続的に減少させたことを示す選択的に減少された不純物濃度に対応するグラフである。 例示的な別の実施形態に係る、図２に示されたＩＩＩ族窒化物素子構造の複数部分間で不純物濃度を選択的に減少させたことを示すグラフである。 例示的な別の実施形態に係る、図２に示されたＩＩＩ族窒化物素子構造の複数部分間で不純物濃度を選択的に減少させたことを示すグラフである。 Ａ〜Ｄは、例示的な別の実施形態に係る、図２に示されたＩＩＩ族窒化物素子構造の複数部分間で不純物濃度を選択的に減少させたことを示すグラフである。 例示的な別の実施形態に係る、図２に示されたＩＩＩ族窒化物素子構造の複数部分間で不純物濃度を連続的に減少させたことを示す選択的に減少された不純物濃度に対応するグラフである。 例示的な別の実施形態に係る、図２に示されたＩＩＩ族窒化物素子構造の複数部分間で不純物濃度を連続的に減少させたことを示す選択的に減少された不純物濃度に対応するグラフである。 例示的な別の実施形態に係る、図２に示されたＩＩＩ族窒化物素子構造の複数部分間で不純物濃度を連続的に減少させたことを示す選択的に減少された不純物濃度に対応するグラフである。 例示的な別の実施形態に係る、図２に示されたＩＩＩ族窒化物素子構造の複数部分間で不純物濃度を連続的に減少させたことを示す選択的に減少された不純物濃度に対応するグラフである。 例示的な一実施形態に係る、図２に示されたＩＩＩ族窒化物素子構造の遷移体の複数部分間で選択的に減少された不純物濃度に対応し、当該デバイス構造のＩＩＩ族窒化物中間体の複数部分間で不純物濃度を連続的に減少させたことを示すグラフである。 例示的な一実施形態に係る、図２に示されたＩＩＩ族窒化物素子構造の遷移体の複数部分間で選択的に減少された不純物濃度に対応し、当該デバイス構造のＩＩＩ族窒化物中間体の複数部分間で不純物濃度を連続的に減少させたことを示すグラフである。 ＩＩＩ族窒化物デバイス構造において印加電圧により発生される例示的な臨界電界と、当該ＩＩＩ族窒化物デバイス構造における不純物濃度を選択的に減少させた例とに関する図である。
本発明は、選択的に減少された不純物濃度を有するＩＩＩ−Ｖ族デバイス構造に関し、図面のうち少なくとも一つの図に示され、及び／又は、その一つの図と関連して説明され、特許請求の範囲において、より完全に記述される。
以下の説明は、本発明の実施形態に関する具体的な情報を含む。なお、当業者であれば、本発明が、本明細書において具体的に記載されたものとは別な形で実施され得ることを理解できるだろう。本願の図面及びそれらに付随する詳細な説明は、単なる例示的実施形態に関するものである。特に断りのない限り、図中の同じ又は対応するデバイスは同じ又は対応する参照番号で示され得る。さらに、本願の図面及び説明は概して、縮尺通りに描かれておらず、実際の相対的寸法には対応していない。
ＩＩＩ−Ｖ族半導体は、窒化ガリウム（ＧａＮ）、及び／又は、窒化ガリウム（ＧａＮ）の合金（例えば窒化アルミニウムガリウム（ＡｌＧａＮ）、窒化インジウムガリウム（ＩｎＧａＮ）、窒化アルミニウムインジウムガリウム（ＡｌＩｎＧａＮ）など）から成るＩＩＩ族窒化物材料を含む。これらの材料は、比較的広い直接バンドギャップと強い圧電分極とを有する化合物半導体であり、高い破壊電界と二次元電子ガス（２ＤＥＧ）の生成とを可能にする。結果として、ＧａＮなどのＩＩＩ族窒化物材料は、高出力密度及び高効率スイッチングが必要とされる、超小型電子技術の多くの実施形態において用いられている。そうした実装例には、電界効果トランジスタ（ＦＥＴ）、高電子移動度トランジスタ（ＨＥＭＴ）、及びダイオードが含まれる。
先述したように、ＩＩＩ族窒化物半導体の本質的な材料特性としては、理論的には高性能なデバイスが形成可能であるが、実際問題としては、従来のＩＩＩ族窒化物材料の成長環境は通常不純物源を含む。例えば、有機金属気相エピタキシ（ＯＭＶＰＥ）とも称される有機金属化学的気相成長法（ＭＯＣＶＤ）を用いて成長されるＩＩＩ族窒化物材料には、有機金属源から生じる炭素不純物が混入され得る。不純物源がＩＩＩ族窒化物の成長環境に存在することで、デバイスの重要な層に意図しないドープがなされ得る。
例えばＨＥＭＴなどのトランジスタにおいて、意図しない不純物のドープは、動的オン抵抗（Ｒｄｓｏｎ）を上昇させ、デバイス性能を低下させる作用を引き起こす恐れがある。しかし、ＩＩＩ族窒化物半導体材料又はその他のＩＩＩ−Ｖ族半導体材料の生成に用いる成長条件を精密に操作することにより、特定の重要なデバイス領域における不純物プロファイルを選択的に減少させて、デバイス性能を向上又は最適化することができる。
本願は、不純物濃度を連続的に減少、又は選択的に減少させたＩＩＩ族窒化物材料を含む半導体材料、及びそうした材料の形成方法を開示する。例えば、本願は、ＨＥＭＴデバイス構造の一つ又は複数の層における不純物濃度プロファイルに勾配又は調整を加えることにより、低リーク、低い動的オン抵抗、高いパンチスルー（高い横方向ブレークダウン）、及び高い縦方向ブレークダウン又は高い隔離度といった性能を示す電子デバイスの製造を可能にする。
本願においては炭素不純物濃度が具体的に言及されるが、別の不純物種を本発明の思想に従って選択的に減少させることもできる。例えば、炭素（Ｃ）、酸素（Ｏ）、水素（Ｈ）、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、マグネシウウム（Ｍｇ）、ベリリウム（Ｂｅ）、亜鉛（Ｚｎ）、鉄（Ｆｅ）、クロム（Ｃｒ）、カドミウム（Ｃｄ）が、ＩＩＩ族窒化物半導体構造あるいはその他のＩＩＩ−Ｖ族半導体構造において意図せず存在し得るか、又は当該構造における特定の層又は構成に選択的に注入され得る。また、具体的な不純物材料が説明されているが、理解されるように、本発明の思想の範囲を逸脱することなく、追加の不純物を半導体構造に含ませ得る。
さらに、ＩＩＩ族窒化物材料体又はその他のＩＩＩ−Ｖ族材料体の成長時にその成長環境において不純物源が存在することによる不純物濃度は、一般的に、当該材料体の形成中におけるその成長速度、及び／又は、成長温度に対応し得る。例えば、ＩＩＩ族窒化物体の不純物濃度の減少は、ＩＩＩ族窒化物体の成長時における成長速度の低下により生じ得る。逆に、ＩＩＩ族窒化物体の不純物濃度の増加は、ＩＩＩ族窒化物体の成長時における成長速度の上昇により生じ得る。
図１は、一実施形態に係る、不純物濃度を選択的に減少させた例示的なＩＩＩ−Ｖ族デバイス構造に対応するブロック構造を示す。図１に示されているように、半導体構造１００は、遷移体１１０、当該遷移体１１０上方に底面１１１を有するＩＩＩ−Ｖ族中間体１１２、及び当該ＩＩＩ−Ｖ族中間体１１２の頂面１１３上方のＩＩＩ−Ｖ族デバイス層１１４を備える。本実施形態によれば、ＩＩＩ−Ｖ族中間体１１２はドープされたＩＩＩ族窒化物層であり得る。いくつかの実施形態において、ＩＩＩ−Ｖ族中間体１１２は、前記底面１１１において高く、前記頂面１１３において低くなる形で選択的に減少された不純物濃度を有する、不純物ドープされた勾配のあるＩＩＩ族窒化物層であり得る。さらに、一実施形態において、ＩＩＩ−Ｖ族中間体１１２が、前記底面１１１において高く、前記頂面１１３において低くなる形で連続的に減少された不純物濃度を有するようＩＩＩ−Ｖ族中間体１１２を形成することが効果的であるか、又は好ましくあり得る。
留意すべき点として、一つの層若しくは体が、もう一つの層、体、若しくは基板の「上」、「上方」、若しくは「上を覆う」と言う場合、当該「上」、「上方」、若しくは「上を覆う」層若しくは体は、その下にある層、体、若しくは基板の直接上にあるか、又は、仲介層若しくは仲介体が存在し得る。一つの層がもう一つの層、体、又は基板の「直接上」にあると言う場合、仲介層又は仲介体は存在しない。また、一つの層若しくは体が、もう一つの層、体、若しくは基板の「上」、「上方」、若しくは「上を覆う」と言う場合、当該「上」、「上方」、若しくは「上を覆う」層若しくは体は、その下にある層、体、若しくは基板の全体を覆うか、又は、一部を覆い得る。
さらに、本明細書中で用いられる「不純物ドープされた勾配のある層」又は「不純物勾配のある層」との語は、当該層の厚みにおける少なくとも一部で変化した不純物濃度プロファイルを有する層のことを意味する。したがって、ＩＩＩ−Ｖ族中間体１１２は、当該層の様々な深さにおいて少なくとも２つの異なる不純物濃度を有する。後述するように、ＩＩＩ−Ｖ族中間体１１２の不純物濃度（例えば、ドーパントプロファイル）又は勾配方式（grading scheme）は、様々な形で変化され得る。いずれの不純物濃度プロファイルに従っても、選択的に減少された不純物濃度はＩＩＩ−Ｖ族中間体１１２の全体にわたって変化し得るが、そうしたプロファイルが、底面１１１において高く、頂面１１３において低い不純物濃度を有することが効果的であり得る。一般的に、低リーク、低い動的オン抵抗、高いパンチスルー（高い横方向ブレークダウン）、及び高い縦方向ブレークダウン／高い隔離度といった十分なデバイス性能が得られるように、調整してＩＩＩ−Ｖ族中間体１１２における不純物濃度を選択的に減少させることが効果的である。
ある実施形態においては、ＩＩＩ−Ｖ族中間体１１２は、選択的に減少された不純物濃度を有する上、組成勾配のあるＩＩＩ族窒化物体であり得る。すなわち、ＩＩＩ−Ｖ族中間体１１２は、底面１１１において第１のＩＩＩ族窒化物化合物を有し、底面１１１より上方（例えば、底面１１１と頂面１１３との間）において第２のＩＩＩ族窒化物化合物を有する。
また、留意すべき点として、本明細書で開示されたとおりの選択的に減少されたＩＩＩ−Ｖ族中間体１１２の不純物濃度は、複数の不純物種により形成され得る。その場合は、１つ、２つ、又は３つ以上の不純物濃度が、底面１１１と頂面１１３との間で連続的又は選択的に減少され得る。結果として、不純物濃度は、全体的に見て、底面１１１に比べて頂面１１３で減少する。さらに、各不純物種に対応する不純物濃度は、同一又は異なる不純物濃度プロファイルに基づき減少され得る。
図２は、別の実施形態に係る、不純物濃度を選択的に減少させた例示的なＩＩＩ−Ｖ族デバイス構造に対応するブロック構造を示す。図２に示されているように、半導体構造２００は、基板２０２、基板２０２上方の遷移体２１０、遷移体２１０上方に底面２１１を有するＩＩＩ族窒化物中間体２１２、及びＩＩＩ族窒化物中間体２１２の頂面２１３上方のＩＩＩ族窒化物デバイス層２１４を備える。本実施形態によれば、ＩＩＩ族窒化物中間体２１２は、不純物ドープされた勾配のあるＩＩＩ族窒化物体であって、底面２１１において高く、頂面２１３において低くなる形で選択的に減少された不純物濃度を有し得る。
遷移体２１０、ＩＩＩ族窒化物中間体２１２、及びＩＩＩ族窒化物デバイス層２１４は、概して、図１における遷移体１１０、ＩＩＩ−Ｖ族中間体１１２、及びＩＩＩ−Ｖ族デバイス層１１４にそれぞれ対応する。図２にはさらに、遷移体２１０の底面２０９とＩＩＩ族窒化物デバイス層２１４の頂面２１５とが示されている。基板２０２は、炭化ケイ素（ＳｉＣ）、バルクＩＩＩ族窒化物材料、シリコン（Ｓｉ）、サファイア、及びその他の適当な材料から形成され得る。また、基板２０２は、単結晶基板、多結晶基板、又は複合基板であり得る。
本明細書で用いられるシリコン基板又はＳｉ基板との語は、シリコン表面を有する任意の基板を意味する。Ｓｉ基板の例としては、全体がＳｉから成る基板（例えば、バルクＳｉウェハ）、絶縁物上シリコン（ＳＯＩ）基板、サファイア上シリコン（ＳＯＳ）基板、及び酸素注入分離（ＳＩＭＯＸ）プロセス基板が挙げられる。適切なＳｉ基板は、また、複合基板であって、別の材料（例えば、ダイアモンド、窒化アルミニウム（ＡｌＮ）、又はその他の多結晶質材料など）に接合されたシリコンウェハを有するものも含み得る。
いくつかの実施形態において、様々な結晶方位を有するＳｉ基板も用いられ得る。場合によっては、シリコン（１１１）基板が効果的である。また、シリコン（１００）基板又はシリコン（１１０）基板が好ましい場合もあり得る。他実施形態においては、基板２０２などのＳｉ基板は、様々なデバイス層、ホモ接合、ヘテロ接合、又は回路層を有し、これらは、基板に埋め込まれているか、又は基板の表面又は裏面に形成され得る。そのようなシリコン基板は、セミスペック標準厚み若しくはそれより大きな厚みであるか、又は、いくつかの実施形態においてはセミスペック標準より薄くあり得る。例えば、Ｓｉ基板の直径は、いくつかの実施形態においては１００ｍｍ未満であり、他実施形態においては約１００ｍｍ〜１５０ｍｍの範囲であり得る。さらに別の実施形態においては、基板の直径は、約１５０ｍｍ〜２００ｍｍ、又は２００ｍｍより大きい範囲であり得る。さらに別の実施形態において、シリコン基板は、テクスチャ表面又は非平面表面を有し得る。
図２に示されているように、遷移体２１０は、基板２０２の上方に形成される。遷移体２１０は、２０１１年３月３日に「III-Nitride Material Interlayer Structures」とのタイトルで出願された米国特許仮出願第６１／４４９，０４６号に記載されているように、２つ以上の中間膜を有するＩＩＩ族窒化物体として形成され得る。また、遷移体２１０は、２００３年９月９日に「Gallium Nitride Materials And Methods」とのタイトルで発行された米国特許第６，６１７，０６０号、２００３年１１月１８日に「Gallium Nitride Materials And Methods」とのタイトルで発行された米国特許第６，６４９，２８７号、２００９年１０月１４日に「Group III-V Semiconductor Device with Strain-Relieving Interlayers」とのタイトルで出願された米国特許出願第１２／５８７，９６４号、及び２０１０年１２月２１日に「Stress Modulated Group III-V Semiconductor Device and Related Method」とのタイトルで出願された米国特許出願第１２／９２８，９４６号に記載されているような他の遷移層を有し得る。これらの仮特許出願、特許、及び出願の全内容は、参照により本明細書に全体的に組み入れられる。
追加的又は代替的に、遷移体２１０は、ＩＩＩ族窒化物遷移構造又はその他のＩＩＩ−Ｖ族遷移構造を有し得る。例えば、遷移体２１０は、ＩＩＩ族窒化物超格子構造、又は２００３年１１月１８日に「Gallium Nitride Materials And Methods」とのタイトルで発行された米国特許第６，６４９，２８７号、２００６年９月２６日に「Super Lattice Modification Of Overlying Transistor」とのタイトルで発行された米国特許第７，１１２，８３０号、２００８年１１月２５日に「Super Lattice Modification Of Overlying Transistor」とのタイトルで発行された米国特許第７，４５６，４４２号、及び２００６年９月１３日に「Process for Manufacture of Super Lattice Using Alternating High and Low Temperature Layers to Block Parasitic Current Path」とのタイトルで出願された米国特許出願第１１／５３１，５０８号に記載された構造を有し得る。これらの特許及び出願の全内容は、参照により本明細書に全体的に組み入れられる。
いくつかの実施形態において、遷移体２１０は、ＩＩＩ族窒化物遷移構造又はその他のＩＩＩ−Ｖ族遷移構造を有し、この遷移構造は、その底面における不純物濃度から、その頂面における不純物濃度まで選択的に変化された不純物濃度を有する。例えば、一実施形態において、遷移体２１０の不純物濃度は、遷移体２１０の底面２０９と、ＩＩＩ族窒化物中間体２１２の底面２１１の下にある、遷移体２１０の頂面との間で、選択的に変化され得る。遷移体２１０における不純物濃度のそうした選択的変化は、多くの異なる不純物濃度プロファイル又はドーパント勾配方式を用いて行われ得る。例えば、不純物濃度は、連続的及び段階的な形で選択的に変化されるか、又は底面における不純物濃度と頂面における不純物濃度との間で増加及び減少され得る。また、不純物濃度は、遷移体２１０の厚み全体又は一部のみで選択的に変化され得る。
ＩＩＩ族窒化物中間体２１２を参照すると、いくつかの実施形態においては、ＩＩＩ族窒化物中間体２１２は、一定の二元組成（例えば、ＡｌＮ、ＧａＮ、又はＩｎＮ（窒化インジウム）など）であり得る。しかし、他実施形態においては、ＩＩＩ族窒化物中間体２１２は、ＩＩＩ族窒化物材料の合金（例えば、ＡｌｘＩｎｙＧａ（１−ｘ−ｙ）Ｎ、ＡｌｘＧａ（１−ｘ）Ｎ、及びＩｎｙＧａ（１−ｙ）Ｎなど）から成ることが好ましくあり得る。さらに、その他の組成を有するＩＩＩ族窒化物材料も用いられ得る。
図２にさらに示されているように、底面２１１を有するＩＩＩ族窒化物中間体２１２は、遷移体２１０の上方に形成される。ＩＩＩ族窒化物中間体２１２は、一定の合金組成を有し得る。また、他実施形態において、ＩＩＩ族窒化物中間体２１２には、底面２１１と頂面２１３との間に組成勾配があり得る。例えば、一実施形態において、ＩＩＩ族窒化物中間体２１２の合金組成には、底面２１１と頂面２１３との間で連続的に勾配があり得る。そして、ＩＩＩ族窒化物デバイス層２１４は、ＩＩＩ族窒化物中間体２１２の頂面２１３の上方に形成され得る。
半導体構造２００がＨＥＭＴである場合、ＩＩＩ族窒化物デバイス層２１４が、ＧａＮチャネル層（図２においては、それ自体は図示されていない）を含み、当該ＧａＮチャネル層は、トラップ中心を最小化し、ＩＩＩ族窒化物デバイス層２１４内の２ＤＥＧ生成を促進するような低い不純物濃度を有することが効果的であり得る。しかし、他実施形態においては、ＩＩＩ族窒化物デバイス層２１４は、デバイスの設計や用途に応じて、Ｎ型ドーパント又はＰ型ドーパントにより意図的にドープされていることが好ましくあり得る。ほとんど全ての場合において、ＩＩＩ族窒化物デバイス層２１４内の不純物濃度（例えば、炭素不純物濃度）を減少させると共に、ＩＩＩ族窒化物中間体２１２の少なくとも一部で不純物濃度を減少させることが好ましい。
例えば、ＩＩＩ族窒化物中間体２１２の底面２１１と頂面２１３との間で、ＩＩＩ族窒化物デバイス層２１４に形成されたデバイスにドレイン電圧を印加することにより発生する臨界電界の侵入深さに応じて不純物濃度を減少させることが効果的であり得るか、又は好ましくあり得る。本明細書において用いられる臨界電界とは、ドレインへの印加電圧に対応したものであって、臨界電界を越えると、ＩＩＩ族窒化物層内の臨界電界付近に残留する不純物の電荷状態を変化させる確率が高くなる最小の電界として定義される。臨界電界は、デバイスの動作中におけるドレインバイアスへの最大の印加電圧に比例する。したがって、ある実施形態においては、ＩＩＩ族窒化物中間体２１２は、底面２１１において高く、頂面２１３において低い不純物濃度を有することが好ましくあり得る。また、頂面２１３における低い不純物濃度を、ＩＩＩ族窒化物デバイス層２１４においても略一定の低いレベルで維持することが効果的であり得る。
ＩＩＩ族窒化物中間体２１２における不純物濃度は、底面２１１と頂面２１３との間で、多くの異なる不純物濃度プロファイル又はドーパント勾配方式を用いて減少され得る。例えば、不純物濃度は、連続的及び段階的に減少され得る。あるいは、例えば、不純物濃度は、高い不純物濃度と低い不純物濃度との間で増加及び減少され得る。加えて、不純物濃度は、ＩＩＩ族窒化物中間体２１２の厚み全体又は厚みの一部のみで減少され得る。
図３、４、５Ａ−５Ｈ、６Ａ−６Ｄ、及び７Ａ−７Ｆ（以下、図３−７Ｆと称する）は、ＩＩＩ族窒化物中間体２１２又は半導体構造２００の厚みに応じて、不純物濃度を選択的に減少させた例示的な不純物濃度プロファイルを示す。図３−７Ｆにより示される不純物濃度の選択的減少は、図２におけるＩＩＩ族窒化物中間体２１２又は半導体構造２００の厚みでの炭素濃度の選択的減少に対応するように見えるかもしれない。しかし、他実施形態においては、図３−７Ｆのいずれか又は全てに示されるグラフは、炭素以外（例えば、水素又は酸素など）の不純物又はドーパントの濃度を表し得ることを理解されたい。本図の表現方法によれば、図２におけるＩＩＩ族窒化物中間体２１２又は半導体構造２００の厚みは、ＩＩＩ族窒化物中間体２１２の底面２１１から離れる方向であって、ＩＩＩ族窒化物デバイス層２１４の頂面２１５に近づく方向において大きくなる。
図３−７Ｆにより表される不純物濃度プロファイルは一般的に、上述したように、ＩＩＩ族窒化物中間体２１２の成長速度、及び／又は、成長温度に対応し得る。例えば、ＩＩＩ族窒化物中間体２１２の不純物濃度が、底面２１１において高く、頂面２１３において低くなる形で選択的に減少されるようにＩＩＩ族窒化物中間体２１２を形成することは、ＩＩＩ族窒化物中間体２１２の成長速度を、底面２１１において高く、頂面２１３において低くなる形で選択的に減少させることに対応し得る。逆に、ＩＩＩ族窒化物中間体２１２の不純物濃度が、底面２１１において高く、頂面２１３において低くなる形で選択的に減少されるようにＩＩＩ族窒化物中間体２１２を形成することは、ＩＩＩ族窒化物中間体２１２の成長温度を、底面２１１において低く、頂面２１３において高くなる形で選択的に上昇させることに対応し得る。
後者の実施形態の具体例として、ＩＩＩ族窒化物中間体２１２の底面２１１の成長温度は約９３０°Ｃであり、最初の約１マイクロメータ（ｕｍ）分の成長中はほとんど変わらず維持され得る。その後、成長温度は、約１ｕｍ分の成長につき約２０°Ｃ〜４０°Ｃだけ上昇され、頂面２１３において、約１０００°Ｃ〜１０２０°Ｃの範囲にまで上昇され得る。こうした温度上昇は例えば、連続的又は段階的であり得る。
図３を参照する。図３は、例示的な一実施形態に係る、図２におけるＩＩＩ族窒化物中間体２１２で不純物濃度を連続的に減少させたことを示すグラフ３００である。グラフ３００は、ＩＩＩ族窒化物中間体２１２の底面２１１から上面２１３まで略一定のレートで連続的に減少された不純物濃度を表す不純物濃度プロファイル３２０を有する。
図４を参照する。図４は、例示的な別の実施形態に係る、ＩＩＩ族窒化物中間体２１２で不純物濃度を減少させたことを示すグラフ４００である。グラフ４００は、ＩＩＩ族窒化物中間体２１２の底面２１１から「ｄ」で示される深さまで略一定のレートで連続的に減少された不純物濃度を表す不純物濃度プロファイル４２０を有する。不純物濃度プロファイル４２０により示される連続的に減少された不純物濃度は次に、ＩＩＩ族窒化物中間体２１２の深さ「ｄ」と頂面２１３との間においては、底面２１１における不純物濃度より低い略一定の値に維持される。
図５Ａは、例示的な別の実施形態に係る、ＩＩＩ族窒化物中間体２１２で不純物濃度を連続的に減少させたことを示すグラフ５００Ａである。グラフ５００Ａは、ＩＩＩ族窒化物中間体２１２の底面２１１から第１の中間深さ「ａ」までは、略一定な初期不純物濃度であり、次に、深さ「ａ」から深さ「ｂ」までは、位置に応じて略一定のレートで連続的に減少された不純物濃度を表す不純物濃度プロファイル５２０Ａを有する。不純物濃度プロファイル５２０Ａにより示される連続的に減少された不純物濃度は次に、ＩＩＩ族窒化物中間体２１２の深さ「ｂ」と頂面２１３との間においては、底面２１１における不純物濃度より低い略一定の値に維持される。
図５Ｂは、例示的な別の実施形態に係る、ＩＩＩ族窒化物中間体２１２で不純物濃度を減少させたことを示すグラフ５００Ｂである。グラフ５００Ｂは、２段階を含む形で、選択的かつ段階的に減少された不純物濃度を表す不純物濃度プロファイル５２０Ｂを有する。また、図５Ｃは、厚みに応じて、複数段階を含む形で段階的に減少された不純物濃度を表す不純物濃度プロファイル５２０Ｃを有するグラフ５００Ｃである。
図５Ｄ、５Ｅ、５Ｆは、高い不純物濃度から低い不純物濃度まで、様々な指数関数的なレートで連続的に減少された不純物濃度を表す不純物濃度プロファイル５２０Ｄ、５２０Ｅ、５２０Ｆをそれぞれ有するグラフ５００Ｄ、５００Ｅ、５００Ｆである。高い不純物濃度は、ＩＩＩ族窒化物中間体２１２の底面２１１における不純物濃度と実質的に等しく、低い不純物濃度は、ＩＩＩ族窒化物中間体２１２の頂面２１３における不純物濃度と実質的に等しい。
図５Ｇは、例示的な別の実施形態に係る、ＩＩＩ族窒化物中間体２１２で不純物濃度を選択的に減少させたことを示すグラフ５００Ｇである。グラフ５００Ｇは、不純物濃度が、底面２１１における高い不純物濃度と頂面２１３における低い不純物濃度との間で増加及び減少され得ることを表す不純物濃度プロファイル５２０Ｇを有する。さらに、図５Ｈは、連続的な段階の間に不純物濃度が連続的かつ略一定のレートで減少される形で、段階的に減少された不純物濃度を表す不純物濃度プロファイル５２０Ｈを有するグラフ５００Ｈである。
いくつかの実施形態において、ＩＩＩ族窒化物中間体２１２は、不純物勾配のある超格子であるか、又は、不純物勾配のある超格子又は組成勾配のある超格子であり得る。つまり、ＩＩＩ族窒化物中間体２１２は、交互に繰り返される、ＩＩＩ族窒化物組成の異なる２つ以上のＩＩＩ族窒化物材料のサブ層（交互サブ層）を含み得る。さらに、これら２つ以上の交互サブ層は、互いに異なる不純物濃度又は互いに異なる選択的に減少された不純物濃度プロファイルを有し得る。図６−６Ｄに、４つの例示的な超格子の実施形態が示されている。
図６Ａを参照する。図６Ａは、例示的な別の実施形態に係る、ＩＩＩ族窒化物中間体２１２で不純物濃度を選択的に減少させたことを示すグラフ６００Ａである。グラフ６００Ａは、ＩＩＩ族窒化物中間体２１２が超格子として形成された場合に、交互サブ層により生じる例示的な不純物濃度プロファイル６２０Ａを有する。図６Ａに示された実施形態によれば、超格子の交互サブ層の不純物濃度レベルは、互いに異なるが、各サブ層について見れば略一定レベルで維持されている。不純物濃度は、サブ層同士のインタフェースにおいて段階的に変化され、結果として、底面２１１から頂面２１３まで減少される。
図６Ｂを参照する。図６Ｂは、例示的な別の実施形態に係る、ＩＩＩ族窒化物中間体２１２で不純物濃度を選択的に減少させたことを示すグラフ６００Ｂである。グラフ６００Ｂは、ＩＩＩ族窒化物中間体２１２が超格子として作成された場合に、交互サブ層により生じる別の例示的な不純物濃度プロファイル６２０Ｂを有する。図６Ｂに示される実施形態によると、一方のサブ層の不純物濃度は、超格子層全体の低い不純物濃度において略一定に維持されている。他方のサブ層の不純物濃度には勾配があり、超格子サブ層全体で見れば、略一定のレートで連続的に減少している。
また、図６Ｃにおいて、グラフ６００Ｃの不純物濃度プロファイル６２０Ｃは、一方のサブ層の不純物濃度は、当該一方のサブ層の超格子内の繰り返しのそれぞれにおいて、低い不純物濃度で略一定に維持されることを表している。しかし、図６Ｃの例示的な実施形態によると、介在するサブ層の不純物濃度はそれぞれ、超格子の各サブ層内について見れば略一定に維持されながらも、超格子全体では段階的に減少されている。代替的に、図６Ｄにおいて、グラフ６００Ｄの不純物濃度プロファイル６２０Ｄは、超格子内の両方の交互サブ層の組それぞれの不純物濃度が、超格子の各サブ層内について見れば略一定に維持されながらも、超格子全体では段階的に減少されることを表している。
繰り返し述べるように、図３−６Ｄに示されたＩＩＩ族窒化物中間体２１２の不純物濃度プロファイルは、一例にすぎない。他実施形態において、ＩＩＩ族窒化物中間体２１２の不純物濃度は、本発明の思想の範囲内の他のプロファイルに従って、選択的に減少され得る。また、ＩＩＩ族窒化物中間体２１２の底面２１１から頂面２１３まで不純物濃度を選択的に減少させることに加えて、図７Ａ−７Ｆに示されているように、半導体構造２００のその他の部分で不純物濃度を調整することも本発明の思想に含まれる。
図７Ａは、例示的な一実施形態に係る、選択的に減少された不純物濃度に対応するグラフ７００Ａであって、図２の半導体構造２００の複数部分で不純物濃度を連続的に減少させたことを示す。グラフ７００Ａは、遷移体２１０で（遷移体２１０の底面２０９からＩＩＩ族窒化物中間体２１２の底面２１１まで）略一定のレートで連続的に減少された不純物濃度を表す不純物濃度プロファイル７２０Ａを有する。不純物濃度プロファイル７２０Ａは次に、ＩＩＩ族窒化物中間体２１２の底面２１１において不純物濃度が段階的に減少され、その後、ＩＩＩ族窒化物中間体２１２全体で（ＩＩＩ族窒化物中間体２１２の頂面２１３まで）不純物濃度が、略一定のレートで連続的に減少されることを表している。遷移体２１０及びＩＩＩ族窒化物中間体２１２それぞれで略一定である不純物濃度減少レートは、図７Ａに示されるように、互いに異なる減少レートであるか、又は同一の減少レートであり得る。また、不純物濃度プロファイル７２０Ａは、ＩＩＩ族窒化物中間体２１２の頂面２１３において、不純物濃度が段階的にさらに減少され、その後、ＩＩＩ族窒化物デバイス層２１４全体で（頂面２１５まで）不純物濃度が、略一定の低いレベルで維持されることを表している。
図７Ｂを参照する。図７Ｂは、例示的な別の実施形態に係る、選択的に減少された不純物濃度に対応するグラフ７００Ｂであって、半導体構造２００の複数部分で不純物濃度を連続的に減少させたことを示す。グラフ７００Ｂは、遷移体２１０で（遷移体２１０の底面２０９からＩＩＩ族窒化物中間体２１２の底面２１１まで）略一定である第１の減少レートで連続的に減少された不純物濃度を表す不純物濃度プロファイル７２０Ｂを有する。不純物濃度プロファイル７２０Ｂは次に、ＩＩＩ族窒化物中間体２１２の底面２１１において不純物濃度が段階的に減少され、その後、ＩＩＩ族窒化物中間体２１２の底面２１１から深さ「ｄ」までは、不純物濃度が、略一定である第２の減少レートで連続的に減少されることを表している。また、不純物濃度プロファイル７２０Ｂは、ＩＩＩ族窒化物中間体２１２の深さ「ｄ」から頂面２１３を超えて、ＩＩＩ族窒化物デバイス層２１４の頂面２１５までは、不純物濃度が、略一定の低いレベルで維持されることを表している。
図７Ｃを参照する。図７Ｃは、例示的な別の実施形態に係る、選択的に減少された不純物濃度に対応するグラフ７００Ｃであって、半導体構造２００の複数部分で不純物濃度を選択的に減少させたことを示す。グラフ７００Ｃは、遷移体２１０、及びＩＩＩ族窒化物中間体２１２の底面２１１から深さ「ａ」まで、不純物濃度が、連続的に略一定の高い濃度で維持されることを表す不純物濃度プロファイル７２０Ｃを有する。不純物濃度プロファイル７２０Ｃは次に、ＩＩＩ族窒化物中間体２１２の深さ「ａ」から深さ「ｄ」までは、不純物濃度が、略一定のレートで連続的に減少されることを表している。また、不純物濃度プロファイル７２０Ｃは、ＩＩＩ族窒化物中間体２１２の深さ「ｄ」から頂面２１３を超えて、ＩＩＩ族窒化物デバイス層２１４の頂面２１５までは、不純物濃度が、略一定の低いレベルで維持されることを表している。
図７Ｄを参照する。図７Ｄは、例示的な別の実施形態に係る、選択的に減少された不純物濃度に対応するグラフ７００Ｄであって、半導体構造２００の複数部分で不純物濃度を連続的に減少させたことを示す。グラフ７００Ｄは、遷移体２１０で（遷移体２１０の底面２０９からＩＩＩ族窒化物中間体２１２の底面２１１まで）略一定である第１の減少レートで連続的に減少された不純物濃度を表す不純物濃度プロファイル７２０Ｄを有する。不純物濃度プロファイル７２０Ｄは次に、ＩＩＩ族窒化物中間体２１２の底面２１１において不純物濃度が段階的に減少され、その後、ＩＩＩ族窒化物中間体２１２の底面２１１から深さ「ａ」までは、不純物濃度が、略一定である第２の減少レートで連続的に減少されることを表している。不純物濃度プロファイル７２０Ｄはさらに、ＩＩＩ族窒化物中間体２１２の深さ「ａ」から深さ「ｄ」までは、不純物濃度が、略一定である第３の減少レートで連続的に減少されることを表している。また、不純物濃度プロファイル７２０Ｄは、ＩＩＩ族窒化物中間体２１２の深さ「ｄ」から頂面２１３を超えて、ＩＩＩ族窒化物デバイス層２１４の頂面２１５までは、不純物濃度が、略一定の低いレベルで維持されることを表している。
図７Ｅは、例示的な別の実施形態に係る、半導体構造２００の遷移体２１０の複数部分で選択的に変化された不純物濃度、及びＩＩＩ族窒化物中間体２１２の一部で連続的に減少された不純物濃度に対応するグラフ７００Ｅである。グラフ７００Ｅは、不純物濃度が、遷移体２１０では選択的に変化され、その後、ＩＩＩ族窒化物中間体２１２では略一定のレートで連続的に減少され、その後さらに、ＩＩＩ族窒化物デバイス層２１４では略一定の低いレベルで維持されることを表す不純物濃度プロファイル７２０Ｅを有する。
図７Ｆは、例示的な別の実施形態に係る、半導体構造２００の遷移体２１０の複数部分で選択的に変化された不純物濃度、及びＩＩＩ族窒化物中間体２１２の一部で連続的に減少された不純物濃度に対応するグラフ７００Ｆである。グラフ７００Ｆは、遷移体２１０で選択的に変化された不純物濃度を表す不純物濃度プロファイル７２０Ｆを有する。不純物濃度プロファイル７２０Ｆは、遷移体２１０の底面２０９における底面不純物濃度から、ＩＩＩ族窒化物中間体２１２の底面２１１における不純物濃度に略一致する頂面不純物濃度まで、不純物濃度が選択的に変化されることを表す。不純物濃度プロファイル７２０Ｆは次に、ＩＩＩ族窒化物中間体２１２で当該ＩＩＩ族窒化物中間体２１２の深さ「ａ」まで、第１の減少レートで連続的に減少される。不純物濃度プロファイル７２０Ｆはさらに、ＩＩＩ族窒化物中間体２１２の深さ「ａ」から深さ「ｄ」までは、不純物濃度が、略一定である第２の減少レートで連続的に減少されることを表している。また、不純物濃度プロファイル７２０Ｆは、ＩＩＩ族窒化物中間体２１２の深さ「ｄ」から頂面２１３を超えて、ＩＩＩ族窒化物デバイス層２１４の頂面２１５までは、不純物濃度が、略一定の低いレベルで維持されることを表している。
遷移体２１０での不純物濃度プロファイルは、段階的な形であるか、図７Ｅ及び７Ｆに示されたような増加及び減少される形であるか、若しくは、２０１１年３月３日に「III-Nitride Material Interlayer Structures」とのタイトルで出願された米国特許仮出願第６１／４４９，０４６号に記載されているような、互いに異なる不純物濃度を有する追加的な複数の中間膜を備えた遷移層の構成に対応する形であり得るか、又は、これらの形の組み合わせであり得る。この仮特許出願の全内容は、参照により本明細書に全体的に組み入れられる。遷移体２１０の不純物濃度プロファイルを形成する不純物又はドーパントは、意図せず存在し得るか、又は遷移体２１０の形成中に意図的に注入され得る。
図２の半導体構造２００のＩＩＩ族窒化物デバイス層２１４は、例えば、ＦＥＴ又はＨＥＭＴを含み得る。半導体構造２００がＨＥＭＴを形成する実施形態において、ＩＩＩ族窒化物デバイス層２１４は、例えば、ＧａＮチャネル層、ＡｌＮスペーサ層、ＡｌＧａＮバリア層、及びデバイス形成に必要なその他の層（パシベーション層、金属層、及びＰ型のＩＩＩ族窒化物ゲート層など）のいずれか又は全てを示すと考えられ得る。
ＩＩＩ族窒化物デバイス層２１４がＨＥＭＴデバイスのＧａＮチャネル層に相当する実施形態においては、不純物濃度、特にＰ型不純物濃度は、実質的に最小化されることが好ましくあり得る。例えば、Ｐ型不純物濃度又はその他の不純物濃度が必要以上に高いと、それらが電子移動及び２ＤＥＧ形成の妨げとなり、場合によっては動的オン抵抗の上昇、高リーク、低スタンドオフ、及び低いブレークダウン電圧につながる。実際には、ＧａＮチャネル層の厚みは比較的薄くし得る。すなわち、ＧａＮチャネル層の厚みは、導電性２ＤＥＧチャネルがヘテロ接合インタフェース付近で形成されるようなヘテロ接合を形成するのに必要なものより厚くする必要がない。
いくつかの実施形態において、ＩＩＩ族窒化物デバイス層２１４は、厚みが約０．１ｕｍ〜０．５ｕｍの範囲のＧａＮチャネル層として実施され得る。また、他実施形態において、ＩＩＩ族窒化物デバイス層２１４は、厚みが約０．１５ｕｍ〜０．２５ｕｍの範囲のＧａＮチャネル層として実施され得る。ＩＩＩ族窒化物デバイス層２１４に対応する様々なＩＩＩ族窒化物デバイス層から形成されるＨＥＭＴ構造のいくつかは、２００５年２月１日に「Group-III Nitride Based High Electron Mobility Transistor (HEMT) with Barrier/Spacer Layer」とのタイトルで発行された米国特許第６，８４９，８８２号、２００８年６月３日に「Enhancement Mode III-Nitride FET」とのタイトルで発行された米国特許第７，３８２，００１号、２０１０年７月２０日に「III-Nitride Enhancement Mode Devices」とのタイトルで発行された米国特許第７，７５９，６９９号、１９９３年３月９日に「High Electron Mobility Transistor with GAN/ALXGA1-XN Heterojunctions」とのタイトルで発行された米国特許第５，１９２，９８７号、２０１０年６月２９日に「Enhancement Mode III-Nitride Semiconductor Device with Reduced Electric Field Between the Gate and the Drain」とのタイトルで発行された米国特許第７，７４５，８４９号、２０１１年２月４日に「Programmable III-Nitride Transistor with Aluminum-Doped Gate」とのタイトルで出願された米国特許出願第１３／０２１，４３７号、２０１１年１月３１日に「Enhancement Mode III-Nitride Transistors with Single Gate Dielectric Structure」とのタイトルで出願された米国特許出願第１３／０１７，９７０号、２００９年１２月７日に「Gated AlGaN/GaN Heterojunction Schottky Device」とのタイトルで出願された米国特許出願第１２／６５３，０９７号、２００８年８月２１日に「Enhancement Mode III-Nitride Device with Floating Gate and Process for Its Manufacture」とのタイトルで出願された米国特許出願第１２／１９５，８０１号、２００８年９月１６日に「III-Nitride Semiconductor Device with Reduced Electric Field Between Gate and Drain and Process for Its Manufacture」とのタイトルで出願された米国特許出願第１２／２１１，１２０号、及び２００７年９月１８日に「III-Nitride Power Semiconductor Device Having a Programmable Gate」とのタイトルで出願された米国特許出願第１１／８５７，１１３号に記載されている。これらの特許及び出願の全内容は、参照により本明細書に全体的に組み入れられる。
いくつかの実施形態において、半導体構造２００は、高圧ＦＥＴ又はＨＥＭＴを形成し得る。そうした実施形態において、デバイス構造、及び／あるいはＩＩＩ族窒化物材料層の厚みは、高圧及びそれにより生じる高臨界電界に適応できるよう変更が必要であり得る。例えば、ある装置で印加電圧が上昇すると、ドレイン電極と関連する電界も、デバイス構造の横方向及び侵入深さ（penetration depth）の両方において増加する。ＨＥＭＴ構造において、印加電圧が高くなると、電界の侵入深さはドレイン領域を超えて２ＤＥＧより深くなり、場合によってはＩＩＩ族窒化物デバイス層２１４の厚みより深くなり、ＩＩＩ族窒化物中間体２１２にまで達し得る。このような状況では、ＩＩＩ族窒化物デバイス層２１４のチャネル領域内の不純物、又はＩＩＩ族窒化物中間体２１２内のいくつかの領域の不純物でさえ、トラップ中心として作用し、それにより、これらの層の電荷状態が変化され、ひいては、高圧ＨＥＭＴの性能が劣化され得る。したがって、ＩＩＩ族窒化物デバイス層２１４のチャネル領域だけでなく、ＩＩＩ族窒化物中間体２１２においても、不純物濃度を減少又は実質的に最小化することが好ましくあり得る。
逆に、ＩＩＩ族窒化物中間体２１２の抵抗率を向上し、それによりスタンドオフ電圧性能を向上させるためには、ＩＩＩ族窒化物デバイス層２１４の下方における不純物濃度（例えば、炭素濃度）は、比較的高いことが好ましくあり得る。結果として、ＩＩＩ族窒化物中間体２１２における不純物濃度（例えば、炭素濃度）は、ブレークダウン抵抗を向上させるためには高くなければならず、同時に、トラップを最小化して動的オン抵抗を低下させるためには低くなければならない、という矛盾した設計目的が生じる。この矛盾は、本明細書に記載されたような、底面２１１において高く、頂面２１３において低くなる形で不純物濃度を選択的に減少させたＩＩＩ族窒化物中間体２１２を実施することにより解決され得る。
図８を参照すると、一般的なＧａＮベースのＨＥＭＴ構造８００を形成するＩＩＩ族窒化物材料スタックが示されている。構造８００は、遷移体２１０を備える。先述したように、遷移体２１０は、例えばＡｌＮなどを含むＩＩＩ族窒化物遷移体として形成され得る。遷移体２１０は、図２における基板２０２に対応する基板（図８においては、基板及び遷移体２１０の下にある層は図示されていない）だけでなく、ＩＩＩ族窒化物核形成層、歪み軽減層、及びその他の追加層の上方に形成され得る。
構造８００はさらに、遷移体２１０上方に底面２１１を有するＩＩＩ族窒化物中間体２１２を備える。いくつかの実施形態において、ＩＩＩ族窒化物中間体２１２は、一定の合金組成を持つＡｌｘＧａ１−ｘＮであって、０．０４＜ｘ＜０．１０であることが好ましくあり得る。また、ＩＩＩ族窒化物中間体２１２の厚み、すなわち、ＩＩＩ族窒化物中間体２１２の底面２１１から頂面２１３までの距離は、約２００ｎｍ〜２，０００ｎｍの範囲内であることが好ましくあり得る。
図８にさらに示されているように、ＩＩＩ族窒化物中間体２１２の上方にはＩＩＩ族窒化物デバイス層２１４が形成されている。ＩＩＩ族窒化物デバイス層２１４は、ＩＩＩ族窒化物ＨＥＭＴデバイスを示し、複数のサブ層（例えば、ＧａＮベースのチャネル層２１４ａ、ＡｌＧａＮバリア層及びスペーサ層２１４ｂ、並びに、誘電層又はその他の層２１４ｃなど）を有し得る。図８には３つの例示的なサブ層が示されているが、他の層又は他のサブ層も本発明の思想の範囲内に含まれ得る。図８にはさらに、２ＤＥＧ２１６及びドレインコンタクト（又はドレイン電極）２１８がさらに示されている。本発明を明瞭にするため、ソースコンタクト（又はソース電極）、及びゲートコンタクト（又はゲート電極）は、図８から省略されている。
構造８００は、適切に形成された場合は、ＧａＮチャネル層２１４ａとＡｌＧａＮデバイス層２１４ｂに含まれるＡｌＧａＮバリア層とのインタフェース付近に２ＤＥＧ２１６を生成する。図８に示された実施形態によれば、構造８００は、デプレッションモード（ノーマリーオン型）のＨＥＭＴを提供し、２ＤＥＧ２１６は、ゲート電圧が印加されない状態において存在し得る。２ＤＥＧ２１６は、構造８００のソース（図示しない）からドレインコンタクト（又はドレイン電極）２１８に移動する多数キャリアである高移動度電子を含む。
ＨＥＭＴの動作中、構造８００のドレインコンタクト（又はドレイン電極）２１８に電圧バイアスが印加されると、ドレインコンタクト（又はドレイン電極）２１８の下には、ドレインコンタクト（又はドレイン電極）２１８に印加された電圧に比例する形で臨界電界が生じる。先述したように、本明細書において用いられる臨界電界とは、ドレインコンタクト（又はドレイン電極）２１８への印加電圧に対応したものであって、臨界電界を越えると、ＩＩＩ族窒化物層内の臨界電界付近に残留する不純物の電荷状態を変化させる確率が高くなる最小の電界として定義される。
例えば、ドレインコンタクト（又はドレイン電極）２１８にある電圧１（Ｖ１）が印加されるとすると、それに対応する臨界電界は、図８においてＥＣＲＩＴＩＣＡＬ１で示される。ＥＣＲＩＴＩＣＡＬ１は、ＧａＮチャネル層２１４ａに侵入し、さらに、図８においてｄ１で示されたＩＩＩ族窒化物中間体２１２の深さまで達し得る。ＥＣＲＩＴＩＣＡＬ１の侵入深さの範囲内に含まれる不純物又はトラップ中心の電荷状態は、変化され易くなる。
印加電圧が、より高い電圧２（Ｖ２）に上昇されると、臨界電界ＥＣＲＩＴＩＣＡＬ２はより深く、ＩＩＩ族窒化物中間体２１２の深さｄ２まで、不純物の電荷状態に影響を与える。その結果、電荷状態は、電界の影響を受けた、より広い領域内で変化され易くなる。高電圧動作時において、ＥＣＲＩＴＩＣＡＬ３で示される臨界電界は、さらに深く、ＩＩＩ族窒化物中間体２１２の深さｄ３まで、不純物の電荷状態に影響を与えるため、電荷状態は、より変化され易くなる。
ＧａＮチャネル層２１４ａ及びＩＩＩ族窒化物中間体２１２にＰ型不純物（例えば、炭素不純物）が存在する時、不純物が臨界電界の影響領域の範囲内にある場合は、不純物の電荷状態は変化され易い。電荷状態が変わった不純物又はトラップは、構造８００により形成されるＨＥＭＴのスイッチング速度及び動的オン抵抗に不利な影響を与え得る。したがって、ＧａＮチャネル層２１４ａ、及びＩＩＩ族窒化物中間体２１２のうち、デバイスの動作中に生じる臨界電界の影響領域においては、不純物又はアクセプタ状態を最小に抑えることが好ましい。そのため、臨界電界の侵入深さに応じて、ＧａＮチャネル層２１４ａ、及びＩＩＩ族窒化物中間体２１２の少なくとも一部における不純物濃度を減少又は実質的に最小化することが好ましくあり得る。
しかし、先述したように、抵抗率を向上し、構造８００により形成されるＨＥＭＴのスタンドオフ電圧性能を向上させるためには、底面２１１付近及びその下にある遷移体２１０における炭素濃度が高くなるよう、ＩＩＩ族窒化物中間体２１２を形成しなければならない、という矛盾した目的がある。図８は、そうした明らかな矛盾を解決するための方法であって、ＩＩＩ族窒化物中間体２１２の底面２１１において高く、ＩＩＩ族窒化物中間体２１２の頂面２１３において低くなる形で不純物濃度を選択的に減少させた３つの例を示している。
たとえば、構造８００が、低電圧（例えば、Ｖ１）印加用のものである場合は、ドレインコンタクト（又はドレイン電極）２１８への印加電圧により、それに対応する臨界電界ＥＣＲＩＴＩＣＡＬ１がドレイン領域付近に発生して、ＩＩＩ族窒化物中間体２１２の深さｄ１まで侵入する。したがって、炭素不純物濃度が成長初期では（すなわち、底面２１１においては）高いレベルとなり、その後、一定レートで連続的に減少されて少なくとも深さｄ１において低いレベルとなるよう、ＩＩＩ族窒化物中間体２１２を形成することが好ましくあり得る。さらに、ＩＩＩ族窒化物中間体２１２の残りの成長段階では（すなわち、頂面２１３までは）、不純物濃度を低いレベル又は略低いレベルで維持することが好ましくあり得る。深さｄ１における炭素不純物濃度を低い（実質的には最小）濃度まで選択的に減少させることにより、本解決法は、デバイスのバイアス電圧（Ｖ１）により電荷状態が最も変わりやすい炭素不純物の分布を減少又は実質的に最小化する。
あるいは、構造８００が、より高いドレイン電圧Ｖ２で動作するものである場合は、それにより生じる臨界電界ＥＣＲＩＴＩＣＡＬ２の影響領域、すなわちＩＩＩ族窒化物中間体２１２の深さｄ２までの領域において、炭素不純物濃度を最小化することが好ましくあり得る。この実施形態によれば、ＥＣＲＩＴＩＣＡＬ１により形成される不純物濃度プロファイルと同様のプロファイルがＩＩＩ族窒化物中間体２１２に形成され得る。しかし、図８に示されるように、不純物濃度の減少レートは、不純物濃度が深さｄ２において低く（すなわち、実質的に最小に）なるよう、増加され得る。
また、構造８００が、さらに高いドレイン電圧Ｖ３で動作するものである場合は、それにより生じる臨界電界ＥＣＲＩＴＩＣＡＬ３の影響領域、すなわちｄ３で示された、ＩＩＩ族窒化物中間体２１２のさらに深い深さまでの領域において、炭素不純物濃度を最小化することが好ましくあり得る。この場合も、ＥＣＲＩＴＩＣＡＬ１により形成される不純物濃度プロファイルと同様のプロファイルがＩＩＩ族窒化物中間体２１２に形成され得る。
しかし、図８に示されるように、不純物濃度の減少レートは、不純物濃度が深さｄ３において低く（すなわち、実質的に最小に）なるよう、さらに増加され得る。
このように、本発明の実施形態は、不純物濃度を選択的に減少させたＩＩＩ−Ｖ族デバイス構造を提供する。不純物濃度を選択的に減少させたＩＩＩ−Ｖ族中間体の上方にＩＩＩ−Ｖ族デバイス層を形成することにより、より良いデバイス性能及び信頼性が実現され得る。例えば、不純物濃度を、ＩＩＩ−Ｖ族中間体の底面において高く、ＩＩＩ−Ｖ族中間体の頂面において低くなる形で連続的に減少させることにより、本解決法は、低リーク及び高スタンドオフ電圧といった性能を実現すると同時に、不要な動的オン抵抗の源を減少又は実質的に最小化して高速スイッチングを可能にする。
上記説明から、様々な技術を用いて、本発明の範囲から逸脱することなく本明細書に記載された本発明の思想を実施できることは明らかである。また、ここまで、特定の実施形態を具体的に参照しながら本発明を説明してきたが、当業者であれば理解できるように、本発明の思想の範囲から逸脱することなく、形式や細部において変更を加えることは可能である。従って、上述した実施形態は全て例であって限定されるべきものではない。さらに、本発明は、本明細書に記載の特定の実施形態に限定されず、発明の範囲から逸脱することなく、多くの再構成、修正、そして置換が可能であることを理解されたい。

Claims (18)

  1. 基板と、
    前記基板上の遷移体と、
    前記遷移体上方に底面を有するＩＩＩ−Ｖ族中間体と、
    前記ＩＩＩ−Ｖ族中間体の頂面上方のＩＩＩ−Ｖ族デバイス層と、
    前記ＩＩＩ−Ｖ族デバイス層内に形成され、所定の動作電圧を維持するように構成されたデバイスと、を備え、
    前記ＩＩＩ−Ｖ族中間体は、前記頂面下方において、前記所定の動作電圧により発生する臨界電界の侵入深さに対応する深さにおいて実質的に最小の不純物濃度を有し、
    前記底面における不純物濃度は、前記実質的に最小の不純物濃度よりも高く、前記ＩＩＩ−Ｖ族中間体内において前記実質的に最小の不純物濃度まで減少する半導体構造。
  2. 前記不純物濃度を形成する不純物は、Ｐ型不純物である、請求項１記載の半導体構造。
  3. 前記不純物濃度は、炭素濃度を含む、請求項１記載の半導体構造。
  4. 前記不純物濃度は、複数の不純物種を含む、請求項１記載の半導体構造。
  5. 前記ＩＩＩ−Ｖ族デバイス層に形成された前記デバイスは、ＩＩＩ族窒化物電界効果トランジスタ（ＦＥＴ）及びＩＩＩ族窒化物高電子移動度トランジスタ（ＨＥＭＴ）の少なくとも一方を有する、請求項１記載の半導体構造。
  6. 前記遷移体は、ＩＩＩ−Ｖ族遷移体を有し、当該ＩＩＩ−Ｖ族遷移体は、当該ＩＩＩ−Ｖ族遷移体の底面における不純物濃度から当該ＩＩＩ−Ｖ族遷移体の頂面における不純物濃度まで選択的に変化された不純物濃度を有する、請求項１記載の半導体構造。
  7. 前記選択的に変化された不純物濃度は、前記ＩＩＩ−Ｖ族遷移体の底面における不純物濃度から前記ＩＩＩ−Ｖ族遷移体の頂面における不純物濃度まで段階的に変化されている、請求項６記載の半導体構造。
  8. 前記選択的に変化された不純物濃度は、前記ＩＩＩ−Ｖ族遷移体の底面における不純物濃度と前記ＩＩＩ−Ｖ族遷移体の頂面における不純物濃度との間で増加及び減少する、請求項６記載の半導体構造。
  9. 基板上に遷移体を形成するステップと、
    前記遷移体上方に底面を有するＩＩＩ−Ｖ族中間体を形成するステップと、
    前記ＩＩＩ−Ｖ族中間体の頂面上方にＩＩＩ−Ｖ族デバイス層を形成するステップと、
    前記ＩＩＩ−Ｖ族デバイス層内に、所定の動作電圧を維持するように構成されたデバイスを形成するステップと、を含み、
    前記ＩＩＩ−Ｖ族中間体を形成するステップは、前記底面において不純物濃度を形成し、不純物濃度を、前記頂面下方において、前記所定の動作電圧により発生する臨界電界の侵入深さに対応する深さにおいて実質的に最小の不純物濃度まで減少させるステップを含む方法。
  10. 前記ＩＩＩ−Ｖ族中間体を形成するステップは、当該ＩＩＩ−Ｖ族中間体の成長速度を、前記底面において高く、前記頂面において低くなる形で選択的に減少させるステップを含む、請求項９記載の方法。
  11. 前記ＩＩＩ−Ｖ族中間体を形成するステップは、当該ＩＩＩ−Ｖ族中間体の成長温度を、前記底面において低く、前記頂面において高くなる形で選択的に上昇させるステップを含む、請求項９記載の方法。
  12. 前記不純物濃度を形成する不純物は、Ｐ型不純物である、請求項９記載の方法。
  13. 前記不純物濃度は、炭素濃度を含む、請求項９記載の方法。
  14. 前記不純物濃度は、複数の不純物種を含む、請求項９記載の方法。
  15. 前記ＩＩＩ−Ｖ族デバイス層に形成された前記デバイスは、ＩＩＩ族窒化物電界効果トランジスタ（ＦＥＴ）及びＩＩＩ族窒化物高電子移動度トランジスタ（ＨＥＭＴ）の少なくとも一方を有する、請求項９記載の方法。
  16. 前記遷移体を形成するステップは、ＩＩＩ−Ｖ族遷移体を形成するステップを含み、当該ＩＩＩ−Ｖ族遷移体は、当該ＩＩＩ−Ｖ族遷移体の底面における不純物濃度から当該ＩＩＩ−Ｖ族遷移体の頂面における不純物濃度まで選択的に変化された不純物濃度を有する、請求項９記載の方法。
  17. 前記選択的に変化された不純物濃度は、前記ＩＩＩ−Ｖ族遷移体の底面における不純物濃度から前記ＩＩＩ−Ｖ族遷移体の頂面における不純物濃度まで段階的に減少されている、請求項１６記載の方法。
  18. 前記選択的に変化された不純物濃度は、前記ＩＩＩ−Ｖ族遷移体の底面における不純物濃度と前記ＩＩＩ−Ｖ族遷移体の頂面における不純物濃度との間で増加及び減少される、請求項１６記載の方法。
JP2012203496A 2011-09-21 2012-09-14 不純物濃度を選択的に減少させたｉｉｉ−ｖ族デバイス構造 Active JP5722852B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201161537540P 2011-09-21 2011-09-21
US61/537,540 2011-09-21
US13/604,517 2012-09-05
US13/604,517 US8796738B2 (en) 2011-09-21 2012-09-05 Group III-V device structure having a selectively reduced impurity concentration

Publications (2)

Publication Number Publication Date
JP2013070053A JP2013070053A (ja) 2013-04-18
JP5722852B2 true JP5722852B2 (ja) 2015-05-27

Family

ID=47076095

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012203496A Active JP5722852B2 (ja) 2011-09-21 2012-09-14 不純物濃度を選択的に減少させたｉｉｉ−ｖ族デバイス構造

Country Status (3)

Country Link
US (6) US8796738B2 (ja)
EP (1) EP2573818A1 (ja)
JP (1) JP5722852B2 (ja)

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8981380B2 (en) * 2010-03-01 2015-03-17 International Rectifier Corporation Monolithic integration of silicon and group III-V devices
US9219058B2 (en) * 2010-03-01 2015-12-22 Infineon Technologies Americas Corp. Efficient high voltage switching circuits and monolithic integration of same
US8796738B2 (en) 2011-09-21 2014-08-05 International Rectifier Corporation Group III-V device structure having a selectively reduced impurity concentration
US8759879B1 (en) * 2013-05-03 2014-06-24 Texas Instruments Incorporated RESURF III-nitride HEMTs
KR102067597B1 (ko) * 2013-05-27 2020-01-17 엘지전자 주식회사 질화물 반도체 소자 및 그 제조 방법
KR102091516B1 (ko) * 2013-05-28 2020-03-20 엘지전자 주식회사 질화물 반도체 소자 및 그 제조 방법
KR102111459B1 (ko) * 2013-06-25 2020-05-15 엘지전자 주식회사 질화물 반도체 소자 및 그 제조 방법
KR102111458B1 (ko) * 2013-06-25 2020-05-15 엘지전자 주식회사 질화물 반도체 소자 및 그 제조 방법
CN105264651B (zh) * 2013-07-19 2017-10-03 夏普株式会社 场效应晶体管
KR102077674B1 (ko) * 2013-07-24 2020-02-14 엘지전자 주식회사 질화물 반도체 소자 및 그 제조 방법
JP2015070064A (ja) * 2013-09-27 2015-04-13 富士通株式会社 半導体装置及び半導体装置の製造方法
US20150115327A1 (en) 2013-10-30 2015-04-30 International Rectifier Corporation Group III-V Device Including a Buffer Termination Body
JP6175009B2 (ja) * 2014-02-06 2017-08-02 住友化学株式会社 高耐圧窒化ガリウム系半導体デバイス及びその製造方法
US10322481B2 (en) * 2014-03-06 2019-06-18 Infineon Technologies Ag Support structure and method of forming a support structure
JP2015176936A (ja) * 2014-03-13 2015-10-05 株式会社東芝 半導体装置
JP6261437B2 (ja) 2014-04-09 2018-01-17 サンケン電気株式会社 半導体基板の製造方法、及び半導体素子の製造方法
JP6283250B2 (ja) 2014-04-09 2018-02-21 サンケン電気株式会社 半導体基板及び半導体素子
JP6249868B2 (ja) 2014-04-18 2017-12-20 サンケン電気株式会社 半導体基板及び半導体素子
JP2016004948A (ja) * 2014-06-18 2016-01-12 株式会社東芝 半導体装置
US9627530B2 (en) 2014-08-05 2017-04-18 Semiconductor Components Industries, Llc Semiconductor component and method of manufacture
US9620598B2 (en) 2014-08-05 2017-04-11 Semiconductor Components Industries, Llc Electronic device including a channel layer including gallium nitride
US10062756B2 (en) * 2014-10-30 2018-08-28 Semiconductor Components Industries, Llc Semiconductor structure including a doped buffer layer and a channel layer and a process of forming the same
JP6473017B2 (ja) * 2015-03-09 2019-02-20 エア・ウォーター株式会社 化合物半導体基板
US9620443B2 (en) 2015-07-24 2017-04-11 Semiconductor Components Industries, Llc Semiconductor component and method of manufacture
US9837399B2 (en) 2015-07-24 2017-12-05 Semiconductor Components Industries, Llc Cascode configured semiconductor component and method
US9917184B2 (en) 2015-07-24 2018-03-13 Semiconductor Components Industries, Llc Semiconductor component that includes a clamping structure and method of manufacturing the semiconductor component
US9882020B2 (en) 2015-07-24 2018-01-30 Semiconductor Components Industries, Llc Cascode configured semiconductor component
US9905500B2 (en) 2015-07-24 2018-02-27 Semiconductor Components Industries, Llc Semiconductor component and method of manufacture
US9780019B2 (en) 2015-07-24 2017-10-03 Semiconductor Components Industries, Llc Semiconductor component and method of manufacture
US9818677B2 (en) 2015-07-24 2017-11-14 Semiconductor Components Industries, Llc Semiconductor component having group III nitride semiconductor device mounted on substrate and interconnected to lead frame
US9653387B2 (en) 2015-07-24 2017-05-16 Semiconductor Components Industries, Llc Semiconductor component and method of manufacture
US9735095B2 (en) 2015-07-24 2017-08-15 Semiconductor Components Industries, Llc Semiconductor component and method of manufacture
US10128174B2 (en) 2015-07-24 2018-11-13 Semiconductor Components Industries, Llc Semiconductor component and method of manufacture
US10388539B2 (en) 2015-07-24 2019-08-20 Semiconductor Components Industries, Llc Semiconductor component and method of manufacture
US9818674B2 (en) 2015-07-24 2017-11-14 Semiconductor Components Industries, Llc Semiconductor component and method of manufacture
US9799646B2 (en) 2015-07-24 2017-10-24 Semiconductor Components Industries, Llc Cascode configured semiconductor component
JP6547581B2 (ja) * 2015-10-22 2019-07-24 三菱電機株式会社 半導体装置
US9728610B1 (en) 2016-02-05 2017-08-08 Infineon Technologies Americas Corp. Semiconductor component with a multi-layered nucleation body
JP2017157711A (ja) * 2016-03-02 2017-09-07 株式会社東芝 半導体装置
US9954089B2 (en) * 2016-06-20 2018-04-24 Infineon Technologies Americas Corp. Low dislocation density III-nitride semiconductor component
WO2018039236A1 (en) * 2016-08-22 2018-03-01 The Regents Of The University Of California Semiconductor heterostructure with reduced unintentional calcium impurity incorporation
US10636899B2 (en) 2016-11-15 2020-04-28 Infineon Technologies Austria Ag High electron mobility transistor with graded back-barrier region
JP6652042B2 (ja) * 2016-12-13 2020-02-19 三菱電機株式会社 Ｉｉｉ−ｖ族窒化物半導体エピタキシャルウェハの製造方法
CN108807291B (zh) * 2017-04-28 2020-06-26 环球晶圆股份有限公司 外延用基板及其制造方法
US10211297B2 (en) * 2017-05-03 2019-02-19 Globalwafers Co., Ltd. Semiconductor heterostructures and methods for forming same
JP7007548B2 (ja) * 2017-05-16 2022-01-24 富士通株式会社 化合物半導体装置及びその製造方法
FR3071854A1 (fr) * 2017-10-03 2019-04-05 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de fabrication d'un composant electronique a heterojonction muni d'une couche barriere enterree
US11162189B2 (en) * 2018-03-02 2021-11-02 Dexerials Corporation Semiconductor substrate, gallium nitride single crystal, and method for producing gallium nitride single crystal
CN111341895A (zh) * 2020-03-10 2020-06-26 淄博职业学院 一种发光二极管
US12125801B2 (en) 2021-04-12 2024-10-22 Innoscience (Suzhou) Technology Co., Ltd. Semiconductor device and method for manufacturing the same
US20220328673A1 (en) * 2021-04-12 2022-10-13 Innoscience (Suzhou) Technology Co., Ltd. Semiconductor device and method for manufacturing the same
US12125902B2 (en) 2021-04-12 2024-10-22 Innoscience (Suzhou) Technology Co., Ltd. Semiconductor device and method for manufacturing the same
CN115312596A (zh) * 2021-05-07 2022-11-08 联华电子股份有限公司 高电子迁移率晶体管及其制作方法

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5192987A (en) 1991-05-17 1993-03-09 Apa Optics, Inc. High electron mobility transistor with GaN/Alx Ga1-x N heterojunctions
US6489639B1 (en) * 2000-05-24 2002-12-03 Raytheon Company High electron mobility transistor
US6649287B2 (en) 2000-12-14 2003-11-18 Nitronex Corporation Gallium nitride materials and methods
US6849882B2 (en) 2001-05-11 2005-02-01 Cree Inc. Group-III nitride based high electron mobility transistor (HEMT) with barrier/spacer layer
JP3645233B2 (ja) 2001-06-07 2005-05-11 日本電信電話株式会社 半導体素子
JP3790500B2 (ja) 2002-07-16 2006-06-28 ユーディナデバイス株式会社 電界効果トランジスタ及びその製造方法
US7112830B2 (en) 2002-11-25 2006-09-26 Apa Enterprises, Inc. Super lattice modification of overlying transistor
JP4717318B2 (ja) * 2002-12-25 2011-07-06 住友化学株式会社 化合物半導体エピタキシャル基板
US7382001B2 (en) 2004-01-23 2008-06-03 International Rectifier Corporation Enhancement mode III-nitride FET
JP4792814B2 (ja) 2005-05-26 2011-10-12 住友電気工業株式会社 高電子移動度トランジスタ、電界効果トランジスタ、エピタキシャル基板、エピタキシャル基板を作製する方法およびｉｉｉ族窒化物系トランジスタを作製する方法
US7326971B2 (en) * 2005-06-08 2008-02-05 Cree, Inc. Gallium nitride based high-electron mobility devices
US7759699B2 (en) 2005-07-06 2010-07-20 International Rectifier Corporation III-nitride enhancement mode devices
US8183595B2 (en) 2005-07-29 2012-05-22 International Rectifier Corporation Normally off III-nitride semiconductor device having a programmable gate
US8482035B2 (en) 2005-07-29 2013-07-09 International Rectifier Corporation Enhancement mode III-nitride transistors with single gate Dielectric structure
US9157169B2 (en) 2005-09-14 2015-10-13 International Rectifier Corporation Process for manufacture of super lattice using alternating high and low temperature layers to block parasitic current path
JP5064824B2 (ja) 2006-02-20 2012-10-31 古河電気工業株式会社 半導体素子
US8791503B2 (en) 2007-09-18 2014-07-29 International Rectifier Corporation III-nitride semiconductor device with reduced electric field between gate and drain and process for its manufacture
US7745849B2 (en) 2007-09-20 2010-06-29 International Rectifier Corporation Enhancement mode III-nitride semiconductor device with reduced electric field between the gate and the drain
US7745853B2 (en) * 2008-06-18 2010-06-29 Chang Gung University Multi-layer structure with a transparent gate
US8350296B2 (en) 2008-08-21 2013-01-08 International Rectifier Corporation Enhancement mode III-nitride device with floating gate and process for its manufacture
WO2010087151A1 (ja) * 2009-01-28 2010-08-05 住友化学株式会社 半導体基板の製造方法および半導体基板
JP2010239034A (ja) 2009-03-31 2010-10-21 Furukawa Electric Co Ltd:The 半導体装置の製造方法および半導体装置
KR101649004B1 (ko) * 2009-05-26 2016-08-17 스미또모 가가꾸 가부시키가이샤 반도체 기판, 반도체 기판의 제조 방법 및 전자 디바이스
JP5188545B2 (ja) 2009-09-14 2013-04-24 コバレントマテリアル株式会社 化合物半導体基板
US8575660B2 (en) 2009-10-14 2013-11-05 International Rectifier Corporation Group III-V semiconductor device with strain-relieving interlayers
US8269259B2 (en) 2009-12-07 2012-09-18 International Rectifier Corporation Gated AlGaN/GaN heterojunction Schottky device
JP2011166067A (ja) * 2010-02-15 2011-08-25 Panasonic Corp 窒化物半導体装置
US9105703B2 (en) 2010-03-22 2015-08-11 International Rectifier Corporation Programmable III-nitride transistor with aluminum-doped gate
US20120153351A1 (en) 2010-12-21 2012-06-21 International Rectifier Corporation Stress modulated group III-V semiconductor device and related method
US8796738B2 (en) 2011-09-21 2014-08-05 International Rectifier Corporation Group III-V device structure having a selectively reduced impurity concentration

Also Published As

Publication number Publication date
US20170141192A1 (en) 2017-05-18
US20140339605A1 (en) 2014-11-20
US9437685B2 (en) 2016-09-06
JP2013070053A (ja) 2013-04-18
US20180097072A1 (en) 2018-04-05
US20150380497A1 (en) 2015-12-31
US9831312B2 (en) 2017-11-28
US20140339686A1 (en) 2014-11-20
US9564492B2 (en) 2017-02-07
US10084047B2 (en) 2018-09-25
US20130069208A1 (en) 2013-03-21
US9129890B2 (en) 2015-09-08
US8796738B2 (en) 2014-08-05
EP2573818A1 (en) 2013-03-27

Similar Documents

Publication Publication Date Title
JP5722852B2 (ja) 不純物濃度を選択的に減少させたｉｉｉ−ｖ族デバイス構造
TWI464876B (zh) 用於以氮為主之電晶體的帽蓋層和或鈍化層，電晶體結構與其製造方法
EP3311414B1 (en) Doped barrier layers in epitaxial group iii nitrides
JP5813279B2 (ja) 窒化物ベースのトランジスタのための窒化アルミニウムを含むキャップ層およびその作製方法
EP2394299B1 (en) Semiconductor structure and a method for manufacturing a semiconductor structure
US9401403B2 (en) Nitride semiconductor structure
EP3226304A1 (en) Semiconductor devices with an enhanced resistivity region and methods of fabrication therefor
US20050258450A1 (en) Semiconductor devices having a hybrid channel layer, current aperture transistors and methods of fabricating same
KR101946454B1 (ko) 고 전자 이동도 트랜지스터 및 그 제조 방법
TWI663635B (zh) 使用離子植入之使高電阻率氮化物緩衝層的半導體材料生長
CN111406306A (zh) 半导体装置的制造方法、半导体装置
KR20150091705A (ko) 질화물 반도체 소자 및 그 제조 방법
KR101172857B1 (ko) 인헨스먼트 노멀리 오프 질화물 반도체 소자 및 그 제조방법
KR102077674B1 (ko) 질화물 반도체 소자 및 그 제조 방법
KR20150000753A (ko) 질화물 반도체 소자 및 그 제조 방법
KR102402771B1 (ko) 반도체 장치 및 이의 제조 방법
KR102067597B1 (ko) 질화물 반도체 소자 및 그 제조 방법
CN113224154B (zh) 高电子迁移率晶体管及其制作方法
EP4117041A1 (en) Semiconductor structure with barrier layer comprising indium aluminium nitride and method of growing thereof
KR102080744B1 (ko) 질화물 반도체 소자 및 그 제조 방법
KR20150091704A (ko) 질화물 반도체 소자 및 그 제조 방법
CN117525112A (zh) 高电子迁移率晶体管及其制作方法
CN115513276A (zh) 半导体结构及高电子迁移率晶体管

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140304

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140530

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140604

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140620

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140625

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140804

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140807

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140901

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150324

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150326

R150 Certificate of patent or registration of utility model

Ref document number: 5722852

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250