Nothing Special   »   [go: up one dir, main page]

JP4792814B2 - 高電子移動度トランジスタ、電界効果トランジスタ、エピタキシャル基板、エピタキシャル基板を作製する方法およびｉｉｉ族窒化物系トランジスタを作製する方法 - Google Patents

高電子移動度トランジスタ、電界効果トランジスタ、エピタキシャル基板、エピタキシャル基板を作製する方法およびｉｉｉ族窒化物系トランジスタを作製する方法 Download PDF

Info

Publication number
JP4792814B2
JP4792814B2 JP2005154406A JP2005154406A JP4792814B2 JP 4792814 B2 JP4792814 B2 JP 4792814B2 JP 2005154406 A JP2005154406 A JP 2005154406A JP 2005154406 A JP2005154406 A JP 2005154406A JP 4792814 B2 JP4792814 B2 JP 4792814B2
Authority
JP
Japan
Prior art keywords
gallium nitride
based semiconductor
semiconductor
buffer layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005154406A
Other languages
English (en)
Other versions
JP2006332367A (ja
Inventor
信 橋本
誠 木山
隆 櫻田
達也 田辺
広平 三浦
富仁 宮崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2005154406A priority Critical patent/JP4792814B2/ja
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to CA002570558A priority patent/CA2570558A1/en
Priority to KR1020067027121A priority patent/KR20080011264A/ko
Priority to US11/571,156 priority patent/US7749828B2/en
Priority to EP06728605A priority patent/EP1777737A4/en
Priority to PCT/JP2006/304043 priority patent/WO2006126319A1/ja
Priority to CN2006800003836A priority patent/CN1977366B/zh
Priority to TW095108054A priority patent/TW200705659A/zh
Publication of JP2006332367A publication Critical patent/JP2006332367A/ja
Priority to US12/786,440 priority patent/US7884393B2/en
Application granted granted Critical
Publication of JP4792814B2 publication Critical patent/JP4792814B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

本発明は、高電子移動度トランジスタ、電界効果トランジスタ（ＭＥＳ（Metal-Semiconductor）電界効果トランジスタ、ＭＩＳ（Metal-Insulator-Semiconductor）電界効果トランジスタ）、エピタキシャル基板、エピタキシャル基板を作製する方法およびIII族窒化物系トランジスタを作製する方法に関する。
非特許文献１には、リセス型ゲート構造を有するＡｌＧａＮ／ＧａＮ高電子移動度トランジスタが記載されている。ＡｌＧａＮ／ＧａＮを構成するエピタキシャル層は、（０００１）面のサファイア基板上に有機金属気相成長法で形成される。該エピタキシャル層は、２０ｎｍ厚のＧａＮ核生成層と、２．５μｍ厚のアンドープＧａＮ層と、Ａｌ０．２６Ｇａ０．７４Ｎバリア層と、２０ｎｍ厚のｎ＋−Ａｌ０．２６Ｇａ０．７４Ｎ層と、２０ｎｍ厚のｎ＋−ＧａＮ層とを含む。アンドープＧａＮ層を成長するために、アンモニアおよびトリエチルガリウムの流量は、それぞれ、５リットル／分、６９μｍｏｌ／分である。また、ＡｌＧａＮ層を成長するために、アンモニア、トリエチルガリウムおよびトリメチルアルミニウムの流量は、それぞれ、５リットル／分、２９．５μｍｏｌ／分、５．２μｍｏｌ／分である。
T. Egawa, et al. Appl. Phys. Lett., Vol. 78, No.1, pp.121-123, 3 Jan. 2000
高電子移動度トランジスタ、電界効果トランジスタといったIII族窒化物系トランジスタの特性を向上することが望まれている。このためには、チャネル層の品質を優れたものにすると共に、バッファ層の比抵抗を高くすることが求められる。しかしながら、これまでの研究では、チャネル層の品質およびバッファ層の比抵抗を向上させる手法が具体的に示されてない。発明者らの研究によれば、チャネル層の品質およびバッファ層の比抵抗は、これらの窒化物系半導体層中の炭素濃度に関連している。発明者らの実験は、窒化物系半導体層中の炭素濃度を制御して半導体を成長できることを示している。これを利用することによって、高純度なチャネル層および高抵抗のバッファ層を有するトランジスタを作製できる。
本発明は、このような事情を鑑みて為されたものであり、高純度なチャネル層および高抵抗のバッファ層を有する高電子移動度トランジスタおよび電界効果トランジスタを提供することを目的とし、また、これらのトランジスタを作製するためのエピタキシャル基板を提供することを目的とし、さらに、該エピタキシャル基板を作製する方法およびIII族窒化物系トランジスタを作製する方法を提供することを目的としている。
本発明の一側面によれば、高電子移動度トランジスタは、（ａ）窒化ガリウムからなる支持基体と、（ｂ）前記支持基体上に設けられており第１の窒化ガリウム系半導体からなるバッファ層と、（ｃ）前記バッファ層上に設けられており第２の窒化ガリウム系半導体からなるチャネル層と、（ｄ）前記バッファ層上に設けられており、前記第２の窒化ガリウム系半導体のバンドギャップより大きいバンドギャップを有する第３の窒化ガリウム系半導体からなる半導体層と、（ｅ）前記半導体層上に設けられたゲート電極、ソース電極およびドレイン電極と
を備え、前記第１の窒化ガリウム系半導体の炭素濃度は、４×１０１７ｃｍ−３以上であり、前記第２の窒化ガリウム系半導体の炭素濃度は、４×１０１６ｃｍ−３未満である。
この高電子移動度トランジスタによれば、第１の窒化ガリウム系半導体の炭素濃度が４×１０１７ｃｍ−３以上であるので、高い比抵抗のバッファ層が提供される。第２の窒化ガリウム系半導体の炭素濃度が４×１０１６ｃｍ−３未満であるので、低い不純物濃度のチャネル層が提供される。
本発明の別の側面によれば、電界効果トランジスタは、（ａ）窒化ガリウムからなる支持基体と、（ｂ）前記支持基体上に設けられており第１の窒化ガリウム系半導体からなるバッファ層と、（ｃ）前記バッファ層上に設けられており第２の窒化ガリウム系半導体からなるチャネル層と、（ｄ）前記チャネル層上に設けられたゲート電極、ソース電極およびドレイン電極とを備え、前記第１の窒化ガリウム系半導体の炭素濃度は４×１０１７ｃｍ−３以上であり、前記第２の窒化ガリウム系半導体の炭素濃度は４×１０１６ｃｍ−３未満である。
この電界効果トランジスタによれば、第１の窒化ガリウム系半導体の炭素濃度が４×１０１７ｃｍ−３以上であるので、高い比抵抗のバッファ層が提供される。第２の窒化ガリウム系半導体の炭素濃度が４×１０１６ｃｍ−３未満であるので、低い不純物濃度のチャネル層が提供される。
本発明の更なる別の側面は、III族窒化物系トランジスタのためのエピタキシャル基板に係る。このエピタキシャル基板は、（ａ）窒化ガリウム基板と、（ｂ）前記窒化ガリウム基板上に設けられており第１の窒化ガリウム系半導体からなる第１の半導体膜と、（ｃ）前記第１の半導体膜上に設けられており第２の窒化ガリウム系半導体からなる第２の半導体膜とを備え、前記第１の窒化ガリウム系半導体の炭素濃度は４×１０１７ｃｍ−３以上であり、前記第２の窒化ガリウム系半導体の炭素濃度は４×１０１６ｃｍ−３未満である。
このエピタキシャル基板は、高い比抵抗の第１の半導体膜上に設けられた低い不純物濃度の第２の半導体膜を含むので、例えば、電界効果トランジスタといったIII族窒化物系トランジスタのために好適である。
本発明に係るエピタキシャル基板は、（ｄ）前記第２の窒化ガリウム系半導体のバンドギャップより大きいバンドギャップを有する第３の窒化ガリウム系半導体からなり前記第１の半導体膜上に設けられた第３半導体膜を更に備える。
このエピタキシャル基板は、高い比抵抗の第１の半導体膜上に設けられた低い不純物濃度の第２の半導体膜を含むので、例えば、高電子移動度トランジスタといったIII族窒化物系トランジスタのために好適である。
本発明の更なる別の側面は、III族窒化物系トランジスタのためのエピタキシャル基板を作製する方法に係る。この方法は、（ａ）有機金属気相成長法を用いて、第１の窒化ガリウム系半導体からなるバッファ層を窒化ガリウム基板上に成長する工程と、（ｂ）有機金属気相成長法を用いて、第２の窒化ガリウム系半導体からなるチャネル層を前記バッファ層上に成長する工程とを備え、前記チャネル層を成長するための有機ガリウム原料の流量は前記バッファ層を成長するための有機ガリウム原料の流量よりも小さく、前記第１の窒化ガリウム系半導体の炭素濃度は４×１０１７以上であり、前記第２の窒化ガリウム系半導体の炭素濃度は４×１０１６未満である。
この方法によれば、チャネル層を成長するための有機ガリウム原料の流量がバッファ層を成長するための有機ガリウム原料の流量よりも小さい作製条件を用いて、窒化ガリウム基板上にバッファ層およびチャネル層を成長するので、バッファ層のための半導体の炭素濃度を４×１０１７ｃｍ−３以上にできると共に、チャネル層のための半導体の炭素濃度を４×１０１６ｃｍ−３未満にできる。
本発明の更なる別の側面によれば、III族窒化物系トランジスタのためのエピタキシャル基板を作製する方法に係る。この方法は、（ａ）有機金属気相成長法を用いて、第１の窒化ガリウム系半導体からなるバッファ層を窒化ガリウム基板上に成長する工程と、（ｂ）有機金属気相成長法を用いて、第２の窒化ガリウム系半導体からなるチャネル層を前記バッファ層上に成長する工程とを備え、前記チャネル層を成長するための窒素原料の流量は前記バッファ層を成長するための窒素原料の流量よりも大きく、前記第１の窒化ガリウム系半導体の炭素濃度は４×１０１７ｃｍ−３以上であり、前記第２の窒化ガリウム系半導体の炭素濃度は４×１０１６ｃｍ−３未満である。
この方法によれば、チャネル層を成長するための窒素原料の流量がバッファ層を成長するための窒素原料の流量よりも大きい作製条件を用いて、窒化ガリウム基板上にバッファ層およびチャネル層を成長するので、バッファ層のための半導体の炭素濃度を４×１０１７ｃｍ−３以上にできると共に、チャネル層のための半導体の炭素濃度を４×１０１６ｃｍ−３未満にできる。
本発明の更なる別の側面は、III族窒化物系トランジスタのためのエピタキシャル基板を作製する方法に係る。この方法は、（ａ）有機金属気相成長法を用いて、第１の窒化ガリウム系半導体からなるバッファ層を窒化ガリウム基板上に成長する工程と、（ｂ）有機金属気相成長法を用いて、第２の窒化ガリウム系半導体からなるチャネル層を前記バッファ層上に成長する工程とを備え、前記チャネル層の成長における（Ｖ族原料流量）／（III族原料流量）は前記バッファ層の成長における（Ｖ族原料流量）／（III族原料流量）よりも大きく、前記第１の窒化ガリウム系半導体の炭素濃度は４×１０１７ｃｍ−３以上であり、前記第２の窒化ガリウム系半導体の炭素濃度は４×１０１６ｃｍ−３未満である。
この方法によれば、チャネル層の成長における（Ｖ族原料流量）／（III族原料流量）がバッファ層の成長における（Ｖ族原料流量）／（III族原料流量）よりも大きい作製条件を用いて、窒化ガリウム基板上にバッファ層およびチャネル層を成長するので、バッファ層のための半導体の炭素濃度を４×１０１７ｃｍ−３以上にできると共に、チャネル層のための半導体の炭素濃度を４×１０１６ｃｍ−３未満にできる。
本発明の更なる別の側面は、III族窒化物系トランジスタのためのエピタキシャル基板を作製する方法に係る。この方法は、（ａ）有機金属気相成長法を用いて、第１の窒化ガリウム系半導体からなるバッファ層を窒化ガリウム基板上に成長する工程と、（ｂ）有機金属気相成長法を用いて、第２の窒化ガリウム系半導体からなるチャネル層を前記バッファ層上に成長する工程とを備え、前記チャネル層のための成長温度は前記バッファ層のための成長温度よりも大きく、前記第１の窒化ガリウム系半導体の炭素濃度は４×１０１７ｃｍ−３以上であり、前記第２の窒化ガリウム系半導体の炭素濃度は４×１０１６ｃｍ−３未満である。
この方法によれば、チャネル層のための成長温度がバッファ層のための成長温度よりも大きい作製条件を用いて、窒化ガリウム基板上にバッファ層およびチャネル層を成長するので、バッファ層のための半導体の炭素濃度を４×１０１７ｃｍ−３以上にできると共に、チャネル層のための半導体の炭素濃度を４×１０１６ｃｍ−３未満にできる。
本発明の更なる別の側面は、III族窒化物系トランジスタのためのエピタキシャル基板を作製する方法に係る。この方法は、（ａ）減圧有機金属気相成長法を用いて、第１の窒化ガリウム系半導体からなるバッファ層を窒化ガリウム基板上に成長する工程と、（ｂ）有機金属気相成長法を用いて、第２の窒化ガリウム系半導体からなるチャネル層を前記バッファ層上に成長する工程とを備え、前記チャネル層の成長中の圧力は前記バッファ層の成長の成長中の圧力よりも大きく、前記第１の窒化ガリウム系半導体の炭素濃度は４×１０１７ｃｍ−３以上であり、前記第２の窒化ガリウム系半導体の炭素濃度は４×１０１６ｃｍ−３未満である。
この方法によれば、チャネル層の成長中の圧力がバッファ層の成長のため圧力よりも大きい作製条件を用いて、窒化ガリウム基板上にバッファ層およびチャネル層を成長するので、バッファ層のための半導体の炭素濃度を４×１０１７ｃｍ−３以上にできると共に、チャネル層のための半導体の炭素濃度を４×１０１６ｃｍ−３未満にできる。
本発明の更なる別の側面によれば、III族窒化物系トランジスタのためのエピタキシャル基板を作製する方法に係る。この方法は、（ａ）有機金属気相成長法を用いて、第１の窒化ガリウム系半導体からなるバッファ層を窒化ガリウム基板上に成長する工程と、（ｂ）有機金属気相成長法を用いて、第２の窒化ガリウム系半導体からなるチャネル層を前記バッファ層上に成長する工程とを備え、前記第１の窒化ガリウム系半導体の成長速度は前記第２の窒化ガリウム系半導体からなる成長速度よりも大きく、前記第１の窒化ガリウム系半導体の炭素濃度は４×１０１７ｃｍ−３以上であり、前記第２の窒化ガリウム系半導体の炭素濃度は４×１０１６ｃｍ−３未満である。
この方法によれば、第１の窒化ガリウム系半導体の成長速度が第２の窒化ガリウム系半導体からなる成長速度よりも大きい作製条件を用いて、窒化ガリウム基板上にバッファ層およびチャネル層を成長するので、バッファ層のための半導体の炭素濃度を４×１０１７ｃｍ−３以上にできると共に、チャネル層のための半導体の炭素濃度を４×１０１６ｃｍ−３未満にできる。
本発明の更なる別の側面によれば、III族窒化物系トランジスタのためのエピタキシャル基板を作製する方法に係る。この方法は、（ａ）有機金属気相成長法を用いて、４×１０１７ｃｍ−３以上の炭素濃度を有する第１の窒化ガリウム系半導体からなるバッファ層を窒化ガリウム基板上に成長する工程と、（ｂ）有機金属気相成長法を用いて、４×１０１６ｃｍ−３未満の炭素濃度を有する第２の窒化ガリウム系半導体からなるチャネル層を前記バッファ層上に成長する工程とを備え、前記バッファ層および前記チャネル層の成長において、下記
（１）前記チャネル層を成長するための有機ガリウム原料の流量は前記バッファ層を成長するための有機ガリウム原料の流量よりも小さい、
（２）前記チャネル層を成長するための窒素原料の流量は前記バッファ層を成長するための窒素原料の流量よりも大きい、
（３）前記チャネル層の成長における（Ｖ族原料流量）／（III族原料流量）は前記バッファ層の成長における（Ｖ族原料流量）／（III族原料流量）よりも大きい、
（４）前記チャネル層のための成長温度は前記バッファ層のための成長温度よりも大きい、
（５）前記チャネル層の成長中の圧力は前記バッファ層の成長の成長中の圧力よりも大きい、
（６）前記第１の窒化ガリウム系半導体の成長速度は前記第２の窒化ガリウム系半導体からなる成長速度よりも大きい、
の少なくともいずれかである。
この方法によれば、上記（１）〜（６）の少なくともいずれかを含む作製条件を用いて、窒化ガリウム基板上にバッファ層およびチャネル層を成長するので、バッファ層のための半導体の炭素濃度を４×１０１７ｃｍ−３以上にできると共に、チャネル層のための半導体の炭素濃度を４×１０１６ｃｍ−３未満にできる。
また、本発明の更なる別の側面に係るエピタキシャル基板を作製する方法によれば、例えば、電界効果トランジスタといったIII族窒化物系トランジスタのためのエピタキシャル基板が提供される。
本発明の更なる別の側面に係る方法は、（ｃ）有機金属気相成長法を用いて前記チャネル層上に、III族窒化物系半導体からなる層を成長する工程をさらに備えることができ、前記第２の窒化ガリウム系半導体のバンドギャップは前記III族窒化物系半導体のバンドギャップより小さい。この方法によれば、例えば、高電子移動度トランジスタといったIII族窒化物系トランジスタのためのエピタキシャル基板が提供される。
本発明のまた更なる別の側面は、III族窒化物系トランジスタを作製する方法に係る。この方法は、（ａ）上記のIII族窒化物系トランジスタのためのエピタキシャル基板を作製する方法のいずれかの方法を用いてエピタキシャル基板を作製する工程と、（ｂ）当該III族窒化物系トランジスタのための電極を前記エピタキシャル基板上に形成する工程とを備える。この方法によれば、高純度なチャネル層および高抵抗のバッファ層を有するトランジスタが作製される。
本発明の上記の目的および他の目的、特徴、並びに利点は、添付図面を参照して進められる本発明の好適な実施の形態の以下の詳細な記述から、より容易に明らかになる。
以上説明したように、本発明によれば高純度なチャネル層および高抵抗のバッファ層を有する高電子移動度トランジスタおよび電界効果トランジスタが提供され、また、これらのトランジスタを作製するためのエピタキシャル基板が提供され、さらに、該エピタキシャル基板を作製する方法およびIII族窒化物系トランジスタを作製する方法が提供される。
本発明の知見は、例示として示された添付図面を参照して以下の詳細な記述を考慮することによって容易に理解できる。引き続いて、添付図面を参照しながら、本発明の高電子移動度トランジスタ、電界効果トランジスタ、エピタキシャル基板、エピタキシャル基板を作製する方法およびIII族窒化物系トランジスタを作製する方法に係る実施の形態を説明する。可能な場合には、同一の部分には同一の符号を付する。
（第１の実施の形態）
図１は、本実施の形態に係る高電子移動度トランジスタの構造を示す図面である。高電子移動度トランジスタ１１は、窒化ガリウムからなる支持基体１３と、第１の窒化ガリウム系半導体からなるバッファ層１５と、第２の窒化ガリウム系半導体からなるチャネル層１７と、第３の窒化ガリウム系半導体からなる半導体層１９と、当該トランジスタ１１のための電極構造（ゲート電極２１、ソース電極２３およびドレイン電極２５）とを備える。バッファ層１５は、支持基体１３上に設けられている。チャネル層１７は、バッファ層１５上に設けられている。半導体層１９は、バッファ層１７上に設けられている。第３の窒化ガリウム系半導体のバンドギャップは第２の窒化ガリウム系半導体のバンドギャップより大きい。ゲート電極２１、ソース電極２３およびドレイン電極２５は、半導体層１９上に設けられている。第１の窒化ガリウム系半導体の炭素濃度ＮＣ１は４×１０１７ｃｍ−３以上である。第２の窒化ガリウム系半導体の炭素濃度ＮＣ２は４×１０１６ｃｍ−３未満である。
この高電子移動度トランジスタ１１によれば、第１の窒化ガリウム系半導体の炭素濃度ＮＣ１が４×１０１７ｃｍ−３以上であるので、高い比抵抗のバッファ層１５が提供される。第２の窒化ガリウム系半導体の炭素濃度ＮＣ２が４×１０１６ｃｍ−３未満であるので、低い不純物濃度のチャネル層１７が提供される。
高電子移動度トランジスタ１１について更に説明する。二次元電子ガス２７は、チャネル層１７と半導体層１９との界面に沿ってチャネル層１７内に形成される。二次元電子ガス２７の伝導は、ゲート電極２１に印加される電圧によって制御される。この制御によって、ドレイン電極２５からソース電極２３に流れるドレイン電流が変調される。
窒化ガリウム中の炭素は、アクセプタライクの働きをする不純物で、ドナーを補償することによりエピタキシャル層を高抵抗化するが、そのためには、ドナー性不純物(Ｓｉ（シリコン），Ｏ（酸素）)の濃度(１６乗前半ぐらい)や、ドナー性の欠陥濃度よりも、十分高濃度の炭素濃度が必要とされる。そのため、第１の窒化ガリウム系半導体の炭素濃度ＮＣ１は４×１０１７ｃｍ−３以上であることが好ましい。また、エピタキシャル層中の不純物は電子の散乱などに寄与するので、チャネル層に用いるエピタキシャル層中の炭素濃度は、他の不純物と同程度か、それ以下であることが好ましい。そのため、第２の窒化ガリウム系半導体の炭素濃度ＮＣ２は４×１０１６ｃｍ−３以下であることが好ましい。
高電子移動度トランジスタ１１の一例としては、
支持基体１３：窒化ガリウム（平均転位密度：１×１０６ｃｍ−２）
バッファ層１５：アンドープＧａＮ、厚さ３μｍ
（炭素濃度ＮＣ１：２×１０１８ｃｍ−３）
チャネル層１７：アンドープＧａＮ、厚さ１００ｎｍ
（炭素濃度ＮＣ２が２×１０１６ｃｍ−３）
半導体層１９：アンドープＡｌ０．２５Ｇａ０．７５Ｎ、厚さ３０ｎｍ
ゲート電極２１：ショットキ接合、Ａｕ
ソース電極２３およびドレイン電極２５：オーミック接合、Ｔｉ／Ａｌ
である。窒化ガリウム系半導体の組み合わせはこれに限定されることなく、第１の窒化ガリウム系半導体、第２の窒化ガリウム系半導体および第３の窒化ガリウム系半導体をさまざまに組み合わせることができる。
（第２の実施の形態）
図２は、本実施の形態に係る電界効果トランジスタの構造の一例として、ゲートがＭＥＳ型のＭＥＳ電界効果トランジスタの場合を示している。なお、引き続く説明では、ゲートがＭＩＳ型のＭＩＳ電界効果トランジスタの場合も同様に当てはまる。ＭＥＳ電界効果トランジスタ３１は、窒化ガリウムからなる支持基体３３と、第１の窒化ガリウム系半導体からなるバッファ層３５と、第２の窒化ガリウム系半導体からなるチャネル層３７と、当該トランジスタのための電極構造（ゲート電極４１、ソース電極４３およびドレイン電極４５）とを備える。バッファ層３５は、支持基体３３上に設けられている。チャネル層３７は、バッファ層３５上に設けられている。ゲート電極４１、ソース電極４３およびドレイン電極４５は、チャネル層３７上に設けられている。第１の窒化ガリウム系半導体の炭素濃度ＮＣ４は４×１０１７ｃｍ−３以上である。第２の窒化ガリウム系半導体の炭素濃度ＮＣ５は４×１０１６ｃｍ−３未満である。
このＭＥＳ電界効果トランジスタ３１によれば、第１の窒化ガリウム系半導体の炭素濃度ＮＣ４が４×１０１７ｃｍ−３以上であるので、高い比抵抗のバッファ層３５が提供される。第２の窒化ガリウム系半導体の炭素濃度ＮＣ５が４×１０１６ｃｍ−３未満であるので、低い不純物濃度のチャネル層３７が提供される。
ＭＥＳ電界効果トランジスタ３１について更に説明する。ゲート電極４１に印加される電圧に応じて、チャネル層３７内には空乏層が形成される。チャネル層３７を流れるキャリアは、ゲート電極４１に印加される電圧によって制御される。この制御によって、ドレイン電極４５からソース電極４３に流れるドレイン電流が変調される。
ＭＥＳ電界効果電界効果トランジスタ３１一例としては、
支持基体３３：窒化ガリウム（平均転位密度：１×１０６ｃｍ−２）
バッファ層３５：アンドープＧａＮ、厚さ３μｍ
（炭素濃度ＮＣ１：２×１０１８ｃｍ−３）
チャネル層３７：ｎ型ＧａＮ、厚さ５００ｎｍ、
キャリア濃度１×１０１７ｃｍ−３
（炭素濃度ＮＣ２が２×１０１６ｃｍ−３）
ゲート電極４１：ショットキ接合、Ａｕ
ソース電極４３およびドレイン電極４５：オーミック接合、Ｔｉ／Ａｌ
である。窒化ガリウム系半導体の組み合わせはこれに限定されることなく、第１の窒化ガリウム系半導体および第２の窒化ガリウム系半導体をさまざまに組み合わせることができる。
引き続いて、第１および第２の実施の形態に係るトランジスタの実施例を説明する。下記に示されたものは、高電子移動度トランジスタの例であるけれども、電界効果トランジスタに利用できる。
（実施例１）
電子移動度の向上効果を調べた実験を説明する。炭素濃度を制御して下記の条件（以下、条件１として参照する）で作製されたエピタキシャル基板を用いて、高電子移動度トランジスタ１１のための特性を調べた。ＯＭＶＰＥ炉のサセプタ上に、サファイアテンプレート（以下、Ｓａｐテンプレートと記す）および窒化ガリウム基板を置き、これらの上に同時に高電子移動度トランジスタ１１のためのエピタキシャル層を成長する。まず、圧力２７ｋＰａ、Ｖ族原料流量／III族原料全流量（以下、「Ｖ／III比」と記す）２３００、成長温度摂氏１０５０度、成長速度３．３μｍ／時の条件で、３μｍのＧａＮバッファ層を成長する。次いで、圧力２７ｋＰａ、Ｖ／III比６８００、成長温度摂氏１０５０度、成長速度１．１μｍ／時の条件で、１００ｎｍのＧａＮチャネル層を成長する。この後に、３０ｎｍのＡｌ０．２５Ｇａ０．７５Ｎ層を成長する。Ａｌ０．２５Ｇａ０．７５Ｎ層上に形成されたインジウム電極を用いて、ホール測定を行う。ＧａＮ基板を用いたエピタキシャル基板では、電子移動度は１９７０ｃｍ２／Ｖ・ｓであり、シートキャリア濃度は１．２×１０１３ｃｍ−２である。一方、Ｓａｐテンプレートを用いたエピタキシャル基板では、電子移動度は１５９０ｃｍ２／Ｖ・ｓであり、シートキャリア濃度は１．１×１０１３ｃｍ−２である。
一方、下記の条件（以下、条件２として参照する）でエピタキシャル基板を作製する。ＯＭＶＰＥ炉のサセプタ上にＳａｐテンプレートおよび窒化ガリウム基板を置き、これらの上に同時に高電子移動度トランジスタのためのエピタキシャル層を成長する。まず、圧力２７ｋＰａ、Ｖ／III比２３００、成長温度摂氏１０５０度、成長速度３．３μｍ／時の条件で、３μｍのＧａＮバッファ層を成長すると共に、同じ条件で、１００ｎｍのＧａＮチャネル層を成長する。この後に、３０ｎｍのＡｌ０．２５Ｇａ０．７５Ｎ層を成長する。Ａｌ０．２５Ｇａ０．７５Ｎ層上に形成されたインジウム電極を用いて、ホール測定を行う。ＧａＮ基板を用いたエピタキシャル基板では、電子移動度は１７２０ｃｍ２／Ｖ・ｓであり、シートキャリア濃度は１．２×１０１３ｃｍ−２である。一方、Ｓａｐテンプレートを用いたエピタキシャル基板では、電子移動度は１５１０ｃｍ２／Ｖ・ｓであり、シートキャリア濃度は１．０×１０１３ｃｍ−２である。このエピタキシャル基板では、ＧａＮバッファ層の炭素濃度はＧａＮチャネル層の炭素濃度と実質的に同じである。
条件１によって作製されたエピタキシャル基板のＧａＮチャネル層の炭素濃度ＮＣ２２×１０１６ｃｍ−３が、条件２によって作製されたエピタキシャル基板のＧａＮチャネル層の炭素濃度ＮＣ２８×１０１７ｃｍ−３より低いので、移動度が向上される。
（実施例２）
バッファリーク低減の効果を調べた実験を説明する。ＯＭＶＰＥ炉のサセプタ上に、Ｓａｐテンプレートおよび窒化ガリウム基板を置き、これらの上に同時に高電子移動度トランジスタ１１のためのエピタキシャル層を成長する。まず、減圧された圧力１０ｋＰａ、Ｖ／III比２３００、成長温度摂氏１０５０度、成長速度３．３μｍ／時の条件で、３μｍのＧａＮバッファ層を成長する。次いで、圧力２７ｋＰａ、Ｖ／III比６８００、成長温度摂氏１０５０度、成長速度１．１μｍ／時の条件で、１００ｎｍのＧａＮチャネル層を成長する。この作製条件では、バッファ層の炭素濃度はチャネル層の炭素濃度より大きくなるので、バッファ層の比抵抗が大きくなる。この後に、３０ｎｍのＡｌ０．２５Ｇａ０．７５Ｎ層を成長する。Ａｌ０．２５Ｇａ０．７５Ｎ層の一部をエッチングして、高電子移動度トランジスタと同様にメサを形成する。２つのメサ上に形成されたオーミック電極に電圧を印加して電流を測定する。この電流は高電子移動度トランジスタのリーク電流に対応しており、この値は、印加電圧２０ボルトで０．０１１μＡ／ｍｍである。
一方、ＯＭＶＰＥ炉のサセプタ上に、Ｓａｐテンプレートおよび窒化ガリウム基板を置き、これらの上に同時に高電子移動度トランジスタのためのエピタキシャル層を成長する。まず、圧力５０ｋＰａ、Ｖ／III比２３００、成長温度摂氏１０５０度、成長速度３．３μｍ／時の条件で、３μｍのＧａＮバッファ層を成長する。次いで、圧力２７ｋＰａ、Ｖ／III比６８００、成長温度摂氏１０５０度、成長速度１．１μｍ／時の条件で、１００ｎｍのＧａＮチャネル層を成長する。この後に、３０ｎｍのＡｌ０．２５Ｇａ０．７５Ｎ層を成長する。高電子移動度トランジスタのリーク電流を同様に測定すると、この値は、印加電圧２０ボルトで３５μＡ／ｍｍである。
なお、上記の二種類のエピタキシャル基板間には、電子移動度およびシートキャリア濃度に関する差はない。
（第３の実施の形態）
図３は、本実施の形態に係る成膜に関する実験の結果を示す図面である。この実験において、有機金属気相成長装置の反応炉内のサセプタ上に、窒化ガリウム基板およびサファイアテンプレートを置く。有機金属気相成長法を用いて、窒化ガリウム基板およびＳａｐテンプレート上に、様々な条件で窒化ガリウムを成長する。Ｓａｐテンプレートは、サファイア基板の（０００１）面上に成長された窒化ガリウム低温バッファ層（摂氏５００度において２５ｎｍ）と、この窒化ガリウム低温バッファ層上に成長された窒化ガリウム層（摂氏１０５０度において３μｍ）とを含む。窒化ガリウム基板の平均転位密度は、例えば、１×１０６ｃｍ−２であり、サファイアテンプレートの窒化ガリウム膜の平均転位密度は、例えば、１×１０９ｃｍ−２である。窒化ガリウムの成長に先立って、窒化ガリウム基板およびサファイアテンプレートを前処理する。この前処理では、水素（Ｈ２）およびアンモニア（ＮＨ３）を流しながら摂氏１０００度の温度で５分間、窒化ガリウム基板の表面およびサファイアテンプレートの窒化ガリウム表面の熱処理をする。引き続いて、トリメチルガリウム（ＴＭＧ）、ＮＨ３、Ｎ２、Ｈ２を反応炉に供給して、アンドープ窒化ガリウム層Ｌ１〜Ｌ８をエピタキシャル成長する。その成長の際に、成長圧力、成長温度、Ｖ／III比、成長速度などの成長パラメータを変化させている。図３において、濃度特性線Ｇは、窒化ガリウム基板上に成長された窒化ガリウム膜における炭素濃度を示しており、濃度特性線Ｓは、Ｓａｐテンプレート上に成長された窒化ガリウム膜における炭素濃度を示している。図３に示されるように、上記成長パラメータの変化に応じて、窒化ガリウム基板上に成長された窒化ガリウム膜における炭素濃度の変化は、Ｓａｐテンプレート上に成長された窒化ガリウム膜における炭素濃度の変化に比べて大きい。
窒化ガリウム層Ｌ１は、摂氏１０５０度の成長温度、２３００のＶ／III比、３．３μｍ／時の成長速度、２７ｋＰａの成長圧力の条件で作製された。
成長温度を摂氏１１００度に上昇させた後に、窒化ガリウム層Ｌ２を作製する。つまり、窒化ガリウム層Ｌ２は、摂氏１１００度の成長温度、２３００のＶ／III比、３．３μｍ／時の成長速度、２７ｋＰａの成長圧力の条件で作製された。窒化ガリウム層Ｌ１と窒化ガリウム層Ｌ２とを比較すると、窒化ガリウム基板上に成長された窒化ガリウム層における炭素濃度は、高い成長温度では小さくなる。
成長温度を摂氏１０００度に下げた後に、窒化ガリウム層Ｌ３を作製する。つまり、窒化ガリウム層Ｌ３は、摂氏１０００度の成長温度、２３００のＶ／III比、３．３μｍ／時の成長速度、２７ｋＰａの成長圧力の条件で作製された。窒化ガリウム層Ｌ２と窒化ガリウム層Ｌ３とを比較によれば、窒化ガリウム基板上に成長された窒化ガリウム層における炭素濃度は、低い成長温度では大きくなる。
成長速度を下げて１．１μｍ／時にし、温度を上げ摂氏１０５０度にすると共に、Ｖ／III比６８００に上昇させた後に、窒化ガリウム層Ｌ４を作製する。つまり、窒化ガリウム層Ｌ４は、摂氏１０５０度の成長温度、６８００のＶ／III比、１．１μｍ／時の成長速度、２７ｋＰａの成長圧力の条件で作製された。窒化ガリウム層Ｌ３と窒化ガリウム層Ｌ４とを比較によれば、窒化ガリウム基板上に成長された窒化ガリウム層における炭素濃度は、Ｖ／III比の増加および成膜速度の減少に応じて、小さくなる。
窒化ガリウム層Ｌ５を作製するために、Ｖ／III比が下げられ３１００となる。
つまり、窒化ガリウム層Ｌ５は、摂氏１０５０度の成長温度、３１００のＶ／III比、３．３μｍ／時の成長速度、２７ｋＰａの成長圧力の条件で作製された。窒化ガリウム層Ｌ４と窒化ガリウム層Ｌ５とを比較によれば、窒化ガリウム基板上に成長された窒化ガリウム層における炭素濃度は、Ｖ／III比の減少に応じて、大きくなる。
窒化ガリウム層Ｌ６を作製するために、さらにＶ／III比が下げられ１３５０となる。つまり、窒化ガリウム層Ｌ６は、摂氏１０５０度の成長温度、１３５０のＶ／III比、３．３μｍ／時の成長速度、２７ｋＰａの成長圧力の条件で作製された。窒化ガリウム層Ｌ５と窒化ガリウム層Ｌ６とを比較によれば、窒化ガリウム基板上に成長された窒化ガリウム層における炭素濃度は、Ｖ／III比の減少に応じて、大きくなる。
窒化ガリウム層Ｌ７を作製するために、成長圧力が下げられ１０ｋＰａとなる。つまり、窒化ガリウム層Ｌ６は、摂氏１０５０度の成長温度、１３５０のＶ／III比、３．３μｍ／時の成長速度、１０ｋＰａの成長圧力の条件で作製された。窒化ガリウム層Ｌ６と窒化ガリウム層Ｌ７とを比較によれば、窒化ガリウム基板上に成長された窒化ガリウム層における炭素濃度は、成長圧力の減少に応じて、大きくなる。
窒化ガリウム層Ｌ８を作製するために、成長圧力が上昇させ１０１ｋＰａとなる。つまり、窒化ガリウム層Ｌ６は、摂氏１０５０度の成長温度、１３５０のＶ／III比、３．３μｍ／時の成長速度、１０１ｋＰａの成長圧力の条件で作製された。窒化ガリウム層Ｌ６と窒化ガリウム層Ｌ７とを比較によれば、窒化ガリウム基板上に成長された窒化ガリウム層における炭素濃度は、成長圧力の上昇に応じて、小さくなる。
以上説明したように、上記の成長パラメータの変化に応じて、窒化ガリウム基板上に成長された窒化ガリウム膜における炭素濃度の変化（二桁程度）は、Ｓａｐテンプレート上に成長された窒化ガリウム膜における炭素濃度の変化（せいぜい一桁）に比べて大きい。つまり、Ｓａｐテンプレート上に成長された窒化ガリウム膜における炭素濃度は、成長パラメータの変化に応じてあまり大きく変化しないけれども、窒化ガリウム基板上に成長された窒化ガリウム膜における炭素濃度は、成長パラメータの変更に応じて大きく変化する。
引き続いて、III族窒化物系トランジスタのためのエピタキシャル基板を作製する方法を具体的に説明する。図４（ａ）、図４（ｂ）、図４（ｃ）および図４（ｄ）は、第１の例としてのエピタキシャル基板を作製する方法を説明する図面である。図４（ａ）に示されるように、窒化ガリウム基板６１を準備する。この窒化ガリウム基板６１の平均転位密度は、１×１０６ｃｍ−２以下である。図４（ｂ）に示されるように、窒化ガリウム基板６１を反応炉６３のサセプタ上に置いた後に、既に説明したように前処理を行う。次いで、原料ガスＧ１（ＴＭＧ、ＮＨ３、Ｈ２）を反応炉６３に供給して、バッファ層のための窒化ガリウム系半導体膜、例えば窒化ガリウムエピタキシャル膜６５、を減圧下（Ｐ６５）で成長する。続いて、図４（ｃ）に示されるように、原料ガスＧ２（ＴＭＧ、ＮＨ３、Ｈ２）を反応炉６３に供給して、チャネル層のための窒化ガリウム系半導体、例えば窒化ガリウムエピタキシャル膜６７、を常圧（Ｐ６７）下で成長する。この具体例では、バッファ層およびチャネル層のための窒化ガリウム膜が異なる圧力で作製されるので、これらの窒化ガリウム膜６５、６７は、異なる炭素濃度を有する。
これらの窒化ガリウム膜６５、６７の作製のための主要な条件および炭素濃度の一例は、
窒化ガリウム膜６５ 窒化ガリウム膜６７
炉内圧力：１０ｋＰａ １０１ｋＰａ
炉内温度：１０５０℃ １０５０℃
成長速度：３．３μｍ ３．３μｍ
Ｖ／III比：２３００ ２３００
炭素濃度：２×１０１８ｃｍ−３ １×１０１６ｃｍ−３
である。窒化ガリウム膜６５の成長のために好適な圧力の範囲として、２７ｋＰａ〜１ｋＰａを用いることができ、窒化ガリウム膜６７の成長のために好適な圧力の範囲として、１０１ｋＰａ〜２７ｋＰａを用いることができる。
この方法によれば、窒化ガリウム膜６７の成長中の圧力が窒化ガリウム膜６５の成長のため圧力よりも大きい作製条件を用いて、窒化ガリウム基板上に窒化ガリウム膜６５および窒化ガリウム膜６７を成長するので、窒化ガリウム膜６５の炭素濃度を４×１０１７以上にできると共に、窒化ガリウム膜６７の炭素濃度を４×１０１６未満にできる。
この製造方法により、エピタキシャル基板Ｅ１は、窒化ガリウム基板６１と、４×１０１７ｃｍ−３以上の炭素濃度を有する第１の窒化ガリウム系半導体膜（本実施例では窒化ガリウム膜６５）と、４×１０１６ｃｍ−３未満の炭素濃度を有する窒化ガリウム系半導体膜（本実施例では窒化ガリウム膜６７）とを備える。
また、高電子移動度トランジスタといったIII族窒化物系トランジスタのためのエピタキシャル基板Ｅ２の作製を説明する。窒化ガリウム膜６５、６７の成長に引き続いて、さらに、図４（ｄ）に示されるように、原料ガスＧ３（ＴＭＧ、ＴＭＡｌ、ＮＨ３、Ｈ２）を反応炉６３に供給して、チャネル層のための窒化ガリウム系半導体のバンドギャップより大きなバンドギャップを有する窒化ガリウム系半導体、例えばＡｌＧａＮエピタキシャル膜６９、を成長する。この製造方法により、エピタキシャル基板Ｅ２は、窒化ガリウム基板６１と、４×１０１７以上の炭素濃度を有する第１の窒化ガリウム系半導体膜（本実施例ではＧａＮ膜６５）と、４×１０１６未満の炭素濃度を有する窒化ガリウム系半導体膜（本実施例ではＧａＮ膜６７）と、窒化ガリウム系半導体膜（本実施例ではＡｌＧａＮ膜６９）とを備える。
図５（ａ）、図５（ｂ）、図５（ｃ）および図５（ｄ）は、第２の例としてのエピタキシャル基板を作製する方法を説明する図面である。図５（ａ）に示されるように、窒化ガリウム基板６１を準備する。窒化ガリウム基板６１を反応炉６３内において既に説明したように前処理を行う。図５（ｂ）に示されるように、原料ガスＧ４（ＴＭＧ、ＮＨ３、Ｈ２）を反応炉６３に供給して、バッファ層のための窒化ガリウム系半導体膜、例えば窒化ガリウムエピタキシャル膜７１、を温度Ｔ１で成長する。続いて、図５（ｃ）に示されるように、原料ガスＧ５（ＴＭＧ、ＮＨ３、Ｈ２）を反応炉６３に供給して、チャネル層のための窒化ガリウム系半導体、例えば窒化ガリウムエピタキシャル膜７３、を温度Ｔ１より高い温度Ｔ２で成長する。この具体例では、バッファ層およびチャネル層のための窒化ガリウム膜が異なる温度で作製されるので、これらの窒化ガリウム膜７１、７３の炭素濃度は互いに異なる。
これらの窒化ガリウム膜７１、７３の作製のための主要な条件および炭素濃度の一例は、
窒化ガリウム膜７１ 窒化ガリウム膜７３
炉内圧力：２７ｋＰａ ２７ｋＰａ
炉内温度：１０００℃ １１００℃
成長速度：３．３μｍ ３．３μｍ
Ｖ／III比：２３００ ２３００
炭素濃度：２×１０１８ｃｍ−３ ３×１０１６ｃｍ−３
である。窒化ガリウム膜７１の成長のために好適な温度の範囲として、９５０℃〜１０５０℃を用いることができ、窒化ガリウム膜７３の成長のために好適な温度の範囲として、１０５０℃〜１１５０℃を用いることができる。この製造方法により提供されるエピタキシャル基板Ｅ３は、窒化ガリウム基板６１と、窒化ガリウム膜７１と、窒化ガリウム膜７３とを備える。
この方法によれば、窒化ガリウム膜７３のための成長温度が窒化ガリウム膜７１の成長のため温度よりも高い作製条件を用いて、窒化ガリウム基板６１上に窒化ガリウム膜７１および窒化ガリウム膜７３を成長するので、窒化ガリウム膜７１の炭素濃度を４×１０１７以上にできると共に、窒化ガリウム膜７３の炭素濃度を４×１０１６未満にできる。
また、高電子移動度トランジスタといったIII族窒化物系トランジスタのためのエピタキシャル基板Ｅ４の作製を説明する。窒化ガリウム膜７１、７３の成長に引き続いて、さらに、図５（ｄ）に示されるように、原料ガスＧ６（ＴＭＧ、ＴＭＡｌ、ＮＨ３、Ｈ２）を反応炉６３に供給して、チャネル層のための窒化ガリウム系半導体のバンドギャップより大きなバンドギャップを有する窒化ガリウム系半導体、例えばＡｌＧａＮエピタキシャル膜７５、を成長する。この製造方法により得られるエピタキシャル基板Ｅ４は、窒化ガリウム基板６１と、ＧａＮ膜７１と、ＧａＮ膜７３と、ＡｌＧａＮ膜７５とを備える。
図６（ａ）、図６（ｂ）、図６（ｃ）および図６（ｄ）は、第３の例としてのエピタキシャル基板を作製する方法を説明する図面である。図６（ａ）に示されるように、窒化ガリウム基板６１を準備する。窒化ガリウム基板６１を反応炉６３内において既に説明したように前処理を行う。図６（ｂ）に示されるように、原料ガスＧ７（ＴＭＧ、ＮＨ３、Ｈ２）を反応炉６３に供給して、バッファ層のための窒化ガリウム系半導体膜、例えば窒化ガリウムエピタキシャル膜７７、をＶ／III比Ｒ１で成長する。続いて、図６（ｃ）に示されるように、原料ガスＧ８（ＴＭＧ、ＮＨ３、Ｈ２）を反応炉６３に供給して、チャネル層のための窒化ガリウム系半導体、例えば窒化ガリウムエピタキシャル膜７９、をＶ／III比Ｒ１より大きいＶ／III比Ｒ２で成長する。この具体例では、バッファ層およびチャネル層のための窒化ガリウム膜が異なるＶ／III比で作製されるので、これらの窒化ガリウム膜７７、７９の炭素濃度は互いに異なる。
これらの窒化ガリウム膜７７、７９の作製のための主要な条件および炭素濃度の一例は、
窒化ガリウム膜７７ 窒化ガリウム膜７９
炉内圧力：２７ｋＰａ ２７ｋＰａ
炉内温度：１０５０℃ １０５０℃
成長速度：３．３μｍ ３．３μｍ
Ｖ／III比：１０００ ５０００
炭素濃度：６×１０１７ｃｍ−３ ４×１０１６ｃｍ−３
である。窒化ガリウム膜７７の成長のために好適なＶ／III比の範囲として２０００〜１００を用いることができ、窒化ガリウム膜７９の成長速度のために好適なＶ／III比の範囲として１０００〜１００００を用いることができる。この製造方法により提供されるエピタキシャル基板Ｅ５は、窒化ガリウム基板６１と、窒化ガリウム膜７７と、窒化ガリウム膜７９とを備える。
この方法によれば、窒化ガリウム膜７９のためのＶ／III比Ｒ２が窒化ガリウム膜７７の成長のためＶ／III比Ｒ２よりも小さい作製条件を用いて、窒化ガリウム基板上に窒化ガリウム膜７７および窒化ガリウム膜７９を成長するので、窒化ガリウム膜７７の炭素濃度を４×１０１７以上にできると共に、窒化ガリウム膜７９の炭素濃度を４×１０１６未満にできる。
また、高電子移動度トランジスタといったIII族窒化物系トランジスタのためのエピタキシャル基板Ｅ６の作製を説明する。窒化ガリウム膜７７、７９の成長に引き続いて、さらに、図６（ｄ）に示されるように、原料ガスＧ９（ＴＭＧ、ＴＭＡｌ、ＮＨ３、Ｈ２）を反応炉６３に供給して、チャネル層のための窒化ガリウム系半導体のバンドギャップより大きなバンドギャップを有する窒化ガリウム系半導体、例えばＡｌＧａＮエピタキシャル膜８１、を成長する。この製造方法により得られるエピタキシャル基板Ｅ６は、窒化ガリウム基板６１と、ＧａＮ膜７７と、ＧａＮ膜７９と、ＡｌＧａＮ膜８１とを備える。
また、Ｖ／III比を変更するために、ＴＭＧといった有機ガリウム原料の流量を変更することができ、またＮＨ３といった窒素原料の流量を変更することができ、さらにガリウム原料と窒素原料の両方の流量を変更することができる。
図７（ａ）、図７（ｂ）、図７（ｃ）および図７（ｄ）は、第４の例としてのエピタキシャル基板を作製する方法を説明する図面である。図７（ａ）に示されるように、窒化ガリウム基板６１を準備する。窒化ガリウム基板６１を反応炉６３内において既に説明したように前処理を行う。図７（ｂ）に示されるように、原料ガスＧ１０（ＴＭＧ、ＮＨ３、Ｈ２）を反応炉６３に供給して、バッファ層のための窒化ガリウム系半導体膜、例えば窒化ガリウムエピタキシャル膜８３、を成膜速度ＧＲ１で成長する。続いて、図７（ｃ）に示されるように、原料ガスＧ１１（ＴＭＧ、ＮＨ３、Ｈ２）を反応炉６３に供給して、チャネル層のための窒化ガリウム系半導体、例えば窒化ガリウムエピタキシャル膜８５、を成膜速度ＧＲ１より小さい成膜速度ＧＲ２で成長する。この具体例では、バッファ層およびチャネル層のための窒化ガリウム膜が異なる温度で作製されるので、これらの窒化ガリウム膜８３、８５の炭素濃度は互いに異なる。
これらの窒化ガリウム膜８３、８５の作製のための主要な条件および炭素濃度の一例は、
窒化ガリウム膜８３ 窒化ガリウム膜８５
炉内圧力：２７ｋＰａ ２７ｋＰａ
炉内温度：１０５０℃ １０５０℃
成長速度：６．６μｍ １．１μｍ
Ｖ／III比：１２００ ６８００
炭素濃度：８×１０１７ｃｍ−３ ２×１０１６ｃｍ−３
である。窒化ガリウム膜８３の成長のために好適な成長速度の範囲として２μｍ／時〜２０μｍ／時を用いることができ、窒化ガリウム膜８５の成長のために好適な成長速度の範囲として０．１μｍ／時〜４μｍ／時を用いることができる。この製造方法により提供されるエピタキシャル基板Ｅ７は、窒化ガリウム基板６１と、窒化ガリウム膜８３と、窒化ガリウム膜８５とを備える。
この方法によれば、窒化ガリウム膜８３のための成膜速度ＧＲ１が窒化ガリウム膜８５の成長のため成膜速度ＧＲ２よりも大きい作製条件を用いて、窒化ガリウム基板上に窒化ガリウム膜８３および窒化ガリウム膜８５を成長するので、窒化ガリウム膜８３の炭素濃度を４×１０１７ｃｍ−３以上にできると共に、窒化ガリウム膜８５の炭素濃度を４×１０１６ｃｍ−３未満にできる。
また、高電子移動度トランジスタといったIII族窒化物系トランジスタのためのエピタキシャル基板Ｅ８の作製を説明する。窒化ガリウム膜８３、８５の成長に引き続いて、さらに、図７（ｄ）に示されるように、原料ガスＧ１２（ＴＭＧ、ＴＭＡｌ、ＮＨ３、Ｈ２）を反応炉６３に供給して、チャネル層のための窒化ガリウム系半導体のバンドギャップより大きなバンドギャップを有する窒化ガリウム系半導体、例えばＡｌＧａＮエピタキシャル膜８７、を成長する。この製造方法により得られるエピタキシャル基板Ｅ８は、窒化ガリウム基板６１と、ＧａＮ膜８３と、ＧａＮ膜８５と、ＡｌＧａＮ膜８７とを備える。
エピタキシャル基板Ｅ１〜Ｅ８は、高い比抵抗の第１の窒化ガリウム系半導体膜上に設けられた低い不純物濃度の第２の窒化ガリウム系半導体膜を含むので、例えば、電界効果トランジスタおよび高電子移動度トランジスタといったIII族窒化物系トランジスタのために好適である。
以上説明したように、バッファ層のための大きい炭素濃度を有する窒化ガリウム系膜と、チャネル層のための小さい炭素濃度を有する窒化ガリウム系膜とを窒化ガリウム基板を用いて作製する方法は、既に説明した例の手法を組み合わせることによっても得られる。エピタキシャル基板を作製するために、下記の条件（１）〜（６）を組み合わせることができる：
（１）チャネル層を成長するための有機ガリウム原料の流量はバッファ層を成長するための有機ガリウム原料の流量よりも小さい。
（２）チャネル層を成長するための窒素原料の流量はバッファ層を成長するための窒素原料の流量よりも大きい。
（３）チャネル層の成長におけるＶ／III比はバッファ層の成長におけるＶ／III比よりも大きい。
（４）チャネル層の成長温度はバッファ層の成長温度よりも大きい。
（５）チャネル層の成長中の圧力はバッファ層の成長のため圧力よりも大きい。
（６）第１の窒化ガリウム系半導体の成長速度は第２の窒化ガリウム系半導体の成長速度よりも大きい。
窒化ガリウム膜の作製のための主要な条件および炭素濃度の一例は、
バッファＧａＮ膜 チャネルＧａＮ膜
炉内圧力：２７ｋＰａ １０１ｋＰａ
炉内温度：１０５０℃ １０５０℃
成長速度：６．６μｍ １．１μｍ
Ｖ／III比：１２００ ６８００
炭素濃度：６×１０１７ｃｍ−３ １×１０１６ｃｍ−３
である。
また、窒化ガリウム膜の作製のための主要な条件および炭素濃度の別の例は、
バッファＧａＮ膜 チャネルＧａＮ膜
炉内圧力：２７ｋＰａ １０１ｋＰａ
炉内温度：１０５０℃ １１００℃
成長速度：６．６μｍ １．１μｍ
Ｖ／III比：１２００ ６８００
炭素濃度：６×１０１７ｃｍ−３ １×１０１６ｃｍ−３
である。
（第４の実施の形態）
図８（ａ）は、電界効果トランジスタを作製するためのフロー図である。まず、工程Ｓ１では、有機金属気相成長法を用いて、４×１０１７ｃｍ−３以上の炭素濃度を有する第１の窒化ガリウム系半導体からなるバッファ層を窒化ガリウム基板上に成長する。工程Ｓ２では、有機金属気相成長法を用いて、４×１０１６ｃｍ−３未満の炭素濃度を有する第２の窒化ガリウム系半導体からなるチャネル層をバッファ層上に成長する。工程Ｓ３では、ＭＥＳ電界効果トランジスタのための電極構造物（ゲート電極、ソース電極、ドレイン電極）をチャネル層上に形成する工程とを備える。この方法によれば、高純度なチャネル層および高抵抗のバッファ層を有するトランジスタが作製される。
図８（ｂ）は、高電子移動度トランジスタを作製するためのフロー図である。まず、工程Ｓ４では、有機金属気相成長法を用いて、４×１０１７ｃｍ−３以上の炭素濃度を有する第１の窒化ガリウム系半導体からなるバッファ層を窒化ガリウム基板上に成長する。工程Ｓ５では、有機金属気相成長法を用いて、４×１０１６ｃｍ−３未満の炭素濃度を有する第２の窒化ガリウム系半導体からなるチャネル層をバッファ層上に成長する。工程Ｓ６では、有機金属気相成長法を用いて、第３の窒化ガリウム系半導体からなるバリア層をチャネル層上に成長する。工程Ｓ７では、高電子移動度トランジスタのための電極構造物（ゲート電極、ソース電極、ドレイン電極）をチャネル層上に形成する工程とを備える。この方法によれば、高純度なチャネル層および高抵抗のバッファ層を有すると共にバリア層を有するトランジスタが作製される。
高電子移動度トランジスタを作製するための主要な条件および炭素濃度の一例
バッファＧａＮ チャネルＧａＮ バリアＡｌＧａＮ
炉内圧力：２７ｋＰａ ２７ｋＰａ ２７ｋＰａ
炉内温度：１０５０℃ １０５０℃ １０５０℃
成長速度：６．６μｍ １．１μｍ
Ｖ／III比：１２００ ６８００
ＮＨ３流量：６ｓｌｍ ６ｓｌｍ ６ｓｌｍ
炭素濃度：６×１０１７ｃｍ−３ ２×１０１６ｃｍ−３
である。この実施例では、バッファ層からチャネル層に移るとき、およびチャネル層からバリア層に移るとき、ＴＭＧおよびＴＭＡといったIII族有機原料ガスの流量を変化させる一方で、その以外の圧力、温度、アンモニア流量、キャリア流量を変化させていない。
以上説明したように、サファイア基板或いはＳｉＣ基板上に様々な成長条件（成長温度、成長圧力、成長速度、Ｖ／III比など）を用いて窒化ガリウムを成長しても、成長された窒化ガリウム積層の不純物濃度（例えば、炭素）を大きく変えることはできない。しかし、転位の極めて少ないＧａＮ基板を用いてエピタキシャル膜を作製すると、膜中の不純物の制御性を大幅に向上できる。ＧａＮ基板を用いるとき、例えば炭素濃度は、成長条件の変化に応答して２桁以上変わる。この制御性を利用して炭素の含有量を調整することにより、バッファ層およびチャネル層それぞれに好適な特性（比抵抗および移動度）を有するエピタキシャル膜を提供できる。バッファ層が高抵抗であると共にチャネル層が高純度である半導体積層を作製できる。
好適な実施の形態において本発明の原理を図示し説明してきたが、本発明は、そのような原理から逸脱することなく配置および詳細において変更され得ることは、当業者によって認識される。本発明は、本実施の形態に開示された特定の構成に限定されるものではない。本実施の形態において説明された特定の材料に限定されることなく、例えばバッファ層の材料としてＡｌＧａＮを用いることができ、またチャネル層の材料としてＩｎＧａＮを用いることができる。さらに、バリア層の材料としてＡｌＧａＮ、ＡｌＮを用いることができる。したがって、特許請求の範囲およびその精神の範囲から来る全ての修正および変更に権利を請求する。
図１は、本実施の形態に係る高電子移動度トランジスタの構造を示す図面である。 図２は、本実施の形態に係る電界効果トランジスタの構造を示す図面である。 図３は、第３の実施の形態に係る成膜に関する実験の結果を示す図面である。 図４（ａ）、図４（ｂ）、図４（ｃ）および図４（ｄ）は、第１の例としてのエピタキシャル基板を作製する方法を説明する図面である。 図５（ａ）、図５（ｂ）、図５（ｃ）および図５（ｄ）は、第２の例としてのエピタキシャル基板を作製する方法を説明する図面である。 図６（ａ）、図６（ｂ）、図６（ｃ）および図６（ｄ）は、第３の例としてのエピタキシャル基板を作製する方法を説明する図面である。 図７（ａ）、図７（ｂ）、図７（ｃ）および図７（ｄ）は、第４の例としてのエピタキシャル基板を作製する方法を説明する図面である。 図８（ａ）は、ＭＥＳ電界効果トランジスタを作製するためのフロー図である。図８（ｂ）は、高電子移動度トランジスタを作製するためのフロー図である。
符号の説明
１１…高電子移動度トランジスタ、１３…支持基体、１５…バッファ層、１７…チャネル層、１９…半導体層、２１…ゲート電極、２３…ソース電極、２５…ドレイン電極、２７…二次元電子ガス、３１…ＭＥＳ電界効果トランジスタ、３３…支持基体、３５…バッファ層、３７…チャネル層、４１…ゲート電極、４３…ソース電極、４５…ドレイン電極、Ｌ１〜Ｌ８…アンドープ窒化ガリウム層、Ｅ１〜Ｅ８…エピタキシャル基板、Ｇ１〜Ｇ１２…原料ガス、６１…窒化ガリウム基板、６３…反応炉、６５、６７、７１、７３、７７、７９、８３、８５…窒化ガリウムエピタキシャル膜、６９、７５、８１、８７…ＡｌＧａＮエピタキシャル膜

Claims (16)

  1. 窒化ガリウムからなる支持基体と、
    前記支持基体上に設けられており第１の窒化ガリウム系半導体からなるバッファ層と、
    前記バッファ層上に設けられており第２の窒化ガリウム系半導体からなるチャネル層と、
    前記バッファ層上に設けられており、前記第２の窒化ガリウム系半導体のバンドギャップより大きいバンドギャップを有する第３の窒化ガリウム系半導体からなる半導体層と、
    前記半導体層上に設けられたゲート電極、ソース電極およびドレイン電極と
    を備え、
    前記支持基体の前記窒化ガリウムの平均転位密度は、１×１０ ６ ｃｍ −２ 以下であり、
    前記第１の窒化ガリウム系半導体の炭素濃度は、８×１０１７ｃｍ−３以上であり、
    前記第２の窒化ガリウム系半導体の炭素濃度は、４×１０１６ｃｍ−３未満である、ことを特徴とする高電子移動度トランジスタ。
  2. 前記第１の窒化ガリウム系半導体はＧａＮからなり、前記第２の窒化ガリウム系半導体はＧａＮからなる、ことを特徴とする請求項１に記載された高電子移動度トランジスタ。
  3. 窒化ガリウムからなる支持基体と、
    前記支持基体上に設けられており第１の窒化ガリウム系半導体からなるバッファ層と、
    前記バッファ層上に設けられており第２の窒化ガリウム系半導体からなるチャネル層と、
    前記チャネル層上に設けられたゲート電極、ソース電極およびドレイン電極と
    を備え、
    前記支持基体の前記窒化ガリウムの平均転位密度は、１×１０ ６ ｃｍ −２ 以下であり、
    前記第１の窒化ガリウム系半導体の炭素濃度は８×１０１７ｃｍ−３以上であり、
    前記第２の窒化ガリウム系半導体の炭素濃度は４×１０１６ｃｍ−３未満である、ことを特徴とする電界効果トランジスタ。
  4. III族窒化物系トランジスタのためのエピタキシャル基板であって、
    窒化ガリウム基板と、
    前記窒化ガリウム基板上に設けられており第１の窒化ガリウム系半導体からなる第１の半導体膜と、
    前記第１の半導体膜上に設けられており第２の窒化ガリウム系半導体からなる第２の半導体膜と
    を備え、
    前記窒化ガリウム基板の前記窒化ガリウムの平均転位密度は、１×１０ ６ ｃｍ −２ 以下であり、
    前記第１の窒化ガリウム系半導体の炭素濃度は８×１０１７ｃｍ−３以上であり、
    前記第２の窒化ガリウム系半導体の炭素濃度は４×１０１６ｃｍ−３未満である、ことを特徴とするエピタキシャル基板。
  5. 前記第２の窒化ガリウム系半導体のバンドギャップより大きいバンドギャップを有する第３の窒化ガリウム系半導体からなり、前記第１の半導体膜上に設けられた第３半導体膜を更に備える、ことを特徴とする請求項４に記載されたエピタキシャル基板。
  6. 前記第１の窒化ガリウム系半導体はＧａＮからなり、前記第２の窒化ガリウム系半導体はＧａＮからなる、ことを特徴とする請求項４または請求項５に記載されたエピタキシャル基板。
  7. III族窒化物系トランジスタのためのエピタキシャル基板を作製する方法であって、
    有機金属気相成長法を用いて、第１の窒化ガリウム系半導体からなるバッファ層を窒化ガリウム基板上に成長する工程と、
    有機金属気相成長法を用いて、第２の窒化ガリウム系半導体からなるチャネル層を前記バッファ層上に成長する工程と
    を備え、
    前記窒化ガリウム基板の平均転位密度は、１×１０ ６ ｃｍ −２ 以下であり、
    前記チャネル層を成長するための有機ガリウム原料の流量は前記バッファ層を成長するための有機ガリウム原料の流量よりも小さく、
    前記第１の窒化ガリウム系半導体の炭素濃度は８×１０１７ｃｍ−３以上であり、
    前記第２の窒化ガリウム系半導体の炭素濃度は４×１０１６ｃｍ−３未満である、ことを特徴とする方法。
  8. III族窒化物系トランジスタのためのエピタキシャル基板を作製する方法であって、
    有機金属気相成長法を用いて、第１の窒化ガリウム系半導体からなるバッファ層を窒化ガリウム基板上に成長する工程と、
    有機金属気相成長法を用いて、第２の窒化ガリウム系半導体からなるチャネル層を前記バッファ層上に成長する工程と
    を備え、
    前記窒化ガリウム基板の平均転位密度は、１×１０ ６ ｃｍ −２ 以下であり、
    前記チャネル層を成長するための窒素原料の流量は前記バッファ層を成長するための窒素原料の流量よりも大きく、
    前記第１の窒化ガリウム系半導体の炭素濃度は８×１０１７ｃｍ−３以上であり、
    前記第２の窒化ガリウム系半導体の炭素濃度は４×１０１６ｃｍ−３未満である、ことを特徴とする方法。
  9. III族窒化物系トランジスタのためのエピタキシャル基板を作製する方法であって、
    有機金属気相成長法を用いて、第１の窒化ガリウム系半導体からなるバッファ層を窒化ガリウム基板上に成長する工程と、
    有機金属気相成長法を用いて、第２の窒化ガリウム系半導体からなるチャネル層を前記バッファ層上に成長する工程と
    を備え、
    前記窒化ガリウム基板の平均転位密度は、１×１０ ６ ｃｍ −２ 以下であり、
    前記チャネル層の成長における（Ｖ族原料流量）／（III族原料流量）は前記バッファ層の成長における（Ｖ族原料流量）／（III族原料流量）よりも大きく、
    前記第１の窒化ガリウム系半導体の炭素濃度は８×１０１７ｃｍ−３以上であり、
    前記第２の窒化ガリウム系半導体の炭素濃度は４×１０１６ｃｍ−３未満である、ことを特徴とする方法。
  10. III族窒化物系トランジスタのためのエピタキシャル基板を作製する方法であって、
    有機金属気相成長法を用いて、第１の窒化ガリウム系半導体からなるバッファ層を窒化ガリウム基板上に成長する工程と、
    有機金属気相成長法を用いて、第２の窒化ガリウム系半導体からなるチャネル層を前記バッファ層上に成長する工程と
    を備え、
    前記窒化ガリウム基板の平均転位密度は、１×１０ ６ ｃｍ −２ 以下であり、
    前記チャネル層のための成長温度は前記バッファ層のための成長温度よりも大きく、
    前記第１の窒化ガリウム系半導体の炭素濃度は８×１０１７ｃｍ−３以上であり、
    前記第２の窒化ガリウム系半導体の炭素濃度は４×１０１６ｃｍ−３未満である、ことを特徴とする方法。
  11. III族窒化物系トランジスタのためのエピタキシャル基板を作製する方法であって、
    減圧有機金属気相成長法を用いて、第１の窒化ガリウム系半導体からなるバッファ層を窒化ガリウム基板上に成長する工程と、
    有機金属気相成長法を用いて、第２の窒化ガリウム系半導体からなるチャネル層を前記バッファ層上に成長する工程と
    を備え、
    前記窒化ガリウム基板の平均転位密度は、１×１０ ６ ｃｍ −２ 以下であり、
    前記チャネル層の成長中の圧力は前記バッファ層の成長の成長中の圧力よりも大きく、
    前記第１の窒化ガリウム系半導体の炭素濃度は８×１０１７ｃｍ−３以上であり、
    前記第２の窒化ガリウム系半導体の炭素濃度は４×１０１６ｃｍ−３未満である、ことを特徴とする方法。
  12. III族窒化物系トランジスタのためのエピタキシャル基板を作製する方法であって、
    有機金属気相成長法を用いて、第１の窒化ガリウム系半導体からなるバッファ層を窒化ガリウム基板上に成長する工程と、
    有機金属気相成長法を用いて、第２の窒化ガリウム系半導体からなるチャネル層を前記バッファ層上に成長する工程と
    を備え、
    前記窒化ガリウム基板の平均転位密度は、１×１０ ６ ｃｍ −２ 以下であり、
    前記第１の窒化ガリウム系半導体の成長速度は前記第２の窒化ガリウム系半導体の成長速度よりも大きく、
    前記第１の窒化ガリウム系半導体の炭素濃度は８×１０１７ｃｍ−３以上であり、
    前記第２の窒化ガリウム系半導体の炭素濃度は４×１０１６ｃｍ−３未満である、ことを特徴とする方法。
  13. III族窒化物系トランジスタのためのエピタキシャル基板を作製する方法であって、
    有機金属気相成長法を用いて、８×１０１７ｃｍ−３以上の炭素濃度を有する第１の窒化ガリウム系半導体からなるバッファ層を窒化ガリウム基板上に成長する工程と、
    有機金属気相成長法を用いて、４×１０１６ｃｍ−３未満の炭素濃度を有する第２の窒化ガリウム系半導体からなるチャネル層を前記バッファ層上に成長する工程と
    を備え、
    前記窒化ガリウム基板の平均転位密度は、１×１０ ６ ｃｍ −２ 以下であり、
    前記バッファ層および前記チャネル層の成長において、下記の条件（１）〜（６）のうちの複数の条件を満たす、
    （１）前記チャネル層を成長するための有機ガリウム原料の流量は前記バッファ層を成長するための有機ガリウム原料の流量よりも小さい、
    （２）前記チャネル層を成長するための窒素原料の流量は前記バッファ層を成長するための窒素原料の流量よりも大きい、
    （３）前記チャネル層の成長における（Ｖ族原料流量）／（III族原料流量）は前記バッファ層の成長における（Ｖ族原料流量）／（III族原料流量）よりも大きい、
    （４）前記チャネル層のための成長温度は前記バッファ層のための成長温度よりも大きい、
    （５）前記チャネル層の成長中の圧力は前記バッファ層の成長の成長中の圧力よりも大きい、
    （６）前記第１の窒化ガリウム系半導体の成長速度は前記第２の窒化ガリウム系半導体の成長速度よりも大きい、
    ことを特徴とする方法。
  14. 有機金属気相成長法を用いて前記チャネル層上に、III族窒化物系半導体からなる層を成長する工程をさらに備え、
    前記第２の窒化ガリウム系半導体のバンドギャップは前記III族窒化物系半導体のバンドギャップより小さい、ことを特徴とする請求項７〜請求項１３のいずれか一項に記載された方法。
  15. 前記チャネル層はＧａＮからなり、前記バッファ層はＧａＮからなる、ことを特徴とする請求項７〜請求項１４のいずれか一項に記載された方法。
  16. III族窒化物系トランジスタを作製する方法であって、
    請求項７から請求項１５のいずれか一項に記載された方法を用いてエピタキシャル基板を作製する工程と、
    当該III族窒化物系トランジスタのための電極を前記エピタキシャル基板上に形成する工程と
    を備えることを特徴とする方法。
JP2005154406A 2005-05-26 2005-05-26 高電子移動度トランジスタ、電界効果トランジスタ、エピタキシャル基板、エピタキシャル基板を作製する方法およびｉｉｉ族窒化物系トランジスタを作製する方法 Expired - Fee Related JP4792814B2 (ja)

Priority Applications (9)

Application Number Priority Date Filing Date Title
JP2005154406A JP4792814B2 (ja) 2005-05-26 2005-05-26 高電子移動度トランジスタ、電界効果トランジスタ、エピタキシャル基板、エピタキシャル基板を作製する方法およびｉｉｉ族窒化物系トランジスタを作製する方法
KR1020067027121A KR20080011264A (ko) 2005-05-26 2006-03-03 고전자 이동도 트랜지스터, 전계 효과 트랜지스터,에피택셜 기판, 에피택셜 기판을 제작하는 방법 및ｉｉｉ족 질화물계 트랜지스터를 제작하는 방법
US11/571,156 US7749828B2 (en) 2005-05-26 2006-03-03 Method of manufacturing group III Nitride Transistor
EP06728605A EP1777737A4 (en) 2005-05-26 2006-03-03 HIGH ELECTRON MOBILITY TRANSISTOR, FIELD EFFECT TRANSISTOR, EPITAXIAL SUBSTRATE, METHOD OF MAKING THE EPITAXIAL SUBSTRATE, AND METHOD FOR PRODUCING A GROUP III NITRIDE TRANSISTOR
CA002570558A CA2570558A1 (en) 2005-05-26 2006-03-03 High electron mobility transistor, field-effect transistor, epitaxial substrate, method of manufacturing epitaxial substrate, and method of manufacturing group iii nitride transistor
PCT/JP2006/304043 WO2006126319A1 (ja) 2005-05-26 2006-03-03 高電子移動度トランジスタ、電界効果トランジスタ、エピタキシャル基板、エピタキシャル基板を作製する方法およびiii族窒化物系トランジスタを作製する方法
CN2006800003836A CN1977366B (zh) 2005-05-26 2006-03-03 高电子迁移率晶体管、场效应晶体管、外延衬底、制造外延衬底的方法以及制造ⅲ族氮化物晶体管的方法
TW095108054A TW200705659A (en) 2005-05-26 2006-03-10 High electron mobility transistor, field-effect transistor, epitaxial substrate, method of manufacturing epitaxial substrate, and method of manufacturing group iii nitride transistor
US12/786,440 US7884393B2 (en) 2005-05-26 2010-05-25 High electron mobility transistor, field-effect transistor, and epitaxial substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005154406A JP4792814B2 (ja) 2005-05-26 2005-05-26 高電子移動度トランジスタ、電界効果トランジスタ、エピタキシャル基板、エピタキシャル基板を作製する方法およびｉｉｉ族窒化物系トランジスタを作製する方法

Publications (2)

Publication Number Publication Date
JP2006332367A JP2006332367A (ja) 2006-12-07
JP4792814B2 true JP4792814B2 (ja) 2011-10-12

Family

ID=37451751

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005154406A Expired - Fee Related JP4792814B2 (ja) 2005-05-26 2005-05-26 高電子移動度トランジスタ、電界効果トランジスタ、エピタキシャル基板、エピタキシャル基板を作製する方法およびｉｉｉ族窒化物系トランジスタを作製する方法

Country Status (8)

Country Link
US (2) US7749828B2 (ja)
EP (1) EP1777737A4 (ja)
JP (1) JP4792814B2 (ja)
KR (1) KR20080011264A (ja)
CN (1) CN1977366B (ja)
CA (1) CA2570558A1 (ja)
TW (1) TW200705659A (ja)
WO (1) WO2006126319A1 (ja)

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5064824B2 (ja) * 2006-02-20 2012-10-31 古河電気工業株式会社 半導体素子
JP5224311B2 (ja) * 2007-01-05 2013-07-03 古河電気工業株式会社 半導体電子デバイス
JP2009021279A (ja) * 2007-07-10 2009-01-29 Hitachi Cable Ltd 半導体エピタキシャルウエハ
JP4462330B2 (ja) 2007-11-02 2010-05-12 住友電気工業株式会社 Ｉｉｉ族窒化物電子デバイス
JP2010098141A (ja) * 2008-10-16 2010-04-30 Sumitomo Electric Device Innovations Inc 半導体装置の製造方法
JP5622499B2 (ja) * 2008-12-15 2014-11-12 Ｄｏｗａエレクトロニクス株式会社 電子デバイス用エピタキシャル基板およびその製造方法
JP5564842B2 (ja) 2009-07-10 2014-08-06 サンケン電気株式会社 半導体装置
US8564020B2 (en) * 2009-07-27 2013-10-22 The Hong Kong University Of Science And Technology Transistors and rectifiers utilizing hybrid electrodes and methods of fabricating the same
JP2011035065A (ja) * 2009-07-30 2011-02-17 Hitachi Cable Ltd 半導体装置
JP2011035066A (ja) * 2009-07-30 2011-02-17 Sumitomo Electric Ind Ltd 窒化物半導体素子、及び窒化物半導体素子を作製する方法
JP5188545B2 (ja) * 2009-09-14 2013-04-24 コバレントマテリアル株式会社 化合物半導体基板
JP2011258782A (ja) * 2010-06-10 2011-12-22 Covalent Materials Corp 窒化物半導体基板
JP2012033575A (ja) * 2010-07-28 2012-02-16 Sumitomo Electric Ind Ltd 半導体装置
JP5649112B2 (ja) * 2010-07-30 2015-01-07 パナソニック株式会社 電界効果トランジスタ
JP5746927B2 (ja) * 2010-08-11 2015-07-08 住友化学株式会社 半導体基板、半導体デバイスおよび半導体基板の製造方法
JP5810293B2 (ja) * 2010-11-19 2015-11-11 パナソニックＩｐマネジメント株式会社 窒化物半導体装置
JP5711001B2 (ja) * 2011-02-17 2015-04-30 新日本無線株式会社 窒化物半導体装置の製造方法
US20120248577A1 (en) * 2011-04-04 2012-10-04 Epowersoft Inc. Controlled Doping in III-V Materials
JP2013008836A (ja) * 2011-06-24 2013-01-10 Sharp Corp 窒化物半導体装置
US8946788B2 (en) 2011-08-04 2015-02-03 Avogy, Inc. Method and system for doping control in gallium nitride based devices
JP5546514B2 (ja) * 2011-09-20 2014-07-09 古河電気工業株式会社 窒化物半導体素子及び製造方法
JP5870574B2 (ja) * 2011-09-21 2016-03-01 住友電気工業株式会社 半導体装置、及び半導体装置の製造方法
US8796738B2 (en) 2011-09-21 2014-08-05 International Rectifier Corporation Group III-V device structure having a selectively reduced impurity concentration
KR101869045B1 (ko) * 2012-01-11 2018-06-19 삼성전자 주식회사 고전자이동도 트랜지스터 및 그 제조방법
CN104205297B (zh) * 2012-03-21 2018-06-15 首尔伟傲世有限公司 制造非极性氮化镓基半导体层的方法、非极性半导体器件及其制造方法
JP2013197357A (ja) * 2012-03-21 2013-09-30 Hitachi Cable Ltd 窒化物半導体デバイス及びその製造方法
US9160326B2 (en) 2012-07-10 2015-10-13 The Hong Kong University Of Science And Technology Gate protected semiconductor devices
US8768271B1 (en) * 2012-12-19 2014-07-01 Intel Corporation Group III-N transistors on nanoscale template structures
JPWO2014108946A1 (ja) 2013-01-10 2017-01-19 パナソニックＩｐマネジメント株式会社 電界効果トランジスタ
US20140209920A1 (en) * 2013-01-31 2014-07-31 Taiwan Semiconductor Manufacturing Co., Ltd. High Electron Mobility Transistor Structure
EP3154092B1 (en) 2013-02-15 2021-12-15 AZUR SPACE Solar Power GmbH P-doping of group iii-nitride buffer layer structure on a heterosubstrate
EP3312870A1 (en) * 2013-06-06 2018-04-25 NGK Insulators, Ltd. Group 13 nitride composite substrate, semiconductor element, and production method for group 13 nitride composite substrate
WO2015008532A1 (ja) * 2013-07-19 2015-01-22 シャープ株式会社 電界効果トランジスタ
KR20150016667A (ko) * 2013-08-05 2015-02-13 서울반도체 주식회사 질화물계 전계효과 트랜지스터 및 그 제조방법
US9123828B2 (en) * 2013-11-14 2015-09-01 Infineon Technologies Ag Semiconductor device and method for forming a semiconductor device
US20150137179A1 (en) * 2013-11-19 2015-05-21 Huga Optotech Inc. Power device
JP6261437B2 (ja) 2014-04-09 2018-01-17 サンケン電気株式会社 半導体基板の製造方法、及び半導体素子の製造方法
JP6283250B2 (ja) 2014-04-09 2018-02-21 サンケン電気株式会社 半導体基板及び半導体素子
JP6249868B2 (ja) 2014-04-18 2017-12-20 サンケン電気株式会社 半導体基板及び半導体素子
US9608103B2 (en) * 2014-10-02 2017-03-28 Toshiba Corporation High electron mobility transistor with periodically carbon doped gallium nitride
JP6668597B2 (ja) * 2015-03-10 2020-03-18 住友電気工業株式会社 高電子移動度トランジスタ及び高電子移動度トランジスタの製造方法
WO2016143265A1 (ja) * 2015-03-11 2016-09-15 パナソニック株式会社 窒化物半導体装置
US11335799B2 (en) * 2015-03-26 2022-05-17 Chih-Shu Huang Group-III nitride semiconductor device and method for fabricating the same
JP6373224B2 (ja) * 2015-04-09 2018-08-15 三菱電機株式会社 ヘテロ接合電界効果型トランジスタおよびその製造方法
JP2016207748A (ja) * 2015-04-17 2016-12-08 住友電気工業株式会社 半導体装置の製造方法および半導体装置
JP6737800B2 (ja) * 2015-11-02 2020-08-12 日本碍子株式会社 半導体素子用エピタキシャル基板、半導体素子、および、半導体素子用エピタキシャル基板の製造方法
US10128364B2 (en) * 2016-03-28 2018-11-13 Nxp Usa, Inc. Semiconductor devices with an enhanced resistivity region and methods of fabrication therefor
US11127596B2 (en) * 2016-08-18 2021-09-21 Raytheon Company Semiconductor material growth of a high resistivity nitride buffer layer using ion implantation
JP6759886B2 (ja) * 2016-09-06 2020-09-23 富士通株式会社 半導体結晶基板、半導体装置、半導体結晶基板の製造方法及び半導体装置の製造方法
JP6950185B2 (ja) * 2017-01-12 2021-10-13 三菱電機株式会社 高電子移動度トランジスタの製造方法、高電子移動度トランジスタ
US10644142B2 (en) 2017-12-22 2020-05-05 Nxp Usa, Inc. Semiconductor devices with doped regions functioning as enhanced resistivity regions or diffusion barriers, and methods of fabrication therefor
JP7117732B2 (ja) * 2018-07-11 2022-08-15 国立大学法人大阪大学 Ｉｉｉ族窒化物基板およびｉｉｉ族窒化物結晶の製造方法
CN111952365A (zh) * 2020-08-14 2020-11-17 中国科学院半导体研究所 碳掺杂调控的GaN基HEMT外延结构及其制作方法
CN118202469A (zh) * 2022-08-16 2024-06-14 英诺赛科(苏州)半导体有限公司 氮化物基半导体器件及其制造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4911101A (en) * 1988-07-20 1990-03-27 General Electric Company Metal organic molecular beam epitaxy (MOMBE) apparatus
JP3398044B2 (ja) 1998-04-14 2003-04-21 古河電気工業株式会社 電界効果トランジスタ
JP2000068498A (ja) 1998-08-21 2000-03-03 Nippon Telegr & Teleph Corp <Ntt> 絶縁性窒化物膜およびそれを用いた半導体装置
US6580101B2 (en) * 2000-04-25 2003-06-17 The Furukawa Electric Co., Ltd. GaN-based compound semiconductor device
US6548333B2 (en) * 2000-12-01 2003-04-15 Cree, Inc. Aluminum gallium nitride/gallium nitride high electron mobility transistors having a gate contact on a gallium nitride based cap segment
JP2005527102A (ja) * 2001-07-24 2005-09-08 クリー　インコーポレイテッド 高電子移動度トランジスタ及びその製造方法
JP4906023B2 (ja) * 2001-08-14 2012-03-28 古河電気工業株式会社 ＧａＮ系半導体装置
US7030428B2 (en) * 2001-12-03 2006-04-18 Cree, Inc. Strain balanced nitride heterojunction transistors
JP2003257997A (ja) 2002-02-28 2003-09-12 Sumitomo Electric Ind Ltd 窒化ガリウム系半導体装置を製造する方法
US20040021152A1 (en) * 2002-08-05 2004-02-05 Chanh Nguyen Ga/A1GaN Heterostructure Field Effect Transistor with dielectric recessed gate
WO2004061923A1 (en) 2002-12-27 2004-07-22 General Electric Company Gallium nitride crystal, homoepitaxial gallium-nitride-based devices and method for producing same
US7786550B2 (en) * 2003-03-06 2010-08-31 Panasonic Corporation P-type semiconductor and semiconductor hetero material and manufacturing methods thereof
JP4229005B2 (ja) * 2003-06-26 2009-02-25 住友電気工業株式会社 ＧａＮ基板及びその製造方法、並びに窒化物半導体素子
JP5194334B2 (ja) * 2004-05-18 2013-05-08 住友電気工業株式会社 Ｉｉｉ族窒化物半導体デバイスの製造方法
US20060073621A1 (en) * 2004-10-01 2006-04-06 Palo Alto Research Center Incorporated Group III-nitride based HEMT device with insulating GaN/AlGaN buffer layer
JP4514584B2 (ja) * 2004-11-16 2010-07-28 富士通株式会社 化合物半導体装置及びその製造方法
US20060226442A1 (en) * 2005-04-07 2006-10-12 An-Ping Zhang GaN-based high electron mobility transistor and method for making the same
US7615774B2 (en) * 2005-04-29 2009-11-10 Cree.Inc. Aluminum free group III-nitride based high electron mobility transistors
US7326971B2 (en) * 2005-06-08 2008-02-05 Cree, Inc. Gallium nitride based high-electron mobility devices

Also Published As

Publication number Publication date
EP1777737A4 (en) 2009-07-22
WO2006126319A1 (ja) 2006-11-30
EP1777737A1 (en) 2007-04-25
US7749828B2 (en) 2010-07-06
JP2006332367A (ja) 2006-12-07
KR20080011264A (ko) 2008-02-01
CN1977366B (zh) 2010-10-13
US20100230723A1 (en) 2010-09-16
TWI380443B (ja) 2012-12-21
TW200705659A (en) 2007-02-01
US7884393B2 (en) 2011-02-08
CA2570558A1 (en) 2006-11-30
CN1977366A (zh) 2007-06-06
US20090189190A1 (en) 2009-07-30

Similar Documents

Publication Publication Date Title
JP4792814B2 (ja) 高電子移動度トランジスタ、電界効果トランジスタ、エピタキシャル基板、エピタキシャル基板を作製する方法およびｉｉｉ族窒化物系トランジスタを作製する方法
KR101553721B1 (ko) 전계 효과 트랜지스터용 에피택셜 기판 및 전계 효과 트랜지스터
JP4577460B2 (ja) 半導体素子およびその製造方法
US20130099243A1 (en) Substrate breakdown voltage improvement for group iii-nitride on a silicon substrate
JP2009231561A (ja) 窒化物半導体結晶薄膜およびその作製方法、半導体装置およびその製造方法
JP6729416B2 (ja) 窒化物半導体デバイス及び窒化物半導体デバイスの製造方法
US11444172B2 (en) Method for producing semiconductor device and semiconductor device
JP5374011B2 (ja) 窒化物半導体装置
JP2016207748A (ja) 半導体装置の製造方法および半導体装置
US9401402B2 (en) Nitride semiconductor device and nitride semiconductor substrate
JP4468744B2 (ja) 窒化物半導体薄膜の作製方法
US10038086B2 (en) Process for forming a high electron mobility transistor
JP5914999B2 (ja) 半導体装置の製造方法
JP5711001B2 (ja) 窒化物半導体装置の製造方法
JP4329984B2 (ja) Ｉｉｉ−ｖ族窒化物半導体の層構造体、その製造方法
JP2008103546A (ja) Ｉｉｉ−ｖ族化合物半導体素子及びｉｉｉ−ｖ族化合物半導体エピタキシャルウェハ
JP4972879B2 (ja) 電界効果トランジスタ、半導体素子、及びエピタキシャル基板
US11584693B2 (en) Group-III nitride laminate
JP2009231302A (ja) 窒化物半導体結晶薄膜およびその作製方法、半導体装置およびその製造方法
JP2012156546A (ja) 窒化物半導体装置、エピタキシャル基板および窒化ガリウム系エピタキシャル膜を形成する方法
JP2015095483A (ja) Ｉｉｉ族窒化物半導体デバイス
JP2002367918A (ja) Ｉｉｉ−ｖ族化合物半導体の製造方法
JP2007324327A (ja) ショットキバリアダイオードおよびエピタキシャル基板
JP2013093384A (ja) Ｉｉｉ族窒化物半導体電子デバイス、ｉｉｉ族窒化物半導体電子デバイスを作製する方法、及びエピタキシャルウエハ

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100302

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100506

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110628

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110711

R150 Certificate of patent or registration of utility model

Ref document number: 4792814

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140805

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees