Nothing Special   »   [go: up one dir, main page]

JP5677499B2 - 高周波回路モジュール - Google Patents

高周波回路モジュール Download PDF

Info

Publication number
JP5677499B2
JP5677499B2 JP2013082835A JP2013082835A JP5677499B2 JP 5677499 B2 JP5677499 B2 JP 5677499B2 JP 2013082835 A JP2013082835 A JP 2013082835A JP 2013082835 A JP2013082835 A JP 2013082835A JP 5677499 B2 JP5677499 B2 JP 5677499B2
Authority
JP
Japan
Prior art keywords
frequency
filter
circuit board
reception
embedded
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013082835A
Other languages
English (en)
Other versions
JP2014207517A (ja
Inventor
哲夫 佐治
哲夫 佐治
中村　浩
浩 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2013082835A priority Critical patent/JP5677499B2/ja
Priority to US14/063,754 priority patent/US9866265B2/en
Priority to CN201410005763.5A priority patent/CN104105342B/zh
Publication of JP2014207517A publication Critical patent/JP2014207517A/ja
Application granted granted Critical
Publication of JP5677499B2 publication Critical patent/JP5677499B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H04B1/44—Transmit/receive switching
    • H04B1/48—Transmit/receive switching in circuits for connecting transmitter and receiver to a common transmission path, e.g. by energy of transmitter
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B1/0458—Arrangements for matching and coupling between power amplifier and antenna or between amplifying stages
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H04B1/18—Input circuits, e.g. for coupling to an antenna or a transmission line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Transceivers (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
  • Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)

Description

本発明は、高周波回路が多層回路基板に実装された高周波回路モジュールに関し、特に高周波スイッチ及びフィルタの実装構造に関する。
従来、携帯電話に用いられる高周波スイッチを含む回路モジュールでは、ＰＩＮダイオードを用いたスイッチ回路が用いられてきた。しかし近年では、多バンド化や通信周波数帯域の高周波化にともない、ＦＥＴスイッチを使用した高周波スイッチが使用されるようになってきた。このような高周波スイッチを実装した回路モジュールとしては、例えば特許文献１〜３に記載されたものが知られている。特許文献１及び２には、高周波スイッチＩＣと表面弾性波（ＳＡＷ：Surface Acoustic Wave）フィルタを多層回路基板に表面実装した高周波スイッチモジュールが記載されている。また、特許文献３には、高周波スイッチを多層回路基板内に埋設した高周波モジュールが記載されている。
特開２０１１−１０３５９７号公報 国際公開第２０１０／０２４３７６号 特許第４３３７９４４号公報
ところで、この種の高周波回路モジュールにおいては、近年、更なる小型化・薄型化の要求が高まってきている。しかし、従来の高周波回路モジュールの構造では、信号ライン間の干渉や信号ラインとグランドパターン間の浮遊容量による特性劣化が問題になってきており小型化・薄型化には限界があった。そこで、高周波スイッチやフィルタを回路基板内に埋設することが検討されてきている。しかし、上述の特許文献１〜３に記載のものは、そもそも高周波スイッチやフィルタを回路基板上に表面実装することが前提の構造のため、単に高周波スイッチやフィルタを回路基板内に埋設しただけでは特性劣化の問題（特に高周波スイッチ及びその周辺において発生する浮遊容量の問題）を解消できなかったり、小型化・薄型化が困難であるいという問題があった。換言すれば、小型化・薄型化のために高周波スイッチを回路基板内に埋設するには、その構造に応じた独自の設計思想が必要である。
本発明は、上記事情に鑑みてなされたものであり、その目的とするところは、高周波特性が良好で且つ小型化を容易に実現できる高周波回路モジュールを提供することにある。
上記目的を達成するために、本願発明は、絶縁体層と導体層とを交互に積層してなる多層回路基板と、高周波の送信信号を濾過する送信用フィルタと、高周波の受信信号を濾過する受信用フィルタと、アンテナと送信用フィルタ及び受信用フィルタとの接続を切り替える第１高周波スイッチとを備えた高周波回路モジュールにおいて、送信用フィルタ及び受信用フィルタの何れか一方或いは双方と第１高周波スイッチとはそれぞれ多層回路基板内に埋設され、多層回路基板の内層であって第１高周波スイッチ及び埋設されたフィルタの一方の主面側に位置する第１導体層には少なくとも第１高周波スイッチ及び埋設されたフィルタと対向する領域に第１グランド導体が形成されるとともに、他方の主面側に位置する第２導体層には少なくとも第１高周波スイッチ及び埋設されたフィルタと対向する領域に第２グランド導体が形成されており、多層回路基板は他の導体層より厚みが大きいコア層を含み、第１高周波スイッチ及び埋設されたフィルタはコア層に形成した貫通孔又は凹部内に配置されていることを特徴とする。
本発明によれば、第１高周波スイッチと、送信用フィルタ及び受信用フィルタの何れか一方又は双方を多層回路基板に埋設したので高周波回路モジュールの小型化を実現できる。また、第１高周波スイッチ及び埋設されたフィルタを挟むように第１導体層及び第２導体層にグランド導体が形成されているので、シールド効果が高く高周波特性に優れたものとなる。
本発明の好適な態様の一例としては、絶縁体層を挟んで前記第１導体層と隣接する第３導体層には第１高周波スイッチと埋設されたフィルタとを接続する信号線が形成され、前記第１グランド導体は少なくとも信号線と対向する領域に形成されていることを特徴とするものが挙げられる。本発明によれば、第１高周波スイッチ及び埋設されたフィルタを流れる電流に対するリターン電流が第１グランド導体に流れるため、電流ループが最小になる。これにより波形の乱れや輻射ノイズを小さく抑えることができる。
また、本発明の好適な態様の他の一例としては、多層回路基板の第１主面にはアンテナと第１高周波スイッチとの間に介在する第１整合回路が実装され、第１主面とは反対側の第２主面には高周波回路モジュールの端子電極が形成され、且つ、第１高周波スイッチの入出力端子は多層回路基板の第１主面側に形成されていることを特徴とするものが挙げられる。本発明によれば、第１高周波スイッチ自体のばらつきや第１高周波スイッチの実装状況等に起因して所望の特性を得られない場合であっても、整合回路は多層回路基板上に実装されているので該整合回路の交換・調整等により所望の特性を容易に得ることができる。また整合回路と第１高周波スイッチとの距離を小さくすることができるので高周波信号の損失を抑えることができる。
また、本発明の好適な態様の他の一例としては、少なくとも受信用フィルタが多層回路基板内に埋設され、多層回路基板の第１主面には受信用フィルタと受信信号を処理する高周波ＩＣとの整合を図る第２整合回路が実装され、第１主面とは反対側の第２主面には高周波回路モジュールの端子電極が形成され、且つ、埋設された受信用フィルタの入出力端子は多層回路基板の第１主面側に形成されていることを特徴とするものが挙げられる。本発明によれば、埋設された受信用フィルタ自体のばらつきや該受信用フィルタの実装状況等に起因して所望の特性を得られない場合であっても、整合回路は多層回路基板上に実装されているので該整合回路の交換・調整等により所望の特性を容易に得ることができる。また整合回路と受信用フィルタとの距離を小さくすることができるので高周波信号の損失を抑えることができる。
また、本発明の好適な態様の他の一例としては、互いに周波数帯域の異なる複数の受信用フィルタが少なくとも多層回路基板内に埋設されるとともに、各受信用フィルタにより濾過された受信信号を処理する高周波ＩＣと、該高周波ＩＣの共通受信端子に接続する受信用フィルタを切り替える第２高周波スイッチとを備え、該第２高周波スイッチは多層回路基板内に埋設されており、且つ、第２高周波スイッチと受信用フィルタとを接続する信号線が多層回路基板の内層において第１グランド導体と対向する位置に形成されていることを特徴とするものが挙げられる。本発明によれば、複数の周波数帯域に係る受信信号を高周波ＩＣの共通の受信回路で処理することができるので小型化を図ることができる。また、第２高周波スイッチを流れる電流に対するリターン電流が第１グランド導体に流れるため、電流ループが最小になる。これにより波形の乱れや輻射ノイズを小さく抑えることができる。
また、本発明の好適な態様の他の一例としては、互いに周波数帯域の異なる複数の送信用フィルタが少なくとも多層回路基板内に埋設されるとともに、送信信号を増幅する増幅器と、増幅器から出力端子に接続する送信用フィルタを切り替える第３高周波スイッチとを備え、該第３高周波スイッチは多層回路基板内に埋設されており、且つ、第３高周波スイッチと送信用フィルタとを接続する信号線が多層回路基板の内層に形成されていることを特徴とするものが挙げられる。本発明によれば、複数の周波数帯域用の送信信号を共通の増幅器で増幅することができるので小型化を図ることができる。また、増幅された送信信号を伝送する信号線長を容易に短くすることができ、且つ、第１グランド導体及び第２グランド導体によりシールド効果を高くすることができるので、輻射ノイズを抑えることができる。
また、本発明の好適な態様の他の一例としては、埋設された送信用フィルタに対応する周波数帯域の受信用フィルタが多層回路基板の第１主面に実装されており、且つ、該受信用フィルタを多層回路基板の厚み方向に投影した領域の一部又は全部が前記送信用のフィルタと重なっていることを特徴とするものが挙げられる。本発明によれば、第３高周波スイッチと送信用フィルタ及び受信用フィルタとの距離を小さくすることができるので、良好な高周波特性が得られる。
また、本発明の好適な態様の他の一例としては、埋設された送信用フィルタに対応する周波数帯域の受信用フィルタと、受信信号を処理する高周波ＩＣとが多層回路基板の第１主面に実装されており、高周波ＩＣと受信用フィルタを接続する信号線が多層回路基板の第１主面に形成されていることを特徴とするものが挙げられる。本発明によれば送信信号と受信信号の干渉を抑えることができる。特に、送信信号を伝送する信号線と受信信号を伝送する信号線との間に介在する導体層にグランド導体を形成すると、干渉防止の点でさらに有用である。
なお、本発明では、多層回路基板は他の導体層より厚みが大きいコア層を含み、第１高周波スイッチ及び埋設されたフィルタはコア層に形成した貫通孔又は凹部内に配置されていることを特徴としている。このような場合、前記コア層を導電性部材から形成し且つ該コア層にグランド電位を与えるとシールド性の観点から好適である。或いは、前記コア層を絶縁性部材から形成し且つ第１高周波スイッチ及び埋設されたフィルタの周囲に前記第１グランド導体と第２グランド導体とを接続するビア導体を複数形成するようにしても高いシールド効果が得られる。また、このような場合、一つの貫通孔又は凹部に複数の受信用フィルタや複数の受信用フィルタを配置すると小型化の観点から好適である。
以上説明したように本発明に係る高周波回路モジュールによれば、高周波特性が良好で且つ小型化を容易に実現できる、
第１の実施の形態に係る高周波回路モジュールの概略回路図 第１の実施の形態に係る高周波回路モジュールの断面図 第１の実施の形態に係る高周波回路モジュールの要部を説明する多層回路基板の各層のパターン図 第１の実施の形態に係る高周波回路モジュールの要部を説明する多層回路基板の各層のパターン図 第１の実施の形態に係る高周波回路モジュールの要部を説明する多層回路基板の各層のパターン図 第１の実施の形態に係る高周波回路モジュールの要部を説明する多層回路基板の各層のパターン図 第２の実施の形態に係る高周波回路モジュールの断面図 第３の実施の形態に係る高周波回路モジュールの概略回路図 第３の実施の形態に係る高周波回路モジュールの断面図 第３の実施の形態に係る高周波回路モジュールの要部を説明する多層回路基板の各層のパターン図 第３の実施の形態に係る高周波回路モジュールの要部を説明する多層回路基板の各層のパターン図 第３の実施の形態に係る高周波回路モジュールの要部を説明する多層回路基板の各層のパターン図 第３の実施の形態に係る高周波回路モジュールの要部を説明する多層回路基板の各層のパターン図 第４の実施の形態に係る高周波回路モジュールの断面図 第４の実施の形態に係る高周波回路モジュールの要部を説明するコア層の上面図
（第１の実施の形態）
本発明の第１の実施の形態に係る高周波回路モジュールについて図面を参照して説明する。図１に高周波回路モジュールの概略回路図を示す。なお本実施の形態では、説明の簡単のため、主として本発明の要旨に係る構成についてのみ説明する。
本実施の形態に係る高周波回路モジュール１００は、４つの周波数帯域に対応した携帯電話で用いられるものである。該高周波回路モジュール１００はダイバシティ構成をとっており、１つのアンテナに対して１組の送受信系の回路と、他の１つのアンテナに対して１つの受信系の回路（ダイバシティ受信回路）とを備えている。本実施の形態では、説明の簡単のため、後者のダイバシティ受信回路についてのみ説明するものとし、他の回路については説明を省略する。なお、前者の送受信系の回路には送信フィルタも含まれる。
高周波回路モジュール１００は、図１に示すように、アンテナ１０との整合を図るための整合回路１１０と、アンテナ１０の接続先を周波数帯域毎に切り替える第１高周波スイッチ１２０と、アンテナ１０で受信された高周波の受信信号を各周波数帯域においてフィルタリングする第１〜第４受信フィルタ１３０，１４０，１５０，１６０と、高周波信号の変復調処理や周波数変換処理などを行うＲＦＩＣ（Radio Frequency Integrated Circuit）１７０とを備えている。また、高周波回路モジュール１００は、ＲＦＩＣ１７０に入力される受信信号を切り替える第２高周波スイッチ１８０を備えている。さらに高周波回路モジュール１００は、第１受信フィルタ１３０，第４受信フィルタ１６０及び第２高周波スイッチ１８０とＲＦＩＣ１７０との間に介在する整合回路１９０，１９２，１９４を備えている。
第１高周波スイッチ１２０は、第１〜第４受信フィルタ１３０〜１６０と整合回路１１０を介した１つの外部アンテナ１０との接続を切り替える。第１高周波スイッチ１２０は、ＦＥＴなどのスイッチング素子と該スイッチング素子を制御する制御素子とを１つのパッケージに収めた個別の部品である。
各受信フィルタ１３０〜１６０は、弾性波フィルタなどの個別部品からなる。弾性波フィルタとしては、例えば表面弾性波（ＳＡＷ：Surface Acoustic Wave）フィルタやバルク弾性波（ＢＡＷ：Bulk Acoustic Wave）フィルタなどが挙げられる。本実施の形態では、平衡出力型のＳＡＷフィルタを用いた。第１受信フィルタ１３０及び第４受信フィルタ１６０の平衡出力端子は整合回路１９０，１９４を介してＲＦＩＣ１７０の受信ポートに接続している。第２受信フィルタ１４０及び第３受信フィルタ１５０の平衡出力端子は第２高周波スイッチ１８０に接続している。
第２高周波スイッチ１８０は、ＲＦＩＣ１７０の受信ポートの１つを複数の周波数帯域で共通化するためのものである。第２高周波スイッチ１８０の選択端子は第２受信フィルタ１４０及び第３受信フィルタ１５０の平衡出力端子に接続している。一方、第２高周波スイッチ１８０の共通端子は整合回路１９２を介してＲＦＩＣ１７０の受信ポートに接続している。第２高周波スイッチ１８０は、ＦＥＴなどのスイッチング素子と該スイッチング素子を制御する制御素子とを１つのパッケージに収めた個別の部品である。
前述のように本実施の形態に係る高周波回路モジュール１００は、４つの周波数帯域に対応しており、各受信フィルタ１３０〜１６０は所定の周波数帯域の高周波信号のみが通過するようフィルタリングする。
具体的には、第１受信フィルタ１３０は、２１００ＭＨｚ帯のＷ−ＣＤＭＡ（Wideband Code Division Multiple Access）又はＬＴＥ（Long Term Evolution）に対応している。したがって、第１受信フィルタ１３０は２１１０〜２１７０ＭＨｚのバンドパスフィルタである。第２受信フィルタ１４０は、９００ＭＨｚ帯のＷ−ＣＤＭＡ又はＬＴＥ或いはＧＳＭ（Global System for Mobile Communications）に対応している。したがって、第２受信フィルタ１４０は９２５〜９６０ＭＨｚのバンドパスフィルタである。第３受信フィルタ１５０は、８５０ＭＨｚ帯のＷ−ＣＤＭＡ又はＬＴＥ或いはＧＳＭに対応している。したがって、第３受信フィルタ１５０は８６９〜８９４ＭＨｚのバンドパスフィルタである。第４受信フィルタ１６０は、１９００ＭＨｚ帯のＷ−ＣＤＭＡ又はＬＴＥ或いはＧＳＭに対応している。したがって、第４受信フィルタ１６０は１９３０〜１９９０ＭＨｚのバンドパスフィルタである。
次に高周波回路モジュール１００の構造について図２乃至図５を参照して説明する。図２は高周波回路モジュールの断面図、図３乃至図６は高周波回路モジュールの要部を説明する多層回路基板のパターン図である。なお、図２は図３におけるＡ線矢視方向断面図である。
高周波回路モジュール１００は、図２に示すように、多層回路基板２００の上面に、整合回路１１０，１９０，１９２，１９４を構成するインダクタやキャパシタ等の電子部品１１１，１９１，１９３，１９５（図２では１９１と１９５は図示を省略した）と、ＲＦＩＣ１７０とが表面実装されている。一方、第１高周波スイッチ１２０と、第１〜第４受信フィルタ１３０〜１６０と、第２高周波スイッチ１８０は多層回路基板２００内に埋設されている。
多層回路基板２００は、絶縁体層と導体層とを交互に積層してなる多層基板である。多層回路基板２００は、図２に示すように、導電性が良好で且つ比較的厚い金属製の導体層であるコア層２１０と、該コア層２１０の一方の主面（上面）に形成された複数（本実施の形態では３つ）の絶縁体層２２１〜２２３及び導体層２４１〜２４３と、コア層２１０の他方の主面（下面）に形成された複数（本実施の形態では３つ）の絶縁体層２３１〜２３３及び導体層２５１〜２５３とを備えている。絶縁体層２２１〜２２３，２３１〜２３３及び導体層２４１〜２４３，２５１〜２５３はコア層２１０の両主面にビルドアップ工法にて形成されたものである。なお導体層２４３及び２５３は、多層回路基板２００の表層に相当する。導体層２４３は高周波回路モジュール１００の部品実装面に相当し、高周波信号を伝送する回路パターン，外付け部品を実装するためのランド，検査用のパッド等が形成される。導体層２５３は高周波回路モジュールを親回路基板に実装する底面に相当し、端子電極やグランド電極等が形成される。該端子電極には、アンテナと接続するためのアンテナ用端子電極２６１を含み、該アンテナ用端子電極２６１はスルーホール２６２を介して多層回路基板２００の表面に実装された整合回路１１０に接続している。
コア層２１０には電子部品収容用の貫通孔２１１が形成されている。該貫通孔２１１には、第１及び第２高周波スイッチ１２０，１８０と第１〜第４受信フィルタ１３０〜１６０などの電子部品が配置されている。したがってコア層２１０は、内蔵する電子部品の高さよりも厚みが大きく且つ曲げ強度が大きいことが好ましい。またコア層２１０は導電性材料からなり、電気的には基準電位（グランド）が与えられる。したがってコア層２１０を多層回路基板２００の導体層の１つと解釈できる。本実施の形態では、金属板、より詳しくは銅製又は銅合金製の金属板によりコア層２１０を形成している。貫通孔２１１内であって収容部品との隙間には樹脂などの絶縁体が充填されている。
次に、多層回路基板２００における各電子部品の実装構造について説明する。図３から図６は順に、多層回路基板２００のコア層２１０，導体層２４１〜２４３を多層回路基板２００の部品実装面側（図２の紙面上側）からみた図である。なお、図３〜図６では多層回路基板２００に埋設されている各電子部品の位置を点線で示した。また、図５及び図６では多層回路基板２００の表層に実装されている電子部品の位置を一点鎖線で示した。
図３に示すように、第１及び第２高周波スイッチ１２０，１８０及び第１〜第４受信フィルタ１３０〜１６０は、多層回路基板２００のコア層２１０に形成された貫通孔２１１内に配置されている。ここで第１及び第２高周波スイッチ１２０，１８０は、それぞれ貫通孔２１１ａ，２１１ｂ内に個別に配置されている。一方、第１及び第２受信フィルタ１３０，１４０は共通の貫通孔２１１ｃ内に配置されている。同様に、第３及び第４受信フィルタ１５０，１６０は共通の貫通孔２１１ｄ内に配置されている。第１及び第２高周波スイッチ１２０，１８０及び第１〜第４受信フィルタ１３０〜１６０の各端子は、多層回路基板２００の部品実装面側と対向する主面に形成されている。また、コア層２１０には、整合回路１１０からアンテナ用端子電極２６１へ接続するスルーホール２６２が形成されている。
図４に示すように、第１導体層２４１には、それぞれビア導体を介して各電子部品と接続する信号線を構成する回路パターンやランドが形成されている。具体的には、第１導体層２４１には、第１高周波スイッチ１２０の入出力端子であるアンテナ端子と接続する回路パターン３１１、第１高周波スイッチ１２０の電源端子と接続する回路パターン３１２、第１高周波スイッチ１２０の入出力端子である回路端子と第１〜第４受信フィルタ１３０〜１６０の不平衡入力端子とを接続する回路パターン３１３〜３１６が形成されている。さらに第１導体層２４１には、第１及び第４受信フィルタ１３０，１６０の平衡出力端子と整合回路１９０，１９４を構成する電子部品１９１，１９５とを接続する回路パターン３１７〜３２０と、第２及び第３受信フィルタ１４０，１５０の平衡出力端子と第２高周波スイッチ１８０の選択端子とを接続する回路パターン３２１〜３２４が形成されている。さらに第１導体層２４１には、第２高周波スイッチ１８０の電源端子と接続する回路パターン３２５と、第２高周波スイッチ１８０の共通端子と接続するランド３２６，３２７と、スルーホール２６２とが形成されている。また第１導体層２４１には、所謂「ベタ・グランド」と呼ばれるグランド導体４０１が、前記回路パターン３１１〜３２４やランド３２６，３２７やスルーホール２６２と所定の距離をおいて全体的に形成されている。該グランド導体４０１は、ビア導体を介してコア層２１０と接続するとともに、第１及び第２高周波スイッチ１２０，１８０のグランド端子、第１〜第４受信フィルタ１３０〜１６０のグランド端子とビア導体を介して接続している。なお説明の簡単のため、本実施の形態では第１及び第２高周波スイッチ１２０，１８０の制御端子と接続する回路パターンについては省略した。また、コモンモードノイズ対策のため、受信フィルタ１３０の平衡出力端子から延びる一対の回路パターン３１７，３１８の間にはグランド導体４０１は形成されていない。他の受信フィルタ１４０〜１６０についても同様である。
図５に示すように、第２導体層２４２には、第１導体層２４１に形成された回路パターン３１７〜３２０の端部とビア導体を介して接続するランド３３１〜３３４と、第１導体層２４１に形成されたランド３２６，３２７とビア導体を介して接続するランド３３５，３３６と、第１導体層２４１に形成された回路パターン３１１の端部とビア導体を介して接続するランド３３７と、スルーホール２６２とが形成されている。また第２導体層２４２には、所謂「ベタ・グランド」と呼ばれるグランド導体４０２が、前記ランド３３１〜３３７やスルーホール２６２と所定の距離をおいて全体的に形成されている。該グランド導体４０２はビア導体を介して第１導体層２４１のグランド導体４０１と接続している。ここで留意すべき第１の点は、該グランド導体４０２は、必要な回路パターンやランドの形成領域を除き、埋設された各電子部品に対向する領域において形成されていることである。これにより埋設された各電子部品のシールド性が高いものとなる。また留意すべき第２の点は、グランド導体４０２は少なくとも第１導体層２４１に形成された各回路パターン３１１，３１３〜３２４と対向する領域に形成されていることである。これにより、回路パターン３１１，３１３〜３２４を流れる電流に対するリターン電流が、グランド導体４０２における各回路パターン３１１，３１３〜３２４と対向する位置を通過することになる。これにより電流ループが最小となるので、波形の乱れや輻射ノイズを小さく抑えることができる。
図６に示すように、第３導体層２４３、すなわち多層回路基板２００の表層には、整合回路１９０，１９２，１９４を構成する電子部品１９１，１９３，１９５の入力側の端子と接続する回路パターン３４１〜３４６と、該電子部品１９１，９３，１９５の出力側の端子とＲＦＩＣ１７０の受信ポートを接続する回路パターン３４７〜３５２が形成されている。前記回路パターン３４１〜３４６の端部は、第２導体層２４２に形成されたランド３３１〜３３６にビア導体を介して接続している。また第３導体層２４３には、第２導体層２４２に形成されたランド３３７にビア導体を介して接続するとともに整合回路１１０を構成する電子部品１１１の一方の端子と接続するランド３５３と、電子部品１１１の他方の端子とスルーホール２６２を接続する回路パターン３５４が形成されている。
また、図２に示すように、埋設された各電子部品と対向する導体層であって前記導体層２４１とは反対側に形成された導体層２５１には、所謂「ベタ・グランド」と呼ばれるグランド導体４１１が形成されている。該グランド導体４１１はビア導体を介してコア層２１０と接続している。ここで留意すべき点は、該グランド導体４１１は、必要な回路パターンやランドの形成領域を除き、埋設された各電子部品に対向する領域において形成されていることである。これにより、埋設された各電子部品は、導体層２４１に形成されたグランド導体４０１，導電性のコア層２１０，導体層２５１に形成されたグランド導体４１１により囲繞された構造となる。したがって、埋設された各電子部品はシールド性が高いものとなる。
次に、図３に示す各受信フィルタ１３０〜１６０の実装構造と図１に示す回路との関係性についての本願発明の特徴点の１つを説明する。多層回路基板２００には、図３に示すように、１つの貫通孔に対してそれぞれ２つの受信フィルタが配置されている。本願発明では、１つの貫通孔に配置する複数の受信フィルタの周波数帯域の間隔が所定の周波数以上離れていることを特徴の１つとする。具体的には、具体的には、各受信フィルタを通過周波数帯域の高低で大きく複数（例えば２つ）のグループに分け、１つの貫通孔には異なるグループの受信フィルタを配置するようにすればよい。グループ分けの方法としては、特定の周波数（例えば１ＧＨｚ）以上を高域側グループ、未満を低域側グループとすればよい。これにより、少なくともグループ間の周波数以上の間隔を空けることができる。本実施の形態では、１ＧＨｚを境界としてグルーピングし、第１受信フィルタ１３０と第２受信フィルタ１４０を貫通孔２１１ｃに配置し、第３受信フィルタ１５０と第４受信フィルタ１６０を貫通孔２１１ｄに配置した。
このように本実施の形態に係る高周波回路モジュール１００では、第１及び第２高周波スイッチ１２０，１８０、第１〜第４受信フィルタ１３０〜１６０が多層回路基板２００に埋設されているので小型化を実現できる。ここで、埋設された各電子部品は、グランド導体４０２，４１１により挟まれているのでシールド効果が高く高周波特性に優れたものとなる。さらに各電子部品は、導電性のコア層２１０に形成した貫通孔２１１内に配置されており、換言すれば導体により囲繞されているので、高いシールド効果が得られる。また、第１高周波スイッチ１２０と第１〜第４受信フィルタ１３０〜１６０とを接続する信号線である回路パターン３１３〜３１６及び第１〜第４受信フィルタ１３０〜１６０と第２高周波スイッチ１８０とを接続する信号線である回路パターン３２１〜３２２が多層回路基板２００の内層に形成されており、且つ、該回路パターン３１３〜３１６，３２１〜３２２に対向する領域にはグランド導体４０２が形成されているので、回路パターン３１３〜３１６，３２１〜３２２に流れる電流及びそのリターン電流により形成される電流ループを最小に抑えることができる。これにより波形の乱れや輻射ノイズを小さく抑えることができる。
さらに本実施の形態に係る高周波回路モジュール１００によれば、複数の周波数帯域に係る受信信号を第２高周波スイッチ１８０で切り替えることにより、ＲＦＩＣ１７０の共通の受信回路で処理することができるので小型化を図ることができる。
さらに本実施の形態に係る高周波回路モジュール１００では、整合回路１１０，１９０，１９２，１９４が多層回路基板２００上に実装されているので、該整合回路の交換・調整等により所望の特性を容易に得ることができる。また整合回路と埋設された電子部品との距離を小さくすることができるので高周波信号の損失を抑えることができる。
（第２の実施の形態）
本発明の第２の実施の形態に係る高周波回路モジュールについて図面を参照して説明する。本実施の形態に係る高周波回路モジュールが第１の実施の形態と異なる点は多層回路基板の層構造にある。その他の点については第１の実施の形態と同様なので、ここでは相違点のみを説明する。なお、第１の実施の形態と同様の構成については同一の符号を付した。
図７に第２の実施の形態に係る高周波回路モジュールの断面図を示す。第１の実施の形態に係る多層回路基板２００は、コア層２１０を中心として両面にそれぞれ３層の絶縁体層及び導体層を備えていた。一方、本実施の形態に係る多層回路基板２００は、コア層２１０を中心として両面にそれぞれ４層の絶縁体層及び導体層を備えている点で第１の実施の形態と相違する。具体的には図７に示すように、多層回路基板２００ａは、コア層２１０の上面側に、絶縁体層２２１ａ，２２１〜２２３と導体層２４１ａ，２４１〜２４３とが交互に積層して形成されている。またコア層２１０の下面側には、絶縁体層２３１〜２３４と導体層２５１〜２５５が交互に積層して形成されている。ここで、導体層２４１〜２４３の構造については第１の実施の形態と同様である。本実施の形態は、第１の実施の形態に係る第１導体層２４１とコア層２１０との間に、導体層２４１ａを介在させた構造となっている。該導体層２４１ａには、埋設された電子部品と第１導体層２４１に形成された回路パターン等とをビア導体を介して接続するためのランドが形成されている。また導体層２４１ａには、所謂「ベタ・グランド」と呼ばれるグランド導体４２１が、前記ランドと所定の距離をおいて全体的に形成されている。該グランド導体４２１はビア導体を介してコア層２１０及び第１導体層２４１と接続している。
ここで留意すべき第１の点は、該グランド導体４２１は、必要なランド等の形成領域を除き、埋設された各電子部品に対向する領域において形成されていることである。これにより埋設された各電子部品のシールド性が高いものとなる。また留意すべき第２の点は、グランド導体４２１は少なくとも第１導体層２４１に形成された各回路パターン３１１，３１３〜３２４と対向する領域に形成されていることである。これにより、回路パターン３１１，３１３〜３２４を流れる電流に対するリターン電流が、グランド導体４２１における各回路パターン３１１，３１３〜３２４と対向する位置を通過することになる。これにより電流ループが最小となるので、波形の乱れや輻射ノイズを小さく抑えることができる。
本実施の形態に係る高周波回路モジュールによれば、第１の実施の形態と比較して、埋設された各電子部品のシールド性が向上する。すなわち、第１の実施の形態ではコア層２１０と対向する第１導体層２４１にはグランド導体４０１が形成されているものの回路パターン３１１〜３２４等も形成されていた。一方、コア層２１０と対向する導体層２４１ａには回路パターンは形成されていないため、グランド導体４２１の形成面積を大きくすることができるためである。他の作用及び効果については第１の実施の形態と同様である。
（第３の実施の形態）
本発明の第３の実施の形態に係る高周波回路モジュールについて図面を参照して説明する。図８に高周波回路モジュールの概略回路図を示す。なお本実施の形態では、説明の簡単のため、主として本発明の要旨に係る構成についてのみ説明する。
本実施の形態に係る高周波回路モジュール５００は、４つの周波数帯域に対応した携帯電話で用いられるものである。該高周波回路モジュール５００は、１つのアンテナに対して１組の送受信系の回路を備えている。
高周波回路モジュール５００は、図８に示すように、アンテナとの整合を図るための整合回路５１０と、アンテナ５０の接続先を周波数帯域毎に切り替える第１高周波スイッチ５２０と、送信と受信を共通のアンテナ５０で行うために送信信号と受信信号を電気的に分離する第１〜第４デュプレクサ５３０，５４０，５５０，５６０と、高周波信号の変復調処理や周波数変換処理などを行うＲＦＩＣ（Radio Frequency Integrated Circuit）５７０と、ＲＦＩＣ５７０から出力された高周波信号を増幅する高周波電力増幅器５８０と、高周波電力増幅器５８０で増幅された送信信号の接続先を切り替える第３高周波スイッチ５９０とを備えている。なお実際の回路構成では送信信号用のバンドパスフィルタや受信信号用の整合回路などを周波数帯域毎に備えているが、説明の簡単のため本実施の形態では省略した。
第１高周波スイッチ５２０は、第１〜第４デュプレクサ５３０〜５６０と整合回路５１０を介した１つの外部アンテナ５０との接続を切り替える。第１高周波スイッチ５２０は、ＦＥＴなどのスイッチング素子と該スイッチング素子を制御する制御素子とを１つのパッケージに収めた個別の部品である。
各デュプレクサ５３０〜５６０は、それぞれ送信フィルタ５３２，５４２，５５２，５６２と受信フィルタ５３４，５４４，５５４，５６４とを備えている。各送信フィルタ５３２，５４２，５５２，５６２及び各受信フィルタ５３４，５４４，５５４，５６４は、弾性波フィルタなどの個別部品からなる。弾性波フィルタとしては、例えば表面弾性波（ＳＡＷ：Surface Acoustic Wave）フィルタやバルク弾性波（ＢＡＷ：Bulk Acoustic Wave）フィルタなどが挙げられる。本実施の形態では、送信フィルタ５３２，５４２，５５２，５６２として不平衡出力型のＳＡＷフィルタを用い、受信フィルタ５３４，５４４，５５４，５６４として平衡出力型のＳＡＷフィルタを用いた。送信フィルタ５３２，５４２，５５２，５６２の入力端子は、第３高周波スイッチ５９０の選択端子に接続している。受信フィルタ５３４，５４４，５５４，５６４の平衡出力端子は、必要に応じて整合回路（図示省略）を介し、ＲＦＩＣ５７０の受信ポートに接続している。
高周波電力増幅器５８０は、１つのパワーアンプＩＣ５８５にパッケージングされている。高周波電力増幅器５８０の出力端子は第３高周波スイッチ５９０の共通端子に接続され、入力端子はＲＦＩＣ５７０の送信ポートに接続している。ＲＦＩＣ５７０は高周波信号の変復調処理や周波数変換処理などの送信処理及び受信処理を行う。
第３高周波スイッチ５９０は、ＲＦＩＣ５７０による送信処理及び高周波電力増幅器５８０による増幅処理を複数の周波数帯域で共通化するためのものである。第３高周波スイッチ５９０の選択端子は各送信フィルタ５３２，５４２，５５２，５６２の入力端子に接続され、共通端子は高周波電力増幅器５８０の出力端子に接続している。第３高周波スイッチ５９０は、ＦＥＴなどのスイッチング素子と該スイッチング素子を制御する制御素子とを１つのパッケージに収めた個別の部品である。
前述のように本実施の形態に係る高周波回路モジュール５００は、４つの周波数帯域に対応しており、各デュプレクサ５３０〜５６０は所定の周波数帯域の高周波信号のみが通過するようフィルタリングする。
具体的には、第１デュプレクサ５３０は、２１００ＭＨｚ帯のＷ−ＣＤＭＡ（Wideband Code Division Multiple Access）又はＬＴＥ（Long Term Evolution）に対応している。したがって、第１送信フィルタ５３２は１９２０〜１９８０ＭＨｚのバンドパスフィルタであり、第１受信フィルタ５３４は２１１０〜２１７０ＭＨｚのバンドパスフィルタである。
第２デュプレクサ５４０は、９００ＭＨｚ帯のＷ−ＣＤＭＡ又はＬＴＥ或いはＧＳＭ（Global System for Mobile Communications）に対応している。したがって、第２送信フィルタ５４２は８８０〜９１５ＭＨｚのバンドパスフィルタであり、第２受信フィルタ５４４は９２５〜９６０ＭＨｚのバンドパスフィルタである。
第３デュプレクサ５５０は、１９００ＭＨｚ帯のＷ−ＣＤＭＡ又はＬＴＥ或いはＧＳＭに対応している。したがって、第３送信フィルタ５５２は１８５０〜１９１０ＭＨｚのバンドパスフィルタであり、第３受信フィルタ５５４は１９３０〜１９９０ＭＨｚのバンドパスフィルタである。
第４デュプレクサ５６０は、８５０ＭＨｚ帯のＷ−ＣＤＭＡ又はＬＴＥ或いはＧＳＭに対応している。したがって、第４送信フィルタ５６２は８２４〜８４９ＭＨｚのバンドパスフィルタであり、第４受信フィルタ５６４は８６９〜８９４ＭＨｚのバンドパスフィルタである。
次に高周波回路モジュール５００の構造について図９乃至図１３を参照して説明する。図９は高周波回路モジュールの断面図、図１０乃至図１３は高周波回路モジュールの要部を説明する多層回路基板のパターン図である。なお、図９は図１０におけるＡ線矢視方向断面図である。
高周波回路モジュール５００は、図９に示すように、多層回路基板６００の上面に、整合回路５１０を構成するインダクタやキャパシタ等の電子部品１１１と、各デュプレクサ５３０〜５６０を構成する第１〜第４受信フィルタ５３４，５４４，５５４，５６４と、パワーアンプＩＣ５８５と、ＲＦＩＣ５７０とが表面実装されている。一方、第１高周波スイッチ５２０と、各デュプレクサ５３０〜５６０を構成する第１〜第４送信フィルタ５３２，５４２，５５２，５６２と、第３高周波スイッチ５９０は多層回路基板６００内に埋設されている。ここで、第１送信フィルタ５３２は、対応する第１受信フィルタ５３４を多層回路基板６００の厚み方向に投影した領域の一部又は全部が重なる位置に埋設されている。他の送信フィルタ５４２，５５２，５６２についても同様である。
多層回路基板６００は、絶縁体層と導体層とを交互に積層してなる多層基板である。多層回路基板６００は、図９に示すように、導電性が良好で且つ比較的厚い金属製の導体層であるコア層６１０と、該コア層６１０の一方の主面（上面）に形成された複数（本実施の形態では３つ）の絶縁体層６２１〜６２３及び導体層６４１〜６４３と、コア層６１０の他方の主面（下面）に形成された複数（本実施の形態では３つ）の絶縁体層６３１〜６３３及び導体層６５１〜６５３とを備えている。絶縁体層６２１〜６２３，６３１〜６３３及び導体層６４１〜６４３，６５１〜６５３はコア層６１０の両主面にビルドアップ工法にて形成されたものである。なお導体層６４３及び６５３は、多層回路基板６００の表層に相当する。導体層６４３は高周波回路モジュール５００の部品実装面に相当し、高周波信号を伝送する回路パターン，外付け部品を実装するためのランド，検査用のパッド等が形成される。導体層６５３は高周波回路モジュールを親回路基板に実装する底面に相当し、端子電極やグランド電極等が形成される。該端子電極には、アンテナと接続するためのアンテナ用端子電極６６１を含み、該アンテナ用端子電極６６１はスルーホール６６２を介して多層回路基板６００の表面に実装された整合回路５１０に接続している。
コア層６１０には電子部品収容用の貫通孔６１１が形成されている。該貫通孔６１１には、第１及び第３高周波スイッチ５２０，５９０と第１〜第４送信フィルタ５３４，５４４，５５４，５６４などの電子部品が配置されている。したがってコア層６１０は、内蔵する電子部品の高さよりも厚みが大きく且つ曲げ強度が大きいことが好ましい。またコア層６１０は導電性材料からなり、電気的には基準電位（グランド）が与えられる。したがってコア層６１０を多層回路基板６００の導体層の１つと解釈できる。本実施の形態では、金属板、より詳しくは銅製又は銅合金製の金属板によりコア層６１０を形成している。貫通孔６１１内であって収容部品との隙間には樹脂などの絶縁体が充填されている。
次に、多層回路基板６００における各電子部品の実装構造について説明する。図１０から図１３は順に、多層回路基板６００のコア層６１０，導体層６４１〜６４３を多層回路基板６００の部品実装面側（図９の紙面上側）からみた図である。なお、図１０〜図１３では多層回路基板６００に埋設されている各電子部品の位置を点線で示した。また、図１２及び図１３では多層回路基板６００の表層に実装されている電子部品の位置を一点鎖線で示した。
図１０に示すように、第１及び第３高周波スイッチ５２０，５９０及び第１〜第４送信フィルタ５３４，５４４，５５４，５６４は、多層回路基板６００のコア層６１０に形成された貫通孔６１１内に配置されている。ここで第１及び第３高周波スイッチ５２０，５９０は、それぞれ貫通孔６１１ａ，６１１ｂ内に個別に配置されている。一方、第１及び第２送信フィルタ５３４，５４４は共通の貫通孔６１１ｃ内に配置されている。同様に、第３及び第４送信フィルタ５５４，５６４は共通の貫通孔６１１ｄ内に配置されている。第１及び第３高周波スイッチ５２０，５９０及び第１〜第４送信フィルタ５３４，５４４，５５４，５６４の各端子は、多層回路基板６００の部品実装面側と対向する主面に形成されている。また、コア層６１０には、整合回路５１０からアンテナ用端子電極６６１へ接続するスルーホール６６２が形成されている。
図１１に示すように、第１導体層６４１には、それぞれビア導体を介して各電子部品と接続する信号線を構成する回路パターンが形成されている。具体的には、第１導体層６４１には、第１高周波スイッチ５２０の入出力端子であるアンテナ端子と接続する回路パターン７１１、第１高周波スイッチ５２０の電源端子と接続する回路パターン７１２、第１高周波スイッチ５２０の入出力端子である回路端子と第１〜第４送信フィルタ５３４，５４４，５５４，５６４の出力端子とを接続する回路パターン７１３〜７１６が形成されている。さらに第１導体層６４１には、第１〜第４送信フィルタ５３４，５４４，５５４，５６４の入力端子と第３高周波スイッチ５９０の選択端子とを接続する回路パターン７１７〜７２０が形成されている。さらに第１導体層６４１には、第３高周波スイッチ５９０の共通端子をパワーアンプＩＣ５８５に接続するための回路パターン７２１と、第３高周波スイッチ５９０の電源端子と接続する回路パターン７２２と、スルーホール６６２が形成されている。また第１導体層６４１には、所謂「ベタ・グランド」と呼ばれるグランド導体８０１が、前記回路パターン７１１〜７２２やスルーホール６６２と所定の距離をおいて全体的に形成されている。該グランド導体８０１は、ビア導体を介してコア層６１０と接続するとともに、第１及び第３高周波スイッチ５２０，５９０のグランド端子、第１〜第４送信フィルタ５３４，５４４，５５４，５６４のグランド端子とビア導体を介して接続している。なお説明の簡単のため、本実施の形態では第１及び第３高周波スイッチ５２０，５９０の制御端子と接続する回路パターンについては省略した。
図１２に示すように、第２導体層６４２には、第１導体層６４１に形成された回路パターン７１３〜７１６の端部とビア導体を介して接続するランド７３１〜７３４と、第１導体層６４１に形成された回路パターン７２２の端部とビア導体を介して接続するランド７３５と、第１導体層６４１に形成された回路パターン７１１の端部とビア導体を介して接続するランド７３６と、スルーホール２６２とが形成されている。また第２導体層６４２には、所謂「ベタ・グランド」と呼ばれるグランド導体８０２が、前記ランド７３１〜７３６やスルーホール６６２と所定の距離をおいて全体的に形成されている。該グランド導体８０２はビア導体を介して第１導体層６４１のグランド導体８０１と接続している。ここで留意すべき第１の点は、該グランド導体６０２は、必要な回路パターンやランドの形成領域を除き、埋設された各電子部品に対向する領域において形成されていることである。これにより埋設された各電子部品のシールド性が高いものとなる。また留意すべき第２の点は、グランド導体８０２は少なくとも第１導体層６４１に形成された各回路パターン７１１，７１３〜７２１と対向する領域に形成されていることである。これにより、回路パターン７１１，７１３〜７２１を流れる電流に対するリターン電流が、グランド導体８０２における各回路パターン７１１，７１３〜７２１と対向する位置を通過することになる。これにより電流ループが最小となるので、波形の乱れや輻射ノイズを小さく抑えることができる。
図１３に示すように、第３導体層６４３、すなわち多層回路基板６００の表層には、第２導体層６４２のランド７３１〜７３４とビア導体を介して接続するとともに第１〜第４受信フィルタ５３２，５４２，５５２，５６２の不平衡入力端子と接続するランド７４１〜７４４と、第１〜第４受信フィルタ５３２，５４２，５５２，５６２の平衡出力端子とＲＦＩＣ５７０の受信ポートを接続する回路パターン７４５〜７５２と、第２導体層６４２のランド７３５とビア導体を介して接続するとともにパワーアンプＩＣ５８５の出力端子に接続する回路パターン７５３とが形成されている。また第３導体層６４３には、第２導体層６４２に形成されたランド７３６にビア導体を介して接続するとともに整合回路５１０を構成する電子部品５１１の一方の端子と接続するランド７５４と、電子部品５１１の他方の端子とスルーホール６６２を接続する回路パターン７５５が形成されている。なお、第１受信フィルタ５３２の平衡出力端子から延びる一対の回路パターン７４５，７４６のうち隣り合う第２受信フィルタ５４２側の回路パターン７４６と、第２受信フィルタ５４２の平衡出力端子から延びる一対の回路パターン７４７，７４８のうち第１受信フィルタ５３２側の回路パターン７４７との間隔は、第１受信フィルタ５３２の平衡出力端子から延びる一対の回路パターン７４５と７４６との間隔及び第２受信フィルタ５４２の平衡出力端子から延びる一対の回路パターン７４７と７４８との間隔よりも広く形成されている。これは周波数帯域間の信号の干渉を低減させるためである。他の受信フィルタ間についても同様である。
また、図９に示すように、埋設された各電子部品と対向する導体層であって前記導体層６４１とは反対側に形成された導体層６５１には、所謂「ベタ・グランド」と呼ばれるグランド導体８１１が形成されている。該グランド導体８１１はビア導体を介してコア層６１０と接続している。ここで留意すべき点は、該グランド導体８１１は、必要な回路パターンやランドの形成領域を除き、埋設された各電子部品に対向する領域において形成されていることである。これにより、埋設された各電子部品は、導体層６４１に形成されたグランド導体８０１，導電性のコア層６１０，導体層８５１に形成されたグランド導体８１１により囲繞された構造となる。したがって、埋設された各電子部品はシールド性が高いものとなる。
本実施の形態に係る高周波回路モジュール５００によれば、第１及び第３高周波スイッチ５２０，５９０、第１〜第４送信フィルタ５３２，５４２，５５２，５６２が多層回路基板６００に埋設されているので小型化を実現できる。ここで、埋設された各電子部品は、グランド導体８０２，８１１により挟まれているのでシールド効果が高く高周波特性に優れたものとなる。さらに各電子部品は、導電性のコア層６１０に形成した貫通孔６１１内に配置されており、換言すれば導体により囲繞されているので、高いシールド効果が得られる。また、本実施の形態では、第１高周波スイッチ５２０と第１〜第４送信フィルタ５３２，５４２，５５２，５６２とを接続する信号線である回路パターン７１３〜７１６、及び、第１〜第４送信フィルタ５３２，５４２，５５２，５６２と第３高周波スイッチ５９０とを接続する信号線である回路パターン７１７〜７２０が多層回路基板６００の内層に形成されている。さらに、該回路パターン７１３〜７２０に対向する領域にはグランド導体８０２が形成されているので、回路パターン７１３〜７２０に流れる電流及びそのリターン電流により形成される電流ループを最小に抑えることができる。これにより波形の乱れや輻射ノイズを小さく抑えることができる。
さらに本実施の形態に係る高周波回路モジュール５００では、多層回路基板６００の表層に形成された回路パターン７４５〜７５２と、第１導体層６４１に形成されたパターン７１３〜７２０の間にグランド導体８０２が介在するので、信号の干渉を防止することができる。
さらに本実施の形態に係る高周波回路モジュール５００によれば、複数の周波数帯域用の送信信号を共通の高周波増幅器５８０で増幅することができるので小型化を図ることができる。
さらに本実施の形態に係る高周波回路モジュール５００では、整合回路５１０が多層回路基板６００上に実装されているので、該整合回路の交換・調整等により所望の特性を容易に得ることができる。また整合回路と埋設された電子部品との距離を小さくすることができるので高周波信号の損失を抑えることができる。
なお、本実施の形態に係る高周波回路モジュールは、第１の実施の形態に係る高周波回路モジュールの変形例として示したが、第２の実施の形態に係る高周波回路モジュールに対しても同様の変形を適用することができる。
（第４の実施の形態）
本発明の第４の実施の形態に係る高周波回路モジュールについて図面を参照して説明する。本実施の形態に係る高周波回路モジュールが第１の実施の形態と異なる点は多層回路基板の層構造にある。その他の点については第１の実施の形態と同様なので、ここでは相違点のみを説明する。なお、第１の実施の形態と同様の構成については同一の符号を付した。
図１４は第４の実施の形態に係る高周波回路モジュールの断面図、図１５は第４の実施の形態に係る高周波回路モジュールのコア層の上面図である。第１の実施の形態に係る多層回路基板２００ｂは、コア層２１０の材質として導電性を有するものを用いていた。一方、本実施の形態に係る多層回路基板２００ｂは、コア層２１０として絶縁体を用いる。具体的には、コア層２１０は例えばエポキシ、ポリイミド等の絶縁性の樹脂もしくは、ガラス繊維などにエポキシ樹脂を含浸したガラスエポキシなどが挙げられる。これに限らず回路基板用の絶縁材料であればよい。このような相違点から、本実施の形態に係る多層回路基板２００ｂでは、グランド導体４０１及び４１１とコア層２１０を接続するビア導体は有していない。
また本実施の形態に係る多層回路基板２００ｂは、図１４及び図１５に示すように、コア層２１０に形成された貫通孔２１１の周囲に多数のビア導体２７１が形成されている。該ビア導体２７１はグランド導体４１１とグランド導体４１１とを接続している。すなわち、貫通孔２１１内に配置された電子部品の側方はグランド導体４０１，４１１とビア導体２７１により囲繞された構造となる。したがって、埋設された各電子部品はシールド性が高いものとなる。
なお、本実施の形態に係る高周波回路モジュールは、第１の実施の形態に係る高周波回路モジュールの変形例として示したが、第２乃至第３の実施の形態に係る高周波回路モジュールに対しても同様の変形を適用することができる。第２の実施の形態に適用する場合には、ビア導体２７１はグランド導体４２１とグランド導体４１１とを接続すればよい。
以上本発明の一実施の形態について説明したが、本発明はこれに限定されるものではない。例えば上記各実施の形態では、回路基板２００，６００の上面には各種部品が実装された状態で露出しているが、回路基板２００，６００の上面の全面又は一部を覆うようにケースを装着したり樹脂等で封止するようにしてもよい。
また、上記各実施の形態で説明した周波数帯域は一例に過ぎず、他の周波数帯域であっても本発明を実施できる。また、上記実施の形態では、分波器（アンテナ共用器）の例としてデュプレクサを挙げたが、トリプレクサなど３つ以上の通過周波数帯域を有する分波器であっても本発明を実施できる。
１０，５０…アンテナ、１００，５００…高周波回路モジュール、１１０，５１０…整合回路、１２０，５２０…第１高周波スイッチ、１３０〜１６０…受信フィルタ、５３０〜５６０…デュプレクサ、５３２，５４２，５５２，５６２…送信フィルタ、５３４，５４４，５５４，５６４…受信フィルタ、１７０，５７０…ＲＦＩＣ、１８０…第２高周波スイッチ、５８０…高周波電力増幅器、５８５…パワーアンプＩＣ、５９０…第３高周波スイッチ、２００，６００…多層回路基板、２１０，６１０…コア層、２１１，６１１…貫通孔、４０１，４０２，４１１，４２１，８０１，８０２，８１１…グランド導体。

Claims (12)

  1. 絶縁体層と導体層とを交互に積層してなる多層回路基板と、高周波の送信信号を濾過する送信用フィルタと、高周波の受信信号を濾過する受信用フィルタと、アンテナと送信用フィルタ及び受信用フィルタとの接続を切り替える第１高周波スイッチとを備えた高周波回路モジュールにおいて、
    送信用フィルタ及び受信用フィルタの何れか一方或いは双方と第１高周波スイッチとはそれぞれ多層回路基板内に埋設され、
    多層回路基板の内層であって第１高周波スイッチ及び埋設されたフィルタの一方の主面側に位置する第１導体層には少なくとも第１高周波スイッチ及び埋設されたフィルタと対向する領域に第１グランド導体が形成されるとともに、他方の主面側に位置する第２導体層には少なくとも第１高周波スイッチ及び埋設されたフィルタと対向する領域に第２グランド導体が形成されており、
    多層回路基板は他の導体層より厚みが大きいコア層を含み、第１高周波スイッチ及び埋設されたフィルタはコア層に形成した貫通孔又は凹部内に配置されている
    ことを特徴とする高周波回路モジュール。
  2. 絶縁体層を挟んで前記第１導体層と隣接する第３導体層には第１高周波スイッチと埋設されたフィルタとを接続する信号線が形成され、
    前記第１グランド導体は少なくとも信号線と対向する領域に形成されている
    ことを特徴とする請求項１記載の高周波回路モジュール。
  3. 多層回路基板の第１主面にはアンテナと第１高周波スイッチとの間に介在する第１整合回路が実装され、第１主面とは反対側の第２主面には高周波回路モジュールの端子電極が形成され、且つ、第１高周波スイッチの入出力端子は多層回路基板の第１主面側に形成されている
    ことを特徴とする請求項１又は２項記載の高周波回路モジュール。
  4. 少なくとも受信用フィルタが多層回路基板内に埋設され、
    多層回路基板の第１主面には受信用フィルタと受信信号を処理する高周波ＩＣとの整合を図る第２整合回路が実装され、第１主面とは反対側の第２主面には高周波回路モジュールの端子電極が形成され、且つ、埋設された受信用フィルタの入出力端子は多層回路基板の第１主面側に形成されている
    ことを特徴とする請求項１乃至３何れか１項記載の高周波回路モジュール。
  5. 互いに周波数帯域の異なる複数の受信用フィルタが少なくとも多層回路基板内に埋設されるとともに、各受信用フィルタにより濾過された受信信号を処理する高周波ＩＣと、該高周波ＩＣの共通受信端子に接続する受信用フィルタを切り替える第２高周波スイッチとを備え、
    該第２高周波スイッチは多層回路基板内に埋設されており、且つ、第２高周波スイッチと受信用フィルタとを接続する信号線が多層回路基板の内層において第１グランド導体と対向する位置に形成されている
    ことを特徴とする請求項１乃至３何れか１項記載の高周波回路モジュール。
  6. 互いに周波数帯域の異なる複数の送信用フィルタが少なくとも多層回路基板内に埋設されるとともに、送信信号を増幅する増幅器と、増幅器から出力端子に接続する送信用フィルタを切り替える第３高周波スイッチとを備え、
    該第３高周波スイッチは多層回路基板内に埋設されており、且つ、第３高周波スイッチと送信用フィルタとを接続する信号線が多層回路基板の内層に形成されている
    ことを特徴とする請求項１乃至５何れか１項記載の高周波回路モジュール。
  7. 埋設された送信用フィルタに対応する周波数帯域の受信用フィルタが多層回路基板の第１主面に実装されており、且つ、該受信用フィルタを多層回路基板の厚み方向に投影した領域の一部又は全部が前記送信用のフィルタと重なっている
    ことを特徴とする請求項６記載の高周波回路モジュール。
  8. 埋設された送信用フィルタに対応する周波数帯域の受信用フィルタと、受信信号を処理する高周波ＩＣとが多層回路基板の第１主面に実装されており、高周波ＩＣと受信用フィルタを接続する信号線が多層回路基板の第１主面に形成されている
    ことを特徴とする請求項６記載の高周波回路モジュール。
  9. 送信信号を伝送する信号線と受信信号を伝送する信号線との間に介在する導体層にはグランド導体が形成されている
    ことを特徴とする請求項７又は８記載の高周波回路モジュール。
  10. 前記コア層は導電性部材からなり且つグランド電位が与えられている
    ことを特徴とする請求項１乃至９何れか１項記載の高周波回路モジュール。
  11. 前記コア層は絶縁性部材からなり且つ第１高周波スイッチ及び埋設されたフィルタの周囲には前記第１グランド導体と第２グランド導体とを接続する複数のビア導体が形成されている
    ことを特徴とする請求項１乃至９何れか１項記載の高周波回路モジュール。
  12. 一つの貫通孔又は凹部に複数の受信用フィルタが配置されている
    ことを特徴とする請求項１乃至１１何れか１項記載の高周波回路モジュール。
JP2013082835A 2013-04-11 2013-04-11 高周波回路モジュール Expired - Fee Related JP5677499B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2013082835A JP5677499B2 (ja) 2013-04-11 2013-04-11 高周波回路モジュール
US14/063,754 US9866265B2 (en) 2013-04-11 2013-10-25 High frequency circuit module in which high frequency circuits are embedded in a multilayer circuit substrate
CN201410005763.5A CN104105342B (zh) 2013-04-11 2014-01-06 高频电路组件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013082835A JP5677499B2 (ja) 2013-04-11 2013-04-11 高周波回路モジュール

Publications (2)

Publication Number Publication Date
JP2014207517A JP2014207517A (ja) 2014-10-30
JP5677499B2 true JP5677499B2 (ja) 2015-02-25

Family

ID=51673029

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013082835A Expired - Fee Related JP5677499B2 (ja) 2013-04-11 2013-04-11 高周波回路モジュール

Country Status (3)

Country Link
US (1) US9866265B2 (ja)
JP (1) JP5677499B2 (ja)
CN (1) CN104105342B (ja)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10312960B2 (en) * 2014-08-12 2019-06-04 Qorvo Us, Inc. Switchable RF transmit/receive multiplexer
US9780866B2 (en) 2014-08-12 2017-10-03 Qorvo Us, Inc. Configurable RF transmit/receive multiplexer
US9843342B2 (en) 2014-08-12 2017-12-12 Qorvo Us, Inc. Tunable RF transmit/receive multiplexer
US9960802B2 (en) 2014-10-27 2018-05-01 Skyworks Solutions, Inc. Devices and methods related to interfaces for radio-frequency modules
WO2016133028A1 (ja) * 2015-02-20 2016-08-25 株式会社村田製作所 高周波フィルタ、高周波フロントエンド回路、通信機器、および、高周波フィルタの設計方法
KR20160145408A (ko) 2015-06-10 2016-12-20 삼성전자주식회사 방송수신장치 및 그에 포함되는 다층 인쇄회로기판
CN106356351B (zh) * 2015-07-15 2019-02-01 凤凰先驱股份有限公司 基板结构及其制作方法
JP6443263B2 (ja) * 2015-08-10 2018-12-26 株式会社村田製作所 高周波モジュール
JP6451605B2 (ja) 2015-11-18 2019-01-16 株式会社村田製作所 高周波モジュール及び通信装置
CN105680899B (zh) * 2016-03-09 2018-08-24 宁波萨瑞通讯有限公司 频段兼容的实现系统及方法
WO2017169546A1 (ja) * 2016-03-31 2017-10-05 株式会社村田製作所 フロントエンド回路、および、高周波モジュール
WO2018123698A1 (ja) * 2016-12-27 2018-07-05 株式会社村田製作所 高周波モジュールおよび通信装置
WO2018123913A1 (ja) * 2016-12-27 2018-07-05 株式会社村田製作所 高周波モジュール、送受信モジュールおよび通信装置
CN110402546B (zh) * 2017-03-15 2021-06-04 株式会社村田制作所 高频模块以及通信装置
WO2018180647A1 (ja) * 2017-03-31 2018-10-04 株式会社村田製作所 フィルタ装置、高周波モジュール、および通信装置
WO2019008913A1 (ja) * 2017-07-06 2019-01-10 株式会社村田製作所 アンテナモジュール
JP6937830B2 (ja) * 2017-07-11 2021-09-22 三菱電機株式会社 レーダ装置
WO2019044274A1 (ja) * 2017-08-30 2019-03-07 株式会社村田製作所 アンテナモジュール
CN111164899B (zh) * 2017-09-29 2022-05-10 株式会社村田制作所 高频电路以及通信装置
JP7032441B2 (ja) * 2017-12-28 2022-03-08 株式会社村田製作所 フィルタモジュール
WO2019167416A1 (ja) * 2018-03-01 2019-09-06 株式会社村田製作所 高周波モジュール及び通信装置
KR20200113270A (ko) * 2018-03-29 2020-10-06 가부시키가이샤 무라타 세이사쿠쇼 고주파 프론트엔드 회로
WO2019189050A1 (ja) * 2018-03-30 2019-10-03 株式会社村田製作所 アンテナモジュールおよびそれを搭載した通信装置
CN109087909B (zh) * 2018-08-10 2024-08-02 浙江熔城半导体有限公司 具有金属柱的多腔室封装结构及其制作方法
CN109087912B (zh) * 2018-08-10 2024-07-26 浙江熔城半导体有限公司 带有腔室的多芯片封装结构及其制作方法
CN108766955B (zh) * 2018-08-10 2024-08-27 浙江熔城半导体有限公司 Rf开关芯片电极外设的多腔室封装结构及其制作方法
CN108807350B (zh) * 2018-08-10 2024-08-02 浙江熔城半导体有限公司 放大器芯片电极外设的多腔室封装结构及其制作方法
JP6900947B2 (ja) * 2018-12-28 2021-07-14 株式会社村田製作所 高周波モジュールおよび通信装置
US20200212536A1 (en) * 2018-12-31 2020-07-02 Texas Instruments Incorporated Wireless communication device with antenna on package
CN113906683B (zh) * 2019-06-25 2022-11-11 株式会社村田制作所 高频模块以及通信装置
KR102599294B1 (ko) * 2019-07-09 2023-11-07 가부시키가이샤 무라타 세이사쿠쇼 고주파 모듈 및 통신 장치
CN114365350A (zh) * 2019-08-27 2022-04-15 株式会社村田制作所 天线模块和搭载有该天线模块的通信装置以及电路基板
CN114270714B (zh) * 2019-08-28 2024-01-05 株式会社村田制作所 高频模块以及通信装置
US10849220B1 (en) * 2020-01-23 2020-11-24 Super Micro Computer, Inc. Setting the impedance of signal traces of a circuit board using a reference trace
US11297713B2 (en) 2020-01-23 2022-04-05 Super Micro Computer, Inc. Reference metal layer for setting the impedance of metal contacts of a connector
JP2022083835A (ja) * 2020-11-25 2022-06-06 株式会社村田製作所 高周波モジュール及び通信装置
WO2023149119A1 (ja) * 2022-02-01 2023-08-10 株式会社村田製作所 高周波回路および通信装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002300006A (ja) * 2001-03-30 2002-10-11 Kyocera Corp 高周波部品及びアンテナ共用器
JP2002344146A (ja) * 2001-05-15 2002-11-29 Tdk Corp 高周波モジュールとその製造方法
JP2003115782A (ja) * 2001-07-27 2003-04-18 Matsushita Electric Ind Co Ltd アンテナ共用器、及び通信装置
JP4134005B2 (ja) * 2004-11-15 2008-08-13 Ｔｄｋ株式会社 高周波モジュール
ATE417410T1 (de) 2004-11-25 2008-12-15 Murata Manufacturing Co Hochfrequenzschaltmodul
JP4423210B2 (ja) * 2005-01-21 2010-03-03 京セラ株式会社 高周波モジュール及びそれを用いた通信機器
US7755457B2 (en) * 2006-02-07 2010-07-13 Harris Corporation Stacked stripline circuits
JP2008010995A (ja) * 2006-06-28 2008-01-17 Ngk Spark Plug Co Ltd アンテナスイッチモジュール
KR100856209B1 (ko) * 2007-05-04 2008-09-03 삼성전자주식회사 집적회로가 내장된 인쇄회로기판 및 그 제조방법
JP4715973B2 (ja) 2008-09-01 2011-07-06 株式会社村田製作所 高周波スイッチモジュール
JP5071465B2 (ja) 2009-11-11 2012-11-14 株式会社村田製作所 高周波モジュール
JP4709316B2 (ja) * 2010-03-17 2011-06-22 ルネサスエレクトロニクス株式会社 マルチモード高周波回路
JP5799959B2 (ja) * 2010-11-24 2015-10-28 日立金属株式会社 電子部品

Also Published As

Publication number Publication date
US9866265B2 (en) 2018-01-09
US20140308906A1 (en) 2014-10-16
CN104105342A (zh) 2014-10-15
JP2014207517A (ja) 2014-10-30
CN104105342B (zh) 2017-06-16

Similar Documents

Publication Publication Date Title
JP5677499B2 (ja) 高周波回路モジュール
KR101445543B1 (ko) 고주파 회로 모듈
JP5505915B1 (ja) 通信モジュール
JP5342704B1 (ja) 高周波回路モジュール
JP5143972B1 (ja) 高周波回路モジュール
US8536957B1 (en) High-frequency circuit module having a duplexer disposed between specified module integrated circuits
KR101622452B1 (ko) 모듈 기판 및 모듈
WO2020071021A1 (ja) 高周波モジュールおよび通信装置
JP5422078B1 (ja) 高周波回路モジュール
JP5790771B2 (ja) 高周波モジュール
WO2020071020A1 (ja) 高周波モジュールおよび通信装置
JP5494840B2 (ja) 高周波モジュール
JP5420104B1 (ja) 高周波回路モジュール
JP2014039236A (ja) 高周波回路モジュール
JP5420102B1 (ja) 高周波回路モジュール
JP5420101B1 (ja) 高周波回路モジュール
JP5420103B1 (ja) 高周波回路モジュール
JP2006211144A (ja) 高周波モジュール及び無線通信機器
JP2007243797A (ja) 平衡不平衡変換回路

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140820

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141017

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141210

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141226

R150 Certificate of patent or registration of utility model

Ref document number: 5677499

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees