Nothing Special   »   [go: up one dir, main page]

JP5515406B2 - シリコンウェーハおよびその製造方法 - Google Patents

シリコンウェーハおよびその製造方法 Download PDF

Info

Publication number
JP5515406B2
JP5515406B2 JP2009118533A JP2009118533A JP5515406B2 JP 5515406 B2 JP5515406 B2 JP 5515406B2 JP 2009118533 A JP2009118533 A JP 2009118533A JP 2009118533 A JP2009118533 A JP 2009118533A JP 5515406 B2 JP5515406 B2 JP 5515406B2
Authority
JP
Japan
Prior art keywords
wafer
silicon
silicon wafer
grown
oxygen concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009118533A
Other languages
English (en)
Other versions
JP2010267846A (ja
Inventor
亘 伊藤
孝 中山
繁 梅野
裕章 田口
康夫 小池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2009118533A priority Critical patent/JP5515406B2/ja
Priority to KR1020100036779A priority patent/KR101102336B1/ko
Priority to US12/779,968 priority patent/US8231852B2/en
Publication of JP2010267846A publication Critical patent/JP2010267846A/ja
Application granted granted Critical
Publication of JP5515406B2 publication Critical patent/JP5515406B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02Elements
    • C30B29/06Silicon
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/005Oxydation

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

本発明は、チョクラルスキー法によって育成され、半導体デバイスの基板等に好適に使用されるシリコンウェーハおよびその製造方法に関する。
半導体デバイスの基板として用いられるシリコンウェーハは、一般にチョクラルスキー法(以下、「CZ法」という)により育成されたシリコン単結晶インゴットから切り出され、研磨等の工程を経て製造される。CZ法は、石英るつぼ内の溶融したシリコンに種結晶を浸漬させて引き上げ、単結晶を育成する方法であるが、この方法により育成された結晶には、通常、grown−in欠陥と称される結晶欠陥が発生する。
図1は、引き上げられた単結晶の縦断面図で、欠陥分布とV/Gの関係の一例を模式的に示す図である。Vはシリコン単結晶の引き上げ速度であり、Gは引き上げ直後の単結晶内の成長方向の温度勾配である。前記の温度勾配GはCZ炉のホットゾーン構造の熱的特性により概ね一定とみなされるので、引き上げ速度Vを調整することによりV/Gを制御することができる。なお、この図は、V/Gを徐々に低下させつつ成長させた単結晶を、結晶の中心軸に沿って切断し、その断面にCuを付着させ、熱処理後X線トポグラフ法で観察した結果を模式的に示した図である(後に示す図2、図4も同様の手法で作成した)。
図1において、COP(Crystal Originated Particle)は、単結晶育成時に結晶格子を構成すべき原子の欠けた空孔の凝集体(微小ボイド)であり、転位クラスターは格子間に過剰に取り込まれた格子間シリコンの凝集体である。ウェーハ表面を熱酸化する際に表面近傍に存在するCOPが酸化膜に取り込まれれば、半導体素子のGOI(Gate Oxide Integrity)特性を劣化させ、また、転位クラスターもデバイスの特性不良の原因となるなど、いずれもデバイス特性に悪影響を与える。そのため、これらgrown−in欠陥が含まれないシリコンウェーハを得るための研究開発がなされてきた。
図1に示すように、V/Gが大きい(引き上げ速度が速い)場合は空孔が過剰となってCOPが単結晶内に導入され、V/Gが小さい(引き上げ速度が遅い)場合は格子間シリコンが過剰となって転位クラスターが発生し易くなる。シリコン単結晶の育成においては、生産性向上の効果があることなどから、通常は引き上げ速度を速めてV/Gを大きくするので、引き上げられた単結晶から得られるウェーハにはCOPが含まれることとなる。
このように単結晶育成時に導入されるCOPを除去するために、例えば、特許文献1では、格子間酸素濃度が低い(7.0×1017atoms/cm3以下)CZシリコンインゴットから切り出したウェーハを酸素雰囲気中でアニールすることで、COPを消滅させることができるシリコンウェーハの製造方法が提案されている。この方法では、シリコンインゴットに中性子を照射してシリコン原子の一部をリンに変換させることで抵抗率を均一とするなどの処置を講じているので、得られるウェーハは、絶縁型バイポーラトランジスタ(IGBT)の基板として好適に用いることができるとされている。
また、特許文献2には、酸素濃度が7×1017atoms/cm3未満のウェーハを使用して、酸素含有雰囲気下で、COP表面の酸化物皮膜と平衡である酸素濃度が格子間に溶解した酸素原子の濃度を超えるように選択した温度まで急速に昇温し、所定時間保持した後、冷却する熱処理を行う方法が開示されている。これにより、COP表面の酸化物皮膜は結晶格子内への酸素原子の拡散により消滅し、その消滅後に、COPが空孔もしくは格子間シリコン原子の拡散により消散する。ウェーハ表面での酸素の外方拡散によるのではなく、格子間酸素が不飽和になるような高温下での酸素原子の拡散によりCOP表面の酸化物皮膜を消滅させるので、ウェーハ厚さの少なくとも50%を越えてCOPを消滅させ得るとしている。
しかし、特許文献2に記載の熱処理方法では、酸化熱処理によってウェーハの内部(バルク部)までCOPを完全に消滅させるのは困難であり、その熱処理に長時間を要し製造コストの上昇を招く問題がある。また、非常に低酸素濃度のウェーハを使用しなければならず、機械的強度が低く、高温の酸化熱処理時にウェーハにスリップ転位などが発生するという問題もある。
近年におけるデバイスの微細化、高性能化に伴い、ウェーハのデバイス活性領域に極微小のCOPが存在しても、ゲート酸化膜の絶縁性(ゲート耐圧)を低下させる等、デバイス特性に悪影響を及ぼすことが明らかになってきた。そこで、ウェーハ内のCOPを完全に消滅させる必要がある。
前掲の特許文献2に記載の方法において、COPを完全に消滅させるためには、(a)酸素濃度を7×1017atoms/cm3未満に低減させる、(b)熱処理温度を高くする、(c)熱処理時間を長くする、の何れか、またはこれらのうちの複数の手段を組み合わせる必要があるが、低酸素結晶の引き上げ、高温熱処理、長時間熱処理の何れも製造コストの増大につながる。前掲の特許文献1に記載されるシリコンウェーハの製造方法においても、格子間酸素濃度が7×1017atoms/cm3以下のシリコンインゴットを素材として用いるので、製造コストの増大は免れない。
この問題は、ウェーハの表層部からバルク部全体にわたってCOPおよび転位クラスターが含まれないパーフェクト領域(無欠陥領域)からなるウェーハを使用すれば解決できる。このようなウェーハは、COPおよび転位クラスターが含まれない、全体が無欠陥領域からなる単結晶を引き上げ、この単結晶から切り出して加工することにより得ることができる。
このようなCOPおよび転位クラスターが含まれない、全体が無欠陥領域からなる単結晶は、シリコン単結晶の引き上げ速度Vと引き上げ直後の単結晶内の成長方向の温度勾配Gとの比(V/G)を適正に制御して結晶引き上げを行うことにより製造されている。すなわち、前記図1において、単結晶の引き上げ速度を調整して、V/GをAの位置に相当する値からBの位置に相当する値の間に入るように制御することにより、COPや転位クラスターの結晶内への導入を排除することができる。
図2は、引き上げられたシリコン単結晶の横断面を模式的に例示した図である。V/Gを、図1に記したCの位置に相当する値に制御して育成された単結晶から切り出されたウェーハを示したものである。図2に示すように、ウェーハの中心部にOSF領域があり、その外側にPV領域およびPI領域が順に存在している。
これらの領域は、空孔の凝集体であるCOPと格子間シリコンの凝集体である転位クラスターの間に挟まれた領域であり、空孔の数と格子間シリコンの数がバランスして合体消滅し易い無欠陥領域とされている。PV領域は空孔の凝集体であるCOPに近く、空孔型点欠陥が優勢な無欠陥領域であり、PI領域は転位クラスターに隣接し、格子間シリコン型点欠陥が優勢な無欠陥領域である。
しかしながら、このように、COPおよび転位クラスターを含まない無欠陥領域からなるウェーハであっても、完全な無欠陥ウェーハというわけではない。OSF領域は、無欠陥領域でもCOPが発生する領域に隣接しており、as−grown状態で板状酸素析出物(OSF核)を含んでいる。そのため、高温(一般的には1000℃から1200℃)で熱酸化処理した場合にOSF核がOSF(Oxidation Induced Stacking Fault)として顕在化してしまう。また、PV領域は、as−grown状態で酸素析出核を含んでおり、低温および高温(例えば、800℃と1000℃)の2段階の熱処理を施した場合に酸素析出物が発生し易い。なお、PI領域は、as−grown状態でほとんど酸素析出核を含んでおらず、熱処理を施しても酸素析出物が発生し難い領域である。
前記のOSF領域およびPV領域に存在する欠陥は、特定の条件で熱処理等を受けた場合に発生する欠陥であるが、前述の極微小のCOPだけではなく、as−grown状態では顕れていないOSF領域やPV領域に存在する欠陥がデバイスの歩留りに与える影響が無視できなくなってきている。例えば、前記の高温で熱酸化した場合に発生するOSFがウェーハの表面に生成し、成長した場合には、リーク電流の原因になりデバイス特性を劣化させることはよく知られている。また、PV領域に含まれている酸素析出核がデバイスの製造プロセスでの熱処理過程で酸素析出物を生成し、デバイスを構成する素子の活性層に残ってしまうと、デバイスにリーク電流が発生するおそれがある。
特開2006−344823号公報 特開2003−297840号公報
本発明は、COPや転位クラスターが含まれないことは勿論、as−grown状態では顕在化していない、OSF領域に存在する板状酸素析出物(OSF核)やPV領域に存在する酸素析出核のようないわば潜在的な欠陥も消滅もしくは低減されているシリコンウェーハ、およびその製造方法を提供することを目的とする。
上記の目的を達成するために、本発明者らは、まず、OSF領域に存在する板状酸素析出物(OSF核)やPV領域に存在する酸素析出核(すなわち、デバイス製造プロセスでの熱処理過程等で顕在化し、デバイスの特性に悪影響を及ぼすおそれのある欠陥)の存否を評価する方法について検討した。その結果、as−grown状態のシリコンウェーハに対して反応性イオンエッチング(Reactive Ion Etching:RIE)を施すことにより、OSF領域に存在する板状の酸素析出物(OSF核)とPV領域に存在する酸素析出核がエッチング面上の突起として顕在化することが判明した。この反応性イオンエッチングによりウェーハ表面に顕在化する欠陥を、以下「酸化シリコンを含むgrown−in欠陥」という。
なお、反応性イオンエッチングとは、ガスを使い、高周波放電等により作り出したプラズマをウェーハ表面に導いて反応させ、揮発性の物質を生成させて除去するドライエッチングの一種である。ウェーハを負の電位にしておくので、プラズマ中のイオンがウェーハ表面に衝突して原子を飛ばす作用も付加される。対酸化物(シリコン酸化物)選択比の大きいハロゲン系(Br、Cl、F)ガスを含むガスを用いると、シリコンが選択的にエッチングされ、酸化物が円錐状エッチング残渣としてウェーハ表面に露出するので、結晶欠陥として検出することができる。
そこで、この酸化シリコンを含むgrown−in欠陥、すなわち、OSF領域の板状酸素析出物(OSF核)およびPV領域の酸素析出核が存在するシリコンウェーハに、酸素雰囲気下で急速昇降温熱処理、すなわち、RTP(Rapid Thermal Processing)処理(以下、「RTP処理」という)を施すことにより、酸化シリコンを含むgrown−in欠陥を消滅させることを試みた。前記の板状酸素析出物(OSF核)や酸素析出核はシリコンの酸化物を形成して存在しており、酸化性雰囲気中で高温加熱することにより当該酸化物のシリコンへの溶解(固溶)を促進させ得ると考えられたからである。
RTP処理を施すことで昇温・降温に要する時間を大幅に短縮できるとともに、シリコンウェーハに加わる全熱量を低減することができる。検討に際しては、ハロゲンランプにより加熱する方式のランプアニール炉を使用した。
検討の結果、酸化性雰囲気中、1250℃以上でRTP処理を行うことによって、OSF領域に存在する板状酸素析出物(OSF核)や、PV領域に存在する酸素析出核のような欠陥をウェーハ内部まで消滅できることが判明した。しかしながら、RTP処理後のウェーハの表面近傍には酸化シリコンを含むgrown−in欠陥が残存していることが判明した。
本発明は、このような検討結果に基づきなされたもので、下記(1)のシリコンウェーハの製造方法、およびその方法により製造された下記(2)のシリコンウェーハを要旨とする。
(1)CZ法により、COPおよび転位クラスターを含まないシリコン単結晶インゴットを育成する育成工程と、前記シリコン単結晶インゴットからシリコンウェーハを切り出す切り出し工程と、前記シリコンウェーハに対して、酸化性雰囲気中で1250℃以上、10〜60秒のRTP処理を行う熱処理工程と、前記RTP処理後のウェーハの表層部近傍において、酸素濃度がウェーハバルク部における酸素濃度よりも増大している領域を除去することによって、酸化シリコンを含むgrown−in欠陥を含む領域を除去する工程とを有し、前記酸化シリコンを含むgrown−in欠陥は、反応性イオンエッチングを施すことによって顕在化するものであり、前記酸化性雰囲気中で行うRTP処理前のシリコンウェーハの格子間酸素濃度を8×10 17 〜20×10 17 atoms/cm 3 とすることを特徴とするシリコンウェーハの製造方法。
本発明のシリコンウェーハの製造方法において、育成工程でCOPおよび転位クラスターを含まない無欠陥領域からなるシリコン単結晶インゴットを育成するので、反応性イオンエッチングによりウェーハ表面に顕在化する酸化シリコンを含むgrown−in欠陥を含めて結晶欠陥の極めて少ないウェーハを安定して製造することができる。
本発明のシリコンウェーハの製造方法において、シリコンウェーハの厚み方向全域で、酸化シリコンを含むgrown−in欠陥密度を1×106個/cm3以下に低減することが望ましい。また、ウェーハの厚み方向全域ではなく、通常、デバイス活性領域として使われる、ウェーハの表面から深さ方向に10μmまでの範囲内において前記酸化シリコンを含むgrown−in欠陥密度を1×106個/cm3以下に低減することとしてもよい。
本発明のシリコンウェーハの製造方法において、酸化性雰囲気中で行うRTP処理前のシリコンウェーハの格子間酸素濃度を8×1017〜20×1017atoms/cm3とするので、酸化シリコンを含むgrown−in欠陥を低減させることができるとともに、ウェーハそのものの機械的強度の向上が図れ、スリップ転位などの発生を防止することができる。特に、前記の格子間酸素濃度を8×1017〜14×1017atoms/cm3とすれば、酸化シリコンを含むgrown−in欠陥を確実に低減させることができるので、望ましい。なお、本発明で規定する「酸素濃度」とは、ASTM F−121(1979)に規定されたフーリエ変換赤外分光光度法による測定値である。
(2)CZ法により育成されたシリコン単結晶インゴットから切り出され、COPおよび転位クラスターを含まないシリコンウェーハであって、シリコンウェーハの格子間酸素濃度が8×10 17 〜20×10 17 atoms/cm 3 であり、前記シリコンウェーハが、酸化性雰囲気中で1250℃以上、10〜60秒のRTP処理を施され、前記RTP処理後のウェーハの表層部近傍において、酸素濃度がウェーハバルク部における酸素濃度よりも増大している領域を除去することによって、酸化シリコンを含むgrown−in欠陥が低減されたものであり、前記酸化シリコンを含むgrown−in欠陥は、反応性イオンエッチングを施すことによって顕在化するものであることを特徴とするシリコンウェーハ。
前記シリコン単結晶インゴットから切り出されたシリコンウェーハは、COPおよび転位クラスターを含まない無欠陥領域からなるシリコンウェーハである。このため、本発明のシリコンウェーハは酸化シリコンを含むgrown−in欠陥を含めて結晶欠陥の極めて少ないウェーハであ
本発明のシリコンウェーハが、シリコンウェーハの厚み方向全域で、酸化シリコンを含むgrown−in欠陥密度が1×106個/cm3以下であれば、ウェーハ表面からの深さに関係なく、当該grown−in欠陥のデバイス特性に及ぼす悪影響は少ない。また、ウェーハの厚み方向全域ではなく、ウェーハの表面から深さ方向に10μmまでの範囲内において前記酸化シリコンを含むgrown−in欠陥密度が1×106個/cm3以下であれば、通常、デバイス活性領域として使われる深さ範囲において前記grown−in欠陥によるデバイス特性への悪影響を少なくできる。
本発明のシリコンウェーハ格子間酸素濃度8×1017〜20×1017atoms/cm3のウェーハであるので、酸化シリコンを含むgrown−in欠陥が少なく、かつウェーハの機械的強度に優れる。特に、酸素濃度が8×1017〜14×1017atoms/cm3であれば、前記grown−in欠陥が残存している懸念はなく確実に低減しているので、望ましい。
なお、本発明のシリコンウェーハは、ウェーハ厚み方向全域で酸化シリコンを含むgrown−in欠陥が消滅されたウェーハであるものの、十分な酸素濃度を有しているため、デバイス工程においてDZ−IG処理が施された場合には、ウェーハ表層部に無欠陥領域が形成され、バルク部にはゲッタリングサイトとして機能するBMDが形成されることになる。
本発明のシリコンウェーハの製造方法によれば、COPや転位クラスターが含まれず、特に、as−grown状態では顕在化していないOSF領域に存在する板状酸素析出物(OSF核)やPV領域に存在する酸素析出核のような酸化シリコンを含むgrown−in欠陥が消滅もしくは低減されたシリコンウェーハを製造することができる。
本発明のシリコンウェーハは、酸化シリコンを含むgrown−in欠陥が消滅もしくは低減されているウェーハであり、前記本発明の製造方法により製造することができる。このシリコンウェーハは、半導体デバイスの基板として使用した場合にデバイスの特性不良などの悪影響を与えるおそれがなく、デバイスの基板等に好適である。
引き上げられたシリコン単結晶における欠陥分布とV/Gの関係の一例を模式的に示す縦断面図である。 引き上げられたシリコン単結晶の横断面を模式的に例示した図である。 本発明のシリコンウェーハの製造に用いるシリコン単結晶の育成に適した引き上げ装置の要部の概略構成例を模式的に示す図である。 引き上げ直後のシリコン単結晶内の成長方向の温度勾配が、結晶中心部よりも結晶外周部で小さくなるようなホットゾーン構造をもつ引き上げ装置により引き上げた単結晶の縦断面図で、欠陥分布とV/Gの関係を模式的に例示する図である。 酸化性雰囲気中でRTP処理を行ったのち室温まで冷却したシリコンウェーハについて、表面から深さ方向における酸素の濃度分布を模式的に示す図である。
本発明のシリコンウェーハの製造方法は、CZ法により、COPおよび転位クラスターを含まないシリコン単結晶インゴットを育成する育成工程と、前記シリコン単結晶インゴットからシリコンウェーハを切り出す切り出し工程と、前記シリコンウェーハに対して、酸化性雰囲気中で1250℃以上、10〜60秒のRTP処理を行う熱処理工程と、前記RTP処理後のウェーハの表層部近傍において、酸素濃度がウェーハバルク部における酸素濃度よりも増大している領域を除去することによって、酸化シリコンを含むgrown−in欠陥を含む領域を除去する工程とを有し、前記酸化シリコンを含むgrown−in欠陥は、反応性イオンエッチングを施すことによって顕在化するものであり、前記酸化性雰囲気中で行うRTP処理前のシリコンウェーハの格子間酸素濃度を8×10 17 〜20×10 17 atoms/cm 3 とすることを特徴とするシリコンウェーハの製造方法である。以下、各工程について詳細に説明する。
(a)シリコン単結晶インゴットの育成工程
CZ法によりシリコン単結晶インゴットを育成する工程である。育成においては、引き上げ直後の単結晶の成長方向における温度勾配を適正に制御できるように構成されたホットゾーン構造を備えた単結晶引き上げ装置を用いることが望ましい。
図3は、本発明のシリコンウェーハの製造に用いるシリコン単結晶の育成に適した引き上げ装置の要部の概略構成例を模式的に示す図である。図示するように、引き上げ装置は、チャンバー1と、チャンバー1の底部中央を貫通して垂直上向きに設けられた昇降および回転可能な支持軸2と、支持軸2の上端部に固定されたグラファイトサセプタ3およびその内側に収容された石英るつぼ4と、グラファイトサセプタ3の周囲に設けられたヒーター5および断熱材6を有しており、石英るつぼ4の中心軸上には、種結晶を保持するシードチャック7と、シードチャック7を吊り下げ、引き上げるための引き上げワイヤー8が取り付けられている。さらに、ヒーター5および石英るつぼ4からの輻射熱によるシリコン単結晶インゴット9の加熱を防止するとともに、シリコン融液10の温度変動を抑制するための熱遮蔽部材11が設けられている。
チャンバー1の上部には、Arガスをチャンバー1内に導入するためのガス導入口12が設けられ、底部にはArガスを排出するためのガス排出口13が設けられている。
このように構成された引き上げ装置を用いて、まず、石英るつぼ4内にシリコン原料を投入し、Arガス雰囲気中で加熱してシリコン融液10を形成する。次にシードチャック7に保持された種結晶をシリコン融液10に浸漬させ、種結晶および石英るつぼ4を回転させながら種結晶を徐々に引き上げて単結晶を成長させる。引き上げに際しては、引き上げ速度と引き上げ直後の単結晶の成長方向における温度勾配の比を適正に制御する。これにより、本発明のシリコンウェーハの製造に用いるシリコン単結晶インゴット9を育成することができる。
この育成工程において、COPおよび転位クラスターを含まないシリコン単結晶インゴットを育成する。これにより、無欠陥領域からなる単結晶を素材として用いることになるので、結晶欠陥の極めて少ないウェーハを製造することができる。
COPおよび転位クラスターを含まない無欠陥領域からなるシリコン単結晶インゴットは、単結晶の育成工程において、グラファイトサセプタ3、ヒーター5、断熱材6、さらに熱遮蔽部材11が配置されたホットゾーンの構造を改良して、引き上げ直後の単結晶の成長方向における温度勾配Gの径方向分布を調整することができる引き上げ装置により製造することができる。
通常は、引き上げ直後の単結晶は表面からの熱拡散により冷却されるので、引き上げ直後の単結晶内の成長方向の温度勾配Gは、外周部で大きく、中心部で小さい。これに対し、ホットゾーン構造を改良して、前記温度勾配Gが、結晶中心部よりも結晶外周部で小さくなるようにすると、欠陥の分布が径方向でほぼ等しくなる。
図4は、引き上げ直後の単結晶内の成長方向の温度勾配が、結晶中心部よりも結晶外周部で小さくなるようなホットゾーン構造をもつ引き上げ装置により引き上げた単結晶の縦断面図で、欠陥分布とV/Gの関係を模式的に例示する図である。
図4に示すように、単結晶の引き上げ速度を調整して、V/GをDの位置に相当する値からEの位置に相当する値の間に入るように制御することによりCOPおよび転位クラスターを含まない無欠陥領域からなるシリコン単結晶インゴットを得ることができる。同じ特性の領域が径方向に広げられているので、V/Gを適正に(つまり、前記DとEの間に入るように)制御できる引き上げ速度Vの許容範囲が大きくなり、結晶欠陥の極めて少ないウェーハを安定して製造することができる。
さらに、V/GをF1の位置に相当する値からEの位置に相当する値の間に入るように(例えば、F2の位置に相当する値に)制御すれば、COP、転位クラスターおよびOSF領域が含まれない、PV領域とPI領域のみからなるシリコン単結晶インゴットを得ることができる。この場合、ウェーハの中心部近傍にPV領域があり、その外側全体にPI領域が存在することになる。
(b)シリコンウェーハの切り出し工程
前記シリコン単結晶インゴットからシリコンウェーハを切り出す工程である。この工程では、通常、インゴットが一定の抵抗範囲の幾つかのブロックに切断された後、スライシング、ラッピング、化学エッチング、鏡面研磨その他の処理を経てウェーハとなるが、いずれの処理も従来行われている方法に準じて行えばよい。
(c)RTP処理を行う熱処理工程
前記シリコンウェーハに対して、酸化性雰囲気中、1250℃以上で、10〜60秒のRTP処理を行う工程である。
酸化性雰囲気中でこのRTP処理を行うのは、OSF領域に存在する板状酸素析出物(OSF核)やPV領域に存在する酸素析出核のような欠陥を消滅もしくは低減させるためである。RTP処理の作用効果を以下に説明する。
通常、CZ法により育成したシリコン単結晶には、1018atoms/cm3程度の酸素が不純物として含まれている。この酸素は、シリコンの融点付近では結晶格子間に固溶しているが、シリコン単結晶から切り出されたウェーハでは、酸素の一部が酸化シリコン(SiO2)として析出し、OSF核やPV領域の酸素析出核のような結晶欠陥を形成する。
このウェーハに酸化性雰囲気中でRTP処理を施すと、ウェーハ内部の結晶欠陥中の酸化シリコンは、それを構成する酸素原子が結晶格子内に移動することによって消滅する。酸化シリコンが消滅した後には空孔が残る。RTP処理を酸化性雰囲気中で行っているため、ウェーハの表面側から格子間シリコンが注入され、前記の空孔が埋められる。この一連の過程は、溶解(固溶)現象として認識される。その結果、OSF核やPV領域の酸素析出核のような酸化シリコンを含むgrown−in欠陥が消滅もしくは低減する。極微小のCOP等、COPが含まれている場合は、それらも消滅もしくは低減する。
図5は、酸化性雰囲気中でRTP処理を行ったのち室温まで冷却したウェーハについて、表面から深さ方向における酸素の濃度分布を模式的に示す図である。図5において、縦軸は酸素濃度を表し、横軸はウェーハ表面からの深さを表す。横軸に平行な破線は1250℃におけるシリコン中での酸素の固溶度であり、酸素濃度に換算すると、14×1017atoms/cm3となる。同図中に実線で示した酸素の濃度分布は、シリコン中(ウェーハバルク部)での酸素濃度[Oi]が9.1×1017atoms/cm3であるウェーハについての例である。
この例において、BCの領域で示す範囲では、酸化性雰囲気中でRTP処理をすることによりOSF核やPV領域の酸素析出核のような結晶欠陥中のSiO2は完全に溶解し、残った空孔が格子間シリコンによって埋められ、結晶欠陥が消滅、除去される。ウェーハの酸素濃度が高い場合は、RTPの処理温度を高くし、その温度での酸素固溶度をウェーハの酸素濃度よりも高くすることにより、結晶欠陥中のSiO2の大半は溶解し、格子間シリコンによって結晶欠陥内部の空孔が埋められるので、結晶欠陥は著しく低減する。
一方、ウェーハの表面からは、酸素が注入されるので、ABの領域で示す範囲では、高温で処理しても酸素が過剰で、1250℃におけるシリコン中での酸素の固溶度に近くなるため、結晶欠陥中のSiO2の溶解が阻害され、この結果、ウェーハの表層部近傍では、酸化シリコンを含むgrown−in欠陥が残存する。なお、図5では、酸素濃度がウェーハバルク部における酸素濃度よりも増大している部分(ABの領域)を酸化シリコンを含むgrown−in欠陥の残存範囲としている。
酸化性雰囲気としては、結晶欠陥中のSiO2の除去効果を高めるために、酸素100%とするのが望ましい。しかし、これに限定されることはなく、例えば、酸素が1%以上含まれた酸素と不活性ガスとの混合ガス雰囲気であってもよい。
RTP処理温度を1250℃以上とするのは、処理温度が1250℃未満では前記結晶欠陥の消滅除去ないしは低減効果が十分ではないからである。処理温度の上限は、シリコンの融点(1410℃)を超えるとウェーハが溶解するので、1400℃とするのが望ましい。
前記のRTP処理時間は所定の処理温度(1250℃以上)での保持時間である。この処理時間を10秒以上とするのは、10秒に満たないと結晶欠陥の除去効果が十分ではないからである。処理時間の上限は、処理温度にもよるが、スリップ発生を低減する観点からは60秒とする。
また、前記RTP処理時の昇降温レートは、10℃/sec〜300℃/secの範囲内に設定される。10℃/sec未満では生産性が著しく低下してしまい、300℃/secが現状のRTP装置の加熱限界である。ウェーハへのスリップ転位発生を抑制する観点からは、150℃/sec以内に抑えることがより望ましい。このため、RTP処理には、急速に昇温・降温を行えるランプアニール炉の使用が、昇温・降温を迅速に行い、またウェーハに過大な熱量を与えることなく処理を行えるので望ましい。
(d)ウェーハ表層部近傍の酸化シリコンを含むgrown−in欠陥領域を除去する工程
RTP処理後のウェーハ表層部近傍の酸化シリコンを含むgrown−in欠陥領域を除去する。RTP処理は酸化性雰囲気中で行うので、ウェーハの表面から酸素が注入され、酸素が過剰で、1250℃におけるシリコン中での酸素の固溶度に近くなり、結晶欠陥中のSiO2の溶解が阻害される結果、ウェーハの表層部近傍に酸化シリコンが残存するからである。図5では、酸素濃度がウェーハバルク部における酸素濃度よりも増大しているABの領域を酸化シリコンを含むgrown−in欠陥が残存している範囲としており、除去範囲を、同図中に示すように、ABの領域としている。
ウェーハ表層部近傍の酸化シリコンを含むgrown−in欠陥領域の除去厚さは、一般的には3μm以上とすればよい。しかし、RTP処理温度が高い場合や処理時間が長い場合、また雰囲気の酸素濃度が高い場合は、酸素の拡散深さが深く、残存する酸化シリコンを含むgrown−in欠陥の存在領域が深くなるので、除去厚さを5μm以上とするのが望ましい。
表層部近傍の酸化シリコンを含むgrown−in欠陥領域の除去は、機械加工または化学反応によって行う。ウェーハの平坦度に影響を与えることなくかつ加工ダメージを最小限にできる状態で酸化シリコンを含むgrown−in欠陥領域を除去できる方法であれば、いずれの方法も適用可能である。機械加工としては、研削加工、研磨加工などを採用することができるが、加工ダメージを最小限にする観点からは研磨加工を採用することが望ましい。また、化学反応としては、酸エッチング、アルカリエッチングなどを採用することができるが、ウェーハの平坦度を維持しかつ表面粗さを低下させないエッチング方法、例えば、アルカリエッチングのエッチング代を酸エッチングのエッチング代よりも大きく取り、アルカリエッチング後に酸エッチングを行う方法を採用することが望ましい。
本発明のシリコンウェーハの製造方法において、シリコンウェーハの厚み方向全域で、酸化シリコンを含むgrown−in欠陥密度を1×106個/cm3以下に低減することが望ましい。これにより、当該grown−in欠陥のデバイス特性に及ぼす悪影響を低減させることができ、デバイスの歩留りが大幅に向上する。
前記grown−in欠陥密度を低減させる厚み範囲は、シリコンウェーハの厚み方向全域ではなく、ウェーハの表面から深さ方向に10μmまでの範囲内としてもよい。この範囲内において前記酸化シリコンを含むgrown−in欠陥密度を1×106個/cm3以下に低減することにより、通常、デバイス活性領域として使われる深さ範囲については前記grown−in欠陥のデバイス特性に対する悪影響を低減させ、素材としての信頼性を確保できる。
本発明のシリコンウェーハの製造方法において、酸化性雰囲気中で行うRTP処理前のシリコンウェーハの格子間酸素濃度を8×1017〜20×1017atoms/cm3とする。
格子間酸素濃度を8×1017atoms/cm3以上とするのは、当該酸素濃度がこれよりも低い場合は、ウェーハそのものの機械的強度が低下してしまいRTP処理時にウェーハにスリップ転位などが発生する恐れがあるからである。さらに、V/Gを制御してCOPおよび転位クラスターを含まない無欠陥領域からなるシリコン単結晶インゴットを引き上げる場合のV/Gの制御幅が狭くなる。
格子間酸素濃度を20×1017atoms/cm3以下とするのは、当該酸素濃度がこれよりも高い場合は、シリコンの融点以上の高温で熱処理しないと酸化シリコンを含むgrown−in欠陥が消滅せず、実施が不可能だからである。
本発明のシリコンウェーハの製造方法において、酸化性雰囲気中で行うRTP処理前のシリコンウェーハの格子間酸素濃度の上限を下げて、8×1017〜14×1017atoms/cm3とすることが、酸化シリコンを含むgrown−in欠陥を確実に消滅させる観点からより望ましい。酸素濃度が14×1017atoms/cm3よりも高い場合は、OSFがリング状に顕在化するおそれがあるからである。
以上述べた本発明のシリコンウェーハの製造方法で製造されたシリコンウェーハに対して、ウェーハのバルク部に酸素析出物(BMD)を析出させる熱処理を施すこととすれば、ウェーハ表層部に無欠陥領域を有し、ウェーハバルク部にBMDが形成されたシリコンウェーハが得られる。
本発明のシリコンウェーハの製造方法によれば、COPや転位クラスターが含まれず、さらに、as−grown状態では顕在化していないOSF核やPV領域に存在する酸素析出核のような酸化シリコンを含むgrown−in欠陥が消滅もしくは低減されたシリコンウェーハを製造することができる。
本発明のシリコンウェーハは、CZ法により育成されたシリコン単結晶インゴットから切り出され、COPおよび転位クラスターを含まないシリコンウェーハであって、シリコンウェーハの格子間酸素濃度が8×10 17 〜20×10 17 atoms/cm 3 であり、前記シリコンウェーハが、酸化性雰囲気中で1250℃以上、10〜60秒のRTP処理を施され、前記RTP処理後のウェーハの表層部近傍において、酸素濃度がウェーハバルク部における酸素濃度よりも増大している領域を除去することによって、酸化シリコンを含むgrown−in欠陥が低減されたものであり、前記酸化シリコンを含むgrown−in欠陥は、反応性イオンエッチングを施すことによって顕在化するものであることを特徴としている。このウェーハは、前述の本発明のシリコンウェーハの製造方法によって製造することができる。
前記シリコン単結晶インゴットから切り出されたシリコンウェーハは、COPおよび転位クラスターを含まない無欠陥領域からなるシリコンウェーハである。このため、本発明のシリコンウェーハは酸化シリコンを含むgrown−in欠陥を含めて結晶欠陥が極めて少な
本発明のシリコンウェーハは、シリコンウェーハの厚み方向全域で、酸化シリコンを含むgrown−in欠陥密度が1×106個/cm3以下であることが望ましい。このウェーハは、厚み方向全域でgrown−in欠陥が大きく低減されているので、デバイス特性に及ぼす悪影響は少なく、デバイス活性領域が通常よりも深い場合においても十分対応できる。ウェーハの厚み方向全域ではなく、ウェーハの表面から深さ方向に10μmまでの範囲内において前記酸化シリコンを含むgrown−in欠陥密度が1×106個/cm3以下であれば、通常、デバイス活性領域として使われる深さ範囲では前記grown−in欠陥が大きく低減されているので、デバイス特性への悪影響は少ない。
また、本発明のシリコンウェーハの格子間酸素濃度は、8×1017〜20×1017atoms/cm3である。このウェーハは、酸化シリコンを含むgrown−in欠陥が低減されており、かつ機械的強度に優れる。また、このシリコンウェーハは十分な酸素濃度を有しているため、デバイス工程においてDZ−IG処理が施された場合には、ウェーハ表層部に無欠陥領域が形成され、バルク部にはゲッタリングサイトとして機能するBMDが形成されることになり、デバイスの基材として好適に使用することができる。さらに、本発明のシリコンウェーハは、酸素濃度が8×1017〜14×1017atoms/cm3であることが、望ましい。このウェーハは、前述のように、OSFがリング状に顕在化するおそれがなく、素材としての信頼性において一層優れている。
無欠陥領域からなるウェーハを使用して酸化性雰囲気中でのRTP処理を行い、処理後のウェーハについて酸化シリコンを含むgrown−in欠陥密度を調査した。なお、比較のため、RTP処理をArガス雰囲気中で行った場合およびRTP処理を行わなかった場合についても、同様の調査を実施した。
調査に用いたウェーハは、CZ法により育成したCOPおよび転位クラスターを含まない無欠陥領域からなるシリコン単結晶インゴットから切り出したウェーハであり、格子間酸素濃度が12.0×1017atoms/cm3(ウェーハ水準1)または9.1×1017atoms/cm3(ウェーハ水準2)の2種類のウェーハを使用した。
RTP処理にはランプアニール炉を使用し、炉内を酸素100%雰囲気、またはAr100%雰囲気(比較例)とした。処理温度および時間は、いずれも1250℃で10秒間とした。
RTP処理後のウェーハ表層部近傍には、酸化シリコンを含むgrown−in欠陥が残存するため、この酸化シリコンを含むgrown−in欠陥領域を除去する必要がある。そこで、実施例、比較例共に、ウェーハの表面から両面を10μm(片面を5μmずつ)鏡面研磨することによって、酸化シリコンを含むgrown−in欠陥領域を除去した。
酸化シリコンを含むgrown−in欠陥密度の調査は、次のようにして行った。すなわち、RTP処理後にウェーハ表層部近傍の酸化シリコンを含むgrown−in欠陥領域を鏡面研磨で除去したウェーハを、反応性イオンエッチング装置内に装入し、HBr/Cl2/He+O2混合ガス雰囲気中で、Si/SiO2の選択比が100以上になるように設定して約5μmのエッチングを行った。反応性イオンエッチング後のサンプルをふっ酸水溶液で洗浄して反応性イオンエッチング時に付着した反応生成物を除去し、エッチングされた面を光学顕微鏡で観察して、酸化シリコンを含むgrown−in欠陥密度を算出した。
調査結果を表1に示す。
Figure 0005515406
表1から明らかなように、RTP処理をArガス雰囲気中で行った場合(比較例1)およびRTP処理を行わなかった場合(比較例2)、酸化シリコンを含むgrown−in欠陥密度は、1×107〜8×107個/cm3の範囲であったが、酸化性雰囲気中でのRTP処理を行うことにより、9×105個/cm3以下まで大きく低下した。なお、酸素濃度が異なるウェーハ水準1とウェーハ水準2とを比較すると、酸素濃度が低いウェーハ水準2の方が酸化シリコンを含むgrown−in欠陥密度が低かった。
上記調査により、酸化シリコンを含むgrown−in欠陥が含まれるウェーハに対して酸化性雰囲気中でのRTP処理を施すことにより、当該grown−in欠陥を大きく低減させ得ることが確認できた。
本発明のシリコンウェーハの製造方法によれば、COPや転位クラスターが含まれず、特に、as−grown状態では顕在化していないOSF領域に存在する板状酸素析出物(OSF核)やPV領域に存在する酸素析出核のような酸化シリコンを含むgrown−in欠陥を著しく低減させたシリコンウェーハを製造することができる。
この方法により製造された本発明のシリコンウェーハは、酸化シリコンを含むgrown−in欠陥が極めて少ないので、半導体デバイスの基板として使用した場合に、デバイスの特性不良などの悪影響を与えるおそれがなく、デバイスの基板等に好適である。
したがって、本発明は、シリコンウェーハならびに半導体デバイスの製造において広く利用することができる。
1:チャンバー、 2:支持軸、 3:グラファイトサセプタ、
4:石英るつぼ、 5:ヒーター、 6:断熱材、 7:シードチャック、
8:引き上げワイヤー、 9:シリコン単結晶インゴット、
10:シリコン融液、 11:熱遮蔽部材、 12:ガス導入口、
13:ガス排出口

Claims (9)

  1. チョクラルスキー法により、COPおよび転位クラスターを含まないシリコン単結晶インゴットを育成する育成工程と、
    前記シリコン単結晶インゴットからシリコンウェーハを切り出す切り出し工程と、
    前記シリコンウェーハに対して、酸化性雰囲気中で1250℃以上、10〜60秒のRTP処理を行う熱処理工程と、
    前記RTP処理後のウェーハの表層部近傍において、酸素濃度がウェーハバルク部における酸素濃度よりも増大している領域を除去することによって、酸化シリコンを含むgrown−in欠陥を含む領域を除去する工程とを有し、
    前記酸化シリコンを含むgrown−in欠陥は、反応性イオンエッチングを施すことによって顕在化するものであり、
    前記酸化性雰囲気中で行うRTP処理前のシリコンウェーハの格子間酸素濃度を8×10 17 〜20×10 17 atoms/cm 3 とすることを特徴とするシリコンウェーハの製造方法。
  2. シリコンウェーハの厚み方向全域において、酸化シリコンを含むgrown−in欠陥密度を1×106個/cm3以下に低減することを特徴とする請求項1に記載のシリコンウェーハの製造方法。
  3. シリコンウェーハの表面から深さ方向に10μmまでの範囲内において、酸化シリコンを含むgrown−in欠陥密度を1×106個/cm3以下に低減することを特徴とする請求項1に記載のシリコンウェーハの製造方法。
  4. 前記酸化性雰囲気中で行うRTP処理前のシリコンウェーハの格子間酸素濃度を8×1017〜14×1017atoms/cm3とすることを特徴とする請求項1〜のいずれかに記載のシリコンウェーハの製造方法。
  5. チョクラルスキー法により育成されたシリコン単結晶インゴットから切り出され、COPおよび転位クラスターを含まないシリコンウェーハであって、
    シリコンウェーハの格子間酸素濃度が8×10 17 〜20×10 17 atoms/cm 3 であり、
    前記シリコンウェーハが、酸化性雰囲気中で1250℃以上、10〜60秒のRTP処理を施され、前記RTP処理後のウェーハの表層部近傍において、酸素濃度がウェーハバルク部における酸素濃度よりも増大している領域を除去することによって、酸化シリコンを含むgrown−in欠陥が低減されたものであり、
    前記酸化シリコンを含むgrown−in欠陥は、反応性イオンエッチングを施すことによって顕在化するものであることを特徴とするシリコンウェーハ。
  6. シリコンウェーハの厚み方向全域において、酸化シリコンを含むgrown−in欠陥密度が1×106個/cm3以下であることを特徴とする請求項に記載のシリコンウェーハ。
  7. シリコンウェーハの表面から深さ方向に10μmまでの範囲内において、酸化シリコンを含むgrown−in欠陥密度が1×106個/cm3以下であることを特徴とする請求項に記載のシリコンウェーハ。
  8. シリコンウェーハの格子間酸素濃度が8×1017〜14×1017atoms/cm3であることを特徴とする請求項のいずれかに記載のシリコンウェーハ。
  9. シリコンウェーハのバルク部に酸素析出物が形成されていることを特徴とする請求項のいずれかに記載のシリコンウェーハ。
JP2009118533A 2009-05-15 2009-05-15 シリコンウェーハおよびその製造方法 Active JP5515406B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2009118533A JP5515406B2 (ja) 2009-05-15 2009-05-15 シリコンウェーハおよびその製造方法
KR1020100036779A KR101102336B1 (ko) 2009-05-15 2010-04-21 실리콘 웨이퍼 및 그 제조 방법
US12/779,968 US8231852B2 (en) 2009-05-15 2010-05-14 Silicon wafer and method for producing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009118533A JP5515406B2 (ja) 2009-05-15 2009-05-15 シリコンウェーハおよびその製造方法

Publications (2)

Publication Number Publication Date
JP2010267846A JP2010267846A (ja) 2010-11-25
JP5515406B2 true JP5515406B2 (ja) 2014-06-11

Family

ID=43068658

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009118533A Active JP5515406B2 (ja) 2009-05-15 2009-05-15 シリコンウェーハおよびその製造方法

Country Status (3)

Country Link
US (1) US8231852B2 (ja)
JP (1) JP5515406B2 (ja)
KR (1) KR101102336B1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102605433A (zh) * 2012-01-09 2012-07-25 浙江大学 一种消除掺氮直拉单晶硅片中原生氧沉淀的方法
JP5776669B2 (ja) * 2012-11-13 2015-09-09 株式会社Sumco エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法
JP6268948B2 (ja) * 2013-11-07 2018-01-31 富士電機株式会社 Mos型半導体装置の製造方法
JP6036670B2 (ja) * 2013-12-10 2016-11-30 信越半導体株式会社 シリコン単結晶基板の欠陥濃度評価方法
CN105900219B (zh) * 2014-01-14 2019-04-26 胜高股份有限公司 硅晶片及其制备方法
JP6427894B2 (ja) * 2014-02-21 2018-11-28 株式会社Sumco エピタキシャルウェーハの製造方法
KR101895817B1 (ko) 2014-06-02 2018-09-07 가부시키가이샤 사무코 실리콘 웨이퍼 및 그 제조 방법
JP6241381B2 (ja) * 2014-07-09 2017-12-06 株式会社Sumco エピタキシャルシリコンウェーハの製造方法
JP6317700B2 (ja) * 2015-04-01 2018-04-25 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの製造方法
KR101759876B1 (ko) * 2015-07-01 2017-07-31 주식회사 엘지실트론 웨이퍼 및 웨이퍼 결함 분석 방법
CN106601874B (zh) * 2016-12-16 2018-05-11 浙江晶科能源有限公司 一种双面电池边缘隔离的方法
KR102037748B1 (ko) * 2017-12-06 2019-11-29 에스케이실트론 주식회사 웨이퍼의 결함 영역을 평가하는 방법
CN110389108A (zh) * 2019-08-16 2019-10-29 西安奕斯伟硅片技术有限公司 一种单晶硅缺陷区域的检测方法及装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3711199B2 (ja) * 1998-07-07 2005-10-26 信越半導体株式会社 シリコン基板の熱処理方法
US6336968B1 (en) * 1998-09-02 2002-01-08 Memc Electronic Materials, Inc. Non-oxygen precipitating czochralski silicon wafers
US6436846B1 (en) * 1998-09-03 2002-08-20 Siemens Aktiengesellscharft Combined preanneal/oxidation step using rapid thermal processing
KR100560952B1 (ko) * 1999-06-30 2006-03-14 주식회사 하이닉스반도체 웨이퍼 표면 처리 방법
JP4131077B2 (ja) * 2000-06-30 2008-08-13 株式会社Sumco シリコンウェーハの製造方法
US6743495B2 (en) * 2001-03-30 2004-06-01 Memc Electronic Materials, Inc. Thermal annealing process for producing silicon wafers with improved surface characteristics
JP2004537161A (ja) * 2001-04-11 2004-12-09 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド 高抵抗率czシリコンにおけるサーマルドナー生成の制御
DE10205084B4 (de) * 2002-02-07 2008-10-16 Siltronic Ag Verfahren zur thermischen Behandlung einer Siliciumscheibe sowie dadurch hergestellte Siliciumscheibe
JP2007235153A (ja) * 2002-04-26 2007-09-13 Sumco Corp 高抵抗シリコンウエーハ及びその製造方法
JP4605626B2 (ja) * 2002-09-19 2011-01-05 Sumco Techxiv株式会社 シリコンウェーハの製造方法
KR20040058940A (ko) * 2002-12-27 2004-07-05 주식회사 하이닉스반도체 웨이퍼의 결함 제거 방법
DE10336271B4 (de) * 2003-08-07 2008-02-07 Siltronic Ag Siliciumscheibe und Verfahren zu deren Herstellung
JP5188673B2 (ja) 2005-06-09 2013-04-24 株式会社Sumco Igbt用のシリコンウェーハ及びその製造方法
JP5167654B2 (ja) * 2007-02-26 2013-03-21 信越半導体株式会社 シリコン単結晶ウエーハの製造方法
US20080292523A1 (en) * 2007-05-23 2008-11-27 Sumco Corporation Silicon single crystal wafer and the production method
US8476149B2 (en) * 2008-07-31 2013-07-02 Global Wafers Japan Co., Ltd. Method of manufacturing single crystal silicon wafer from ingot grown by Czocharlski process with rapid heating/cooling process

Also Published As

Publication number Publication date
JP2010267846A (ja) 2010-11-25
US8231852B2 (en) 2012-07-31
KR20100123603A (ko) 2010-11-24
US20100290971A1 (en) 2010-11-18
KR101102336B1 (ko) 2012-01-03

Similar Documents

Publication Publication Date Title
JP5515406B2 (ja) シリコンウェーハおよびその製造方法
JP5578172B2 (ja) アニールウエーハの製造方法およびデバイスの製造方法
KR102317547B1 (ko) 실리콘 웨이퍼의 제조방법
KR20100014191A (ko) 실리콘 웨이퍼, 실리콘 웨이퍼의 제조방법, 및 실리콘 웨이퍼의 열처리 방법
TWI471940B (zh) Silicon substrate manufacturing method and silicon substrate
KR101822479B1 (ko) 실리콘 웨이퍼의 제조 방법
US20130323153A1 (en) Silicon single crystal wafer
JP2002187794A (ja) シリコンウェーハおよびこれに用いるシリコン単結晶の製造方法
JP2008066357A (ja) シリコン単結晶ウエーハおよびシリコン単結晶ウエーハの製造方法
JP2007045662A (ja) 半導体シリコンウェーハおよびその製造方法
JP5283543B2 (ja) シリコン単結晶の育成方法
WO2004034457A1 (ja) アニールウェーハおよびアニールウェーハの製造方法
KR20180080271A (ko) 단결정 실리콘으로 이루어진 반도체 웨이퍼 및 그 제조 방법
TW201245516A (en) Method of manufacturing silicon substrate and silicon substrate
KR100374703B1 (ko) 단결정 실리콘 웨이퍼,잉곳 및 그 제조방법
JP3614019B2 (ja) シリコン単結晶ウエーハの製造方法およびシリコン単結晶ウエーハ
JP5944643B2 (ja) シリコンウェーハの熱処理方法
JP5262021B2 (ja) シリコンウェーハ及びその製造方法
JP4857517B2 (ja) アニールウエーハ及びアニールウエーハの製造方法
JP5997552B2 (ja) シリコンウェーハの熱処理方法
KR101472183B1 (ko) 실리콘 웨이퍼의 열처리 방법
TWI828442B (zh) 磊晶晶圓
KR102109551B1 (ko) 실리콘 웨이퍼의 제조 방법
JP2004172391A (ja) シリコンウェーハおよびその製造方法
JP2002134513A (ja) シリコンウェーハの熱処理方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120120

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131009

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131022

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20131203

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131213

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140304

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140317

R150 Certificate of patent or registration of utility model

Ref document number: 5515406

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250