JP5301524B2 - 積層セラミックキャパシタ及びその製造方法 - Google Patents

Description

本発明は、積層セラミックキャパシタ及びその製造方法に関し、さらに詳しくは、安定して静電容量を確保し、かつ電極物質の拡散によるクラックを防止することができる積層セラミックキャパシタ及びその製造方法に関する。

一般的に多層セラミックキャパシタは、複数のセラミック誘電体シートと、該複数のセラミック誘電体シートの間に挿入された内部電極とを含む。このような多層セラミックキャパシタは、小型でありながらも、高静電容量を具現することができ、基板上に容易に実装できるため、多様な電子装置の容量性部品として広く使用されている。

最近、電子製品の小型化と多機能化により、チップ部品も小型化及び高機能化される傾向にあるため、多層セラミックキャパシタも小型で高容量の製品が要求されている。従って、近来は誘電体層の厚さが２μｍ以下で、かつ積層数が５００層以上の積層セラミックキャパシタが製造されている。

このようなセラミックキャパシタの側端面のうち内部電極が露出されている側端面に外部電極が設けられるが、一般的に外部電極の形成のために使用される従来の導電性ペーストは、通常の銅粉末を含み、この粉末にガラスフリット（ｆｒｉｔ）、ベース樹脂及び有機ビヒクル（ｖｅｈｉｃｌｅ）などが混合される。

セラミックキャパシタの側端面に上記の外部電極ペーストを塗布し、外部電極ペーストが塗布されたセラミックキャパシタを焼成して外部電極ペースト内の金属粉末を焼結させることによって外部電極を形成する。

低積層セラミックキャパシタの場合、外部電極と内部電極間の拡散層が十分に形成されても、外部電極から内部電極への拡散によるクラックが発生しないため、研磨技術、外部電極ペーストの組成、外部電極の焼成における主要技術の一つとして、外部電極と内部電極間の接触性を最大限に向上させて静電容量の偏差を減らすことが主要な関心事であった。

しかし、超高容量でかつ高積層セラミックキャパシタの場合は、外部電極と内部電極間の接触性を向上させる場合でも、低積層セラミックキャパシタでは見られなかった深刻な問題点が発生する。具体的に、高積層セラミックキャパシタの外部電極から内部電極への拡散が激しく発生すると、内部電極の体積膨脹によってクラックが発生し、発生したクラックによる曲げ強度の低下、及びクラックを通じためっき液の浸透により、製品の信頼性が低下するという問題がある。

本発明の目的は、安定して静電容量を確保し、かつ電極物質の拡散によるクラックを防止することができる積層セラミックキャパシタ及びその製造方法を提供することにある。

本発明の一実施例による積層セラミックキャパシタは、第１電極物質を含む内部電極及び誘電体層が交互に積層された積層キャパシタ本体と、上記キャパシタ本体の外部表面に形成され、上記内部電極と電気的に連結されて、第２電極物質を含む外部電極とを含み、上記内部電極と上記外部電極との接続領域に、上記第１電極物質と上記第２電極物質とが混在した１μｍ超過の長さを有する拡散層を備える。

この時、上記拡散層は、１３μｍ未満の長さを有することができる。

ここで、上記第１電極物質は、ニッケル（Ｎｉ）またはニッケル合金（Ｎｉ ａｌｌｏｙ）を含むことができる。

一方、上記第２電極物質は、銅（Ｃｕ）または銅合金（Ｃｕ ａｌｌｏｙ）を含むことができる。

また、上記拡散層は、ニッケル銅合金（Ｎｉ／Ｃｕ ａｌｌｏｙ）を含むことができる。

ここで、上記誘電体層の積層数は、５０から１０００であることができる。

本発明の他の実施例による積層セラミックキャパシタの製造方法は、第１電極物質を含む内部電極及び誘電体層を交互に積層してキャパシタ本体を形成するステップと、上記キャパシタ本体の外部表面に形成され、上記内部電極と電気的に連結されて、第２電極物質を含む外部電極を形成するステップと、上記キャパシタ本体の上面及び下面のうち少なくとも一面に誘電体形成物質を含む保護層を形成するステップと、上記キャパシタ本体を加圧するステップと、上記キャパシタ本体を焼成するステップとを含み、上記内部電極と上記外部電極との接続領域に、上記第１電極物質と上記第２電極物質とが混在した１μｍ超過の長さを有する拡散層が形成される。

この時、上記拡散層は、１３μｍ未満の長さを有するように形成されることができる。

ここで、上記第１電極物質は、ニッケル（Ｎｉ）またはニッケル合金（Ｎｉ ａｌｌｏｙ）からなることができる。

一方、上記第２電極物質は、銅（Ｃｕ）または銅合金（Ｃｕ ａｌｌｏｙ）からなることができる。

また、上記拡散層は、ニッケル銅合金（Ｎｉ／Ｃｕ ａｌｌｏｙ）からなることができる。

ここで、上記加圧ステップと上記焼成ステップとの間に、個別単位を形成するように上記キャパシタ本体を切断するステップをさらに含むことができる。

ここで、上記誘電体層の積層数は、５０から１０００であることができる。

本発明によると、安定して静電容量を確保し、かつ電極物質の拡散によるクラックを防止することができる積層セラミックキャパシタ及びその製造方法を提供することができる。

また、内部電極と外部電極との界面の接触性を向上させて、外部電極から内部電極への拡散によるクラック及びデラミネーションを防止することができる。

さらに、外部電極から内部電極への拡散層の長さによる静電容量と、クラック発生及び信頼性に及ぶ相関関係を明らかにすることにより、適切な拡散層の長さの制御を通じて、超高容量でかつ高積層数を有する積層セラミックキャパシタの信頼性を向上させることができる。

本発明の一実施例による積層セラミックキャパシタの斜視図である。 図１のＡ−Ａ’に沿って切断した断面図である。 図１のＢ−Ｂ’に沿って切断した断面図である。 本発明の実施例による積層セラミックキャパシタの主要製造工程を概略的に示した断面図である。 本発明の実施例による積層セラミックキャパシタの主要製造工程を概略的に示した断面図である。 本発明の実施例による積層セラミックキャパシタの主要製造工程を概略的に示した断面図である。

以下、添付された図面を参照して本発明が属する技術分野において通常の知識を有する者が本発明を容易に実施することができるように好ましい実施例を詳しく説明する。但し、本発明を説明するに当たって、関連する公知機能または構成についての具体的な説明が本発明の旨を不明確にする虞があると判断される場合はその詳細な説明を省略する。

また、類似した機能及び作用をする部分については、図面全体において同一の符号を使用する。

なお、明細書全般において、ある部分が他の部分と「連結」されているというのは、「直接的に連結」されている場合だけでなく、その中間に他の素子を介して「間接的に連結」されている場合も含む。また、ある構成要素を「含む」というのは、反対の記載が特に無ければ、他の構成要素を除くのではなく、他の構成要素をさらに含むことができるということを意味する。

以下では、図１から図４ｃを参照し、本発明の実施例による積層セラミックキャパシタ及びその主要製造工程について説明する。

図１は、本発明の実施例による積層セラミックキャパシタを概略的に示した斜視図であり、図２は、図１のＡ−Ａ’に沿って切断した断面図であり、図３は、図１のＢ−Ｂ’に沿って切断した断面図であり、図４ａ〜図４ｃは、本発明の実施例による積層セラミックキャパシタの主要製造工程を概略的に示した断面図である。

本発明の一実施例による積層セラミックキャパシタは、キャパシタ本体１及び外部電極２を含むことができる。

上記キャパシタ本体１は、その内部に複数の誘電体層６が積層され、上記複数の誘電体層６の間に内部電極４が挿入されることができる。この際、誘電体層６は、チタン酸バリウム（Ｂａ_２ＴｉＯ_３）を利用して形成されることができる。

内部電極４は、ニッケル（Ｎｉ）またはニッケル合金（Ｎｉ ａｌｌｏｙ）を含む第１電極物質からなっている。また、キャパシタ本体の外部の両側表面に形成され、内部電極４と電気的に連結される外部電極２は、銅（Ｃｕ）または銅合金（Ｃｕ ａｌｌｏｙ）を含む第２電極物質からなっている。上記外部電極２は、上記キャパシタ本体１の外表面に露出された内部電極４と電気的に連結されるように形成されることにより、外部端子の役割をすることができる。

ここで、内部電極４と外部電極２との接続領域には、第１電極物質と第２電極物質とが混在した１μｍ超過の長さを有する拡散層４ａが形成される。また、拡散層４ａは、１３μｍ未満の長さを有するように形成される。ここで、拡散層４ａは、外部電極２から拡散される第２電極物質を含むようになり、ニッケル銅合金（Ｎｉ／Ｃｕ ａｌｌｏｙ）からなっている。

本発明の一実施例による積層セラミックキャパシタは、内部に誘電体層６と内部電極４とが交互に積層された有効層２０を含むことができる。また、上記有効層２０の上面及び下面には、誘電体層が積層されて形成された保護層１０を含むことができる。

上記保護層１０は、上記有効層２０の上面及び下面に複数の誘電体層が連続して積層されて形成されることにより、上記有効層２０を外部の衝撃などから保護することができる。

上記有効層２０の内部電極４がニッケル（Ｎｉ）で形成された場合、その熱膨脹係数は、約１３×１０^−６／℃であり、セラミックで形成された誘電体層６の熱膨脹係数は、約８×１０^−６／℃となる。このような誘電体層６と内部電極４との間の熱膨脹係数の差により、焼成及びリフローソルダリング等による回路基板への実装工程等で熱衝撃が加えられる場合、誘電体層６には応力が加えられるようになる。従って、熱衝撃を受けるとき、応力によって誘電体層６にクラックが発生する可能性がある。

また、外部電極２から内部電極４への拡散が激しい場合でも、内部電極４の体積膨脹によってクラックが発生する可能性がある。上記のように発生したクラックを通じためっき液の浸透により、製品の信頼性が低下する恐れがある。

従って、安定した静電容量の確保と熱衝撃、及び内部電極４の体積膨脹によるクラックの発生を防止する側面で、第２電極物質が内部電極４に拡散して形成された拡散層４ａが焼成の後、１μｍ超過１３μｍ未満になるように制御し、外部電極２との接触性を向上させることができる。ここで、拡散層４ａは、内部電極４の両方端部のうち少なくとも一つに形成され、内部電極４のうち拡散層４ａの適切な長さは、実験を通じて決めることができる。

図４ａのように、キャパシタ本体１の誘電体層６は、バインダー、可塑剤及び残量の誘電体物質を含むように形成する。上記構成物質を含むスラリーを成形して得られた誘電体層６にニッケルを含む導電性内部電極４を印刷した。次いで、印刷された誘電体層６に一定厚さの積層体を製作する。ここで、誘電体層６は、５０から１０００層の積層数を有するように形成した。

次いで、図４ｂのように、一定温度で加圧した。ここでは、並んで印刷された内部電極４間の空き空間と誘電体層６とが交互に積層される形状を有し、累積段差量の大きい積層セラミックキャパシタのＷ断面を例として挙げた。積層セラミックキャパシタのＬ断面は、並んで印刷された内部電極４間の空き空間上にＷ断面のように誘電体層６が積層されるが、該誘電体層６上には、さらに並んで印刷された内部電極４間の空き空間が位置せず、Ｗ断面と異なるように内部電極４が印刷されている。従って、Ｗ断面がＬ断面に比べて相対的により大きい累積段差量を有するようになるため、加圧時に並んで印刷された内部電極４間に誘電体層６が多く陥没される。

次いで、図４ｃのように、積層セラミックキャパシタの陥没された部分を切断し、個別積層セラミックキャパシタを形成した。

次いで、銅を含む外部電極２を付着し、焼成及びめっき工程を行い、図１のような積層セラミックキャパシタを完成した。

表１は、本発明によるキャパシタ本体１の外側端部に、第２電極物質である銅ペーストを塗布した後、焼成条件を異にして形成された積層セラミックキャパシタの内部電極４において、拡散層４ａの長さ別に、積層セラミックキャパシタの静電容量、熱衝撃及び拡散によるクラック及び信頼性に対する実験結果を示した表である。

上記の表１において、拡散層４ａの長さが１μｍ以下の場合でも、内部電極４の体積膨脹によるクラック発生や信頼性の問題は発生しなかったが、接触不良による静電容量の低下という問題が発生した。そして、拡散層４ａの長さが１３μｍ以上の場合は、静電容量は正常に具現されたが、内部電極４の体積膨脹によるクラックが発生し始めることが分かった。また、拡散層４ａの長さが１６μｍ以上の場合は、静電容量は正常に具現されたが、内部電極４の体積膨脹によるクラック発生率及び信頼性の不良が急増することが分かった。上記の結果により、内部電極４中の拡散層４ａの長さを、１μｍ超過１３μｍ未満になるように制御することが、超高容量でかつ高積層構造である積層セラミックキャパシタに適することが分かる。

本発明によると、安定して静電容量を確保し、かつ電極物質の拡散によるクラックを防止することができる積層セラミックキャパシタ及びその製造方法を提供することができる。

また、内部電極と外部電極との界面の接触性を向上させて、外部電極から内部電極への拡散によるクラック及びデラミネーションを防止することができる。

さらに、外部電極から内部電極への拡散層の長さによる静電容量と、クラックの発生及び信頼性に及ぶ相関関係を明らかにすることにより、適切な拡散層の長さ制御を通じて、超高容量でかつ高積層数を有する積層セラミックキャパシタの信頼性を向上させることができる。

本発明は、上述した実施例及び添付された図面によって限定されるものではなく、本発明の技術的思想を外れない範囲内において様々な形態の置換、変形及び変更が可能であることは当技術分野において通常の知識を有する者には自明である。

１ キャパシタ本体
２ 外部電極
４ 内部電極
４ａ 拡散層
６ 誘電体層
１０ 保護層
２０ 有効層

Claims (11)

1. 第１電極物質を含む内部電極及び誘電体層が交互に積層された積層キャパシタ本体と、
   前記キャパシタ本体の外部表面に形成され、前記内部電極と電気的に連結されて、第２電極物質を含む外部電極と、
   を含み、
   前記内部電極と前記外部電極との接続領域に、前記第１電極物質と前記第２電極物質とが混在した１μｍ超過及び１３μｍ未満の長さを有する拡散層を備えた積層セラミックキャパシタ。
2. 前記第１電極物質は、ニッケルまたはニッケル合金を含むことを特徴とする請求項１に記載の積層セラミックキャパシタ。
3. 前記第２電極物質は、銅または銅合金を含むことを特徴とする請求項１に記載の積層セラミックキャパシタ。
4. 前記拡散層は、ニッケル銅合金を含むことを特徴とする請求項１に記載の積層セラミックキャパシタ。
5. 前記誘電体層の積層数は、５０から１０００であることを特徴とする請求項１に記載の積層セラミックキャパシタ。
6. 第１電極物質を含む内部電極及び誘電体層を交互に積層してキャパシタ本体を形成するステップと、
   前記キャパシタ本体の外部表面に形成され、前記内部電極と電気的に連結されて、第２電極物質を含む外部電極を形成するステップと、
   前記キャパシタ本体の上面及び下面のうち少なくとも一面に誘電体形成物質を含む保護層を形成するステップと、
   前記キャパシタ本体を加圧するステップと、
   前記キャパシタ本体を焼成するステップと、
   を含み、
   前記内部電極と前記外部電極との接続領域に、前記第１電極物質と前記第２電極物質とが混在した１μｍ超過及び１３μｍ未満の長さを有する拡散層が形成される積層セラミックキャパシタの製造方法。
7. 前記第１電極物質は、ニッケルまたはニッケル合金からなることを特徴とする請求項６に記載の積層セラミックキャパシタの製造方法。
8. 前記第２電極物質は、銅または銅合金からなることを特徴とする請求項６に記載の積層セラミックキャパシタの製造方法。
9. 前記拡散層は、ニッケル銅合金からなることを特徴とする請求項６に記載の積層セラミックキャパシタの製造方法。
10. 前記加圧ステップと前記焼成ステップとの間に、個別単位を形成するように前記キャパシタ本体を切断するステップをさらに含むことを特徴とする請求項６に記載の積層セラミックキャパシタの製造方法。
11. 前記誘電体層の積層数は、５０から１０００であることを特徴とする請求項６に記載の積層セラミックキャパシタの製造方法。

Images