Nothing Special   »   [go: up one dir, main page]

JP5220837B2 - 積層セラミックキャパシタ及びその製造方法 - Google Patents

積層セラミックキャパシタ及びその製造方法 Download PDF

Info

Publication number
JP5220837B2
JP5220837B2 JP2010285606A JP2010285606A JP5220837B2 JP 5220837 B2 JP5220837 B2 JP 5220837B2 JP 2010285606 A JP2010285606 A JP 2010285606A JP 2010285606 A JP2010285606 A JP 2010285606A JP 5220837 B2 JP5220837 B2 JP 5220837B2
Authority
JP
Japan
Prior art keywords
external electrode
ceramic capacitor
forming material
multilayer ceramic
diffusion layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010285606A
Other languages
English (en)
Other versions
JP2011135082A (ja
Inventor
ホ・カン・ホン
キム・ビュン・キョン
クォン・サン・フン
キム・ド・ヨン
キム・ヒュン・テ
キム・ミ・ヨン
ナ・ウン・サン
イ・ジェ・ジュン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2011135082A publication Critical patent/JP2011135082A/ja
Application granted granted Critical
Publication of JP5220837B2 publication Critical patent/JP5220837B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/008Selection of materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/33Thin- or thick-film capacitors 
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G13/00Apparatus specially adapted for manufacturing capacitors; Processes specially adapted for manufacturing capacitors not provided for in groups H01G4/00 - H01G11/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/012Form of non-self-supporting electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/43Electric condenser making

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Description

本発明は、積層セラミックキャパシタ及びその製造方法に関し、より詳細には、安定して静電容量を確保するとともに電極物質の拡散によるクラックを防止することのできる積層セラミックキャパシタ及びその製造方法に関する。
一般に、多層セラミックキャパシタは、複数のセラミック誘電体シートと、その複数のセラミック誘電体シート間に挿入された内部電極とを含む。このような多層セラミックキャパシタは、小型であり、かつ高静電容量を実現することができ、基板上に容易に実装することができ、様々な電子装置の容量性部品として広く用いられている。
最近、電子製品が小型化及び多機能化するにつれてチップ部品も小型化及び高機能化する傾向にあるため、多層セラミックキャパシタも小型かつ大容量の製品が要求されている。従って、近年、誘電体層の厚さが2um以下であり、かつ積層数が500層以上である積層セラミックキャパシタが製造されている。
このようなセラミックキャパシタの側断面のうち、内部電極が露出している側断面には外部電極が設置される。一般に、外部電極の形成のために用いられる従来の導電性ペーストは、通常の銅粉末を含有し、この粉末にはガラスフリット(frit)、ベース樹脂、有機ビヒクル(vehicle)などが混合される。
このような外部電極は、セラミックキャパシタの側断面に外部電極ペーストを塗布し、外部電極ペーストが塗布されたセラミックキャパシタを焼成して、外部電極ペースト内の金属粉末を焼結することにより形成する。
低積層セラミックキャパシタの場合、外部電極と内部電極間の拡散層が十分に形成されても、外部電極から内部電極への拡散によるクラックが発生しないので、研摩技術、外部電極ペーストの組成、外部電極の焼成における主要技術の1つにより、外部電極と内部電極間の接触性を最大限よくして静電容量のばらつきを減らすことが主要な関心事であった。
しかし、超大容量の高積層セラミックキャパシタの場合は、外部電極と内部電極間の接触性をよくした場合も、低積層セラミックキャパシタでは発生しなかった深刻な問題が発生する。具体的には、高積層セラミックキャパシタにおいては、外部電極から内部電極への拡散が激しいと、内部電極の体積膨張によりクラックが発生し、発生したクラックによる曲げ強度の低下及びクラックからのメッキ液の浸透により、製品の信頼性が低下するという問題があった。
米国特許出願公開第2008/0030921号明細書 韓国登録特許第10−0866478号公報
本発明の目的は、安定して静電容量を確保するとともに電極物質の拡散によるクラックを防止することのできる積層セラミックキャパシタ及びその製造方法を提供することにある。
本発明の一実施形態による積層セラミックキャパシタは、内部電極形成物質を含む内部電極及び誘電体層が交互に積層されたキャパシタ本体と、前記キャパシタ本体の外部表面に形成されて前記内部電極に電気的に接続され、外部電極形成物質を含む外部電極とを含み、前記内部電極は、前記外部電極形成物質を2〜20vol%含む非拡散層、及び前記非拡散層の両側端部の少なくとも一方の端部に形成される、前記外部電極形成物質の拡散層を備える。
ここで、前記非拡散層は、ニッケル(Ni)又はニッケル合金(Ni alloy)及び前記外部電極形成物質を含むようにしてもよい。
一方、前記外部電極形成物質は、銅(Cu)又は銅合金(Cu alloy)を含むようにしてもよい。
また、前記拡散層は、ニッケル銅合金(Ni/Cu alloy)を含むようにしてもよい。
ここで、前記誘電体層の積層数は50〜1000であってもよい。
本発明の他の実施形態による積層セラミックキャパシタの製造方法は、内部電極形成物質を含む内部電極及び誘電体層を交互に積層してキャパシタ本体を形成する段階と、前記キャパシタ本体の上面及び下面の少なくとも一面に誘電体形成物質を含む保護層を形成する段階と、前記キャパシタ本体を加圧する段階と、前記キャパシタ本体を焼成する段階とを含み、前記内部電極は、前記外部電極形成物質を2〜20vol%含む非拡散層、及び前記非拡散層の両側端部の少なくとも一方の端部に形成される、前記外部電極形成物質の拡散層を備える。
ここで、前記非拡散層は、ニッケル(Ni)又はニッケル合金(Ni alloy)及び前記外部電極形成物質からなるようにしてもよい。
一方、前記外部電極形成物質は、銅(Cu)又は銅合金(Cu alloy)からなるようにしてもよい。
また、前記拡散層は、ニッケル銅合金(Ni/Cu alloy)からなるようにしてもよい。
ここで、前記加圧段階と前記焼成段階との間に、個別単位を形成するように前記キャパシタ本体を切断する段階をさらに含むようにしてもよい。
ここで、前記誘電体層の積層数は50〜1000であってもよい。
本発明によれば、安定して静電容量を確保するとともに電極物質の拡散によるクラックを防止することのできる積層セラミックキャパシタ及びその製造方法が提供される。
本発明においては、内部電極と外部電極の界面の接触性を向上させることにより、外部電極から内部電極への拡散によるクラック及びデラミネーションを防止することができる。
また、本発明においては、外部電極から内部電極への拡散層の深さに応じた静電容量、クラックの発生と信頼性間の相関関係を解明し、適切な拡散層の深さ制御により、超大容量かつ高積層数を有する積層セラミックキャパシタの信頼性を向上させることができる。
本発明の一実施形態による積層セラミックキャパシタを示す概略斜視図である。 図1のA−A’線断面図である。 図1のB−B’線断面図である。 本発明の一実施形態による積層セラミックキャパシタの製造工程を示す概略断面図である。 図4aに続く工程の概略断面図である。 図4bに続く工程の概略断面図である。
以下、添付図面を参照して、本発明の属する技術の分野における通常の知識を有する者が本発明を容易に実施できるように、本発明の好ましい実施形態を詳細に説明する。ただし、本発明の好ましい実施形態を詳細に説明するにあたって、関連の公知機能又は構成に関する具体的な説明が本発明の要旨を不明にする場合は、その詳細な説明を省略する。
なお、類似の機能及び作用を果たす部分には図面全体にわたって同一の符号を付す。
また、明細書全体にわたって、ある部分が他の部分と「連結」されているというのは、「直接的に連結」されている場合だけでなく、さらに他の素子を介して「間接的に連結」されている場合も含む。そして、ある構成要素を「含む」というのは、特に反対の記載がない限り、他の構成要素を除くのではなく、他の構成要素をさらに含むことがあることを意味する。
以下、図1〜図4cを参照して、本発明の一実施形態による積層セラミックキャパシタ及びその主要製造工程について説明する。
図1は、本発明の一実施形態による積層セラミックキャパシタを示す概略斜視図であり、図2は、図1のA−A’線断面図であり、図3は、図1のB−B’線断面図であり、図4a〜図4cは、本発明の一実施形態による積層セラミックキャパシタの主要製造工程を示す概略断面図である。
本発明の一実施形態による積層セラミックキャパシタは、キャパシタ本体1と外部電極2とを含む。
キャパシタ本体1は、その内部に複数の誘電体層6が積層されており、複数の誘電体層6間に内部電極4が挿入されている。ここで、誘電体層6は、チタン酸バリウム(BaTiO)で形成し、内部電極4は、ニッケル(Ni)又はニッケル合金及び外部電極形成物質を含み、外部電極形成物質を2〜20vol%含む非拡散層4a、及び内部電極4の両側端部の少なくとも一方に形成される、外部電極形成物質の拡散層4bを備える。
外部電極2は、キャパシタ本体1の両側面に形成される。外部電極2は、キャパシタ本体1の外表面に露出した内部電極4に電気的に接続するように形成することによって、外部端子の役割を果たす。ここで、外部電極2は、銅(Cu)及び銅合金で形成する。つまり、外部電極2と接触する拡散層4bは、外部電極2から拡散される外部電極形成物質を含むので、ニッケル銅合金を含む。
本発明の一実施形態による積層セラミックキャパシタは、内部に誘電体層6と内部電極4が交互に積層された有効層20を含み、さらに、有効層20の上面及び下面に誘電体層が積層されて形成された保護層10を含む。
保護層10は、有効層20の上面及び下面に複数の誘電体層を連続的に積層して形成することにより、外部の衝撃などから有効層20を保護する。
有効層20の内部電極4がニッケル(Ni)で形成された場合、その熱膨張係数は約13×10−6/℃であり、セラミックで形成された誘電体層6の熱膨張係数は約8×10−6/℃である。このような誘電体層6と内部電極4間の熱膨張係数の差により、焼成及びリフローソルダなどによる回路基板への実装工程などで熱衝撃が加わった場合、誘電体層6には応力が加わる。従って、熱衝撃時、応力により誘電体層6にクラックが発生することがある。また、外部電極2から内部電極4への拡散が激しい場合も、内部電極4の体積膨張によりクラックが発生することがある。このように発生したクラックからのメッキ液の浸透により、製品の信頼性が低下する恐れがある。
従って、安定した静電容量の確保と熱衝撃及び内部電極4の体積膨張によるクラック発生の防止という面で、内部電極4に、ニッケル(Ni)又はニッケル合金の内部電極形成物質の他に外部電極形成物質を2〜20vol%含む非拡散層4aを形成することによって、焼成後に内部電極4の両側端部の少なくとも一方に外部電極形成物質の拡散層4bが形成されて、外部電極2との接触性が向上する。内部電極形成物質に添加される外部電極形成物質の量は、実験により決定される。
まず、図4aに示すように、バインダー、可塑剤、及び残量の誘電体物質を含むスラリーを成形してキャパシタ本体1の誘電体層6を形成し、誘電体層6に導電性内部電極4を印刷した。ここで、内部電極形成物質は、ニッケル(Ni)に外部電極形成物質である銅(Cu)を添加したものであり、銅含量は、0〜30vol%の範囲で変化させた。次に、印刷された誘電体層6で所定の厚さの積層体を製作した。ここで、誘電体層6の積層数は、50〜1000層にした。
次に、図4bに示すように、一定温度で加圧した。ここでは、並んで印刷された内部電極4間の空いた空間と誘電体層6が交互に積層される形状を有して累積段差量が大きい積層セラミックキャパシタのW断面を例とした。積層セラミックキャパシタのL断面は、並んで印刷された内部電極4間の空いた空間上に、W断面と同様に誘電体層6が積層されるが、その誘電体層6上には、再び並んで印刷された内部電極4間の空いた空間が位置するのではなく、W断面とは異なり、内部電極4が印刷されている。従って、W断面がL断面に比べて相対的にさらに大きい累積段差量を有するので、加圧時、並んで印刷された内部電極4間の誘電体層6が多く陥没する。
次に、図4cに示すように、積層セラミックキャパシタの陥没した部分を切断して個別の積層セラミックキャパシタを形成した。
次に、銅を含む外部電極2を取り付け、焼成及びメッキ工程を行うことにより、図1のような積層セラミックキャパシタを完成した。
Figure 0005220837
Figure 0005220837
表1は、本発明による積層セラミックキャパシタの外部電極形成物質である銅を5vol%添加して内部電極4を形成し、キャパシタ本体1の外側端部に外部電極形成物質である銅ペーストを塗布した後、焼成条件を変化させて形成した積層セラミックキャパシタにおいて、積層セラミックキャパシタの静電容量、熱衝撃、並びに拡散によるクラック発生数及び信頼性に関する実験結果を拡散層4bの深さ別に示す。ここで、クラック発生数は、10個の内部電極4が見える倍率でのEPMA分析結果を基準に評価したものである。
表1から分かるように、拡散層4bの深さが1μm未満の場合も、拡散によるクラック発生や信頼性の問題は発生せず、拡散層4bの深さが1μmの場合は、クラック発生や信頼性の問題が発生しないだけでなく、静電容量低下の問題も発生しなかった。また、拡散層4bの深さが16μmの場合までクラック発生や信頼性の問題が発生しなかったことが分かる。
表2は、内部電極4に添加される外部電極形成物質である銅の含量(vol%)を変化させて内部電極4を形成し、キャパシタ本体1の外側端部に外部電極形成物質である銅ペーストを塗布した後、785℃で40分間焼成して形成した積層セラミックキャパシタにおいて、積層セラミックキャパシタの静電容量、熱衝撃、並びに拡散によるクラック発生数及び信頼性に関する実験結果を示す。
表2から分かるように、内部電極4に添加される外部電極形成物質である銅の含量が2vol%未満の場合は、拡散によるクラック及び信頼性の改善効果がなく、銅含量が20vol%を超える場合は、クラック発生や信頼性の問題は発生しなかったが、内部電極接続性の低下、すなわち接続切断現象により静電容量が低下する問題が発生した。
つまり、本発明の実施形態により内部電極4に外部電極形成物質を2〜20vol%添加すると、拡散層の深さが16μm以下の場合までクラック発生や信頼性の問題が発生しないことが分かる。
本発明によれば、安定して静電容量を確保するとともに電極物質の拡散によるクラックを防止することのできる積層セラミックキャパシタ及びその製造方法が提供される。
本発明においては、内部電極と外部電極の界面の接触性を向上させることにより、外部電極から内部電極への拡散によるクラック及びデラミネーションを防止することができる。
また、本発明においては、外部電極から内部電極への拡散層の深さに応じた静電容量、クラックの発生と信頼性間の相関関係を解明し、適切な拡散層の深さ制御により、超大容量かつ高積層数を有する積層セラミックキャパシタの信頼性を向上させることができる。
本発明は、前述した実施形態及び添付された図面により限定されるものではない。本発明の技術的思想から外れない範囲内で本発明による構成要素の置換、変形、及び変更が可能であることは、本発明の属する技術の分野における通常の知識を有する者にとって自明である。
1 キャパシタ本体
2 外部電極
4 内部電極
4a 非拡散層
4b 拡散層
6 誘電体層
10 保護層
20 有効層

Claims (11)

  1. 内部電極形成物質を含む内部電極及び誘電体層が交互に積層されたキャパシタ本体と、
    前記キャパシタ本体の外部表面に形成されて前記内部電極に電気的に接続され、外部電極形成物質を含む外部電極とを含み、
    前記内部電極は、前記外部電極形成物質を2〜20vol%含む非拡散層、及び前記非拡散層の両側端部の少なくとも一方の端部に形成される、前記外部電極形成物質の拡散層を備えることを特徴とする積層セラミックキャパシタ。
  2. 前記非拡散層は、ニッケル又はニッケル合金及び前記外部電極形成物質を含むことを特徴とする請求項1に記載の積層セラミックキャパシタ。
  3. 前記外部電極形成物質は、銅又は銅合金を含むことを特徴とする請求項1に記載の積層セラミックキャパシタ。
  4. 前記拡散層は、ニッケル銅合金を含むことを特徴とする請求項1に記載の積層セラミックキャパシタ。
  5. 前記誘電体層の積層数が50〜1000であることを特徴とする請求項1に記載の積層セラミックキャパシタ。
  6. 内部電極形成物質を含む内部電極及び誘電体層を交互に積層してキャパシタ本体を形成する段階と、
    前記キャパシタ本体の上面及び下面の少なくとも一面に誘電体形成物質を含む保護層を形成する段階と、
    前記キャパシタ本体を加圧する段階と、
    前記キャパシタ本体を焼成する段階とを含み、
    前記内部電極は、前記外部電極形成物質を2〜20vol%含む非拡散層、及び前記非拡散層の両側端部の少なくとも一方の端部に形成される、前記外部電極形成物質の拡散層を備えることを特徴とする積層セラミックキャパシタの製造方法。
  7. 前記非拡散層は、ニッケル又はニッケル合金及び前記外部電極形成物質からなることを特徴とする請求項6に記載の積層セラミックキャパシタの製造方法。
  8. 前記外部電極形成物質は、銅又は銅合金からなることを特徴とする請求項6に記載の積層セラミックキャパシタの製造方法。
  9. 前記拡散層は、ニッケル銅合金からなることを特徴とする請求項6に記載の積層セラミックキャパシタの製造方法。
  10. 前記加圧段階と前記焼成段階との間に、個別単位を形成するように前記キャパシタ本体を切断する段階をさらに含むことを特徴とする請求項6に記載の積層セラミックキャパシタの製造方法。
  11. 前記誘電体層の積層数が50〜1000であることを特徴とする請求項6に記載の積層セラミックキャパシタの製造方法。
JP2010285606A 2009-12-22 2010-12-22 積層セラミックキャパシタ及びその製造方法 Expired - Fee Related JP5220837B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2009-0129304 2009-12-22
KR1020090129304A KR101060824B1 (ko) 2009-12-22 2009-12-22 적층 세라믹 커패시터 및 그 제조방법

Publications (2)

Publication Number Publication Date
JP2011135082A JP2011135082A (ja) 2011-07-07
JP5220837B2 true JP5220837B2 (ja) 2013-06-26

Family

ID=44150740

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010285606A Expired - Fee Related JP5220837B2 (ja) 2009-12-22 2010-12-22 積層セラミックキャパシタ及びその製造方法

Country Status (3)

Country Link
US (2) US20110149471A1 (ja)
JP (1) JP5220837B2 (ja)
KR (1) KR101060824B1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101771724B1 (ko) * 2012-04-18 2017-08-25 삼성전기주식회사 적층 세라믹 전자부품 및 이의 제조방법
KR102061502B1 (ko) * 2013-03-19 2020-01-02 삼성전기주식회사 적층 세라믹 전자부품 및 이의 제조방법
CN105144323B (zh) * 2013-04-25 2018-07-17 株式会社村田制作所 层叠陶瓷电容器以及其制造方法
KR101496816B1 (ko) * 2013-04-26 2015-02-27 삼성전기주식회사 적층 세라믹 전자 부품 및 그 실장 기판
JP6513328B2 (ja) * 2013-07-10 2019-05-15 太陽誘電株式会社 積層セラミックコンデンサ
JP2018037473A (ja) * 2016-08-30 2018-03-08 株式会社村田製作所 積層セラミックコンデンサ
JP7427460B2 (ja) * 2019-04-22 2024-02-05 太陽誘電株式会社 セラミック電子部品、回路基板、およびセラミック電子部品の製造方法
KR20230098986A (ko) * 2021-12-27 2023-07-04 삼성전기주식회사 적층형 커패시터

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2990819B2 (ja) * 1991-02-16 1999-12-13 株式会社村田製作所 粒界絶縁型半導体磁器積層コンデンサ
JPH08102426A (ja) * 1994-09-30 1996-04-16 Taiyo Yuden Co Ltd 磁器コンデンサ及びその製造方法
JP2001307947A (ja) * 2000-04-25 2001-11-02 Tdk Corp 積層チップ部品及びその製造方法
JP4081987B2 (ja) * 2000-05-30 2008-04-30 株式会社村田製作所 金属粉末の製造方法,金属粉末,これを用いた導電性ペーストならびにこれを用いた積層セラミック電子部品
US7177137B2 (en) * 2002-04-15 2007-02-13 Avx Corporation Plated terminations
US7576968B2 (en) * 2002-04-15 2009-08-18 Avx Corporation Plated terminations and method of forming using electrolytic plating
JP4765321B2 (ja) * 2005-01-21 2011-09-07 株式会社村田製作所 導電性ペースト
JP4635928B2 (ja) * 2006-03-27 2011-02-23 Tdk株式会社 積層型電子部品およびその製造方法
JP4782598B2 (ja) * 2006-03-28 2011-09-28 京セラ株式会社 積層セラミックコンデンサ
JP4936825B2 (ja) * 2006-08-02 2012-05-23 太陽誘電株式会社 積層セラミックコンデンサ
JP5127703B2 (ja) * 2006-11-15 2013-01-23 株式会社村田製作所 積層型電子部品およびその製造方法
JP5289794B2 (ja) * 2007-03-28 2013-09-11 株式会社村田製作所 積層型電子部品およびその製造方法
JP4933968B2 (ja) * 2007-07-04 2012-05-16 Tdk株式会社 セラミック電子部品
JP2010129621A (ja) * 2008-11-26 2010-06-10 Murata Mfg Co Ltd 積層セラミック電子部品およびその製造方法

Also Published As

Publication number Publication date
KR20110072397A (ko) 2011-06-29
JP2011135082A (ja) 2011-07-07
KR101060824B1 (ko) 2011-08-30
US20150179340A1 (en) 2015-06-25
US20110149471A1 (en) 2011-06-23

Similar Documents

Publication Publication Date Title
JP5301524B2 (ja) 積層セラミックキャパシタ及びその製造方法
US8390983B2 (en) Multilayer ceramic capacitor
US8345405B2 (en) Multilayer ceramic capacitor
JP5220837B2 (ja) 積層セラミックキャパシタ及びその製造方法
KR102145315B1 (ko) 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 실장 기판
KR102150558B1 (ko) 적층 세라믹 전자 부품 및 그 제조 방법
CN104658756B (zh) 多层陶瓷电子组件和其上安装有多层陶瓷电子组件的板
US8248752B2 (en) Multilayer ceramic capacitor
JP6278595B2 (ja) 積層セラミック電子部品及びその製造方法
KR102004773B1 (ko) 적층 세라믹 전자부품 및 적층 세라믹 전자부품의 실장 기판
JP5676536B2 (ja) 積層セラミック電子部品及びその製造方法
JP5777179B2 (ja) 基板内蔵用積層セラミック電子部品及び積層セラミック電子部品内蔵型印刷回路基板
US20110141658A1 (en) Multilayer ceramic capacitor
KR101719838B1 (ko) 도전성 수지 조성물 및 이를 포함하는 적층 세라믹 전자 부품
JP2012099786A (ja) 積層型セラミックキャパシタ及びその製造方法
KR101489815B1 (ko) 적층 세라믹 커패시터
KR101751058B1 (ko) 적층 세라믹 캐패시터 및 그 제조 방법
KR102089697B1 (ko) 외부전극용 페이스트, 적층 세라믹 전자부품 및 그 제조방법
JP2011135036A (ja) 積層セラミックキャパシタ及びその製造方法
KR101496813B1 (ko) 적층 세라믹 커패시터 및 그 실장 기판과 제조 방법
KR101101612B1 (ko) 적층 세라믹 커패시터
KR101973441B1 (ko) 적층 세라믹 커패시터 및 그 제조방법
KR102057913B1 (ko) 적층 세라믹 전자 부품 및 그 제조 방법
KR102067178B1 (ko) 적층 세라믹 전자 부품 및 그 실장 기판
KR102048102B1 (ko) 적층 세라믹 전자부품

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120823

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120904

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130219

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130306

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160315

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees