Nothing Special   »   [go: up one dir, main page]

JP5205066B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP5205066B2
JP5205066B2 JP2008009023A JP2008009023A JP5205066B2 JP 5205066 B2 JP5205066 B2 JP 5205066B2 JP 2008009023 A JP2008009023 A JP 2008009023A JP 2008009023 A JP2008009023 A JP 2008009023A JP 5205066 B2 JP5205066 B2 JP 5205066B2
Authority
JP
Japan
Prior art keywords
wiring
wiring layer
pad
conductor pattern
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008009023A
Other languages
English (en)
Other versions
JP2009170763A (ja
Inventor
健志 古澤
隆夫 鴨島
優次 網代
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2008009023A priority Critical patent/JP5205066B2/ja
Priority to US12/350,268 priority patent/US20090184424A1/en
Publication of JP2009170763A publication Critical patent/JP2009170763A/ja
Priority to US13/874,347 priority patent/US20130241067A1/en
Application granted granted Critical
Publication of JP5205066B2 publication Critical patent/JP5205066B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/562Protection against mechanical damage
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/03Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02123Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body inside the bonding area
    • H01L2224/02125Reinforcing structures
    • H01L2224/02126Collar structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165Reinforcing structures
    • H01L2224/02166Collar structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/023Redistribution layers [RDL] for bonding areas
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/03Manufacturing methods
    • H01L2224/039Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/0392Methods of manufacturing bonding areas involving a specific sequence of method steps specifically adapted to include a probing step
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05073Single internal layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05075Plural internal layers
    • H01L2224/0508Plural internal layers being stacked
    • H01L2224/05085Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089Disposition of the additional element
    • H01L2224/05093Disposition of the additional element of a plurality of vias
    • H01L2224/05095Disposition of the additional element of a plurality of vias at the periphery of the internal layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166Titanium [Ti] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/05186Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2224/05187Ceramics, e.g. crystalline carbides, nitrides or oxides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05541Structure
    • H01L2224/05548Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05552Shape in top view
    • H01L2224/05553Shape in top view being rectangular
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624Aluminium [Al] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/4501Shape
    • H01L2224/45012Cross-sectional shape
    • H01L2224/45015Cross-sectional shape being circular
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01004Beryllium [Be]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01014Silicon [Si]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01015Phosphorus [P]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01019Potassium [K]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01022Titanium [Ti]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01046Palladium [Pd]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01047Silver [Ag]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0105Tin [Sn]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01073Tantalum [Ta]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01074Tungsten [W]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049Nitrides composed of metals from groups of the periodic table
    • H01L2924/04944th Group
    • H01L2924/04941TiN
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049Nitrides composed of metals from groups of the periodic table
    • H01L2924/04955th Group
    • H01L2924/04953TaN
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049Nitrides composed of metals from groups of the periodic table
    • H01L2924/050414th Group
    • H01L2924/05042Si3N4
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/146Mixed devices
    • H01L2924/1461MEMS
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20Parameters
    • H01L2924/207Diameter ranges
    • H01L2924/20753Diameter ranges larger or equal to 30 microns less than 40 microns
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/30105Capacitance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Description

本発明は、半導体装置およびその製造技術に関し、特に、半導体装置の外部端子に加わる外力により外部端子下の絶縁膜にクラックが生じるのを抑制または防止する技術に関するものである。
半導体装置の製造工程では、半導体ウエハに形成された半導体チップの外部端子であるボンディングパッド(以下、単にパッドという)にプローブ(探針)を当てて半導体装置の電気的特性を検査するプローブ検査工程があるが、その際にパッドに加わる外力(衝撃)によりパッド下の絶縁膜にクラックが生じ、半導体装置の信頼性が低下する問題がある。
特開2005−50963号公報(特許文献1)には、ボンディングパッド直下に、アルミニウム配線層を用いて応力緩衝層を形成する構成が開示されている。
また、上記のようなパッド下のクラックを抑制または防止する技術として、例えば特開2005−109491号公報(特許文献2)には、接触パッドの下に高融点金属で形成された補強層を設け、さらにその下に、パッドと同程度の大きさの銅またはアルミニウムにより形成される第1の金属層を設ける構成が開示されている。補強層としては、一定間隔で並んで配置された複数の高融点金属や、格子状パターンの高融点金属を用いる構成が開示されている。
また、例えば特開2003−324122号公報(特許文献3)には、ボンディングパッド下の層間絶縁膜中にタングステンまたはタングステン合金からなるパッドと同程度の大きさで厚さ1μmの補強層を埋設する構成が開示されている。
また、例えば特開2002−324797号公報(特許文献4)には、第1パッド上に接触した状態で高融点金属層を設け、さらにその上に接触した状態で第2パッドを設ける構成が開示されている。この高融点金属層は、第1パッド上の絶縁膜に形成されたパッド開口部内に埋め込められ、第1パッドおよび第2パッドに接触した状態で設けられている。第1パッドは、第2パッドと同程度の大きさである。
また、例えば特開平10−199925号公報(特許文献5)には、パッド下の絶縁層にタングステン構造物を埋設した構成が開示されている。この特許文献5には、一定間隔で並んで配置された複数のタングステン構造物をパッドの下面に接触させた状態で設ける構成やパッド直下の配線層にパッドとは接触しない状態でタングステン構造物を設ける構成が開示されている。
また、例えば特開2003−68740号公報(特許文献6)には、パッドと、その直下の配線層の配線との間にタングステンにより形成される断面凹状の積層膜を上記パッドおよび上記配線に接触した状態で設ける構成が開示されている。タングステン及びその直下の配線層は、パッドと同程度の大きさである。
特開2005−50963号公報 特開2005−109491号公報 特開2003−324122号公報 特開2002−324797号公報 特開平10−199925号公報 特開2003−68740号公報
ところで、近年は、半導体チップの面積削減のため、パッドの下方にも素子や配線を配置するようになってきている。このため、如何にしてパッド下の絶縁膜にクラックが生じないようにするかが重要な課題となっている。したがって、パッドの下方に素子等を配置する場合は、特に、上記の特許文献1〜6のように、パッドの直下に配線層と同じ材料で応力緩衝層を形成したり、SiOより弾性率が高くかつ塑性変形しにくいタングステンや高融点金属で補強したりする必要性が高くなっている。
しかし、本発明者の検討によれば、特許文献1のように、配線層と同じ金属(アルミや銅)でパッドの直下に応力緩衝層を形成すると、パッドにプローブを当てた時の衝撃により、応力緩衝層が塑性変形し、これが原因で配線層中の絶縁膜にクラックが生じて下層に伝播する問題があることを見出した。さらに、特許文献2〜6のように、タングステンや高融点金属の補強層として用いても、以下のような問題点があることを見出した。第一に、特許文献2,4,6のように、タングステンや高融点金属の直下に配線層(アルミや銅)が接している構造では、その配線層の塑性変形により、タングステンや高融点金属にクラックが生じ、それが下層に伝播する。直下の配線層の幅が広いほど塑性変形は大きく、パッドと同程度の大きさ(30〜100μm)ではクラックが特に顕著となる。第二に、特許文献2,5にように、タングステンのある部分とない部分があると、その界面にクラックが発生して下層に伝播する。第三に、特許文献3のように、応力の高いタングステンを厚く形成すると、その応力自体でタングステンが剥離する。
一方、パッド下を含むチップ内の全領域では、各配線層の配線パターンの密度が低い部分に、配線材料で形成されたダミーパターンを配置して、パターン占有率をある程度以上に調整するのが一般的である。これは、占有率が低い領域があると、CMP工程で高低差が生じ、それより上層でリソグラフィのフォーカスずれが発生するためである。
パッド直下に素子や配線を配置しない場合、上記目的によりパッド直下にもダミーパターンを設置することが考えられる。しかし、本発明者の検討によれば、パッド直下にもダミーパターンがあると、パッドにプローブを当てた時の衝撃により、ダミーパターン(配線材料)が塑性変形して絶縁膜にクラックが生じて下層に伝播する問題があることを見出した。
上記のように配線層中の絶縁膜にクラックが存在すると、そこから水分が侵入し、デバイスや配線の信頼性を低下させる問題がある。さらに、パッケージ後の熱ストレスにより、ワイヤボンドやバンプが力を受け、上記クラック部分を起点としてパッド部が剥離して断線を生じる問題がある。
このようなクラックや剥離の問題は、特に、配線層の絶縁膜として機械的強度の弱い低誘電率膜(Low−k膜)を用いると、顕著になる。
一方、上記クラックを抑制または防止する方法として、プローブ検査工程時におけるプローブの針圧を下げる方法があるが、針圧を下げると、プローブとパッドとの接触抵抗が大きくなり、半導体装置の電気的特性を正確に測定することができなくなる結果、半導体装置の信頼性が低下するという問題がある。
本発明の目的は、半導体装置の外部端子に加わる外力により外部端子下の絶縁膜にクラックが生じるのを抑制または防止することのできる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、一実施の形態の概要を簡単に説明すれば、次のとおりである。
すなわち、本実施の形態は、半導体基板の主面上に形成された複数の配線層のうちの最上の配線層の直下の配線層において、前記最上の配線層に形成された外部端子の第1領域の直下には導体パターンが形成されておらず、前記外部端子の第1領域の直下以外には導体パターンが形成されているものである。
また、本願において開示される発明のうち、他の一実施の形態の概要を簡単に説明すれば、次のとおりである。
すなわち、本実施の形態は、半導体基板の主面上に形成された複数の配線層のうちの最上の配線層に形成された外部端子の第1領域の直下において、前記外部端子の下面には、高融点金属、高融点金属窒化物またはこれらの積層体により形成された断面凹状の導体パターンが前記外部端子の下面に接触した状態で、かつ、前記外部端子の第1領域内において境界を有しないようにパターン形成されており、前記最上の配線層の直下の配線層において、前記外部端子の第1領域および前記断面凹状の導体パターンの直下には導体パターンが存在しないものである。
本願において開示される発明のうち、一実施の形態によって得られる効果を簡単に説明すれば以下のとおりである。
すなわち、半導体装置の外部端子に加わる外力により外部端子の下方の絶縁膜にクラックが生じるのを抑制または防止することができる。
以下の実施の形態において、要素の数等(個数、数値、量、範囲等を含む)に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。さらに、以下の実施の形態において、その構成要素(要素ステップ等も含む)は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。また、本実施の形態を説明するための全図において同一機能を有するものは同一の符号を付すようにし、その繰り返しの説明は可能な限り省略するようにしている。
また、本実施の形態においては、外部端子を例示するボンディングパッドを単にパッドという。また、本実施の形態で言う高融点金属は、銅よりも融点の高い金属を言う。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。
(実施の形態1)
図1は本実施の形態1の半導体装置の半導体チップの要部平面図、図2の左側は図1の半導体チップの内部領域のY1−Y1線の断面図、図2の右側は図1の半導体チップのパッド配置領域のX1−X1線の断面図、図3は図2の破線A内の配線層の拡大断面図、図4は図2の破線B内の配線層の拡大断面図である。なお、図1の符号Xは第1方向、符号Yは第1方向Xに直交する第2方向を示している。
半導体チップを構成する半導体基板(以下、単に基板という)1は、例えばp型のシリコン(Si)単結晶により形成されている。この基板1の主面(第1主面)には、例えば溝型の分離部2が形成されている。この溝型の分離部2は、基板1の主面に掘られた溝内に、例えば酸化シリコン(SiO等)のような絶縁膜が埋め込まれることにより形成されている。
この分離部2に囲まれた活性領域には、例えばMOS・FET(Metal Oxide Semiconductor・Field Effect Transistor)に代表される電界効果トランジスタ(以下、MIS・FET(Metal Insulator Semiconductor・FET)という)Qのような集積回路素子が形成されている。
MIS・FETQは、基板1の主面に形成されたソースおよびドレイン用の一対の半導体領域と、その一対の半導体領域間であって基板1の主面上に形成されたゲート絶縁膜と、そのゲート絶縁膜上に形成されたゲート電極とを有している。本実施の形態1においては、図2に示すように、半導体チップの内部領域は勿論のこと、パッド配置領域(パッドPDの直下)にも複数のMIS・FETQが配置されている場合が例示されている。
この基板1の主面上には、例えば7層の配線層が形成されている。この配線層は、最下の配線層MLと、その上層の第1配線層M1から第5配線層M5(中間配線層)と、さらにその上層の最上の配線層MHとを有している。この配線層の数はこれに限定されるものではなく種々変更可能である。
最下の配線層MLは、絶縁膜3A,4A,3Bと、最下配線(導体パターン)5Aと、プラグ(接続部)6Aとを有している。
絶縁膜3A,4A,3Bは、基板1の主面上に下層から順に堆積されている。絶縁膜3A,3Bは、例えば酸化シリコンによって形成されており、導体パターン(配線、プラグおよびダミー配線)間を絶縁する機能を有している。これら絶縁膜3A,3Bよりも薄い絶縁膜4Aは、例えば炭窒化シリコン(SiCN)によって形成されており、導体パターン(配線、プラグおよびダミー配線)間を絶縁する機能およびエッチングストッパとしての機能を有している。
最下配線5Aは、絶縁膜3B,4Aに形成された配線溝内に導体膜が埋め込まれることで形成されている(埋込配線またはダマシン配線)。最下配線5Aを形成する導体膜は、主配線部材と、バリアメタル膜とを有している。この主配線部材は、例えば銅(Cu)のような金属により形成されている。この主配線部材には、マイグレーション対策のために、例えばアルミニウム、銀(Ag)または錫(Sn)が添加される場合もある。バリアメタル膜は、主配線部材と、その外周(側面側および底面側)の絶縁膜との間に、その各々の部材に接した状態で設けられている。このバリアメタル膜は、主配線部材の銅の拡散を抑制または防止する機能、配線と絶縁膜との密着性を向上させる機能を有している。また、バリアメタル膜は、その厚さが主配線部材よりも薄く形成されており、例えば窒化タンタル(TaN)膜とその上のタンタル(Ta)膜との積層膜により形成されている。窒化タンタル膜は絶縁膜に接し、タンタル膜は主配線部材と接している。
プラグ6Aは、絶縁膜3Aに形成されたコンタクトホール内に導体膜が埋め込まれることで形成されている。プラグ6Aを形成する導体膜は、主配線部材と、バリアメタル膜とを有している。この主配線部材は、例えばタングステン(W)のような高融点金属により形成されている。バリアメタルは、主配線部材と、その外周(側面側および底面側)の絶縁膜との間に、その各々の部材に接した状態で設けられている。このバリアメタル膜は、タングステンの成長のきっかけとなる機能、配線と絶縁膜との密着性を向上させる機能を有している。また、バリアメタル膜は、その厚さが主配線部材よりも薄く形成されており、例えば窒化チタン(TiN)膜により形成されている。
上記最下配線5Aは、プラグ6Aを通じてMIS・FETQのソース・ドレイン用の半導体領域に電気的に接続されている。
第1配線層M1は、絶縁膜4B,3C,3Dと、第1配線(導体パターン)5Bとを有している。
第1配線層M1の絶縁膜4B,3C,3Dは、絶縁膜3B上に下層から順に堆積されている。絶縁膜3Cは単層膜によって形成され、また、絶縁膜3Dは、図3に示すように、絶縁膜3D1と、その上の絶縁膜3D2との積層膜によって形成されている。絶縁膜3C,3Dは、導体パターン(配線、プラグおよびダミー配線)間を絶縁する機能を有している。
上記絶縁膜3C,3D1は、低誘電率膜(Low−k膜)により形成されている。本実施の形態において、低誘電率膜は、その比誘電率が酸化シリコン(SiO)の比誘電率(=3.8〜4.3)よりも低い絶縁膜をいい、特に、比誘電率が3.3よりも低い絶縁膜をいう。絶縁膜3C,3D1の具体的な材料としては、例えば炭素含有の酸化シリコン(SiOC(比誘電率=2.0〜3.2))、SILK(登録商標)(比誘電率=2.7)、FLARE(登録商標)(比誘電率=2.8)、メチル基含有の酸化シリコン(MSQ:methylsilsesquioxane)、ポーラスMSQがある。
上記絶縁膜3D2は、例えば酸化シリコン(SiOに代表されるSiO)またはSiOC(炭素含有の酸化シリコン)によって形成されているが、SiOCの場合には、上記絶縁膜3D1の誘電率と同じかそれ以上の誘電率を有するSiOC膜が使用される。この絶縁膜3D2は、埋込配線(ダマシン配線)形成時において上記低誘電率膜(絶縁膜3D1,3C)が脆弱な場合にそれを保護する機能および低誘電率膜(絶縁膜3D1,3C)を含む配線層における機械的な強度を向上させる機能を有している。
これら絶縁膜3C,3Dよりも薄い絶縁膜4Bは、導体パターン(配線、プラグおよびダミー配線)間を絶縁する機能およびエッチングストッパとしての機能を有している。絶縁膜4Bは、例えばSiCN(炭窒化シリコン)によって形成されている。
第1配線5Bは、絶縁膜3Dに形成された配線溝内およびその配線溝の底部の絶縁膜3C,4Bに形成されたスルーホール内に導体膜が埋め込まれることで形成されている(埋込配線またはデュアルダマシン配線)。すなわち、第1配線5Bは、配線溝内に形成される配線部分(導体パターン)と、スルーホール内に形成されるプラグ部分(接続部)とが一体形成されている。第1配線5Bを形成する導体膜は、図3に示すように、主配線部材MM1と、バリアメタル膜BM1とを有している。
この主配線部材MM1は、例えば銅(Cu)のような金属により形成されている。この主配線部材MM1には、マイグレーション対策のために、例えばアルミニウム、銀(Ag)または錫(Sn)が添加される場合もある。
バリアメタル膜BM1は、主配線部材MM1と、その外周(側面側および底面側)の絶縁膜との間に、その各々の部材に接した状態で設けられている。このバリアメタル膜BM1は、主配線部材MM1の銅の拡散を抑制または防止する機能、配線と絶縁膜との密着性を向上させる機能を有している。また、バリアメタル膜BM1は、その厚さが主配線部材MM1よりも薄く形成されており、例えば窒化タンタル(TaN)膜とその上のタンタル(Ta)膜との積層膜により形成されている。窒化タンタル膜は絶縁膜に接し、タンタル膜は主配線部材MM1と接している。
第1配線5Bは、そのプラグ部分を通じて上記最下配線5Aに電気的に接続されている。
なお、第1配線5Bの幅(短方向長さ)、厚さ、ピッチおよび隣接間隔は、最下配線5Aの幅(短方向長さ)、厚さ、ピッチおよび隣接間隔よりも大きい。
第2配線層M2は、絶縁膜4D,3C,3Dと、第2配線(導体パターン)5Cとを有している。
第2配線層M2の絶縁膜4D,3C,3Dは、第1配線層M1の絶縁膜3D上に下層から順に堆積されている。第2配線層M2の絶縁膜3C,3Dの構成および機能は、上記第1配線層M1の絶縁膜3C,3Dの構成および機能と同じである(図3参照)。
第2配線層M2の絶縁膜3C,3Dよりも薄い絶縁膜4Dは、導体パターン(配線、プラグおよびダミー配線)間を絶縁する機能およびエッチングストッパとしての機能を有している。第2配線層M2の絶縁膜4Dは、例えばSiCN(炭窒化シリコン)によって形成されている。
第2配線5Cは、絶縁膜3Dに形成された配線溝内およびその配線溝の底部の絶縁膜3C,4Dに形成されたスルーホール内に導体膜が埋め込まれることで形成されている(埋込配線またはデュアルダマシン配線)。すなわち、第2配線5Cは、配線溝内に形成される配線部分(導体パターン)と、スルーホール内に形成されるプラグ部分(接続部)とが一体形成されている。第2配線5Cの材料構成は、上記第1配線5Bと同じである(図3参照)。第2配線5Cは、そのプラグ部分を通じて第1配線5Bに電気的に接続されている。
第3配線層M3の構成は、第2配線層M2の構成と同じである。第3配線層M3の第3配線5Dの構成は、上記第2配線5Cと同じである(図3参照)。第1配線層M1から第3配線層M3の配線(第1配線5Bから第3配線5D)の寸法(幅(短方向寸法)、厚さ、ピッチおよび隣接間隔)は、互いに等しい。第1配線5B、第2配線5Cおよび第3配線5Dの幅および隣接間隔は、例えば100nm程度、厚さは、例えば200nm程度である。
上記の例では、第1配線層M1から第3配線層M3の絶縁膜3C,3D1,3D2を、互いに異なる膜で形成した場合について説明した。この場合、例えば、絶縁膜3Cを上記MSQ(例えば比誘電率=2.5程度)により形成し、絶縁膜3D1を上記SILK(登録商標)(比誘電率=2.7程度)により形成し、絶縁膜3D2をSiOC膜(例えば比誘電率=3.0程度)により形成することができる。
他の形態として、第1配線層M1から第3配線層M3の絶縁膜3C,3D1,3D2において、絶縁膜3C,3D1全体を同じ低誘電率膜(1つの低誘電率膜)で形成することもできる。この場合、例えば、絶縁膜3D2をSiOC膜(例えば比誘電率=3.0程度)により形成し、絶縁膜3C,3D1全体を、絶縁膜3D2よりも低い誘電率を有する他のSiOC膜(例えば比誘電率=2.5程度)により形成することができる。
更に他の形態として、第1配線層M1から第3配線層M3の絶縁膜3C,3D1,3D2において、絶縁膜3C,3D1,3D2全体を同じ低誘電率膜(1つの低誘電率膜)で形成することもできる。この場合には、低誘電率膜として、CMP耐性が比較的高い膜を用いれば、より好ましい。例えば、絶縁膜3C,3D1,3D2全体を、SiOC膜(例えば比誘電率=3.0程度)により形成することができる。
第4配線層M4は、絶縁膜4D,3C,3Dと、第4配線(導体パターン)5Eとを有している。
第4配線層M4の絶縁膜4D,3C,3Dは、第3配線層M3の絶縁膜3D上に下層から順に堆積されている。第4配線層M4の絶縁膜3C,3Dは、上記第1配線層M1〜第3配線層M3の絶縁膜3C,3Dとは異なり、例えば酸化シリコンの単体膜により形成されている。すなわち、第4配線層M4の絶縁膜3C,3Dは、低誘電率膜を有していない(図4参照)。また、第4配線層M4および第5配線層M5のそれぞれにおいて、絶縁膜3C,3D全体を、同じ膜(1つの膜)で形成することもできる。
第4配線層M4の絶縁膜3C,3Dよりも薄い絶縁膜4Dは、導体パターン(配線、プラグおよびダミー配線)間を絶縁する機能およびエッチングストッパとしての機能を有している。第4配線層M4の絶縁膜4Dは、例えばSiCN(炭窒化シリコン)によって形成されている。
第4配線層M4の第4配線5Eの構成(寸法を除く)は、第3配線層M3の第3配線5Dと同じである(埋込配線またはデュアルダマシン配線)。第4配線5Eは、そのプラグ部分を通じて第3配線5Dに電気的に接続されている。
第4配線5Eの寸法(幅(短方向寸法)、厚さ、ピッチおよび隣接間隔)は、第1配線層M1から第3配線層M3の第1配線5B、第2配線5Cおよび第3配線5Dの寸法(幅(短方向寸法)、厚さ、ピッチおよび隣接間隔)よりも大きい。第4配線5Eの幅および隣接間隔は、例えば200nm程度、厚さは、例えば400nm程度である。
第5配線層M5の構成(寸法を除く)は、第4配線層M4の構成と同じである。第5配線層M5の第5配線5Fの構成は、上記第4配線5Eと同じである(図4参照)。第5配線層M5の第5配線5Fの寸法(幅(短方向寸法)、厚さ、ピッチおよび隣接間隔)は、第4配線層M4の第4配線5Eの寸法(幅(短方向寸法)、厚さ、ピッチおよび隣接間隔)よりも大きい。第5配線5Fの幅および隣接間隔は、例えば400nm程度、厚さは、例えば800nm程度である。
上記の例では、第5配線層M5の絶縁膜3C,3Dを酸化シリコンの単体膜で形成した場合について説明したが、第5配線層M5の絶縁膜3C,3Dの一方または両方に、フッ素含有の酸化シリコン(FSG:Fluorinated Silicate Glass=SiOF)を用いることもできる。このフッ素含有の酸化シリコンの比誘電率は3.3よりも大きく、例えば3.6〜3.8程度である。また、第5配線層M5において、絶縁膜3C,3D全体を同じ膜(1つの膜)で形成することもでき、この場合、酸化シリコン膜またはフッ素含有の酸化シリコン膜を用いることができる。
また、上記の例では、第4配線層M4の絶縁膜3C,3Dを酸化シリコンの単体膜で形成した場合について説明したが、第4配線層M4の絶縁膜3C,3Dの一方または両方に、上記フッ素含有の酸化シリコンを用いることもできる。また、第4配線層M4において、絶縁膜3C,3D全体を同じ膜(1つの膜)で形成することもできる。また、第4配線層M4の絶縁膜3C,3Dの膜構成を、第1配線層M1から第3配線層M3の絶縁膜3C,3Dの膜構成と同様の膜構成(低誘電率膜を用いた膜構成)とすることもできる。
最上の配線層MHは、絶縁膜4D,3E,3Fと、最上配線(導体パターン)5Gと、パッドPDと、プラグ(接続部)6Cとを有している。
絶縁膜4D,3E,3Fは、第5配線層M5の絶縁膜3D上に下層から順に堆積されている。最上の配線層MHの絶縁膜4Dの構成および機能は、第2配線層M2から第5配線層M5の絶縁膜4Dの構成および機能と同じである。絶縁膜3Eは、例えば酸化シリコンによって形成されており、導体パターン(配線、プラグおよびダミー配線)間を絶縁する機能を有している。
絶縁膜3Fは、例えば酸化シリコン膜と、その上に堆積された窒化シリコン膜と、さらにその上に堆積されたポリイミド樹脂膜との積層体により形成されており、導体パターン(配線、プラグおよびダミー配線)間を絶縁する機能および表面保護膜としての機能を有している。この絶縁膜3Fにより最上配線5Gの表面およびパッドPDの表面一部が覆われている。図1に示されるパッドPDの縦および横の寸法W1,L1は、例えば30〜100μm程度(すなわち概ね30μm≦W1≦100μm,30μm≦L1≦100μm)である。
この絶縁膜3Fには、パッドPDの上面一部が露出するような開口部Sが形成されている。このパッドPDの上面において開口部Sから露出する領域は、例えばボンディングワイヤ(以下、単にワイヤという)、バンプおよびプローブのような外部部材がパッドPDに接触することが可能な領域である。
本実施の形態においては、図1に示すように、開口部Sから露出するパッドPDの上面領域において、半導体チップの電気的特性試験時にプローブ(探針)が接触する領域をプローブ接触領域(第1領域)PAという。このプローブ接触領域PAの平面寸法は、開口部Sの形成領域よりは小さいが、パッドPDの上面に残されるプローブ痕の寸法よりは大きいことが好ましい。本実施の形態1では、プローブの先端の接触面(プローブ痕)の寸法が直径10μm程度なので、プローブ接触領域PAの平面寸法は、少なくとも10μm×10μm以上が好ましい。ただし、プローブとパッドPDとの位置合わせずれを考慮すると、プローブ接触領域PAの大きさ(平面寸法)は、20μm×20μm以上がより好ましい。
また、開口部Sから露出するパッドPDの上面領域において、上記プローブ接触領域PAと、ワイヤが接合されるワイヤ接合領域WAとを内包する領域をワイヤ内包領域(第1領域)PWAという。このワイヤ内包領域PWAの平面寸法は、開口部Sの形成領域よりは小さいが、プローブ接触領域PAおよびワイヤ接合領域WA(ワイヤ(またはバンプ)の接触面積)よりは大きいことが好ましい。本実施の形態1では、ワイヤ(またはバンプ)の接触面の寸法が直径30μm程度なので、ワイヤ内包領域PWAの平面寸法は、少なくとも30μm×30μm以上が好ましい。ただし、ワイヤ(またはバンプ)とパッドPDとの位置合わせずれを考慮すると、ワイヤ内包領域PWAの大きさ(平面寸法)は、40μm×40μm以上がより好ましい。
さらに、パッドPDの上面領域において開口部Sの形成領域(パッドPDの上面において開口部Sから露出する全領域)を開口部形成領域(第1領域)SAという。この場合は、プローブやワイヤ(またはバンプ)との位置合わせずれについて考慮する必要がない。
最上配線5GおよびパッドPDは、同じ導体膜をフォトリソグラフィ処理およびドライエッチング処理によってパターニングすることで形成されている。この最上配線5GおよびパッドPDを形成する導体膜は、図4に示すように、主配線部材MM2と、その上下面に形成された相対的に薄いバリアメタル膜BM2,BM3とを有している。ただし、パッドPD上面の開口部Sから露出する部分においては、バリアメタル膜BM3が除去され、主配線部材MM2が露出されている。
この主配線部材MM2は、例えばアルミニウムにより形成されている。主配線部材MM2には、マイグレーション対策等のために、例えばシリコンまたは銅が添加される場合もある。
この主配線部材MM2の下面側のバリアメタル膜BM2は、主配線部材の材料(アルミニウム)と下層の配線との反応を抑制する機能、配線と絶縁膜との密着性を向上させる機能を有しており、例えばチタン膜と、その上の窒化チタン膜と、さらにその上のチタン膜との積層膜により形成されている。
一方、主配線部材MM2の上面側のバリアメタル膜BM3は、配線と絶縁膜との密着性を向上させる機能、フォトリソグラフィ処理の露光時の反射防止膜としての機能を有しており、例えば窒化チタン膜により形成されている。
プラグ6Cは、絶縁膜3E,4Dに形成されたスルーホール内に導体膜が埋め込まれることで形成されている。プラグ6Cの構成(寸法を除く)は、上記プラグ6Aと同じである。プラグ6Cは、最上配線5G、第5配線5FおよびプラグPDに電気的に接続されている。すなわち、上記最上配線5GおよびパッドPDは、プラグ6Cを通じて、下層の第5配線5Fに電気的に接続されている。
図5および図6は本実施の形態1の半導体装置の半導体チップの要部平面図であり、図5には、パッドPD形成領域近傍での第5配線層M5の導体パターン(第5配線5Fおよびダミー配線DL)のレイアウトの例が示され、図6には、パッドPD形成領域近傍での第4配線層M4の導体パターン(第4配線5Eおよびダミー配線DL)のレイアウトの例が示されている。また、図5および図6には、パッドPD、開口部形成領域SAおよびプローブ接触領域PAの位置が点線で示されている。
図5および図6に示されたダミー配線DLは、各配線層の平坦性を高めるために設けられており、一般に同層の配線と同工程時に形成されているが、集積回路自体の構成には無関係な導体パターンで形成されている。ダミー配線DLは、配線が配置されていない領域に、まんべんなく配置される。従って、図5に示される第5配線層M5のダミー配線DLは、第5配線5Fと同工程時に形成されて、第5配線5Fが配置されていない領域にまんべんなく配置されている。また、図6に示される第4配線層M4のダミー配線DLは、第4配線5Eと同工程時に形成されて、第4配線5Eが配置されていない領域にまんべんなく配置されている。なお、理解を簡単にするために、図2の断面図ではダミー配線の符号DLを付していないが、図中の各配線は、必要に応じて一部がダミー配線DLとなっている。
なお、図5において、第5配線5Fのうち、幅(配線幅)W2が2μmよりも大きい(すなわちW2>2μm)配線に符号5Faを付して配線5Faと称し、幅(配線幅)W2が2μm以下(すなわちW2≦2μm)の配線に符号5Fbを付して配線5Fbと称する。また、図6において、第4配線5Eのうち、幅(配線幅)W2が2μmよりも大きい(すなわちW2>2μmである)配線に符号5Eaを付して配線5Eaと称し、幅(配線幅)W2が2μm以下の(すなわちW2≦2μmである)配線に符号5Ebを付して配線5Ebと称する。これは、以降の図においても同様である。
本実施の形態1においては、図2、図5および図6からも分かるように、上記最上の配線層MHの直下の第5配線層M5において、パッドPDの上記プローブ接触領域PA(プローブ痕)の直下には、導体パターン(第5配線5F、ダミー配線DLおよびプラグ6C)が形成されていない。上記第5配線層M5において、パッドPDの上記プローブ接触領域PAの直下以外の領域には、導体パターン(第5配線5F、ダミー配線DLおよびプラグ6C)が形成されている。すなわち、第5配線層M5において、プローブ接触領域PAの直下以外の領域に、第5配線5Fおよびダミー配線DLからなる導体パターンが、好ましくは、まんべんなく配置されている。なお、本実施の形態1では、パッドPDの上記プローブ接触領域PAの直下でも、最下の配線層ML〜第4配線層M4には、導体パターン(配線、ダミー配線、プラグ)が形成されている場合が示されている。
このような構成にした理由を図7〜図9などにより説明する。図7は本発明者が検討した半導体チップ(比較例の半導体チップ)の要部断面図を示しており、本実施の形態の上記図2の右側の断面図に相当する断面図が示されている。また、図8および図9は本発明者が検討した図7の半導体チップ(比較例の半導体チップ)の要部平面図であり、本実施の形態の上記図5および図6に相当する平面図が示されている。従って、図8には、図7の半導体チップ(比較例の半導体チップ)のパッドPD形成領域近傍での第5配線層M5の導体パターン(第5配線5Fおよびダミー配線DL)のレイアウトの例が示され、図9には、パッドPD形成領域近傍での第4配線層M4の導体パターン(第4配線5Eおよびダミー配線DL)のレイアウトの例が示されている。
図7〜図9に示される比較例の半導体チップでは、最上の配線層MHの直下の第5配線層M5において、パッドPDのプローブ接触領域PAの直下に、第5配線5Fが形成されている。この第5配線5Fは、上記したように銅を主配線部材MM2とする埋込配線により形成されている。
この場合、半導体チップの電気的特性試験において試験装置のプローブPRBの先端をパッドPDのプローブ接触領域PAに押し当てると、プローブPRBから加わる荷重により、パッドPDのプローブ接触領域PA直下の第5配線5Fが塑性変形する。その結果、パッドPD直下の絶縁膜3Eやさらにその第5配線5F直下の絶縁膜3Cに応力が加わり、その絶縁膜3E,3CにクラックCLKが生じる問題がある。パッドPD直下の配線層の配線材料として銅やアルミニウムを用いた場合、銅やアルミニウムは、その弾性率(それぞれ70GPa、130GPa)が酸化シリコン膜の弾性率(70GPa)の2倍未満で、しかも酸化シリコン膜よりも塑性変形し易いので、上記クラックCLKの問題が顕著になる。また、配線層の絶縁材料として上記のように低誘電率膜を用いた場合、低誘電率膜は機械的強度が弱いので、上記クラックCLKの問題が顕著になる。
上記特許文献1の技術には、ボンディングパッド直下に、アルミニウム配線層を用いて応力緩衝層を形成している。しかし、この場合も、パッドにプローブを当てた時の衝撃により、応力緩衝層が塑性変形し、これが原因で配線層中の絶縁膜にクラックが生じて下層に伝播する問題があることを、本発明者は見出した。
上記特許文献2の技術には、接触パッド層の下に、高融点金属により形成される補強層を設け、さらにその下に、パッドと同程度の大きさの銅またはアルミニウムにより形成される第1の金属層を設けている。この特許文献2の技術では、一定間隔で並んで配置された高融点金属や格子状パターンの高融点金属の構造物を補強層としているため、プローブを接触パッド層に押し当てたときの荷重によりタングステン構造物のパターンの境界(エッジ)に応力が集中し、そのパターンの境界(エッジ)近傍にクラックが発生して、下層に伝播する。加えて、補強層直下の第1の金属層が塑性変形するため、クラックはさらに顕著となる。
上記特許文献3の技術では、パッド下の層間絶縁膜中にタングステンまたはタングステン合金からなるパッドと同程度の大きさで厚さ1μmの補強層を埋設している。しかし、この場合は、補強層自体が厚く、補強層自体の応力により剥離してしまうおそれがある。
上記特許文献4の技術では、第2パッド下に接触した状態で高融点金属層を設け、さらにその下にその高融点金属層に接触した状態で第1パッドを設ける構成が開示されている。しかし、この場合も、第1パッドがアルミニウムにより形成されおり、加えて第1パッドと第2パッドとが同程度の大きさのため、プローブを第2パッドに押し当てたときの荷重により高融点金属層下の第1パッドに塑性変形が生じ絶縁膜にクラックが生じる。
上記特許文献5の技術では、パッド下の絶縁層に、一定間隔で並んで配置されたタングステン構造物をパッド下面に接触させた状態で埋設した構成が開示されている。しかし、この場合、タングステン構造物のパターンの境界(エッジ)に応力が集中し、そのパターンの境界(エッジ)近傍にクラックが発生し、下層に伝播する。
上記特許文献6の技術では、パッドと、その直下の配線層の配線との間にタングステンにより形成される断面凹状の積層体を、上記パッドおよび上記配線に接触した状態で設ける構成が開示されている。しかし、この場合も、パッド下の配線がアルミニウム合金により形成されており、かつパッドと同程度の大きさのため、プローブをパッドに押し当てたときの荷重により積層体下の配線に塑性変形が生じ絶縁膜にクラックが生じる。
また、パッドPDに対してワイヤ(またはバンプ)を接合し、さらにパッケージ化した後に、半導体チップとパッケージ材料(レジンや基板)の熱膨張率差によりワイヤボンドやバンプが力を受け、上記クラック部分を起点としてパッド部が剥離して断線を生じる問題もある。
これに対して本実施の形態1においては、図2および図5に示したように、上記最上の配線層MHの直下の第5配線層M5において、パッドPDの上記プローブ接触領域PA(プローブ痕)の直下には、あえて導体パターン(第5配線5F、ダミー配線DLおよびプラグ6C)を設けないようにしている。
すなわち、第5配線層M5において、パッドPDのプローブ接触領域PAの直下には、導体パターン(パッドと同程度の大きさ(30〜100μm)の幅広パターン)が存在せず酸化シリコンのような絶縁膜のみが形成されているので、プローブPRBをパッドPDに押し当てても塑性変形し難く、絶縁膜にクラックが生じ難くなる。また、第5配線層M5において、パッドPDのプローブ接触領域PAの直下には、導体パターンの境界(エッジ)が存在しないので、導体パターンの境界(エッジ)への応力集中に起因する絶縁膜のクラックも生じない。
したがって、プローブ検査の際にパッドPDに加わる外力によりパッドPD下の絶縁膜にクラックCLKが生じる不具合を抑制または防止することができる。このため、半導体装置の歩留まりおよび信頼性を向上させることができる。
また、第5配線層M5において導体パターンの配置禁止領域をプローブ接触領域PAに限定できる。すなわち、パッドPDの下でもプローブ接触領域PA以外の領域なら第5配線5Fおよびダミー配線DLを配置できる。また、第5配線層M5においてパッドPDのプローブ接触領域PAの直下にダマシン法で形成される幅広の導体パターン(パッドと同程度の大きさの幅広パターン、衝撃緩衝パターンなど)を設けないので、第5配線層M5においてパッドPDのプローブ接触領域PAの直下の導体パターンの配置禁止領域の近くまで第5配線5Fを配置できる。これらにより、第5配線層M5における第5配線5Fの配置の自由度を向上させることができる。したがって、半導体チップの配線設計を容易にすることができる。また、配線の迂回配置を少なくできるので、チップサイズを縮小することができる。
また、上記クラックCLKを抑制または防止できるので、上記クラックCLKに起因してワイヤ(またはバンプ)が剥離してしまう問題も抑制または防止することができる。このため、半導体装置の歩留まりおよび信頼性を向上させることができる。
また、半導体装置の電気的特性試験において、上記クラックCLKの抑制または防止のためにプローブの針圧を下げる必要がないので、プローブとパッドとの接触抵抗を低減でき、半導体装置の電気的特性の測定精度を向上させることができる。このため、半導体装置の信頼性を向上させることができる。
また、本実施の形態1では、上記最上の配線層MHの直下の第5配線層M5のさらに直下の第4配線層M4において、パッドPDの上記プローブ接触領域PA(プローブ痕)の直下には、幅が2μmよりも大きい導体パターン(配線5Ea、ダミー配線DLおよびプラグ)は形成されていないようにすることが好ましい。そして、この第4配線層M4において、パッドPDの上記プローブ接触領域PAの直下には、幅が2μm以下の導体パターン(配線5Eb、ダミー配線DLおよびプラグ)が配置(形成)されるようにする。図6では、第4配線層M4において、パッドPDのプローブ接触領域PAの直下には、2μm以下の幅(配線幅)を有する配線5Ebが配置されているが、2μmよりも大きな幅(配線幅)を有する配線5Eaは、パッドPDのプローブ接触領域PAの直下には配置されず、プローブ接触領域PAの直下以外の領域に配置している。
第4配線5Eは第5配線5FよりもパッドPDからの距離が遠いため、第5配線5Fより塑性変形しにくいが、それでもプローブの針圧が高ければ塑性変形し、絶縁膜中にクラックを生じる可能性がある。このため、上述のように、第4配線層M4において、パッドPDのプローブ接触領域PAの直下に配置される導体パターン(第4配線5E)の幅を2μm以下に制限することで、この塑性変形が更に抑制され、より高い針圧でプローブをパッドPDに接触させることができるようになり、試験(プローブ検査)をより安定化することができる。このことは、以下の実施の形態4,16でも同様である。
次に、本実施の形態1の半導体装置の製造方法を図10〜図15により説明する。なお、図10〜図15は図1〜図4で説明した半導体装置の製造工程中の基板1の上記内部領域(左側)と上記パッド配置領域(右側)の断面図を示している。
まず、図10に示すように、厚さ方向に沿って互いに反対側に位置する主面(第1主面)および裏面(第2主面)を有する基板1(この段階では半導体ウエハと称する平面円形状の半導体薄板)を用意する。
続いて、基板1の主面に、溝型の分離部2を形成した後、その分離部2で囲まれた活性領域に複数の素子(例えばMIS・FETQ)を形成する。
その後、基板1の主面上に複数の配線層を形成する。この配線層の形成方法を図11〜図15により説明する。図11は第4配線層M4までが形成されている状態を示している。ここでは、第1配線層M1から第5配線層M5の形成方法は同じなので、第5配線層M5の形成方法を例にして第1配線層M1から第5配線層M5の形成方法を説明する。
すなわち、図11に示すように、第4配線層M4の絶縁膜3D上に、第5配線層M5の絶縁膜4D,3C,3DをCVD(Chemical Vapor Deposition)法(低誘電率膜がある場合は塗布法等を用いる場合もある)により下層から順に堆積する。続いて、図12に示すように、第5配線層M5の絶縁膜3Dの配線形成領域に配線溝LVを形成し、第5配線層M5の絶縁膜3C,4Dに配線溝LVの底部から第4配線5Eの上面に達するスルーホールTHを、フォトリソグラフィ処理およびドライエッチング処理により形成する。フォトリソグラフィ処理は、フォトレジスト膜の塗布、露光および現像のような一連の処理をいう。
この時、絶縁膜3C,3Dと絶縁膜4Dとのエッチング選択比を大きくする。これにより、絶縁膜3D,3Cのエッチング時には、絶縁膜4Dをエッチングストッパとして機能させ、絶縁膜4Dのエッチング時には絶縁膜3D,3Cがエッチングされないようにする。
また、本実施の形態1においては、第5配線層M5において、プローブ接触領域PA下に、配線溝LVやスルーホールTHを形成しない。
その後、図13に示すように、基板1の主面上に導体膜5を配線溝LVおよびスルーホールTHを埋め込むように堆積する。導体膜5は、上記バリアメタル膜BM1および上記主配線部材MM1を下層から順に堆積したものである。バリアメタル膜BM1はスパッタリング法等により堆積する。主配線部材MM1は、スパッタリング法およびメッキ法等により堆積する。すなわち、最初、例えば銅により形成される薄いシード層をスパッタリング法等により堆積した後、そのシード層上に、例えば銅により形成される導体膜をメッキ法等により堆積することで形成される。
次いで、導体膜5において配線溝LVおよびスルーホールTHの外部の部分を化学的機械的研磨(Chemical Mechanical Polishing:CMP)法により除去することにより、図14に示すように、配線溝LVおよびスルーホールTH内に導体膜5により形成される第5配線5Fを形成する。
本実施の形態1においては、最上の配線層MHの直下の第5配線層M5において、パッドPDの上記プローブ接触領域PAの直下には、第5配線5Fおよびプラグ6Cが形成されていない。
なお、最下配線5Aは、シングルダマシン技術で形成するが、基本的な形成工程は第1配線5Bから第5配線5Fの形成方法と同じである。
続いて、図15に示すように、基板1の主面上に、第5配線層M5の絶縁膜3Dおよび第5配線5Fの上面を覆うように、絶縁膜4D,3Eを下層から順にCVD法等により堆積した後、絶縁膜3E,4DにスルーホールTHを形成し、その内部に第5配線5Fと同様にしてプラグ6Cを形成する。
その後、基板1の主面上に、最上の配線層MHの絶縁膜3Eおよびプラグ6Cの上面を覆うように上記バリアメタル膜BM2、上記主配線部材MM2および上記バリアメタル膜BM3をスパッタリング法等により下層から順に堆積した後、この積層導体膜をフォトリソグラフィ処理およびエッチング処理によりパターニングすることにより、最上配線(第1導体パターン)5Gおよびパッド(第1導体パターン、外部端子)PDを同工程時に形成する。
次いで、基板1の主面上に、最上配線5GおよびパッドPDを覆うように、酸化シリコン膜、窒化シリコン膜を下層から順にCVD法等により堆積し、さらにその上にポリイミド樹脂膜を塗布法等により堆積して絶縁膜3Fを形成した後、絶縁膜3FにパッドPDの一部が露出するような開口部Sを形成する。この時、開口部Sから露出するパッドPDの最上のバリアメタル膜BM3部分も除去する。
続いて、基板1主面の複数の半導体チップの各々の複数のパッドPDにプローブPRBを接触させて、基板1の複数の半導体チップの電気的特性を検査する。この時、本実施の形態1においては、最上の配線層MHの直下の第5配線層M5において、パッドPDの上記プローブ接触領域PAの直下には、あえて導体パターン(第5配線5F、ダミー配線DLおよびプラグ6C)を設けないようにしていることにより、プローブPRBからの荷重に起因してパッドPDの直下の絶縁膜にクラックが発生する不具合を抑制または防止することができる。この結果、半導体装置の歩留まりおよび信頼性を向上させることができる。
その後、基板1に対してダイシング処理を施すことにより、基板1から個々の半導体チップを切り出す。その後、半導体チップのパッドPDのワイヤ接合領域WAにワイヤを接合する(パッドPDにバンプを接合する場合は半導体チップを半導体ウエハから切り出す前に行う)。その後、封止工程を経て半導体装置を製造する。
図16および図17は本実施の形態1の半導体装置の半導体チップの変形例を示す要部平面図であり、それぞれ上記図5および図6に対応するものである。すなわち、図16には、パッドPD形成領域近傍での第5配線層M5の導体パターン(第5配線5Fおよびダミー配線DL)のレイアウトの例が示され、図17には、パッドPD形成領域近傍での第4配線層M4の導体パターン(第4配線5Eおよびダミー配線DL)のレイアウトの例が示されている。また、図16および図17には、パッドPD、開口部形成領域SAおよびプローブ接触領域PAの位置が点線で示されている。
図16および図17に示される本実施の形態1の変形例では、上記図1〜図6の場合よりもプローブ接触領域PAの平面寸法(面積)を大きくしている。例えば、開口部形成領域SAの約半分(図16では開口部形成領域SAの右半分)をプローブ接触領域PAとしている。他の構成は上記図1〜図6の場合と同様である。従って、図16および図17に示される変形例の場合も、上記図1〜図6の場合と同様に、上記最上の配線層MHの直下の第5配線層M5において、パッドPDの上記プローブ接触領域PA(プローブ痕)の直下には、導体パターン(第5配線5F、ダミー配線DLおよびプラグ6C)が形成されていない。
図16および図17に示される本実施の形態1の変形例では、プローブ接触領域PAの平面寸法(面積)を大きくしたことにより、プローブの位置合わせのずれに対するマージンを得ることができる。
(実施の形態2)
図18の左側は本実施の形態2の半導体装置の半導体チップの内部領域の図1のY1−Y1線に相当する箇所の断面図、右側は同じ半導体チップのパッド配置領域の図1のX1−X1線に相当する箇所の断面図である。また、図19および図20は本実施の形態2の半導体装置の半導体チップを示す要部平面図であり、それぞれ上記図5および図6に対応するものである。すなわち、図19には、パッドPD形成領域近傍での第5配線層M5の導体パターン(第5配線5Fおよびダミー配線DL)のレイアウトの例が示され、図20には、パッドPD形成領域近傍での第4配線層M4の導体パターン(第4配線5Eおよびダミー配線DL)のレイアウトの例が示されている。また、図19および図20には、パッドPD、開口部形成領域SA、プローブ接触領域PAおよびワイヤ接合領域WAの位置が点線で示され、ワイヤ内包領域PWAの位置が一点鎖線で示されている。
図18〜図20からも分かるように、本実施の形態2においては、上記最上の配線層MHの直下の第5配線層M5において、パッドPDの上記ワイヤ内包領域PWA(プローブ接触領域PAとワイヤ接合領域WAとを含む領域)の直下には、導体パターン(第5配線5F、ダミー配線DLおよびプラグ6C)が形成されていない。
上記第5配線層M5において、パッドPDの上記ワイヤ内包領域PWAの直下以外の領域には、導体パターン(第5配線5F、ダミー配線DLおよびプラグ6C)が形成されている。すなわち、第5配線層M5において、ワイヤ内包領域PWAの直下以外の領域に、第5配線5Fおよびダミー配線DLからなる導体パターンが、好ましくは、まんべんなく配置されている。なお、本実施の形態2においては、パッドPDの上記ワイヤ内包領域PWAの直下でも、最下の配線層ML〜第4配線層M4には、導体パターン(配線、ダミー配線、プラグ)が形成されている。
このような本実施の形態2によれば、前記実施の形態1と同様の効果を得ることができる他、以下の効果を得ることができる。
まず、図21および図22により本発明者が見出した課題について説明する。この図21および図22は本発明者が検討した半導体チップの要部断面図を示している。
この図21および図22では、最上の配線層MHの直下の第5配線層M5において、パッドPDのワイヤ内包領域PWAの直下にも、複数の第5配線5Fが形成されている。この第5配線5Fは、上記したように銅を主配線部材MM2とする埋込配線により形成されている。
この場合、図21に示すように、パッドPDにワイヤWR(またはバンプ)を接合した際あるいはワイヤWR(またはバンプ)の接合状態を検査した際に加わる矢印D,Eで示すような力によって、パッドPDのワイヤ接合領域WA直下の第5配線5Fが塑性変形する。これにより、第5配線5Fの境界(エッジ)Cに応力が集中する。さらに、図22に示すように、応力解放のためにクラックCLKが生じ、ワイヤWR(またはバンプ)が剥離する問題がある。
これに対して、本実施の形態2においては、図18および図19に示したように、上記最上の配線層MHの直下の第5配線層M5において、パッドPDの上記ワイヤ内包領域PWAの直下には、あえて導体パターン(第5配線5F、ダミー配線DLおよびプラグ6C)を設けないようにしている。
すなわち、第5配線層M5において、パッドPDのワイヤ内包領域PWAの直下には、導体パターン(パッドと同程度の大きさの幅広パターン)が存在せず酸化シリコンのような絶縁膜のみが形成されているので塑性変形し難く、絶縁膜にクラックが生じ難くなる。また、第5配線層M5において、パッドPDのワイヤ内包領域PWAの直下には、導体パターンの境界(エッジ)が存在しないので、導体パターンの境界(エッジ)への応力集中に起因する絶縁膜のクラックも生じない。
したがって、ワイヤWR(またはバンプ)の接合時または接合検査時にパッドPDに加わる外力によりパッドPD下の絶縁膜にクラックCLKが生じるのを抑制または防止することができるので、上記クラックCLKに起因してワイヤWR(またはバンプ)が剥離してしまう問題も抑制または防止することができる。このため、半導体装置の歩留まりおよび信頼性を向上させることができる。
また、第5配線層M5においてパッドPD下の導体パターンの配置禁止領域が前記実施の形態1に比べて広くなったものの、第5配線層M5においてパッドPDのワイヤ内包領域PWAの直下にダマシン法で形成される幅広の導体パターン(パッドと同程度の大きさの幅広パターン、衝撃緩衝パターン)を設けないので、第5配線層M5においてワイヤ内包領域PWAの直下の導体パターンの配置禁止領域の近くまで第5配線5Fを配置できる。このため、パッドPD下にダマシン法により形成される幅広の第5配線5F(パッドと同程度の大きさの幅広パターン)を配置する場合に比べて、第5配線層M5における第5配線5Fの配置の自由度を向上させることができる。したがって、パッドPD下にダマシン法により形成される幅広の第5配線5F(パッドと同程度の大きさの幅広パターン)を配置する場合に比べて、半導体チップの配線設計を容易にすることができる。また、パッドPD下にダマシン法により形成される幅広の第5配線5F(パッドと同程度の大きさの幅広パターン)を配置する場合に比べて、配線の迂回配置を少なくできるので、チップサイズを縮小することができる。
また、本実施の形態2では、上記最上の配線層MHの直下の第5配線層M5のさらに直下の第4配線層M4において、パッドPDの上記ワイヤ内包領域PWA(プローブ接触領域PAとワイヤ接合領域WAとを含む領域)の直下には、幅が2μmよりも大きい導体パターン(配線5Ea、ダミー配線DLおよびプラグ)は形成されていないようにすることが好ましい。そして、この第4配線層M4において、パッドPDの上記ワイヤ内包領域PWAの直下には、幅が2μm以下の導体パターン(配線5Eb、ダミー配線DLおよびプラグ)が配置(形成)されるようにする。図20では、第4配線層M4において、パッドPDのワイヤ内包領域PWAの直下には、2μm以下の幅(配線幅)を有する配線5Ebが配置されているが、2μmよりも大きな幅(配線幅)を有する配線5Eaは、パッドPDのワイヤ内包領域PWAの直下には配置されず、ワイヤ内包領域PWAの直下以外の領域に配置している。
第4配線5Eは第5配線5FよりもパッドPDからの距離が遠いため、第5配線5Fより塑性変形しにくいが、それでもプローブの針圧が高ければ塑性変形し、絶縁膜中にクラックを生じる可能性がある。このため、上述のように、第4配線層M4において、パッドPDのワイヤ内包領域PWAの直下に配置される導体パターン(第4配線5E)の幅を2μm以下に制限することで、この塑性変形が更に抑制され、より高い針圧でプローブをパッドPDに接触させることができるようになり、試験(プローブ検査)をより安定化することができる。このことは、以下の実施の形態5でも同様である。
図23は本実施の形態2の半導体装置の半導体チップの変形例を示す要部平面図であり、上記図19に対応するものである。すなわち、図23には、パッドPD形成領域近傍での第5配線層M5の導体パターン(第5配線5Fおよびダミー配線DL)のレイアウトの例が示されている。
図23に示される本実施の形態2の変形例では、ワイヤ接合領域WAとプローブ接触領域PAとを、少なくとも一部が重なる(平面的に重なる)ように配置している。他の構成は上記図18〜図20の場合と同様である。従って、図23に示される本実施の形態2の変形例の場合も、上記図18〜図20の場合と同様に、上記最上の配線層MHの直下の第5配線層M5において、パッドPDのワイヤ内包領域PWA(プローブ接触領域PAとワイヤ接合領域WAとを含む領域)の直下には、導体パターン(第5配線5F、ダミー配線DLおよびプラグ6C)が形成されていない。
本実施の形態2の形態のように、パッドPDのワイヤ内包領域PWA(プローブ接触領域PAとワイヤ接合領域WAとを含む領域)の直下に、導体パターン(第5配線5F、ダミー配線DLおよびプラグ6C)を形成していない場合には、図23に示される変形例のように、ワイヤ接合領域WAとプローブ接触領域PAとを、少なくとも一部で重なる(平面的に重なる)ように配置することもできる。これにより、両者の重なり領域を設けた分だけ、ワイヤ内包領域PWAの平面寸法(面積)を小さくすることができ、それによって、開口部形成領域SAおよびパッドPDの平面寸法(面積)を小さくすることができる。このため、半導体チップの平面寸法(面積)を縮小することができる。また、プローブ接触領域PAにプローブによるクラックが生じないため、パッケージ後の熱ストレスにより、ワイヤボンドやバンプが力を受け、プローブ接触領域PAのクラック部分を起点としてパッド部が剥離して断線を生じる問題は生じない。
(実施の形態3)
図24の左側は本実施の形態3の半導体装置の半導体チップの内部領域の図1のY1−Y1線に相当する箇所の断面図、右側は同じ半導体チップのパッド配置領域の図1のX1−X1線に相当する箇所の断面図である。また、図25および図26は本実施の形態3の半導体装置の半導体チップを示す要部平面図であり、それぞれ上記図5および図6に対応するものである。すなわち、図25には、パッドPD形成領域近傍での第5配線層M5の導体パターン(第5配線5Fおよびダミー配線DL)のレイアウトの例が示され、図26には、パッドPD形成領域近傍での第4配線層M4の導体パターン(第4配線5Eおよびダミー配線DL)のレイアウトの例が示されている。また、図25および図26には、パッドPD、開口部形成領域SAおよびプローブ接触領域PAの位置が点線で示されている。
図24〜図26からも分かるように、本実施の形態3においては、上記最上の配線層MHの直下の第5配線層M5において、パッドPDの上記開口部形成領域SA(ワイヤ内包領域PWAを含む領域)の直下には、導体パターン(第5配線5F、ダミー配線DLおよびプラグ6C)が形成されていない。
上記第5配線層M5において、パッドPDの上記開口部形成領域SAの直下以外の領域には、導体パターン(第5配線5F、ダミー配線DLおよびプラグ6C)が形成されている。すなわち、第5配線層M5において、開口部形成領域SAの直下以外の領域に、第5配線5Fおよびダミー配線DLからなる導体パターンが、好ましくは、まんべんなく配置されている。なお、本実施の形態3においては、パッドPDの上記開口部形成領域SAの直下でも、最下の配線層ML〜第4配線層M4には、導体パターン(配線、ダミー配線、プラグ)が形成されている。
このような本実施の形態3によれば、前記実施の形態1,2と同様の効果を得ることができる。
また、本実施の形態3では、上記最上の配線層MHの直下の第5配線層M5のさらに直下の第4配線層M4において、パッドPDの上記開口部形成領域SA(ワイヤ内包領域PWAを含む領域)の直下には、幅が2μmよりも大きい導体パターン(配線5Ea、ダミー配線DLおよびプラグ)は形成されていないようにすることが好ましい。そして、この第4配線層M4において、パッドPDの上記開口部形成領域SAの直下には、幅が2μm以下の導体パターン(配線5Eb、ダミー配線DLおよびプラグ)が配置(形成)されるようにする。図26では、第4配線層M4において、パッドPDの開口部形成領域SAの直下には、2μm以下の幅(配線幅)を有する配線5Ebが配置されているが、2μmよりも大きな幅(配線幅)を有する配線5Eaは、パッドPDの開口部形成領域SAの直下には配置されず、開口部形成領域SAの直下以外の領域に配置している。
第4配線5Eは第5配線5FよりもパッドPDからの距離が遠いため、第5配線5Fより塑性変形しにくいが、それでもプローブの針圧が高ければ塑性変形し、絶縁膜中にクラックを生じる可能性がある。このため、上述のように、第4配線層M4において、パッドPDの開口部形成領域SAの直下に配置される導体パターン(第4配線5E)の幅を2μm以下に制限することで、この塑性変形が更に抑制され、より高い針圧でプローブをパッドPDに接触させることができるようになり、試験(プローブ検査)をより安定化することができる。このことは、以下の実施の形態6でも同様である。
また、本実施の形態3の変形例として、上記実施の形態2の変形例(図23)のように、ワイヤ接合領域WAとプローブ接触領域PAとを、少なくとも一部が重なる(平面的に重なる)ように配置することもできる。これにより、パッドPDの平面寸法(面積)を縮小でき、半導体チップの平面寸法(面積)を縮小することができる。
(実施の形態4)
図27の左側は本実施の形態4の半導体装置の半導体チップの内部領域の図1のY1−Y1線に相当する箇所の断面図、右側は同じ半導体チップのパッド配置領域の図1のX1−X1線に相当する箇所の断面図、図28は図27の半導体チップのパッド配置領域の最上の配線層の要部拡大断面図である。
なお、本実施の形態4におけるパッドPD形成領域近傍での第5配線層M5の導体パターン(第5配線5Fおよびダミー配線DL)および第4配線層M4の導体パターン(第4配線5Eおよびダミー配線DL)のレイアウトは、上記実施の形態1(図5および図6)とほぼ同様であるので、ここではその図示を省略する。
本実施の形態4においては、前記実施の形態1と同様に、上記最上の配線層MHの直下の第5配線層M5において、パッドPDの上記プローブ接触領域PA(プローブ痕)の直下には、導体パターン(第5配線5F、ダミー配線DLおよびプラグ6C)が形成されていない。これにより、前記実施の形態1と同様の効果を得ることができる。
また、本実施の形態4においては、パッドPDのプローブ接触領域PA(プローブ痕)の直下に、断面凹状の導体パターン(第2導体パターン)6MがパッドPDの下面に接触した状態で形成されている。すなわち、本実施の形態4においては、最上の配線層MHの絶縁膜3E,4Dにおいて上記プローブ接触領域PAには、大きな孔THAが形成されており、その孔THA内に、上記した断面凹状の導体パターン6Mと、パッドPDの導体膜の一部分とが下層から順に堆積(埋設)されている。
導体パターン6Mの構成は、上記プラグ6A,6Cと同じである。すなわち、導体パターン6Mは、図28に示すように、主配線部材MM0と、バリアメタル膜BM0とを有している。この導体パターン6Mの主配線部材MM0は、例えばタングステン(W)のような高融点金属により形成されている。ここでの主配線部材MM0の厚さは、例えば400nm程度である。この導体パターン6Mの主配線部材MM0の上面は、上記パッドPDのバリアメタル膜BM2に接している。
バリアメタル膜BM0は、主配線部材MM0と、その外周(側面側および底面側)の絶縁膜との間に、その各々の部材に接した状態で設けられている。このバリアメタル膜BM0は、タングステンの成長のきっかけとなる機能、配線と絶縁膜との密着性を向上させる機能を有している。
また、バリアメタル膜BM0は、その厚さが主配線部材MM0よりも薄く形成されており、例えばチタン(Ti)膜とその上の窒化チタン(TiN)膜との積層膜により形成されている。チタン膜は絶縁膜に接し、窒化チタン膜は主配線部材MM0と接している。ここでのバリアメタル膜BM0の厚さは、例えば60nm程度である。
導体パターン6Mの材料としては、例えばタングステン、チタン、タンタルのような高融点金属、窒化タングステン、窒化チタンまたは窒化タンタルのような高融点金属窒化物またはこれらの材料のうち選択された2以上の材料の積層体により形成しても良い。
このタングステンやチタンは、その弾性率がそれぞれ400GPa、600GPaと、酸化シリコンの弾性率70GPaに対して2倍以上である。しかも、タングステンやチタンのような高融点金属は、アルミニウムや銅よりも塑性変形し難い。
このように、本実施の形態4においては、パッドPDのプローブ接触領域PAの直下に、断面凹状の導体パターン6Mを設けたことにより、プローブPRBをパッドPDに押し当てた時にプローブ接触領域PAの直下の絶縁膜に加わる応力を分散することができるので、さらに絶縁膜のクラック抑制または防止効果を向上させることができる。
また、上記孔THAの形成範囲(平面位置および平面寸法)はプローブ接触領域PAの平面範囲(平面位置および平面寸法)と同じである。このため、導体パターン6Mの形成範囲(平面位置および平面寸法)も、プローブ接触領域PAの平面範囲(平面位置および平面寸法)と同じである。すなわち、導体パターン6Mは、プローブ接触領域PA内において境界(エッジ)を有しないようにパターン形成されている。したがって、パッドPDのプローブ接触領域PAの直下に導体パターン6Mを設けたからといって、導体パターンの境界(エッジ)への応力集中に起因する絶縁膜のクラックも生じない。
これらにより、プローブ検査の際にパッドPDに加わる外力によりパッドPD下の絶縁膜にクラックCLKが生じるのをさらに抑制または防止することができるため、半導体装置の歩留まりおよび信頼性をさらに向上させることができる。
また、孔THAの平面寸法は、同一配線層(最上の配線層MH)のスルーホールTHの平面寸法よりも大きく、導体パターン6Mが孔THA内を完全に埋め尽くしてしまうことのないように導体パターン6Mの厚さの2倍よりも大きい。これにより、導体パターン6Mは、孔THA内を埋め尽くすことなく、孔THAの内側面および底面の絶縁膜3E,4Dを覆うように断面凹状に形成されている。すなわち、導体パターン6Mは、孔THAの内側面に沿って被着されている部分と、孔THAの底面に沿って被着されている部分とを有しており、その各々の部分の接続部であってパッドPDの構成材料が接する側に角が形成されている。このような構成にする理由を図29により説明する。
図29は本発明者が検討した半導体装置の最上の配線層のパッド配置部分の断面図を示している。この図29に示すように、孔THA内を導体膜6で埋め尽くすことも考えられる。導体膜6の材料は導体パターン6Mと同じである。しかし、パッドPDおよび最上配線5Gとその直下の第5配線5Fとの間の絶縁膜3E,4Dの総厚は、パッドPDおよび最上配線5Gと第5配線5Fとの間の容量増大を防ぐために、例えば600nm以上の厚さになっている。すなわち、孔THAの深さが600nm以上になっている。このため、孔THAを導体膜6で埋め尽くすと導体膜6が厚くなりすぎて導体膜6がそれ自体の応力(矢印F)によって剥がれてしまうおそれがある。
これに対して、本実施の形態4においては、導体パターン6Mが孔THA内を埋め尽くすことなく、孔THAの内側面および底面の絶縁膜3E,4Dを覆うように断面凹状に形成されているため、導体パターン6Mに大きな応力が加わらない。また、導体パターン6Mは図29の応力(矢印F)の方向に沿って連続性を持たない断面形状に形成されている。すなわち、図29の応力(矢印F)を分断するような断面形状に形成されている。これらにより、導体パターン6Mの剥離を防止できる。
本発明者の検討によれば、導体パターン6Mがそれ自体の応力で剥がれないようにするには、導体パターンの厚さを、例えば500nm以下とすれば良いことが分かっている。ただし、導体パターン6Mが薄すぎると、上記プローブ接触領域PA下の絶縁膜のクラックを抑制または防止するのに充分な効果を得ることができない。本発明者の検討によれば、上記のようなパッドPDのプローブ接触領域PA下の絶縁膜のクラックを抑制または防止するのに充分な効果を得るには、導体パターン6Mの厚さを、上記パッドPDのバリアメタル膜BM2,BM3の厚さよりも厚く、例えば200nm以上にすることが好ましいことが分かっている。したがって、本実施の形態4において、導体パターン6Mの厚さh1は、例えば200nm〜500nmが好ましい。なお、孔THAの深さが600nm以上なので、導体パターン6Mの外周部の厚さh2は、例えば600nm以上である。
また、本実施の形態4においては、導体パターン6Mが断面凹状に形成され、その凹部内にパッドPDの導体膜の一部が導体パターン6Mに接した状態で埋め込まれている。このため、導体パターン6MとパッドPDとの接触面積を向上させることができる等により、導体パターン6MとパッドPDとの密着性を向上させることができる。
本実施の形態4の変形例として、上記最上の配線層MHの直下の第5配線層M5において、パッドPDの上記ワイヤ内包領域PWAまたは開口部形成領域SAの直下に、導体パターン(第5配線5F、ダミー配線DLおよびプラグ6C)を設けないようにしても良い。
次に、本実施の形態4の半導体装置の製造方法を図30〜図33により説明する。なお、図30〜図33は図27および図28で説明した半導体装置の製造工程中の基板1の上記内部領域(左側)と上記パッド配置領域(右側)の断面図を示している。
まず、前記実施の形態1の図10〜図14で説明したのと同じ工程を経て、図30に示すように、基板1(この段階では半導体ウエハと称する平面円形状の半導体薄板)の主面上に複数の配線層を形成する。図30では第5配線層M5までが形成された段階を示している。
続いて、図31に示すように、第5配線層M5の絶縁膜3Dおよび第5配線5Fの上面上に、絶縁膜4D,3Eを下層から順にCVD法等により堆積した後、その絶縁膜4D,3EにスルーホールTHおよび孔THAをフォトリソグラフィ処理およびドライエッチング処理により同工程時に形成する。
孔THAの平面寸法は、スルーホールTHの平面寸法よりも大きい。孔THAの底面からは第5配線層M5の絶縁膜3Dの上面が露出されている。スルーホールTHの底部からは第5配線5Fの上面の一部が露出されている。
スルーホールTHおよび孔THAを形成する際には、まずレジストパターンをエッチングマスクとして絶縁膜3Eをエッチングするが、このエッチングでは絶縁膜4Dがエッチングされないようにする。次いでレジストパターンを除去した後に、絶縁膜4Dをエッチングする(この際、絶縁膜3Eがエッチングマスクとして機能する)。これにより、レジスト除去のための酸素プラズマ処理で第5層配線5Fが酸化するのを防止することができる。
その後、図32に示すように、基板1の主面上に導体膜6を第5配線層M5の絶縁膜3E上に堆積する。導体膜6は、上記バリアメタル膜BM0および上記主配線部材MM0を下層から順に堆積したものである。バリアメタル膜BM0はスパッタリング法等により堆積する。主配線部材MM0はCVD法等により堆積する。
スルーホールTHの平面寸法は、導体膜6の厚さの2倍またはそれよりも小さいが、孔THAの平面寸法は、導体膜6の厚さの2倍よりも大きい。このため、スルーホールTHは導体膜6により埋め込まれるが、孔THAは導体膜6により完全に埋め込まれてしまうことはない。
次いで、導体膜6においてスルーホールTHおよび孔THAの外部の部分をCMP法により除去することにより、図33に示すように、スルーホールTH内に導体膜6により形成されるプラグ6Cを形成するとともに、孔THA内に導体膜6により形成される導体パターン(第2導体パターン)6Mを形成する。
これ以降は前記実施の形態1と同様である。すなわち、最上の配線層MHに図27に示した最上配線5GおよびパッドPDを同工程時に形成する。続いて、最上配線5GおよびパッドPDを覆うように、絶縁膜3Fを形成した後、絶縁膜3FにパッドPDの一部が露出するような開口部Sを形成する。
その後、基板1主面の複数の半導体チップの各々の複数のパッドPDにプローブPRBを接触させて、基板1の複数の半導体チップの電気的特性を検査する。この時、本実施の形態4においても、上記したようにパッドPDの直下の絶縁膜にクラックが発生する不具合を抑制または防止することができるため、半導体装置の歩留まりおよび信頼性を向上させることができる。
その後、基板1に対してダイシング処理を施し、基板1から個々の半導体チップを切り出した後、半導体チップのパッドPDにワイヤを接合し、封止工程を経て半導体装置を製造する。なお、パッドPDにバンプを接合する場合は、プローブ検査後に、半導体ウエハ内のチップ形成領域のパッドにバンプを接合し、その後、ダイシング処理を施す。
(実施の形態5)
図34の左側は本実施の形態5の半導体装置の半導体チップの内部領域の図1のY1−Y1線に相当する箇所の断面図、右側は同じ半導体チップのパッド配置領域の図1のX1−X1線に相当する箇所の断面図である。
なお、本実施の形態5におけるパッドPD形成領域近傍での第5配線層M5の導体パターン(第5配線5Fおよびダミー配線DL)および第4配線層M4の導体パターン(第4配線5Eおよびダミー配線DL)のレイアウトは、上記実施の形態2(図19および図20)とほぼ同様であるので、ここではその図示を省略する。
本実施の形態5においては、前記実施の形態2と同様に、上記最上の配線層MHの直下の第5配線層M5において、パッドPDの上記ワイヤ内包領域PWAの直下には、導体パターン(第5配線5F、ダミー配線DLおよびプラグ6C)が形成されていない。これにより、前記実施の形態2と同様の効果を得ることができる。
また、本実施の形態5においては、パッドPDのワイヤ内包領域PWAの直下に、断面凹状の導体パターン6MがパッドPDの下面に接触した状態で形成されている。すなわち、本実施の形態5においては、最上の配線層MHの絶縁膜3E,4Dにおいて上記プローブ接触領域PAよりも広い範囲のワイヤ内包領域PWAには、大きな孔THAが形成されており、その孔THA内に、上記した断面凹状の導体パターン6Mと、パッドPDの導体膜の一部分とが下層から順に堆積(埋設)されている。
また、本実施の形態5の孔THAおよび導体パターン6Mの構成および形成方法は、平面寸法を除いて、前記実施の形態4で説明したのと同じである。本実施の形態5の場合、孔THAおよび導体パターン6Mの形成範囲(平面位置および平面寸法)は、ワイヤ内包領域PWAの平面範囲(平面位置および平面寸法)と同じである。すなわち、導体パターン6Mは、ワイヤ内包領域PWA内において境界(エッジ)を有しないようにパターン形成されている。したがって、パッドPDのワイヤ内包領域PWAの直下に導体パターン6Mを設けたからといって、導体パターンの境界(エッジ)への応力集中に起因する絶縁膜のクラックも生じない。
このような本実施の形態5によれば、前記実施の形態4の場合よりも、パッドPD下の絶縁膜にクラックCLKが生じるのをさらに抑制または防止することができるため、半導体装置の歩留まりおよび信頼性をさらに向上させることができる。これ以外は、前記実施の形態4と同様の効果を得ることができる。
本実施の形態5の変形例として、上記最上の配線層MHの直下の第5配線層M5において、パッドPDの上記開口部形成領域SAの直下に、導体パターン(第5配線5F、ダミー配線DLおよびプラグ6C)を設けないようにしても良い。
また、本実施の形態5の変形例として、上記実施の形態2の変形例(図23)のように、ワイヤ接合領域WAとプローブ接触領域PAとを、少なくとも一部が重なる(平面的に重なる)ように配置することもできる。これにより、パッドPDの平面寸法(面積)を縮小でき、半導体チップの平面寸法(面積)を縮小することができる。
(実施の形態6)
図35の左側は本実施の形態6の半導体装置の半導体チップの内部領域の図1のY1−Y1線に相当する箇所の断面図、右側は同じ半導体チップのパッド配置領域の図1のX1−X1線に相当する箇所の断面図である。
なお、本実施の形態6におけるパッドPD形成領域近傍での第5配線層M5の導体パターン(第5配線5Fおよびダミー配線DL)および第4配線層M4の導体パターン(第4配線5Eおよびダミー配線DL)のレイアウトは、上記実施の形態3(図25および図26)とほぼ同様であるので、ここではその図示を省略する。
本実施の形態6においては、前記実施の形態3と同様に、上記最上の配線層MHの直下の第5配線層M5において、パッドPDの上記開口部形成領域SAの直下には、導体パターン(第5配線5F、ダミー配線DLおよびプラグ6C)が形成されていない。これにより、前記実施の形態3と同様の効果を得ることができる。
また、本実施の形態6においては、パッドPDの開口部形成領域SAの直下に、断面凹状の導体パターン6MがパッドPDの下面に接触した状態で形成されている。すなわち、本実施の形態6においては、最上の配線層MHの絶縁膜3E,4Dにおいて上記プローブ接触領域PAおよびワイヤ内包領域PWAよりも広い範囲の開口部形成領域SAには、大きな孔THAが形成されており、その孔THA内に、上記した断面凹状の導体パターン6Mと、パッドPDの導体膜の一部分とが下層から順に堆積(埋設)されている。
また、本実施の形態6の孔THAおよび導体パターン6Mの構成および形成方法は、平面寸法を除いて、前記実施の形態4,5で説明したのと同じである。本実施の形態6の場合、孔THAおよび導体パターン6Mの形成範囲(平面位置および平面寸法)は、開口部形成領域SAの平面範囲(平面位置および平面寸法)と同じである。すなわち、導体パターン6Mは、開口部形成領域SA内において境界(エッジ)を有しないようにパターン形成されている。したがって、パッドPDの開口部形成領域SAの直下に導体パターン6Mを設けたからといって、導体パターンの境界(エッジ)への応力集中に起因する絶縁膜のクラックも生じない。
このような本実施の形態6によれば、前記実施の形態5の場合よりも、パッドPD下の絶縁膜にクラックCLKが生じるのをさらに抑制または防止することができるため、半導体装置の歩留まりおよび信頼性をさらに向上させることができる。これ以外は、前記実施の形態4,5と同様の効果を得ることができる。
また、本実施の形態6の変形例として、上記実施の形態2の変形例(図23)のように、ワイヤ接合領域WAとプローブ接触領域PAとを、少なくとも一部が重なる(平面的に重なる)ように配置することもできる。これにより、パッドPDの平面寸法(面積)を縮小でき、半導体チップの平面寸法(面積)を縮小することができる。
(実施の形態7)
図36の左側は本実施の形態7の半導体装置の半導体チップの内部領域の図1のY1−Y1線に相当する箇所の断面図、右側は同じ半導体チップのパッド配置領域の図1のX1−X1線に相当する箇所の断面図である。また、図37および図38は本実施の形態7の半導体装置の半導体チップを示す要部平面図であり、それぞれ上記図5および図6に対応するものである。すなわち、図37には、パッドPD形成領域近傍での第5配線層M5の導体パターン(第5配線5Fおよびダミー配線DL)のレイアウトの例が示され、図38には、パッドPD形成領域近傍での第4配線層M4の導体パターン(第4配線5Eおよびダミー配線DL)のレイアウトの例が示されている。また、図37および図38には、パッドPD、開口部形成領域SAおよびプローブ接触領域PAの位置が点線で示されている。
本実施の形態7においては、パッドPDの下方に素子が形成されておらず、溝型の分離部2が形成されている。この場合、素子がある領域と素子が無い領域とで段差が生じてしまうのを防ぐため(すなわち、各配線層の平坦性を確保するため)、特にパッドPDの下方の各配線層にダミー配線DLを設ける必要がある。ダミー配線DLは、一般に同層の配線と同工程時に形成されているが、集積回路自体の構成には無関係な導体パターンで形成されている。ダミー配線DLは、配線が配置されていない領域にまんべんなく配置されている。
ただし、本実施の形態7においても、前記実施の形態1と同様に、上記最上の配線層MHの直下の第5配線層M5において、パッドPDの上記プローブ接触領域PA(プローブ痕)の直下には、導体パターン(第5配線5F、ダミー配線DLおよびプラグ6C)が形成されていない。ここで、最上の配線層MHの最小加工寸法は、第5配線層M5以下の配線層の最小加工寸法に比べて大きく、リソグラフィーの焦点深度が大きいので、第5配線層M5中のダミー配線DLを部分的に無くしたとしても平坦性の劣化を許容できる。
また、第5配線層M5において、プローブ接触領域PAの直下以外の領域には、導体パターン(第5配線5F、ダミー配線DLおよびプラグ6C)が形成されている。すなわち、第5配線層M5において、プローブ接触領域PAの直下以外の領域に、第5配線5Fおよびダミー配線DLからなる導体パターンが、好ましくは、まんべんなく配置されている。
また、パッドPDの上記プローブ接触領域PAの直下であっても、第4配線層M4とそれよりも下層の配線層にはダミー配線DLが配置されており、各配線層の平坦性が確保されている。これ以外の構成は前記実施の形態1と同様である。
図39は、本発明者が検討した他の比較例の半導体チップの要部平面図であり、パッドPD形成領域近傍での第5配線層M5の導体パターン(第5配線5Fおよびダミー配線DL)のレイアウトが示されており、上記実施の形態1で説明した比較例の半導体チップの図8に相当する。上記実施の形態1で説明した図7〜図9の比較例と、図39の比較例とでは、パッドPDの下に形成されている導体パターンの種類(図7〜図9の場合は配線とダミー配線の混合、図39の場合はほとんどダミー配線)が異なるが、図39の比較例の場合も、上記実施の形態1で説明した図7〜図9の比較例と同様の問題が生じる。上記実施の形態1で説明したのと同様、本実施の形態7は、この問題を解決できる。
本実施の形態7によれば、前記実施の形態1と同様の効果を得ることができる他、以下の効果を得ることができる。すなわち、配線層の平坦性を確保できるので配線パターンの転写精度および形成精度を向上させることができる。このため、配線層の平坦性劣化によるレイアウト制限を最小限にできる。したがって、半導体装置の信頼性および歩留まりを向上させることができる。また、半導体チップのサイズ縮小を促進できる。
(実施の形態8)
図40の左側は本実施の形態8の半導体装置の半導体チップの内部領域の図1のY1−Y1線に相当する箇所の断面図、右側は同じ半導体チップのパッド配置領域の図1のX1−X1線に相当する箇所の断面図である。また、図41は本実施の形態8の半導体装置の半導体チップを示す要部平面図であり、上記図38に対応するものである。すなわち、図41には、パッドPD形成領域近傍での第4配線層M4の導体パターン(第4配線5Eおよびダミー配線DL)のレイアウトの例が示されている。また、図41には、パッドPD、開口部形成領域SAおよびプローブ接触領域PAの位置が点線で示されている。
なお、本実施の形態8におけるパッドPD形成領域近傍での第5配線層M5の導体パターン(第5配線5Fおよびダミー配線DL)のレイアウトは、上記実施の形態7(図37)とほぼ同様であるので、ここではその図示を省略する。
本実施の形態8は、前記実施の形態7の変形例である。すなわち、本実施の形態8においても、前記実施の形態7と同様に、パッドPDの下方に素子が形成されていないので、パッドの下方の複数の配線層の各々にダミー配線DLが設けられている。
本実施の形態8の半導体装置の構成で前記実施の形態7と異なるのは以下の通りである。本実施の形態8においては、上記最上の配線層MHの直下の第5配線層M5および第4配線層M4の2層において、パッドPDの上記プローブ接触領域PA(プローブ痕)の直下には、導体パターン(第5配線5F、第4配線5E、ダミー配線DLおよびプラグ6C)が形成されていない。すなわち、機械的強度の弱い低誘電率膜を有する配線層(第1配線層M1から第3配線層M3)よりも上層の、低誘電率膜を有さない全ての配線層(第4配線層M4および第5配線層M5)の当該箇所(パッドPDの上記プローブ接触領域PA(プローブ痕)の直下)の上記導体パターンを選択的に無くした。これにより、パッドPDの下方の絶縁膜のクラックを前記実施の形態1の場合よりも効果的に抑制または防止することができる。
また、第4配線層M4および第5配線層M5において、プローブ接触領域PAの直下以外の領域には、導体パターン(第4配線5E、第5配線5F、ダミー配線DLおよびプラグ6C)が形成されている。すなわち、第4配線層M4および第5配線層M5において、プローブ接触領域PAの直下以外の領域に、第4配線5Eおよびダミー配線DLからなる導体パターンあるいは第5配線5Fおよびダミー配線DLからなる導体パターンが、好ましくは、まんべんなく配置されている。
ここで、最上の配線層MHおよび第5配線層M5の最小加工寸法は、第4配線層M4以下の配線層の最小加工寸法に比べて大きく、リソグラフィーの焦点深度が大きいので、第5配線層M5および第4配線層M4中のダミー配線DLを部分的に無くしたとしても平坦性の劣化を許容できる。また、本実施の形態8においてはパッドPDの上記プローブ接触領域PAの直下であっても、第3配線層M3とそれよりも下層の配線層にはダミー配線DLが配置されており、各配線層の平坦性が確保されている。したがって、配線層の平坦性を確保できるので配線パターンの転写精度および形成精度を向上させることができる。このため、配線層の平坦性劣化によるレイアウト制限を最小限にできる。したがって、半導体装置の信頼性および歩留まりを向上させることができる。また、半導体チップのサイズ縮小を促進できる。これ以外は、前記実施の形態1,7と同様の効果を得ることができる。
(実施の形態9)
図42の左側は本実施の形態9の半導体装置の半導体チップの内部領域の図1のY1−Y1線に相当する箇所の断面図、右側は同じ半導体チップのパッド配置領域の図1のX1−X1線に相当する箇所の断面図である。また、図43は本実施の形態9の半導体装置の半導体チップを示す要部平面図であり、上記図37に対応するものである。すなわち、図43には、パッドPD形成領域近傍での第5配線層M5の導体パターン(第5配線5Fおよびダミー配線DL)のレイアウトの例が示されている。また、図43には、パッドPD、開口部形成領域SA、プローブ接触領域PAおよびワイヤ接合領域WAの位置が点線で示され、ワイヤ内包領域PWAの位置が一点鎖線で示されている。
なお、本実施の形態9におけるパッドPD形成領域近傍での第4配線層M4の導体パターン(第4配線5Eおよびダミー配線DL)のレイアウトは、上記実施の形態7(図38)とほぼ同様であるので、ここではその図示を省略する。
本実施の形態9においては、前記実施の形態7,8と同様に、パッドPDの下方に素子が形成されていないので、前記実施の形態7,8で説明したのと同様に、パッドPDの下方の複数の配線層の各々にダミー配線DLが設けられている。
ただし、本実施の形態9においても、前記実施の形態2と同様に、上記最上の配線層MHの直下の第5配線層M5において、パッドPDの上記ワイヤ内包領域PWAの直下には、導体パターン(第5配線5F、ダミー配線DLおよびプラグ6C)が形成されていない。したがって、前記実施の形態2と同様に、パッドPDの下方の絶縁膜のクラックを抑制または防止することができる。
また、第5配線層M5において、ワイヤ内包領域PWAの直下以外の領域には、導体パターン(第5配線5F、ダミー配線DLおよびプラグ6C)が形成されている。すなわち、第5配線層M5において、ワイヤ内包領域PWAの直下以外の領域に、第5配線5Fおよびダミー配線DLからなる導体パターンが、好ましくは、まんべんなく配置されている。
ここで、最上の配線層MHの最小加工寸法は、第5配線層M5以下の配線層の最小加工寸法に比べて大きく、リソグラフィーの焦点深度が大きいので、第5配線層M5中のダミー配線DLを部分的に無くしたとしても平坦性の劣化を許容できる。また、パッドPDの上記ワイヤ内包領域PWAの直下であっても、第4配線層M4とそれよりも下層の配線層にはダミー配線DLが配置されており、各配線層の平坦性が確保されている。したがって、配線層の平坦性を確保できるので配線パターンの転写精度および形成精度を向上させることができる。このため、配線層の平坦性劣化によるレイアウト制限を最小限にできる。したがって、半導体装置の信頼性および歩留まりを向上させることができる。また、半導体チップのサイズ縮小を促進できる。これ以外の構成および効果は前記実施の形態2と同様である。
図44は本実施の形態9の半導体装置の半導体チップの変形例を示す要部平面図であり、上記図23に対応するものである。すなわち、図44には、パッドPD形成領域近傍での第5配線層M5の導体パターン(第5配線5Fおよびダミー配線DL)のレイアウトの例が示されている。
上記図23に示される変形例と同様、図44に示される本実施の形態9の変形例では、ワイヤ接合領域WAとプローブ接触領域PAとを、少なくとも一部が重なる(平面的に重なる)ように配置している。この場合にも、上記最上の配線層MHの直下の第5配線層M5において、パッドPDの上記ワイヤ内包領域PWAの直下には、導体パターン(第5配線5F、ダミー配線DLおよびプラグ6C)が形成されていない。これにより、両者の重なり領域を設けた分だけ、ワイヤ内包領域PWAの平面寸法(面積)を小さくすることができ、それによって、開口部形成領域SAおよびパッドPDの平面寸法(面積)を小さくすることができる。このため、半導体チップの平面寸法(面積)を縮小することができる。
(実施の形態10)
図45の左側は本実施の形態10の半導体装置の半導体チップの内部領域の図1のY1−Y1線に相当する箇所の断面図、右側は同じ半導体チップのパッド配置領域の図1のX1−X1線に相当する箇所の断面図である。また、図46は本実施の形態10の半導体装置の半導体チップを示す要部平面図であり、上記図38に対応するものである。すなわち、図46には、パッドPD形成領域近傍での第4配線層M4の導体パターン(第4配線5Eおよびダミー配線DL)のレイアウトの例が示されている。また、図46には、パッドPD、開口部形成領域SA、プローブ接触領域PAおよびワイヤ接合領域WAの位置が点線で示され、ワイヤ内包領域PWAの位置が一点鎖線で示されている。
なお、本実施の形態10におけるパッドPD形成領域近傍での第5配線層M5の導体パターン(第5配線5Fおよびダミー配線DL)のレイアウトは、上記実施の形態9(図43)とほぼ同様であるので、ここではその図示を省略する。
本実施の形態10は、前記実施の形態9の変形例である。すなわち、本実施の形態10においても、前記実施の形態9と同様に、パッドPDの下方に素子が形成されていないので、パッドの下方の複数の配線層の各々にダミー配線DLが設けられている。
本実施の形態10の半導体装置の構成で前記実施の形態9と異なるのは以下の通りである。本実施の形態10においては、上記最上の配線層MHの直下の第5配線層M5および第4配線層M4の2層において、パッドPDの上記ワイヤ内包領域PWAの直下には、導体パターン(第5配線5F、第4配線5E、ダミー配線DLおよびプラグ6C)が形成されていない。すなわち、機械的強度の弱い低誘電率膜を有する配線層(第1配線層M1から第3配線層M3)よりも上層の、低誘電率膜を有さない全ての配線層(第4配線層M4および第5配線層M5)の当該箇所(パッドPDの上記ワイヤ内包領域PWAの直下)の上記導体パターンを選択的に無くした。これにより、パッドPDの下方の絶縁膜のクラックを前記実施の形態2の場合よりも効果的に抑制または防止することができる。
また、第4配線層M4および第5配線層M5において、ワイヤ内包領域PWAの直下以外の領域には、導体パターン(第4配線5E、第5配線5F、ダミー配線DLおよびプラグ6C)が形成されている。すなわち、第4配線層M4および第5配線層M5において、ワイヤ内包領域PWAの直下以外の領域に、第4配線5Eおよびダミー配線DLからなる導体パターンあるいは第5配線5Fおよびダミー配線DLからなる導体パターンが、好ましくは、まんべんなく配置されている。
ここで、最上の配線層MHおよび第5配線層M5の最小加工寸法は、第4配線層M4以下の配線層の最小加工寸法に比べて大きく、リソグラフィーの焦点深度が大きいので、第5配線層M5および第4配線層M4中のダミー配線DLを部分的に無くしたとしても平坦性の劣化を許容できる。また、本実施の形態10においては、パッドPDの上記ワイヤ内包領域PWAの直下であっても、第3配線層M3とそれよりも下層の配線層にはダミー配線DLが配置されており、各配線層の平坦性が確保されている。したがって、配線層の平坦性を確保できるので配線パターンの転写精度および形成精度を向上させることができる。このため、配線層の平坦性劣化によるレイアウト制限を最小限にできる。したがって、半導体装置の信頼性および歩留まりを向上させることができる。また、半導体チップのサイズ縮小を促進できる。これ以外は、前記実施の形態2,9と同様の効果を得ることができる。
また、本実施の形態10の変形例として、上記実施の形態9の変形例(図44)のように、ワイヤ接合領域WAとプローブ接触領域PAとを、少なくとも一部が重なる(平面的に重なる)ように配置することもできる。これにより、パッドPDの平面寸法(面積)を縮小でき、半導体チップの平面寸法(面積)を縮小することができる。
(実施の形態11)
図47の左側は本実施の形態11の半導体装置の半導体チップの内部領域の図1のY1−Y1線に相当する箇所の断面図、右側は同じ半導体チップのパッド配置領域の図1のX1−X1線に相当する箇所の断面図である。また、図48は本実施の形態11の半導体装置の半導体チップを示す要部平面図であり、上記図37に対応するものである。すなわち、図48には、パッドPD形成領域近傍での第5配線層M5の導体パターン(第5配線5Fおよびダミー配線DL)のレイアウトの例が示されている。また、図48には、パッドPD、開口部形成領域SAおよびプローブ接触領域PAの位置が点線で示されている。
なお、本実施の形態11におけるパッドPD形成領域近傍での第4配線層M4の導体パターン(第4配線5Eおよびダミー配線DL)のレイアウトは、上記実施の形態7(図38)とほぼ同様であるので、ここではその図示を省略する。
本実施の形態11においては、前記実施の形態7〜10と同様に、パッドPDの下方に素子が形成されていないため、前記実施の形態7〜10で説明したのと同様に、パッドの下方の複数の配線層の各々にダミー配線DLが設けられている。
ただし、本実施の形態11においても、前記実施の形態3と同様に、上記最上の配線層MHの直下の第5配線層M5において、パッドPDの上記開口部形成領域SAの直下には、導体パターン(第5配線5F、ダミー配線DLおよびプラグ6C)が形成されていない。したがって、前記実施の形態3と同様に、パッドPDの下方の絶縁膜のクラックを抑制または防止することができる。
また、第5配線層M5において、開口部形成領域SAの直下以外の領域には、導体パターン(第5配線5F、ダミー配線DLおよびプラグ6C)が形成されている。すなわち、第5配線層M5において、開口部形成領域SAの直下以外の領域に、第5配線5Fおよびダミー配線DLからなる導体パターンが、好ましくは、まんべんなく配置されている。
ここで、最上の配線層MHの最小加工寸法は、第5配線層M5以下の配線層の最小加工寸法に比べて大きく、リソグラフィーの焦点深度が大きいので、第5配線層M5中のダミー配線DLを部分的に無くしたとしても平坦性の劣化を許容できる。また、パッドPDの上記ワイヤ内包領域PWAの直下であっても、第4配線層M4とそれよりも下層の配線層にはダミー配線DLが配置されており、各配線層の平坦性が確保されている。したがって、配線層の平坦性を確保できるので配線パターンの転写精度および形成精度を向上させることができる。このため、配線層の平坦性劣化によるレイアウト制限を最小限にできる。したがって、半導体装置の信頼性および歩留まりを向上させることができる。また、半導体チップのサイズ縮小を促進できる。これ以外の構成および効果は前記実施の形態3と同様である。
また、本実施の形態11の変形例として、上記実施の形態9の変形例(図44)のように、ワイヤ接合領域WAとプローブ接触領域PAとを、少なくとも一部が重なる(平面的に重なる)ように配置することもできる。これにより、パッドPDの平面寸法(面積)を縮小でき、半導体チップの平面寸法(面積)を縮小することができる。
(実施の形態12)
図49の左側は本実施の形態12の半導体装置の半導体チップの内部領域の図1のY1−Y1線に相当する箇所の断面図、右側は同じ半導体チップのパッド配置領域の図1のX1−X1線に相当する箇所の断面図である。また、図50は本実施の形態12の半導体装置の半導体チップを示す要部平面図であり、上記図38に対応するものである。すなわち、図50には、パッドPD形成領域近傍での第4配線層M4の導体パターン(第4配線5Eおよびダミー配線DL)のレイアウトの例が示されている。また、図50には、パッドPD、開口部形成領域SAおよびプローブ接触領域PAの位置が点線で示されている。
なお、本実施の形態12におけるパッドPD形成領域近傍での第5配線層M5の導体パターン(第5配線5Fおよびダミー配線DL)のレイアウトは、上記実施の形態11(図48)とほぼ同様であるので、ここではその図示を省略する。
本実施の形態12は、前記実施の形態11の変形例である。すなわち、本実施の形態12においても、前記実施の形態11と同様に、パッドPDの下方に素子が形成されていないので、パッドの下方に複数の配線層の各々にダミー配線DLが設けられている。
本実施の形態12の半導体装置の構成で前記実施の形態11と異なるのは以下の通りである。本実施の形態12においては、上記最上の配線層MHの直下の第5配線層M5および第4配線層M4の2層において、パッドPDの上記開口部形成領域SAの直下には、導体パターン(第5配線5F、第4配線5E、ダミー配線DLおよびプラグ6C)が形成されていない。
すなわち、機械的強度の弱い低誘電率膜を有する配線層(第1配線層M1から第3配線層M3)よりも上層の、低誘電率膜を有さない全ての配線層(第4配線層M4および第5配線層M5)の当該箇所(パッドPDの上記開口部形成領域SAの直下)の上記導体パターンを選択的に無くした。これにより、パッドPDの下方の絶縁膜のクラックを前記実施の形態2の場合よりも効果的に抑制または防止することができる。
また、第4配線層M4および第5配線層M5において、開口部形成領域SAの直下以外の領域には、導体パターン(第4配線5E、第5配線5F、ダミー配線DLおよびプラグ6C)が形成されている。すなわち、第4配線層M4および第5配線層M5において、開口部形成領域SAの直下以外の領域に、第4配線5Eおよびダミー配線DLからなる導体パターンあるいは第5配線5Fおよびダミー配線DLからなる導体パターンが、好ましくは、まんべんなく配置されている。
ここで、最上の配線層MHおよび第5配線層M5の最小加工寸法は、第4配線層M4以下の配線層の最小加工寸法に比べて大きく、リソグラフィーの焦点深度が大きいので、第5配線層M5および第4配線層M4中のダミー配線DLを部分的に無くしたとしても平坦性の劣化を許容できる。また、本実施の形態12においては、パッドPDの上記開口部形成領域SAの直下であっても、第3配線層M3とそれよりも下層の配線層にはダミー配線DLが配置されており、各配線層の平坦性が確保されている。したがって、配線層の平坦性を確保できるので配線パターンの転写精度および形成精度を向上させることができる。このため、配線層の平坦性劣化によるレイアウト制限を最小限にできる。したがって、半導体装置の信頼性および歩留まりを向上させることができる。また、半導体チップのサイズ縮小を促進できる。これ以外は、前記実施の形態3,11と同様の効果を得ることができる。
また、本実施の形態12の変形例として、上記実施の形態9の変形例(図44)のように、ワイヤ接合領域WAとプローブ接触領域PAとを、少なくとも一部が重なる(平面的に重なる)ように配置することもできる。これにより、パッドPDの平面寸法(面積)を縮小でき、半導体チップの平面寸法(面積)を縮小することができる。
(実施の形態13)
図51の左側は本実施の形態13の半導体装置の半導体チップの内部領域の図1のY1−Y1線に相当する箇所の断面図、右側は同じ半導体チップのパッド配置領域の図1のX1−X1線に相当する箇所の断面図である。
なお、本実施の形態13におけるパッドPD形成領域近傍での第5配線層M5の導体パターン(第5配線5Fおよびダミー配線DL)および第4配線層M4の導体パターン(第4配線5Eおよびダミー配線DL)のレイアウトは、上記実施の形態7(図37および図38)とほぼ同様であるので、ここではその図示を省略する。
本実施の形態13においては、半導体チップの内部領域における複数の配線層の各々にダミー配線DLが設けられているとともに、前記実施の形態7〜12と同様に、パッドPDの下方に素子が形成されていないため、パッドPDの下方の複数の配線層の各々にもダミー配線DLが設けられている。
ただし、本実施の形態13においては、前記実施の形態3と同様に、上記最上の配線層MHの直下の第5配線層M5において、パッドPDの上記開口部形成領域SAの直下には、導体パターン(第5配線5F、ダミー配線DLおよびプラグ6C)が形成されていない。これにより、前記実施の形態3と同様の効果を得ることができる。
また、本実施の形態13においては、前記実施の形態4と同様に、パッドPDのプローブ接触領域PA(プローブ痕)の直下に、断面凹状の導体パターン(第2導体パターン)6MがパッドPDの下面に接触した状態で形成されている。すなわち、本実施の形態13においては、最上の配線層MHの絶縁膜3E,4Dにおいて上記プローブ接触領域PAには、大きな孔THAが形成されており、その孔THA内に、上記した断面凹状の導体パターン6Mと、パッドPDの導体膜の一部分とが下層から順に堆積されている。導体パターン6Mの構成および形成方法は、前記実施の形態4で説明したのと同じである。これにより、前記実施の形態4と同様の効果を得ることができる。
また、上記のように、最上の配線層MHの最小加工寸法は、第5配線層M5以下の配線層の最小加工寸法に比べて大きく、リソグラフィーの焦点深度が大きいので、第5配線層M5中のダミー配線DLを部分的に無くしたとしても平坦性の劣化を許容できる。また、パッドPDの上記開口部形成領域SAの直下であっても、第4配線層M4とそれよりも下層の配線層にはダミー配線DLが配置されているので、各配線層の平坦性を確保できる。さらに、半導体チップの内部領域における複数の配線層の各々にダミー配線DLが設けられているので、内部領域内の配線層の平坦性も確保できる。このように、配線層の平坦性を確保できるので配線パターンの転写精度および形成精度を向上させることができる。このため、配線層の平坦性劣化によるレイアウト制限を最小限にできる。したがって、半導体装置の信頼性および歩留まりを向上させることができる。また、半導体チップのサイズ縮小を促進できる。これ以外の構成および効果は前記実施の形態3,4と同様である。
本実施の形態13の変形例として、上記最上の配線層MHの直下の第5配線層M5において、パッドPDの上記プローブ接触領域PAの直下に、導体パターン(第5配線5F、ダミー配線DLおよびプラグ6C)を設けないようにしても良い。
また、上記最上の配線層MHの直下の第5配線層M5において、パッドPDの上記ワイヤ内包領域PWAの直下に、導体パターン(第5配線5F、ダミー配線DLおよびプラグ6C)を設けないようにしても良い。
(実施の形態14)
図52の左側は本実施の形態14の半導体装置の半導体チップの内部領域の図1のY1−Y1線に相当する箇所の断面図、右側は同じ半導体チップのパッド配置領域の図1のX1−X1線に相当する箇所の断面図である。
なお、本実施の形態14におけるパッドPD形成領域近傍での第5配線層M5の導体パターン(第5配線5Fおよびダミー配線DL)および第4配線層M4の導体パターン(第4配線5Eおよびダミー配線DL)のレイアウトは、上記実施の形態9(図43および図38)とほぼ同様であるので、ここではその図示を省略する。
本実施の形態14においては、半導体チップの内部領域における複数の配線層の各々にダミー配線DLが設けられているとともに、前記実施の形態7〜13と同様に、パッドPDの下方に素子が形成されていないため、パッドの下方の複数の配線層の各々にダミー配線DLが設けられている。
ただし、本実施の形態14においては、前記実施の形態3と同様に、上記最上の配線層MHの直下の第5配線層M5において、パッドPDの上記開口部形成領域SAの直下には、導体パターン(第5配線5F、ダミー配線DLおよびプラグ6C)が形成されていない。これにより、前記実施の形態3と同様の効果を得ることができる。
また、本実施の形態14においては、前記実施の形態5と同様に、パッドPDのワイヤ内包領域PWAの直下に、断面凹状の導体パターン(第2導体パターン)6MがパッドPDの下面に接触した状態で形成されている。すなわち、本実施の形態14においては、最上の配線層MHの絶縁膜3E,4Dにおいて上記ワイヤ内包領域PWAには、大きな孔THAが形成されており、その孔THA内に、上記した断面凹状の導体パターン6Mと、パッドPDの導体膜の一部分とが下層から順に堆積されている。導体パターン6Mの構成および形成方法は、前記実施の形態4で説明したのと同じである。これにより、前記実施の形態4,5と同様の効果を得ることができる。
また、上記のように、最上の配線層MHの最小加工寸法は、第5配線層M5以下の配線層の最小加工寸法に比べて大きく、リソグラフィーの焦点深度が大きいので、第5配線層M5中のダミー配線DLを部分的に無くしたとしても平坦性の劣化を許容できる。また、パッドPDの上記開口部形成領域SAの直下であっても、第4配線層M4とそれよりも下層の配線層にはダミー配線DLが配置されているので、各配線層の平坦性を確保できる。さらに、半導体チップの内部領域における複数の配線層の各々にダミー配線DLが設けられているので、内部領域内の配線層の平坦性も確保できる。このように、配線層の平坦性を確保できるので配線パターンの転写精度および形成精度を向上させることができる。このため、配線層の平坦性劣化によるレイアウト制限を最小限にできる。したがって、半導体装置の信頼性および歩留まりを向上させることができる。また、半導体チップのサイズ縮小を促進できる。これ以外の構成および効果は前記実施の形態3,5と同様である。
本実施の形態14の変形例として、上記最上の配線層MHの直下の第5配線層M5において、パッドPDの上記ワイヤ内包領域PWAの直下に、導体パターン(第5配線5F、ダミー配線DLおよびプラグ6C)を設けないようにしても良い。
また、本実施の形態14の変形例として、上記実施の形態9の変形例(図44)のように、ワイヤ接合領域WAとプローブ接触領域PAとを、少なくとも一部が重なる(平面的に重なる)ように配置することもできる。これにより、パッドPDの平面寸法(面積)を縮小でき、半導体チップの平面寸法(面積)を縮小することができる。
(実施の形態15)
図53の左側は本実施の形態15の半導体装置の半導体チップの内部領域の図1のY1−Y1線に相当する箇所の断面図、右側は同じ半導体チップのパッド配置領域の図1のX1−X1線に相当する箇所の断面図である。
なお、本実施の形態15におけるパッドPD形成領域近傍での第5配線層M5の導体パターン(第5配線5Fおよびダミー配線DL)および第4配線層M4の導体パターン(第4配線5Eおよびダミー配線DL)のレイアウトは、上記実施の形態11(図48および図38)とほぼ同様であるので、ここではその図示を省略する。
本実施の形態15においては、半導体チップの内部領域における複数の配線層の各々にダミー配線DLが設けられているとともに、前記実施の形態7〜14と同様に、パッドPDの下方に素子が形成されていないため、パッドの下方の複数の配線層の各々にダミー配線DLが設けられている。
ただし、本実施の形態15においては、前記実施の形態3と同様に、上記最上の配線層MHの直下の第5配線層M5において、パッドPDの上記開口部形成領域SAの直下には、導体パターン(第5配線5F、ダミー配線DLおよびプラグ6C)が形成されていない。これにより、前記実施の形態3と同様の効果を得ることができる。
また、本実施の形態15においては、前記実施の形態6と同様に、パッドPDの開口部形成領域SAの直下に、断面凹状の導体パターン(第2導体パターン)6MがパッドPDの下面に接触した状態で形成されている。すなわち、本実施の形態15においては、最上の配線層MHの絶縁膜3E,4Dにおいて上記開口部形成領域SAには、大きな孔THAが形成されており、その孔THA内に、上記した断面凹状の導体パターン6Mと、パッドPDの導体膜の一部分とが下層から順に堆積されている。導体パターン6Mの構成および形成方法は、前記実施の形態4で説明したのと同じである。これにより、前記実施の形態4,6と同様の効果を得ることができる。
また、上記のように、最上の配線層MHの最小加工寸法は、第5配線層M5以下の配線層の最小加工寸法に比べて大きく、リソグラフィーの焦点深度が大きいので、第5配線層M5中のダミー配線DLを部分的に無くしたとしても平坦性の劣化を許容できる。また、パッドPDの上記開口部形成領域SAの直下であっても、第4配線層M4とそれよりも下層の配線層にはダミー配線DLが配置されているので、各配線層の平坦性を確保できる。さらに、半導体チップの内部領域における複数の配線層の各々にダミー配線DLが設けられているので、内部領域内の配線層の平坦性も確保できる。このように、配線層の平坦性を確保できるので配線パターンの転写精度および形成精度を向上させることができる。このため、配線層の平坦性劣化によるレイアウト制限を最小限にできる。したがって、半導体装置の信頼性および歩留まりを向上させることができる。また、半導体チップのサイズ縮小を促進できる。これ以外の構成および効果は前記実施の形態3,6と同様である。
また、本実施の形態15の変形例として、上記実施の形態9の変形例(図44)のように、ワイヤ接合領域WAとプローブ接触領域PAとを、少なくとも一部が重なる(平面的に重なる)ように配置することもできる。これにより、パッドPDの平面寸法(面積)を縮小でき、半導体チップの平面寸法(面積)を縮小することができる。
(実施の形態16)
図54の左側は本実施の形態16の半導体装置の半導体チップの内部領域の図1のY1−Y1線に相当する箇所の断面図、右側は同じ半導体チップのパッド配置領域の図1のX1−X1線に相当する箇所の断面図である。また、図55および図56は本実施の形態16の半導体装置の半導体チップを示す要部平面図であり、それぞれ上記図5および図6に対応するものである。すなわち、図55には、パッドPD形成領域近傍での第5配線層M5の導体パターン(第5配線5Fおよびダミー配線DL)のレイアウトの例が示され、図56には、パッドPD形成領域近傍での第4配線層M4の導体パターン(第4配線5Eおよびダミー配線DL)のレイアウトの例が示されている。また、図55および図56には、パッドPD、開口部形成領域SA、プローブ接触領域PAおよびワイヤ接合領域WAの位置が点線で示されている。
本実施の形態16は、上記図16および図17に示される実施の形態1の半導体装置の半導体チップの変形例において、プラグ6Cの形成を省略した更なる変形例に対応する。
本実施の形態16では、上記プラグ6Cは形成していない。その代わりに、図54に示されるように、絶縁膜3E,4Dに開口部(孔、スルーホール)7A,7Bを設け、この開口部7A,7Bを埋めるように最上配線5GおよびパッドPDを形成している。開口部7A内には、最上配線5Gの一部が形成(配置)され、開口部7B内にはパッドPDの一部が形成(配置)されている。
すなわち、本実施の形態16では、上記実施の形態1と同様にして上記図14の構造を得た後、絶縁膜4D,3Eを堆積してから、第5配線5Fを露出する開口部7A,7Bを絶縁膜3E,4Dに形成し、開口部7A,7B内を含む絶縁膜3E上に最上配線5GおよびパッドPD形成用の導体膜を形成し、この導体膜をパターニングすることで、最上配線5GおよびパッドPDを形成している。最上配線5GおよびパッドPD形成後の工程は、上記実施の形態1と同じである。
このため、本実施の形態16では、最上配線5GおよびパッドPDの一部(開口部7A,7B内の部分)が上記プラグ6Cを兼ね、最上配線5Gは、開口部7Aの底部で第5配線5Fと電気的に接続され、パッドPDは、開口部7Bの底部で第5配線5F(すなわち第5配線5Fのうちの配線5Fc)と電気的に接続されている。
最上配線5GおよびパッドPD形成用の導体膜(上記バリアメタル膜BM2,BM3および主配線部材MM2)は、スパッタリング法で形成するため、CVD法で成膜したタングステン膜に比べて被覆率が低い。このため、開口部7A,7Bの孔径(孔の直径)が小さすぎると、開口部7A,7B内に最上配線5GおよびパッドPD形成用の導体膜をうまく形成できず、最上配線5GおよびパッドPDと第5配線5Fとの間の電気的な接続を確保できなくなる可能性がある。従って、開口部7A,7Bの孔径(孔の直径)は1μm以上であることが好ましく、これにより、最上配線5GおよびパッドPDと第5配線5Fとの間の電気的な接続を的確に確保することができる。上記プラグ6Cを埋め込んだスルーホールに比べて、開口部7Aの孔径を大きくする(1μm以上にする)必要がある分、半導体チップの内部領域(図54の左側)の必要面積が多少増大するが、プラグ6C形成工程を省略できるため、半導体装置の製造工程数を低減でき、それによって半導体装置の製造コストを低減できる。
一方、開口部7Bは、ワイヤ接合領域WAと同程度の寸法とし(すなわちワイヤ接合領域WA全体に開口部7Bを設け)、パッドPDのうち開口部7B内の部分を、ワイヤ接合領域WAとしている。プローブ接触領域PAは、パッドPDのうち開口部7B外の部分に設けられている。これにより、パッド形成領域の面積増大を回避できる。
第5配線5Fのうち、開口部7Bの底部でパッドPDと接続される配線5Fcは、開口部7Bを平面的に内包するパターン(例えばパッドPDの面積の半分程度)を有しているが、配線5Fcはプローブ接触領域PAの下方には延在していない。
図54〜図56からも分かるように、本実施の形態16においては、最上の配線層MHの直下の第5配線層M5において、パッドPDのプローブ接触領域PAの直下には、導体パターン(第5配線5Fおよびダミー配線DL)が形成されていない。第5配線層M5において、パッドPDのプローブ接触領域PAの直下以外の領域には、導体パターン(第5配線5Fおよびダミー配線DL)が形成されている。すなわち、第5配線層M5において、プローブ接触領域PAの直下以外の領域に、第5配線5Fおよびダミー配線DLからなる導体パターンが、好ましくは、まんべんなく配置されている。なお、本実施の形態16においては、パッドPDのプローブ接触領域PAの直下でも、最下の配線層ML〜第4配線層M4には、導体パターン(配線、ダミー配線、プラグ)が形成されている。このような本実施の形態16においても、前記実施の形態1と同様の効果を得ることができる。
更に、本実施の形態16では、プラグ6C形成工程を省略できるため、半導体装置の製造工程数を低減でき、半導体装置の製造コストを低減できる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野である半導体装置に適用した場合について説明したが、それに限定されるものではなく種々適用可能であり、例えば液晶表示装置やMEMS(Micro Electro Mechanical Systems)にも適用できる。
本発明は、半導体装置の製造業に適用できる。
本発明の一実施の形態である半導体装置の半導体チップの要部平面図である。 左側は図1の半導体チップの内部領域のY1−Y1線の断面図、右側は図1の半導体チップのパッド配置領域のX1−X1線の断面図である。 図2の破線A内の配線層の拡大断面図である。 図2の破線B内の配線層の拡大断面図である。 図1の半導体チップのパッド形成領域近傍での第5配線層の導体パターンのレイアウトを示す要部平面図である。 図1の半導体チップのパッド形成領域近傍での第4配線層の導体パターンのレイアウトを示す要部平面図である。 本発明者が検討した半導体チップの要部断面図である。 図7の半導体チップのパッド形成領域近傍での第5配線層の導体パターンのレイアウトを示す要部平面図である。 図7の半導体チップのパッド形成領域近傍での第4配線層の導体パターンのレイアウトを示す要部平面図である。 図1〜図6で説明した半導体装置の製造工程中の半導体基板の内部領域(左側)とパッド配置領域(右側)の断面図である。 図10に続く半導体装置の製造工程中の半導体基板の内部領域(左側)とパッド配置領域(右側)の断面図である。 図11に続く半導体装置の製造工程中の半導体基板の内部領域(左側)とパッド配置領域(右側)の断面図である。 図12に続く半導体装置の製造工程中の半導体基板の内部領域(左側)とパッド配置領域(右側)の断面図である。 図13に続く半導体装置の製造工程中の半導体基板の内部領域(左側)とパッド配置領域(右側)の断面図である。 図14に続く半導体装置の製造工程中の半導体基板の内部領域(左側)とパッド配置領域(右側)の断面図である。 図1の半導体チップの変形例における、パッド形成領域近傍での第5配線層の導体パターンのレイアウトを示す要部平面図である。 図1の半導体チップの変形例における、パッド形成領域近傍での第4配線層の導体パターンのレイアウトを示す要部平面図である。 左側は本発明の他の実施の形態(実施の形態2)である半導体装置の半導体チップの内部領域の図1のY1−Y1線に相当する箇所の断面図、右側は同じ半導体チップのパッド配置領域の図1のX1−X1線に相当する箇所の断面図である。 図18の半導体チップのパッド形成領域近傍での第5配線層の導体パターンのレイアウトを示す要部平面図である。 図18の半導体チップのパッド形成領域近傍での第4配線層の導体パターンのレイアウトを示す要部平面図である。 本発明者が検討した半導体チップの要部断面図である。 本発明者が検討した半導体チップの要部断面図である。 図18の半導体チップの変形例における、パッド形成領域近傍での第5配線層の導体パターンのレイアウトを示す要部平面図である。 左側は本発明の他の実施の形態(実施の形態3)の半導体装置の半導体チップの内部領域の図1のY1−Y1線に相当する箇所の断面図、右側は同じ半導体チップのパッド配置領域の図1のX1−X1線に相当する箇所の断面図である。 図24の半導体チップのパッド形成領域近傍での第5配線層の導体パターンのレイアウトを示す要部平面図である。 図24の半導体チップのパッド形成領域近傍での第4配線層の導体パターンのレイアウトを示す要部平面図である。 左側は本発明の他の実施の形態(実施の形態4)の半導体装置の半導体チップの内部領域の図1のY1−Y1線に相当する箇所の断面図、右側は同じ半導体チップのパッド配置領域の図1のX1−X1線に相当する箇所の断面図である。 図27の半導体チップのパッド配置領域の最上の配線層の要部拡大断面図である。 本発明者が検討した半導体装置の最上の配線層のパッド配置部分の断面図である。 図27および図28で説明した半導体装置の製造工程中の基板の内部領域(左側)とパッド配置領域(右側)の断面図である。 図27および図28で説明した半導体装置の図30に続く製造工程中の基板の内部領域(左側)とパッド配置領域(右側)の断面図である。 図27および図28で説明した半導体装置の図31に続く製造工程中の基板の内部領域(左側)とパッド配置領域(右側)の断面図である。 図27および図28で説明した半導体装置の図32に続く製造工程中の基板の内部領域(左側)とパッド配置領域(右側)の断面図である。 左側は本発明の他の実施の形態(実施の形態5)の半導体装置の半導体チップの内部領域の図1のY1−Y1線に相当する箇所の断面図、右側は同じ半導体チップのパッド配置領域の図1のX1−X1線に相当する箇所の断面図である。 左側は本発明の他の実施の形態(実施の形態6)の半導体装置の半導体チップの内部領域の図1のY1−Y1線に相当する箇所の断面図、右側は同じ半導体チップのパッド配置領域の図1のX1−X1線に相当する箇所の断面図である。 左側は本発明の他の実施の形態(実施の形態7)の半導体装置の半導体チップの内部領域の図1のY1−Y1線に相当する箇所の断面図、右側は同じ半導体チップのパッド配置領域の図1のX1−X1線に相当する箇所の断面図である。 図36の半導体チップのパッド形成領域近傍での第5配線層の導体パターンのレイアウトを示す要部平面図である。 図24の半導体チップのパッド形成領域近傍での第4配線層の導体パターンのレイアウトを示す要部平面図である。 本発明者が検討した半導体チップのパッド形成領域近傍での第5配線層の導体パターンのレイアウトを示す要部平面図である。 左側は本発明の他の実施の形態(実施の形態8)の半導体装置の半導体チップの内部領域の図1のY1−Y1線に相当する箇所の断面図、右側は同じ半導体チップのパッド配置領域の図1のX1−X1線に相当する箇所の断面図である。 図40の半導体チップのパッド形成領域近傍での第4配線層の導体パターンのレイアウトを示す要部平面図である。 左側は本発明の他の実施の形態(実施の形態9)の半導体装置の半導体チップの内部領域の図1のY1−Y1線に相当する箇所の断面図、右側は同じ半導体チップのパッド配置領域の図1のX1−X1線に相当する箇所の断面図である。 図42の半導体チップのパッド形成領域近傍での第5配線層の導体パターンのレイアウトを示す要部平面図である。 図42の半導体チップの変形例における、パッド形成領域近傍での第5配線層の導体パターンのレイアウトを示す要部平面図である。 左側は本発明の他の実施の形態(実施の形態10)の半導体装置の半導体チップの内部領域の図1のY1−Y1線に相当する箇所の断面図、右側は同じ半導体チップのパッド配置領域の図1のX1−X1線に相当する箇所の断面図である。 図45の半導体チップのパッド形成領域近傍での第4配線層の導体パターンのレイアウトを示す要部平面図である。 左側は本発明の他の実施の形態(実施の形態11)の半導体装置の半導体チップの内部領域の図1のY1−Y1線に相当する箇所の断面図、右側は同じ半導体チップのパッド配置領域の図1のX1−X1線に相当する箇所の断面図である。 図47の半導体チップのパッド形成領域近傍での第5配線層の導体パターンのレイアウトを示す要部平面図である。 左側は本発明の他の実施の形態(実施の形態12)の半導体装置の半導体チップの内部領域の図1のY1−Y1線に相当する箇所の断面図、右側は同じ半導体チップのパッド配置領域の図1のX1−X1線に相当する箇所の断面図である。 図49の半導体チップのパッド形成領域近傍での第4配線層の導体パターンのレイアウトを示す要部平面図である。 左側は本発明の他の実施の形態(実施の形態13)の半導体装置の半導体チップの内部領域の図1のY1−Y1線に相当する箇所の断面図、右側は同じ半導体チップのパッド配置領域の図1のX1−X1線に相当する箇所の断面図である。 左側は本発明の他の実施の形態(実施の形態14)の半導体装置の半導体チップの内部領域の図1のY1−Y1線に相当する箇所の断面図、右側は同じ半導体チップのパッド配置領域の図1のX1−X1線に相当する箇所の断面図である。 左側は本発明の他の実施の形態(実施の形態15)の半導体装置の半導体チップの内部領域の図1のY1−Y1線に相当する箇所の断面図、右側は同じ半導体チップのパッド配置領域の図1のX1−X1線に相当する箇所の断面図である。 左側は本発明の他の実施の形態(実施の形態16)の半導体装置の半導体チップの内部領域の図1のY1−Y1線に相当する箇所の断面図、右側は同じ半導体チップのパッド配置領域の図1のX1−X1線に相当する箇所の断面図である。 図54の半導体チップのパッド形成領域近傍での第5配線層の導体パターンのレイアウトを示す要部平面図である。 図54の半導体チップのパッド形成領域近傍での第4配線層の導体パターンのレイアウトを示す要部平面図である。
符号の説明
1 半導体基板
2 分離部
3A,3B,3C,3D,3D1,3D2,3E,3F 絶縁膜
4A,4B,4D 絶縁膜
5 導体膜
5A 最下配線
5B 第1配線
5C 第2配線
5D 第3配線
5E 第4配線
5F 第5配線
5G 最上配線
6 導体膜
6A,6C プラグ(接続部)
7A,7B 開口部
6M 導体パターン(第2導体パターン)
Q MIS・FET
ML 最下の配線層
M1 第1配線層
M2 第2配線層
M3 第3配線層
M4 第4配線層
M5 第5配線層
MH 最上の配線層
MM0,MM1,MM2 主配線部材
BM0,BM1,BM2,BM3 バリアメタル膜
PD ボンディングパッド(外部端子)
S 開口部
PA プローブ接触領域(第1領域)
WA ワイヤ接合領域
PWA ワイヤ内包領域(第1領域)
SA 開口部形成領域(第1領域)
PRB プローブ
CLK クラック
LV 配線溝
TH スルーホール
THA 孔
DL ダミー配線
W1,L1 寸法
W2 幅

Claims (16)

  1. 厚さ方向に沿って互いに反対側に位置する第1主面および第2主面を有する半導体基板と、
    前記半導体基板の第1主面に形成された複数の素子と、
    前記半導体基板の第1主面上に形成された複数の配線層と、
    前記複数の配線層間を電気的に接続する接続部とを備え、
    前記複数の配線層の各々は、第1導体パターンと、前記第1導体パターン間を絶縁する絶縁膜とを有しており、
    前記複数の配線層のうちの最上の配線層は、前記第1導体パターンにより形成される外部端子と、前記外部端子の一部が露出されるような開口部を有する前記絶縁膜とを有しており、
    前記外部端子の第1領域の直下に、断面凹状の第2導体パターンが前記外部端子の下面に接触した状態で形成されており、
    前記第2導体パターンは、高融点金属、高融点金属窒化物またはこれらの積層体により形成されており、
    前記第2導体パターンは、前記外部端子の第1領域内において境界を有しないようにパターン形成されており、
    前記最上の配線層の直下の配線層において、前記外部端子の第1領域および前記第2導体パターンの直下には、前記第1導体パターンが存在しないことを特徴とする半導体装置。
  2. 請求項記載の半導体装置において、前記第1領域は、プローブの接触領域であることを特徴とする半導体装置。
  3. 請求項記載の半導体装置において、前記第1領域は、プローブの接触領域およびボンディングワイヤの接合領域を含む領域であることを特徴とする半導体装置。
  4. 請求項記載の半導体装置において、前記第1領域は、前記最上の配線層の前記絶縁膜に形成された前記開口部の形成領域であることを特徴とする半導体装置。
  5. 請求項記載の半導体装置において、前記最上の配線層の直下の配線層よりも下層の配線層においては、前記外部端子の第1領域の直下に、前記第1導体パターンが形成されていることを特徴とする半導体装置。
  6. 請求項記載の半導体装置において、
    前記最上の配線層の直下の配線層のさらに直下の配線層において、前記外部端子の第1領域の直下には、前記第1導体パターンが形成されておらず、
    前記最上の配線層の直下の配線層のさらに直下の配線層よりも下層の配線層においては、前記外部端子の第1領域の直下に、前記第1導体パターンが形成されていることを特徴とする半導体装置。
  7. 請求項記載の半導体装置において、前記第1導体パターンは配線またはダミーパターンであることを特徴とする半導体装置。
  8. 請求項記載の半導体装置において、前記複数の配線層のうちの所望の配線層の前記第1導体パターンは、前記絶縁膜に形成された配線開口部内に導体膜が埋め込まれることで形成されていることを特徴とする半導体装置。
  9. 請求項記載の半導体装置において、前記第1導体パターンは銅を主材料として形成されていることを特徴とする半導体装置。
  10. 請求項記載の半導体装置において、前記複数の配線層のうちの所望の配線層の前記絶縁膜は、酸化シリコンよりも誘電率が低い材料により形成されていることを特徴とする半導体装置。
  11. 請求項記載の半導体装置において、前記外部端子の直下の前記半導体基板の前記第1主面には前記複数の素子が形成されていることを特徴とする半導体装置。
  12. 請求項記載の半導体装置において、前記外部端子の直下の前記半導体基板の前記第1主面には前記複数の素子が形成されていないことを特徴とする半導体装置。
  13. 請求項記載の半導体装置において、前記第2導体パターンは、タングステン、チタン、タンタル、窒化タングステン、窒化チタン、窒化タンタルまたはこれらのうち選択された2以上の材料の積層体により形成されていることを特徴とする半導体装置。
  14. (a)厚さ方向に沿って互いに反対側に位置する第1主面および第2主面を有する半導体基板を用意する工程と、
    (b)前記半導体基板の第1主面に複数の素子を形成する工程と、
    (c)前記半導体基板の第1主面上に複数の配線層を形成する工程とを有し、
    前記(c)工程は、
    (c1)前記複数の配線層の各々において絶縁膜および第1導体パターンを形成する工程と、
    (c2)前記複数の配線層間を電気的に接続する接続部を形成する工程とを有しており、
    前記(c1)工程は、
    前記複数の配線層の最上の配線層に、前記第1導体パターンにより形成される外部端子を形成する工程と、
    前記最上の配線層の直下の配線層を形成する工程において、前記外部端子の第1領域の直下には前記第1導体パターンを形成せず、それ以外の領域に前記第1導体パターンを形成する工程とを有しており、
    前記(c2)工程は、
    前記最上の配線層と、前記最上の配線層の直下の配線層との各々の前記第1導体パターン同士を電気的に接続する前記接続部を形成する工程において、前記外部端子の第1領域の直下に、前記外部端子の下面に接するように断面凹状の第2導体パターンを形成する工程を有しており、
    前記第2導体パターンは、高融点金属、高融点金属窒化物またはこれらの積層体により形成され、前記第1領域内において境界を有しないように形成されていることを特徴とする半導体装置の製造方法。
  15. 請求項14記載の半導体装置の製造方法において、前記第1導体パターンを化学機械研磨法により形成することを特徴とする半導体装置の製造方法。
  16. 請求項14記載の半導体装置の製造方法において、前記接続部および前記第2導体パターンを化学機械研磨法により形成することを特徴とする半導体装置の製造方法。
JP2008009023A 2008-01-18 2008-01-18 半導体装置およびその製造方法 Expired - Fee Related JP5205066B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2008009023A JP5205066B2 (ja) 2008-01-18 2008-01-18 半導体装置およびその製造方法
US12/350,268 US20090184424A1 (en) 2008-01-18 2009-01-08 Semiconductor device and a method of manufacturing the same
US13/874,347 US20130241067A1 (en) 2008-01-18 2013-04-30 Semiconductor device and a method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008009023A JP5205066B2 (ja) 2008-01-18 2008-01-18 半導体装置およびその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2012283678A Division JP5564557B2 (ja) 2012-12-26 2012-12-26 半導体装置

Publications (2)

Publication Number Publication Date
JP2009170763A JP2009170763A (ja) 2009-07-30
JP5205066B2 true JP5205066B2 (ja) 2013-06-05

Family

ID=40875817

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008009023A Expired - Fee Related JP5205066B2 (ja) 2008-01-18 2008-01-18 半導体装置およびその製造方法

Country Status (2)

Country Link
US (2) US20090184424A1 (ja)
JP (1) JP5205066B2 (ja)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5203669B2 (ja) * 2007-10-22 2013-06-05 株式会社東芝 半導体装置およびその製造方法
DE102007058951B4 (de) * 2007-12-07 2020-03-26 Snaptrack, Inc. MEMS Package
JP2011003578A (ja) * 2009-06-16 2011-01-06 Renesas Electronics Corp 半導体装置
US8378495B2 (en) * 2009-08-10 2013-02-19 Texas Instruments Incorporated Integrated circuit (IC) having TSVS with dielectric crack suppression structures
JP2012039001A (ja) * 2010-08-10 2012-02-23 Renesas Electronics Corp 半導体装置
JP2013206905A (ja) 2012-03-27 2013-10-07 Renesas Electronics Corp 半導体装置およびその製造方法
KR101916088B1 (ko) * 2012-04-02 2018-11-07 삼성전자주식회사 반도체 패키지
JP5968711B2 (ja) * 2012-07-25 2016-08-10 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
JP5919128B2 (ja) * 2012-08-03 2016-05-18 ルネサスエレクトロニクス株式会社 半導体装置とその製造方法
WO2014097524A1 (ja) * 2012-12-21 2014-06-26 パナソニック株式会社 半導体装置
JP6027452B2 (ja) * 2013-02-01 2016-11-16 エスアイアイ・セミコンダクタ株式会社 半導体装置
JP6214222B2 (ja) 2013-06-04 2017-10-18 ローム株式会社 半導体装置の製造方法
CN104952822A (zh) * 2014-03-25 2015-09-30 中芯国际集成电路制造(上海)有限公司 一种焊盘结构
JP2016111084A (ja) * 2014-12-03 2016-06-20 トヨタ自動車株式会社 半導体装置とその製造方法
JP6500443B2 (ja) * 2015-01-06 2019-04-17 セイコーエプソン株式会社 半導体装置、半導体装置の製造方法、電気光学装置、及び電子機器
JP2016139711A (ja) 2015-01-28 2016-08-04 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP6588214B2 (ja) * 2015-03-19 2019-10-09 新光電気工業株式会社 電子部品装置と電子部品装置の製造方法
KR102482774B1 (ko) 2016-02-23 2023-01-02 르네사스 일렉트로닉스 가부시키가이샤 반도체 장치 및 그 제조 방법
JP6577899B2 (ja) * 2016-03-31 2019-09-18 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2017224753A (ja) * 2016-06-16 2017-12-21 セイコーエプソン株式会社 半導体装置及びその製造方法
KR102601650B1 (ko) * 2016-07-26 2023-11-13 삼성디스플레이 주식회사 표시 장치
US10930595B2 (en) 2017-09-28 2021-02-23 Taiwan Semiconductor Manufacturing Co., Ltd. Standard cells having via rail and deep via structures
US11158555B2 (en) * 2018-03-29 2021-10-26 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure having sensor die with touch sensing electrode, and method of fabricating the same
JP7200066B2 (ja) 2019-08-22 2023-01-06 ルネサスエレクトロニクス株式会社 半導体装置
JP2021072341A (ja) 2019-10-30 2021-05-06 キオクシア株式会社 半導体装置
JP2021150307A (ja) * 2020-03-16 2021-09-27 ソニーセミコンダクタソリューションズ株式会社 半導体装置、半導体装置の製造方法、及び電子機器
US11264359B2 (en) 2020-04-27 2022-03-01 Taiwan Semiconductor Manufacturing Co., Ltd. Chip bonded to a redistribution structure with curved conductive lines
US12094828B2 (en) * 2020-07-17 2024-09-17 Taiwan Semiconductor Manufacturing Co., Ltd. Eccentric via structures for stress reduction
KR20220033598A (ko) 2020-09-08 2022-03-17 삼성전자주식회사 반도체 패키지
CN112885778B (zh) * 2021-01-19 2023-05-16 长鑫存储技术有限公司 半导体结构及其制造方法
US11804452B2 (en) 2021-07-30 2023-10-31 Globalfoundries U.S. Inc. Pic structure having barrier surrounding opening for optical element to prevent stress damage

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57152263U (ja) * 1981-03-20 1982-09-24
JPS5912573U (ja) * 1982-07-14 1984-01-26 三菱電機株式会社 トルクレンチ
DE4039794A1 (de) * 1990-12-13 1992-06-17 Forst Saltus Werk Drehmomentschluessel
JP2001338955A (ja) * 2000-05-29 2001-12-07 Texas Instr Japan Ltd 半導体装置及びその製造方法
JP2002118235A (ja) * 2000-10-10 2002-04-19 Mitsubishi Electric Corp 半導体装置、半導体製造方法、および半導体製造用マスク
JP2002217258A (ja) * 2001-01-22 2002-08-02 Hitachi Ltd 半導体装置およびその測定方法、ならびに半導体装置の製造方法
JP2002324797A (ja) * 2001-04-24 2002-11-08 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2003068740A (ja) * 2001-08-30 2003-03-07 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP2003218114A (ja) * 2002-01-22 2003-07-31 Toshiba Corp 半導体装置及びその製造方法
US6908841B2 (en) * 2002-09-20 2005-06-21 Infineon Technologies Ag Support structures for wirebond regions of contact pads over low modulus materials
JP4173374B2 (ja) * 2003-01-08 2008-10-29 株式会社ルネサステクノロジ 半導体装置の製造方法
US7319277B2 (en) * 2003-05-08 2008-01-15 Megica Corporation Chip structure with redistribution traces
US6960836B2 (en) * 2003-09-30 2005-11-01 Agere Systems, Inc. Reinforced bond pad
JP4803966B2 (ja) * 2004-03-31 2011-10-26 ルネサスエレクトロニクス株式会社 半導体装置
US8088435B2 (en) * 2005-03-30 2012-01-03 Brother Kogyo Kabushiki Kaisha Mask, method for producing mask, and method for producing wired board
US20100000381A1 (en) * 2006-07-31 2010-01-07 Atsushi Takahashi Driver with tail

Also Published As

Publication number Publication date
JP2009170763A (ja) 2009-07-30
US20130241067A1 (en) 2013-09-19
US20090184424A1 (en) 2009-07-23

Similar Documents

Publication Publication Date Title
JP5205066B2 (ja) 半導体装置およびその製造方法
JP5559775B2 (ja) 半導体装置およびその製造方法
JP4401874B2 (ja) 半導体装置
US7459792B2 (en) Via layout with via groups placed in interlocked arrangement
JP4170103B2 (ja) 半導体装置、および半導体装置の製造方法
US9576921B2 (en) Semiconductor device and manufacturing method for the same
JP2006261631A (ja) ボンドパッド構造のトップビアパターン
JP2005243907A (ja) 半導体装置
US20100314620A1 (en) Semiconductor device
TWI421988B (zh) 凸塊接墊結構
JP5772926B2 (ja) 半導体装置
JP2011146563A (ja) 半導体装置
JP2018206938A (ja) 半導体装置およびその製造方法
TWI344685B (en) An integrated circuit device and a process for forming the same
US7943529B2 (en) Passivation structure and fabricating method thereof
JP5564557B2 (ja) 半導体装置
JP2005142351A (ja) 半導体装置およびその製造方法
JP5369394B2 (ja) 半導体装置及びその製造方法
JP4675146B2 (ja) 半導体装置
JP4675147B2 (ja) 半導体装置
JP4663510B2 (ja) 半導体装置
JP2015053371A (ja) 半導体装置およびその製造方法
JP2012227379A (ja) 半導体装置および半導体装置の製造方法
JP4701264B2 (ja) 半導体装置、および半導体装置の製造方法
JP2014179657A (ja) 半導体装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100528

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101206

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121030

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121226

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130122

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130218

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160222

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees