Nothing Special   »   [go: up one dir, main page]

JP2018206938A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2018206938A
JP2018206938A JP2017110582A JP2017110582A JP2018206938A JP 2018206938 A JP2018206938 A JP 2018206938A JP 2017110582 A JP2017110582 A JP 2017110582A JP 2017110582 A JP2017110582 A JP 2017110582A JP 2018206938 A JP2018206938 A JP 2018206938A
Authority
JP
Japan
Prior art keywords
insulating film
film
semiconductor device
barrier metal
organic insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017110582A
Other languages
English (en)
Other versions
JP6814698B2 (ja
Inventor
達矢 宇佐美
Tatsuya Usami
達矢 宇佐美
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2017110582A priority Critical patent/JP6814698B2/ja
Priority to CN201810239119.2A priority patent/CN108987357B/zh
Priority to TW107115517A priority patent/TWI768040B/zh
Priority to US15/987,169 priority patent/US10490517B2/en
Publication of JP2018206938A publication Critical patent/JP2018206938A/ja
Application granted granted Critical
Publication of JP6814698B2 publication Critical patent/JP6814698B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02311—Additive methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02371—Disposition of the redistribution layers connecting the bonding area on a surface of the semiconductor or solid-state body with another surface of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0239—Material of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/024—Material of the insulating layers therebetween
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H01L2224/03462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/0347—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05181—Tantalum [Ta] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

【課題】再配線を有する半導体装置の信頼性または性能を向上させる。
【解決手段】本発明の半導体装置およびその製造方法は、多層配線層のうち最上層の配線層に形成された第１パッド電極ＰＤ１、第１パッド電極ＰＤ１上に形成された第１絶縁膜ＩＦ１、および、第１絶縁膜ＩＦ１上に形成された第１有機絶縁膜ＰＩＱ１を含む。また、半導体装置およびその製造方法は、第１有機絶縁膜ＰＩＱ１上に形成され、且つ、第１パッド電極ＰＤ１と接続するバリアメタル膜ＢＭ３、および、バリアメタル膜ＢＭ３上に形成された導電膜ＭＦ１を含む。そして、第１有機絶縁膜ＰＩＱ１の上面において、第１バリアメタル膜ＢＭ３と第１有機絶縁膜ＰＩＱ１との間には、無機材料からなる第２絶縁膜ＩＦ２が形成されている。
【選択図】図２

Description

本発明は、半導体装置およびその製造方法に関し、例えば、再配線を有する半導体装置およびその製造方法に利用できるものである。
近年、半導体装置の動作の高速化および小型化などの要求から、半導体基板上の多層配線層の最上層配線の一部である第１パッド電極上に形成された、再配線と呼ばれる配線が用いられている。再配線は、その配線抵抗を低くするため、主として、例えばめっき法により形成された厚い銅膜を用いて構成される。再配線の上面の一部は、バンプ電極またはボンディングワイヤ等からなる外部接続用の端子と接続するための領域であり、第２パッド電極を構成する。そして、第２パッド電極はプリント基板等と電気的に接続される。
例えば、特許文献１（特開２００９−１９４１４４号公報）には、多層配線層上に再配線を形成する技術が記載されている。
特開２００９−１９４１４４号公報
再配線を用いる半導体装置では、回路を構成する配線を水分等から保護するため、ポリイミド等の有機絶縁膜を形成している。また、再配線は主に銅を主体とする導電膜と、その導電膜と有機絶縁膜との間に形成されたバリアメタル膜から構成される。しかし、隣接する再配線間の領域において、製造工程中にバリアメタル膜が除去しきれずに有機絶縁膜上に残る場合がある。その結果、隣接する再配線間でのリークが発生したり、隣接する再配線間のＨＡＳＴ試験（Highly Accelerated Temperature and Humidity Stress Test）での寿命が劣化するという問題が発生することが、本発明者の検討によって明らかになった。
また、バリアメタル膜の材料が有機絶縁膜の材料と反応することで、バリアメタル膜に高抵抗の導電物が含まれてしまう問題が発生し、再配線全体の抵抗が増加するという問題がある。
また、再配線周辺の層間絶縁膜構造はポリイミド等の有機絶縁膜を用いているため柔らかく、再配線の機械的な強度が弱い。そのため、例えば、再配線上にボンディングワイヤを形成した際の衝撃、または、再配線上に形成したバンプ電極を配線基板等に実装した際の衝撃によって、再配線が変形する、または、再配線にクラックが生じやすいという問題がある。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される実施の形態のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
一実施の形態である半導体装置およびその製造方法は、多層配線層のうち最上層の配線層に形成された第１パッド電極、第１パッド電極上に形成された第１絶縁膜、および、第１絶縁膜上に形成された第１有機絶縁膜を含む。また、半導体装置およびその製造方法は、第１有機絶縁膜上に形成され、且つ、第１パッド電極と接続する第１バリアメタル膜、および、第１バリアメタル膜上に形成された第１導電膜を含む。そして、第１有機絶縁膜の上面において、第１バリアメタル膜と第１有機絶縁膜との間には、無機材料からなる第２絶縁膜が形成されている。
一実施の形態によれば、半導体装置の信頼性を向上させることができる。また、半導体装置の性能を向上させることができる。
実施の形態１である半導体装置の平面図である。 実施の形態１である半導体装置の断面図である。 実施の形態１である半導体装置の断面図である。 実施の形態１である半導体装置の製造工程中の断面図である。 図４に続く半導体装置の製造工程中の断面図である。 図５に続く半導体装置の製造工程中の断面図である。 図６に続く半導体装置の製造工程中の断面図である。 図７に続く半導体装置の製造工程中の断面図である。 図８に続く半導体装置の製造工程中の断面図である。 図９に続く半導体装置の製造工程中の断面図である。 図１０に続く半導体装置の製造工程中の断面図である。 図１１に続く半導体装置の製造工程中の平面図である。 図１２に続く半導体装置の製造工程中の断面図である。 実施の形態２である半導体装置の断面図である。 実施の形態２である半導体装置の製造工程中の断面図である。 図１５に続く半導体装置の製造工程中の断面図である。 図１６に続く半導体装置の製造工程中の断面図である。 検討例である半導体装置の断面図である。 検討例である半導体装置の断面図である。
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。
さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須ではない。
同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうではないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
また、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。なお、図面をわかりやすくするために平面図であってもハッチングを付す場合がある。
＜本発明者の検討事項について＞
まず、図１８および図１９を用いて、本発明者の検討によって明らかになった問題点を検討例として説明する。
図１８は再配線ＲＷを形成する際の製造工程中の断面図を示している。多層配線層の最上層配線である第５配線Ｍ５の一部は第１パッド電極ＰＤ１を構成している。第１パッド電極ＰＤ１上には、第１パッド電極ＰＤ１の一部を露出するように、無機材料からなる絶縁膜ＩＦ１が形成されている。絶縁膜ＩＦ１上には例えばポリイミド膜からなる有機絶縁膜ＰＩＱ１が形成されている。有機絶縁膜ＰＩＱ１には開口部ＯＰ０が形成されており、再配線ＲＷはこの開口部ＯＰ０を介して第１パッド電極ＰＤ１と接続される。開口部ＯＰ０内部および有機絶縁膜ＰＩＱ１上には、スパッタリング法を用いてバリアメタル膜ＢＭ３およびシード層ＳＤが形成される。次に、シード層ＳＤ上に導電膜ＭＦ１および導電膜ＭＦ２が順次形成される。
続いて、図１９に示すように、導電膜ＭＦ１が形成されていない領域において、シード層ＳＤとバリアメタル膜ＢＭ３を除去する。この時、バリアメタル膜ＢＭ３の一部が有機絶縁膜ＰＩＱ１上に残されてしまう場合がある。このバリアメタル膜ＢＭ３が、隣接する再配線ＲＷ間（導電膜ＭＦ１間）に残されていることが原因で、再配線ＲＷ間でのリークが発生したり、ＨＡＳＴ試験での寿命が劣化するという問題が発生した。
このような問題の原因について本発明者の考察を以下に記す。ここではバリアメタル膜ＢＭ３の材料としてチタンを用い、有機絶縁膜ＰＩＱ１の材料としてＣ−Ｈ結合等のような炭素を含有するポリイミドを用いた場合で説明する。
バリアメタル膜ＢＭ３のチタンは、スパッタリング法によって、有機絶縁膜ＰＩＱ１上に形成されるが、このときチタンの一部がポリイミド中に含まれる炭素と反応してしまい、炭化チタン等の反応生成物ＲＣが形成されることがある。これは、スパッタリング法の初期段階でアルゴン等のガスが用いられるが、アルゴンに晒されることで、ポリイミド表面のＣ−Ｈ結合が弱くなっていることが原因である。このため、チタンがポリイミドと反応しやすい状態になっている。
製造工程中には、このような反応生成物ＲＣの発生は予想されていないので、チタンを除去するための通常のウェットエッチングでは反応生成物ＲＣを取りきることが困難である。
しかも、この反応生成物ＲＣは導電性を有する。このため、反応生成物ＲＣが隣接する再配線ＲＷ間に残存してしまうと、隣接する再配線ＲＷ間でリークが発生しやすくなるという問題がある。
また、有機絶縁膜ＰＩＱ１は導電膜ＭＦ１下のバリアメタル膜ＢＭ３の一部と反応してしまう場合もある。この反応で生成される炭化チタンはチタンよりも高抵抗であるため、バリアメタル膜ＢＭ３の抵抗が高くなる。すなわち、再配線ＲＷ全体としての抵抗が高くなる問題もある。
従って、再配線ＲＷにポリイミド等からなる有機絶縁膜ＰＩＱ１を用いる場合、このような反応生成物ＲＣの発生をできる限り抑えることが重要である。
（実施の形態１）
本実施の形態および以下の実施の形態の半導体装置は、再配線を備えた半導体装置である。
＜半導体装置の構造について＞
本実施の形態の半導体装置の構造について、図１および図２を用いて説明する。図１は、本実施の形態の半導体装置である半導体チップの平面レイアウトである。図２は、図１のＡ−Ａ線における要部断面図である。
図１に示すように、本実施の形態の半導体チップＣＰは、平面視において矩形の形状を有している。再配線ＲＷは第１パッド電極ＰＤ１を介して多層配線層と接続されており、半導体チップＣＰに複数形成されている。再配線ＲＷの一部は第２パッド電極ＰＤ２を構成している。第２パッド電極ＰＤ２はバンプ電極またはボンディングワイヤ等の外部接続用の端子ＴＲと接続するための領域である。なお、図１では再配線ＲＷの形状を見やすくするため、再配線ＲＷ上に形成される外部接続用の端子ＴＲや有機膜ＰＩＱ２を省略して示している。また、第１パッド電極ＰＤ１は実際には再配線ＲＷに覆われているため、破線で示している。
図２に示されるように、半導体チップＣＰの上部には、層間絶縁膜ＩＬ４中に所謂ダマシン（Damascene）構造の第４配線Ｍ４が形成されている。すなわち、第４配線Ｍ４は層間絶縁膜ＩＬ４中に形成された溝内に、銅を主体とする導電膜を埋め込むことで形成されている。なお、図２では説明の簡略化のため、第４配線Ｍ４とその上層の構造を示しており、第４配線Ｍ４よりも下層の構造については示していない。下層の構造とその製造方法については後述の図３で説明する。
第４配線Ｍ４上には層間絶縁膜ＩＬ５が形成されており、層間絶縁膜ＩＬ５中にはビアＶ４が形成されている。なお、層間絶縁膜ＩＬ５は、例えば酸化シリコンまたはフッ素を添加した酸化シリコンで構成されており、ビアＶ４は例えばタングステンを主体とする導電膜で構成されている。
層間絶縁膜ＩＬ５上には第５配線Ｍ５が形成されており、第５配線Ｍ５と第４配線Ｍ４はビアＶ４を介して接続している。第５配線Ｍ５は多層配線層の最上層に複数形成される配線であり、そのうちの一部が第１パッド電極ＰＤ１となる。第１パッド電極ＰＤ１はバリアメタル膜ＢＭ１、バリアメタル膜ＢＭ１上に形成された導電膜ＡＬ、および、導電膜ＡＬ上に形成されたバリアメタル膜ＢＭ２で構成されている。ここでバリアメタル膜ＢＭ１およびバリアメタル膜ＢＭ２は、それぞれ窒化チタンまたは窒化チタンとチタンの積層膜で構成されている。また、導電膜ＡＬはアルミニウムを主体とする導電膜から構成されている。
パッド電極ＰＤ１上および層間絶縁膜ＩＬ５上には絶縁膜ＩＦ１が形成されている。絶縁膜ＩＦ１は主に水分の浸入を防ぐ目的から耐湿性の高い材料で構成され、例えば窒化シリコンや酸窒化シリコンからなる。また、絶縁膜ＩＦ１上には、例えばポリイミドからなる有機絶縁膜ＰＩＱ１が形成されている。
有機絶縁膜ＰＩＱ１の一部の表面上には絶縁膜ＩＦ２が形成されている。絶縁膜ＩＦ２は、無機材料で構成され、例えば酸化シリコンまたは窒化シリコンからなる。言い換えれば、絶縁膜ＩＦ２は有機絶縁膜ＰＩＱ１と有機絶縁膜ＰＩＱ２の何れよりも硬度の高い材料で形成されている。なお、後述で詳細に説明するが、本実施の形態においては、絶縁膜ＩＦ２は絶縁膜ＩＦ１と異なる材料で形成することが好ましい。例えば絶縁膜ＩＦ１を窒化シリコンで形成した場合には、絶縁膜ＩＦ２は酸化シリコンで形成することが好ましい。
パッド電極ＰＤ１上の絶縁膜ＩＦ２は一部が除去されており、有機絶縁膜ＰＩＱ１および絶縁膜ＩＦ１からなる積層膜には、第１パッド電極ＰＤ１に到達するように、開口部ＯＰ１が形成されている。
また、本実施の形態では、開口部ＯＰ１の底面のバリアメタル膜ＢＭ２を除去した場合を図示している。バリアメタル膜ＢＭ２は導電膜ＡＬよりも高抵抗の材料である。従って、再配線ＲＷが直接導電膜ＡＬと接続することができるため、第１パッド電極ＰＤ１と再配線ＲＷとの間の抵抗を小さくすることができる。なお、バリアメタル膜ＢＭ２は必ずしも除去されていなくてもよいが、再配線ＲＷとパッド電極ＰＤ１間の抵抗をより低くしたい場合には、バリアメタル膜ＢＭ２を除去することは有効である。
再配線ＲＷは、絶縁膜ＩＦ２上に形成され、且つ、開口部ＯＰ１内を埋め込むように形成されていることで、第１パッド電極ＰＤ１と接続されている。再配線ＲＷは、主に導電膜ＭＦ１とバリアメタル膜ＢＭ３から構成されている。本実施の形態では、バリアメタル膜ＢＭ３、バリアメタル膜ＢＭ３上に形成されたシード層ＳＤ、シード層ＳＤ上に形成された導電膜ＭＦ１、および、導電膜ＭＦ１上に形成された導電膜ＭＦ２からなる再配線ＲＷを例示している。
導電膜ＭＦ１およびシード層ＳＤは導電膜で構成されており、例えば銅を主成分とする材料からなる。シード層ＳＤは最終的には導電膜ＭＦ１に取り込まれて一体化するが、ここでは発明の理解を容易にするため、各々を分けて示している。
導電膜ＭＦ２は導電膜ＭＦ１と異なる材料からなり、例えばニッケルからなる。また、導電膜ＭＦ２は、ニッケル膜と金膜との積層膜としてもよい。導電膜ＭＦ２は外部接続用の端子ＴＲとの密着性を高めるために設けられた膜であり、所望の密着性が得られる場合には形成しなくてもよい。すなわち、導電膜ＭＦ２と外部接続用の端子ＴＲの密着性は、導電膜ＭＦ１と外部接続用の端子ＴＲの密着性よりも高い。また、再配線ＲＷの全体としての抵抗を下げるため、導電膜ＭＦ１は導電膜ＭＦ２よりもシート抵抗の低い材料で形成し、導電膜ＭＦ２よりも厚い膜厚で形成されている。また、同様の理由で、導電膜ＭＦ１はバリアメタル膜ＢＭ３よりもシート抵抗の低い材料で形成し、バリアメタル膜ＢＭ３よりも厚い膜厚で形成されている。
バリアメタル膜ＢＭ３は例えばチタン、タンタルまたはクロムを含む導電膜であり、導電膜ＭＦ１（銅）の拡散を防止する機能を有する。また、バリアメタル膜ＢＭ３は上記の材料の単層膜でもよいが、例えば窒化チタンまたは窒化タンタルのような窒化膜も形成した積層膜としてもよい。
再配線ＲＷ上および有機絶縁膜ＰＩＱ１上には有機絶縁膜ＰＩＱ２が形成されている。有機絶縁膜ＰＩＱ２は有機絶縁膜ＰＩＱ１と同じ材料で構成され、例えばポリイミドからなる絶縁膜で構成される。ここで、再配線ＲＷの一部は外部接続用の端子ＴＲと接続するための領域であり、本実施の形態では第２パッド電極ＰＤ２として示している。有機絶縁膜ＰＩＱ２には再配線ＲＷの一部の領域を露出するように、すなわち第２パッド電極ＰＤ２を露出するように、開口部ＯＰ２が設けられている。
外部接続用の端子ＴＲは開口部ＯＰ２を介して再配線ＲＷと接続されている。外部接続用の端子ＴＲは、例えばバンプ電極やボンディングワイヤである。バンプ電極の材料としては、例えば半田や金が使用できる。ボンディングワイヤの材料としては、例えば銅や金が使用できる。なお、本実施の形態では、外部接続用の端子ＴＲとしてバンプ電極を用いた場合を例示している。
なお、本実施の形態では有機絶縁膜ＰＩＱ２を用いる場合を例示しているが、有機絶縁膜ＰＩＱ２の形成を省略することもできる。すなわち、有機絶縁膜ＰＩＱ２を形成せずに、再配線ＲＷの第２パッド電極に直接外部接続用の端子ＴＲを形成してもよい。しかしながら、有機絶縁膜ＰＩＱ２を形成した方が外部からの水分の浸入等に対する耐性が高くなるため、製品の信頼性をより高めたい場合には有機絶縁膜ＰＩＱ２を形成した方がよい。
また、本実施の形態では再配線ＲＷから露出している領域の絶縁膜ＩＦ２を除去している。すなわち、隣接する再配線ＲＷ間の領域において、絶縁膜ＩＦ２を除去している。この理由は、絶縁膜ＩＦ２と有機絶縁膜ＰＩＱ１の密着性、または、絶縁膜ＩＦ２と有機絶縁膜ＰＩＱ２の密着性よりも、有機絶縁膜ＰＩＱ１と有機絶縁膜ＰＩＱ２の密着性の方が高いためである。これによって、有機絶縁膜ＰＩＱ２が剥離される恐れを低減させることができる。なお、有機絶縁膜ＰＩＱ２を用いない場合にも、再配線ＲＷ間の絶縁膜ＩＦ２を除去した方がよい。
＜半導体装置の構造の主な特徴について＞
本実施の形態における半導体装置の構造の主な特徴は、有機絶縁膜ＰＩＱ１とバリアメタル膜ＢＭ３との間に、無機材料の絶縁膜ＩＦ２が形成されている点である。これによって、有機絶縁膜ＰＩＱ１の上面において、バリアメタル膜ＢＭ３が有機絶縁膜ＰＩＱ１と接することがないので、有機絶縁膜ＰＩＱ１を構成するＣ−Ｈ結合とバリアメタル膜ＢＭ３が反応してできる導電性の反応生成物ＲＣが形成されない。
従って、隣接する再配線ＲＷ間における有機絶縁膜ＰＩＱ１上に反応生成物ＲＣが発生していない。これにより、再配線ＲＷ間でリークが発生したり、再配線ＲＷ間でのＨＡＳＴ寿命が低下するといった問題を抑制することができる。よって、半導体装置の信頼性を向上させることができる。
また、導電膜ＭＦ１下のバリアメタル膜ＢＭ３の一部が有機絶縁膜ＰＩＱ１と反応することもないので、炭化チタン等の高抵抗材料が形成されなくなる。絶縁膜ＩＦ２は無機材料からなるため、バリアメタル膜ＢＭ３が絶縁膜ＩＦ２と接しても、炭化チタンのような金属炭化物は生成されない。このため、バリアメタル膜ＢＭ３の抵抗が高くなってしまうことを防ぐことができ、再配線ＲＷ全体としての抵抗が高くなってしまう問題を抑制できる。よって、半導体装置の性能を向上させることができる。
また、従来では、再配線ＲＷ周辺の層間絶縁膜構造が有機絶縁膜ＰＩＱ１と有機絶縁膜ＰＩＱ２からなり、再配線ＲＷの機械的な強度が弱かった。そのため、再配線ＲＷ上にボンディングワイヤを形成した際の衝撃、または、バンプ電極を配線基板等に実装した際の衝撃によって、再配線ＲＷが変形する、または、再配線ＲＷにクラックが生じるという問題があった。しかし、本実施の形態のように、有機絶縁膜ＰＩＱおよび有機絶縁膜ＰＩＱ２の何れよりも硬度の高い無機材料からなる絶縁膜ＩＦ２を、導電膜ＭＦ１下のバリアメタル膜ＢＭ３と有機絶縁膜ＰＩＱ１との間に形成したことで、再配線ＲＷの機械的な強度を高めることができる。よって、半導体装置の信頼性を向上させることができる。
＜半導体装置の製造方法について＞
本実施の形態における半導体装置の製造方法を、図３〜図１３を参照して説明する。図３は第４配線Ｍ４とその下層を示す断面図であり、図４〜図１３は第４配線Ｍ４とその上層の構造を示す断面図である。なお、これらの断面図は図２と同様に、図１のＡ−Ａ断面に対応している。
また、ここでは多層配線層を５層の配線層により構成することについて説明するが、積層される配線層の数は５層より少なくても多くてもよい。また、本実施の形態の主な特徴は多層配線層よりも上の構造体およびその製造方法にあるため、半導体基板の主面近傍に形成する半導体素子の具体的な製造方法についての説明は一部省略する。
まず、図３に示すように、例えば１〜１０Ωｃｍの比抵抗を有するｐ型の単結晶シリコンなどからなる半導体基板（半導体ウェハ）ＳＵＢを用意する。それから、半導体基板ＳＵＢに、活性領域を規定する複数の素子分離領域ＳＴＩを形成する。素子分離領域ＳＴＩは、例えば主に酸化シリコンからなる絶縁膜を、半導体基板ＳＵＢに形成された溝内に埋め込むことにより形成する。
続いて、半導体基板ＳＵＢに不純物を導入してウエルＷＬを形成した後、ウエルＷＬ上にゲート絶縁膜を介して形成されたゲート電極と、ウエルＷＬ内に形成されたソース・ドレイン領域とを含むＭＩＳＦＥＴＱ１およびＭＩＳＦＥＴＱ２を、それぞれ形成する。
続いて、半導体基板ＳＵＢ上に、ＭＩＳＦＥＴＱ１およびＭＩＳＦＥＴＱ２を覆う層間絶縁膜ＩＬ０を形成する。層間絶縁膜ＩＬ０は、例えば酸化シリコン膜からなり、例えばＣＶＤ法などを用いて形成することができる。その後、フォトリソグラフィ技術およびドライエッチング法を用いて、層間絶縁膜ＩＬ０内にコンタクトホールを形成する。その後、コンタクトホール内に例えばタングステンからなる金属膜を埋め込むことで、プラグＰＬＧを形成する。プラグＰＬＧはＭＩＳＦＥＴＱ１またはＭＩＳＦＥＴＱ２等に接続される。
続いて、プラグＰＬＧが埋め込まれた層間絶縁膜ＩＬ０上に層間絶縁膜ＩＬ１を形成する。層間絶縁膜ＩＬ１は、酸化シリコンよりも誘電率の低い材料で構成され、例えばＳｉＯＣのような炭素を含む酸化シリコンで構成される。第１配線Ｍ１は、所謂ダマシン技術を用いて形成される。すなわち、層間絶縁膜ＩＬ１内に溝を形成し、例えば、銅を主体とする導電膜をＣＭＰ（Chemical Mechanical Polishing）法を用いて埋め込むことで、第１配線Ｍ１が形成される。なお、銅と層間絶縁膜ＩＬ１との間に銅の拡散を防止するバリアメタル膜を形成してもよい。なお、第１配線Ｍ１はプラグＰＬＧの上面に接続される。
続いて、層間絶縁膜ＩＬ１上に、第１配線Ｍ１を覆うように層間絶縁膜ＩＬ２を形成する。層間絶縁膜ＩＬ２は層間絶縁膜ＩＬ１と同様の材料で構成される。また、第１配線Ｍ１の表面には銅の拡散を防止する機能を有する、例えば炭窒化シリコンからなるバリア絶縁膜が形成されているが、ここでは図示を省略する。次に、層間絶縁膜ＩＬ２にビアホールと配線用の溝を形成し、例えば銅を主体とする導電膜をＣＭＰ法を用いて埋め込むことで、ビアＶ１と第２配線Ｍ２が形成される。すなわち、ビアＶ１と第２配線Ｍ２はダマシン法の一種であるデュアルダマシン（Dual Damascene）法によって形成されており、一体化している。なお、銅と層間絶縁膜ＩＬ２との間に銅の拡散を防止するバリアメタル膜を形成してもよい。なお、ビアＶ１は第１配線Ｍ１の上面に接続される。
続いて、層間絶縁膜ＩＬ２上および第２配線Ｍ２上に、層間絶縁膜ＩＬ３を形成する。その後、ビアＶ１と第２配線Ｍ２を形成した時と同様の手法を用いて、層間絶縁膜ＩＬ３にビアＶ２と第３配線Ｍ３を形成する。続いて、層間絶縁膜ＩＬ３上および第３配線Ｍ３上に、層間絶縁膜ＩＬ４を形成する。その後、ビアＶ１と第２配線Ｍ２を形成した時と同様の手法を用いて、層間絶縁膜ＩＬ４にビアＶ３と第４配線Ｍ４を形成する。なお、層間絶縁膜ＩＬ３および層間絶縁膜ＩＬ４の材料は、層間絶縁膜ＩＬ２と同様である。
続いて、図４に示すように、層間絶縁膜ＩＬ４上に、第４配線Ｍ４を覆うように層間絶縁膜ＩＬ５を形成する。層間絶縁膜ＩＦ５は無機絶縁膜からなり、例えば酸化シリコンやフッ素を添加した酸化シリコンからなる。また、第４配線Ｍ４の表面には銅の拡散を防止する機能を有する、例えば炭窒化シリコンからなるバリア絶縁膜が形成されているが、ここでは図示を省略する。その後、フォトリソグラフィ技術およびドライエッチング法を用いて、層間絶縁膜ＩＬ５にビアホールを形成する。その後、ビアホール内に例えばタングステンの金属膜を埋め込むことで、ビアＶ４を形成する。なお、ビアＶ４は第４配線Ｍ４の上面に接続される。
続いて、層間絶縁膜ＩＬ５上に第５配線Ｍ５を形成する。まず、層間絶縁膜ＩＬ５上にＣＶＤ法またはスパッタリング法を用いて、バリアメタル膜ＢＭ１、導電膜ＡＬおよびバリアメタル膜ＢＭ２を順次積層させる。その後、フォトリソグラフィ技術およびドライエッチング法を用いてパターニングを行うことで、第５配線Ｍ５が形成される。第５配線Ｍ５は多層配線層の最上層に複数形成される配線であり、そのうちの一部が第１パッド電極ＰＤ１となる。ここでバリアメタル膜ＢＭ１およびバリアメタル膜ＢＭ２は、それぞれ窒化チタンまたは窒化チタンとチタンの積層膜で構成されている。また、導電膜ＡＬはアルミニウムを主体とする導電膜から構成されている。また、バリアメタル膜ＢＭ１の膜厚は３０〜１００ｎｍ程度、導電膜ＡＬの膜厚は１〜４μｍ程度、バリアメタル膜ＢＭ２の膜厚は３０〜１００ｎｍ程度である。また、バリアメタル膜ＢＭ２は形成しなくともよいが、本実施の形態ではバリアメタル膜ＢＭ２を形成する場合として説明する。なお、第５配線Ｍ５（第１パッド電極ＰＤ１）はビアＶ４の上面に接続される。
続いて、層間絶縁膜ＩＬ５上に、第５配線Ｍ５を覆うように絶縁膜ＩＦ１を形成する。絶縁膜ＩＦ１は、ＣＶＤ法を用いて形成される無機絶縁膜であり、例えば窒化シリコンまたは酸窒化シリコンからなる。また、絶縁膜ＩＦ１は、最初に酸化シリコン膜を形成し、その酸化シリコン膜上に窒化シリコン膜を形成した積層膜で構成してもよい。なお、絶縁膜ＩＦ１の膜厚は１００〜２００ｎｍ程度である。
以上の工程を経て、半導体基板ＳＵＢと、半導体基板ＳＵＢ上に形成された多層配線層と、多層配線層のうち最上層の配線層に形成された第１パッド電極ＰＤ１と、第１パッド電極ＰＤ１を覆うように形成され、且つ、無機材料からなる第１絶縁膜ＩＦ１とが準備される。
続いて、図５に示すように、絶縁膜ＩＦ１上に有機絶縁膜ＰＩＱ１を形成する。有機絶縁膜ＰＩＱ１は、塗布法を用いて形成される有機樹脂膜であり、例えばポリイミドからなる。なお、有機絶縁膜ＰＩＱ１の膜厚は３〜７μｍ程度である。その後、有機絶縁膜ＰＩＱ１に熱処理を施して硬化させる。
続いて、有機絶縁膜ＰＩＱ１上に絶縁膜ＩＦ２を形成する。絶縁膜ＩＦ２は、低温のプラズマＣＶＤ法を用いて形成される無機材料の絶縁膜であり、例えば酸化シリコンまたは窒化シリコンからなる。また、絶縁膜ＩＦ２は有機絶縁膜ＰＩＱ１および後述の有機絶縁膜ＰＩＱ２の何れよりも硬度の高い材料である。また、ここで用いるプラズマＣＶＤ法は、有機絶縁膜ＰＩＱ１の組成が分解しないような低い温度で行うことが好ましく、例えば３５０℃以下で行うことが好ましい。より好適には、このプラズマＣＶＤ法は２００〜３００℃程度で行われる。なお、絶縁膜ＩＦ２の膜厚は１００〜５００ｎｍ程度である。
続いて、絶縁膜ＩＦ２上にレジストパターンＲＰ１を形成し、エッチング処理を行うことで、第１パッド電極ＰＤ１上に位置する絶縁膜ＩＦ２を選択的に除去する。
続いて、図６に示すように、レジストパターンＲＰ１と、第１パッド電極ＰＤ１上に位置する有機絶縁膜ＰＩＱ１とを除去する。言い換えれば、レジストパターンＲＰ１と、絶縁膜ＩＦ２に覆われていない領域の有機絶縁膜ＰＩＱ１とを除去する。これらはドライエッチング処理を行うことで同時に除去することが可能である。これによって第１パッド電極ＰＤ１上の絶縁膜ＩＦ１が露出する。
続いて、図７に示すように、第１パッド電極ＰＤ１上の絶縁膜ＩＦ１の一部を除去し、第１パッド電極ＰＤ１を露出させる。これにより絶縁膜ＩＦ２、有機絶縁膜ＰＩＱ１および絶縁膜ＩＦ２に開口部ＯＰ１が形成される。この工程はドライエッチングやウェットエッチングを用いて行われ、絶縁膜ＩＦ１が除去され、且つ、絶縁膜ＩＦ２が残される条件で行われる。すなわち、絶縁膜ＩＦ２をマスクとして絶縁膜ＩＦ１をエッチングしている。この時、絶縁膜ＩＦ１と絶縁膜ＩＦ２とを互いに異なる材料で形成しておくことで、エッチングに選択性を持たせることができる。例えば、絶縁膜ＩＦ１が窒化シリコンからなる場合、絶縁膜ＩＦ２は酸化シリコンで形成しておく。窒化シリコンを燐酸やドライエッチングで除去する際には、酸化シリコンはエッチングされずに残される。従って、絶縁膜ＩＦ１を除去する際に追加のマスクが不要となり、製造工程コストの増加を抑えることができる。
この時、開口部ＯＰ１の底面のバリアメタル膜ＢＭ２も除去してもよい。上述のように、バリアメタル膜ＢＭ２は必ずしも除去されていなくともよいが、再配線ＲＷとパッド電極ＰＤ１間の抵抗をより低くしたい場合には、バリアメタル膜ＢＭ２を除去することは有効である。以降の説明では、開口部ＯＰ１の底にあるバリアメタル膜ＢＭ２を除去した場合を図示している。
また、本実施の形態では、一つのマスクのみで、絶縁膜ＩＦ２、有機絶縁膜ＰＩＱ１、絶縁膜ＩＦ１およびバリアメタル膜ＢＭ２をエッチングしている。通常は、有機絶縁膜ＰＩＱ１を形成する前に、絶縁膜ＩＦ１およびバリアメタル膜ＢＭ２をエッチングして第１パッド電極ＰＤ１上に開口部を形成する。その後、第１パッド電極ＰＤ１上に有機絶縁膜ＰＩＱ１を形成し、続いて他のマスクによって有機絶縁膜ＰＩＱ１に他の開口部を形成している。このように、本実施の形態によれば、第１パッド電極ＰＤ１上に開口部ＯＰ１を形成する際に、従来技術と比較してマスク枚数を減らすことができる。
続いて、図８に示すように、例えば、ＣＶＤ法やスパッタリング法を用いて、絶縁膜ＩＦ２上および開口部ＯＰ１内にバリアメタル膜ＢＭ３を形成する。この時、２００〜２５０℃程度の熱処理が加わるが、有機絶縁膜ＰＩＱ１の上面は絶縁膜ＩＦ２で覆われているため、バリアメタル膜ＢＭ３と有機絶縁膜ＰＩＱ１が反応して形成される上記反応生成物ＲＣが発生する恐れがない。また、絶縁膜ＩＦ２は無機材料からなるため、バリアメタル膜ＢＭ３は絶縁膜ＩＦ２と反応し難く、また、反応したとしても金属炭化物は形成されない。バリアメタル膜ＢＭ３は例えばチタン、タンタルまたはクロムを含む導電膜であり、導電膜ＭＦ１（銅）の拡散を防止する機能を有する。また、バリアメタル膜ＢＭ３は上記の材料の単層膜でもよいが、例えば窒化チタンや窒化タンタルの窒化膜も形成した積層膜としてもよい。なお、バリアメタル膜ＢＭ３の膜厚は５０〜２００ｎｍ程度である。次に、スパッタリング法を用いて、バリアメタル膜ＢＭ３上にシード層ＳＤを形成する。シード層ＳＤは次工程の導電膜ＭＦ１と同材料で構成され、例えば銅からなる。なお、シード層ＳＤの膜厚は１００〜３００ｎｍ程度である。
続いて、図９に示すように、シード層ＳＤ上に、再配線ＲＷが形成される領域を開口するレジストパターンＲＰ２を形成する。
続いて、図１０に示すように、導電膜ＭＦ１および導電膜ＭＦ２が形成される。導電膜ＭＦ１は、シード層ＳＤ上であって、且つ、レジストパターンＲＰ２から露出している領域上に、めっき法によって形成される。その後、レジストパターンＲＰ２がある状態でめっき法を行うことで、導電膜ＭＦ２が導電膜ＭＦ１上に形成される。導電膜ＭＦ１は再配線ＲＷの主要部分であり、低抵抗化のために導電膜ＭＦ２よりもシート抵抗の低い材料で構成され、例えば銅からなる。また、導電膜ＭＦ１の膜厚は導電膜ＭＦ２の膜厚よりも厚く、５〜１０μｍ程度である。
導電膜ＭＦ２は導電膜ＭＦ１と異なる材料からなり、例えばニッケルからなる。また、導電膜ＭＦ２は、ニッケル膜と金膜との積層膜としてもよい。導電膜ＭＦ２は外部接続用の端子ＴＲとの密着性を高めるために設けられた膜であり、すなわち、導電膜ＭＦ２と外部接続用の端子ＴＲの密着性は、導電膜ＭＦ１と外部接続用の端子ＴＲの密着性よりも高い。導電膜ＭＦ２の膜厚は１〜４μｍ程度である。なお、外部接続用の端子ＴＲに対する密着性が十分であれば、導電膜ＭＦ２を形成しなくともよい。
続いて、図１１に示すように、レジストパターンＲＰ２をアッシング処理によって除去する。次に図１２に示すように、導電膜ＭＦ１と導電膜ＭＦ２から露出している領域（導電膜ＭＦ１と導電膜ＭＦ２が形成されていない領域）において、シード層ＳＤ、バリアメタル膜ＢＭ３および絶縁膜ＩＦ２を順次エッチングにより除去する。これにより、再配線ＲＷが形成される。
なお、絶縁膜ＩＦ２のエッチング処理は、ウェットエッチングで行うことが好ましい。バリアメタル膜ＢＭ３と有機絶縁膜ＰＩＱ１が反応する場合と比較して、バリアメタル膜ＢＭ３と絶縁膜ＩＦ２は反応し難い。しかしながら、仮に絶縁膜ＩＦ２の上面に極僅かな反応生成物が発生したことを考慮した時、ウェットエッチング用いることで、絶縁膜ＩＦ２、および、絶縁膜ＩＦ２の上面に形成された反応生成物を一緒に除去することができる。すなわち、所謂、リフトオフと呼ばれる手法で反応生成物を除去することができる。このような観点からも、再配線ＲＷから露出している領域の絶縁膜ＩＦ２を除去しておくことが好ましい。
続いて、図１３に示すように、有機絶縁膜ＰＩＱ１上に、再配線ＲＷを覆うように有機絶縁膜ＰＩＱ２を形成する。有機絶縁膜ＰＩＱ２は有機絶縁膜ＰＩＱ１と同じ材料からなる。有機絶縁膜ＰＩＱ２を用いる場合には、特に、再配線ＲＷから露出している領域の絶縁膜ＩＦ２を除去しておいた方が好ましい。これは、隣接する再配線ＲＷ間に絶縁膜ＩＦ２を残しておくと、有機絶縁膜ＰＩＱ２と絶縁膜ＩＦ２との界面を形成することになる。このような界面では、各々の誘電率に差が生じるため、電気力線が一定にならず、再配線ＲＷの端部において電界集中が起こりやすくなる。すなわち、この界面によって、隣接する再配線ＲＷ間でリークが発生したり、再配線ＲＷ間でのＨＡＳＴ寿命が低下するといった問題が起きやすくなる。従って、本実施の形態では、再配線ＲＷから露出している領域の絶縁膜ＩＦ２を除去している。
また、再配線ＲＷから露出している領域の絶縁膜ＩＦ２を除去したことで、有機絶縁膜ＰＩＱ１と有機絶縁膜ＰＩＱ２とを直接接触させることができる。これによって、絶縁膜ＩＦ２の上に有機絶縁膜ＰＩＱ２が形成された場合と比較して、有機絶縁膜ＰＩＱ２が剥離される恐れを低減させることができる。
なお、有機絶縁膜ＰＩＱ２は形成しなくともよい。しかし、より高い信頼性を確保したい場合には有機絶縁膜ＰＩＱ２を形成する方が好ましい。
続いて、図２に示されるように、有機絶縁膜ＰＩＱ２に選択的に開口部ＯＰ２を設ける。再配線ＲＷの一部は外部接続用の端子ＴＲと接続するための領域である第２パッド電極ＰＤ２を構成しているが、開口部ＯＰ２はこの第２パッド電極ＰＤ２を露出するように設けられる。その後、第２パッド電極ＰＤ２に外部接続用の端子ＴＲが形成される。なお、本実施の形態では、外部接続用の端子ＴＲとしてバンプ電極を用いた場合を例示している。以上により、本実施の形態の半導体装置が形成される。
（実施の形態２）
図１４は実施の形態２における半導体装置の要部断面図であり、図１のＡ−Ａ線における要部断面図である。実施の形態２では、有機絶縁膜ＰＩＱ３と絶縁膜ＩＦ３を、実施の形態１の有機絶縁膜ＰＩＱ１と絶縁膜ＩＦ２に対応するものとして説明する。
前述の実施の形態１では、有機絶縁膜ＰＩＱ１の上面において、バリアメタル膜ＢＭ３と有機絶縁膜ＰＩＱ１との間に無機材料からなる絶縁膜ＩＦ２を形成していた。
実施の形態２では、図１４に示されるように、有機絶縁膜ＰＩＱ３の上面だけでなく、開口部ＯＰ３内の有機絶縁膜ＰＩＱ３の側面にも絶縁膜ＩＦ３が形成されている。絶縁膜ＩＦ３は無機材料の絶縁膜であり、例えば窒化シリコンまたは酸化シリコンからなる。
これにより、開口部ＯＰ３内において、バリアメタル膜ＢＭ３と有機絶縁膜ＰＩＱ３が反応し、反応生成物ＰＣが形成されることを防止できる。また、絶縁膜ＩＦ３は無機材料からなるため、バリアメタル膜ＢＭ３が絶縁膜ＩＦ３と接しても、炭化チタンのような金属炭化物は生成されない。よって、バリアメタル膜ＢＭ３の一部が炭化チタン等の高抵抗の導電体となり、バリアメタル膜ＢＭ３の抵抗が上昇することを防止できる。従って、実施の形態１と比較して、開口部ＯＰ３内のバリアメタル膜ＢＭ３の抵抗を更に下げることができる。すなわち、実施の形態２の半導体装置は、実施の形態１と同様の効果を有するのみでなく、再配線ＲＷ全体の抵抗を更に下げることができる。
また、開口部ＯＰ３内の有機絶縁膜ＰＩＱ３の側面に、有機絶縁膜ＰＩＱ３よりも硬度の高い無機材料の絶縁膜ＩＦ３が形成されていることで、実施の形態１と比較して、再配線ＲＷの機械的な強度を更に高めることができる。
図１５〜図１７は実施の形態２における半導体装置の製造工程の一部を示しており、実施の形態１の図４以降の工程を示している。
図１５に示すように、絶縁膜ＩＦ１上に有機絶縁膜ＰＩＱ３を形成する。有機絶縁膜ＰＩＱ３は、塗布法を用いて形成される有機樹脂膜であり、感光剤が添加された膜であり、例えば感光性ポリイミドからなる。次に、有機絶縁膜ＰＩＱ３の一部を感光してパターニングを行うことで、有機絶縁膜ＰＩＱ３に開口部ＯＰ３を形成する。その後、熱処理を行って有機絶縁膜ＰＩＱ３を硬化させる。
続いて、有機絶縁膜ＰＩＱ３上および開口部ＯＰ３内に絶縁膜ＩＦ３を形成する。絶縁膜ＩＦ３は、低温のプラズマＣＶＤ法を用いて形成される無機材料の絶縁膜であり、例えば窒化シリコンまたは酸化シリコンからなる。また、絶縁膜ＩＦ３は、有機絶縁膜ＰＩＱ３および有機絶縁膜ＰＩＱ２の何れよりも硬度の高い材料である。また、プラズマＣＶＤ法の条件は実施の形態１の絶縁膜ＩＦ２と同様である。なお、絶縁膜ＩＦ３の膜厚は５０〜３００ｎｍ程度である。
続いて、図１６に示されるように、絶縁膜ＩＦ３上に、第１パッド電極ＰＤ１上を開口するようなレジストパターンＲＰ３を形成する。次に、ドライエッチングまたはウェットエッチングによって、レジストパターンＲＰ３から露出する領域に位置している絶縁膜ＩＦ３と絶縁膜ＩＦ１を順次除去する。これにより開口部ＯＰ３が第１パッド電極ＰＤ１に到達する。
実施の形態１では、絶縁膜ＩＦ２をマスクとして絶縁膜ＩＦ１を除去していたので、絶縁膜ＩＦ２と絶縁膜ＩＦ１は互いに異なる材料で構成されていることが好適であった。これに対して実施の形態２では、絶縁膜ＩＦ３と絶縁膜ＩＦ１は同じ材料でもよいし、異なる材料であってもよい。しかし、同じ材料あった場合には、ドライエッチングに使われるエッチングガスの種類、または、ウェットエッチングに使われる薬液の種類を変更する必要がない。すなわち、同じ装置内で、且つ、同じ条件で連続的にエッチング処理が行えるため、製造工程を簡略化することができる。
また、実施の形態１と同様に、開口部ＯＰ３の底にあるバリアメタル膜ＢＭ２を除去してもよい。その場合、実施の形態１と同様に、第１パッド電極ＰＤ１と再配線ＲＷとの間の抵抗を小さくすることができる。以降の説明では、開口部ＯＰ３の底面のバリアメタル膜ＢＭ２を除去した場合を示している。
続いて、図１７に示すように、アッシング処理等によってレジストパターンＲＰ３を除去する。この後は、実施の形態１の図８以降の工程と同様であるので、説明を省略する。
以上、本発明者らによってなされた発明を各実施の形態に基づき具体的に説明したが、本発明はこれらの実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。
例えば、各配線Ｍ１〜Ｍ４について、銅を主体とするダマシン構造で記載したが、アルミニウムを主体とする導電膜をパターニングして形成する配線構造でも同様の効果を得ることができる。
ＡＬ 導電膜
ＢＭ１、ＢＭ２、ＢＭ３ バリアメタル膜
ＣＰ 半導体チップ
ＩＦ１、ＩＦ２、ＩＦ３ 絶縁膜
ＩＬ０、ＩＬ１、ＩＬ２、ＩＬ３、ＩＬ４、ＩＬ５ 層間絶縁膜
Ｍ１ 第１配線
Ｍ２ 第２配線
Ｍ３ 第３配線
Ｍ４ 第４配線
Ｍ５ 第５配線
ＭＦ１、ＭＦ２ 導電膜
ＯＰ０、ＯＰ１、ＯＰ２、ＯＰ３ 開口部
ＰＤ１ 第１パッド電極
ＰＤ２ 第２パッド電極
ＰＩＱ１、ＰＩＱ２、ＰＩＱ３ 有機絶縁膜
ＰＬＧ プラグ
Ｑ１、Ｑ２ ＭＩＳＦＥＴ
ＲＣ 反応生成物
ＲＰ１、ＲＰ２、ＲＰ３ レジストパターン
ＲＷ 再配線
ＳＤ シード層
ＳＴＩ 素子分離領域
ＳＵＢ 半導体基板
ＴＲ 外部接続用の端子
Ｖ１、Ｖ２、Ｖ３、Ｖ４ ビア
ＷＬ ウエル

Claims (20)

  1. 半導体基板上に形成された多層配線層と、
    前記多層配線層のうち最上層の配線層に形成された第１パッド電極と、
    前記第１パッド電極を覆うように形成され、且つ、無機材料からなる第１絶縁膜と、
    前記第１絶縁膜上に形成された第１有機絶縁膜と、
    前記第１有機絶縁膜中および前記第１絶縁膜中に設けられ、且つ、前記第１パッド電極に到達するように形成された第１開口部と、
    前記第１有機絶縁膜上に形成され、且つ、前記第１開口部を介して前記第１パッド電極と接続する第１バリアメタル膜と、
    前記第１バリアメタル膜上に形成された第１導電膜と、
    を有し、
    前記第１有機絶縁膜の上面において、前記第１バリアメタル膜と前記第１有機絶縁膜との間に、無機材料からなる第２絶縁膜が形成されている、半導体装置。
  2. 請求項１に記載の半導体装置において、
    前記第１開口部内の前記第１有機絶縁膜の側面において、前記第１バリアメタル膜と前記第１有機絶縁膜との間に、前記第２絶縁膜が形成されている、半導体装置。
  3. 請求項１に記載の半導体装置において、
    前記第１パッド電極は、第２導電膜と、前記第２導電膜上に形成された第２バリアメタル膜とを含み、
    前記第１開口部の底面において、前記第２バリアメタル膜は、除去されており、前記第１バリアメタル膜は、前記第２導電膜と直接接している、半導体装置。
  4. 請求項１に記載の半導体装置において、
    前記第１バリアメタル膜と前記第１導電膜とを有する再配線が複数形成されており、
    隣接する前記再配線間の前記第１有機絶縁膜の上面には、前記第１有機絶縁膜と前記第１バリアメタル膜との反応生成物が形成されていない、半導体装置。
  5. 請求項４に記載の半導体装置において、
    前記複数の再配線を覆うように、前記第１有機絶縁膜上に第２有機絶縁膜が形成されており、
    隣接する前記再配線間の領域において、前記第２絶縁膜は除去されており、前記第１有機絶縁膜と前記第２有機絶縁膜は直接接している、半導体装置。
  6. 請求項１に記載の半導体装置において、
    前記第１有機絶縁膜は、ポリイミドからなり、
    前記第１バリアメタル膜は、チタン、タンタルまたはクロムを含む材料からなり、
    前記第１導電膜は、銅を主成分とする材料からなり、
    前記第２絶縁膜は、酸化シリコンまたは窒化シリコンを含む材料からなる、半導体装置。
  7. （ａ）半導体基板と、前記半導体基板上に形成された多層配線層と、前記多層配線層のうち最上層の配線層に形成された第１パッド電極と、前記第１パッド電極を覆うように形成され、且つ、無機材料からなる第１絶縁膜と、を準備する工程、
    （ｂ）前記第１絶縁膜上に第１有機絶縁膜を形成する工程、
    （ｃ）前記第１有機絶縁膜上に、無機材料からなる第２絶縁膜を形成する工程、
    （ｄ）前記第２絶縁膜上に第１レジストパターンを形成する工程、
    （ｅ）前記第１レジストパターンをマスクとしてエッチング処理を行うことで、前記第１パッド電極上に位置する前記第２絶縁膜を選択的に除去する工程、
    （ｆ）前記（ｅ）工程後に、前記第１レジストパターンと、前記第１パッド電極上に位置する前記第１有機絶縁膜とを除去する工程、
    （ｇ）前記（ｆ）工程後に、前記第２絶縁膜が残されている状態でエッチング処理を行うことで、前記第１パッド電極上に位置する前記第１絶縁膜を選択的に除去し、前記第１パッド電極に到達する第１開口部を形成する工程、
    （ｈ）前記第２絶縁膜上および前記第１開口部内に、前記第１パッド電極と接続する第１バリアメタル膜を形成する工程、
    （ｉ）前記第１バリアメタル膜上に第２レジストパターンを形成する工程、
    （ｊ）前記第２レジストパターンから露出している領域において、めっき法によって、前記第１バリアメタル膜上に第１導電膜を形成する工程、
    を有する、半導体装置の製造方法。
  8. 請求項７に記載の半導体装置の製造方法において、
    前記第２絶縁膜は、前記第１絶縁膜と異なる材料からなる、半導体装置の製造方法。
  9. 請求項７に記載の半導体装置の製造方法において、
    前記第１パッド電極は、第２導電膜と、前記第２導電膜上に形成された第２バリアメタル膜とを含み、
    前記（ｇ）工程と前記（ｈ）工程との間に、前記第１開口部の底面において、前記第２バリアメタル膜を除去する工程、を更に有し、
    前記（ｈ）工程にて、前記第１バリアメタル膜は、前記第２導電膜と直接接する、半導体装置の製造方法。
  10. 請求項７に記載の半導体装置の製造方法において、更に、
    （ｋ）前記（ｊ）工程後、前記第２レジストパターンを除去する工程、
    （ｌ）前記（ｋ）工程後、前記第１導電膜から露出している領域において、前記第１バリアメタル膜を除去する工程、
    を有する、半導体装置の製造方法。
  11. 請求項１０に記載の半導体装置の製造方法において、更に、
    （ｍ）前記（ｌ）工程後、前記第１導電膜から露出している領域において、前記第２絶縁膜を除去する工程、
    （ｎ）前記（ｍ）工程後、前記第１導電膜を覆うように、前記第１有機絶縁膜上に第２有機絶縁膜を形成する工程、
    を有し、
    前記第１導電膜から露出している領域において、前記第１有機絶縁膜と前記第２有機絶縁膜とは直接接している、半導体装置の製造方法。
  12. 請求項７に記載の半導体装置の製造方法において、
    前記第１有機絶縁膜は、ポリイミドからなり、
    前記第１バリアメタル膜は、チタン、タンタルまたはクロムを含む材料からなり、
    前記第１導電膜は、銅を主成分とする材料からなり、
    前記第２絶縁膜は、酸化シリコンまたは窒化シリコンを含む材料からなる、半導体装置の製造方法。
  13. 請求項７に記載の半導体装置の製造方法において、
    前記第２絶縁膜は、３５０℃以下のプラズマＣＶＤ法を用いて形成される、半導体装置の製造方法。
  14. （ａ）半導体基板と、前記半導体基板上に形成された多層配線層と、前記多層配線層のうち最上層の配線層に形成された第１パッド電極と、前記第１パッド電極を覆うように形成され、且つ、無機材料からなる第１絶縁膜と、を準備する工程、
    （ｂ）前記第１絶縁膜上に第１有機絶縁膜を形成する工程、
    （ｃ）前記第１有機絶縁膜に、前記第１パッド電極に達する第１開口部を形成する工程、
    （ｄ）前記第１有機絶縁膜上および前記第１開口部内に、無機材料からなる第２絶縁膜を形成する工程、
    （ｅ）前記第２絶縁膜上に第１レジストパターンを形成する工程、
    （ｆ）前記第１レジストパターンをマスクとしてエッチング処理を行うことで、前記第１パッド電極上に位置する前記第２絶縁膜を選択的に除去する工程、
    （ｇ）前記（ｆ）工程後に、前記第１パッド電極上に位置する前記第１絶縁膜を選択的に除去する工程、
    （ｈ）前記（ｇ）工程後に、前記第２絶縁膜上および前記第１開口部内に、前記第１パッド電極と接続する第１バリアメタル膜を形成する工程、
    （ｉ）前記第１バリアメタル膜上に第２レジストパターンを形成する工程、
    （ｊ）前記第２レジストパターンから露出している領域において、めっき法によって、前記第１バリアメタル膜上に第１導電膜を形成する工程、
    を有する、半導体装置の製造方法。
  15. 請求項１４に記載の半導体装置の製造方法において、
    前記第２絶縁膜は前記第１絶縁膜と同じ材料からなり、
    前記（ｆ）工程と前記（ｇ）工程は、同じ条件で連続的にエッチング処理が行われる、半導体装置の製造方法。
  16. 請求項１４に記載の半導体装置の製造方法において、
    前記第１パッド電極は、第２導電膜と、前記第２導電膜上に形成された第２バリアメタル膜とを含み、
    前記（ｇ）工程と前記（ｈ）工程との間に、前記第１開口部の底面において、前記第２バリアメタル膜を除去する工程、を更に有し、
    前記（ｈ）工程にて、前記第１バリアメタル膜は前記第２導電膜と直接接する、半導体装置の製造方法。
  17. 請求項１４に記載の半導体装置の製造方法において、更に、
    （ｋ）前記（ｊ）工程後、前記第２レジストパターンを除去する工程、
    （ｌ）前記（ｋ）工程後、前記第１導電膜から露出している領域において、前記第１バリアメタル膜を除去する工程、
    を有する、半導体装置の製造方法。
  18. 請求項１７に記載の半導体装置の製造方法において、更に、
    （ｍ）前記（ｌ）工程後、前記第１導電膜から露出している領域において、前記第１絶縁膜を除去する工程、
    （ｎ）前記（ｍ）工程後、前記第１導電膜を覆うように、前記第１有機絶縁膜上に第２有機絶縁膜を形成する工程、
    を有し、
    前記第１導電膜から露出している領域において、前記第１有機絶縁膜と前記第２有機絶縁膜とは直接接している、半導体装置の製造方法。
  19. 請求項１４に記載の半導体装置の製造方法において、
    前記第１有機絶縁膜は、ポリイミドからなり、
    前記第１バリアメタル膜は、チタン、タンタルまたはクロムを含む材料からなり、
    前記第１導電膜は、銅を主成分とする材料からなり、
    前記第２絶縁膜は、酸化シリコンまたは窒化シリコンを含む材料からなる、半導体装置の製造方法。
  20. 請求項１４に記載の半導体装置の製造方法において、
    前記第２絶縁膜は、３５０℃以下のプラズマＣＶＤ法を用いて形成される、半導体装置の製造方法。
JP2017110582A 2017-06-05 2017-06-05 半導体装置の製造方法 Active JP6814698B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2017110582A JP6814698B2 (ja) 2017-06-05 2017-06-05 半導体装置の製造方法
CN201810239119.2A CN108987357B (zh) 2017-06-05 2018-03-22 半导体装置及其制造方法
TW107115517A TWI768040B (zh) 2017-06-05 2018-05-08 半導體裝置及其製造方法
US15/987,169 US10490517B2 (en) 2017-06-05 2018-05-23 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017110582A JP6814698B2 (ja) 2017-06-05 2017-06-05 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2018206938A true JP2018206938A (ja) 2018-12-27
JP6814698B2 JP6814698B2 (ja) 2021-01-20

Family

ID=64460859

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017110582A Active JP6814698B2 (ja) 2017-06-05 2017-06-05 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US10490517B2 (ja)
JP (1) JP6814698B2 (ja)
CN (1) CN108987357B (ja)
TW (1) TWI768040B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023047946A1 (ja) * 2021-09-22 2023-03-30 凸版印刷株式会社 支持体付き基板および半導体装置
WO2023189930A1 (ja) * 2022-03-31 2023-10-05 ローム株式会社 半導体素子および半導体装置

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11127693B2 (en) 2017-08-25 2021-09-21 Infineon Technologies Ag Barrier for power metallization in semiconductor devices
US10304782B2 (en) 2017-08-25 2019-05-28 Infineon Technologies Ag Compressive interlayer having a defined crack-stop edge extension
US10734320B2 (en) 2018-07-30 2020-08-04 Infineon Technologies Austria Ag Power metallization structure for semiconductor devices
US11031321B2 (en) 2019-03-15 2021-06-08 Infineon Technologies Ag Semiconductor device having a die pad with a dam-like configuration
KR20220025394A (ko) 2020-08-24 2022-03-03 삼성전자주식회사 배선 구조체 및 이를 포함하는 반도체 패키지

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01103867A (ja) * 1987-10-16 1989-04-20 Sanyo Electric Co Ltd トランジスタ
JPH08153719A (ja) * 1994-11-29 1996-06-11 Yazaki Corp 半導体装置
JP2001250861A (ja) * 2000-03-03 2001-09-14 Nec Corp 半導体装置および半導体装置の製造方法
JP2001267622A (ja) * 2000-01-18 2001-09-28 Lucent Technol Inc 半導体デバイスおよびその製造方法
JP2004186439A (ja) * 2002-12-03 2004-07-02 Sanken Electric Co Ltd 半導体装置およびその製造方法
JP2008010449A (ja) * 2006-06-27 2008-01-17 Renesas Technology Corp 半導体装置の製造方法
JP2009212481A (ja) * 2007-04-27 2009-09-17 Sharp Corp 半導体装置及び半導体装置の製造方法
JP2010050177A (ja) * 2008-08-20 2010-03-04 Sharp Corp 半導体装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5007250B2 (ja) 2008-02-14 2012-08-22 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01103867A (ja) * 1987-10-16 1989-04-20 Sanyo Electric Co Ltd トランジスタ
JPH08153719A (ja) * 1994-11-29 1996-06-11 Yazaki Corp 半導体装置
JP2001267622A (ja) * 2000-01-18 2001-09-28 Lucent Technol Inc 半導体デバイスおよびその製造方法
JP2001250861A (ja) * 2000-03-03 2001-09-14 Nec Corp 半導体装置および半導体装置の製造方法
JP2004186439A (ja) * 2002-12-03 2004-07-02 Sanken Electric Co Ltd 半導体装置およびその製造方法
JP2008010449A (ja) * 2006-06-27 2008-01-17 Renesas Technology Corp 半導体装置の製造方法
JP2009212481A (ja) * 2007-04-27 2009-09-17 Sharp Corp 半導体装置及び半導体装置の製造方法
JP2010050177A (ja) * 2008-08-20 2010-03-04 Sharp Corp 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023047946A1 (ja) * 2021-09-22 2023-03-30 凸版印刷株式会社 支持体付き基板および半導体装置
WO2023189930A1 (ja) * 2022-03-31 2023-10-05 ローム株式会社 半導体素子および半導体装置

Also Published As

Publication number Publication date
US20180350760A1 (en) 2018-12-06
JP6814698B2 (ja) 2021-01-20
TW201903921A (zh) 2019-01-16
US10490517B2 (en) 2019-11-26
TWI768040B (zh) 2022-06-21
CN108987357B (zh) 2023-10-31
CN108987357A (zh) 2018-12-11

Similar Documents

Publication Publication Date Title
JP6814698B2 (ja) 半導体装置の製造方法
JP5205066B2 (ja) 半導体装置およびその製造方法
TWI536497B (zh) Semiconductor device manufacturing method and semiconductor device
US7714413B2 (en) Semiconductor device and method of manufacture thereof
US10083924B2 (en) Semiconductor device and manufacturing method thereof
JP6355541B2 (ja) 半導体装置およびその製造方法
JP4801296B2 (ja) 半導体装置及びその製造方法
US10734336B2 (en) Semiconductor device and method for manufacturing the same
TWI311790B (en) Semiconductor device having bonding pad above low-k kielectric film and manufacturing method therefor
JP2018022894A (ja) 配線構造体
WO2000044043A1 (fr) Dispositif a semi-conducteurs et son procede de fabrication
US10504861B2 (en) Semiconductor device with over pad metal electrode and method for manufacturing the same
TW201517233A (zh) 半導體裝置及半導體裝置的製造方法
JP2015053371A (ja) 半導体装置およびその製造方法
JP5564557B2 (ja) 半導体装置
JP2012160547A (ja) 半導体装置及びその製造方法
JP5041088B2 (ja) 半導体装置
JP4663510B2 (ja) 半導体装置
US20230352430A1 (en) Semiconductor device and method of manufacturing the same
JP2014179657A (ja) 半導体装置
JP2008066451A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191114

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200907

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200915

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201112

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201124

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201221

R150 Certificate of patent or registration of utility model

Ref document number: 6814698

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150