JP6500443B2 - 半導体装置、半導体装置の製造方法、電気光学装置、及び電子機器 - Google Patents

Description

本発明は、半導体装置、半導体装置の製造方法、電気光学装置、及び電子機器に関する。

上記半導体装置を備えたものとして、例えば、基板上に、陽極（画素電極）と陰極（対向電極）との間に発光材料（発光層）が挟持された発光素子を有する、有機ＥＬ（エレクトロルミネッセンス）装置がある。半導体装置に用いられる半導体素子としては、例えば、上記発光素子を駆動させるスイッチング用のトランジスターが挙げられる。

半導体装置には、トランジスターと外部の回路との間で信号のやりとりを行うために、製品として用いる際に外部の回路と接続するための実装端子と、良品検査や特性検査などを行う際に用いられる検査端子と、が設けられている。

例えば、特許文献１には、実装端子の表面、及び検査端子の表面の材質がＩＴＯ（Indium Tin Oxide）で構成されている例が開示されている。

特開２００５−３４６０４０号公報

しかしながら、検査端子の表面の材質がＩＴＯの場合、尖った針（プローブ）を検査端子に接触させた際にＩＴＯが削れ、剥がれたＩＴＯの屑が基板上に拡散してしまうことがある。これにより、例えば、ショートするなどの不具合が発生し、不良になる（歩留りが低下する）という課題がある。

本発明の態様は、上記課題の少なくとも一部を解決するためになされたものであり、以下の形態又は適用例として実現することが可能である。

［適用例１］本適用例に係る半導体装置は、基板上に設けられた半導体素子と、前記半導体素子と電気的に接続された実装端子と、前記半導体素子と電気的に接続された検査端子と、を備えた半導体装置であって、前記実装端子の表面の材質と、前記検査端子の表面の材質と、が異なることを特徴とする。

本適用例によれば、実装端子の表面（導電膜）の材質と、検査端子の表面（導電膜）の材質と、が異なるので、例えば、実装端子の表面の材質の硬度に対して、検査端子の表面の材質の硬度を柔らかいものに選択することにより、検査端子に検査用の針（プローブ）を接触させた際、端子の表面が削れた場合でも、削れた膜を端子の表面に留まらせることが可能となり、端子の表面の膜が飛散することを抑えることができる。よって、例えば、基板上に飛散した膜の屑に起因して、半導体素子の動作に不具合が生じるなど、不良になることを抑えることができる。

［適用例２］上記適用例に係る半導体装置において、前記検査端子の表面の材質の硬度は、前記実装端子の表面の材質の硬度と比較して、柔らかいことが好ましい。

本適用例によれば、検査端子の表面が柔らかいので、検査用の針を接触させた際に、端子の表面が削れて飛散することを抑えることができる。

［適用例３］上記適用例に係る半導体装置において、前記検査端子の表面の電気抵抗は、前記実装端子の表面の電気抵抗と比較して、低いことが好ましい。

本適用例によれば、検査端子の表面の電気抵抗が低いので、検査端子に接触させる力を弱くしても導通させることが可能となり、検査端子の表面が削れて飛散することを抑えることができる。

［適用例４］上記適用例に係る半導体装置において、前記検査端子の材料は、Ａｌ、ＡｌＣｕ、ＡｌＳｉＣｕ、その他のＡｌ合金、のいずれかであることが好ましい。

本適用例によれば、検査端子の材料を上記のような材料にすることにより、検査端子に検査用の針が接触した際に、検査端子の表面が削れて飛散することを抑えることができる。

［適用例５］上記適用例に係る半導体装置において、前記検査端子の面積は、前記実装端子の面積と比較して小さいことが好ましい。

本適用例によれば、実装端子に対して検査端子の表面の電気抵抗が低いので、検査する検査用の針を細くしても導通検査が可能となる。よって、実装端子より検査端子の面積を小さくすることが可能となり、半導体装置を小型化できる。

［適用例６］上記適用例に係る半導体装置において、前記検査端子は、前記実装端子と比較して前記基板側に位置することが好ましい。

本適用例によれば、検査端子の位置が実装端子の位置と比較して基板側、言い換えれば、深い位置にあるので、検査端子に検査用の針を接触した際に、検査端子の表面が仮に剥離した場合でも、剥離した膜が表面に出にくいので、膜が基板上に飛散することを抑えることができる。

［適用例７］本適用例に係る半導体装置の製造方法は、基板上に、半導体素子、前記半導体素子に電気的に接続される第１実装端子と、検査端子と、を形成する工程と、前記第１実装端子及び前記検査端子の上に絶縁層を形成する工程と、前記絶縁層の上に、前記第１実装端子と電気的に接続される前記第２実装端子を形成する工程と、前記第２実装端子を覆うように保護層を形成する工程と、前記第２実装端子上の前記保護層に開口孔を形成し、前記第２実装端子の表面を露出させる工程と、前記検査端子の上に開口孔を形成し、前記検査端子の表面を露出させる工程と、を有することを特徴とする。

本適用例によれば、検査端子と実装端子とを異なるレイヤ（層）に形成し、別々に上部を開口して検査端子の表面と実装端子の表面とを露出させるので、検査端子の材質と実装端子（画素電極）の材質とを異ならせることができる。よって、例えば、実装端子の表面の材質の硬度に対して、検査端子の表面の材質の硬度を柔らかいものに選択することにより、検査端子に検査用の針（プローブ）を接触させた場合でも、端子の表面の膜が削れて飛散することを抑えることができる。よって、例えば、基板上に飛散した膜の屑に起因して、半導体素子の動作に不具合が生じるなど、不良になることを抑えることができる。

［適用例８］本適用例に係る電気光学装置は、上記に記載の半導体装置を備えることを特徴とする。

本適用例によれば、上記半導体装置を備えるので、信頼性の高い電気光学装置を提供することができる。

［適用例９］本適用例に係る電子機器は、上記に記載の電気光学装置を備えることを特徴とする。

本適用例によれば、上記電気光学装置を備えているので、信頼性の高い電子機器を提供することができる。

電気光学装置としての有機ＥＬ装置の電気的な構成を示す等価回路図。 半導体装置を含む有機ＥＬ装置の構成を示す模式平面図。 有機ＥＬ装置の構造を示す模式断面図。 検査端子にプローブを接触させたときの状態を示す部分断面図。 半導体装置を含む有機ＥＬ装置の製造方法を工程順に示す模式断面図。 半導体装置を含む有機ＥＬ装置の製造方法を工程順に示す模式断面図。 電子機器としてのヘッドマウントディスプレイ（ＨＭＤ）の全体像を示す概略斜視図。

以下、本発明を具体化した実施形態について図面に従って説明する。なお、使用する図面は、説明する部分が認識可能な状態となるように、適宜拡大または縮小して表示している。

なお、以下の形態において、例えば「基板上に」と記載された場合、基板の上に接するように配置される場合、または基板の上に他の構成物を介して配置される場合、または基板の上に一部が接するように配置され、一部が他の構成物を介して配置される場合、または基板内に一部が設けられ他の構成物が基板上に配置される場合を表すものとする。

＜半導体装置を含む有機ＥＬ装置の構成＞
図１は、有機ＥＬ装置の電気的な構成を示す等価回路図である。以下、有機ＥＬ装置の構成を、図１を参照しながら説明する。

図１に示すように、有機ＥＬ装置１１は、複数の走査線１２と、走査線１２に対して交差する方向に延びる複数のデータ線１３と、データ線１３に並行に延びる複数の電源線１４とが、それぞれ格子状に配線されている。そして、走査線１２とデータ線１３とにより区画された領域が画素領域として構成されている。データ線１３は、データ線駆動回路１５に接続されている。また、走査線１２は、走査線駆動回路１６に接続されている。

各画素領域には、画素回路が設けられている。本実施形態において、画素回路には、走査線１２を介して走査信号がゲート電極に供給されるスイッチング用トランジスター２１（以下、「Ｔｒ２１」と称する。）と、このＴｒ２１を介してデータ線１３から供給される画素信号を保持する保持容量２２と、保持容量２２によって保持された画素信号がゲート電極に供給される半導体素子としての駆動用トランジスター２３（以下、「Ｔｒ２３」と称する。）と、が設けられている。

更に、各画素領域には、Ｔｒ２３を介して電源線１４に電気的に接続したときに、電源線１４から駆動電流が流れ込む画素電極２４と、対向電極２５と、この画素電極２４と対向電極２５との間に挟持された発光機能層２６とが設けられている。

有機ＥＬ装置１１は、画素電極２４と対向電極２５と発光機能層２６とにより構成される発光素子２７（画素）を複数備えている。また、有機ＥＬ装置１１は、複数の発光素子２７で構成される表示領域を備えている。

この構成によれば、走査線１２が駆動されてＴｒ２１がオン状態になると、そのときのデータ線１３の電位が保持容量２２に保持され、保持容量２２の状態に応じて、Ｔｒ２３のオン・オフ状態が決まる。そして、Ｔｒ２３のチャネルを介して、電源線１４から画素電極２４に電流が流れ、更に、発光機能層２６を介して対向電極２５に電流が流れる。発光機能層２６は、ここを流れる電流量に応じた輝度で発光する。

図２は、有機ＥＬ装置の構成を示す模式平面図である。以下、有機ＥＬ装置の構成を、図２を参照しながら説明する。

図２に示すように、有機ＥＬ装置１１は、シリコン基板等からなる基板としての第１基材３１に表示領域Ｅ（図中二点鎖線の内側の領域）と非表示領域（二点鎖線の外側の領域）とを有する構成になっている。

シリコン基板内には能動層が設けられており、Ｔｒ２１及びＴｒ２３は、この能動層をチャネル等に用いるトランジスターである。シリコン基板に限定されず、例えば、ガラス基板を用いるようにしてもよい。この場合、Ｔｒ２１及びＴｒ２３は、ＴＦＴ（Thin Film Transistor）であってもよい。

表示領域Ｅには、光が出射されるサブ画素３４がマトリックス状に配列されている。この、サブ画素３４の各々は、Ｔｒ２１及びＴｒ２３（図１参照）の動作に伴って、Ｒ（赤）、Ｇ（緑）、Ｂ（青）各色を発光する構成となっている。

非表示領域には、主として各サブ画素３４を発光させるための回路が設けられている。例えば、表示領域の図中左辺及び右辺に沿うように走査線駆動回路１６が配置されており、表示領域の図中下辺に沿うように実装端子３２（導電膜）、及び検査端子３３（導電膜）が配置されている。

第１基材３１の下辺には、フレキシブル基板３６が設けられている。本実施形態では、フレキシブル基板３６には、各配線と接続された駆動用ＩＣ３７が備えられている。なお、本実施形態では、フレキシブル基板３６に駆動用ＩＣ３７が備えられているが、駆動用ＩＣ３７はフレキシブル基板３６に設けられておらず、フレキシブル基板３６に他の回路が電気的に接続されるものであってもよい。

上述のように、基板上には、画素回路、データ線１３、データ線駆動回路１５、走査線１２、走査線駆動回路１６等の半導体素子が設けられている。実装端子３２は、これらの半導体素子のいずれかが接続されている。フレキシブル基板３６は実装端子３２と接続されている。駆動用ＩＣ３７や他の回路は、フレキシブル基板３６及び実装端子３２を介して、基板上の半導体素子に電気的に接続される。

図３は、有機ＥＬ装置の構造を示す模式断面図である。具体的には、図２に示す有機ＥＬ装置のＡ−Ａ’線に沿う模式断面図である。以下、有機ＥＬ装置の構造を、図３を参照しながら説明する。

なお、主に有機ＥＬ装置１１のうち実装端子３２及び検査端子３３の構造を説明する。また、本実施形態では、少なくとも、Ｔｒ２３、実装端子３２、及び検査端子３３を含む構成を、半導体装置５０と称する。また、構成をわかりやすく示すため、各構成要素の層厚や寸法の比率、角度等は適宜異ならせてある。

図３に示すように、有機ＥＬ装置１１は、複数の発光素子２７（２７Ｒ，２７Ｇ，２７Ｂ）が第１基材３１の面上に配列された構成となっている。なお、第１基材３１上に設けられた配線や回路、それらが形成されている層などの図示は省略する。各発光素子２７（２７Ｒ，２７Ｇ，２７Ｂ）は、複数の色彩（赤色、緑色、青色）のいずれかに対応した波長の光を発生する。

図３に示すように、第１基材３１上には、上面が平坦化された第１絶縁層４１（第１の絶縁層）が設けられている。第１絶縁層４１上には、実装端子３２を構成する第１実装端子３２ａ（一方の端子）と、検査端子３３と、電極５１とが設けられている。第１実装端子３２ａ及び検査端子３３の材料は、例えば、アルミニウム合金である。アルミニウム合金は、例えば、ＴｉＮ／ＡｌＣｕ／Ｔｉ／ＴｉＮである。なお、これに限定されず、Ａｌ、ＡｌＣｕ、ＡｌＳｉＣｕ、その他アルミニウム合金であってもよい。

第１実装端子３２ａ及び検査端子３３の上には、第２絶縁層４２が設けられている。第２絶縁層４２の上には、コンタクトホール５２ａ，５２ｂを介して第１実装端子３２ａと電気的に接続された第２実装端子３２ｂ（他方の端子）が設けられている。なお、第２実装端子３２ｂと同層には、例えば、電極５１とコンタクトホール５２ｃを介して電気的に接続される配線５３が形成されている。

配線５３は、発光素子２７からの光を反射するための反射部材として機能させてもよい。この場合、配線５３の材料は反射率が高いことが望ましく、例えば、アルミニウム合金である。アルミニウム合金は、例えば、Ｔｉ／ＡｌＣｕである。また、配線５３と同層に、発光素子２７からの光を反射するための反射部材を設けてもよい。

第２絶縁層４２の上には、第３絶縁層４３が設けられている。第２実装端子３２ｂは、第３絶縁層４３に開口された中に形成された第３実装端子３２ｃと電気的に接続されている。第３実装端子３２ｃと同層には、例えば、配線５３とコンタクトホール５２ｄを介して電気的に接続される配線５４が形成されている。第３実装端子３２ｃ及び配線５４は、例えば、窒化チタン（ＴｉＮ）である。

第３絶縁層４３の上には、第４絶縁層４４が設けられている。第３実装端子３２ｃは、第４絶縁層４４（第２の絶縁層）に開口された中に形成された実装端子表面層３２ｄと電気的に接続されている。

実装端子表面層３２ｄは、例えば、ＩＴＯ（indium tin oxide）などからなる透明導電膜である。上記したように、実装端子表面層３２ｄは、外部回路と接続するための端子（フレキシブル基板３６の端子）と電気的に接続される。なお、ＩＴＯに限定されず、ＩＴＺＯ（Zn doped indium tin oxide）、ＩＴＳＯ（indium tin oxide containing silicon oxide）などを用いるようにしてもよい。

また、実装端子表面層３２ｄ（ＩＴＯ）に対して検査端子３３（アルミニウム合金）のシート抵抗（電気抵抗）が低いので、細いプローブを接触させることが可能となり、検査端子３３の面積を、実装端子３２＞検査端子３３の関係になるように形成することができる。

また、検査端子３３のシート抵抗が低いので、検査端子３３に加えるプローブ６１の圧力を弱くしても導通検査が可能となり、接触する圧力を小さくすることができる。その結果、検査端子３３の表面が削れて飛散することを抑えることができる。

また、実装端子表面層３２ｄと同層には、ＩＴＯなどからなる画素電極２４が形成されている。画素電極２４は、上記したＴｒ２３のソースドレイン領域の一方の電極と、電極５１，５４、配線５３、コンタクトホール５２ｃ，５２ｄ，５２ｅを介して電気的に接続されている。

ＩＴＯなどからなる画素電極２４は、窒化チタン（ＴｉＮ）からなる配線５４を介してＴｉ／ＡｌＣｕから構成される配線５３に接続されている。同様に、ＩＴＯなどからなる実装端子表面層３２ｄは、窒化チタン（ＴｉＮ）からなる第３実装端子３２ｃを介してＴｉ／ＡｌＣｕから構成される第２実装端子３２ｂに接続されている。

実装端子表面層３２ｄ、画素電極２４、第４絶縁層４４などの上には、酸化シリコン（ＳｉＯ₂）などからなる保護層４５が形成されている。なお、保護層４５における、実装端子表面層３２ｄの上、及び画素電極２４の上には、開口孔が形成されており、実装端子表面層３２ｄ及び画素電極２４の表面が露出するようになっている。

一方、検査端子３３の上は、上記保護層４５まで貫通する開口孔が設けられており、検査端子３３の表面が露出するようになっている。

以下、図示しないが、表示領域Ｅにおける画素電極２４の上には、例えば、発光機能層２６（例えば、正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層など）や、対向電極２５などが形成されている。

発光層は、エレクトロルミネッセンス現象を発現する有機発光物質の層である。画素電極２４と対向電極２５との間に電圧を印加することによって、発光機能層２６（発光層）には、画素電極２４から正孔が、また、対向電極２５から電子が注入され、発光層においてこれらが再結合したときに発光が行われる。

また、対向電極２５は、マグネシウム（Ｍｇ）や銀（Ａｇ）、又はこれらを主成分とするマグネシウム銀合金（ＭｇＡｇ）で形成される。

複数の発光素子２７が形成された素子基板（第１基材３１）上には、例えば、カラーフィルター基板が対向配置される。カラーフィルター基板は、ガラスなどの光透過性を有する材料で形成される。

図４は、検査端子にプローブ（検査用の針）を接触させたときの状態を示す部分断面図である。以下、検査端子にプローブを接触させて検査する方法を、図４を参照しながら説明する。なお、実装端子及び検査端子を主に図示し、その他の部分の図示は省略する。

図４に示すように、第１基材３１上には、上記したように、第１絶縁層４１を介して、実装端子３２と検査端子３３とが設けられている。実装端子３２及び検査端子３３は、表示パネルと外部との信号のやり取りを行うインターフェイス部である。また、実装端子３２と検査端子３３とは、別々に設けられている。

実装端子３２は、外部のコントロール回路との接続端子であり、ＡＣＦ（Anisotropic Conductive Film）、ワイヤーボンディング、ＣＯＧ（Chip On Glass）などの技術によって実装される。実装端子表面層３２ｄにＩＴＯなどの透明導電膜が用いられている。実装端子表面層３２ｄの下層は、上記したように、アルミニウム合金になっている。

検査端子３３は、表示パネルの検査（良品選別、特性取得など）を行うために設けられており、ニードルプローブやＦＰＣプローブで接触される端子である。また、検査端子３３には、検査に必要な各種信号が外部の制御装置から入力される。検査端子３３は、アルミニウム合金である。

例えば、有機ＥＬ装置１１の特性検査を行う際、プローブ６１（検査用の針）を検査端子３３に接触させて導通させる。このとき、実装端子３２の実装端子表面層３２ｄのように検査端子３３がＩＴＯで形成されている場合、プローブ６１が接触すると、表面の膜が削れて剥がれ周囲に飛散する恐れがある。

しかしながら、本実施形態では、プローブ６１と接触する検査端子３３を、ＩＴＯより硬度が柔らかいアルミニウム合金で構成しているので、プローブ６１が検査端子３３に接触した際に、プローブ６１が検査端子３３に刺さり、表面の膜が削れた場合でも削れた膜が検査端子３３の表面に留まり、膜が剥がれて屑が周囲に飛散することを抑えることができる。
また、図４に示すように、検査端子３３は、実装端子表面層３２ｄよりも下層（第１基材３１側）に配置されている。そして、第２絶縁層４２、第３絶縁層４３、第４絶縁層４４、及び保護層４５に設けられた孔の底に、検査端子３３が設けられている。そして、当該孔内において、検査端子３３の表面が露出している。したがって、屑が周囲に飛散することを抑えることができる。

よって、例えば、基板上に飛散した膜の屑に起因して、半導体装置５０などの動作に不具合が生じるなど、不良になることを抑えることができる。

＜半導体装置を含む有機ＥＬ装置の製造方法＞
図５及び図６は、半導体装置を含む有機ＥＬ装置の製造方法を工程順に示す模式断面図である。以下、有機ＥＬ装置の製造方法を、図５及び図６を参照しながら説明する。なお、有機ＥＬ装置の製造方法のうち、実装端子及び検査端子の製造方法を主に説明する。

まず、図５（ａ）に示す工程では、第１基材３１上に、実装端子３２を構成する第１実装端子３２ａ、検査端子３３、及び電極５１などを形成する。具体的には、まず、第１基材３１上に酸化シリコン（ＳｉＯ₂）などからなる第１絶縁層４１を、公知の方法を用いて成膜する。次に、第１実装端子３２ａ及び検査端子３３となるアルミニウム合金を成膜する。アルミニウム合金としては、例えば、Ｔｉ／ＡｌＣｕ／Ｔｉ／ＴｉＮである。

その後、フォトリソグラフィ技術及びエッチング技術を用いて、第１実装端子３２ａ、検査端子３３、及び電極５１などをパターニングする。これにより、第１実装端子３２ａ及び検査端子３３が形成される。なお、これらと第１基材３１との間には、前の工程で、Ｔｒ２３などが形成されている。

図５（ｂ）に示す工程では、実装端子３２を構成する第２実装端子３２ｂ、及び配線５３などを形成する。具体的には、まず、第１実装端子３２ａ、検査端子３３、及び第１絶縁層４１などを覆うように、酸化シリコンなどからなる第２絶縁層４２を成膜する。次に、第２絶縁層４２の表面の起伏を平坦にするために、平坦化処理を施す。

次に、第２絶縁層４２における第１実装端子３２ａ及び電極５１と平面視で重なる領域に、コンタクトホール５２ａ，５２ｂ及び５２ｃを形成する。その後、コンタクトホール５２ａ，５２ｂ，５２ｃを埋めると共に、第２絶縁層４２を覆うようにアルミニウム合金を成膜する。

その後、フォトリソグラフィ技術及びエッチング技術を用いて、第２実装端子３２ｂ、及び配線５３などをパターニングする。これにより、第２実装端子３２ｂ及び配線５３などが形成される。

図５（ｃ）に示す工程では、実装端子３２を構成する第３実装端子３２ｃ、及び電極５４などを形成する。具体的には、まず、第２実装端子３２ｂ、配線５３、第２絶縁層４２などを覆うように、例えば、酸化シリコンなどからなる第３絶縁層４３を成膜する。次に、第３絶縁層４３の表面の凹凸を平坦にするために、平坦化処理を施す。

次に、第３絶縁層４３における配線５３及び第２実装端子３２ｂと平面視で重なる領域に、コンタクトホール５２ｄ及び開口孔３２ｃ１を形成する。その後、コンタクトホール５２ｄ及び開口孔３２ｃ１を埋めるように、例えば、窒化チタン（ＴｉＮ）を成膜する。

その後、フォトリソグラフィ技術及びエッチング技術を用いて、第３実装端子３２ｃ、及び電極５４などをパターニングする。これにより、第３実装端子３２ｃ及び電極５４などが形成される。

図６（ａ）に示す工程では、実装端子３２を構成する実装端子表面層３２ｄ（最上層）、及び発光素子２７を構成する画素電極２４を形成する。具体的には、まず、第３実装端子３２ｃ及び電極５４などを覆うように、酸化シリコン（ＳｉＯ₂）などからなる第４絶縁層４４を成膜する。

その後、第４絶縁層４４における電極５４及び第３実装端子３２ｃと平面視で重なる領域に、コンタクトホール５２ｅ及び開口孔３２ｄ１を形成する。その後、コンタクトホール５２ｅ及び開口孔３２ｄ１を埋めるように第４絶縁層４４上にＩＴＯを成膜する。次に、フォトリソグラフィ技術、及びエッチング技術を用いて、実装端子表面層３２ｄ及び画素電極２４をパターニングして形成する。

図６（ｂ）に示す工程では、保護層４５を形成した後、実装端子表面層３２ｄの表面、及び画素電極２４の表面を開口させる。具体的には、まず、実装端子表面層３２ｄ、画素電極２４、及び第４絶縁層４４を覆うように、酸化シリコン（ＳｉＯ₂）などからなる保護層４５を成膜する。その後、フォトリソグラフィ技術、及びエッチング技術を用いて、実装端子表面層３２ｄ、及び画素電極２４と平面視で重なる領域に開口孔を形成する。これにより、実装端子表面層３２ｄ、及び画素電極２４の表面が同時に露出する。

図６（ｃ）に示す工程では、検査端子３３の表面を露出させる。具体的には、まず、フォトリソグラフィ技術を用いて、保護層４５上にレジストパターンを形成する。次に、レジストパターンをマスクとして、検査端子３３の上層に形成された絶縁層４２〜４４及び保護層４５に開口孔を形成する。これにより、検査端子３３が露出する。

以上により、実装端子３２の最上層である実装端子表面層３２ｄをＩＴＯで形成し、検査端子３３をアルミニウム合金で形成することができる。これにより、実装端子３２の表面の硬度と、検査端子３３の表面の硬度と、を異ならせることができる。よって、検査端子３３にプローブ６１を接触させた場合でも、検査端子３３の表面の膜が削れて飛散することを抑えることができる。よって、例えば、有機ＥＬ装置１１内に飛散した膜の屑に起因して、半導体装置５０などの動作に不具合が生じるなど、不良になることを抑えることができる。

図４に示すような検査工程の後、第１基材３１（液晶パネル）にフレキシブル基板３６をＡＣＦで接続する実装工程を行う。実装工程としては、ＡＣＦ技術ではなく、例えば、ワイヤーボンディング、ＣＯＧなどの技術を用いても良い。

＜電子機器としてのヘッドマウントディスプレイの構成＞
図７は、電子機器としてのヘッドマウントディスプレイ（ＨＭＤ）の全体像を示す概略斜視図である。以下、ヘッドマウントディスプレイの構成を、図７を参照しながら説明する。

図７に示すように、ヘッドマウントディスプレイ１０００は、眼鏡のような形状を有する本体部１００と、使用者の手で持つことが可能な程度の大きさを有する制御部２００と、を備える。

本体部１００と制御部２００とは、有線または無線で、通信可能に接続される。本実施形態では、本体部１００と制御部２００とがケーブル３００で通信可能に接続されている。そして、本体部１００と制御部２００とは、このケーブル３００を介して、画像信号や制御信号を通信する。

本体部１００は、右目用表示部１１０Ａと、左目用表示部１１０Ｂとを備えている。右目用表示部１１０Ａは、右目用画像の画像光を形成する画像形成部１２０Ａを備える。左目用表示部１１０Ｂは、左目用画像の画像光を形成する画像形成部１２０Ｂを備える。

画像形成部１２０Ａは、眼鏡型の本体部１００において眼鏡のつる部分（右側）に収容されている。一方、画像形成部１２０Ｂは、眼鏡型の本体部１００において眼鏡のつる部分（左側）に収容されている。これら画像形成部１２０Ａ，１２０Ｂに、上記した有機ＥＬ装置１１が備えられている。

本体部１００には、光透過性を有する視認部１３１Ａが設けられている。視認部１３１Ａは、右目用画像の画像光を使用者の右目に向けて射出する。また、ヘッドマウントディスプレイ１０００においては、視認部１３１Ａが光透過性を有し、視認部１３１Ａを介して周囲を視認可能となっている。

また、本体部１００には、光透過性を有する視認部１３１Ｂが設けられている。視認部１３１Ｂは、左目用画像の画像光を使用者の左目に向けて射出する。また、ヘッドマウントディスプレイ１０００においては、視認部１３１Ｂが光透過性を有し、視認部１３１Ｂを介して周囲を視認可能となっている。

制御部２００は、操作部２１０と、操作ボタン部２２０、を備える。使用者は、制御部２００の操作部２１０や操作ボタン部２２０に対して操作入力を行い、本体部１００に対する指示を行う。

なお、半導体装置５０が搭載される電子機器としては、ヘッドマウントディスプレイ１０００（ＨＭＤ）の他、直視ディスプレイ（携帯電話、スマートフォン、各種ディスプレイ）、マイクロディスプレイ（電子ビューファインダー（ＥＶＦ）など）、センサ製品（ＣＭＯＳイメージセンサー、ＣＣＤイメージセンサー、赤外線アレイセンサーなど）、ＩＣ（各種半導体製品）など各種電子機器に用いることができる。

以上詳述したように、本実施形態の半導体装置５０、半導体装置５０の製造方法、有機ＥＬ装置１１、及び電子機器によれば、以下に示す効果が得られる。

（１）本実施形態の半導体装置５０によれば、実装端子３２の表面（実装端子表面層３２ｄ）の材質と、検査端子３３の表面の材質と、が異なっている。具体的には、実装端子表面層３２ｄがＩＴＯで構成されていることに対して、検査端子３３がＩＴＯよりも硬度が柔らかいアルミニウム合金で構成されているので、検査端子３３にプローブ６１を接触させた際、端子の表面の膜が削れた場合でも、削れた膜を表面に留まらせることが可能となり、端子の表面の膜が削れて剥がれ飛散することを抑えることができる。よって、例えば、飛散した膜の屑に起因して、半導体装置５０の動作に不具合が生じるなど、不良になることを抑えることができる。その結果、歩留りを向上させることができ、製品コストを低減することができる。

（２）本実施形態の半導体装置５０によれば、実装端子表面層３２ｄ（ＩＴＯ）に対して検査端子３３の表面（アルミニウム合金）のシート抵抗（接触抵抗）が低いので、検査するプローブ６１を細くしても検査が可能となる。よって、実装端子表面層３２ｄより検査端子３３の面積を小さくすることができる。また、検査端子３３のシート抵抗（接触抵抗）が低いので、検査端子３３に加えるプローブ６１の圧力を弱くしても導通検査が可能となり、接触する圧力を小さくすることができる。その結果、検査端子３３の表面が削れて飛散することを抑えることができる。

（３）本実施形態の半導体装置５０の製造方法によれば、検査端子３３と実装端子３２とを異なるレイヤに形成し、別々の工程で上部を開口して検査端子３３の表面と実装端子３２の表面とを露出させるので、検査端子３３の材質と実装端子３２の材質とを異ならせることができる。よって、例えば、実装端子３２の表面（実装端子表面層３２ｄ）の材質がＩＴＯであることに対して、検査端子３３をアルミニウム合金のような硬度の柔らかいものを採用することにより、検査端子３３にプローブ６１を接触させた場合でも、端子の表面の膜が削れ、剥がれて飛散することを抑えることができる。よって、例えば、基板上に飛散した膜の屑に起因して、半導体装置５０の動作に不具合が生じるなど、不良になることを抑えることができる。

（４）本実施形態の有機ＥＬ装置１１によれば、上記半導体装置５０を備えるので、信頼性の高い有機ＥＬ装置１１を提供することができる。

（５）本実施形態のヘッドマウントディスプレイ１０００によれば、上記に記載の半導体装置５０（有機ＥＬ装置１１）を備えているので、信頼性の高い電子機器を提供することができる。

なお、本発明の態様は、上記した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨あるいは思想に反しない範囲で適宜変更可能であり、本発明の態様の技術範囲に含まれるものである。また、以下のような形態で実施することもできる。

（変形例１）
上記したように、実装端子３２を４層（第１実装端子３２ａ〜実装端子表面層３２ｄ）で構成することに限定されず、端子として機能すればよく、例えば、少なくとも１層で構成されるようになっていてもよい。

具体的には、図３において、第３実装端子３２ｃ及び第２実装端子３２ｂ等を省略し、実装端子表面層３２ｄはコンタクトホール５２ａ，５２ｂを用いて第１実装端子３２ａに接続されるようにしてもよい。この場合、第３絶縁層４３及び第４絶縁層４４が省略されてもよい。そして、配線５３，５４等が省略され、ＩＴＯなどからなる画素電極２４は、コンタクトホール５２ｃを用いて電極５１に接続されるようにしてもよい。

（変形例２）
上記したように、実装端子表面層３２ｄと検査端子３３とが異なる層に形成されていることに限定されず、互いの材質が異なればよく、同層に設けられていてもよい。

（変形例３）
上記したように、実装端子３２と検査端子３３との位置関係は、図２に示すような配置に限定されず、例えば、別々のパネルの辺に沿って配置するようにしてもよい。

（変形例４）
上記したように、半導体装置５０を搭載する電気光学装置としては、有機ＥＬ装置１１に限定されず、例えば、液晶装置やＥＰＤ（電子ペーパー）、プラズマディスプレイなどでもよい。

１１…有機ＥＬ装置、１２…走査線、１３…データ線、１４…電源線、１５…データ線駆動回路、１６…走査線駆動回路、２１…スイッチング用トランジスター、２２…保持容量、２３…駆動用トランジスター、２４…画素電極、２５…対向電極、２６…発光機能層、２７…発光素子、３１…基板としての第１基材、３２…実装端子、３２ａ…一方の端子としての第１実装端子、３２ｂ…他方の端子としての第２実装端子、３２ｃ…第３実装端子、３２ｄ…実装端子表面層、３３…検査端子、３４…サブ画素、３６…フレキシブル基板、３７…駆動用ＩＣ、４１…第１絶縁層（第１の絶縁層）、４２…第２絶縁層、４３…第３絶縁層、４４…第４絶縁層（第２の絶縁層）、４５…保護層、５０…半導体装置、５１，５４…電極、５２ａ，５２ｂ，５２ｃ，５２ｄ，５２ｅ…コンタクトホール、５３…配線、６１…プローブ、１００…ヘッドマウントディスプレイの本体部、１１０Ａ…右目用表示部、１１０Ｂ…左目用表示部、１２０Ａ，１２０Ｂ…画像形成部、１３１Ａ，１３１Ｂ…視認部、２００…ヘッドマウントディスプレイの制御部、２１０…操作部、２２０…操作ボタン部、３００…ケーブル、１０００…ヘッドマウントディスプレイ。

Claims (8)

1. 基板上に設けられた半導体素子と、
   前記半導体素子と電気的に接続された実装端子と、
   前記半導体素子と電気的に接続された検査端子と、
   を備えた半導体装置であって、
   前記実装端子の表面の材質と、前記検査端子の表面の材質と、が異なり、
   前記検査端子の表面の材質の硬度は、前記実装端子の表面の材質の硬度と比較して、柔らかいことを特徴とする半導体装置。
2. 請求項１に記載の半導体装置であって、
   前記検査端子の表面の電気抵抗は、前記実装端子の表面の電気抵抗と比較して、低いことを特徴とする半導体装置。
3. 請求項１または請求項２に記載の半導体装置であって、
   前記検査端子の材料は、Ａｌ、ＡｌＣｕ、ＡｌＳｉＣｕ、その他のＡｌ合金、のいずれかであることを特徴とする半導体装置。
4. 請求項１乃至請求項３のいずれか一項に記載の半導体装置であって、
   前記検査端子の面積は、前記実装端子の面積と比較して小さいことを特徴とする半導体装置。
5. 請求項１乃至請求項４のいずれか一項に記載の半導体装置であって、
   前記検査端子は、前記実装端子と比較して前記基板側に位置することを特徴とする半導体装置。
6. 基板上に、半導体素子、前記半導体素子に電気的に接続される第１実装端子と、前記実装端子の表面の材質の硬度と比較して柔らかい表面の材質の硬度を有する検査端子と、を形成する工程と、
   前記第１実装端子及び前記検査端子の上に絶縁層を形成する工程と、
   前記絶縁層の上に、前記第１実装端子と電気的に接続される前記第２実装端子を形成する工程と、
   前記第２実装端子を覆うように保護層を形成する工程と、
   前記第２実装端子上の前記保護層に開口孔を形成し、前記第２実装端子の表面を露出させる工程と、
   前記検査端子の上に開口孔を形成し、前記検査端子の表面を露出させる工程と、
   を有することを特徴とする半導体装置の製造方法。
7. 請求項１乃至請求項５のいずれか一項に記載の半導体装置を備えることを特徴とする電気光学装置。
8. 請求項７に記載の電気光学装置を備えることを特徴とする電子機器。

Images