Nothing Special   »   [go: up one dir, main page]

JP4226200B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP4226200B2
JP4226200B2 JP2000223917A JP2000223917A JP4226200B2 JP 4226200 B2 JP4226200 B2 JP 4226200B2 JP 2000223917 A JP2000223917 A JP 2000223917A JP 2000223917 A JP2000223917 A JP 2000223917A JP 4226200 B2 JP4226200 B2 JP 4226200B2
Authority
JP
Japan
Prior art keywords
connection
semiconductor device
semiconductor chip
insulating substrate
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000223917A
Other languages
English (en)
Other versions
JP2002043508A (ja
Inventor
譲 小西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2000223917A priority Critical patent/JP4226200B2/ja
Publication of JP2002043508A publication Critical patent/JP2002043508A/ja
Application granted granted Critical
Publication of JP4226200B2 publication Critical patent/JP4226200B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/46—Structure, shape, material or disposition of the wire connectors prior to the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/3754—Coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/3754—Coating
    • H01L2224/37599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/40227—Connecting the strap to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

【０００１】
【発明の属する技術分野】
この発明は、パワー半導体モジュール等の半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】
図９および図１０は、従来のパワー半導体モジュールの概略構成を示す平面図および側面図である。ベース板（放熱板）２４上には、複数の絶縁基板２２Ａ，２２Ｂが半田により接合されている。絶縁基板２２Ａには半導体チップ２１が半田により接合され、絶縁基板２２Ｂには電極２３が半田により接合されている。また、電極２３と半導体チップ２１との間や、絶縁基板２２Ｂ同士あるいは電極２３同士の間は、アルミニウムワイヤ２５で接続されている。
【０００３】
このパワー半導体モジュールの組立は以下のように行われる。すなわち、放熱板２４は、銅板の表面をＮｉメッキしたものであり、その表面には絶縁基板２２Ａ，２２Ｂを容易に位置決めできるようにレジストパターンが施される。この放熱板２４のＮｉ面上にクリーム半田を塗布したうえで、絶縁基板２２Ａ，２２Ｂがセットされる。これらの絶縁基板２２Ａ，２２ＢはＡｌ2Ｎ3よりなり、その表裏面上には活性金属法またはダイレクトボンディング法によりＣｕ箔が接合されており、そのＣｕ箔上はＮｉメッキされ、かつ表面にはレジストパターンが施されている。その表面のＮｉ面上にクリーム半田を塗布したうえで、半導体チップ２１およびＣｕの電極２３がセットされる。
【０００４】
このようにセットしたものを不活性雰囲気の炉中で加熱することにより、前記半田が溶融して、絶縁基板２２Ａ，２２Ｂおよび半導体チップ２１、電極２３が接合される。この後に、例えば半導体チップ２１のアルミニウム接続パッド面と、電極２３の表面とが、アルミニウムワイヤ２５を用いてワイヤボンディングにより接続される。
【０００５】
前記ワイヤボンディングは、アルミニウムワイヤツールを介して大きな荷重と超音波を印加することにより、ワイヤと接合相手材を変形させ、両部材の酸化膜を除去し両部材に清浄な新生面を露出させるという原理により接合するものである。
【０００６】
【発明が解決しようとする課題】
しかし、前記構成のパワー半導体モジュールでは、半導体チップ２１と電極２３とをワイヤボンディングにより接続しているので、以下に挙げるような問題点がある。
【０００７】
第１に、シリコン半導体チップ２１とＡｌ2Ｎ3の絶縁基板２２Ａの間で熱膨張係数が大きく異なることに起因して、長期にわたる温度サイクルにともないワイヤボディング部にクラックが入り剥離が生じる。
【０００８】
第２に、ワイヤボンディング時に半導体チップ２１に大きな荷重と超音波が印加さるので、半導体チップ２１の絶縁層が破壊され、耐圧低下を招く。
【０００９】
第３に、ワイヤによる接続であるため、配線の電気抵抗を低減し難く、通電容量の増加に対応できない。
【００１０】
第４に、ワイヤボンディング工程に時間がかかる。
【００１１】
そこで、この発明の目的は、温度サイクルによる接続導体接合部の劣化の抑制、素子損傷による絶縁耐圧低下の防止、通電容量の増加、および製造時間の短縮が可能な半導体装置およびその製造方法を提供することである。
【００１２】
【課題を解決するための手段】
この発明に係る半導体装置は、半導体チップを含む接続対象が上面に設けられた絶縁基板と、電極を含む接続対象が上面に設けられた絶縁基板とを含む複数の絶縁基板の下面がベース板上に接合され、異なる前記絶縁基板上の前記接続対象が接続導体で接続された半導体装置であって、前記絶縁基板の表面には前記半導体チップと熱膨張率が略同一の金属箔が設けられ、前記接続導体は、両端に接続端部を有するように曲折された板状性部材よりなり、前記接続端部が前記接続対象にロー付けされており、前記半導体チップがシリコン半導体チップであり、前記絶縁基板の表面の前記金属箔がＣｕ−Ｍｏ箔あるいはＭｏ箔であり、前記金属箔は、前記絶縁基板の両面の全面に形成される。
【００１４】
また、前記接続導体の接続端部は、櫛歯状に形成されているものでも良い。
【００１５】
また、同一の前記接続対象間が高さ方向に配列された前記接続導体の複数本で接続されていても良い。
【００１６】
また、同一の前記接続対象間が平面方向に配列された前記接続導体の複数本で接続されていても良い。
【００１７】
また、前記接続導体が複数本の丸形導電性線材を板状に１つに束ねて形成されているものでも良い。
【００１８】
一方、この発明に係る半導体装置の製造方法は、前記したいずれかの構成の半導体装置の製造方法であって、前記接続対象への前記接続導体の接合だけでなく、前記ベース板への前記絶縁基板の接合、および前記絶縁基板への前記接続対象の接合もロー付けで行い、これらのロー付け接合を１回の工程で行うことを特徴とするものである。
【００１９】
【発明の実施の形態】
以下、この発明をその実施の形態を示す図面に基づいて具体的に説明する。
【００２０】
実施の形態１．
図１はこの発明の実施の形態１による半導体装置の概略の構成を示す平面図、図２はその側面図である。この半導体装置は、上面にシリコン半導体チップ１が接合された絶縁基板２Ａと、上面に電極３が接合された絶縁基板２Ｂとがベース板（放熱板）４上に接合され、半導体チップ１と電極３とが接続導体５で接続されているパワー半導体モジュールである。
【００２１】
放熱板４は、シリコンと熱伝導率が略同一あるいは近似した材料、例えばＣｕ−ＭｏあるいはＳｉＣ／Ａｌからなり、その表面にはＮｉメッキが施され、さらにその表面にはレジストパターンが設けられている。この放熱板４の上面への前記各絶縁基板２Ａ，２Ｂの接合はロー付けにより行われる。この場合のロー材６としては、例えばＳｎ−Ｉｎ−Ａｇや半田が用いられる。
【００２２】
絶縁基板２ＡはＡｌ2Ｎ3からなり、図３に拡大して示すように、その表裏面にはシリコンと熱膨張率が略同一あるいは近い厚み０．３ｍｍのＣｕ−Ｍｏ箔７，８が活性金属法により接合されるとともに、その上にＮｉメッキが施されている。絶縁基板２Ａの表面にはシリコン半導体チップ１が、ロー付けにより接合されている。この場合のロー材９にも、例えばＳｎ−Ｉｎ−Ａｇや半田が用いられる。半導体チップ１のパッド表面にはロー付けが可能なＴｉ−Ｎｉ−Ａｕのメタライズ層１０が形成されている。
【００２３】
また、絶縁基板２ＢはＡｌ2Ｏ3あるいはＳｉ3Ｎ4からなり、その表裏面にもシリコンと熱膨張率が略同一あるいは近い厚み０．３ｍｍのＣｕ−Ｍｏ箔７，８が活性金属法により接合されるとともに、その上にＮｉメッキが施されている。絶縁基板２Ｂの表面にはＣｕの電極３が、ロー付けにより接合されている。この場合のロー材９にも、例えばＳｎ−Ｉｎ−Ａｇや半田が用いられる。
【００２４】
前記半導体チップ１の表面と、絶縁基板２Ｂの上面に形成された電極３とを接続する接続導体５は、高剛性を有する高導電性部材である銅板からなり、その表面にはＮｉメッキが施されている。また、この接続導体５は、その本体５ａの両端部から折り曲げられて下向きに立ち下がる立下り部５ｂ1と、その立下り部５ｂ1の下端から折り曲げられてほぼ水平に延びる水平部５ｂ2とからなる断面概形がＬ字状の一対の接続端部５ｂを有し、接続端部５ｂを構成する前記水平部５ｂ2の下面にはロー材１１が印刷されている。この場合のロー材１１にも、例えばＳｎ−Ｉｎ−Ａｇや半田が用いられる。
【００２５】
なお、図１に示すように、絶縁基板２Ａ，２Ａ同士の間や、絶縁基板２Ｂの上面に形成された電極３，３同士の間も、前記半導体チップ１・電極３間と同様の構造の接続導体５を用いてロー付けにより接続されている。
【００２６】
前記半導体装置の組立では、放熱板４の上にクリーム半田などからなるロー材６を介して絶縁基板２Ａ，２Ｂをセットし、また絶縁基板２Ａ，２Ｂの上にもクリーム半田などからなるロー材９を介して半導体チップ１，電極３をセットし、また半導体チップ１０の上面と電極３との間には接続導体５を架け渡し、さらに絶縁基板２Ａ，２Ａ同士の間、および電極３，３同士の間にも接続導体５をそれぞれ架け渡した状態のもとに、不活性ガス雰囲気炉で加熱して、前記各ロー材６，９，１１を溶融させることにより、各部のロー付けが１回の工程で同時に行われる。
【００２７】
この半導体装置の場合、絶縁基板２Ａ，２Ｂの表面にシリコンと略同一あるいは近似した熱伝導率のＣｕ−Ｍｏ箔７が接合されており、その絶縁基板２Ａの上面にシリコン半導体チップ１が接合されているので、温度変化によりこれらの接合部や接続導体５の接合部に発生する熱歪を小さくでき、接続導体接合部の劣化を抑制することができる。また、前記絶縁基板２Ａ，２Ｂの裏面にもＣｕ−Ｍｏ箔８が接合されており、これら絶縁基板２Ａ，２Ｂが接合される放熱板４も同じ金属材つまりＣｕ−Ｍｏからなるので、前記熱歪をさらに低減できる。
【００２８】
また、半導体チップ１と電極３とを板状で高剛性の導電性部材からなる接続導体５のロー付けにより接続しているので、従来例のようにアルミニウムワイヤを用いて超音波ボンディング法により接続する場合に比べて、半導体チップ１の損傷が少なくなり、半導体装置の長寿命化が可能となる。さらに、接続導体５が板状性を有するので、通電容量の増加を図れる。さらに、前記各接合部を１回のロー付け工程で同時に行うことができるので、製造時間の短縮が可能となる。
【００２９】
実施の形態２．
図４はこの発明の実施の形態２による半導体装置の部分拡大平面図を示す。この半導体装置では、接続導体５の両端の接続端部５ｂを、図５に斜視図で示すように櫛歯状としている。その他の構成は実施の形態１の場合と同様であり、ここではその説明を省略する。
【００３０】
この半導体装置では、半導体チップ１や電極３に接続される接続導体５の接続端部５ｂが櫛歯状とされているので、接続部が多点構造となり、接続部における電流分布の均一化を図ることができる。
【００３１】
実施の形態３．
図６および図７はそれぞれ、この発明の実施の形態３による半導体装置の部分平面図および部分正面図を示す。この半導体装置では、例えば半導体チップ１と電極３とが、高さ方向に配列された前記接続導体５の複数本（図６）で、あるいは平面方向に配列された前記接続導体５の複数本（図７）で、多段にわたって接続されている。絶縁基板２Ａ，２Ａ間や、電極３，３間についても同様である。その他の構成は実施の形態１の場合と同様であり、ここではその説明を省略する。
【００３２】
この半導体装置では、接続部間が並列に配置された複数本の接続導体５で接続されるので、接続部が多点構造となる実施の形態２の場合と同様に、接続部における電流分布の均一化を図ることができるとともに、通電容量の増加を図ることができる。
【００３３】
実施の形態４．
前記各実施の形態１〜３では、接続導体５が平板より形成される板状性の場合について説明したが、これに限らず、例えば図７に示すように、複数本の丸形導電性線材１２をバンド１３で板状に１つに束ねて板状性の接続導体５としても良い。この場合には、剛性の低い丸形導電性線材１２を用いて高剛性を有する接続導体５を簡単に形成できる。
【００３４】
なお、前記各実施の形態では、各接合部のロー付けするロー材６，９としてクリーム半田を用いた場合を示したが、板ロー材を用いても同様にロー付けできる。
【００３５】
また、前記各実施形態では、絶縁基板２Ａ，２Ｂの表裏面をＣｕ−Ｍｏ箔７（表面をＮｉメッキ）で形成したが、これに代えて絶縁基板２Ａ，２Ｂの表裏面にＭｏ板（表面をＮｉメッキ）をロー付けしてもよく、その場合にも上記実施例と同様の結果を得ることができる。
【００３６】
【発明の効果】
第１の発明に係る半導体装置は、半導体チップを含む接続対象が上面に設けられた絶縁基板と、電極を含む接続対象が上面に設けられた絶縁基板とを含む複数の絶縁基板の下面がベース板上に接合され、異なる前記絶縁基板上の前記接続対象が接続導体で接続された半導体装置であって、前記絶縁基板の表面には前記半導体チップと熱膨張率が略同一の金属箔が設けられ、前記接続導体は、両端に接続端部を有するように曲折された板状性部材よりなり、前記接続端部が前記接続対象にロー付けされており、前記半導体チップがシリコン半導体チップであり、前記絶縁基板の表面の前記金属箔がＣｕ−Ｍｏ箔あるいはＭｏ箔であり、前記金属箔は、前記絶縁基板の両面の全面に形成されるので、シリコン半導体チップを搭載した半導体装置において、温度サイクルによる導体接合部の劣化の抑制、素子損傷による絶縁耐圧低下の防止、通電容量の増加を図ることができる。
【００３８】
第２の発明に係る半導体装置は、前記第１の発明に係る半導体装置において、前記接続導体の接続端部が櫛歯状に形成されているので、接続部が多点構造となり、接続部における電流分布の均一化を図ることができる。
【００３９】
第３の発明に係る半導体装置は、前記第１の発明に係る半導体装置において、同一の前記接続対象間が高さ方向に配列された前記接続導体の複数本で接続されているので、接続部が多点構造となる第２の発明に係る半導体装置の場合と同様に、接続部における電流分布の均一化を図ることができるとともに、通電容量の増加を図ることができる。
【００４０】
第４の発明に係る半導体装置は、前記第１の発明に係る半導体装置において、同一の前記接続対象間が平面方向に配列された前記接続導体の複数本で接続されているので、接続部が多点構造となる第２の発明に係る半導体装置の場合と同様に、接続部における電流分布の均一化を図ることができるとともに、通電容量の増加を図ることができる。
【００４１】
第５の発明に係る半導体装置は、前記第１〜第４のいずれかの発明に係る半導体装置において、前記接続導体が複数本の丸形導電性線材を板状に１つに束ねて形成されているので、剛性の低い丸形導電性線材を用いて高剛性を有する導体を簡単に形成できる。
【００４２】
第６の発明に係る半導体装置の製造方法は、前記第１〜５のいずれかの発明に係る半導体装置についての製造方法であって、前記接続対象への前記接続導体の接合だけでなく、前記ベース板への前記絶縁基板の接合、および前記絶縁基板への前記接続対象の接合もロー付けで行い、これらのロー付け接合を１回の工程で行うので、製造時間を大幅に短縮できる。
【図面の簡単な説明】
【図１】 この発明の実施の形態１による半導体装置を示す平面図である。
【図２】 この発明の実施の形態１による半導体装置の側面図である。
【図３】 この発明の実施の形態１による半導体装置の要部を拡大して示す側面図である。
【図４】 この発明の実施の形態２による半導体装置の要部拡大平面図である。
【図５】 この発明の実施の形態２による半導体装置に用いる接続導体を示す斜視図である。
【図６】 この発明の実施の形態３による接続導体を示す部分正面図である。
【図７】 この発明の実施の形態３による半導体装置を示す部分平面図である。
【図８】 この発明の実施の形態４による半導体装置に用いる接続導体を示す斜視図である。
【図９】 従来の半導体装置を示す平面図である。
【図１０】 従来の半導体装置を示す側面図である。
【符号の説明】
１ シリコン半導体チップ、２Ａ，２Ｂ 絶縁基板、３ 電極、４ ベース板、５ 接続導体、６ ロー材、７ Ｃｕ−Ｍｏ箔（金属箔）、１１ ロー材、１２ 丸形導電性線材。

Claims (6)

  1. 半導体チップを含む接続対象が上面に設けられた絶縁基板と、電極を含む接続対象が上面に設けられた絶縁基板とを含む複数の絶縁基板の下面がベース板上に接合され、異なる前記絶縁基板上の前記接続対象が接続導体で接続された半導体装置において、
    前記絶縁基板の表面には前記半導体チップと熱膨張率が略同一の金属箔が設けられ、
    前記接続導体は、両端に接続端部を有するように曲折された板状性部材よりなり、前記接続端部が前記接続対象にロー付けされており、
    前記半導体チップがシリコン半導体チップであり、前記絶縁基板の表面の前記金属箔がＣｕ−Ｍｏ箔あるいはＭｏ箔であり、
    前記金属箔は、前記絶縁基板の両面の全面に形成される、半導体装置。
  2. 前記接続導体の前記接続端部が櫛歯状に形成されている請求項１に記載の半導体装置。
  3. 同一の前記接続対象間が高さ方向に配列された前記接続導体の複数本で接続されている請求項１に記載の半導体装置。
  4. 同一の前記接続対象間が平面方向に配列された前記接続導体の複数本で接続されている請求項１に記載の半導体装置。
  5. 前記接続導体が複数本の丸形導電性線材を板状に１つに束ねて形成されている請求項１から４までのいずれかに記載の半導体装置。
  6. 請求項１から５までのいずれかに記載の半導体装置の製造方法であって、前記接続対象への前記接続導体の接合だけでなく、前記ベース板への前記絶縁基板の接合、および前記絶縁基板への前記接続対象の接合もロー付けで行い、これらのロー付け接合を１回の工程で行うことを特徴とする半導体装置の製造方法。
JP2000223917A 2000-07-25 2000-07-25 半導体装置およびその製造方法 Expired - Fee Related JP4226200B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000223917A JP4226200B2 (ja) 2000-07-25 2000-07-25 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000223917A JP4226200B2 (ja) 2000-07-25 2000-07-25 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2002043508A JP2002043508A (ja) 2002-02-08
JP4226200B2 true JP4226200B2 (ja) 2009-02-18

Family

ID=18717953

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000223917A Expired - Fee Related JP4226200B2 (ja) 2000-07-25 2000-07-25 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP4226200B2 (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6992409B2 (en) 2002-03-15 2006-01-31 Denso Corporation Liquid-cooled rotary electric machine integrated with an inverter
DE10221085B4 (de) * 2002-05-11 2012-07-26 Robert Bosch Gmbh Baugruppe mit einer Verbindungseinrichtung zum Kontaktieren eines Halbleiter-Bauelements und Herstellungsverfahren
EP1406298A1 (en) * 2002-10-03 2004-04-07 Kabushiki Kaisha Toyota Jidoshokki Semiconductor module and plate-shaped lead
JP4566678B2 (ja) * 2004-10-04 2010-10-20 日立オートモティブシステムズ株式会社 パワーモジュール
DE102005007373B4 (de) * 2005-02-17 2013-05-29 Infineon Technologies Ag Leistungshalbleiterbaugruppe
JP4498170B2 (ja) 2005-03-02 2010-07-07 三菱電機株式会社 半導体装置及びその製造方法
DE102005016650B4 (de) * 2005-04-12 2009-11-19 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul mit stumpf gelöteten Anschluss- und Verbindungselementen
JP4572736B2 (ja) * 2005-05-09 2010-11-04 株式会社豊田自動織機 半導体装置
JP4764692B2 (ja) * 2005-09-29 2011-09-07 日立オートモティブシステムズ株式会社 半導体モジュール
JP2007157863A (ja) * 2005-12-02 2007-06-21 Hitachi Ltd パワー半導体装置及びその製造方法
JP2008078240A (ja) * 2006-09-19 2008-04-03 Toyota Motor Corp 半導体素子の配線接続方法および半導体装置
JP5252626B2 (ja) * 2008-04-30 2013-07-31 日本インター株式会社 パワー半導体モジュールの製造方法
JP5294913B2 (ja) * 2009-02-16 2013-09-18 京セラ株式会社 素子搭載用基板
JP5081951B2 (ja) * 2010-05-31 2012-11-28 日立オートモティブシステムズ株式会社 インバータ装置
JP5431406B2 (ja) * 2011-04-22 2014-03-05 ルネサスエレクトロニクス株式会社 半導体装置
JP2013235882A (ja) * 2012-05-07 2013-11-21 Mitsubishi Electric Corp 半導体装置
CN103918067B (zh) * 2012-05-29 2017-03-01 日本精工株式会社 半导体模块及其制造方法
JP5807721B2 (ja) 2012-11-05 2015-11-10 日本精工株式会社 半導体モジュール
CN104332458B (zh) * 2014-11-05 2018-06-15 中国电子科技集团公司第四十三研究所 功率芯片互连结构及其互连方法
US10475667B2 (en) * 2014-11-06 2019-11-12 Mitsubishi Electric Corporation Semiconductor module and conductive member for semiconductor module including cut in bent portion
CN110400755B (zh) * 2018-04-24 2022-02-01 财团法人工业技术研究院 半导体封装结构
JP7222822B2 (ja) * 2019-06-18 2023-02-15 株式会社東芝 半導体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07118514B2 (ja) * 1989-04-24 1995-12-18 株式会社東芝 半田バンプ型半導体装置
JPH0936186A (ja) * 1995-07-24 1997-02-07 Hitachi Ltd パワー半導体モジュール及びその実装方法
JPH09148491A (ja) * 1995-09-19 1997-06-06 Tokyo Tungsten Co Ltd パワー半導体基板及びその製造方法
JPH0992771A (ja) * 1995-09-22 1997-04-04 Hitachi Cable Ltd ボンディングピース、ボンディングピースブロック、半導体装置用リードフレームおよび半導体装置
JP2000049280A (ja) * 1998-07-31 2000-02-18 Toshiba Corp 半導体装置とその製造方法

Also Published As

Publication number Publication date
JP2002043508A (ja) 2002-02-08

Similar Documents

Publication Publication Date Title
JP4226200B2 (ja) 半導体装置およびその製造方法
JP3333409B2 (ja) 半導体モジュール
JP5214936B2 (ja) 半導体装置
JPS59141249A (ja) 電力チツプ・パツケ−ジ
US11532590B2 (en) Semiconductor device and method for manufacturing semiconductor device
JPH0936186A (ja) パワー半導体モジュール及びその実装方法
WO2017006916A1 (ja) 半導体装置及び半導体装置の製造方法
JP4344560B2 (ja) 半導体チップおよびこれを用いた半導体装置
JP2004014599A (ja) 半導体装置およびその製造方法
JP4085563B2 (ja) パワー半導体モジュールの製造方法
JP2009147123A (ja) 半導体装置及びその製造方法
JPH10144967A (ja) 冷却用熱電素子モジュール
JP2004319740A (ja) パワー半導体装置およびその製造方法
JPH06268027A (ja) 半導体装置
JP2000323647A (ja) モジュール型半導体装置及びその製造方法
JPH07105460B2 (ja) 半導体装置
JP2022189515A (ja) 接合構造、半導体装置および接合方法
JP5418654B2 (ja) 半導体装置
JP6011410B2 (ja) 半導体装置用接合体、パワーモジュール用基板及びパワーモジュール
KR101388492B1 (ko) 골격형 열전 모듈 제조방법 그리고 골격형 열전 모듈이 적용된 열전 유닛 및 그 제조방법
JPH05315467A (ja) 混成集積回路装置
JP4047572B2 (ja) 電力用半導体装置
JP4775369B2 (ja) 半導体チップ、半導体装置および製造方法
JP2001210737A (ja) 半導体チップパッケージおよびその製造方法
JPH02117157A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060206

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071127

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080124

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080902

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081029

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081125

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081126

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111205

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4226200

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111205

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121205

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121205

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131205

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees