JP3588503B2 - 圧接型半導体装置 - Google Patents
圧接型半導体装置 Download PDFInfo
- Publication number
- JP3588503B2 JP3588503B2 JP15338495A JP15338495A JP3588503B2 JP 3588503 B2 JP3588503 B2 JP 3588503B2 JP 15338495 A JP15338495 A JP 15338495A JP 15338495 A JP15338495 A JP 15338495A JP 3588503 B2 JP3588503 B2 JP 3588503B2
- Authority
- JP
- Japan
- Prior art keywords
- thickness
- semiconductor chips
- pressure
- semiconductor
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
- H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
- H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01042—Molybdenum [Mo]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Thyristors (AREA)
- Die Bonding (AREA)
Description
【産業上の利用分野】
この発明は、複数の半導体チップを一括して圧接した状態で使用する圧接型半導体装置に関する。
【0002】
【従来の技術】
従来、圧接型半導体装置としては、単一の半導体チップを圧接電極板で挟んだ構造が広く知られている。しかしながら、この種の圧接型半導体装置にあっては、定格電流を増大させるためには、チップサイズを大きくする必要があるため、大容量化に伴って修復不可能な欠陥が発生する可能性も高くなり、製造歩留まりが低下するという問題がある。
【0003】
【発明が解決しようとする課題】
上記のように従来の圧接型半導体装置は、大容量化が難しいという問題があった。また、大容量化に伴って修復不可能な欠陥が発生する可能性も高くなり、製造歩留まりが低下するという問題があった。
【0004】
この発明は上記のような事情に鑑みてなされたもので、その目的とするところは、大容量化が容易にでき、且つ製造歩留まりの向上にも寄与できる圧接型半導体装置を提供することにある。
【0005】
また、この発明の他の目的は、複数の半導体チップを一括して圧接する構造を採用する場合に、各半導体チップに加わる荷重を均一化且つ最適化できる圧接型半導体装置を提供することにある。
【0006】
この発明の更に他の目的は、厚さが異なる複数種類の半導体チップを圧接した構造を採用する場合に、各半導体チップに加わる荷重を均一化且つ最適化できる圧接型半導体装置を提供することにある。
【0007】
【課題を解決するための手段】
この発明の請求項1に記載した圧接型半導体装置は、同一平面上に配置された異なる厚さを有する複数の半導体チップと、これら半導体チップの主表面上にそれぞれ対応して設けられ、各々が上記各半導体チップの厚さとの和が実質的に等しくなる厚さを有する複数の熱緩衝板と、上記熱緩衝板上に配置され、上記各半導体チップとの対向面側に、これら各半導体チップに対応する柱状の突起部を有する第1の圧接電極板と、上記複数の半導体チップの裏面側に配置される円板型熱緩衝板と、上記円板型熱緩衝板の裏面側に配置された第2の圧接電極板とを具備し、上記第1,第2の圧接電極板は、上記複数の熱緩衝板、上記複数の半導体チップ、及び上記円板型熱緩衝板をそれぞれ重ねた状態で一括して圧接するようにして成り、上記半導体チップの厚さの相違を、上記熱緩衝板で補正することを特徴としている。
【0008】
また、この発明の請求項2に記載した圧接型半導体装置は、同一平面上に配置された複数の半導体チップと、これら半導体チップの主表面上にそれぞれ対応して設けられた複数の熱緩衝板と、上記熱緩衝板上に配置され、上記各半導体チップとの対向面側に、これら各半導体チップに対応する柱状の突起部を有する厚さ補正部材と、上記複数の半導体チップの裏面側に配置される円板型熱緩衝板と、上記厚さ補正部材、上記複数の熱緩衝板、上記複数の半導体チップ、及び上記円板型熱緩衝板をそれぞれ重ねた状態で一括して圧接する第1,第2の圧接電極板とを具備し、上記厚さ補正部材は、上記第1,第2の圧接電極板に使用時の圧力よりも高く、且つ塑性変形が発生する圧力を加えて上記柱状の突起部を変形させることにより、各熱緩衝板と各半導体チップの厚さのばらつきを補正するものであることを特徴としている。
【0009】
更に、この発明の請求項3に記載した圧接型半導体装置は、同一平面上に配置された異なる厚さを有する複数の半導体チップと、これら半導体チップの主表面上にそれぞれ対応して設けられ、各々が上記各半導体チップの厚さとの和が実質的に等しくなる厚さを有する複数の熱緩衝板と、上記熱緩衝板上に配置され、上記各半導体チップとの対向面側に、これら各半導体チップに対応する柱状の突起部を有する厚さ補正部材と、上記複数の半導体チップの裏面側に配置される円板型熱緩衝板と、上記厚さ補正部材、上記複数の熱緩衝板、上記複数の半導体チップ、及び上記円板型熱緩衝板をそれぞれ重ねた状態で一括して圧接する第1,第2の圧接電極板とを具備し、上記半導体チップの厚さの相違を上記熱緩衝板で補正し、且つ上記第1,第2の圧接電極板に使用時の圧力よりも高く、且つ塑性変形が発生する圧力を加えて上記厚さ補正部材の柱状の突起部を変形させることにより、各熱緩衝板と各半導体チップの厚さのばらつきを補正することを特徴としている。
この発明の請求項4に記載した圧接型半導体装置は、同一平面上に配置された複数の半導体チップと、これら半導体チップに対応する表面部より上記半導体の主表面に向かって張り出した柱状の突起部を有する厚さ補正部材と、上記複数の半導体チップの裏面側に配置される円板型熱緩衝板と、上記厚さ補正部材、上記複数の半導体チップ、及び上記円板型熱緩衝板をそれぞれ重ねた状態で一括して圧接する第1,第2の圧接電極板とを具備し、上記厚さ補正部材は、上記第1,第2の圧接電極板に使用時の圧力よりも高く、且つ塑性変形が発生する圧力を加えて上記柱状の突起部を変形させることにより、上記複数の半導体チップの厚さのばらつきを補正するものであることを特徴としている。
また、この発明の請求項5に記載した圧接型半導体装置は、同一平面上に配置された複数の半導体チップと、これら半導体チップの主表面上にそれぞれ対応して設けられた複数の熱緩衝板とこれら熱緩衝板上に配置され、上記半導体チップと熱緩衝板との厚さの和のばらつきを補正する厚さ補正部材と、上記半導体チップの裏面側に配置される円板型熱緩衝板と、上記厚さ補正部材、上記熱緩衝板、上記半導体チップ、上記円板型熱緩衝板をそれぞれ重ねた状態で一括して圧接す る第1,第2の圧接電極板とを具備し、上記第1,第2の圧接電極板に使用時の圧力よりも高く、且つ塑性変形させる圧力を加えて上記厚さ補正部材を変形することにより、上記半導体チップと上記熱緩衝板との厚さの和のばらつきを補正することを特徴としている。
【0010】
請求項6に示すように、請求項1に記載の装置において、前記各半導体チップの厚さと前記複数の熱緩衝板の厚さの和の相違は40μmより小さいことを特徴とする。
【0011】
請求項7に示すように、請求項2、3、5いずれか1つの項に記載の装置において、前記厚さ補正部材は銅からなり、上記各半導体チップの厚さと上記複数の熱緩衝板の厚さの和のばらつきは40μmより小さいことを特徴とする。
請求項8に示すように、請求項4の装置において、前記厚さ補正部材は銅からなり、上記各半導体チップの厚さのばらつきは40μmより小さいことを特徴とする。
【0012】
請求項9に示すように、請求項1ないし3、5ないし7いずれか1つの項に記載の装置において、前記各熱緩衝板と前記各半導体チップの主表面との間にそれぞれ介在される軟金属箔を更に具備することを特徴とする。
【0013】
請求項10に示すように、請求項2、3、5、7いずれか1つの項に記載の圧接型半導体装置において、前記複数の半導体チップの四辺を固定し、前記各半導体チップの水平方向の位置出し及び固定を行う枠状のチップフレームを更に具備し、前記各熱緩衝板はそれぞれ上記各チップフレーム内を通して前記各半導体チップの主表面に当接することを特徴とする。
また、請求項11に示すように、請求項1、4、8いずれか1つの項に記載の装置において、前記複数の半導体チップの四辺を固定し、前記各半導体チップの水平方向の位置出し及び固定を行う枠状のチップフレームを更に具備することを特徴とする。
【0014】
請求項12に示すように、請求項1ないし11いずれか1つの項に記載の装置において、前記複数の半導体チップは、複数のIGBTチップと複数のFRDチップとを含み、上記各FRDチップは上記各IGBTチップと通電方向を逆にしてそれぞれ並列接続されることを特徴とする。
【0015】
この発明の請求項13に記載した圧接型半導体装置は、同一平面上に配置された複数の第1半導体チップと、これら第1半導体チップと同一平面上に配置され、上記第1半導体チップと異なる厚さを有する複数の第2半導体チップと、上記第1半導体チップの主表面上にそれぞれ対応して設けられた複数の第1熱緩衝板と、上記第2半導体チップの主表面上にそれぞれ対応して設けられ、上記第2半導体チップの厚さとの和を、上記第1半導体チップの厚さと上記第1熱緩衝板の厚さとの和と実質的に等しくする厚さを有する複数の第2熱緩衝板と、上記第1,第2の熱緩衝板上に配置され、上記第1,第2の半導体チップとの対向面側に、これら第1,第2半導体チップに対応する柱状の突起部を有する第1の圧接電極板と、上記第1,第2の半導体チップの裏面側に配置される円板型熱緩衝板と、上記円板型熱緩衝板の裏面側に配置された第2の圧接電極板とを具備し、上記第1,第2の圧接電極板は、上記第1,第2の熱緩衝板、上記第1,第2の半導体チップ、及び上記円板型熱緩衝板をそれぞれ重ねた状態で一括して圧接するようにして成り、上記第1の半導体チップと上記第2の半導体チップとの厚さの相違を、上記第1,第2の熱緩衝板で補正することを特徴としている。
【0016】
また、この発明の請求項14に記載にした圧接型半導体装置は、同一平面上に配置された複数の第1半導体チップと、これら第1半導体チップと同一平面上に配置され、上記第1半導体チップと異なる厚さを有する複数の第2半導体チップと、上記第1半導体チップの主表面上にそれぞれ対応して設けられた複数の第1熱緩衝板と、上記第2半導体チップの主表面上にそれぞれ対応して設けられた複数の第2熱緩衝板と、上記第1,第2熱緩衝板上に配置され、上記第1,第2半導体チップとの対向面側に、これら第1,第2半導体チップに対応する柱状の突起部を有する厚さ補正部材と、上記第1,第2半導体チップの裏面側に配置される円板型熱緩衝板と、上記厚さ補正部材、上記第1,第2熱緩衝板、上記第1,第2半導体チップ、及び上記円板型熱緩衝板をそれぞれ重ねた状態で一括して圧接する第1,第2の圧接電極板とを具備し、上記厚さ補正部材は、上記第1,第2の圧接電極板に使用時の圧力よりも高く、且つ塑性変形が発生する圧力を加えて上記柱状の突起部を変形させることにより、第1,第2熱緩衝板と第1,第2半導体チップの厚さの和のばらつきを補正するものであることを特徴としている。
【0017】
更に、この発明の請求項15に記載した圧接型半導体装置は、同一平面上に配置された複数の第1半導体チップと、これら第1半導体チップと同一平面上に配置され、上記第1半導体チップと異なる厚さを有する複数の第2半導体チップと、上記第1半導体チップの主表面上にそれぞれ対応して設けられた複数の第1熱緩衝板と、上記第2半導体チップの主表面上にそれぞれ対応して設けられ、上記第2半導体チップの厚さとの和を、上記第1半導体チップの厚さと上記第1熱緩衝板の厚さとの和と実質的に等しくする厚さを有する複数の第2熱緩衝板と、上記第1,第2熱緩衝板上に配置され、上記第1,第2半導体チップとの対向面側に、これら第1,第2半導体チップに対応する柱状の突起部を有する厚さ補正部材と、上記第1,第2半導体チップの裏面側に配置される円板型熱緩衝板と、上記厚さ補正部材、上記第1,第2熱緩衝板、上記第1,第2半導体チップ、及び上記円板型熱緩衝板をそれぞれ重ねた状態で一括して圧接する第1,第2の圧接電極板とを具備し、上記第1半導体チップの厚さと上記第2半導体チップの厚さとの相違を上記第1,第2の熱緩衝板で補正し、且つ上記第1,第2の圧接電極板に使用時の圧力よりも高く、且つ塑性変形が発生する圧力を加えて上記厚さ補正部材の柱状の突起部を変形させることにより、第1,第2熱緩衝板と第1,第2半導体チップの厚さの和のばらつきを補正することを特徴としている。
この発明の請求項16に記載した圧接型半導体装置は、同一平面上に配置された複数の第1半導体チップと、これら第1半導体チップと同一平面上に配置され、上記第1半導体チップと異なる厚さを有する複数の第2半導体チップと、上記第1,第2半導体チップにそれぞれ対応する表面部より上記第1,第2の半導体の主表面に向かって張り出した柱状の突起部を有する厚さ補正部材と、上記第1,第2半導体チップの裏面側に配置される円板型熱緩衝板と、上記厚さ補正部材、上記第1,第2の半導体チップ、上記円板型熱緩衝板をそれぞれ重ねた状態で一括して圧接する第1,第2の圧接電極板とを具備し、上記厚さ補正部材は、上記第1,第2の圧接電極板に使用時の圧力よりも高く、且つ塑性変形させる圧力を加えて上記柱状の突起部を変形させることにより、上記第1,第2半導体チップの厚さのばらつきを補正するものであることを特徴としている。
また、この発明の請求項17に記載した圧接型半導体装置は、同一平面上に配置された複数の第1半導体チップと、これら第1半導体チップと同一平面上に配置され、上記第1半導体チップと異なる厚さを有する複数の第2半導体チップと、上記第1半導体チップの主表面上にそれぞれ対応して設けられた複数の第1熱緩衝板と、上記第2半導体チップの主表面上にそれぞれ対応して設けられた複数の第2熱緩衝板と、上記第1,第2熱緩衝板上に形成され、上記第1半導体チップと第1熱緩衝板との厚さの和のばらつきを補正し、上記第2半導体チップと第2熱緩衝板との厚さの和のばらつきを補正する複数の厚さ補正部材と、上記第1、第2半導体チップの裏面側に配置される円板型熱緩衝板と、上記厚さ補正部材、上記第1,第2熱緩衝板、上記第1,第2半導体チップ、上記円板型熱緩衝板をそれぞれ重ねた状態で一括して圧接する第1,第2の圧接電極板とを具備し、上記第1,第2の圧接電極板に使用時の圧力よりも高く、且つ塑性変形させる圧力を加えて、上記第1,第2半導体チップと上記第1,第2熱緩衝板との厚さの和に応じて上記厚さ補正部材を変形させることにより、上記第1,第2半導体チップと上記第1,第2熱緩衝板との厚さの和のばらつきを補正することを特徴としている。
【0018】
請求項18に示すように、請求項13の装置において、前記第1半導体チップの厚さと前記第1熱緩衝板の厚さとの和と、前記第2半導体チップの厚さと前記第2熱緩衝板の厚さとの和との相違は、40μmより小さいことを特徴とする。
【0019】
請求項19に示すように、請求項14、15、17いずれか1つの項に記載の装置において、前記厚さ補正部材は銅からなり、前記第1半導体チップの厚さと前記第1熱緩衝板の厚さとの和と、前記第2半導体チップの厚さと前記第2熱緩衝板の厚さとの和とのばらつきは、40μmより小さいことを特徴とする。
また、請求項20に示すように、請求項16の装置において、前記厚さ補正部材は銅からなり、前記第1,第2半導体チップの厚さのばらつきは、40μmより小さいことを特徴とする。
【0020】
請求項21に示すように、請求項13ないし15、17ないし19いずれか1つの項に記載の装置において、前記第1,第2熱緩衝板と前記第1,第2半導体チップの主表面との間にそれぞれ介在される軟金属箔を更に具備することを特徴とする。
【0021】
請求項22に示すように、請求項13、18、21いずれか1つの項に記載の装置において、前記第1,第2半導体チップの四辺を固定し、前記第1,第2半導体チップの水平方向の位置出し及び固定を行う枠状のチップフレームを更に具備し、前記第1,第2熱緩衝板はそれぞれ上記各チップフレーム内を通して前記第1,第2半導体チップの主表面に当接することを特徴とする。
【0022】
請求項23に示すように、請求項14、15、17、19いずれか1つの項に記載の装置において、前記第1,第2半導体チップの四辺を固定し、前記第1,第2半導体チップの水平方向の位置出し及び固定を行う枠状のチップフレームを更に具備し、前記第1,第2熱緩衝板はそれぞれ上記各チップフレーム内を通して前記第1,第2半導体チップの主表面に当接することを特徴とする。
請求項24に示すように、請求項16または20に記載の装置において、前記第1,第2半導体チップの四辺を固定し、前記第1,第2半導体チップの水平方向の位置出し及び固定を行う枠状のチップフレームを更に具備することを特徴とする。
【0023】
請求項25に示すように、請求項13ないし24いずれか1つの項に記載の装置において、前記第1半導体チップはIGBTチップであり、前記第2半導体チップはFRDチップであり、上記各FRDチップは上記各IGBTチップと通電方向を逆にしてそれぞれ並列接続されることを特徴とする。
【0024】
【作用】
請求項1ないし25のような構成によれば、複数の半導体チップを圧接しており、定格電流を増大させる際には半導体チップの数を増やせば良いので大容量化が容易にでき、且つ小さいサイズの半導体チップを多数形成して良品のみを抽出して用いれば良いので、製造歩留まりの向上にも寄与できる。
【0025】
請求項1に記載した構成では、厚さが異なる複数の半導体チップを圧接する場合に、半導体チップの厚さの相違を熱緩衝板で補正するので、第1,第2の圧接電極板で圧力を加えた時に、各半導体チップに加わる荷重を均一化且つ最適化できる。
【0026】
また、請求項2に記載した構成では、複数の半導体チップを圧接する場合に、厚さ補正部材の柱状の突起部を塑性変形させることにより、各半導体チップの厚さと各熱緩衝板の厚さとの和のばらつきを補正できるので、第1,第2の圧接電極板で圧力を加えた時に、各半導体チップに加わる荷重を均一化且つ最適化できる。
【0027】
更に、請求項3に記載した構成では、厚さが異なる複数の半導体チップを圧接する場合に、半導体チップの厚さの相違を熱緩衝板で補正し、且つ厚さ補正部材の柱状の突起部を塑性変形させることにより、各半導体チップの厚さと各熱緩衝板の厚さの和のばらつきを補正できるので、第1,第2の圧接電極板で圧力を加えた時に、各半導体チップに加わる荷重をより均一化且つ最適化できる。
また、請求項4に記載した構成では、複数の半導体チップを圧接する場合に、厚さ補正部材の柱状の突起部を塑性変形させることにより、各半導体チップの厚さのばらつきを補正できるので、第1,第2の圧接電極板で圧力を加えた時に、各半導体チップに加わる荷重を均一化且つ最適化できる。
更に、請求項5に記載した構成では、複数の半導体チップを圧接する場合に、厚さ補正部材を塑性変形させることにより、各半導体チップの厚さと各熱緩衝板の厚さとの和のばらつきを補正できるので、第1,第2の圧接電極板で圧力を加えた時に、各半導体チップに加わる荷重を均一化且つ最適化できる。
【0028】
上記各半導体チップの厚さと上記複数の熱緩衝板の厚さの和の相違やばらつきは、40μmより小さいことが好ましい。
各熱緩衝板と各半導体チップの主表面との間にそれぞれ軟金属箔を設ければ、各熱緩衝板と各半導体チップとの電気的な接触を良好にできる。
【0029】
複数の半導体チップの主表面と第1の圧接電極板または厚さ補正部材との間に枠状のチップフレームを介在させれば、各半導体チップの水平方向の位置出しと固定を容易に行うことができる。
【0030】
複数の半導体チップとしてIGBTチップとFRDチップを設け、各FRDチップを各IGBTチップと通電方向を逆にしてそれぞれ並列接続することによりマルチチップの逆導通圧接型IGBTを形成できる。
【0031】
請求項9に記載した構成では、厚さが異なる複数の第1,第2の半導体チップを圧接する場合に、第1,第2の熱緩衝板によって第1,第2の半導体チップの厚さの相違を補正できるので、第1,第2の圧接電極板で圧力を加えた時に、厚さが異なる第1,第2の半導体チップに加わる荷重を均一化且つ最適化できる。
【0032】
また、請求項10に記載した構成では、第1,第2の半導体チップを圧接する場合に、厚さ補正部材の柱状の突起部を塑性変形させることにより、第1,第2の半導体チップの厚さと第1,第2の熱緩衝板の厚さとの和のばらつきを補正できるので、第1,第2の圧接電極板で圧力を加えた時に、各半導体チップに加わる荷重を均一化且つ最適化できる。
【0033】
更に、請求項15に記載した構成では、厚さが異なる第1,第2の半導体チップを圧接する場合に、第1,第2の半導体チップの厚さの相違を熱緩衝板で補正し、且つ厚さ補正部材の柱状の突起部を塑性変形させることにより、第1,第2の半導体チップの厚さと第1,第2の熱緩衝板の厚さとの和のばらつきを補正できるので、第1,第2の圧接電極板で圧力を加えた時に、第1,第2の半導体チップに加わる荷重をより均一化且つ最適化できる。
また、請求項16に記載した構成では、第1,第2の半導体チップを圧接する場合に、厚さ補正部材の柱状の突起部を塑性変形させることにより、第1,第2の半導体チップの厚さのばらつきを補正できるので、第1,第2の圧接電極板で圧力を加えた時に、各半導体チップに加わる荷重を均一化且つ最適化できる。
更に、請求項17に記載した構成では、第1,第2の半導体チップを圧接する場合に、厚さ補正部材を塑性変形させることにより、第1,第2の半導体チップの厚さと第1,第2の熱緩衝板の厚さとの和のばらつきを補正できるので、第1,第2の圧接電極板で圧力を加えた時に、各半導体チップに加わる荷重を均一化且つ最適化できる。
【0034】
第1半導体チップの厚さと第1熱緩衝板の厚さとの和と、第2半導体チップの厚さと第2熱緩衝板の厚さとの和との相違やばらつきは、40μmより小さいことが好ましい。
【0035】
第1,第2熱緩衝板と第1,第2半導体チップの主表面との間にそれぞれ軟金属箔を介在させれば、第1,第2熱緩衝板と第1,第2半導体チップとの電気的な接触を良好にできる。
【0036】
第1,第2半導体チップの主表面と第1の圧接電極板または厚さ補正部材との間に枠状のチップフレームを介在させれば、第1,第2半導体チップの水平方向の位置出しと固定を行うことができる。
【0037】
第1半導体チップとしてIGBTチップ、第2半導体チップとしてFRDチップを設け、各FRDチップを各IGBTチップと通電方向を逆にしてそれぞれ並列接続することによりマルチチップの逆導通圧接型IGBTを形成できる。
【0038】
【実施例】
以下、この発明の一実施例について図面を参照して説明する。
図1は、この発明の実施例に係る圧接型半導体装置の断面図である。この実施例では、複数の圧接型IGBTチップと、これらIGBTチップにそれぞれ通電方向を逆にして並列接続される複数のFRD(フリーホイールダイオード)チップとを圧接してマルチチップの逆導通圧接型IGBTを構成している。
【0039】
図1において、10は例えばセラミック製の外囲器、11,11,…はIGBTチップ、12,12,…はFRDチップ、13,13,…は各チップ11,11,…,12,12,…の四辺を固定し、水平方向に対する位置出しと固定を行う枠状のチップフレームである。これらチップフレーム13,13,…は、シリコーン樹脂やポリエーテルイミド等からなり、各チップ11,11,…,12,12,…に接着剤等を用いて固着される。また、14−1,14−1,…及び14−2,14−2,…は、厚さが1〜2mmのモリブデン板等からなる熱緩衝板(エミッタ側熱緩衝板)で、上記チップフレーム13,13,…内を通して各IGBTチップ11,11,…及びFRDチップ12,12,…の主表面に当接するようになっている。IGBTチップ11,11,…上に配置されている熱緩衝板14−1,14−1,…の厚さとFRDチップ12,12,…上に配置されている熱緩衝板14−1,14−2の厚さは異なっており、IGBTチップ11,11,…の厚さと熱緩衝板14−1,14−1,…の厚さとの和とFRDチップ12,12,…の厚さと熱緩衝板14−2,14−2,…の厚さとの和が実質的に等しくなる厚さに設定している。このようにしているのは、IGBTチップ11,11,…の素子特性とFRDチップ12,12,…の素子特性がそれぞれ最良となるようにすると、チップの厚さが異なってしまうためである。なお、各熱緩衝板14−1,14−1,…,14−2,14−2,…は、各チップ11,11,…,12,12,…のコーナー部に荷重が集中するのを防止するために、四隅が0.2〜1mmの曲率半径になっている。
【0040】
15は各チップ11,11,…,12,12,…の裏面側に配置された円板型熱緩衝板(コレクタ側熱緩衝板)、16,16,…はCu等からなり、各チップ11,11,…,12,12,…と各熱緩衝板14−1,14−1,…との間に介在され、電気的な接触を良好にするための軟金属箔、17−1,17−2は樹脂等の絶縁部材からなるリングフレームである。上記リングフレーム17−1には、各チップ11,11,…,12,12,…の位置決めを容易にするための内側に向かって突出する枠17aが形成されている。上記円板型熱緩衝板15は上記リングフレーム17−1と17−2とで挟んで保持され、且つ上記各チップ11,11,…,12,12,…(チップフレーム13,13,…)は上記枠17aで位置決めされる。
【0041】
また、19はゲートリード、20は上記ゲートリード19を外囲器10の外部に導出するためのメタルスリーブである。23,23,…はゲート圧接電極で、これらゲート圧接電極23,23,…は、IGBTチップ11,11,…のゲート電極に対応する位置に設けられ、バネによって各IGBTチップ11,11,…のゲート電極に圧接される。各IGBTチップ11,11,…を制御する制御信号は、上記ゲートリード19、ゲート圧接電極23,23,…を介して各IGBTチップ11,11,…のゲート電極に供給される。
【0042】
27はエミッタ圧接電極板、28はコレクタ圧接電極板で、このエミッタ圧接電極板27とコレクタ圧接電極板28間に例えば10MPa程度の圧力を印加して圧接した状態で使用する。上記エミッタ圧接電極板27と各熱緩衝板14−1,14−1,…,14−2,14−2,…との間には、各IGBTチップ11,11,…、及びFRDチップ12,12,…に対応する位置に柱状の突起部25aが形成された厚さ補正部材25が設けられ、この部材25の突起部25aで各チップ11,11,…,12,12,…の主表面を圧接するようになっている。
【0043】
そして、使用に先立って、エミッタ圧接電極板27とコレクタ圧接電極板28に使用時の圧力よりも高く、且つ塑性変形が発生する圧力を加えて上記厚さ補正部材25の柱状の突起部25aを変形させることにより、各熱緩衝板と各チップの厚さのばらつきを補正する。例えば、補正部材25としてフルアニール(焼きなまし)された厚さ15mmの無酸素銅を用いるものとすると、両圧接電極板27,28間に15MPa程度の圧力を加える。これによって、厚さ補正部材25の柱状の突起部25aにおける熱緩衝板14−1,14−1,…,14−2,14−2,…と各チップ11,11,…,12,12,,…との厚さの和に応じて上記厚さ補正部材25の柱状の突起部25aが塑性変形する。すなわち、上記厚さの和が大きい部分が変形して実質的な突起部25aの厚さが薄くなる。この塑性変形量は、最大で0.2%程度である。
【0044】
図2は、上記図1における各チップ11,11,…,12,12,…の配置を示す平面図である。図示するように15個のIGBTチップ11,11,…が中央部に配置され、28個のFRDチップ12,12,…がIGBTチップ11,11,…の周辺の空きスペースに配置されている。そして、各FRDチップ12,12,…は、IGBTチップ11,11,…に逆並列に接続される。ここで、IGBTチップ11,11,…の圧接部の寸法は、11.2mm×11.2mmであり、1個当りの適正な圧接力は80〜120Kgである。なお、破線は厚さ補正部材25の各チップとの対向面側を示しており、上記各チップ11,11,…,12,12,…に対応した柱状の突起部25が形成されている。
【0045】
図3は、チップの厚さと熱緩衝板の厚さの和のばらつきと荷重ばらつきとの関係を示す特性図である。図示する如く、厚さのばらつきが40μm程度の時に荷重のばらつきは±10%であるのに対し、40μmを越えると荷重ばらつきが急激に増大する。よって、上記IBGTチップ11,11,…の厚さと熱緩衝板14−1,14−1,…の厚さとの和と、FRDチップ12,12,…の厚さと熱緩衝板14−2,14−2,…の厚さとの和との相違は、40μmより小さいのが好ましい。
【0046】
図4は、上述した厚さ補正部材25の変形量ε(%)と印加する圧力σ(MPa)との関係を示している。この測定に際しては、厚さ補正部材25の材料としてフルアニールされた無酸素銅を用い、室温で測定している。15MPa程度の圧力を加えた時の塑性変形量は0.2%程度であり、厚さ補正部材25の厚さが15mmとすると、30μm程度変形することになる。よって、各熱緩衝板と各チップとの厚さの和のばらつきが30μm程度までであれば、厚さの差異による印加圧力の相違を十分に補償できる。また、この厚さのばらつきは、完全に補償しなくても上述したように40μmより小さくなれば良く、40μm〜70μm程度のばらつきがあったとしても、これを10μm〜40μm程度まで低減できるので、荷重のばらつきは数%程度から10%以下であり、実使用に充分耐え得るものとなる。
【0047】
上記のような構成によれば、複数のIGBTチップ11,11,…と複数のFRDチップ12,12,…を一括して圧接するので、定格電流を増大させる際にはIGBTチップ11,11,…とFRDチップ12,12,…の数を増やせば良いので大容量化が容易にでき、且つ小さいサイズのIGBTチップ11,11,…とFRDチップ12,12,…を多数形成して良品のみを抽出して用いれば良いので、製造歩留まりの向上にも寄与できる。
【0048】
複数の半導体チップを一括して圧接するマルチチップ型の圧接型半導体装置にあっては、チップを圧接する際に、必然的に合計の厚さが厚いチップに荷重が集中し、薄いものは荷重不足となることが考えられる。圧接型半導体装置では、その面積に応じて最適な荷重が存在し、荷重超過になるとチップにかかるストレスが大きくなり、TFT(熱疲労試験)等の信頼性が低下する。逆に荷重不足では熱抵抗やオン電圧の増大につながる。
【0049】
しかし、上記実施例では、素子の種類によるチップの厚さの相違を熱緩衝板14−1,14−1,…と14−2,14−2,…の厚さを変えて補正しているので、エミッタ及びコレクタ圧接電極板27,28に圧力を加えた時に、厚さが異なる複数種類の半導体チップ11,12に加わる荷重を均一化且つ最適化できる。この結果、信頼性を向上できるとともに、熱抵抗やオン電圧の増大を防止できる。
【0050】
また、各チップの厚さを設計上揃えても、製造工程等によりばらつきが発生するが、上述したように厚さ補正部材25を設けてこのような製造ばらつきに起因するチップ毎及び熱緩衝板毎の厚さのばらつきを補正している。よって、この点からも各チップ11,11,…,12,12,…に加わる荷重を均一化且つ最適化できる。
【0051】
なお、この発明は上述した実施例に限定されるものではなく、要旨を逸脱しない範囲で種々変形して実施可能である。例えば上記実施例では、IGBTチップ11,11,…とFRDチップ12,12,…の厚さの相違を補正するために異なる厚さの熱緩衝板14−1,14−1,…と14−2,14−2,…とを設け、且つ製造ばらつきによる各チップの厚さと各熱緩衝板の厚さとの和のばらつきを補正するために厚さ補正部材25を設けたが、厚さ補正部材25は設けず、熱緩衝板14−1,14−1,…と14−2,14−2,…の厚さを変えるのみでチップの厚さの相違を補正するようにしても良い。この場合には、エミッタ圧接電極27として各チップ11,11,…,12,12,…との対向面側の対応する位置に柱状の突起部を設け、これら突起部を各熱緩衝板14−1,14−1,…,14−2,14−2,…に当接させて圧接する。また、複数種類の半導体チップの厚さが実質的に等しいとき、あるいは厚さ補正部材25で補正可能な場合には、上記熱緩衝板14−1,14−1,…と14−2,14−2,…の厚さを等しくし、厚さ補正部材25のみで各チップの厚さと各熱緩衝板の厚さとの和のばらつきを補正しても良い。上記厚さ補正部材25としては、フルアニールされた無酸素銅に限らず他の導電性材料を用いても良く、この部材の厚さや塑性変形時に印加する圧力も必要に応じて設定すれば良い。
【0052】
また、チップフレーム13,13,…、軟金属箔16,16,…は必須のものではなく、必要に応じて一部を選択的に設けたり、あるいは必ずしも設けなくてもても良い。
【0053】
更に、上記実施例では圧接型半導体装置の一例として逆導通圧接型IGBTを例に取って説明したが、他の圧接型半導体装置にも同様に適用可能なのは勿論でり、2種類の半導体チップを圧接する場合を説明したが、3種類以上の半導体チップを圧接する場合にも同様にしてこの発明を適用できる。
【0054】
【発明の効果】
以上説明したように、この発明によれば、大容量化が容易にでき、且つ製造歩留まりの向上にも寄与できる圧接型半導体装置が得られる。
また、複数の半導体チップを一括して圧接する構造を採用する場合に、各半導体チップに加わる荷重を均一化且つ最適化できる圧接型半導体装置が得られる。
【0055】
更に、厚さが異なる複数種類の半導体チップを圧接した構造を採用する場合に、各半導体チップに加わる荷重を均一化且つ最適化できる圧接型半導体装置が得られる。
【図面の簡単な説明】
【図1】この発明の実施例に係る圧接型半導体装置の断面構成図。
【図2】図1における各半導体チップの配置を説明するための平面図。
【図3】厚さのばらつきと荷重ばらつきとの関係を示す特性図。
【図4】厚さ補正部材の歪み率と圧力との関係を示す特性図。
【符号の説明】
10…外囲器、11…IGBTチップ(第1の半導体チップ)、12…FRDチップ(第2の半導体チップ)、13…チップフレーム、14−1,14−2…熱緩衝板(第1,第2の熱緩衝板)、15…円板型熱緩衝板、16…軟金属箔、17−1,17−2…リングフレーム、19…ゲートリード、20…メタルスリーブ、23…ゲート圧接電極、25…厚さ補正部材、25a…柱状の突起部、27…エミッタ圧接電極板(第1の圧接電極板)、28…コレクタ圧接電極板(第2の圧接電極板)。
Claims (25)
- 同一平面上に配置された異なる厚さを有する複数の半導体チップと、これら半導体チップの主表面上にそれぞれ対応して設けられ、各々が上記各半導体チップの厚さとの和が実質的に等しくなる厚さを有する複数の熱緩衝板と、上記熱緩衝板上に配置され、上記各半導体チップとの対向面側に、これら各半導体チップに対応する柱状の突起部を有する第1の圧接電極板と、上記複数の半導体チップの裏面側に配置される円板型熱緩衝板と、上記円板型熱緩衝板の裏面側に配置された第2の圧接電極板とを具備し、上記第1,第2の圧接電極板は、上記複数の熱緩衝板、上記複数の半導体チップ、及び上記円板型熱緩衝板をそれぞれ重ねた状態で一括して圧接するようにして成り、上記半導体チップの厚さの相違を、上記熱緩衝板で補正することを特徴とする圧接型半導体装置。
- 同一平面上に配置された複数の半導体チップと、これら半導体チップの主表面上にそれぞれ対応して設けられた複数の熱緩衝板と、上記熱緩衝板上に配置され、上記各半導体チップとの対向面側に、これら各半導体チップに対応する柱状の突起部を有する厚さ補正部材と、上記複数の半導体チップの裏面側に配置される円板型熱緩衝板と、上記厚さ補正部材、上記複数の熱緩衝板、上記複数の半導体チップ、及び上記円板型熱緩衝板をそれぞれ重ねた状態で一括して圧接する第1,第2の圧接電極板とを具備し、上記厚さ補正部材は、上記第1,第2の圧接電極板に使用時の圧力よりも高く、且つ塑性変形が発生する圧力を加えて上記柱状の突起部を変形させることにより、各熱緩衝板と各半導体チップの厚さのばらつきを補正するものであることを特徴とする圧接型半導体装置。
- 同一平面上に配置された異なる厚さを有する複数の半導体チップと、これら半導体チップの主表面上にそれぞれ対応して設けられ、各々が上記各半導体チップの厚さとの和が実質的に等しくなる厚さを有する複数の熱緩衝板と、上記熱緩衝板上に配置され、上記各半導体チップとの対向面側に、これら各半導体チップに対応する柱状の突起部を有する厚さ補正部材と、上記複数の半導体チップの裏面側に配置される円板型熱緩衝板と、上記厚さ補正部材、上記複数の熱緩衝板、上記複数の半導体チップ、及び上記円板型熱緩衝板をそれぞれ重ねた状態で一括して圧接する第1,第2の圧接電極板とを具備し、上記半導体チップの厚さの相違を上記熱緩衝板で補正し、且つ上記第1,第2の圧接電極板に使用時の圧力よりも高く、且つ塑性変形が発生する圧力を加えて上記厚さ補正部材の柱状の突起部を変形させることにより、各熱緩衝板と各半導体チップの厚さのばらつきを補正することを特徴とする圧接型半導体装置。
- 同一平面上に配置された複数の半導体チップと、これら半導体チップに対応する表面部より上記半導体の主表面に向かって張り出した柱状の突起部を有する厚さ補正部材と、上記複数の半導体チップの裏面側に配置される円板型熱緩衝板と、上記厚さ補正部材、上記複数の半導体チップ、及び上記円板型熱緩衝板をそれぞれ重ねた状態で一括して圧接する第1,第2の圧接電極板とを具備し、上記厚さ補正部材は、上記第1,第2の圧接電極板に使用時の圧力よりも高く、且つ塑性変形が発生する圧力を加えて上記柱状の突起部を変形させることにより、上記複数の半導体チップの厚さのばらつきを補正するものであることを特徴とする圧接型半導体装置。
- 同一平面上に配置された複数の半導体チップと、これら半導体チップの主表面上にそれぞれ対応して設けられた複数の熱緩衝板と、これら熱緩衝板上に配置され、上記半導体チップと熱緩衝板との厚さの和のばらつきを補正する厚さ補正部材と、上記半導体チップの裏面側に配置される円板型熱緩衝板と、上記厚さ補正部材、上記熱緩衝板、上記半導体チップ、上記円板型熱緩衝板をそれぞれ重ねた状態で一括して圧接する第1,第2の圧接電極板とを具備し、上記第1,第2の圧接電極板に使用時の圧力よりも高く、且つ塑性変形させる圧力を加えて上記厚さ補正部材を変形することにより、上記半導体チップと上記熱緩衝板との厚さの和のばらつきを補正することを特徴とする圧接型半導体装置。
- 前記各半導体チップの厚さと前記複数の熱緩衝板の厚さの和の相違は40μmより小さいことを特徴とする請求項1に記載の圧接型半導体装置。
- 前記厚さ補正部材は銅からなり、上記各半導体チップの厚さと上記複数の熱緩衝板の厚さの和のばらつきは40μmより小さいことを特徴とする請求項2、3、5いずれか1つの項に記載の圧接型半導体装置。
- 前記厚さ補正部材は銅からなり、上記各半導体チップの厚さのばらつきは40μmより小さいことを特徴とする請求項4に記載の圧接型半導体装置。
- 前記各熱緩衝板と前記各半導体チップの主表面との間にそれぞれ介在される軟金属箔を更に具備することを特徴とする請求項1ないし3、5ないし7のいずれか1つの項に記載の圧接型半導体装置。
- 前記複数の半導体チップの四辺を固定し、前記各半導体チップの水平方向の位置出し及び固定を行う枠状のチップフレームを更に具備し、前記各熱緩衝板はそれぞれ上記各チップフレーム内を通して前記各半導体チップの主表面に当接することを特徴とする請求項2、3、5、7いずれか1つの項に記載の圧接型半導体装置。
- 前記複数の半導体チップの四辺を固定し、前記各半導体チップの水平方向の位置出し及び固定を行う枠状のチップフレームを更に具備することを特徴とする請求項1、4、8いずれか1つの項に記載の圧接型半導体装置。
- 前記複数の半導体チップは、複数のIGBTチップと複数のFRDチップとを含み、上記各FRDチップは上記各IGBTチップと通電方向を逆にしてそれぞれ並列接続されることを特徴とする請求項1ないし11いずれか1つの項に記載の圧接型半導体装置。
- 同一平面上に配置された複数の第1半導体チップと、これら第1半導体チップと同一平面上に配置され、上記第1半導体チップと異なる厚さを有する複数の第2半導体チップと、上記第1半導体チップの主表面上にそれぞれ対応して設けられた複数の第1熱緩衝板と、上記第2半導体チップの主表面上にそれぞれ対応して設けられ、上記第2半導体チップの厚さとの和を、上記第1半導体チップの厚さと上記第1熱緩衝板の厚さとの和と実質的に等しくする厚さを有する複数の第2熱緩衝板と、上記第1,第2の熱緩衝板上に配置され、上記第1,第2の半導体チップとの対向面側に、これら第1,第2半導体チップに対応する柱状の突起部を有する第1の圧接電極板と、上記第1,第2の半導体チップの裏面側に配置される円板型熱緩衝板と、上記円板型熱緩衝板の裏面側に配置された第2の圧接電極板とを具備し、上記第1,第2の圧接電極板は、上記第1,第2の熱緩衝板、上記第1,第2の半導体チップ、及び上記円板型熱緩衝板をそれぞれ重ねた状態で一括して圧接するようにして成り、上記第1の半導体チップと上記第2の半導体チップとの厚さの相違を、上記第1,第2の熱緩衝板で補正することを特徴とする圧接型半導体装置。
- 同一平面上に配置された複数の第1半導体チップと、これら第1半導体チップと同一平面上に配置され、上記第1半導体チップと異なる厚さを有する複数の第2半導体チップと、上記第1半導体チップの主表面上にそれぞれ対応して設けられた複数の第1熱緩衝板と、上記第2半導体チップの主表面上にそれぞれ対応して設けられた複数の第2熱緩衝板と、上記第1,第2熱緩衝板上に配置され、上記第1,第2半導体チップとの対向面側に、これら第1,第2半導体チップに対応する柱状の突起部を有する厚さ補正部材と、上記第1,第2半導体チップの裏面側に配置される円板型熱緩衝板と、上記厚さ補正部材、上記第1,第2熱緩衝板、上記第1,第2半導体チップ、及び上記円板型熱緩衝板をそれぞれ重ねた状態で一括して圧接する第1,第2の圧接電極板とを具備し、上記厚さ補正部材は、上記第1,第2の圧接電極板に使用時の圧力よりも高く、且つ塑性変形が発生する圧力を加えて上記柱状の突起部を変形させることにより、第1,第2熱緩衝板と第1,第2半導体チップの厚さの和のばらつきを補正するものであることを特徴とする圧接型半導体装置。
- 同一平面上に配置された複数の第1半導体チップと、これら第1半導体チップと同一平面上に配置され、上記第1半導体チップと異なる厚さを有する複数の第2半導体チップと、上記第1半導体チップの主表面上にそれぞれ対応して設けられた複数の第1熱緩衝板と、上記第2半導体チップの主表面上にそれぞれ対応して設けられ、上記第2半導体チップの厚さとの和を、上記第1半導体チップの厚さと上記第1熱緩衝板の厚さとの和と実質的に等しくする厚さを有する複数の第2熱緩衝板と、上記第1,第2熱緩衝板上に配置され、上記第1,第2半導体チップとの対向面側に、これら第1,第2半導体チップに対応する柱状の突起部を有する厚さ補正部材と、上記第1,第2半導体チップの裏面側に配置される円板型熱緩衝板と、上記厚さ補正部材、上記第1,第2熱緩衝板、上記第1,第2半導体チップ、及び上記円板型熱緩衝板をそれぞれ重ねた状態で一括して圧接する第1,第2の圧接電極板とを具備し、上記第1半導体チップの厚さと上記第2半導体チップの厚さとの相違を上記第1,第2の熱緩衝板で補正し、且つ上記第1,第2の圧接電極板に使用時の圧力よりも高く、且つ塑性変形が発生する圧力を加えて上記厚さ補正部材の柱状の突起部を変形させることにより、第1,第2熱緩衝板と第1,第2半導体チップの厚さの和のばらつきを補正することを特徴とする圧接型半導体装置。
- 同一平面上に配置された複数の第1半導体チップと、これら第1半導体チップと同一平面上に配置され、上記第1半導体チップと異なる厚さを有する複数の第2半導体チップと、上記第1,第2半導体チップにそれぞれ対応する表面部より上記第1,第2の半導体の主表面に向かって張り出した柱状の突起部を有する厚さ補正部材と、上記第1,第2半導体チップの裏面側に配置される円板型熱緩衝板と、上記厚さ補正部材、上記第1,第2の半導体チップ、上記円板型熱緩衝板をそれぞれ重ねた状態で一括して圧接する第1,第2の圧接電極板とを具備し、上記厚さ補正部材は、上記第1,第2の圧接電極板に使用時の圧力よりも高く、且つ塑性変形させる圧力を加えて上記柱状の突起部を変形させることにより、上記第1,第2半導体チップの厚さのばらつきを補正するものであることを特徴とする圧接型半導体装置。
- 同一平面上に配置された複数の第1半導体チップと、これら第1半導体チップと同一平面上に配置され、上記第1半導体チップと異なる厚さを有する複数の第2半導体チップと、上記第1半導体チップの主表面上にそれぞれ対応して設けられた複数の第1熱緩衝板と、上記第2半導体チップの主表面上にそれぞれ対応して設けられた複数の第2熱緩衝板と、上記第1,第2熱緩衝板上に形成され、上記第1半導体チップと第1熱緩衝板との厚さの和のばらつきを補正し、上記第2半導体チップと第2熱緩衝板との厚さの和のばらつきを補正する複数の厚さ補正部材と、上記第1、第2半導体チップの裏面側に配置される円板型熱緩衝板と、上記厚さ補正部材、上記第1,第2熱緩衝板、上記第1,第2半導体チップ、上記円板型熱緩衝板をそれぞれ重ねた状態で一括して圧接する第1,第2の圧接電極板とを具備し、上記第1,第2の圧接電極板に使用時の圧力よりも高く、且つ塑性変形させる圧力を加えて、上記第1,第2半導体チップと上記第1,第2熱緩衝板との厚さの和に応じて上記厚さ補正部材を変形させることにより、上記第1,第2半導体チップと上記第1,第2熱緩衝板との厚さの和のばらつきを補正することを特徴とする圧接型半導体装置。
- 前記第1半導体チップの厚さと前記第1熱緩衝板の厚さとの和と、前記第2半導体チップの厚さと前記第2熱緩衝板の厚さとの和との相違は、40μmより小さいことを特徴とする請求項13に記載の圧接型半導体装置。
- 前記厚さ補正部材は銅からなり、前記第1半導体チップの厚さと前記第1熱緩衝板の厚さとの和と、前記第2半導体チップの厚さと前記第2熱緩衝板の厚さとの和とのばらつきは、40μmより小さいことを特徴とする請求項14、15、17いずれか1つの項に記載の圧接型半導体装置。
- 前記厚さ補正部材は銅からなり、前記第1,第2半導体チップの厚さのばらつきは、40μmより小さいことを特徴とする請求項16に記載の圧接型半導体装置。
- 前記第1,第2熱緩衝板と前記第1,第2半導体チップの主表面との間にそれぞれ介在される軟金属箔を更に具備することを特徴とする請求項13ないし15、17ないし19いずれか1つの項に記載の圧接型半導体装置。
- 前記第1,第2半導体チップの四辺を固定し、前記第1,第2半導体チップの水平方向の位置出し及び固定を行う枠状のチップフレームを更に具備し、前記第1,第2熱緩衝板はそれぞれ上記各チップフレーム内を通して前記第1,第2半導体チップの主表面に当接することを特徴とする請求項13、18、21いずれか1つの項に記載の圧接型半導体装置。
- 前記第1,第2半導体チップの四辺を固定し、前記第1,第2半導体チップの水平方向の位置出し及び固定を行う枠状のチップフレームを更に具備し、前記第1,第2熱緩衝板はそれぞれ上記各チップフレーム内を通して前記第1,第2半導体チップの主表面に当接することを特徴とする請求項14、15、17、19いずれか1つの項に記載の圧接型半導体装置。
- 前記第1,第2半導体チップの四辺を固定し、前記第1,第2半導体チップの水平方向の位置出し及び固定を行う枠状のチップフレームを更に具備することを特徴とする請求項16または20に記載の圧接型半導体装置。
- 前記第1半導体チップはIGBTチップであり、前記第2半導体チップはFRDチップであり、上記各FRDチップは上記各IGBTチップと通電方向を逆にしてそれぞれ並列接続されることを特徴とする請求項13ないし24いずれか1つの項に記載の圧接型半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15338495A JP3588503B2 (ja) | 1995-06-20 | 1995-06-20 | 圧接型半導体装置 |
US08/665,980 US5866944A (en) | 1995-06-20 | 1996-06-19 | Multichip press-contact type semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15338495A JP3588503B2 (ja) | 1995-06-20 | 1995-06-20 | 圧接型半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH098279A JPH098279A (ja) | 1997-01-10 |
JP3588503B2 true JP3588503B2 (ja) | 2004-11-10 |
Family
ID=15561306
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15338495A Expired - Lifetime JP3588503B2 (ja) | 1995-06-20 | 1995-06-20 | 圧接型半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5866944A (ja) |
JP (1) | JP3588503B2 (ja) |
Families Citing this family (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100214560B1 (ko) * | 1997-03-05 | 1999-08-02 | 구본준 | 반도체 멀티칩 모듈 |
JP3480811B2 (ja) | 1997-07-15 | 2003-12-22 | 株式会社東芝 | 電圧駆動型電力用半導体装置 |
GB9725960D0 (en) * | 1997-12-08 | 1998-02-04 | Westinghouse Brake & Signal | Encapsulating semiconductor chips |
CN1236982A (zh) * | 1998-01-22 | 1999-12-01 | 株式会社日立制作所 | 压力接触型半导体器件及其转换器 |
JP2930074B1 (ja) * | 1998-06-02 | 1999-08-03 | 富士電機株式会社 | 半導体装置 |
DE19843309A1 (de) * | 1998-09-22 | 2000-03-23 | Asea Brown Boveri | Kurzschlussfestes IGBT Modul |
EP1168446A3 (en) * | 2000-06-23 | 2008-01-23 | Westcode Semiconductors Limited | Housing semiconductor chips |
JP4125908B2 (ja) * | 2002-03-28 | 2008-07-30 | 三菱電機株式会社 | 半導体装置 |
JP2004023083A (ja) * | 2002-06-20 | 2004-01-22 | Toshiba Corp | 圧接型半導体装置 |
JP4157001B2 (ja) * | 2003-08-28 | 2008-09-24 | 株式会社東芝 | マルチチップ圧接型半導体装置 |
GB2425883B (en) * | 2004-06-09 | 2009-04-22 | Areva T & D Uk Ltd | Semiconductor device capsule |
DE102004058946B4 (de) * | 2004-12-08 | 2009-06-18 | Semikron Elektronik Gmbh & Co. Kg | Leistungshalbleitermodul mit Hilfsanschluss |
JP5115594B2 (ja) * | 2010-06-23 | 2013-01-09 | 株式会社デンソー | 半導体モジュール |
CN103650137B (zh) * | 2011-07-11 | 2017-09-29 | 三菱电机株式会社 | 功率半导体模块 |
JP5338980B2 (ja) | 2011-09-13 | 2013-11-13 | トヨタ自動車株式会社 | 半導体モジュール |
WO2013054416A1 (ja) * | 2011-10-13 | 2013-04-18 | トヨタ自動車株式会社 | 半導体モジュール |
WO2013061392A1 (ja) | 2011-10-24 | 2013-05-02 | トヨタ自動車株式会社 | 半導体モジュール |
CN104282689B (zh) * | 2013-07-05 | 2017-02-15 | 上海华虹宏力半导体制造有限公司 | 嵌入frd的igbt器件及制造方法 |
US9177943B2 (en) * | 2013-10-15 | 2015-11-03 | Ixys Corporation | Power device cassette with auxiliary emitter contact |
DE102014102493A1 (de) * | 2014-02-26 | 2015-08-27 | Infineon Technologies Bipolar Gmbh & Co. Kg | Verbesserte Scheibenzelle für mehrere druckkontaktierte Halbleiterbauelemente |
DE102014104718B3 (de) * | 2014-04-03 | 2015-08-20 | Infineon Technologies Ag | Halbleiterbaugruppe mit Chiparrays |
DE102014222189B4 (de) * | 2014-10-30 | 2022-06-30 | Infineon Technologies Ag | Halbleiterbaugruppe und Leistungshalbleitermodul |
CN108122895B (zh) * | 2015-03-27 | 2021-07-27 | 英飞凌科技股份有限公司 | 具有芯片阵列的半导体组件 |
DE102015109710B4 (de) * | 2015-06-17 | 2019-10-31 | Avl Software And Functions Gmbh | Design einer Leistungszelle |
EP3472860B1 (en) * | 2016-06-20 | 2022-08-17 | Zhuzhou CRRC Times Electric Co. Ltd | A semiconductor device sub-assembly |
EP3821463A1 (en) | 2018-07-11 | 2021-05-19 | Dynex Semiconductor Limited | Semiconductor device sub-assembly |
CN109449135B (zh) * | 2018-09-29 | 2020-09-29 | 全球能源互联网研究院有限公司 | 半导体功率器件的封装结构及封装结构的电极 |
CN111211168B (zh) * | 2020-01-13 | 2022-06-10 | 上海擎茂微电子科技有限公司 | 一种rc-igbt芯片及其制造方法 |
JP7395452B2 (ja) * | 2020-09-23 | 2023-12-11 | 株式会社東芝 | 半導体装置 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH081914B2 (ja) * | 1987-03-31 | 1996-01-10 | 株式会社東芝 | 圧接型半導体装置 |
JPH0693468B2 (ja) * | 1988-08-09 | 1994-11-16 | 株式会社東芝 | 圧接平型半導体装置 |
JP2739970B2 (ja) * | 1988-10-19 | 1998-04-15 | 株式会社東芝 | 圧接型半導体装置 |
JP2755761B2 (ja) * | 1990-01-26 | 1998-05-25 | 株式会社東芝 | 半導体装置 |
JP3137375B2 (ja) * | 1990-09-20 | 2001-02-19 | 株式会社東芝 | 圧接型半導体装置 |
JP3074736B2 (ja) * | 1990-12-28 | 2000-08-07 | 富士電機株式会社 | 半導体装置 |
EP0499707B1 (de) * | 1991-02-22 | 1996-04-03 | Asea Brown Boveri Ag | Abschaltbares Hochleistungs-Halbleiterbauelement |
EP0514615B1 (en) * | 1991-05-23 | 1995-05-03 | STMicroelectronics S.r.l. | Electronic power device realized by a series of elementary semi-conductor components connected in parallel and related manufacturing process |
JPH05152574A (ja) * | 1991-11-29 | 1993-06-18 | Fuji Electric Co Ltd | 半導体装置 |
DE59304797D1 (de) * | 1992-08-26 | 1997-01-30 | Eupec Gmbh & Co Kg | Leistungshalbleiter-Modul |
-
1995
- 1995-06-20 JP JP15338495A patent/JP3588503B2/ja not_active Expired - Lifetime
-
1996
- 1996-06-19 US US08/665,980 patent/US5866944A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US5866944A (en) | 1999-02-02 |
JPH098279A (ja) | 1997-01-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3588503B2 (ja) | 圧接型半導体装置 | |
EP0962973B1 (en) | Multichip press-contact power semiconductor device | |
US5635427A (en) | Method for assembling a pressure contact semiconductor device in a flat package | |
JP2602076B2 (ja) | 半導体装置用リードフレーム | |
JPH0888240A (ja) | 圧接型半導体装置 | |
JP3319569B2 (ja) | 圧接型半導体装置 | |
US5874774A (en) | Flat package semiconductor device | |
JPH07221265A (ja) | パワー半導体モジュール | |
US11380646B2 (en) | Multi-sided cooling semiconductor package and method of manufacturing the same | |
JPS6337660A (ja) | 加圧接続型gtoサイリスタ | |
JPH0246742A (ja) | 圧接平型半導体装置 | |
WO2023047451A1 (ja) | 電力用半導体装置および電力用半導体装置の製造方法 | |
US20240213106A1 (en) | Semiconductor device | |
JP3721795B2 (ja) | 圧接型半導体装置、及びこれを用いた変換器 | |
JPH0245334B2 (ja) | ||
JPH10290000A (ja) | 圧接型半導体装置 | |
JP2004096004A (ja) | マルチチップ圧接型パッケージ | |
JPH1197463A (ja) | 圧接型半導体装置 | |
JP3117215B2 (ja) | 圧接型半導体装置 | |
JP4206635B2 (ja) | 半導体装置の製造方法 | |
JP3049410B2 (ja) | 半導体パッケージ | |
JPH0982858A (ja) | 半導体装置及びその金属支持板 | |
JP2016134405A (ja) | 両面冷却型半導体装置 | |
JP2587450B2 (ja) | 半導体装置の圧接構造 | |
JP2982338B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040518 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040720 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040810 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040816 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070820 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080820 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090820 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090820 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100820 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100820 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110820 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110820 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120820 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120820 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130820 Year of fee payment: 9 |
|
EXPY | Cancellation because of completion of term |