Nothing Special   »   [go: up one dir, main page]

JP2602076B2 - 半導体装置用リードフレーム - Google Patents

半導体装置用リードフレーム

Info

Publication number
JP2602076B2
JP2602076B2 JP63225380A JP22538088A JP2602076B2 JP 2602076 B2 JP2602076 B2 JP 2602076B2 JP 63225380 A JP63225380 A JP 63225380A JP 22538088 A JP22538088 A JP 22538088A JP 2602076 B2 JP2602076 B2 JP 2602076B2
Authority
JP
Japan
Prior art keywords
bond pad
die bond
pad portion
lead frame
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP63225380A
Other languages
English (en)
Other versions
JPH0273660A (ja
Inventor
良治 高橋
修一 大坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP63225380A priority Critical patent/JP2602076B2/ja
Priority to US07/403,963 priority patent/US5021865A/en
Publication of JPH0273660A publication Critical patent/JPH0273660A/ja
Application granted granted Critical
Publication of JP2602076B2 publication Critical patent/JP2602076B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Die Bonding (AREA)

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、半導体装置用リードフレームに関し、特に
樹脂封止型の半導体装置に用いられるリードフレームの
ダイボンドパッド部の構造に関するものである。
［従来の技術］ 通常、シリコン基板上に半導体集積回路装置を形成し
た半導体チップは、パッケージ内に封止されて形成され
ている。第12図は、従来の樹脂封止型半導体装置の断面
構造図を示している。本図を参照して、モールド樹脂封
止型半導体装置１は、リードフレーム２と半導体チップ
３およびモールド樹脂材４とを備えている。リードフレ
ーム２はモールド樹脂材４の外部にまで延びた複数のリ
ード５と半導体チップ３をその上面に載置して固定する
ダイボンドパッド部６とを備えている。
モールド樹脂封止型半導体装置１は次のような工程に
よって製造される。
まず、リードフレーム２のダイボンドパッド部６表面
上に半田などのダイボンド材７を載置する。次にこのダ
イボンド材７の表面上に半導体チップ３を載置し、これ
を温度320℃程度の高温雰囲気下で保持し、ダイボンド
材７を溶融する。その後、冷却して半導体チップ３をリ
ードフレーム２のダイボンドパッド部６上に固定する。
次に、半導体チップ３とリードフレーム２のリード５
とをワイヤボンディングする。ワイヤボンディングは温
度250℃程度で熱圧着あるいは超音波熱圧着される。
その後、半導体チップ３が固定して接続されたリード
フレーム２の周囲を200℃〜250℃の温度下でモールド樹
脂材によってモールド成型して図示の形状に成形され
る。その後、放置して冷却される。
［発明が解決しようとする課題］ 従来のモールド樹脂封止型半導体装置においては、製
造過程から完成に至るまでの温度履歴により生じる熱歪
の影響が大きな問題となっていた。すなわち、銅材や鉄
材あるいはこれらの合金からなるリードフレーム２のダ
イボンドパッド部６は、第11図に示すように長方形の平
板状に構成されている。そして、このダイボンドパッド
部６は、半導体チップ３のダイボンド工程での温度（32
0℃）から常温まで冷されて収縮しようとする。また、
モールド樹脂材４はエポキシ樹脂などの熱硬化性樹脂か
らなり、モールド成型時の温度（200℃〜250℃）から常
温まで冷却されて収縮しようとする。これらの両者は互
いに異なる材料からなり、しかも冷却温度に差が生じて
いる。したがって、通常は熱膨張率の大きいダイボンド
パッド部６がモールド樹脂材４に比べて相対的に大きな
熱収縮量を生じようとする。しかも、ダイボンドパッド
部６の剛性がモールド樹脂材４に比べて大きいため、パ
ッケージ全体としての熱歪はダイボンドパッド部６の熱
収縮に支配される。このために半導体チップ３やモール
ド樹脂材４が許容以上の熱歪を受けることにより、半導
体チップ３が曲がったり、モールド樹脂材４の内部にク
ラックが発生したりする等の問題が生じた。
したがって、本発明は上記のような問題点を解消する
ためになされたもので、半導体チップを十分に載置固定
し、かつ製造工程において生じる熱歪によってモールド
樹脂材のクラックや半導体チップの曲がりを生じさせる
ことがないダイボンドパッド部を有する半導体装置用リ
ードフレームを提供することを目的とする。
［課題を解決するための手段］ 本発明における半導体装置用リードフレームは、半導
体チップをその上面および下面のうちのいずれか一方に
固定するダイボンドパッド部と、そのダイボンドパッド
部の周囲に配置された複数本のリード片からなるリード
部とを含んでおり、ダイボンドパッド部は、半導体チッ
プをその上面および下面のうちのいずれか一方に固定し
得るような形状に形成されているとともに、正方形の内
部を埋め尽くす連続曲線と数学上定義されるペアノ曲線
の形状を有する線状体から構成されている。
［作用］ 本発明に係る半導体装置用リードフレームでは、ダイ
ボンドパッド部を構成する線状体の形状としてペアノ曲
線を用いている。ここで、ペアノ曲線とは連続曲線で正
方形の内部を埋め尽くすものと定義される数学上でいう
１連続曲線の形態を表わすものであり、そのペアノ曲線
の定義は、たとえば岩波書店発行の岩波数学事典の第３
版の241頁に記載されている。このペアノ曲線を用いる
と、ダイボンドパッド部の単位正方領域に位置する線状
体の形状をダイボンドパッド部全面にわたって相似また
は合同形状で形成することができ、しかも、基本単位形
状をつなぎ合わせる数を増加すれば大チップ用のダイボ
ンドパッド部を容易に形成することが可能となる。そし
て、そのような大チップ用のダイボンドパッド部を形成
したとしても基本単位形状の大きさは同じであるので大
チップに与える熱応力を小さなチップの場合に生じる熱
応力と同じレベルにすることが可能となる。上記のよう
なペアノ曲線を用いると、ダイボンドパッドと半導体チ
ップ裏面との接着面積をダイボンドパッド部全面にわた
って均等に設定することが可能となる。それにより、製
造時の温度変化によって生じる熱歪みによる応力が半導
体チップに局所的に生じるのが防止される。また、ペア
ノ曲線の使用により大チップ用のダイボンドパッド部を
構成したとしても単位正方領域内に形成される線状体の
形状をすべての単位正方領域にわたって合同または相似
形状にすることが可能となるので、ダイボンドパッド部
の平面内に互いに直交する任意の２方向における剛性が
ほぼ均等に低減され、その結果、一方向しか剛性が低減
されない場合に比べて製造時にシリコンチップに加わる
熱応力を容易に軽減することが可能となる。また、この
ような形状によって半導体チップの接着固定面を均等に
支持することができるので、従来は半導体チップ裏面で
の接着固定しかできなかったものを、半導体チップの能
動面を接着固定する事もできるとともに、ダイボンド時
のリードフレーム搬送作業によるリード先端部の振動等
による相対変位を少なくでき、品質の良い半導体組立を
確実で容易に行なうことが可能となる。
［実施例］ 以下本発明の実施例について図を用いて説明する。
第１図は、本発明の第１の実施例によるリードフレー
ムのダイボンドパッド部周辺領域を示す平面図である。
図示のリードフレーム２は、ペアノ曲線で構成されたダ
イボンドパッド部６と、その周囲に放射状に形成された
複数本のリード５とを備えている。ダイボンドパッド部
６は、銅材や鉄材あるいはこれらの合金材をたとえば線
幅0.15mmのペアノ曲線状に形成した線状体6aから構成さ
れている。ダイボンドパッド部６の四隅には、この部分
を支えるための吊りリード８が一体的に形成されてい
る。ダイボンドパッド部６を構成するペアノ曲線状の線
状体6aは、通常、交差部を持たない独立した１本の連続
曲線で表わされる。そして、ダイボンドパッド部６を複
数の正方領域に分割して見ると、分割した各正方領域内
に形成されるペアノ曲線の一部分の形状はすべての正方
領域にわたって合同または相似形で構成されている。こ
のために、ダイボンドパッド部６の平面内の互いに直交
する任意の二方向における剛性をほぼ等しくすることが
できる。これによって、パッケージング工程において温
度変動によって生じる熱歪による応力の局部集中を防止
することができる。また、このような形状は、ダイボン
ドパッド部６表面上に固定される半導体チップ３との接
触面積を接触領域内で均等に分布させることができる。
したがって、半導体チップ３をその下面から均等に支持
するダイボンドパッド部６の支持機能を損うことがな
い。さらに、これはダイボンドパッド部６に接続される
吊りリード８によって達成される。
第２図は、ダイボンドパッド部６を構成するペアノ曲
線の始点10および終点部11と吊りリード８との接合部を
示す平面拡大図である。吊りリード８はダイボンドパッ
ド部６と一体的に接続されている。この吊りリード８と
ダイボンドパッド部６との接合形状は、さらに第３図お
よび第４図に示されるように形状が考えられる。
次に、本発明の他の実施例を第５図ないし第13図を用
いて説明する。これらの実施例を共通する特徴点として
は、ダイボンドパッド部を構成する線状体6aがリード５
と一体に接続されていることである。そして、このリー
ド５にダイボンドパッド部６を保持する吊りリードとし
ての役割と、本来的なリード線の役割とを兼用させてい
る。したがって、このような構造によって吊りリードを
不要とした簡略な構造を構成している。
第５図に示す実施例は、ペアノ曲線状に形成された線
状体6aからなるダイボンドパッド部６と、この連続した
ペアノ曲線の始点10および終点部11と一体に接続形成さ
れた２本のリード5a,5bと、ダイボンドパッド部６の周
辺に放射状に形成された38本の独立したリード５とから
構成されている。ダイボンドパッド部６に接続された２
本のリード5a,5bは連続した導電材料から構成されるた
め、１本のリードとして機能する。
第６図に示す実施例は、第５図に示す実施例に対し
て、さらに線状体6aの途中に２本の新たなリード5c,5d
を接続し、ダイボンドパッド部６の支持を強化した例で
ある。
第７図に示す実施例は、第６図に示す実施例に対し
て、線状体6a自身の支持強度を増加させるために、線状
体6aのペアノ曲線の途中の任意の２点間を接続した形状
にしたものである。
第８図に示す実施例は、ダイボンドパッド部６を３つ
の独立したペアノ曲線形状を有する線状体6aで構成し、
その各々の線状体6aの始点10および終点部11をリード5
a,5bと一体的に接続形成したものである。
第９図に示す実施例は、第８図に対して３つの各々独
立した線状体6aに対して、さらにそのペアノ曲線の途中
にリード5c,5dを接続し、ダイボンドパッド部６の支持
構造の強化を図ったものである。
第10図に示す実施例は、各々独立した複数のペアノ曲
線状の線状体6aを並列に並べてダイボンドパッド部６を
形成したものである。
このように、本発明の半導体装置用リードフレームは
ダイボンドパッド部６を線状体のパターン形状で構成
し、その剛性を低減させている。これによって、モール
ド樹脂封止型半導体装置を構成するモールド樹脂材や半
導体チップなどとの剛性の均等化を図っている。これに
よって、製造工程時の温度変動に起因する熱収縮に対し
て、ダイボンドパッド部が他の構成要素に及ぼす相対的
な熱収縮力を低減させている。このために、特にモール
ド樹脂材では、ダイボンドパッド部６側からの熱収縮歪
による変形量が低減され、クラックの発生などを防止す
ることができる。
また、上記実施例において説明したように、ダイボン
ドパッド部６をペアノ曲線形状に形成すると、その形状
の合同性により、ダイボンドパッド部６上に載置される
半導体チップ３のサイズの変更に対しても、ペアノ曲線
の合同図形のサイズや反復数を変更するだけで容易に適
用可能となり、ダイボンドパッド部の設計上の自由度を
増加させることができる。
なお、上記実施例では、ダイボンドパッド部６上に半
導体チップ３を載置する場合について説明したが、本発
明はこれに限らず、ダイボンドパッド部６下に半導体チ
ップ３を載置する場合にも適用可能である。
［発明の効果］ 以上のように、本発明によれば、半導体装置用リード
フレームのダイボンドパッド部を正方形の内部を埋め尽
くす連続曲線と数学上定義されるペアノ曲線の形状を有
する線状体から構成することにより、小チップ用のダイ
ボンドパッド部のみならず大チップ用のダイボンドパッ
ド部をも容易に形成することができる。また、大チップ
用のダイボンドパッド部を形成した場合にもダイボンド
パッド部全体にわたってダイボンドパッド部と半導体チ
ップとの接着面積を均等に分布させることができるの
で、製造時の局部的な応力集中を防止することができ、
その結果、大チップ用のダイボンドパッド部であっても
半導体チップ上のダメージを軽減することができる。ま
た、ペアノ曲線の使用によりダイボンドパッド部の平面
内に互いに直交する任意の２方向における剛性をほぼ均
等に低減でき、その結果、一方向のみしか剛性を低減で
きない場合に比べて製造時にシリコンチップに加わる熱
応力をより軽減することができる。これらによって、信
頼性の高いモールド樹脂封止型半導体装置を実現するこ
とができる。
【図面の簡単な説明】
第１図は、本発明の一実施例による半導体装置用リード
フレームのダイボンドパッド部近傍を示す平面構造図で
ある。第２図は、ダイボンドパッド部と吊りリードとの
接続部分を示す平面拡大図である。第３図および第４図
は、さらにダイボンドパッド部と吊りリードとの接続部
を示す他の例の平面拡大図である。第５図、第６図、第
７図、第８図、第９図および第10図は、本発明の半導体
装置用リードフレームの種々の変形例を示すダイボンド
パッド部近傍の平面構造図である。 第11図は、従来の半導体装置用リードフレームのダイボ
ンドパッド部近傍の平面構造図である。第12図は、モー
ルド樹脂封止型半導体装置の一般的な断面構造を示す断
面構造図である。 図において、２はリードフレーム、5,5a,5b,5c,5dはリ
ード、６はダイボンドパッド部、6aは線状体、７はダイ
ボンド材、８は吊りリードを示している。 なお、図中、同一符号は同一または相当部分を示す。
フロントページの続き (56)参考文献 特開 昭47−27474（ＪＰ，Ａ) 特開 昭52−95173（ＪＰ，Ａ) 実開 昭55−122369（ＪＰ，Ｕ)

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】半導体チップをその上面および下面のうち
    のいずれか一方に固定するダイボンドパッド部と、 前記ダイボンドパッド部の周囲に配置された複数本のリ
    ード片からなるリード部とを含む半導体装置用リードフ
    レームにおいて、 前記ダイボンドパッド部は、前記半導体チップをその上
    面および下面のうちのいずれか一方に固定し得るような
    形状に形成されているとともに、正方形の内部を埋め尽
    くす連続曲線と数学上定義されるペアノ曲線の形状を有
    する線状体から構成されていることを特徴とする、半導
    体装置用リードフレーム。
JP63225380A 1988-09-08 1988-09-08 半導体装置用リードフレーム Expired - Fee Related JP2602076B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP63225380A JP2602076B2 (ja) 1988-09-08 1988-09-08 半導体装置用リードフレーム
US07/403,963 US5021865A (en) 1988-09-08 1989-09-07 Lead frame for semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63225380A JP2602076B2 (ja) 1988-09-08 1988-09-08 半導体装置用リードフレーム

Publications (2)

Publication Number Publication Date
JPH0273660A JPH0273660A (ja) 1990-03-13
JP2602076B2 true JP2602076B2 (ja) 1997-04-23

Family

ID=16828447

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63225380A Expired - Fee Related JP2602076B2 (ja) 1988-09-08 1988-09-08 半導体装置用リードフレーム

Country Status (2)

Country Link
US (1) US5021865A (ja)
JP (1) JP2602076B2 (ja)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5150193A (en) * 1987-05-27 1992-09-22 Hitachi, Ltd. Resin-encapsulated semiconductor device having a particular mounting structure
JPH07105465B2 (ja) * 1989-01-10 1995-11-13 富士通株式会社 ハイブリッド型集積回路装置
US5497032A (en) * 1993-03-17 1996-03-05 Fujitsu Limited Semiconductor device and lead frame therefore
US5327008A (en) * 1993-03-22 1994-07-05 Motorola Inc. Semiconductor device having universal low-stress die support and method for making the same
TW276357B (ja) * 1993-03-22 1996-05-21 Motorola Inc
EP0642160A1 (en) * 1993-09-07 1995-03-08 Motorola, Inc. Semiconductor device with improved support means
KR950034719A (ko) * 1994-04-13 1995-12-28 알. 제이. 보토스 리드 프레임 및 이 리드 프레임을 포함한 패키지 디바이스 제조 방법
KR100209782B1 (ko) * 1994-08-30 1999-07-15 가나이 쓰도무 반도체 장치
US5714792A (en) * 1994-09-30 1998-02-03 Motorola, Inc. Semiconductor device having a reduced die support area and method for making the same
JP2767404B2 (ja) * 1994-12-14 1998-06-18 アナムインダストリアル株式会社 半導体パッケージのリードフレーム構造
JP2611748B2 (ja) * 1995-01-25 1997-05-21 日本電気株式会社 樹脂封止型半導体装置
US5683944A (en) * 1995-09-01 1997-11-04 Motorola, Inc. Method of fabricating a thermally enhanced lead frame
DE19536525B4 (de) * 1995-09-29 2005-11-17 Infineon Technologies Ag Leiterrahmen für integrierte Schaltungen
JPH09260575A (ja) * 1996-03-22 1997-10-03 Mitsubishi Electric Corp 半導体装置及びリードフレーム
US6853178B2 (en) * 2000-06-19 2005-02-08 Texas Instruments Incorporated Integrated circuit leadframes patterned for measuring the accurate amplitude of changing currents
JP2002368156A (ja) * 2001-06-11 2002-12-20 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
GB0117802D0 (en) * 2001-07-20 2001-09-12 Univ Bath Apparatus and method for establishing a connection between two bodies
DE10148120B4 (de) * 2001-09-28 2007-02-01 Infineon Technologies Ag Elektronische Bauteile mit Halbleiterchips und ein Systemträger mit Bauteilpositionen sowie Verfahren zur Herstellung eines Systemträgers
DE10205563B4 (de) * 2002-02-11 2009-06-10 Advanced Micro Devices, Inc., Sunnyvale Gehäustes Halbleiterbauelement mit zwei Die-Paddles sowie zugehöriges Herstellungsverfahren
US7132734B2 (en) * 2003-01-06 2006-11-07 Micron Technology, Inc. Microelectronic component assemblies and microelectronic component lead frame structures
US7183485B2 (en) * 2003-03-11 2007-02-27 Micron Technology, Inc. Microelectronic component assemblies having lead frames adapted to reduce package bow
JP4595835B2 (ja) * 2006-03-07 2010-12-08 株式会社日立製作所 鉛フリーはんだを用いたリード付き電子部品
US7578351B2 (en) * 2006-10-12 2009-08-25 Stinger Wellhead Protection, Inc. Configurable wellhead system with permanent fracturing spool and method of use
JP5954013B2 (ja) * 2012-07-18 2016-07-20 日亜化学工業株式会社 半導体素子実装部材及び半導体装置
US9349628B2 (en) * 2013-02-25 2016-05-24 Advanced Micro Devices, Inc. Method and an alignment plate for engaging a stiffener frame and a circuit board
CN107025481B (zh) * 2016-02-02 2021-08-20 上海伯乐电子有限公司 柔性印制电路板及应用其的智能卡模块和智能卡
CN109449577A (zh) * 2018-10-24 2019-03-08 北京邮电大学 基于皮亚诺ls算法填充曲线的开槽超宽频uc-ebg结构
US11393774B2 (en) * 2019-08-21 2022-07-19 Stmicroelectronics, Inc. Semiconductor device having cavities at an interface of an encapsulant and a die pad or leads
US11538768B2 (en) * 2019-10-04 2022-12-27 Texas Instruments Incorporated Leadframe with ground pad cantilever

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5295173A (en) * 1976-02-06 1977-08-10 Hitachi Ltd Lead frame
JPS5479563A (en) * 1977-12-07 1979-06-25 Kyushu Nippon Electric Lead frame for semiconductor
JPS55122369U (ja) * 1979-02-21 1980-08-30
JPS57133655A (en) * 1981-02-10 1982-08-18 Pioneer Electronic Corp Lead frame
US4918511A (en) * 1985-02-01 1990-04-17 Advanced Micro Devices, Inc. Thermal expansion compensated metal lead frame for integrated circuit package
US4952999A (en) * 1988-04-26 1990-08-28 National Semiconductor Corporation Method and apparatus for reducing die stress

Also Published As

Publication number Publication date
US5021865A (en) 1991-06-04
JPH0273660A (ja) 1990-03-13

Similar Documents

Publication Publication Date Title
JP2602076B2 (ja) 半導体装置用リードフレーム
JP3205235B2 (ja) リードフレーム、樹脂封止型半導体装置、その製造方法及び該製造方法で用いる半導体装置製造用金型
JPS63148670A (ja) リ−ドフレ−ム材
US6313519B1 (en) Support for semiconductor bond wires
US20080179723A1 (en) Semiconductor device including a plural chips with protruding edges laminated on a die pad section that has a through section
JPH0384958A (ja) マルチチップパッケージの製造方法
JPS6215844A (ja) 半導体リ−ドフレ−ム
US20080157297A1 (en) Stress-Resistant Leadframe and Method
JPH05243462A (ja) 半導体パッケージ
JPH07161910A (ja) 樹脂封止型半導体装置
JPH0964266A (ja) リードフレーム
JP2679848B2 (ja) 半導体装置
JP2589520B2 (ja) 樹脂封止型半導体装置の製造方法
JP2507852B2 (ja) 半導体装置
JP3626831B2 (ja) リードフレーム
WO1997027627A1 (en) Lead frame with circular lead tip layout and improved assembly
JP2628412B2 (ja) リードフレームおよびこれを用いた半導体装置
JPH0870087A (ja) リードフレーム
JP2795245B2 (ja) 樹脂封止型半導体装置
JPH1056110A (ja) 半導体用プラスチックパッケージと半導体装置
JP3179374B2 (ja) 半導体装置用リードフレームおよび半導体装置
JP2582534B2 (ja) 半導体装置の製造方法
JPH0296357A (ja) 半導体装置
KR200141125Y1 (ko) 리드프레임의 구조
JPH0479260A (ja) 半導体装置

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees