Nothing Special   »   [go: up one dir, main page]

JPH081914B2 - 圧接型半導体装置 - Google Patents

圧接型半導体装置

Info

Publication number
JPH081914B2
JPH081914B2 JP7865387A JP7865387A JPH081914B2 JP H081914 B2 JPH081914 B2 JP H081914B2 JP 7865387 A JP7865387 A JP 7865387A JP 7865387 A JP7865387 A JP 7865387A JP H081914 B2 JPH081914 B2 JP H081914B2
Authority
JP
Japan
Prior art keywords
metal plate
pressure
electrode
semiconductor element
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP7865387A
Other languages
English (en)
Other versions
JPS63244745A (ja
Inventor
秀雄 松田
康典 碓氷
伸次郎 小島
勝 安藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP7865387A priority Critical patent/JPH081914B2/ja
Priority to US07/173,458 priority patent/US4918514A/en
Priority to DE8888105000T priority patent/DE3870958D1/de
Priority to EP19880105000 priority patent/EP0285074B1/en
Publication of JPS63244745A publication Critical patent/JPS63244745A/ja
Publication of JPH081914B2 publication Critical patent/JPH081914B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Die Bonding (AREA)
  • Thyristors (AREA)

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、圧接により電極の取出しを行なう圧接型
半導体装置に関するもので、特にトランジスタ，ゲート
ターンオフサイリスタ、および高速サイリスタ等の主電
極と制御電極とが入り組んでいるメサ構造の半導体装置
に利用されるものである。
（従来の技術） 一般に、半導体装置の配線および電極としては導電性
の高いアルミニウムが使用されているが、アルミニウム
は軟質の金属であるために大電力用の圧接型半導体装置
に対しては必ずしも好適ではなく、このため小電力用の
半導体装置とは異なった加工法が必要である。
第９図は、電力用半導体装置の一例として平形パワー
トランジスタの概略構成を示したものである。図におい
て、１はセラミック製の外囲器、２はNPNトランジスタ
素子、３および４はモリブデンMoやタングステンＷ等か
ら成る熱緩衝板、５および６は同製の外部電極であり、
外部電極５は素子２のエミッタ電極７を熱緩衝板４を介
して圧接しており、外部電極６は素子２の基板８に熱緩
衝板３および半田等の融着金属層11を介して接続されて
いる。上記トランジスタ素子２のベース電極９にはリー
ド10が接続され、このリード10は外囲器１の外部へ引き
出されている。
このようなパワートランジスタにおいて、例えばエミ
ッタ電極７は10μｍ厚のアルミニウム層で形成されてお
り、直径約40mmのトランジスタ素子２上のエミッタ電極
７が約1.0〜1.5ton程度の圧力、すなわち１平方cmあた
り1.0ton/4πから1.5ton/4π（約80Kg/cm2から約120Kg/
cm2）程度の圧力で圧接されている。また、エミッタ電
極７とベース電極９は厚さ方向が約20μｍ程度、左右方
向が約200〜300μｍの短い距離に入組んで配置されてい
る。
ところが、上記の如き電力用半導体装置においては、
基板８上のエミッタ電極７は、外部電極５との間に熱緩
衝板４を有しているとはいえ、断続動作等による熱サイ
クルを受けると熱疲労を起こしてエミッタ電極７が横方
向にせり出し、第10図に示すようにエミッタ電極７とベ
ース電極９とが接触してしまう。さらに熱疲労が進む
と、ついにはエミッタ電極７を介して熱緩衝板４と基板
８が圧接され、熱緩衝板４の熱膨張により基板８が引張
られて、この結果基板８にクラックが生ずるという事故
が発生する。
このようなエミッタ電極７とベース電極９とのショー
トによる不良や基板８のクラックを防止するためには、
上記熱緩衝板４の材料としてアルミニウムを同程度の比
較的柔らかい金属を用いれば良いが、このような柔らか
い熱緩衝板４′を用いると、素子２の圧接時に第11図に
示すように外部電極５が変形して均一な圧力をかけるこ
とができなくなり、圧力管理が困難となる。
（発明が解決しようとする問題点） 上述したように、従来の圧接型半導体装置では、断続
動作等による熱サイクルを受けると熱疲労を起こしてエ
ミッタ電極とベース電極がショートしたり、基板にクラ
ックが生ずるという欠点がある。
この発明は上記のような事情に鑑みてなされたもの
で、その目的とするところは、電極の熱疲労による不良
を防止できる圧接型半導体装置を提供することである。
［発明の構成］ （問題点を解決するための手段と作用） すなわち、特許請求の範囲第１項に記載した第１の発
明は、上記の目的を達成するために、メサ構造を有し電
極に圧力が印加された状態でこの電極が外部に導出され
る半導体素子を備えた圧接型半導体装置において、上記
半導体素子の圧接を、この半導体素子の外部取り出し電
極と同程度の硬度を有し、厚さが50〜200μｍの軟質金
属板と、熱緩衝板として働く厚さが400μｍ以上の硬質
金属板とから成る複合板を介して行ない、上記軟質金属
板は上記半導体素子の外部取出し電極に接しており、こ
の軟質金属板上に設けた硬質金属板に、１平方cmあたり
1.0ton/4πから1.5ton/4πの圧力を印加することによ
り、上記外部取り出し電極の上面を丸まるように変形さ
せるとともに、上記軟質金属板における上記外部取り出
し電極間の領域を上記半導体素子側に湾曲させて上記半
導体素子の熱サイクルによる応力を逃がす如く構成した
ことを特徴とする。
上記のような構成では、熱緩衝板として働く硬質金属
板の厚さは400μｍ以上、軟質金属板の厚さが50〜200μ
ｍであり、硬質金属板に１平方cmあたり1.0ton/4πから
1.5ton/4π（約80Kg/cm2から約120Kg/cm2）程度の圧力
を印加した時に、軟質金属板が湾曲して圧力を分担する
とともに、半導体素子の外部取り出し電極の上面が丸ま
るように変形して圧力を吸収させることができる。ま
た、上記軟質金属板は半導体素子の外部取り出し電極と
硬質金属板との間に介在され変形自在となっているの
で、上記半導体素子の熱サイクルによる応力を軟質金属
板を半導体素子側に湾曲させることによって吸収させる
ことができ、基板（半導体素子）にクラックが発生する
のを防止できる。
また、特許請求の範囲第７項に記載した第２の発明
は、メサ構造を有し電極に圧力が印加された状態でこの
電極が外部に導出される半導体素子を備えた圧接型半導
体装置において、上記半導体素子の圧接を複合板を介し
て行ない、この複合板は、上記半導体素子の外部取出し
電極に接し、熱緩衝板として働く薄い第１の硬質金属板
と、この硬質金属板上に設けられ、上記半導体素子の外
部取り出し電極と同程度の硬度を有する軟質金属板と、
この軟質金属板上に設けられ上記第１硬質金属板より厚
い第２の硬質金属板とから成り、上記第１の硬質金属板
は上記半導体素子の外部取出し電極に接しており、上記
第２の硬質金属板に、１平方cmあたり1.0ton/4πから1.
5ton/4πの圧力を印加することにより、上記外部取り出
し電極の上面を丸まるように変形させるとともに、上記
第１の硬質金属板と軟質金属板における上記外部取り出
し電極間の領域を上記半導体素子側に湾曲させて上記半
導体素子の熱サイクルによる応力を逃がし、且つ上記第
１の硬質金属板により上記軟質金属板の過剰な湾曲を抑
制する如く構成したことを特徴とする。
上記構成では、外部取り出し電極と軟質金属板との間
に薄い第１の硬質金属板が介在させるので、外部取り出
し電極間の距離が大きい場合、上記第１の硬質金属板に
よって上記軟質金属板の湾曲が大きくなり過ぎないよう
に抑制できる。
（実施例） 以下、この発明の一実施例について図面を参照して説
明する。第１図において前記第９図と同一構成部分には
同じ符号を付しており、セラミック製の外囲器１内には
NPNトランジスタ素子２が設けられている。この素子２
は、銅製の外部電極5,6によって圧接されており、銀Ag
あるいはアルミニウムAlから成る軟質金属板12、および
モリブデンMoやタングステンＷ等の硬質金属から成る熱
緩衝板４を介して素子２のエミッタ電極７を圧接してい
る。但し、ここで軟質あるいは硬質とは、一方に対して
他方が硬いあるいは軟らかいという意味で用いている。
また、外部電極６は、素子２の基板８に熱緩衝板３およ
び半田等の融着金属層11を介して接続されている。そし
て、上記トランジスタ素子２のベース電極９にはリード
10が接続され、このリード10は外囲器１の外部へ引き出
されている。
なお、エミッタ電極７の厚さは10〜15μｍ、軟質金属
板12の厚さは50〜200μｍ、熱緩衝板４の厚さは400μｍ
〜1mmである。
このような構成によれば、硬質の熱緩衝板４と軟質の
エミッタ電極７との間に、上記エミッタ電極７と同程度
の硬質を有する軟質金属板12を設けているので、外部電
極5,6による圧接時に、第２図に示すようにアルミニウ
ム電極７が軟質金属板12にめり込むようになって軟質金
属板12が湾曲し、アルミニウムのエミッタ電極７に加わ
る圧力を軟質金属板12にも分担させることができる。ま
た、上記軟質金属板12の湾曲によってアルミニウム電極
７の比較的強度が低いコーナー部に圧力が集中し、コー
ナー部が潰れてエミッタ電極７の上面が丸まるように変
形することによって圧力を吸収する。更に、使用時の熱
サイクルによって、軟質金属板12が膨張と収縮を繰り返
すと、アルミニウム電極７間の軟質金属板12が下方向
（半導体素子２側）に湾曲して上下動することにより応
力を逃がすとともに、この湾曲によってエミッタ電極７
のコーナー部に圧力が集中し、エミッタ電極７の上面を
丸めるように圧力が加わる。この結果、エミッタ電極７
は横方向にせり出さないので、エミッタ電極７とベース
電極９とのショートを防止でき、熱緩衝板４と基板８と
が直接圧接されて基板８にクラックが生ずるのを防止で
きる。
しかし、上記のような構成では、例えば第３図に示す
ように不良部分のエミッタ電極７を除去した場合、エミ
ッタ電極7,7間の距離が大きくなって軟質金属板12の湾
曲が大きくなり、上記エミッタ電極７を除去したＮ形半
導体領域（エミッタ領域）8aとこの軟質金属板12とが接
してしまうことがある。そこで、このような不良を防止
するためには、第４図に示すように熱緩衝板４と外部電
極５との間に、アルミニウムAl,銀Ag等からなる軟質金
属板12とモリブデンMoあるいはタングステンＷ等から成
る硬質金属板13を介挿させれば良い。なお、上記熱緩衝
板４の厚さは50μｍ、上記軟質金属板12の厚さは100μ
ｍ、硬質金属板13の厚さは400μｍ程度にそれぞれ設定
する。
このような構成によれば、第５図に示すように、軟質
金属板12を硬質の金属板4,13で挟み込んだ構成となって
いるので、軟質金属板12の湾曲が硬質の熱緩衝板４によ
って抑制され、例えば不良部分のエミッタ電極７を除去
したことによってエミッタ電極7,7間の距離が大きくな
っても、Ｎ形半導体領域（エミッタ領域）8aとこの軟質
金属板12とが接することがない。また、エミッタ電極７
には硬質の熱緩衝板４が接しているが、この熱緩衝板４
は薄いものであり圧接時に軟質金属板12とともに変形す
るので、エミッタ電極７のせり出しによる不良も防止で
きる。
第６図は、前記第３図に示したような不良を防止する
ための他の構成例を示すもので、エミッタ電極７を除去
したＮ形半導体領域（エミッタ領域）8a上を絶縁物14で
被覆している。この絶縁物14としては例えばポリイミド
を用い、エミッタ電極７を除去したＮ形半導体領域8a上
にポリイミドをコーティングした後、熱処理を行なって
硬化させる。上記ポリイミドは熱処理による硬化時に収
縮するので、コーティングした時にたとえ他のエミッタ
電極７よりも高くなっていても熱処理によって低くな
り、全体を圧接しても何等支障はきたさない。
従って、このような構成においても軟質金属板12のた
わみによる不良セグメントへの接触による不良を防止で
きる。
ところで、半導体装置にあっては、電極にヒロックが
発生したり、絶縁膜にピンホールと呼ばれる欠陥が発生
することがある。第７図は、ベース電極９にヒロック15
が発生し、素子の表面保護用の絶縁膜16にピンホール17
が発生した場合を示している。このようにヒロック15や
ピンホール17が発生すると、上記のヒロック15と軟質金
属板12とが接触してエミッタ電極７とベース電極９がシ
ョートしたり、軟質金属板12が上記ピンホール17を介し
てベース電極９と接触し、エミッタ電極７とベース電極
９とがショートしたりする。
そこで、このような不良を防止するためには、第８図
に示すようにエミッタ電極７の厚さh1をベース電極９の
厚さh2より厚く設定すれば良い。
このような構成によれば、たとえベース電極９にヒロ
ック15が発生したり、素子２の表面保護用の絶縁膜16に
ピンホール17が発生しても、軟質金属板12の湾曲部が上
記ヒロック15やピンホール16に達し難くできるので、ヒ
ロック15と軟質金属板12とが接触したり軟質金属板12が
ピンホール17を介してベース電極９と接触したりするの
を防止できる。また、この構成は、前述した軟質金属板
の湾曲によるＮ形半導体領域8aとこの軟質金属板12との
接触の防止対策としても有効である。
［発明の効果］ 以上説明したようにこの発明によれば、電極の熱疲労
による不良を防止できる圧接型半導体装置が得られる。
【図面の簡単な説明】
第１図はこの発明の一実施例に係わる圧接型半導体装置
の断面構成図、第２図は上記第１図におけるNPNトラン
ジスタ素子のエミッタ電極周辺を拡大して示す断面図、
第３図ないし第８図はそれぞれこの発明の他の実施例に
ついて説明するための図、第９図ないし第11図はそれぞ
れ従来の圧接型半導体装置について説明するための図で
ある。 １……外囲器、２……NPNトランジスタ素子、3,4……熱
緩衝板、5,6……外部電極、７……エミッタ電極、８…
…基板、９……ベース電極、10……リード、11……融着
金属層、12……軟質金属板、13……硬質金属板、14……
絶縁物。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 小島 伸次郎 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝多摩川工場内 (72)発明者 安藤 勝 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝多摩川工場内 (56)参考文献 特開 昭54−107264（ＪＰ，Ａ) 特開 昭60−198777（ＪＰ，Ａ) 特開 昭53−117966（ＪＰ，Ａ) 特開 昭57−181131（ＪＰ，Ａ) 実開 昭55−96665（ＪＰ，Ｕ)

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】メサ構造を有し電極に圧力が印加された状
    態でこの電極が外部に導出される半導体素子を備えた圧
    接型半導体装置において、上記半導体素子の圧接を、こ
    の半導体素子の外部取り出し電極と同程度の硬度を有
    し、厚さが50〜200μｍの軟質金属板と、熱緩衝板とし
    て働く厚さが400μｍ以上の硬質金属板とから成る複合
    板を介して行ない、上記軟質金属板は上記半導体素子の
    外部取出し電極に接しており、この軟質金属板上に設け
    た硬質金属板に、１平方cmあたり1.0ton/4πから1.5ton
    /4πの圧力を印加することにより、上記外部取り出し電
    極の上面を丸まるように変形させるとともに、上記軟質
    金属板における上記外部取り出し電極間の領域を上記半
    導体素子側に湾曲させて上記半導体素子の熱サイクルに
    よる応力を逃がす如く構成したことを特徴とする圧接型
    半導体装置。
  2. 【請求項２】前記半導体素子の外部取出し電極はアルミ
    ニウムから成り、前記軟質金属板はアルミニウムあるい
    は銀から成ることを特徴とする特許請求の範囲第１項記
    載の圧接型半導体装置。
  3. 【請求項３】前記半導体素子の外部取出し電極の厚さ
    は、圧接されない他の電極より厚いことを特徴とする特
    許請求の範囲第１項記載の圧接型半導体装置。
  4. 【請求項４】前記半導体素子における露出された半導体
    領域上に、前記外部取出し電極より低く絶縁物を被覆す
    ることを特徴とする特許請求の範囲第１項記載の圧接型
    半導体装置。
  5. 【請求項５】前記絶縁物は、熱収縮性のものであること
    を特徴とする特許請求の範囲第４項記載の圧接型半導体
    装置。
  6. 【請求項６】前記熱収縮性の絶縁物は、ポリイミドであ
    ることを特徴とする特許請求の範囲第５項記載の圧接型
    半導体装置。
  7. 【請求項７】メサ構造を有し電極に圧力が印加された状
    態でこの電極が外部に導出される半導体素子を備えた圧
    接型半導体装置において、上記半導体素子の圧接を複合
    板を介して行ない、この複合板は、上記半導体素子の外
    部取出し電極に接し、熱緩衝板として働く薄い第１の硬
    質金属板と、この硬質金属板上に設けられ、上記半導体
    素子の外部取り出し電極と同程度の硬度を有する軟質金
    属板と、この軟質金属板上に設けられ上記第１硬質金属
    板より厚い第２の硬質金属板とから成り、上記第１の硬
    質金属板は上記半導体素子の外部取出し電極に接してお
    り、上記第２の硬質金属板に、１平方cmあたり1.0ton/4
    πから1.5ton/4πの圧力を印加することにより、上記外
    部取り出し電極の上面を丸まるように変形させるととも
    に、上記第１の硬質金属板と軟質金属板における上記外
    部取り出し電極間の領域を上記半導体素子側に湾曲させ
    て上記半導体素子の熱サイクルによる応力を逃がし、且
    つ上記第１の硬質金属板により上記軟質金属板の過剰な
    湾曲を抑制する如く構成したことを特徴とする圧接型半
    導体装置。
JP7865387A 1987-03-31 1987-03-31 圧接型半導体装置 Expired - Lifetime JPH081914B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP7865387A JPH081914B2 (ja) 1987-03-31 1987-03-31 圧接型半導体装置
US07/173,458 US4918514A (en) 1987-03-31 1988-03-25 Press-contact type semiconductor device
DE8888105000T DE3870958D1 (de) 1987-03-31 1988-03-28 Halbleiteranordnung vom druckkontakt-typ.
EP19880105000 EP0285074B1 (en) 1987-03-31 1988-03-28 Pressure-contact type semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7865387A JPH081914B2 (ja) 1987-03-31 1987-03-31 圧接型半導体装置

Publications (2)

Publication Number Publication Date
JPS63244745A JPS63244745A (ja) 1988-10-12
JPH081914B2 true JPH081914B2 (ja) 1996-01-10

Family

ID=13667817

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7865387A Expired - Lifetime JPH081914B2 (ja) 1987-03-31 1987-03-31 圧接型半導体装置

Country Status (4)

Country Link
US (1) US4918514A (ja)
EP (1) EP0285074B1 (ja)
JP (1) JPH081914B2 (ja)
DE (1) DE3870958D1 (ja)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3258200B2 (ja) * 1995-05-31 2002-02-18 株式会社東芝 圧接型半導体装置
JP2739970B2 (ja) * 1988-10-19 1998-04-15 株式会社東芝 圧接型半導体装置
DE58905844D1 (de) * 1989-02-02 1993-11-11 Asea Brown Boveri Druckkontaktiertes Halbleiterbauelement.
US5018002A (en) * 1989-07-03 1991-05-21 General Electric Company High current hermetic package including an internal foil and having a lead extending through the package lid and a packaged semiconductor chip
JPH0760893B2 (ja) * 1989-11-06 1995-06-28 三菱電機株式会社 半導体装置およびその製造方法
JP3137375B2 (ja) * 1990-09-20 2001-02-19 株式会社東芝 圧接型半導体装置
JP2841940B2 (ja) * 1990-12-19 1998-12-24 富士電機株式会社 半導体素子
JP3084541B2 (ja) * 1992-09-18 2000-09-04 シャープ株式会社 縦型構造トランジスタ
JP3180863B2 (ja) * 1993-07-27 2001-06-25 富士電機株式会社 加圧接触形半導体装置およびその組立方法
EP0638928B1 (de) * 1993-08-09 1998-10-14 Siemens Aktiengesellschaft Leistungs-Halbleiterbauelement mit Druckkontakt
US5598036A (en) * 1995-06-15 1997-01-28 Industrial Technology Research Institute Ball grid array having reduced mechanical stress
JP3588503B2 (ja) * 1995-06-20 2004-11-10 株式会社東芝 圧接型半導体装置
JP3018971B2 (ja) * 1995-12-18 2000-03-13 富士電機株式会社 半導体装置
JP3319569B2 (ja) * 1996-05-31 2002-09-03 株式会社東芝 圧接型半導体装置
CN1236982A (zh) * 1998-01-22 1999-12-01 株式会社日立制作所 压力接触型半导体器件及其转换器
DE10147887C2 (de) * 2001-09-28 2003-10-23 Osram Opto Semiconductors Gmbh Strahlungsemittierendes Halbleiterbauelement mit einem Kontakt, der eine Mehrzahl von voneinander beabstandeten Kontaktstellen umfaßt
JP2004023083A (ja) * 2002-06-20 2004-01-22 Toshiba Corp 圧接型半導体装置
ATE535018T1 (de) 2004-12-17 2011-12-15 Siemens Ag Halbleiterschaltmodul
RU2660397C1 (ru) * 2014-07-01 2018-07-06 Сименс Акциенгезелльшафт Стяжной узел с прижимным элементом
CN106797105B (zh) * 2014-12-26 2019-10-01 松下知识产权经营株式会社 半导体装置
CN105448847A (zh) * 2015-12-05 2016-03-30 江阴市赛英电子有限公司 外置式电极陶瓷封装外壳
US10845375B2 (en) * 2016-02-19 2020-11-24 Agjunction Llc Thermal stabilization of inertial measurement units
EP3472860B1 (en) * 2016-06-20 2022-08-17 Zhuzhou CRRC Times Electric Co. Ltd A semiconductor device sub-assembly
JP6585569B2 (ja) * 2016-09-15 2019-10-02 株式会社東芝 半導体装置
EP3306663A1 (en) * 2016-10-05 2018-04-11 ABB Schweiz AG Sic-on-si-based semiconductor module with short circuit failure mode
CN111841069B (zh) * 2020-07-08 2022-05-17 湖南康易达绿茵科技有限公司 一种生物制药用提取装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4402004A (en) * 1978-01-07 1983-08-30 Tokyo Shibaura Denki Kabushiki Kaisha High current press pack semiconductor device having a mesa structure
JPS5929143B2 (ja) * 1978-01-07 1984-07-18 株式会社東芝 電力用半導体装置
JPS54107264A (en) * 1978-02-10 1979-08-22 Toshiba Corp Semiconductor device
JPS5625250Y2 (ja) * 1979-12-28 1981-06-15
JPS57181131A (en) * 1981-04-30 1982-11-08 Toshiba Corp Pressure-contact type semiconductor device
JPS59121871A (ja) * 1982-12-28 1984-07-14 Toshiba Corp 半導体装置
JPS60132366A (ja) * 1983-12-21 1985-07-15 Toshiba Corp 半導体装置
JPS60198777A (ja) * 1984-03-21 1985-10-08 Fuji Electric Corp Res & Dev Ltd 半導体装置の製造方法
GB2168529B (en) * 1984-12-18 1988-02-03 Marconi Electronic Devices Electrical contacts for semiconductor devices

Also Published As

Publication number Publication date
JPS63244745A (ja) 1988-10-12
DE3870958D1 (de) 1992-06-17
US4918514A (en) 1990-04-17
EP0285074A3 (en) 1989-03-15
EP0285074B1 (en) 1992-05-13
EP0285074A2 (en) 1988-10-05

Similar Documents

Publication Publication Date Title
JPH081914B2 (ja) 圧接型半導体装置
US4996586A (en) Crimp-type semiconductor device having non-alloy structure
US4315591A (en) Method for thermo-compression diffusion bonding a structured copper strain buffer to each side of a substrateless semiconductor device wafer
EP0457260A1 (en) Semiconductor device having a ceramic package
JPH08116007A (ja) 半導体装置
US5885892A (en) Bumpless method of attaching inner leads to semiconductor integrated circuits
US3786556A (en) Mounting semiconductor bodies
JP2772606B2 (ja) 集積半導体デバイス上にバンプ構造を形成する方法
JP3033221B2 (ja) 電子回路装置
JPS60120543A (ja) 半導体装置およびそれに用いるリ−ドフレ−ム
JPS5871658A (ja) 圧接型半導体装置
JP2750859B2 (ja) 半導体装置の製造方法
JPH0529506A (ja) 半導体装置
JPH05283414A (ja) 半導体装置用金属配線のバンプ高さ制御装置
JP2978673B2 (ja) 半導体装置のボンディング装置
JPS61292947A (ja) 半導体装置
US20220238425A1 (en) Semiconductor package structure
JP3117215B2 (ja) 圧接型半導体装置
JPH0383352A (ja) 半導体装置
JPS63236339A (ja) 半導体集積回路装置
JPH07254669A (ja) 圧接型半導体装置
JPS6086853A (ja) 半導体装置の製造方法
JPS5840340B2 (ja) ハンドウタイソウチ
JP2982338B2 (ja) 半導体装置
JPS58121633A (ja) 半導体装置

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080110

Year of fee payment: 12