JP3420653B2 - 薄膜トランジスタおよび液晶表示素子 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、活性層に非単結晶シリ
コンを用いた薄膜トランジスタおよび液晶表示素子に関
する。

【０００２】

【従来の技術】近年、液晶を用いた表示素子としては、
テレビジョン表示やグラフィックディスプレイなどを指
向した大容量、高密度化が図られている。そして、この
ため、たとえばラビングによる配向処理がそれぞれ施さ
れた２枚の基板を、これら基板の配向方向が互いに９０
°をなすように平行に対向して配置し、この平行に配置
した基板間に、ネマチックタイプの液晶組成物を挟持さ
せた構成のいわゆるツイステッドネマチック（ＴＮ）型
でアクティブマトリクス（ＡＭ）型の液晶表示素子（Ｌ
ＣＤ）が注目されている。

【０００３】そして、このアクティブマトリクス型液晶
表示素子では、クロストークのない高コントラスト表示
が行なえるように、各画素の駆動および制御を半導体ス
イッチで行なう方式が採用されている。そして、この半
導体スイッチとしては透過型の表示が可能であり、また
大面積化も容易であるなどの理由から、透明絶縁基板上
に形成配置した非晶質シリコン（ａ−Ｓｉ）系の薄膜ト
ランジスタ（ＴＦＴ）が用いられており、この薄膜トラ
ンジスタは、活性層にａ−Ｓｉ層を用い、この活性層を
挟んで下層にゲート電極、上層にソース電極およびドレ
イン電極を配置した逆スタガード構造が多く用いられて
いる。

【０００４】また、この薄膜トランジスタに用いるゲー
ト絶縁膜には、窒化シリコン（ＳｉＮ_ｘ）を使用するの
が一般的である。

【０００５】

【発明が解決しようとする課題】そして、これらＳｉＮ
_ｘとａ−ＳｉとはプラスマＣＶＤでの連続形成が可能で
あり、接合特性に優れ良質界面を形成できるので広く用
いられているものの、ＳｉＮ_ｘはワイドギャップが５ｅ
Ｖ程度とあまり広くないので絶縁性が十分ではない。

【０００６】また、ゲート絶縁膜に別の構造を用いる構
成として、たとえばボトムゲート薄膜トランジスタの場
合には、酸化タンタル（ＴａＯ_ｘ）や酸化シリコン（Ｓ
ｉＯ_ｘ）膜などを下層に配設して、ａ−Ｓｉと接する上
層にＳｉＮ_ｘを用いる構成がある。このようにＴａＯ_ｘ
やＳｉＯ_ｘなどの他の膜と組み合わせることによって、
ＳｉＮ_ｘの単層の場合に比べ、リーク電流の低減や層間
絶縁の歩留まり向上を図ることができる。特に、ＳｉＯ
_ｘ膜はワイドギャップが広いので、絶縁膜への電荷に注
入が少なく薄膜トランジスタ特性が安定化する。さら
に、製造技術としてもＳｉＯ_ｘ膜では熱ＣＶＤなどのパ
ーティクル発生の少ない手法が確立されており、ピンホ
ール欠落の密度が少なく、層間絶縁に高歩留まりが得ら
れる。

【０００７】しかしながら、通常、薄膜トランジスタは
低融点のガラス基板上に形成するため、これらガラス基
板内に含まれる不純物として１０^１９〜１０^２０cm^−３
程度のＮａがＮａイオンとなり、このＮａイオンがゲー
ト絶縁膜中に進入して、薄膜トランジスタの特性の不安
定化を招く。なお、この点ではＳｉＮ_ｘ膜がＮａイオン
のブロッキング効果が高いのに対して、ＳｉＯ_ｘ膜の場
合にはＮａイオンが自由に移動してしまうことは良く知
られている。したがって、ガラス表面にあらかじめ何ら
かのイオンブロッキング膜、たとえばＳｉＮ_ｘ膜やＢＰ
ＳＧ膜、ＢＰＳＧ膜をコーティングすることも効果はあ
るが十分ではない。さらに、ＳｉＯ_ｘ膜は製法によって
は吸湿しやすい膜となり、膜中に取り込まれた水分がや
はり薄膜トランジスタの特性を不安定化させてしまう問
題を有している。

【０００８】本発明は、上記問題点に鑑みなされたもの
で、特性、安定性、絶縁性、歩留およびプロセス整合性
に優れた薄膜トランジスタおよび液晶表示素子を提供す
ることを目的とする。

【０００９】

【課題を解決するための手段】請求項１記載の薄膜トラ
ンジスタは、ゲート絶縁膜上に活性層を形成し、この活
性層に非単結晶シリコンを用いた薄膜トランジスタにお
いて、前記ゲート絶縁膜は、酸窒化シリコン膜および窒
化シリコン膜の積層膜にて形成され、この窒化シリコン
膜が前記非単結晶シリコンに接し、前記酸窒化シリコン
膜は、Ｓｉ、Ｎ、Ｏ、Ｈを主成分とし、Ｎの濃度が、Ｎ
／Ｓｉ比で０．１以上０．８以下であり 、かつ、Ｏの濃
度よりも少なく、膜厚が２００ｎｍ以上４５０ｎｍ以下
であり、前記窒化シリコン膜は、Ｓｉ、Ｎ、Ｈを主成分
とし、Ｎの濃度が、Ｎ／Ｓｉ比で１．２以上１．６以
下、Ｏの濃度が、５×１０ ^２０ atoms/cm ^３ 以下であり、
膜厚が５ｎｍ以上２００ｎｍ以下であるものである。

【００１０】請求項２記載の薄膜トランジスタは、ゲー
ト絶縁膜上に活性層を形成し、この活性層に非単結晶シ
リコンを用いた薄膜トランジスタにおいて、前記ゲート
絶縁膜は、酸窒化シリコン膜および窒化シリコン膜の積
層膜にて形成され、この窒化シリコン膜が前記非単結晶
シリコンに接し、前記酸窒化シリコン膜は、波長６３
２．８ｎｍでの屈折率が、１．４９以上１．６５以下で
あり、かつ膜厚が２００ｎｍ以上４５０ｎｍであり、前
記窒化シリコン膜は、Ｓｉ、Ｎ、Ｈを主成分とし、Ｎの
濃度が、Ｎ／Ｓｉ比で１．２以上１．６以下、Ｏの濃度
が、５×１０ ^２０ atoms／cm ^３ 以下であり、かつ膜厚が
５ｎｍ以上２００ｎｍ以下であるものである。

【００１１】請求項４記載の薄膜トランジスタは、ゲー
ト絶縁膜上に活性層を形成し、この活性層に非単結晶シ
リコンを用いた薄膜トランジスタにおいて、前記ゲート
絶縁膜は、酸化シリコン膜、酸窒化シリコン膜および窒
化シリコン膜の積層膜にて形成され、この酸窒化シリコ
ン膜は、前記酸化シリコン膜の上部を覆って配置される
とともに、前記窒化シリコン膜は、前記非単結晶シリコ
ンに接し、前記酸化シリコン膜は、Ｓｉ、Ｏ、Ｈを主成
分とし、Ｎの濃度が５×１０ ^２０ atoms／cm ^３ 以下であ
り、前記酸窒化シリコン膜は、Ｓｉ、Ｎ、Ｏ、Ｈを主成
分とし、Ｎの濃度が、Ｎ／Ｓｉ比で０．１以上０．８以
下であり、かつ、Ｏの濃度よりも少なく、これら酸化シ
リコン膜および酸窒化シリコン膜の合計の膜厚は、２０
０ｎｍ以上４５０ｎｍ以下であり、かつ前記酸窒化シリ
コン膜の膜厚は１００ｎｍ以上であり、前記窒化シリコ
ン膜は、Ｓｉ、Ｎ、Ｈを主成分とし、Ｎの濃度が、Ｎ／
Ｓｉ比で１．２以上１．６以下、Ｏの濃度が、５×１０
^２０ atoms／cm ^３ 以下であり、かつ膜厚が５ｎｍ以上２
００ｎｍ以下であるものである。

【００１２】請求項６記載の薄膜トランジスタは、ゲー
ト電極上にゲート絶縁膜を形成し、このゲート絶縁膜上
に活性層を形成し、この活性層に非単結晶シリコンを用
い、この活性層上にチャネル保護膜を有する逆スタガー
ド型の薄膜トランジスタにおいて、前記ゲート絶縁膜
は、酸窒化シリコン膜および窒化シリコン膜の積層膜に
て形成され、この窒化シリコン膜が前記非単結晶シリコ
ンに接し、前記酸窒化シリコン膜は、Ｓｉ、Ｎ、Ｏ、Ｈ
を主成分とし、Ｎの濃度が、Ｎ／Ｓｉ比で０．１以上
０．８以下であり、かつ、Ｏの濃度よりも少なく、膜厚
が２００ｎｍ以上４５０ｎｍであり、前記窒化シリコン
膜は、Ｓｉ、Ｎ、Ｈを主成分とし、Ｎの濃度が、Ｎ／Ｓ
ｉ比で１．２以上１．６以下、Ｏの濃度が、５×１０
^２０ atoms／cm ^３ 以下で、膜厚が５ｎｍ以上２００ｎｍ
以下であり、かつ、前記チャネル保護膜が前記ゲート電
極に自己整合されたものである。

【００１３】請求項７記載の薄膜トランジスタは、ゲー
ト電極上にゲート絶縁膜を形成し、このゲート絶縁膜上
に活性層を形成し、この活性層に非単結晶シリコンを用
い、この活性層上にチャネル保護膜を有する逆スタガー
ド型の薄膜トランジスタにおいて、前記ゲート絶縁膜
は、酸化シリコン膜、酸窒化シリコン膜および窒化シリ
コン膜の積層膜にて形成され、この酸窒化シリコン膜は
前記酸化シリコン膜の上部を覆って配置され、前記窒化
シリコン膜が前記非単結晶シリコンに接し、前記酸化シ
リコン膜は、Ｓｉ、Ｏ、Ｈを主成分とし、Ｎの濃度が５
×１０ ^２０ atoms／cm ^３ 以下であり、前記酸窒化シリコ
ン膜は、Ｓｉ、Ｎ、Ｏ、Ｈを主成分とし、Ｎの濃度が、
Ｎ／Ｓｉ比で０．１以上０．８以下であり、かつ、Ｏの
濃度よりも少なく、これら酸化シリコン膜および酸窒化
シリコン膜の合計の膜厚は、２００ｎｍ以上４５０ｎｍ
以下であり、かつ前記酸窒化シリコン膜の膜厚は１００
ｎｍ以上であり、前記窒化シリコン膜は、Ｓｉ、Ｎ、Ｈ
を主成分とし、Ｎの濃度が、Ｎ／Ｓｉ比で１．２以上
１．６以下、Ｏの濃度が、５×１０ ^２０ atoms／cm ^３ 以
下であり、かつ膜厚が５ｎｍ以上２００ｎｍ以下であ
り、かつ、前記チャネル保護膜を前記ゲート電極に自己
整合させたものである。

【００１４】請求項８記載の液晶表示素子は、請求項１
ないし７いずれか記載の薄膜トランジスタをスイッチン
グ素子として用いたものである。

【００１５】

【作用】本発明の薄膜トランジスタは、ゲート絶縁膜と
して、酸窒化シリコン膜および窒化シリコン膜を用い、
この窒化シリコン膜が非単結晶シリコンに接しているた
め、酸窒化シリコン膜はワイドギャップで絶縁性に優
れ、不純物イオンブロック効果、耐水性を期待すること
ができるとともに、窒化シリコン膜は非単結晶シリコン
との界面性も良い。

【００１６】また、本発明の液晶表示素子は、請求項１
ないし７いずれか記載の薄膜トランジスタをスイッチン
グ素子としたため、特性が安定して動作する。

【００１７】

【実施例】以下、本発明の一実施例をアクティブマトリ
クス型の液晶表示素子に適用した場合について、図面を
参照して説明する。

【００１８】図１はアクティブマトリクス型液晶表示装
置（ＬＣＤ）に用いる薄膜トランジスタ（ＴＦＴ）を示
す断面図であり、１は絶縁性基板でありたとえばガラス
（コーニング社製７０５９）製のガラス基板で、このガ
ラス基板１には一主面上にモリブデン・タンタル（Ｍｏ
−Ｔａ）からなるゲート電極２が形成される。

【００１９】また、ゲート電極２上には、このゲート電
極２を覆うように、膜厚０．３μｍの酸窒化シリコン
（ＳｉＯ_ｘＮ_ｙ）膜3aを積層形成し、さらに、膜厚０．
０５μｍの窒化シリコン（ＳｉＮ_ｘ）膜3bを積層形成
し、これらＳｉＯ_ｘＮ_ｙ膜3aおよびＳｉＮ_ｘ膜3bの２層
でゲート絶縁膜３を構成する。

【００２０】さらに、このゲート絶縁膜３上に、膜厚
０．０５μｍの非晶質シリコン（ａ−Ｓｉ）からなる活
性層としての半導体膜であるａ−Ｓｉ膜４を積層形成す
る。そして、ａ−Ｓｉ膜４上に、膜厚０．３μｍのＳｉ
Ｎ_ｘ膜3bを積層して、このＳｉＮ_ｘ膜にレジストによる
パターニングを施して、ＨＦを主成分としたエッチング
溶液で所定の形状に加工し、レジストを取り除きチャネ
ル保護膜５を形成する。

【００２１】ここで、これらゲート絶縁膜３、ａ−Ｓｉ
膜４およびチャネル保護膜５の積層形成のプロセスにつ
いて説明する。

【００２２】まず、ＳｉＯ_ｘＮ_ｙ膜3a、ＳｉＮ_ｘ膜3b、
ａ−Ｓｉ膜４およびチャネル保護膜５の形成方法として
は、たとえば全てをプラズマＣＶＤ法にて形成する。こ
れらＳｉＯ_ｘＮ_ｙ膜3a、ＳｉＮ_ｘ膜3b、ａ−Ｓｉ膜４お
よびチャネル保護膜５の積層形成には、それぞれに個別
の反応室を割り当て、それら反応室を直列につないだイ
ンライン式のＣＶＤ装置で形成するのが最も一般的な方
法である。一方、最も生産性を高めるにはこれら全ての
膜を同一の反応室で、同一設定温度で積層形成するのが
有効である。そして、プラズマＣＶＤで形成する薄膜
は、ＳｉＮ_ｘ膜、ａ−Ｓｉ膜とともに応力の大きい場合
が多く、従来のゲート絶縁膜の大部分にＳｉＮ_ｘ膜を用
いる構成では、一つの反応室でＳｉＮ_ｘ膜とａ−Ｓｉ膜
を交互に積層すると、反応室の内壁から膜の剥がれが生
じ、パーティクル発生要因となり、同一反応室での積層
膜形成が生産性で有利なことは明らかであっても、実際
上は量産に使用することができない。しかし、ＳｉＯ_ｘ
Ｎ_ｙ膜3aは応力を小さくすることが容易であり、ＳｉＮ
_ｘ膜3bに比して密着製が優れるため、積層膜に占めるＳ
ｉＮ_ｘ膜の膜厚を少なくすることができるので、ＳｉＯ
_ｘＮ_ｙ膜3aを導入して積層膜を形成する場合には、同一
反応室での形成が十分に可能になる。

【００２３】次に、ａ−Ｓｉ膜４およびチャネル保護膜
５上にたとえば膜厚０．０５μｍの低抵抗半導体膜６を
成膜し、ａ−Ｓｉ膜４および低抵抗半導体膜６を加工し
て、チャネル領域、ソース領域およびドレイン領域を形
成する。

【００２４】また、ゲート絶縁膜３上にはＩＴＯ（Indi
um Tin Oxide）からなる画素電極７が形成される。

【００２５】そして、低抵抗半導体膜６のソース領域上
には、画素電極７と接続した状態でソース電極８が形成
され、ドレイン領域上にはドレイン電極９が形成され、
さらに、保護膜10を積層形成する。こうして、ゲート電
極２、ゲート絶縁膜３、ａ−Ｓｉ膜４、ソース電極８、
ドレイン電極９および保護膜10にてスイッチング素子と
しての薄膜トランジスタ（ＴＦＴ）11を形成し、能動素
子基板12となる。

【００２６】また、図２に示すように、絶縁性基板であ
るガラス基板１の一主面上には、ＩＴＯからなる共通電
極21が形成され、対向基板22が構成される。

【００２７】そして、能動素子基板12の一主面上に全面
にたとえば低温キュア型のポリイミド（ＰＩ）からなる
配向膜25が形成し、また、対向基板23の一主面上に全面
にたとえば同様に低温キュア型のＰＩからなる配向膜26
を形成する。また、能動素子基板12と対向基板23との一
主面上には、各々の配向膜25，26を所定の方向に布など
で擦ることにより、ラビングによる配向処理がそれぞれ
施される。さらに、能動素子基板12と対向基板23とは互
いの一主面側が対向し、かつ、互いの配向膜25，26の配
向軸が概略９０°をなすように配置し、これら能動素子
基板12と対向基板23との間隙に液晶27を封入挟持する。

【００２８】ここで、能動素子基板12と対向基板23とを
組み合わせる際には、配向膜25，26のラビング方向は、
良視角方向が正面方向に向くように設定される。そし
て、能動素子基板12と対向基板23の他主面側には、それ
ぞれ偏光板28，29を被着し、液晶表示装置（ＬＣＤ）30
を構成し、能動素子基板12と対向基板23のどちらか一方
の他主面側から照明を行なう。

【００２９】次に、図３を参照して、上述の液晶表示装
置30を製造するプラズマＣＶＤ装置31の構成を説明す
る。

【００３０】このプラズマＣＶＤ装置31は、中央に真空
中でのガラス基板１の搬送を行なう搬送機構を備えた共
通室32を有し、この共通室32の周囲を放射状に取り囲む
ように４つの反応室33〜36、加熱室37および２つの搬出
入室38，39が配設されている。

【００３１】そして、成膜を行なう各反応室33〜36に
は、直径１５０mmの円形高周波電極およびこの円形高周
波電極に対向しガラス基板１をクランプするサセプタを
備えており、ＳｉＨ_４、Ｈ_２、ＮＨ_３、Ｎ_２Ｏ、Ｎ_２、
ＰＨ_３、ＮＦ_３およびＡｒのガス供給系と、ドライポン
プからなる排気系とが接続されている。また、試料であ
るガラス基板１は加熱したサセプタにクランプされ、ガ
ラス基板１の表面温度が所望の温度となるように制御さ
れている。

【００３２】一方、成膜を行なわない共通室32、加熱室
37、搬出入室38，39には、Ｎ_２のガス供給系とドライポ
ンプからなる排気系とが接続されている。そして、ガラ
ス基板１は搬出入室38，39のいずれかに搬入され、共通
室32を経て、加熱室37にて加熱され、約１０分の加熱
後、再び共通室32を経て反応室33に導入される。また、
反応室33では、基板温度３２０℃にて膜厚０．３μｍの
ＳｉＯ_ｘＮ_ｙ膜3a、膜厚０．０５μｍのＳｉＮ_ｘ膜3b、
膜厚０．０５μｍのａ−Ｓｉ膜４、膜厚０．３μｍのＳ
ｉＮ_ｘのチャネル保護膜５を積層形成する。

【００３３】なお、これらの間、反応室33のサセプタの
設定温度は一定に保つ。膜種によって温度を変えること
も可能だが、温度安定化を図る待機時間だけスループッ
トが落ちるので現実的ではない。

【００３４】そして、ガラス基板１は、三たび共通室32
を経て搬出入室38，39のいずれかにより搬出される。な
お、反応室34〜36は反応室32と同様にＳｉＯ_ｘＮ_ｙ膜3
a、ＳｉＮ_ｘ膜3b、ａ−Ｓｉ膜４およびＳｉＮ_ｘのチャ
ネル保護膜５の４層形成に使用するようになっており、
並行処理が行なわれる。

【００３５】一方、ゲート絶縁膜３からチャネル保護膜
５までの４層を全て同一の反応室33〜36で形成する方法
は、前述のように同一温度という制約がかかるので、薄
膜トランジスタ11の特性ではやや不利となる。特に、チ
ャネル保護膜５の形成中に、活性層であるａ−Ｓｉ膜４
が熱劣化を受けてしまう。そこで、ＳｉＯ_ｘＮ_ｙ膜3a、
ＳｉＮ_ｘ膜3b、ａ−Ｓｉ膜４の３層までを基板温度３２
０℃にて同一反応室33〜36で積層し、別の反応室33〜36
でＳｉＮ_ｘのチャネル保護膜５を基板温度３００℃で形
成する方法がある。すなわち、図３のプラズマＣＶＤ装
置に対応させると、２層のゲート絶縁膜３およびａ−Ｓ
ｉ膜４の３層を反応室33で形成し、共通室32を経て反応
室35にガラス基板１を移動させてＳｉＮ_ｘのチャネル保
護膜５を形成し、その後共通室32を経て搬出させる。同
様の処理を反応室34および反応室36でも実施して並行処
理する。この場合、ゲート絶縁膜３からチャネル保護膜
５の４層を一括して形成するものに比較すると生産性で
は若干劣るが、特性に優れた薄膜トランジスタ11の製造
が可能になる。

【００３６】いずれの場合も、ＳｉＯ_ｘＮ_ｙ膜3aを用い
ることで、ゲート絶縁膜３とａ−Ｓｉ膜４との積層形成
を同一の反応室33〜36で実質的に行なえるので、従来の
個別の反応室による積層膜形成に比べて生産性が向上す
る。

【００３７】次に、ＳｉＯ_ｘＮ_ｙ膜3aの形成プロセスに
ついて説明する。

【００３８】図３に示すプラズマＣＶＤ装置31で反応室
33〜36においてガラス基板１を加熱したサセプタにクラ
ンプさせ３２０℃に調節する。なお、ガラス基板１の温
度は３００℃から３６０℃の範囲であることが望まし
い。そして、ガラス基板１に対向するシャワー電極か
ら、原料ガスとしてＳｉＨ_４、Ｎ_２ＯおよびＮ_２をそれ
ぞれ２０、１２０、４００sccm導入し、排気バルブの開
度を調節して気圧をたとえば１．２Torrに調圧する。こ
の状態で、１３．５６ＭＨｚの高周波電力２００Ｗを印
加するとシャワー電極およびサセプタ間に放電が生じ、
ＳｉＯ_ｘＮ_ｙ膜3aがガラス基板１上に堆積される。

【００３９】なお、ガス流量は堆積する膜の組成に大き
く影響する。すなわち、Ｎ_２Ｏは主にＯ源として、Ｎ_２
はＮ源として働くので、これらガス流量の調節によって
所望の組成の膜を得ている。また、成膜時の気圧は０．
５〜５Torr程度の広範囲で成膜が可能であるが、この気
圧も膜の組成に大きく影響する。一般に、高圧で成膜す
るほどＮが減ってＯが多く取り込まれる傾向がある。さ
らに、サセプタとシャワー電極との電極間隔は１０mmか
ら４０mmの範囲で、膜厚の均一性に優れる間隔を選択す
ると良く、最適の電極間隔は圧力との相関が強く、概ね
圧力に反比例し、高圧で成膜する場合ほど狭い電極間隔
が必要となる。実際、上述の成膜条件では２０mm程度が
適当である。また、放電の周波数をたとえば２７ＭＨ
ｚ、４１ＭＨｚあるいは５４ＭＨｚと高くする場合にも
狭い電極間隔が必要となる。

【００４０】また、ＳｉＯ_ｘＮ_ｙ膜3aの原料ガスにはＮ
_２の代わりにＮＨ_３を用いることも可能であり、ＮＨ_３
はＮ_２に比較して分解が容易であるため、少量でも膜に
Ｎが取り込まれる。さらに、ＮＨ_３中のＨも膜に取り込
まれてＮ_２系とは異なるエッチング速度の膜が得られる
ので、使い分けることでエッチング速度の制御が可能に
なる。

【００４１】一方、原料ガスにＳｉＨ_４の代わりに有機
シランを用いると、堆積表面での流動性によって、ステ
ップカバレージに優れたＳｉＯ_ｘＮ_ｙ膜3aが得られる。
たとえばボトムゲート薄膜トランジスタにする場合に
は、ゲート電極２から連続する図示しない配線にテーパ
加工を施さなくても十分な被覆がなされ、完全ではない
までも平坦化ができる。もちろんトップゲート薄膜トラ
ンジスタの場合でもステップカバレージに優れたゲート
絶縁膜３は有効である。なお、有機シランとしては、具
体的にはＴＥＯＳ（Tetraethylorthosilicate ：Ｓｉ
［ＯＣ_２Ｈ_５］_４）、ＴＭＳ（Trimethylsilicate ：Ｓ
ｉＨ［ＯＣＨ_３］_３）、ＴＲＩＥＳ（Triethylsilicat
e：ＳｉＨ［ＯＣ_２Ｈ_５］_３、Hexamethyldisilazane：
［ＣＨ_３］_３ＳｉＮＨＳｉ［ＣＨ_３］_３、Hexamethyldi
silane：［ＸＨ_３］_３ＳｉＳｉ［ＣＨ_３］_３）、Hexame
thyldisiloxane：［ＣＨ_３］_３ＳｉＯＳｉ［ＣＨ_３］_３
などが良く、特にＴＥＯＳは半導体の分野ではＳｉＯ_２
膜の原料として最も広く知られている材料であり、安価
に入手可能である。なお、これらの原料ガスのＯ源とし
てはＮ_２Ｏでは酸化能力が弱いのでＯ_２を用いることが
望ましく、窒化能力もＯ_２の酸化能力に対抗する必要が
あるのでＮ_２よりもはＮＨ_３の方が良く、Ｎ_２ＯやＮ_２
の場合には大流量が必要となる。

【００４２】また、有機シランの供給にはバブリングが
必要な場合が多いが、このバブリングにはＮ_２またはＨ
ｅ、Ａｒなどの不活性ガスを用いる。半導体分野におい
て、ＴＥＯＳを代表とする有機シランから作製するＳｉ
Ｏ_２膜では膜中の水分、あるいは、後から水を取り込む
吸湿性がしばしば問題となる。薄膜トランジスタ11でも
ゲート絶縁膜３に水分が含まれているものを用いれば、
薄膜トランジスタ11の安定性などに不具合を生ずる。と
ころが、この発明のように膜中にＮを導入すれば、ステ
ップカバレージ性の良好さを維持して、かつ、水の諸問
題を解決できる。

【００４３】上述のものでも、不純物と水のブロックを
両立させるにはＳｉＯ_ｘＮ_ｙ膜3aの組成に最も効果的な
範囲があり、ＳｉＯ_ｘＮ_ｙ膜3aはＳｉ、Ｎ、ＯおよびＨ
を主成分とし、組成はＮ／Ｓｉ比が０．１〜０．８であ
り、Ｏ／ＳｉがＮ／Ｓｉよりも多いと良い。さらに、こ
の範囲内でも、絶縁特性はワイドギャップの広いＳｉＯ
_ｘ膜3bに近い方が優れるので、Ｎ／Ｓｉ比が０．３〜
０．５、Ｏ／Ｓｉ比が１．２〜１．５の範囲とすること
が望ましい。具体的には、たとえばＳｉＯが１．２５で
Ｎが０．４５程度の組成が適当である。これら組成の調
整には、ガスの流量、圧力、放電パワーおよび電極間隔
の少なくともいずれかを変えることによって行なう。

【００４４】一方、活性層であるａ−Ｓｉ膜４と接する
ＳｉＮ_ｘ膜3bの組成は、Ｓｉ、ＮおよびＨを主成分と
し、組成はＮ／Ｓｉ比が１．２以上とするが、薄膜トラ
ンジスタ11の信頼性を考慮した場合、科学量論的組成の
１．３３以上とするとなお好ましい。ＳｉＮ_ｘ膜3b中に
は不純物としてＯが取り込まれるが、Ｏの含有量を５×
１０^２０atoms/cm^３以下としないと、ａ−Ｓｉ膜４との
良好な界面が形成できない。また、ＳｉＯ_ｘＮ_ｙ膜3aの
上にＳｉＮ_ｘ膜3bを形成するので、特に、同一の反応室
33〜36にて成膜する場合には、ＳｉＯ_ｘＮ_ｙ膜3aの成膜
後にＮ_２Ｏを速やかに除去するよう注意が必要である。
この場合、短時間で除去するには高真空排気よりもたと
えばＮ_２ガスによるパージ方式が効果的である。ただ
し、Ｏ含有量を少なくするほど良いというものではな
く、パージ時間を長く取ることは生産性に影響するの
で、薄膜トランジスタ11の特性に影響のない範囲に抑え
ればよい。また、ＳｉＯ_ｘＮ_ｙ膜3aとＳｉＮ_ｘ膜3bとを
同一の反応室33〜36にて成膜する場合の間のパージ時間
は、それぞれ５秒以上、６０秒以下が好ましく、ＳｉＮ
_ｘ膜3b中のＯ含有量の適切な範囲は、５×１０^１８atom
s/cm^３以上５×１０^２０atoms/cm^３以下である。

【００４５】また、ＳｉＯ_ｘＮ_ｙ膜3aの膜厚を決めるも
のとしてＯ／ＳｉとＮ／Ｓｉとを規定したが、この他に
Ｈの含有量が成膜温度や圧力で大幅に変化する。これら
Ｓｉ、Ｎ、Ｏの各組成とＨ含有量をも含めた膜質を規定
する量として屈折率があり、ＳｉＯ_ｘＮ_ｙ膜3aの屈折率
は１．４９〜１．６５の範囲であることが望ましい。そ
して、Ｓｉ、ＮおよびＯの組成比が前述の値を満足して
も、たとえばＨが多量に含まれる膜は絶縁特性に劣る。
このような構造が粗な膜は屈折率が小さいので、屈折率
を上述の範囲におさめることで良好な効果が得られる。
なお、この屈折率は波長６３２．８ｎｍでの値である。

【００４６】さらに、ＳｉＯ_ｘＮ_ｙ膜3aの全部または一
部に、ＰまたはＢをドーピングすると、ＰＳＧ、ＢＳ
Ｇ、ＢＰＳＧと同様に不純物イオン、特にＮａイオンを
ゲッタリングする効果が得られる。薄膜トランジスタ11
はガラス基板１上に形成するので、ガラスからのＮａイ
オンを捕らえる機能を設けておけば、薄膜トランジスタ
11の信頼性が増す。具体的には、ＳｉＯ_ｘＮ_ｙ膜3aをさ
らに２層に分割し、ガラス基板１あるいはゲート電極２
に近い側にのみＰをドーピングをする。そして、Ｎａイ
オンはＳｉＯ_ｘＮ_ｙ膜3aのＰがドーピングされたＳｉＯ
_ｘＮ_ｙ層にゲッタリングされ、薄膜トランジスタ11の特
性の変動などに悪影響をおよぼさなくなる。なお、Ｐを
ドーピングするとゲート絶縁膜３の絶縁などの電気特性
はやや劣るので、非ドーピング層を積層することでこれ
を補う。具体例として、ボトムゲート薄膜トランジスタ
の場合には、ＰをドーピングしたＳｉＯ_ｘＮ_ｙ層は３０
〜８０ｎｍ程度で、ゲート電極２の直上に形成し、この
ゲート電極２の上を非ドーピングのＳｉＯ_ｘＮ_ｙ層で覆
いこれら２つのＳｉＯ_ｘＮ_ｙ層でＳｉＯ_ｘＮ_ｙ膜3aとす
る。

【００４７】また、ドーピング層とゲート電極の間に薄
層の非ドーピングＳｉＯ_ｘＮ_ｙ層を挿入し、ドーピング
層を非ドーピング層でサンドイッチすることも効果的で
あり、ＳｉＯ_ｘＮ_ｙ膜3aへのＰのドーピングは原料ガス
にＰＨ_３を添加することで容易であり、Ｂをドーピング
する場合には、Ｂ_２Ｈ_６またはＢＦ_３などを用いればよ
い。ただし、これらＰあるいはＢのドーピングを施した
膜を形成する反応室33〜36と、ａ−Ｓｉ層４を形成する
反応室33〜36とは別にすることが好ましい。

【００４８】上述のように、ゲート絶縁膜３を構成する
ＳｉＯ_ｘＮ_ｙ膜3aとＳｉＮ_ｘ膜3bの膜厚は、ＳｉＯ_ｘＮ
_ｙ膜3aの膜厚が２００ｎｍ以上４５０ｎｍ以下であり、
ＳｉＮ_ｘ膜3bの膜厚が５ｎｍ以上２００ｎｍ以下とする
のが好ましい。すなわち、絶縁性はＳｉＯ_ｘＮ_ｙ膜3a
に、ａ−Ｓｉ膜４との界面特性はＳｉＮ_ｘ膜3bに分担さ
せるものであるから、ＳｉＮ_ｘ膜3bはＳｉＯ_ｘＮ_ｙ膜3a
よりも薄い膜とする方が好ましいものであり、両者を合
わせたゲート絶縁膜３の全体の膜厚は３００ｎｍ〜５０
０ｎｍの範囲が適正である。

【００４９】次に、他の実施例を図４を参照して説明す
る。この図４に示す実施例も図１に示す実施例と同様に
図２に示す液晶表示装置30の一部を構成する。

【００５０】この図４に示す実施例は、図１に示す実施
例において、ゲート絶縁膜３として、ゲート電極２を覆
うように、膜厚０．１５μｍの酸化シリコン（Ｓｉ
Ｏ_ｘ）膜3cを形成し、このＳｉＯ_ｘ膜3c上に膜厚０．１
５μｍの酸窒化シリコン（ＳｉＯ_ｘＮ_ｙ）膜3dを積層形
成し、このＳｉＯ_ｘＮ_ｙ膜3d上に膜厚０．０５μｍの窒
化シリコン（ＳｉＮ_ｘ）膜3eを形成し、そして、膜厚
０．０５μｍのａ−Ｓｉ膜４を形成したものである。

【００５１】このように、ゲート絶縁膜３の一部にワイ
ドギャップの広いＳｉＯ_ｘ膜3cを用いることで絶縁性、
耐圧をさらに改善し、一方で、ＳｉＯ_ｘ膜の弱点である
吸湿性や不純物イオンの可動性をＳｉＯ_ｘ膜3dとの積層
でカバーし、さらには、ａ−Ｓｉ膜４との界面特性はＳ
ｉＮ_ｘ膜3eで確保している。

【００５２】ここで、この薄膜トランジスタ11のゲート
絶縁膜３、ａ−Ｓｉ膜４およびチャネル保護膜５の積層
形成のプロセスについて説明する。

【００５３】まず、ＳｉＯ_ｘ膜3cの形成は、常圧ＣＶ
Ｄ、減圧ＣＶＤ、プラズマＣＶＤあるいはＲＦスパッタ
などの任意の方法により形成する。また、次に形成する
ＳｉＯ_ｘＮ_ｙ膜3dとの間に真空を維持するといったこと
は特には必要とせず、ＳｉＯ_ｘＮ_ｙ膜3d、ＳｉＮ_ｘ膜3
e、ａ−Ｓｉ膜４およびチャネル保護膜５は、図１に示
す実施例と同様に、たとえばプラズマＣＶＤで形成す
る。

【００５４】また、ＳｉＯ_ｘ膜3cの形成に常圧ＣＶＤ
法、減圧ＣＶＤの熱ＣＶＤプロセスを用いると、ガラス
基板１を概ね４００℃以上に加熱必要があるが、パーテ
ィクル発生が少なく、ピンホール欠落の少ないゲート絶
縁膜３が得られる。具体的には、たとえば４３０℃に加
熱したガラス基板１にＳｉＨ_４、Ｏ_２およびＮ_２をそれ
ぞれ１００sccm、２slm 、２０slm 導入すると、ＳｉＯ
_ｘ膜3cが形成される。この場合のＮ_２は希釈ガスであっ
て成膜に直接は寄与しない。

【００５５】さらに、常圧ＣＶＤ法で原料ガスにＳｉＨ
_４膜の代わりに有機シランを用いると、堆積表面での流
動性によって、ステップカバレージに優れたＳｉＯ_ｘ膜
が得られる。たとえばボトムゲート薄膜トランジスタの
場合には、ゲート電極２から連続した図示しない配線に
テーパー加工を施さなくても、十分な被覆がなされ、完
全ではないまでも平坦化できる。もちろんトップゲート
薄膜トランジスタの場合でもステップカバレージに優れ
たゲート絶縁膜３は有効である。なお、有機シランの具
体例としては、前述のＴＥＯＳ、ＴＭＳ、ＴＲＩＥＳな
どであり、これらの原料ガスのＯ源としてはＯ_２だけで
は参加能力が弱いのでオゾナイザで育成させたＯ_３をも
用いることが必要である。なお、常圧ＣＶＤ法で有機シ
ランから作製したＳｉＯ_ｘ膜は特に吸湿性に富んでいる
ので、薄膜トランジスタに適用する場合、耐水性の高い
ＳｉＯ_ｘＮ_ｙ膜3dとの組み合わせが必要である。

【００５６】次に、ＳｉＯ_ｘ膜3cの形成にプラズマＣＶ
Ｄを用いる場合について説明する。この場合も、前述の
プラズマＣＶＤ装置31で、反応室33〜36において加熱し
たサセプタにガラス基板１をクランプさせて３２０℃に
調節する。そして、ガラス基板１の温度は３００℃から
３６０℃の範囲であることが望ましい。この場合、熱Ｃ
ＶＤに比べて低温にて形成でき、ガラス基板１へのダメ
ージが少ない点が有利である。

【００５７】そして、ガラス基板１に対向するシャワー
電極から、原料ガスとしてＳｉＨ_４、Ｎ_２Ｏをそれぞれ
２０sccm、８００sccm導入し、たとえば排気バルブの開
度を調節して気圧をたとえば１．２Torrに調圧する。こ
こで１３．５６ＭＨｚの高周波電力３００Ｗを印加する
と放電が生じ、ＳｉＯ_ｘ膜3cがガラス基板１上に堆積さ
れる。また、ガス流量は膜室がＳｉリッチにならないよ
う、ＳｉＨ_４に対してＮ_２Ｏを２０倍以上供給すること
が望ましい。

【００５８】また、成膜時の圧力は０．５〜５Torr程度
の広範囲で成膜が可能だが、低圧成膜の方が膜中へのＨ
の取り込みが少なく良質な絶縁膜となるので０．６〜
１．８Torrが適当である。そして、サセプタとシャワー
電極との間の電極間隔は１０mmから４０mmの範囲で、膜
厚の均一性に優れる間隔を選択すると良い。なお、最適
の電極間隔は圧力との相関が強く、概ね圧力に反比例
し、高圧で成膜する場合ほど狭い電極間隔が必要とな
る。

【００５９】そして、常圧ＣＶＤと同様、プラズマＣＶ
Ｄにおいても、ＳｉＯ_ｘ膜3cの原料ガスにＳｉＨ_４の代
わりに有機シランを用いると、堆積表面での流動性によ
って、ステップカバレージに優れたＳｉＯ_ｘＮ_ｙ膜3dが
得られる。この場合の有機シランの具体例は前述のＴＥ
ＯＳ、ＴＭＳ、ＴＲＩＥＳなどがある。なお、これらの
原料ガスのＯ源としてはＮ_２Ｏでは参加能力が弱いので
Ｏ_２が好ましく、やはり吸湿性が高いのでＳｉＯ_ｘＮ_ｙ
膜3dとＳｉＯ_ｘ膜3eとの組み合わせが必要となる。

【００６０】次に、上述の方法によって形成したＳｉＯ
_ｘ膜3c上にＳｉＯ_ｘＮ_ｙ膜3dを形成するときは以下の点
で注意する必要がある。このＳｉＯ_ｘ膜3cは、形成方法
によって程度の差歯あるものの、成膜終了時点において
すでに膜中に水分を内包しており、プラズマＣＶＤより
は常圧ＣＶＤ、ＳｉＨ_４系よりは有機シラン系となるほ
ど水を含んでいる。また、大気に曝した場合には吸湿も
する。したがって、ＳｉＯ_ｘＮ_ｙ膜3dの形成に際しては
事前にこの水分を放出させることが必要である。この水
分を放出させる方法としては、真空または１０Torr以下
の減圧雰囲気中でアニールし、その後、大気に曝するこ
となくＳｉＯ_ｘＮ_ｙ膜3dで覆ってしまうと良い。なお、
ＳｉＯ_ｘ膜3cとＳｉＯ_ｘＮ_ｙ膜3dの形成が別装置である
ときはもちろんのこと、同じ装置で連続形成するときに
も一度アニール処理でＳｉＯ_ｘ膜3c中の水分を追い出す
ことが望ましい。また、アニール温度はＳｉＯ_ｘＮ_ｙ膜
3dの形成温度よりも１０℃〜４０℃高温で行なうことが
好ましく、１〜２分でもガラス基板１の昇温だけなら可
能であるが水分脱離に関しては不十分であるので、アニ
ール時間は５分以上できれば１０分以上必要である。

【００６１】一方、ＳｉＯ_ｘ膜3cの組成は、Ｓｉ、Ｏお
よびＨを主成分とし、ＳｉＯ_ｘ膜中には形成方法によっ
てはＮが取り込まれるが、良好な絶縁特性を得るために
はＮの含有量を５×１０^２０atoms/cm^３以下とすべきで
ある。

【００６２】また、ゲート絶縁膜３を構成するＳｉＯ_ｘ
膜3c、ＳｉＯ_ｘＮ_ｙ膜3dとＳｉＮ_ｘ膜3eの膜厚は、Ｓｉ
Ｏ_ｘ膜3cとＳｉＯ_ｘＮ_ｙ膜3dの合計膜厚が２００ｎｍ以
上４５０ｎｍ以下であり、かつ、ＳｉＯ_ｘＮ_ｙ膜3dの膜
厚が１００ｎｍ以上、ＳｉＮ_ｘ膜3eの膜厚が５ｎｍ以上
２００ｎｍ以下とするのが好ましい。そして、絶縁性は
ＳｉＯ_ｘ膜3cとＳｉＯ_ｘＮ_ｙ膜3dとで、耐水性と不純物
イオンのブロックをＳｉＯ_ｘＮ_ｙ膜3dで、ａ−Ｓｉ膜４
との界面特性はＳｉＮ_ｘ膜3eに分担させる。また、Ｓｉ
Ｏ_ｘ膜3cは絶縁性が確実でピンホール欠落密度が少ない
ため、絶縁性が確実になる。さらに、ＳｉＯ_ｘ膜3c、Ｓ
ｉＯ_ｘＮ_ｙ膜3dとＳｉＮ_ｘ膜3eの全部を合わせたゲート
絶縁膜３の全体の膜厚は、３００ｎｍ〜５００ｎｍの範
囲が適正である。

【００６３】また、他の実施例を図５を参照して説明す
る。この図５に示す実施例も図１に示す実施例と同様に
図２に示す液晶表示装置30の一部を構成する。

【００６４】この図５に示す実施例は、図１に示す実施
例において、薄膜トランジスタ11の形状に特徴があり、
チャネル保護膜５の幅はゲート電極２に裏面露光を用い
て自己整合しているものである。

【００６５】そして、ゲート絶縁膜３の構成は、図１に
示す実施例と同様にＳｉＯ_ｘＮ_ｙ膜3aとＳｉＮ_ｘ膜3bの
積層である。

【００６６】この様にチャネル保護膜５の幅、すなわち
チャネル長とゲート電極２の幅を一致させた薄膜トラン
ジスタ11は、ゲート・ソース間の寄生容量が少ない利点
がある。しかし、チャネル保護膜５の長さよりゲート電
極２の大きい薄膜トランジスタに比べて、ガラス基板１
からの汚染に弱い。すなわち、ガラス基板１からたとえ
ばＮａなどの不純物イオンが拡散しても、チャネル保護
膜５は大きなゲート電極２によって保護されて影響を受
けない、または軽減されている。これに対して自己整合
型の薄膜トランジスタ11では、チャネル保護膜５に不純
物イオン拡散に対して強い構造にしておく必要がある
が、ＳｉＯ_ｘＮ_ｙ膜3aとＳｉＮ_ｘ膜3bの積層型のゲート
絶縁膜３とすることで、薄膜トランジスタ11の特性の信
頼性向上に、特に顕著な効果が現れる。もちろん、Ｐや
ＢをＳｉＯ_ｘＮ_ｙ膜3aの一部にドーピングすることで不
純物に対する効果がより向上する。

【００６７】さらに、他の実施例を図６を参照して説明
する。この図６に示す実施例も図４に示す実施例と同様
に図２に示す液晶表示装置30の一部を構成する。

【００６８】この図６に示す実施例は、図４に示す実施
例において、チャネル保護膜５の幅はゲート電極２に裏
面露光を用いて自己整合しているものである。

【００６９】そして、ゲート絶縁膜３の構成は、ＳｉＯ
_ｘ膜3c、ＳｉＯ_ｘＮ_ｙ膜3dおよびＳｉＮ_ｘ膜3eを積層し
たもので、図５に示す実施例と同様の効果を有してい
る。

【００７０】上記いずれの実施例においても、歩留まり
が向上するため、低コスト化につながり、また、薄膜ト
ランジスタ11の特性が安定化して、より厳しい駆動条件
下での使用を可能とする。

【００７１】なお、上記実施例では液晶表示装置につい
て説明したが、ａ−Ｓｉ密着センサなどにも適用でき
る。

【００７２】

【発明の効果】本発明によれば、ゲート絶縁膜として、
酸窒化シリコン膜および窒化シリコン膜を用い、この窒
化シリコン膜が非単結晶シリコンに接しているため、酸
窒化シリコン膜はワイドギャップで絶縁性に優れ、不純
物イオンブロック効果、耐水性を期待することができる
とともに、窒化シリコン膜は非単結晶シリコンとの界面
性も良く、特性を向上できる。

【図面の簡単な説明】

【図１】本発明の一実施例を用いたアクティブマトリク
ス型液晶表示素子に用いる薄膜トランジスタを示す断面
図である。

【図２】同上液晶表示装置の構成を示す断面図である。

【図３】同上液晶表示装置を製造するプラズマＣＶＤ装
置を示す構成図である。

【図４】同上他の実施例のアクティブマトリクス型液晶
表示素子に用いる薄膜トランジスタを示す断面図であ
る。

【図５】同上また他の実施例のアクティブマトリクス型
液晶表示素子に用いる薄膜トランジスタを示す断面図で
ある。

【図６】同上さらに他の実施例のアクティブマトリクス
型液晶表示素子に用いる薄膜トランジスタを示す断面図
である。

【符号の説明】

３ ゲート絶縁膜 3a 酸窒化シリコン膜 3b 窒化シリコン膜 3c 酸化シリコン膜 3d 酸窒化シリコン膜 3e 窒化シリコン膜 ４ 活性層としてのａ−Ｓｉ膜 11 スイッチング素子としての薄膜トランジスタ

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) G02F 1/1362 G02F 1/1343 G02F 1/3333 G02F 1/13 101 H01K 29/78

Claims (8)

(57)【特許請求の範囲】
1. 【請求項１】 ゲート絶縁膜上に活性層を形成し、この
   活性層に非単結晶シリコンを用いた薄膜トランジスタに
   おいて、 前記ゲート絶縁膜は、酸窒化シリコン膜および窒化シリ
   コン膜の積層膜にて形成され、この窒化シリコン膜が前
   記非単結晶シリコンに接し、 前記酸窒化シリコン膜は、Ｓｉ、Ｎ、Ｏ、Ｈを主成分と
   し、Ｎの濃度が、Ｎ／Ｓｉ比で０．１以上０．８以下で
   あり、かつ、Ｏの濃度よりも少なく、膜厚が２００ｎｍ
   以上４５０ｎｍ以下であり、 前記窒化シリコン膜は、Ｓｉ、Ｎ、Ｈを主成分とし、Ｎ
   の濃度が、Ｎ／Ｓｉ比で１．２以上１．６以下、Ｏの濃
   度が、５×１０ ^２０ atoms/cm ^３ 以下であり、膜厚が５ｎ
   ｍ以上２００ｎｍ以下である ことを特徴とする薄膜トラ
   ンジスタ。
2. 【請求項２】 ゲート絶縁膜上に活性層を形成し、この
   活性層に非単結晶シリコンを用いた薄膜トランジスタに
   おいて、 前記ゲート絶縁膜は、酸窒化シリコン膜および窒化シリ
   コン膜の積層膜にて形成され、この窒化シリコン膜が前
   記非単結晶シリコンに接し、 前記 酸窒化シリコン膜は、波長６３２．８ｎｍでの屈折
   率が、１．４９以上１．６５以下であり、かつ膜厚が２
   ００ｎｍ以上４５０ｎｍであり、 前記窒化シリコン膜は、Ｓｉ、Ｎ、Ｈを主成分とし、Ｎ
   の濃度が、Ｎ／Ｓｉ比で１．２以上１．６以下、Ｏの濃
   度が、５×１０ ^２０ atoms／cm ^３ 以下であり、 かつ膜厚が５ｎｍ以上２００ｎｍ以下で あることを特徴
   とする薄膜トランジスタ。
3. 【請求項３】 酸窒化シリコン膜は、少なくとも一部に
   ＰおよびＢのいずれか一方をドーピングしたことを特徴
   とする請求項１または２記載の薄膜トランジスタ。
4. 【請求項４】 ゲート絶縁膜上に活性層を形成し、この
   活性層に非単結晶シリコンを用いた薄膜トランジスタに
   おいて、 前記ゲート絶縁膜は、酸化シリコン膜、酸窒化シリコン
   膜および窒化シリコン膜の積層膜にて形成され、この酸
   窒化シリコン膜は、前記酸化シリコン膜の上部を覆って
   配置されるとともに、前記窒化シリコン膜は、前記非単
   結晶シリコンに接し、 前記酸化シリコン膜は、Ｓｉ、Ｏ、Ｈを主成分とし、Ｎ
   の濃度が５×１０ ^２０ atoms／cm ^３ 以下であり、 前記酸窒化シリコン膜は、Ｓｉ、Ｎ、Ｏ、Ｈを主成分と
   し、Ｎの濃度が、Ｎ／Ｓｉ比で０．１以上０．８以下で
   あり、かつ、Ｏの濃度よりも少なく、 これら酸化シリコン膜および酸窒化シリコン膜の合計の
   膜厚は、２００ｎｍ以上４５０ｎｍ以下であり、かつ前
   記酸窒化シリコン膜の膜厚は１００ｎｍ以上であり、 前記窒化シリコン膜は、Ｓｉ、Ｎ、Ｈを主成分とし、Ｎ
   の濃度が、Ｎ／Ｓｉ比で１．２以上１．６以下、Ｏの濃
   度が、５×１０ ^２０ atoms／cm ^３ 以下であり、 かつ膜厚が５ｎｍ以上２００ｎｍ以下である ことを特徴
   とする薄膜トランジスタ。
5. 【請求項５】 酸化シリコン膜は、少なくとも一部にＰ
   およびＢのいずれか一方をドーピングしたことを特徴と
   する請求項４記載の薄膜トランジスタ。
6. 【請求項６】 ゲート電極上にゲート絶縁膜を形成し、
   このゲート絶縁膜上に活性層を形成し、この活性層に非
   単結晶シリコンを用い、この活性層上にチャネル保護膜
   を有する逆スタガード型の薄膜トランジスタにおいて、前記 ゲート絶縁膜は、酸窒化シリコン膜および窒化シリ
   コン膜の積層膜にて形成され、この窒化シリコン膜が前
   記非単結晶シリコンに接し、前記酸窒化シリコン膜は、Ｓｉ、Ｎ、Ｏ、Ｈを主成分と
   し、Ｎの濃度が、Ｎ／Ｓｉ比で０．１以上０．８以下で
   あり、かつ、Ｏの濃度よりも少なく、膜厚が２００ｎｍ
   以上４５０ｎｍであり、 前記窒化シリコン膜は、Ｓｉ、Ｎ、Ｈを主成分とし、Ｎ
   の濃度が、Ｎ／Ｓｉ比で１．２以上１．６以下、Ｏの濃
   度が、５×１０ ^２０ atoms／cm ^３ 以下で、膜厚が５ｎｍ
   以上２００ｎｍ以下であり、 かつ、前記チャネル保護膜が前記ゲート電極に自己整合
   されたことを特徴とする薄膜トランジスタ。
7. 【請求項７】 ゲート電極上にゲート絶縁膜を形成し、
   このゲート絶縁膜上に活性層を形成し、この活性層に非
   単結晶シリコンを用い、この活性層上にチャネル保護膜
   を有する逆スタガード型の薄膜トランジスタにおいて、 前記ゲート絶縁膜は、酸化シリコン膜、酸窒化シリコン
   膜および窒化シリコン膜の積層膜にて形成され、この酸
   窒化シリコン膜は前記酸化シリコン膜の上部を覆って配
   置され、前記窒化シリコン膜が前記非単結晶シリコンに
   接し、前記酸化シリコン膜は、Ｓｉ、Ｏ、Ｈを主成分とし、Ｎ
   の濃度が５×１０ ^２０ atoms／cm ^３ 以下であり、 前記酸窒化シリコン膜は、Ｓｉ、Ｎ、Ｏ、Ｈを主成分と
   し、Ｎの濃度が、Ｎ／Ｓｉ比で０．１以上０．８以下で
   あり、かつ、Ｏの濃度よりも少なく、 これら酸化シリコン膜および酸窒化シリコン膜の合計の
   膜厚は、２００ｎｍ以上４５０ｎｍ以下であり、かつ前
   記酸窒化シリコン膜の膜厚は１００ｎｍ以上であり、 前記窒化シリコン膜は、Ｓｉ、Ｎ、Ｈを主成分とし、Ｎ
   の濃度が、Ｎ／Ｓｉ比で１．２以上１．６以下、Ｏの濃
   度が、５×１０ ^２０ atoms／cm ^３ 以下であり、 かつ膜厚が５ｎｍ以上２００ｎｍ以下であり、 かつ、前記チャネル保護膜を前記ゲート電極に自己整合
   させたことを特徴とする薄膜トランジスタ。
8. 【請求項８】 請求項１ないし７いずれか記載の薄膜ト
   ランジスタをスイッチング素子として用いたことを特徴
   とする液晶表示素子。