JP5308019B2 - 薄膜トランジスタ、及びその製造方法、並びに表示装置 - Google Patents

Description

本発明は、薄膜トランジスタ、及びその製造方法に関する。また、前記薄膜トランジスタを備える表示装置に関する。

近年、水素化非晶質シリコン膜を用いた薄膜トランジスタ（以下、「ＴＦＴ」（Thin Film Transistor）とも云う）をスイッチング素子として用いたアクティブマトリックス型の液晶表示装置が生産されている。水素化非晶質シリコン膜は、比較的低温（２００℃〜３５０℃）で、大面積の基板上に均一に堆積させることができる点において、ガラスを主に用いる液晶表示装置とのプロセス整合性がよい。

水素化非晶質シリコン膜を用いたＴＦＴの構造としては、スタガ構造とコプラナ構造がある。スタガ構造は、ゲート電極と、ソース／ドレイン電極との相対位置が、水素化非晶質シリコン膜を挟んで両側に対峙されるものであり、コプラナ構造は、ゲート電極と、ソース／ドレイン電極が水素化非晶質シリコン膜に対して同じ側に配置されるものである。また、水素化非晶質シリコン膜の上層にゲート電極が位置するトップゲート（順スタガ）型と、水素化非晶質シリコン膜の下層にゲート電極が位置するボトムゲート（逆スタガ）型がある。

液晶表示装置に搭載されるＴＦＴの最も主流な構造は、バックライトによる光照射の影響を大きく軽減できる逆スタガ構造である。図８に、従来例に係る逆スタガ型のＴＦＴの模式的断面図を示す。逆スタガ型のＴＦＴ１００は、同図に示すように、絶縁性基板１０１、ゲート電極１０２、ゲート絶縁膜１０３、半導体層たる水素化非晶質シリコン膜１０４とｎ型非晶質シリコン膜１０５、ソース電極１０６ａ、ドレイン電極１０６ｂ、保護絶縁膜１０７等を有している。

まず、ガラス基板等の絶縁性基板１０１上に、蒸着などの方法によりゲート電極形成用の導電膜を成膜する。そして、写真製版工程、エッチング工程、レジスト除去工程等を経て所望の形状のゲート電極１０２を形成する。次に、ゲート電極１０２及び絶縁性基板１０１上に、ゲート絶縁膜１０３、半導体層として機能する水素化非晶質シリコン膜１０４とｎ型非晶質シリコン膜１０５を順次堆積する。そして、水素化非晶質シリコン膜１０４とｎ型非晶質シリコン膜１０５をアイランド形状にパターニングする。

次いで、ゲート絶縁膜１０３、半導体層を覆うように、ソース／ドレイン電極形成用導電膜を成膜する。そして、写真製版工程、エッチング工程等を経て所望の形状のソース電極１０６ａ、ドレイン電極１０６ｂを得る。その後、ＴＦＴ１００のバックチャネル部分のｎ型非晶質シリコン膜１０５及び水素化非晶質シリコン膜１０４の一部をエッチングする。そして、これらの試料全体を覆うように保護絶縁膜１０７を形成することにより、スイッチング素子として機能するＴＦＴが完成する。

ところで、ＴＦＴの性能は、半導体層である非晶質シリコン膜と、ゲート絶縁膜界面の欠陥準位に大きく影響される。従って、ＴＦＴ特性を向上させるためには、これら欠陥準位を低減させることが重要となる。この欠陥準位は、ゲート絶縁膜と非晶質シリコン膜の界面状態（モフォロジィ）や、成膜時のプラズマダメージ等により発生する。

ＴＦＴを構成するゲート絶縁膜には、シリコン窒化膜が用いられることが多い。このシリコン窒化膜は、水素化非晶質シリコン膜と同様に、低温成膜が可能なプラズマＣＶＤ（Chemical Vapor Deposition）法を用いて形成される場合が多い。このため、シリコン窒化膜と水素化非晶質シリコン膜の界面には、成膜過程で欠陥準位が発生しやすい。欠陥準位に起因して、ＴＦＴの閾値電圧が高くなったり、電界効果移動度の低下を招いたりする。さらに、ＴＦＴを長時間駆動した場合には、欠陥準位を介してシリコン窒化膜に電子が注入され、閾値電圧シフトが発生してしまうという問題もある。また、シリコン窒化膜自体に電子捕獲準位が存在するため、適正な条件を用いなければＴＦＴの閾値電圧シフトが加速されてしまうという問題もある。

上記欠陥準位の低減のために、ゲート絶縁膜の成膜条件、又はゲート絶縁膜表面状態を制御する方法が提案されている（特許文献１、２）。

特許文献１においては、ゲート絶縁膜と水素化非晶質シリコン膜との界面準位、欠陥等の生成を低減させる方法として、ゲート絶縁膜の形成後であって、半導体層を形成する前に、ゲート絶縁膜表面に水素プラズマ処理を施す方法が提案されている。具体的には、ゲート絶縁膜の原料であるＳｉＨ_４（シラン），ＮＨ_３（アンモニア）、Ｎ_２（窒素）を真空槽内に導入し、所望の膜厚までゲート絶縁膜を成膜する。次いで、ゲート絶縁膜の成膜終了（目標膜厚）直前に、真空槽内に水素を導入し、かつ、ＳｉＨ_４、ＮＨ_３及びＮ_２の供給を止める。そして、ゲート絶縁膜の表面に対するごく弱い水素プラズマの放電を、真空槽内に残留するゲート絶縁膜の原料ガス（ＮＨ_３及びＮ_２）が、半導体層の形成に影響を及ぼさなくなるまで続ける方法が開示されている。

特許文献２においては、高い電界効果移動度を実現するＴＦＴを得るために、ゲート電極上に水素含有量の少ないシリコン窒化膜からなる第1のゲート絶縁膜と、その上層に水素含有量の多いシリコン窒化膜からなる第２のゲート絶縁膜とからなる２層構造のゲート絶縁膜が提案されている。

これらのゲート絶縁膜は、Ｎ_２，ＳｉＨ_４、ＮＨ_３からなる原料ガスを用い、プラズマＣＶＤ法により形成している。水素含有量が少ない第1のゲート絶縁膜においては、ＮＨ_３とＳｉＨ_４の流量比（ＮＨ_３／ＳｉＨ_４）を４以下とし、水素含有量が多い第２のゲート絶縁膜においては、ＮＨ_３／ＳｉＨ_４流量比を４以上とする旨が記載されている。
特開平０５−３３５３３５号公報 段落番号００３２−００３６ 特開平０７−１６２００１号公報 段落番号００１６−００１７

上記特許文献１の方法によれば、ゲート絶縁膜表面を化学的に活性な状態に保持することにより、界面準位や欠陥の生成が低減できる旨が記載されている。しかしながら、このような効果は一時的なものであり、例えば、３００００秒以上の長時間に亘ってＴＦＴを駆動させる場合には、効果が十分ではなく、閾値電圧シフトが大きいことから信頼性が高いとは言えなかった。また、上記水素プラズマ処理を過剰に行った場合には、ゲート絶縁膜と水素化非晶質シリコン膜との密着性劣化を招来し、製造工程中に水素化非晶質半導体膜１０４とゲート絶縁膜１０３との剥がれが発生するという問題があった。

とりわけ、近年においては、液晶表示装置は、産業用機器にも適用が拡大され、その使用環境温度は−２０℃〜８０℃と多岐に亘る。高温環境下においては、閾値電圧シフトがさらに加速されるので、ＴＦＴ動作の信頼性がより低下しやすい状況にある。このため、信頼性の高いＴＦＴが切望されている。

上記特許文献２の方法によれば、半導体層と接する第２のゲート絶縁膜においては、上述したように、ＮＨ_３とＳｉＨ_４の流量比（ＮＨ_３／ＳｉＨ_４）を４以上とする旨が記載されている。しかしながら、本発明者らが実験を重ねた結果、ＮＨ_３とＳｉＨ_４の流量比（ＮＨ_３／ＳｉＨ_４）を大きくしていくと、シリコン窒化膜の内部応力が圧縮応力から引っ張り応力となり、一般的に良好とされている１００〜５００ＭＰａの圧縮応力から外れてしまうことがわかった。

適正な条件で成膜した水素化非晶質シリコンの応力は、およそ２００〜６００ＭＰａの圧縮応力となる。シリコン窒化膜が引っ張り応力になると、各層の反り方向が逆になることによって欠陥が発生し、ＴＦＴの電界効果移動度の低下や閾値電圧の上昇が懸念される。また、引っ張り応力となったシリコン窒化膜の比誘電率は、大きく低下してしまう。このため、シリコン窒化膜における容量を一定に保つためには、シリコン窒化膜厚を薄くせざるを得ず、歩留まり低下の原因となる。

さらには、近年の表示装置の大型化に伴って、ガラス基板面積がメートル角と大きくなり、基板全体の反り量も非常に大きくなる傾向にある。特に、基板周辺ではシリコン窒化膜と非晶質シリコン膜との界面の剥離が発生しやすくなっている。従って、各層の応力バランスを保つことは極めて重要である。

本発明は、上記背景に鑑みてなされたものであり、その目的とするところは、特性を良好に保ち、信頼性の高い薄膜トランジスタ及びその製造方法、並びにこの薄膜トランジスタを搭載した表示装置を提供することである。

本発明に係る薄膜トランジスタの製造方法は、基板上にゲート電極を形成する工程と、前記ゲート電極上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜の直上に水素化非晶質シリコン膜を形成する工程と、を備え、前記ゲート絶縁膜は、前記水素化非晶質シリコン膜と接する第1領域と、当該第1領域より下層に位置する第２領域とを少なくとも備え、前記第1領域及び第２領域は、ＮＨ_３,Ｎ_２，ＳｉＨ_４からなる原料ガスと，Ｈ_２又はＨ_２とＨｅとからなるガスとを用いて成膜され、前記第１領域は、前記ＮＨ_３と前記ＳｉＨ_４の流量比（ＮＨ_３／ＳｉＨ_４）を１１以上、１４以下として成膜し、前記第２領域は、前記ＮＨ_３と前記ＳｉＨ_４の流量比（ＮＨ_３／ＳｉＨ_４）を４以下として成膜するものである。

本発明に係る薄膜トランジスタは、前記ゲート電極上に形成されたゲート絶縁膜と、前記ゲート絶縁膜の直上に形成された水素化非晶質シリコン膜と、を備え、前記ゲート絶縁膜は、前記水素化非晶質シリコン膜と接する第１領域と、当該第１領域より下層に位置する第２領域とを少なくとも備え、前記第１領域及び前記第２領域を、シリコン窒化膜により構成し、 前記第１領域のシリコン窒化膜の窒素とシリコンの含有比（Ｎ／Ｓｉ）を１．３以上、１．５以下とし、前記第２領域の窒素とシリコンの含有比（Ｎ／Ｓｉ）を１．０以下とするものである。

本発明によれば、特性を良好に保ち、信頼性の高い薄膜トランジスタ及びその製造方法、並びにこの薄膜トランジスタを搭載した表示装置を提供することができるという優れた効果を有する。

以下、本発明を適用した実施形態の一例について説明する。なお、本発明の趣旨に合致する限り、他の実施形態も本発明の範疇に属し得ることは言うまでもない。また、以降の図における各部材のサイズや比率は、説明の便宜上のものであり、これに限定されるものではない。

［実施形態１］
図１に、本実施形態１に係るＴＦＴ５０の構成の模式的断面図を示す。ＴＦＴ５０は、逆スタガ型のものであり、チャネルエッチ（ＣＥ）により製造されたものである。

ＴＦＴ５０は、図１に示すように、絶縁性基板１、ゲート電極２、ゲート絶縁膜３、半導体層たる水素化非晶質シリコン膜４とｎ型非晶質シリコン膜５、ソース電極６ａ、ドレイン電極６ｂ、保護絶縁膜７等を有している。

絶縁性基板１は、ガラス基板や石英基板などの透過性を有する基板を用いる。絶縁性基板１上には、ゲート電極２が形成されている。ゲート絶縁膜３は、ゲート電極２を覆うように、その上層に形成されている。水素化非晶質シリコン膜４は、ゲート絶縁膜３の直上に形成され、ゲート絶縁膜３を介してゲート電極２と少なくともその一部が対向配置されている。

ｎ型非晶質シリコン膜５は、水素化非晶質シリコン膜４の上層に形成されている。ｎ型非晶質シリコン膜５は、水素化非晶質シリコン膜４とソース電極／ドレイン電極を電気的に接続させる役割を担っている。水素化非晶質シリコン膜４は、不純物が添加されていない純粋な半導体、いわゆる真性半導体である。ｎ型非晶質シリコン膜５としては、ｎ型半導体であり、ａ−ＳｉにＰ（リン）を微量にドーピングしたｎ^＋ａ−Ｓｉ（ｎ^＋アモルファスシリコン）膜等を用いる。

ソース電極６ａ及びドレイン電極６ｂは、ｎ型非晶質シリコン膜５上に形成されている。保護絶縁膜７は、チャネル領域３ａ、ソース電極６ａ、ドレイン電極６ｂを覆うように形成されている（図１参照）。保護絶縁膜７としては、ＳｉＮ_ｘ、ＳｉＯ_ｙ等あるいはそれらの混合物及び積層物を用いることができる。

ソース電極６ａ及びドレイン電極６ｂは、ゲート絶縁膜３、水素化非晶質シリコン膜４、ｎ型非晶質シリコン膜５を介して、少なくとも一部のゲート電極２と対向配置されている。すなわち、ＴＦＴとして動作するために、薄膜トランジスタ領域が、ゲート電極２上に存在して、ゲート電極に電圧を印加した時の電界の影響を受けやすい状態とする。

ソース電極６ａとドレイン電極６ｂ間に電圧が印加されている場合、ゲート電極２に印加された電圧がある閾値を超えると、水素化非晶質シリコン膜４のソース、ドレイン間にチャネルが形成され、このチャネルを通じて電流が流れる。すなわち、スイッチング素子として機能する。

ＴＦＴ５０を液晶表示装置に搭載する場合には、保護絶縁膜７にコンタクトホールを形成し、さらに画素電極を形成する。ＴＦＴ５０を介してドレイン電極６ｂと画素電極を接続し、液晶を駆動させるための電位を供給することで、所望の画像を表示させることができる。

本実施形態１に係るゲート絶縁膜３は、シリコン窒化膜により形成されている。但し、シリコン窒化膜は、膜厚方向を２つの領域に分割し、それぞれを異なる組成のシリコン窒化膜により構成する。ゲート絶縁膜３のうち、水素化非晶質シリコン膜４と接する領域を第１領域１１とし、第１領域１１の下層に配置される領域を第２領域１２とする。

ゲート絶縁膜３の第１領域１１を構成するシリコン窒化膜の窒素とシリコンの含有比（Ｎ／Ｓｉ）は、１．３以上、１．５以下となるようにする。また、ゲート絶縁膜３の第２領域１２を構成するシリコン窒化膜の窒素とシリコンの含有比（Ｎ／Ｓｉ）は、１．０以下とすることが好ましい。その理由については後述する。

第１領域１１、及び第２領域１２は、それぞれ単独で成膜した際の膜の応力値が５００ＭＰａ以下であって、かつ応力方向がそれぞれ単独で成膜した場合に圧縮応力となるようにする。

第１領域１１と第２領域１２を合わせた膜厚、すなわちゲート絶縁膜３の膜厚は、３００ｎｍ以上、４００ｎｍ以下が望ましい。３００ｎｍ未満であると、成膜時に混入した異物により絶縁耐性が落ちて歩留まりが低下する恐れがある。また、４００ｎｍを超えると、絶縁膜の容量が小さくなることから、ＴＦＴのオン電流が下がって所望の特性が得られなくなる恐れがある。第１領域１１の膜厚は、３０ｎｍ以下とすることが好ましい。第１領域１１の膜厚が３０ｎｍを超えると、第２領域１２から供給される水素が、第１領域１１と水素化非晶質シリコン膜４の界面に十分に供給されなくなるためである。また、ＴＦＴの信頼性を高める観点から、第１領域１１の膜厚を１０ｎｍ以上とすることが好ましい。

上記構成のゲート絶縁膜３を用いることにより、特性を良好に保ち、信頼性の高い薄膜トランジスタを提供することができる。以下、その理由について説明する。

ゲート絶縁膜を構成するシリコン窒化膜は、従来例において説明したように、ＮＨ_３,ＳｉＨ_４、Ｎ_２のガス（以降、これらのガスを「原料ガス」とも云う）を用い、プラズマＣＶＤ法により成膜することにより得ることができる。図９に、Ｎ_２の流量を一定とし、ＮＨ_３とＳｉＨ_４の流量比を変化させてシリコン窒化膜を成膜した場合の、シリコン窒化膜の応力値をプロットしたものを示す。同図より、ＮＨ_３とＳｉＨ_４の流量比が大きくなるにつれて、応力値が大きく変化することがわかる。とりわけ、ＮＨ_３とＳｉＨ_４の流量比（ＮＨ_３／ＳｉＨ_４）が６を超えると引っ張り応力となることがわかる。すなわち、反り方向が逆転してしまう。

一般に、プラズマＣＶＤ法により成膜された良好な絶縁膜は、圧縮応力となる。引っ張り応力となった場合、その膜質は疎な状態となる。膜質が疎になると、絶縁耐性の低下、比誘電率の低下、及び機械的強度の低下が起こる。絶縁耐性の低下や機械的強度の低下は、歩留まりの低下を招き、比誘電率の低下はＴＦＴのオン電流の低下を招来する。

そこで、引っ張り応力の問題を回避するために本発明者らが鋭意検討を重ねたところ、ＮＨ_３,ＳｉＨ_４、Ｎ_２からなる原料ガスに加えて、さらにＨ_２ガスを加えることにより問題が解決できることを突き止めた。図２に、Ｎ_２及びＨ_２のガスの流量を一定とし、ＮＨ_３とＳｉＨ_４の流量比を変化させてシリコン窒化膜を成膜した場合の、シリコン窒化膜の応力値をプロットしたものを示す。Ｈ_２ガスを添加した以外は、上記図９の実験条件と同じとした。図２の例においては、総流量に対してＨ_２を約４０％添加した場合の例である。同図より、ＮＨ_３／ＳｉＨ_４流量比を高くしても、圧縮応力を維持できることがわかる。そして、ＮＨ_３／ＳｉＨ_４流量比を高くすることにより成膜された窒化シリコン膜の膜質が良好であることを確認した。ゲート絶縁膜３を構成するシリコン窒化膜には、水素がある程度含まれるため、Ｈ_２ガスを添加してもＴＦＴの特性に問題を与えないものと考察している。

原料ガスに添加するガスとして、Ｈ_２ガスを単独で加える他、Ｈ_２ガスとＨｅガスを混合して用いた場合においても同様の効果が得られることを確認した。Ｈｅは希ガスであるため、Ｈｅガスを添加してもＴＦＴの特性に影響を与えないものと考察している。しかも、Ｈ_２やＨｅを添加しても、デポレートの低下は小さく、また膜厚の均一性の悪化が発生しないことを確認した。換言すれば、Ｈ_２ガス、又はＨ_２とＨｅを混合ガスは、シリコン窒化膜の応力方向を圧縮応力とするガスとして機能する。

Ｈ_２ガス、若しくはＨ_２とＨｅとの混合ガスの総流量に対する割合は、３０％以上、５０％以下とすることが好ましい。３０％未満では、応力変化の効果が十分に発揮されない場合がある。また、５０％を超えると、Ｓｉ−Ｈ結合が減少し始めるためである。

なお、プラズマＣＶＤ法による成膜においては、成膜パラメータとして、ガスの流量の他、成膜時のガス圧力、ＲＦパワー等を挙げることができる。これらの成膜パラメータを調整することにより、膜質を変更することが可能である。しかしながら、成膜パラメータ調整により、ＴＦＴに求められる諸特性を満足させることは難しい。例えば、成膜時のガス圧力を低くすることにより、得られる膜を圧縮応力に変化させることは可能であるが、均一性が悪化して歩留まりの低下を招来する。さらに、デポレートが低下するため、処理能力低下を招く。また、成膜時のＲＦパワーを上げることにより、得られる膜を圧縮応力に変化させることは可能であるが、プラズマダメージも同時に増加するため、逆に膜中の欠陥密度が増大してしまう。その結果、ＴＦＴの性能が低下することは避けられない。

図３は、シリコン窒化膜を成膜する際のＮＨ_３とＳｉＨ_４の流量比に対して、得られるシリコン窒化膜の窒素とシリコンの含有比（Ｎ／Ｓｉ）をプロットしたものである。測定には、ＸＰＳ（アルバックファイ社製 ＥＳＣＡ５４００）を用いた。Ｈ_２ガスとＮ_２ガスの流量比は一定としている。同図から明らかなように、ＮＨ_３とＳｉＨ_４の流量比（ＮＨ_３／ＳｉＨ_４）が大きくなると、含有比（Ｎ／Ｓｉ）が大きくなる。すなわち、シリコン窒化膜中の窒素濃度が高くなることがわかる。

次に、ゲート絶縁膜を構成するシリコン窒化膜の含有比（Ｎ／Ｓｉ）と閾値電圧シフト量との関係を検討した。具体的には、ゲート絶縁膜を構成するシリコン窒化膜の含有比（Ｎ／Ｓｉ）を変更した複数の逆スタガ型のＴＦＴを作製し、それぞれに対しゲート電極に３０Ｖのストレス電圧を３００００秒印加し、その後の閾値電圧シフト量を検討した。図４に、シリコン窒化膜の含有比（Ｎ／Ｓｉ）に対して、連続して３００００秒間、電圧を印加した後の閾値電圧シフト量をプロットしたものを示す。同図より、含有比（Ｎ／Ｓｉ）が大きい方が、閾値電圧シフト量が全般的に小さくなることがわかる。これは、含有比（Ｎ／Ｓｉ）が大きい方が、ＴＦＴを長時間駆動させた場合の特性の変動を抑制することができ、信頼性の高いＴＦＴを提供することができることを意味する。

時間軸に対して閾値電圧シフト量を計算した場合、含有比（Ｎ／Ｓｉ）を１．３以上にすることで、従来のトランジスタよりも信頼性を１０倍向上させることができることが判明した。しかしながら、含有比（Ｎ／Ｓｉ）が１．５を超えると、同図より明らかなように、再び閾値電圧シフト量が増加に転じる。これは、シリコン窒化膜中の窒素量が過剰な状態になると、非晶質シリコン膜との密着性が悪くなり、ゲート絶縁膜と水素化非晶質半導体膜との界面で、剥がれが発生することによるものである。従って、ゲート絶縁膜を構成するシリコン窒化膜の含有比（Ｎ／Ｓｉ）が１．３以上、１．５以下の範囲において、特性及び信頼性の高いＴＦＴを提供することができる。

図５に、ゲート絶縁膜を構成するシリコン窒化膜の含有比（Ｎ／Ｓｉ）に対して、得られるシリコン窒化膜のＳｉ−Ｈ結合（ｃｍ^−１）、Ｎ−Ｈ結合（ｃｍ^−１）をプロットしたものを示す。また、同図に、対応するシリコン窒化膜の含有比（Ｎ／Ｓｉ）ごとのシリコン窒化膜をゲート絶縁膜としたときのＴＦＴを作製し、ＴＦＴの閾値電圧値（Ｖ）をプロットしたものを示す。Ｓｉ−Ｈ結合（ｃｍ^−１）、Ｎ−Ｈ結合（ｃｍ^−１）の測定はＦＴＩＲ（フーリエ変換赤外吸収）測定により行った。

図５より、シリコン窒化膜中のＳｉ−Ｈ結合が減少すると、閾値電圧が上昇し、ＴＦＴの応答特性が悪くなることがわかる。このＴＦＴの応答特性の劣化は、応力方向を圧縮方向に保ったとしても発生してしまう。図５より明らかなように、Ｓｉ−Ｈ結合は、含有比（Ｎ／Ｓｉ）と相関がある。

シリコン窒化膜の含有比（Ｎ／Ｓｉ）が１．３以上、１．５以下の範囲においては、閾値電圧シフト量が最適な範囲になる一方で、閾値電圧値（初期値）が、５〜６Ｖ近傍となる。一般的な薄膜トランジスタの閾値電圧は、２．５〜４Ｖ程度であり、初期の閾値電圧が高いと、トランジスタのＯＮ特性が悪くなる。すなわち、含有比（Ｎ／Ｓｉ）を大きくすると、閾値電圧が上昇し、トランジスタのＯＮ特性が劣化してしまう。

閾値電圧は、図５より、含有比（Ｎ／Ｓｉ）が小さい方がよいことがわかる。シリコン窒化膜の含有比（Ｎ／Ｓｉ）を１以下とすると、閾値電圧が約３Ｖとなり、良好なＯＮ特性が得られる。シリコン窒化膜の含有比（Ｎ／Ｓｉ）が１以下のときのＳｉ−Ｈ結合量は、約２０〜３０ｃｍ^−１である（図５参照）。すなわち、シリコン窒化膜の含有比（Ｎ／Ｓｉ）が小さくなるにつれて、Ｓｉ−Ｈ結合が増加するとともに、閾値電圧が低くなる。シリコン窒化膜中の水素濃度は、ＦＴＩＲ測定によると、Ｓｉ−Ｈ結合とＮ−Ｈ結合としてみられるが、結合エネルギーは、Ｓｉ−Ｈ結合の方がＮ−Ｈ結合よりも小さいため、Ｓｉ−Ｈ結合が多いほど界面準位のダングリングボンド終端を行う水素が得られやすい。

ＴＦＴの特性を良好なものとするためには、Ｓｉ−Ｈ結合を多く含んだシリコン窒化膜とすることが望ましい。Ｓｉ−Ｈ結合の含有量が多いことは、ゲート絶縁膜３と水素化非晶質シリコン膜４の界面の欠陥を終端する水素が多く含まれることを意味する。一方、ＴＦＴの信頼性を高めるためには、シリコン窒化膜中の窒素濃度を高めることが望ましい。すなわち、シリコン窒化膜中の窒素濃度を高めつつ、Ｓｉ−Ｈ結合の含有量を多くすることが望ましい。しかしながら、実際には、シリコン窒化膜中の窒素濃度とＳｉ−Ｈ結合量は、トレードオフの関係にあり、同時に満たすことが困難である。

特性を良好に保ち、信頼性の高いＴＦＴを得るべく本発明者らが検討を重ねたところ、ゲート絶縁膜３の第1領域１１と、第２領域１２を下記のように構成すればよいことがわかった。すなわち、第１領域１１にシリコン窒化膜の含有比（Ｎ／Ｓｉ）を１．３以上、１．５以下とし、第２領域１２のシリコン窒化膜の含有比（Ｎ／Ｓｉ）を１．０以下とする。そして、ゲート絶縁膜３の第1領域１１、第２領域を構成するシリコン窒化膜、それぞれにおいて、応力方向を圧縮方向とし、かつそれぞれの膜の応力値は、５００ＭＰａ以下とする。

ゲート絶縁膜３を構成する第１領域１１により、ＴＦＴの信頼性を向上させ、第２領域１２により、特性の良好なＴＦＴを提供する。第２領域１２の水素を、水素化非晶質シリコン膜と第１領域１１との界面に供給し、特性の良好なＴＦＴを提供する。ＴＦＴの信頼性は、第１領域１１の膜厚に依存しないが、あまり厚くなると第２領域１２からの拡散による水素供給が不十分になる。このため、第１領域１１の膜厚は、薄い方が好ましい。第１領域１１の膜厚について、検討を重ねたところ３０ｎｍ以下とすることがより好ましいことがわかった。また、閾値電圧シフトを抑制してＴＦＴの信頼性を十分に確保する観点から、１０ｎｍ以上とすることが好ましい。

次に、上記のように構成されたＴＦＴ５０の製造方法について図６を用いつつ説明する。

まず、絶縁性基板１上に、ＤＣマグネトロンスパッタなどで導電膜を成膜する。ターゲットにはＣｒターゲットを用い、アルゴン（Ａｒ）ガス１００ｓｃｃｍ、圧力０．１４Ｐａ、電力１．０ｋｗ、温度２００℃の条件にて、４００ｎｍの導電膜を成膜した。この膜厚は、デバイス特性を満たす導電性が得られれば良く、用いる金属等に応じて変更可能である。用いる金属としては、Ｃｒに代えて、Ａｌ，Ｔｉ，又はこれらを主成分とする合金や、これらの金属の積層膜としてもよい。

但し、ゲート絶縁膜３の第１領域１１の表面モフォロジィが悪くなると、閾値電圧やＯＮ特性、電界効果移動度が低下してしまう。シリコン窒化膜の表面モフォロジィは下層の表面状態に依存するため、プロセスを含めてゲート電極２の条件を最適化する必要がある。従って、ゲート電極２の表面平均粗さ（Ｒａ）は、電界効果移動度の大きな低下を発生させないレベルとする必要がある。本実施形態１においてＡＦＭによりゲート電極の表面平均粗さ（Ｒａ）を確認したところ２．３ｎｍであった。

ゲート電極２を形成するための導電膜を成膜した後、その上層に感光性樹脂であるレジストをスピンコート法により塗布する。そして、塗布したレジストをフォトマスク上から露光し、レジストを感光させる。次に、感光させたレジストを現像してレジストをパターニングする。その後、露出している導電膜をエッチングし、レジストパターンを除去する。これにより、導電膜が所定の形状にパターン形成され、ゲート電極、ゲート信号線（不図示）等が形成される。

次に、ゲート電極２等及び絶縁性基板１上に、プラズマＣＶＤ法により、ゲート絶縁膜３を成膜する。

ゲート絶縁膜３の第２領域１２は、成膜温度２８０℃、高周波電力密度０．１〜０．３Ｗ／ｃｍ^２、圧力８０〜１３０Ｐａ，成膜ガスＮ_２，ＳｉＨ_４、ＮＨ_３、Ｈ_２の混合ガスを用いてＮＨ_３／ＳｉＨ_４流量比１〜４、総流量に対するＨ_２が３０〜４０％となる条件で、膜厚が３４０〜３８０ｎｍとなるように成膜する。

第１領域１１は、上述したように第２領域１２と連続的に、大気開放せずに成膜する。成膜条件としては、成膜温度２８０℃、高周波電力密度０．１〜０．３Ｗ／ｃｍ^２、圧力８０〜１３０Ｐａ，成膜ガスＮ_２，ＳｉＨ_４、ＮＨ_３、Ｈ_２の混合ガスを用いてＮＨ_３／ＳｉＨ_４流量比１１〜１４、総流量に対するＨ_２が３０〜４０％となる条件で、膜厚が１０〜３０ｎｍとなるように成膜する。

上記製造方法により、第２領域１２の窒素とシリコンの含有比（Ｎ／Ｓｉ）は、０．９以上、１．０以下となる。また、ＦＴＩＲによるＳｉ−Ｈ結合強度は２０〜３０ｃｍ^−１となり、十分な水素を供給できる膜となる。また、第１領域１１の窒素とシリコンの含有比（Ｎ／Ｓｉ）は、１．３以上、１．５以下の範囲になる。

次いで、半導体層として機能する水素化非晶質シリコン膜４を第１領域１１の上層に大気開放せずに連続的に成膜する。成膜は、成膜温度２８０℃、圧力１５０〜３００Ｐａ，高周波電力０．０２〜０．０６Ｗ／ｃｍ^２、Ｈ_２／ＳｉＨ_４流量比３〜５の条件下で行った。膜厚は、１３０〜２００ｎｍとなるように成膜する。例えば、膜厚が１５０ｎｍになるように形成する。その後、連続して、リンドープしたｎ型の非晶質シリコン膜４を膜厚が２０〜５０ｎｍとなるように成膜する（図６（ａ）参照）。

次に、図６（ｂ）に示すように、水素化非晶質シリコン膜４とｎ型非晶質シリコン膜５を写真製版工程とエッチング工程を経て、所望の形状にアイランドパターンを形成する。

次いで、ソース電極６ａ及びドレイン電極６ｂを形成するための導電膜を成膜する。導電膜としては、例えば、Ｃｒ，Ａｌ，Ｍｏ又はこれらを主成分とする合金や、これらの金属の積層膜である。その後、この導電膜を写真製版工程、エッチング工程等を経て、所望の形状のソース電極６ａ、ドレイン電極６ｂを得る。そして、露出されたｎ型非晶質シリコン膜５、及びその下層に位置する水素化非晶質シリコン膜４の一部をエッチングにより除去する。これにより、バックチャネルが形成される（図６（ｃ）参照）。

本実施形態１においては、ソース電極６ａ及びドレイン電極６ｂとして、ＤＣマグネトロンスパッタ法によりＣｒ膜とＡｌ−Ｓｉ−Ｃｕ膜を成膜した。それぞれのスパッタ条件は、Ｃｒ膜においては、Ａｒガス１００ｓｃｃｍ、圧力０．１４Ｐａ，ＤＣ電力１．０ｋｗ、温度２００℃とし、膜厚を５０ｎｍとした。Ａｌ−Ｓｉ−Ｃｕ膜においては、Ａｒガス１００ｓｃｃｍ、圧力０．１４Ｐａ、ＤＣ電力１．０ｋｗ、温度８０℃の条件で、３００ｎｍの膜厚とした。

続いて、ゲート絶縁膜３、チャネル領域３ａ、ソース電極６ａ、及びドレイン電極６ｂを覆うように、プラズマＣＶＤ法で保護絶縁膜７を形成する。成膜は、成膜温度２８０℃、高周波電力密度０．１〜０．３Ｗ／ｃｍ^２、圧力８０〜１３０Ｐａ，成膜ガスＮ_２，ＳｉＨ_４，ＮＨ_３の混合ガスを用いて３００ｎｍの膜厚とした。

その後、製造過程における各プラズマダメージを緩和するために２５０〜３００℃の温度で３０〜６０分間熱処理を行った。この熱処理中においても、ゲート絶縁膜３を構成する第２領域１２から第１領域１１と水素化非晶質シリコン膜４の界面に水素が供給され、欠陥の低減が行われる。

図７に、本実施形態１に係るＴＦＴとして、第1領域１１及び第２領域１２の成膜条件を変更して作製したＴＦＴ（実施例１〜７）のＴＦＴ特性と、信頼性の検討結果を示す。また、合わせて、上記実施形態１の条件から外れる成膜条件で成膜したゲート絶縁膜を有するＴＦＴ（比較例１〜３）のＴＦＴ特性と、信頼性の検討結果も示す。本発明によれば、図７の表から明らかなように、信頼性を確保した第１領域１１と、特性を確保した第２領域１２を備えるゲート絶縁膜３にすることにより、特性及び信頼性の両者を兼ね備えたＴＦＴが得られる。

本実施形態１に係るＴＦＴ５０は、例えば、液晶表示装置やＥＬ表示装置等の平面型表示装置（フラットパネルディスプレイ）等の表示装置にＴＦＴアレイ基板等として搭載することができる。

本実施形態１によれば、ゲート絶縁膜３を成膜する際に、材料ガスに加えてＨ_２ガス、又はＨ_２とＨｅガスを添加することにより、成膜するゲート絶縁膜の応力方向を圧縮方向とすることができる。その結果、水素化非晶質シリコン膜とゲート絶縁膜との界面の欠陥準位を低減することができる。そして、上記構成の第1領域１１及び第２領域１２を有するゲート絶縁膜３を用いることにより、ＴＦＴのＯＮ特性が良好となる。また、ＴＦＴの閾値電圧を低くすることができる。従って、特性の高いＴＦＴを提供することができる。さらに、ＴＦＴの長時間駆動による閾値電圧シフト量が少ない良好なＴＦＴを製造することができる。従って、信頼性の高いＴＦＴを提供することができる。

なお、本実施形態１においては、ゲート絶縁膜３が膜厚方向に２つに分割されたシリコン窒化膜により構成された例について説明したが、これに限定されるものではない。水素化非晶質シリコン膜４と接する第１領域１１、及び第１領域１１より下層に位置する第２領域１２を備えていれば、本発明の趣旨を逸脱しない範囲で、種々の変更が可能である。例えば、第１領域１１、第２領域１２以外の組成のシリコン窒化膜を備えていてもよい。また、シリコン窒化膜以外の異なる膜を備えていてもよい。

また、各領域（第１領域、第２領域）は、単一の組成膜から構成する必要はない。例えば、第１領域１１は、シリコン窒化膜の窒素とシリコンの含有比（Ｎ／Ｓｉ）は、１．３以上、１．５以下の範囲にあれば、膜厚方向に分布があっても差し支えない。第１領域１１及び第２領域１２において、膜厚方向に徐々にシリコン窒化膜の窒素とシリコンの含有比（Ｎ／Ｓｉ）を変更するようにしてもよく、単調に変化させて上記の値になるようにしてもよい。また、逆スタガ型の構造について説明したが、これに限定されるものではなく、順スタガ型やコプラナ構造においても本件発明の効果が得られる。

[実施形態２]
次に、上記実施形態とは異なる構造のＴＦＴの一例について説明する。なお、以降の説明において、上記実施形態と同一の要素部材は同一の符号を付し、適宜その説明を省略する。

本実施形態２に係るＴＦＴ５１は、下記の点を除く基本的な構造及び製造方法は、上記実施形態１と同様である。すなわち、上記実施形態１に係るＴＦＴ５０においては、ゲート絶縁膜３が膜厚方向に２つの領域（第1領域１１、第２領域１２）に分割されていたのに対し、本実施形態２に係るＴＦＴ５１においては、ゲート絶縁膜３ａが膜厚方向に３つの領域（第１領域１１、第２領域１２、第３領域１３）に分割されている点において相違する。また、上記実施形態１に係るゲート絶縁膜３においては、シリコン窒化膜により構成されていたのに対し、本実施形態２に係るゲート絶縁膜３ａにおいては、シリコン窒化膜とＴＥＯＳ（テトラエトトキシシラン）を主成分とした酸化膜（以降、「ＴＥＯＳ酸化膜」と云う）より構成されている点において相違する。

図８に、本実施形態２に係るＴＦＴ５１の模式的な切断部断面図を示す。同図に示すように、ゲート絶縁膜３ａは、水素化非晶質シリコン膜４と接する第１領域１１、第１領域の下層に位置する第２領域１２、第２領域１２の下層に位置し、かつゲート電極の直上に形成された第３領域１３の３つの領域に分割されている。

ゲート絶縁膜３ａの第１領域１１は、上記実施形態１と同様に、シリコン窒化膜の窒素とシリコンの含有比（Ｎ／Ｓｉ）が、１．３以上、１．５以下となるようにする。また、ゲート絶縁膜３ａの第２領域１２を構成するシリコン窒化膜の窒素とシリコンの含有比（Ｎ／Ｓｉ）は、１．０以下となるようにする。さらに、ゲート絶縁膜３ａの第３領域１３は、ＴＥＯＳ酸化膜により構成する。

第１領域１１、第２領域１２及び第３領域１３を合わせた膜厚、すなわちゲート絶縁膜３ａの膜厚は、３００ｎｍ以上、４００ｎｍ以下が望ましい。３００ｎｍ未満であると、成膜時に混入した異物により絶縁耐性が落ちて歩留まりが低下する恐れがある。また、４００ｎｍを超えると、絶縁膜の容量が小さくなることから、ＴＦＴのオン電流が下がって所望の特性が得られなくなる恐れがある。第１領域１１は、３０ｎｍ以下とすることが好ましい。第１領域１１の膜厚が３０ｎｍを超えると、第２領域１２から供給される水素が、第１領域１１と水素化非晶質シリコン膜４の界面に十分に供給されなくなるためである。また、閾値電圧シフトを十分抑制するために、第１領域１１の膜厚を１０ｎｍ以上とすることが好ましい。

第３領域１３の膜厚は、２５ｎｍ以上、１００ｎｍ以下とすることが好ましい。２５ｎｍ以上とすることにより、ゲート電極２の凹凸による影響を十分に低減することができる。また、１００ｎｍ以下とすることにより、ＴＦＴのオン電流の低下を起こさないゲート絶縁膜容量を確保できる。

ＴＦＴの特性には、ゲート絶縁膜と水素化非晶質シリコン膜の界面状態が重要であることは、上述したとおりである。この界面状態に影響を与える要因の一つに、ゲート絶縁膜の表面モフォロジィが挙げられる。このモフォロジィは、以下に述べるようにゲート電極からの影響も受ける。

ゲート電極２の材料としては、一般に、Ａｌ、Ｃｒ，Ｍｏ，Ｔａ，Ｎｉなどの金属が用いられる。その他の金属であっても、比抵抗が５〜５０μΩ・ｃｍの範囲にあれば、電極材料として使用することができる。ゲート電極２は、上記金属材料を用いて、一般的にＡｒをスパッタガスとし、ＤＣマグネトロンスパッタリング法で成膜される。このＤＣマグネトロンスパッタリング法では、反跳アルゴンガスによる成膜表面へのアタックが発生することから、電極表面のモフォロジィが悪くなるという問題がある。また、金属材料によっては、結晶成長しやすいものもある。結晶成長しやすい金属材料を用いた場合、その表面モフォロジィは、膜厚に依存し、膜厚が厚くなると電極表面のモフォロジィが悪化してしまう。そして、それに伴って表面の凹凸が大きくなっていく。

ゲート電極２の表面の凹凸が大きいところに、ゲート絶縁膜を成膜した場合、電極表面の凹凸形状に沿ってシリコン窒化膜が堆積されるため、ゲート絶縁膜の表面凹凸はさらに大きなものとなってしまう。

ゲート絶縁膜上の表面凹凸が大きくなるにつれて、ゲート絶縁膜と水素化非晶質シリコン膜との界面の欠陥密度が増え、電界効果移動度の低下や閾値電圧が増加する。そこで、本発明者らは、この問題を解決すべく検討を重ね、第３領域１３にＴＥＯＳ酸化膜を配設することで、表面モフォロジィを改善できることを見出した。そして、トランジスタ特性をより向上させることができることを突き止めた。

ＴＥＯＳ酸化膜は、ＴＥＯＳとＯ_２を材料ガスとし、プラズマＣＶＤ法により成膜した。プラズマで分解されたＴＥＯＳは、基板表面に到達した後、脱水縮合反応を起こしてＳｉＯｘとなる。ＳｉＨ_４を主成分とする絶縁膜と比べて、ＴＥＯＳガスは基板表面で流動性を持つためにカバレッジがよく、ゲート電極表面の凹凸を滑らかにすることが可能である。また、ＴＥＯＳ酸化膜は、膜中に多量の水素を含有するため、ゲート絶縁膜３と水素化非晶質シリコン膜４の界面に水素を供給するための水素供給減とすることが可能である。

次に、上記のように構成されたＴＦＴ５１の製造方法について説明する。まず、絶縁性基板１上に、ＤＣマグネトロンスパッタなどで導電膜を成膜する。ターゲットにはＡｌ合金ターゲットを用い、Ａｒガス１００ｓｃｃｍ、圧力０．１４Ｐａ、電力１．０ｋｗ、温度１００℃の条件にて、４００ｎｍの導電膜を成膜した。この膜厚は、デバイス特性を満たす導電性が得られれば良く、用いる金属等に応じて変更可能である。上記実施形態１で用いたＣｒ等を用いてもよい。

Ａｌ合金を４００ｎｍスパッタ成膜した場合の電極表面の平均粗さ（Ｒａ）を，ＡＦＭで測定したところ、約６．０ｎｍであった。また、最大段差Ｒｍａｘは、１８〜２２ｎｍの範囲にあった。

所望の形状のゲート電極２を得た後、ＴＥＯＳとＯ_２を材料ガスとし、ＴＥＯＳ酸化膜をプラズマＣＶＤ法により成膜した。ゲート絶縁膜３の第３領域１３は、成膜温度２８０〜３５０℃、高周波電力密度０．３〜０．９Ｗ／ｃｍ^２、圧力１５０〜２００Ｐａの条件下で，１００〜１５０ｓｃｃｍのＴＥＯＳ、０００から６０００ｓｃｃｍのＯ_２ガスを用い、膜厚が５０ｎｍとなるように成膜する。

次に、大気開放せずに、シリコン窒化膜の第２領域１２と第１領域１１を連続で成膜する。ゲート絶縁膜３ａの第２領域１２は、成膜温度２８０℃、高周波電力密度０．１〜０．３Ｗ／ｃｍ^２、圧力８０〜１３０Ｐａ，Ｎ_２，ＳｉＨ_４、ＮＨ_３の材料ガス、及びＨ_２ガスを用いてＮＨ_３／ＳｉＨ_４流量比１〜４、総流量に対するＨ_２が３０〜４０％となる条件で、膜厚が２５０〜３３０ｎｍとなるように成膜する。

ゲート絶縁膜３ａの第１領域１１は、成膜温度２８０℃、高周波電力密度０．１〜０．３Ｗ／ｃｍ^２、圧力８０〜１３０Ｐａ，Ｎ_２，ＳｉＨ_４、ＮＨ_３の材料ガス、及びＨ_２ガスを用いてＮＨ_３／ＳｉＨ_４流量比１１〜１４、総流量に対するＨ_２が３０〜４０％となる条件で、膜厚が１０〜３０ｎｍとなるように成膜する。以降の製造方法は、上記実施形態１で述べたとおりである。

上記製造方法によって得られたＴＦＴは、閾値電圧が３．０Ｖ，ＯＮ電流が７．３×１０^−７Ａ、ゲート電極に３０Ｖのバイアスを３００００秒印加した後の閾値電圧シフト量（増加量）は、１．７Ｖであり、特性及び信頼性の高いＴＦＴが得られた。

本実施形態２によれば、ゲート絶縁膜３ａにＴＥＯＳ酸化膜により構成する第３領域１３を設けることにより、ゲート絶縁膜表面の平坦性を、Ｒａ３ｎｍ以下に改善することができる。また、第３領域１３を構成するＴＥＯＳ酸化膜と、第２領域１２を構成するシリコン窒化膜が、ゲート絶縁膜３ａと水素化非晶質シリコン膜４の界面に対する水素の供給源となり、閾値電圧を低くすることが可能となる。また、水素化非晶質シリコン膜４と接するゲート絶縁膜３ａの第１領域１１を構成するシリコン窒化膜の窒素とシリコンの含有比（Ｎ／Ｓｉ）を１．３以上、１．５以下とすることにより、長時間駆動による閾値電圧シフトの小さい良好なトランジスタを提供することができる。

なお、本実施形態２においては、ゲート絶縁膜３が膜厚方向に３つに分割され、ゲート電極直上にＴＥＯＳ酸化膜を、その上層に配置される領域にシリコン窒化膜を配設する例について述べたが、本発明の趣旨を逸脱しない範囲で種々の変更が可能である。例えば、本実施形態２においては、ＴＥＯＳ酸化膜をゲート電極の直上の領域（第３領域１３）に配置した例について説明したが、これに限定されるものではなく、例えば、シリコン窒化膜からなる第１領域１１と第２領域１２の間にＴＥＯＳ酸化膜を配設してもよい。

実施形態１に係るＴＦＴの模式的断面図。 ＮＨ_３／ＳｉＨ_４流量比に対するシリコン窒化膜の応力値をプロットした図。 ＮＨ_３／ＳｉＨ_４流量比に対するシリコン窒化膜の含有比（Ｎ／Ｓｉ）をプロットした図。 シリコン窒化膜の含有比（Ｎ／Ｓｉ）に対して閾値電圧シフト量をプロットした図。 シリコン窒化膜の含有比（Ｎ／Ｓｉ）に対してＳｉ−Ｈ結合、Ｎ−Ｈ結合、閾値電圧をプロットした図。 （ａ）〜（ｃ）は、実施形態１に係るＴＦＴの製造工程を示す断面図。 実施例、及び比較例に係るＴＦＴの測定値を示す表。 実施形態２に係るＴＦＴの模式的断面図。 従来例に係るＴＦＴの模式的断面図。 ＮＨ_３／ＳｉＨ_４流量比に対するシリコン窒化膜の応力値をプロットした図。

符号の説明

１ 絶縁性基板
２ ゲート電極
３ ゲート絶縁膜
４ 水素化非晶質シリコン膜
５ ｎ型非晶質シリコン層
６ａ ソース電極
７ｂ ドレイン電極
８ 保護絶縁膜
１１ 第１領域
１２ 第２領域
１３ 第３領域
５０ ＴＦＴ

Claims (7)

1. 基板上にゲート電極を形成する工程と、
   前記ゲート電極上にゲート絶縁膜を形成する工程と、
   前記ゲート絶縁膜の直上に水素化非晶質シリコン膜を形成する工程と、を備え、
   前記ゲート絶縁膜は、前記水素化非晶質シリコン膜と接する第１領域と、当該第１領域より下層に位置する第２領域とを少なくとも備え、
   前記第１領域及び第２領域は、ＮＨ_３，Ｎ_２，ＳｉＨ_４からなる原料ガスと，Ｈ_２又はＨ_２とＨｅからなるガスとを用いて成膜され、
   前記第１領域は、前記ＮＨ_３と前記ＳｉＨ_４の流量比（ＮＨ_３／ＳｉＨ_４）を１１以上、１４以下として成膜し、
   前記第２領域は、前記ＮＨ_３と前記ＳｉＨ_４の流量比（ＮＨ_３／ＳｉＨ_４）を４以下として成膜する薄膜トランジスタの製造方法。
2. 前記ゲート絶縁膜は、前記第１領域より下層に位置する第３領域を備え、当該第３領域は、テトラエトキシシラン及び酸素を用いて成膜されることを特徴とする請求項１に記載の薄膜トランジスタの製造方法。
3. 基板上に形成されたゲート電極と、
   前記ゲート電極上に形成されたゲート絶縁膜と、
   前記ゲート絶縁膜の直上に形成された水素化非晶質シリコン膜と、を備え、
   前記ゲート絶縁膜は、前記水素化非晶質シリコン膜と接する第１領域と、当該第１領域より下層に位置する第２領域とを少なくとも備え、
   前記第１領域及び前記第２領域を、シリコン窒化膜により構成し、
   前記第１領域のシリコン窒化膜の窒素とシリコンの含有比（Ｎ／Ｓｉ）を１．３以上、１．５以下とし、
   前記第２領域のシリコン窒化膜の窒素とシリコンの含有比（Ｎ／Ｓｉ）を１．０以下とする薄膜トランジスタ。
4. 前記第１領域の膜厚が、１０ｎｍ以上、３０ｎｍ以下であることを特徴とする請求項３に記載の薄膜トランジスタ。
5. 前記ゲート絶縁膜は、前記第１領域より下層に位置し、主たる層がテトラエトキシシランを主成分とした酸化膜により構成されている第３領域を備えていることを特徴とする請求項３又は４に記載の薄膜トランジスタ。
6. 前記第３領域の厚みが、２５ｎｍ以上、１００ｎｍ以下であることを特徴とする請求項５に記載の薄膜トランジスタ。
7. 請求項３〜６のいずれか１項に記載の薄膜トランジスタを備える表示装置。

Images