JPH05335335A - 水素化アモルファスシリコン薄膜トランジスタの製造方法 - Google Patents
水素化アモルファスシリコン薄膜トランジスタの製造方法Info
- Publication number
- JPH05335335A JPH05335335A JP4140425A JP14042592A JPH05335335A JP H05335335 A JPH05335335 A JP H05335335A JP 4140425 A JP4140425 A JP 4140425A JP 14042592 A JP14042592 A JP 14042592A JP H05335335 A JPH05335335 A JP H05335335A
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- semiconductor layer
- vacuum chamber
- gate insulating
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【構成】 ゲート絶縁層３と半導体層４の形成を、同一
の真空槽内で行なう。この際、ゲート絶縁層３の形成
後、真空槽内に残留するゲート絶縁層３の原料ガスの影
響がなくなった後に、半導体層４を形成する。真空槽内
の残留ガスの影響がなくなるまでの間、ゲート絶縁層３
の表面を弱いプラズマにて処理し続け、ゲート絶縁層３
の表面を化学的に活性な状態に保つ。 【効果】 真空槽内に残留するゲート絶縁層３の原料ガ
スにより、半導体層４の特性が劣化するのを防止する。
残留ガスの影響がなくなるまでの間、ゲート絶縁層３の
表面を化学的に活性な状態に保ち、ゲート絶縁層３と半
導体層４との界面における界面準位、欠陥等の生成を低
減する。
の真空槽内で行なう。この際、ゲート絶縁層３の形成
後、真空槽内に残留するゲート絶縁層３の原料ガスの影
響がなくなった後に、半導体層４を形成する。真空槽内
の残留ガスの影響がなくなるまでの間、ゲート絶縁層３
の表面を弱いプラズマにて処理し続け、ゲート絶縁層３
の表面を化学的に活性な状態に保つ。 【効果】 真空槽内に残留するゲート絶縁層３の原料ガ
スにより、半導体層４の特性が劣化するのを防止する。
残留ガスの影響がなくなるまでの間、ゲート絶縁層３の
表面を化学的に活性な状態に保ち、ゲート絶縁層３と半
導体層４との界面における界面準位、欠陥等の生成を低
減する。
Description
【０００１】
【産業上の利用分野】本発明は、水素化アモルファスシ
リコンを用いて形成された薄膜トランジスタに関し、特
に液晶表示装置に用いる水素化アモルファスシリコン薄
膜トランジスタの製造方法に関する。
リコンを用いて形成された薄膜トランジスタに関し、特
に液晶表示装置に用いる水素化アモルファスシリコン薄
膜トランジスタの製造方法に関する。
【０００２】
【従来の技術】近年の液晶を用いた表示装置において
は、高コントラスト表示が必要とされ、各画素の駆動、
制御を行なう手段としてアクティブマトリクス形液晶表
示装置の開発、実用化が盛んである。
は、高コントラスト表示が必要とされ、各画素の駆動、
制御を行なう手段としてアクティブマトリクス形液晶表
示装置の開発、実用化が盛んである。
【０００３】アクティブ素子の代表例としては、透過形
表示が可能であり、大面積も容易であり、低温形成が可
能であるなどの理由から、透明絶縁基板上に水素化アモ
ルファスシリコン（以下ａ−Ｓｉと記す）を用いて形成
された薄膜トランジスタ（以下ＴＦＴと記す）がある。
表示が可能であり、大面積も容易であり、低温形成が可
能であるなどの理由から、透明絶縁基板上に水素化アモ
ルファスシリコン（以下ａ−Ｓｉと記す）を用いて形成
された薄膜トランジスタ（以下ＴＦＴと記す）がある。
【０００４】図１はａ−ＳｉＴＦＴの第１例構造を示
し、基板１上に、ゲート電極２、ゲート絶縁層３、ａ−
Ｓｉの半導体層４、オーミックコンタクト層５、ソース
電極６およびドレイン電極７を形成している。
し、基板１上に、ゲート電極２、ゲート絶縁層３、ａ−
Ｓｉの半導体層４、オーミックコンタクト層５、ソース
電極６およびドレイン電極７を形成している。
【０００５】このａ−ＳｉＴＦＴの製造方法としては、
例えば特公平３−５１０９４号公報に記載されているよ
うに、ゲ−ト線と一体のゲ−ト電極２が形成されたガラ
ス等からなる基板１を真空槽内に配置し、十分に真空排
気を行なうとともに、所定の温度まで加熱を行なった
後、シラン（ＳｉＨ4 ）、酸素（Ｏ2 ）を真空槽内に導
入し、高周波発振器により電力を投入し、ゲ−ト絶縁層
３を形成する。
例えば特公平３−５１０９４号公報に記載されているよ
うに、ゲ−ト線と一体のゲ−ト電極２が形成されたガラ
ス等からなる基板１を真空槽内に配置し、十分に真空排
気を行なうとともに、所定の温度まで加熱を行なった
後、シラン（ＳｉＨ4 ）、酸素（Ｏ2 ）を真空槽内に導
入し、高周波発振器により電力を投入し、ゲ−ト絶縁層
３を形成する。
【０００６】このゲ−ト絶縁層３を所望の形状に加工し
た後、酸素の導入を停止すると、ゲ−ト絶縁層３上にａ
−Ｓｉの半導体層４の積層が開始される。
た後、酸素の導入を停止すると、ゲ−ト絶縁層３上にａ
−Ｓｉの半導体層４の積層が開始される。
【０００７】この半導体層４を所望の膜厚積層させた
後、オーミックコンクタト層（ｎ形ａ−Ｓｉ層）５を形
成する。
後、オーミックコンクタト層（ｎ形ａ−Ｓｉ層）５を形
成する。
【０００８】この後、基板１を真空槽外に取り出し、ス
パッタ法あるいは真空蒸着法により金属膜を形成し、所
望のパターンに加工してソース電極６およびドレイン電
極７を形成するとともに、ソース電極６およびドレイン
電極７間のオーミックコンクタト層５を除去して、ａ−
ＳｉＴＦＴアレイの主要部を形成する。
パッタ法あるいは真空蒸着法により金属膜を形成し、所
望のパターンに加工してソース電極６およびドレイン電
極７を形成するとともに、ソース電極６およびドレイン
電極７間のオーミックコンクタト層５を除去して、ａ−
ＳｉＴＦＴアレイの主要部を形成する。
【０００９】また、前記公報のように同一真空槽内で連
続的にゲート絶縁層３および半導体層４を形成する製造
方法以外にも、ゲート絶縁層３の形成後、半導体層４を
形成せずに、一度放電を停止してガスの入替えを行なっ
たり、成膜真空槽を変えたりした後、半導体層４を形成
する製造方法もある。
続的にゲート絶縁層３および半導体層４を形成する製造
方法以外にも、ゲート絶縁層３の形成後、半導体層４を
形成せずに、一度放電を停止してガスの入替えを行なっ
たり、成膜真空槽を変えたりした後、半導体層４を形成
する製造方法もある。
【００１０】ところで、このａ−ＳｉＴＦＴでは、実際
には半導体層４のバルクの性質よりも、むしろ、電子が
走行するチャネル部であるゲート絶縁層３との界面の性
質がトランジスタ特性を大きく左右する。
には半導体層４のバルクの性質よりも、むしろ、電子が
走行するチャネル部であるゲート絶縁層３との界面の性
質がトランジスタ特性を大きく左右する。
【００１１】しかし、前記公報のように、同一真空槽内
で連続的にゲート絶縁層３と半導体層４を形成するよう
な製造方法においては、連続して成膜を行なっているた
め、ゲート絶縁層３の成膜から半導体層４の成膜に切り
替える際、ゲート絶縁層３の原料ガスを止めても真空槽
内に残留し、この残留ガスが半導体層４にとっては不純
物となり、半導体層４の特性の劣化をもたらし、ａ−Ｓ
ｉＴＦＴの劣化に結び付くという問題がある。
で連続的にゲート絶縁層３と半導体層４を形成するよう
な製造方法においては、連続して成膜を行なっているた
め、ゲート絶縁層３の成膜から半導体層４の成膜に切り
替える際、ゲート絶縁層３の原料ガスを止めても真空槽
内に残留し、この残留ガスが半導体層４にとっては不純
物となり、半導体層４の特性の劣化をもたらし、ａ−Ｓ
ｉＴＦＴの劣化に結び付くという問題がある。
【００１２】また、ゲート絶縁層３の形成後、一度放電
を停止したり、または真空槽を変えたりするような製造
方法では、連続に成膜を続けていた場合には化学的に活
性であったゲート絶縁層３の成長膜表面も、成膜を停止
することにより表面活性度が低下してしまうため、成膜
が停止されたときのゲート絶縁層３の表面は、成膜中の
ゲート絶縁層３の表面と比較して膜の表面の活性度が低
く、従って、一度成膜を中断すると、新たに半導体層４
の成膜を再開する際に、ゲート絶縁層３の表面がプラズ
マから降り注ぐ分解生成物に対して結合の自由度が少な
く、界面において界面準位、欠陥等を生成しやすくなる
という問題がある。
を停止したり、または真空槽を変えたりするような製造
方法では、連続に成膜を続けていた場合には化学的に活
性であったゲート絶縁層３の成長膜表面も、成膜を停止
することにより表面活性度が低下してしまうため、成膜
が停止されたときのゲート絶縁層３の表面は、成膜中の
ゲート絶縁層３の表面と比較して膜の表面の活性度が低
く、従って、一度成膜を中断すると、新たに半導体層４
の成膜を再開する際に、ゲート絶縁層３の表面がプラズ
マから降り注ぐ分解生成物に対して結合の自由度が少な
く、界面において界面準位、欠陥等を生成しやすくなる
という問題がある。
【００１３】このように、ゲート絶縁層３と半導体層４
との界面における界面準位等はＴＦＴの動作特性に対し
て不安定要素を生じさせるものであり、この製造方法で
はこれら不安定要素を多く生じさせてしまうという問題
がある。
との界面における界面準位等はＴＦＴの動作特性に対し
て不安定要素を生じさせるものであり、この製造方法で
はこれら不安定要素を多く生じさせてしまうという問題
がある。
【００１４】次に、図３はａ−ＳｉＴＦＴの第２例構造
を示し、基板１上に、ゲート電極２、ゲート絶縁層３、
ａ−Ｓｉの半導体層４、エッチングストッパ絶縁層11、
オーミックコンタクト層５、表示画素電極12、ソース電
極６およびドレイン電極７、無機保護膜13、液晶配向膜
14を形成している。
を示し、基板１上に、ゲート電極２、ゲート絶縁層３、
ａ−Ｓｉの半導体層４、エッチングストッパ絶縁層11、
オーミックコンタクト層５、表示画素電極12、ソース電
極６およびドレイン電極７、無機保護膜13、液晶配向膜
14を形成している。
【００１５】このａ−ＳｉＴＦＴの製造方法は、基板１
上に、ゲート線と一体のゲート電極２を形成し、ゲート
電極２上に例えば窒化シリコン（ＳｉＮｘ）からなるゲ
ート絶縁層３を形成し、ゲート絶縁層３上に活性層であ
るａ−Ｓｉの半導体層４を形成し、半導体層４上にＳｉ
Ｎｘからなるエッチングストッパ絶縁層11を形成し、低
抵抗半導体層例えばｎ型ａ−Ｓｉからなるオーミックコ
ンタクト層５を形成し、例えばＩＴＯ（Iudium Tin Oxi
de）からなる表示画素電極12を所定のパターンに形成す
る。
上に、ゲート線と一体のゲート電極２を形成し、ゲート
電極２上に例えば窒化シリコン（ＳｉＮｘ）からなるゲ
ート絶縁層３を形成し、ゲート絶縁層３上に活性層であ
るａ−Ｓｉの半導体層４を形成し、半導体層４上にＳｉ
Ｎｘからなるエッチングストッパ絶縁層11を形成し、低
抵抗半導体層例えばｎ型ａ−Ｓｉからなるオーミックコ
ンタクト層５を形成し、例えばＩＴＯ（Iudium Tin Oxi
de）からなる表示画素電極12を所定のパターンに形成す
る。
【００１６】この後、データ線と一体のドレイン電極７
やソース電極６を形成し、ドレイン電極７とソース電極
６の間のオーミックコンタクト層５をエッチング除去す
る。表示画素電極12を除く部分にＳｉＮｘからなる無機
保護膜13を形成し、表示画素電極12および無機保護膜13
上に液晶配向膜14を形成し、ＴＦＴアレイの主要部を形
成する。
やソース電極６を形成し、ドレイン電極７とソース電極
６の間のオーミックコンタクト層５をエッチング除去す
る。表示画素電極12を除く部分にＳｉＮｘからなる無機
保護膜13を形成し、表示画素電極12および無機保護膜13
上に液晶配向膜14を形成し、ＴＦＴアレイの主要部を形
成する。
【００１７】ところで、このａ−ＳｉＴＦＴでは、前述
のようにａ−Ｓｉバルクの性質よりも、むしろ、電子が
走行するチャネル部であるゲート絶縁層３との界面の性
質が特性を大きく左右する。さらには、ａ−ＳｉＴＦＴ
では通常半導体層４が電子のスクリーニング長よりも短
いため、前記の半導体層４とゲート絶縁層３との界面の
みならず、前記チャネルと反対側の界面、つまり半導体
層４とエッチングストッパ絶縁層11との界面の性質もト
ランジスタ特性に大きな影響を与える。
のようにａ−Ｓｉバルクの性質よりも、むしろ、電子が
走行するチャネル部であるゲート絶縁層３との界面の性
質が特性を大きく左右する。さらには、ａ−ＳｉＴＦＴ
では通常半導体層４が電子のスクリーニング長よりも短
いため、前記の半導体層４とゲート絶縁層３との界面の
みならず、前記チャネルと反対側の界面、つまり半導体
層４とエッチングストッパ絶縁層11との界面の性質もト
ランジスタ特性に大きな影響を与える。
【００１８】従来のａ−ＳｉＴＦＴの製造方法では、基
板上１にタンタル等の金属をスパッタリングあるいは真
空蒸着等により堆積後、パターニングし、ゲート電極
２、ゲート絶縁層３、半導体層４、エッチチングストッ
パ絶縁層11を、プラズマＣＶＤ法等により形成してい
る。
板上１にタンタル等の金属をスパッタリングあるいは真
空蒸着等により堆積後、パターニングし、ゲート電極
２、ゲート絶縁層３、半導体層４、エッチチングストッ
パ絶縁層11を、プラズマＣＶＤ法等により形成してい
る。
【００１９】そして、半導体層４の形成後のエッチング
ストッパ絶縁層11を形成する際、一般には半導体層４と
エッチングストッパ絶縁層11の成膜温度が異なるととも
に使用するガスの種類も異なるため、半導体層４の形成
後、温度が変化する間やガスが入れ代わる間は、成膜を
停止し同一真空槽内にて待機するか、あるいは成膜を停
止してエッチングストッパ絶縁層11の成膜用真空槽に基
板１を移動させている。
ストッパ絶縁層11を形成する際、一般には半導体層４と
エッチングストッパ絶縁層11の成膜温度が異なるととも
に使用するガスの種類も異なるため、半導体層４の形成
後、温度が変化する間やガスが入れ代わる間は、成膜を
停止し同一真空槽内にて待機するか、あるいは成膜を停
止してエッチングストッパ絶縁層11の成膜用真空槽に基
板１を移動させている。
【００２０】しかし、この製造方法においては、半導体
層４とエッチングストッパ絶縁層11との形成が、プラズ
マの放電を切り成膜を停止するため不連続になり、連続
的に成膜を続けていた場合には化学的に活性であった半
導体層４の成長膜表面も、成膜を停止することにより安
定化してしまう。そのため、成膜が停止されたときの半
導体層４の成長表面は、成膜中の半導体層４の成長表面
と比較して、膜の表面の活性度が低くなり、新たにエッ
チングストッパ絶縁層11との成膜を再開する際に、半導
体層４の表面がプラズマから降り注ぐ分解生成物に対し
て結合の自由度が少なく、界面において界面準位、欠陥
等を生成しやすくなるという問題がある。
層４とエッチングストッパ絶縁層11との形成が、プラズ
マの放電を切り成膜を停止するため不連続になり、連続
的に成膜を続けていた場合には化学的に活性であった半
導体層４の成長膜表面も、成膜を停止することにより安
定化してしまう。そのため、成膜が停止されたときの半
導体層４の成長表面は、成膜中の半導体層４の成長表面
と比較して、膜の表面の活性度が低くなり、新たにエッ
チングストッパ絶縁層11との成膜を再開する際に、半導
体層４の表面がプラズマから降り注ぐ分解生成物に対し
て結合の自由度が少なく、界面において界面準位、欠陥
等を生成しやすくなるという問題がある。
【００２１】さらに、この製造方法においては、半導体
層４とエッチングストッパ絶縁層11との形成が不連続に
行なわれるので、温度変化の待機中や、基板１の移動中
に、半導体層４とエッチングストッパ絶縁層11との界面
において、固定電荷の原因となる不純物の半導体層４へ
の表面への付着は避けられなくなる。
層４とエッチングストッパ絶縁層11との形成が不連続に
行なわれるので、温度変化の待機中や、基板１の移動中
に、半導体層４とエッチングストッパ絶縁層11との界面
において、固定電荷の原因となる不純物の半導体層４へ
の表面への付着は避けられなくなる。
【００２２】このように、従来の製造方法では、半導体
層４とエッチングストッパ絶縁層11との界面における界
面準位、固定電荷、欠陥等を多く発生させるものであ
り、ＴＦＴの動作特性に対して不安定要素を生じさせて
しまうという問題がある。
層４とエッチングストッパ絶縁層11との界面における界
面準位、固定電荷、欠陥等を多く発生させるものであ
り、ＴＦＴの動作特性に対して不安定要素を生じさせて
しまうという問題がある。
【００２３】
【発明が解決しようとする課題】以上のように、第１例
構造のａ−ＳｉＴＦＴの形成に適用した従来の製造方法
において、同一真空槽内で連続的にゲート絶縁層と半導
体層を形成する方法においては、ゲート絶縁層の形成
後、不用な残留ガスのため半導体層の特性が損なわれる
問題があり、また、ゲート絶縁層の形成後、一度放電を
停止した後に半導体槽で半導体層を形成する方法におい
ては、不連続に形成するため、ゲート絶縁層の表面の化
学的活性度が低下し、ゲート絶縁層と半導体層との界面
に、界面準位、欠陥等を生成してしまい、ａ−ＳｉＴＦ
Ｔの動作特性を不安定なものにしてしまう。
構造のａ−ＳｉＴＦＴの形成に適用した従来の製造方法
において、同一真空槽内で連続的にゲート絶縁層と半導
体層を形成する方法においては、ゲート絶縁層の形成
後、不用な残留ガスのため半導体層の特性が損なわれる
問題があり、また、ゲート絶縁層の形成後、一度放電を
停止した後に半導体槽で半導体層を形成する方法におい
ては、不連続に形成するため、ゲート絶縁層の表面の化
学的活性度が低下し、ゲート絶縁層と半導体層との界面
に、界面準位、欠陥等を生成してしまい、ａ−ＳｉＴＦ
Ｔの動作特性を不安定なものにしてしまう。
【００２４】また、第２例構造のａ−ＳｉＴＦＴの形成
に適用した従来の製造方法において、半導体層とエッチ
ングストッパ絶縁層とを不連続に形成するため、半導体
層とエッチングストッパ絶縁層との界面に、界面準位、
固定電荷、欠陥等を生成してしまい、ａ−ＳｉＴＦＴの
動作特性を不安定なものにしてしまう。
に適用した従来の製造方法において、半導体層とエッチ
ングストッパ絶縁層とを不連続に形成するため、半導体
層とエッチングストッパ絶縁層との界面に、界面準位、
固定電荷、欠陥等を生成してしまい、ａ−ＳｉＴＦＴの
動作特性を不安定なものにしてしまう。
【００２５】そこで、本発明の第１の目的は、半導体層
の特性劣化を防止するとともに、ゲート絶縁層の表面の
化学的活性度の低下を防ぎ、ゲート絶縁層と半導体層と
の界面における界面準位、欠陥等の生成を低減させる。
の特性劣化を防止するとともに、ゲート絶縁層の表面の
化学的活性度の低下を防ぎ、ゲート絶縁層と半導体層と
の界面における界面準位、欠陥等の生成を低減させる。
【００２６】さらに、本発明の第２の目的は、半導体層
の表面への不純物の付着を防ぐとともに表面の化学的活
性度の低下を防ぎ、半導体層とエッチングストッパ絶縁
層との界面における界面準位、固定電荷、欠陥等の生成
を低減させる。
の表面への不純物の付着を防ぐとともに表面の化学的活
性度の低下を防ぎ、半導体層とエッチングストッパ絶縁
層との界面における界面準位、固定電荷、欠陥等の生成
を低減させる。
【００２７】
【課題を解決するための手段】請求項１の発明は、基板
上にゲート電極、ゲート絶縁層、半導体層およびソース
・ドレイン電極を形成する水素化アモルファスシリコン
薄膜トランジスタの製造方法において、前記ゲート絶縁
層と前記半導体層の形成を同一の真空槽内にて行なうに
際し、前記真空槽内にゲート絶縁層の原料ガスを導入し
て、プラズマＣＶＤ法によりゲート絶縁層を形成した
後、前記真空槽内に残留するゲート絶縁層の原料ガスの
影響がなくなるまでの間、ゲート絶縁層の表面を弱いプ
ラズマで処理し続け、前記真空槽内に残留するゲート絶
縁層の原料ガスの影響がなくなった後、前記真空槽内に
前記半導体層の原料ガスを導入して、プラズマＣＶＤ法
により半導体層を形成する。
上にゲート電極、ゲート絶縁層、半導体層およびソース
・ドレイン電極を形成する水素化アモルファスシリコン
薄膜トランジスタの製造方法において、前記ゲート絶縁
層と前記半導体層の形成を同一の真空槽内にて行なうに
際し、前記真空槽内にゲート絶縁層の原料ガスを導入し
て、プラズマＣＶＤ法によりゲート絶縁層を形成した
後、前記真空槽内に残留するゲート絶縁層の原料ガスの
影響がなくなるまでの間、ゲート絶縁層の表面を弱いプ
ラズマで処理し続け、前記真空槽内に残留するゲート絶
縁層の原料ガスの影響がなくなった後、前記真空槽内に
前記半導体層の原料ガスを導入して、プラズマＣＶＤ法
により半導体層を形成する。
【００２８】請求項２の発明は、基板上にゲート電極、
ゲート絶縁層、半導体層、エッチングストッパ絶縁層お
よびソース・ドレイン電極を形成する水素化アモルファ
スシリコン薄膜トランジスタの製造方法において、前記
半導体層とエッチングストッパ絶縁層の形成を同一の真
空槽内で行なうに際し、前記真空槽内に半導体層の原料
ガスを導入して、プラズマＣＶＤ法により半導体層を形
成した後、プラズマ放電を継続したまま、前記真空槽内
に前記エッチングストッパ絶縁層の原料ガスを導入し
て、プラズマＣＶＤ法によりエッチングストッパ絶縁層
を連続形成する。
ゲート絶縁層、半導体層、エッチングストッパ絶縁層お
よびソース・ドレイン電極を形成する水素化アモルファ
スシリコン薄膜トランジスタの製造方法において、前記
半導体層とエッチングストッパ絶縁層の形成を同一の真
空槽内で行なうに際し、前記真空槽内に半導体層の原料
ガスを導入して、プラズマＣＶＤ法により半導体層を形
成した後、プラズマ放電を継続したまま、前記真空槽内
に前記エッチングストッパ絶縁層の原料ガスを導入し
て、プラズマＣＶＤ法によりエッチングストッパ絶縁層
を連続形成する。
【００２９】
【作用】請求項１の発明では、ゲート絶縁層と半導体層
の形成を同一の真空槽内にて行なうに際し、ゲート絶縁
層の形成後、真空槽内に残留するゲート絶縁層の原料ガ
スの影響がなくなった後に、半導体層を形成することに
より、半導体層の特性劣化を防止する。また、ゲート絶
縁層の形成に続いて半導体層を形成する際、真空槽内に
残留するゲート絶縁層の原料ガスの影響がなくなるまで
の間、ゲート絶縁層の表面を荒らさないような弱いプラ
ズマによりゲート絶縁層の表面を処理し続けることによ
り、ゲート絶縁層の表面を常に化学的に活性な状態に保
ち、ゲート絶縁層と半導体層との界面における界面準位
や欠陥等の生成を低減する。
の形成を同一の真空槽内にて行なうに際し、ゲート絶縁
層の形成後、真空槽内に残留するゲート絶縁層の原料ガ
スの影響がなくなった後に、半導体層を形成することに
より、半導体層の特性劣化を防止する。また、ゲート絶
縁層の形成に続いて半導体層を形成する際、真空槽内に
残留するゲート絶縁層の原料ガスの影響がなくなるまで
の間、ゲート絶縁層の表面を荒らさないような弱いプラ
ズマによりゲート絶縁層の表面を処理し続けることによ
り、ゲート絶縁層の表面を常に化学的に活性な状態に保
ち、ゲート絶縁層と半導体層との界面における界面準位
や欠陥等の生成を低減する。
【００３０】請求項２の発明では、半導体層とエッチン
グストッパ絶縁層の形成を同一の真空槽内で行なうこと
により、真空槽から基板を移動させず、半導体層の表面
への不純物の付着を低減する。また、半導体層とエッチ
ングストッパ絶縁層の形成を同一の真空槽内で行なうに
際し、半導体層の形成後、プラズマ放電を継続したま
ま、導入ガスの種類の切り替えを行なって、エッチング
ストッパ絶縁層を連続的に形成することにより、半導体
層の成長膜表面を常に化学的に活性な状態に保ち、半導
体層とエッチングストッパ絶縁層との界面における界面
準位や欠陥等の生成を低減する。
グストッパ絶縁層の形成を同一の真空槽内で行なうこと
により、真空槽から基板を移動させず、半導体層の表面
への不純物の付着を低減する。また、半導体層とエッチ
ングストッパ絶縁層の形成を同一の真空槽内で行なうに
際し、半導体層の形成後、プラズマ放電を継続したま
ま、導入ガスの種類の切り替えを行なって、エッチング
ストッパ絶縁層を連続的に形成することにより、半導体
層の成長膜表面を常に化学的に活性な状態に保ち、半導
体層とエッチングストッパ絶縁層との界面における界面
準位や欠陥等の生成を低減する。
【００３１】
【実施例】以下、本発明の製造方法の一実施例を、図１
および図２に示すａ−ＳｉＴＦＴの第１例構造を参照し
て説明する。
および図２に示すａ−ＳｉＴＦＴの第１例構造を参照し
て説明する。
【００３２】図１はａ−ＳｉＴＦＴの構造を示し、図２
はａ−ＳｉＴＦＴの形成工程を示し、ガラスあるいはプ
ラスチックからなる透明絶縁基板１上に、ゲート電極
２、ゲート絶縁層３、ａ−Ｓｉの半導体層４、オーミッ
クコンタクト層５、ソース電極６およびドレイン電極７
を形成している。
はａ−ＳｉＴＦＴの形成工程を示し、ガラスあるいはプ
ラスチックからなる透明絶縁基板１上に、ゲート電極
２、ゲート絶縁層３、ａ−Ｓｉの半導体層４、オーミッ
クコンタクト層５、ソース電極６およびドレイン電極７
を形成している。
【００３３】ゲート線と一体のゲート電極２を形成した
基板１を、真空槽内に設置し、真空槽内を十分に真空排
気した後、ヒータパネルにより約３００℃に加熱する。
基板１を、真空槽内に設置し、真空槽内を十分に真空排
気した後、ヒータパネルにより約３００℃に加熱する。
【００３４】ボンベから真空槽内に、ゲート絶縁層３の
原料ガスであるシラン（ＳｉＨ4 ）を１５sccm、アンモ
ニア（ＮＨ3 ）を６０sccm、窒素（Ｎ2 ）を３００sccm
それぞれ導入し、圧力を０．６Torrに調整し、高周波発
振器により電力密度０．１５Ｗ／cm2 を投入し、ゲート
電極２上に窒化シリコン（ＳｉＮｘ）からなるゲート絶
縁層３を約３５００オングストロームの膜厚に積層する
（図２(a) ）。
原料ガスであるシラン（ＳｉＨ4 ）を１５sccm、アンモ
ニア（ＮＨ3 ）を６０sccm、窒素（Ｎ2 ）を３００sccm
それぞれ導入し、圧力を０．６Torrに調整し、高周波発
振器により電力密度０．１５Ｗ／cm2 を投入し、ゲート
電極２上に窒化シリコン（ＳｉＮｘ）からなるゲート絶
縁層３を約３５００オングストロームの膜厚に積層する
（図２(a) ）。
【００３５】ゲート絶縁層３の積層終了直前に、ボンベ
から真空槽内に水素（Ｈ2 ）を１６０sccm導入し、それ
とともにＳｉＨ4 、ＮＨ3 およびＮ2 の導入を停止し、
圧力を０．５Torrに調整し、電力密度を０．０４Ｗ／cm
2 に調整する。
から真空槽内に水素（Ｈ2 ）を１６０sccm導入し、それ
とともにＳｉＨ4 、ＮＨ3 およびＮ2 の導入を停止し、
圧力を０．５Torrに調整し、電力密度を０．０４Ｗ／cm
2 に調整する。
【００３６】そして、真空槽内に残留するゲート絶縁層
３の原料ガス（この場合はＮＨ3 およびＮ2 ）が半導体
層４の形成に影響がなくなるまでの間、極弱い水素プラ
ズマの放電を続けてゲート絶縁層３の表面を処理し続け
る。そのため、ゲート絶縁層３の表面が化学的に活性な
状態が保たれ、界面準位や欠陥の生成が低減される。
３の原料ガス（この場合はＮＨ3 およびＮ2 ）が半導体
層４の形成に影響がなくなるまでの間、極弱い水素プラ
ズマの放電を続けてゲート絶縁層３の表面を処理し続け
る。そのため、ゲート絶縁層３の表面が化学的に活性な
状態が保たれ、界面準位や欠陥の生成が低減される。
【００３７】残留ガスの影響がなくなる約１０分後に、
圧力は０．５Torr、電力密度は０．４Ｗ／cm2 のまま、
ＳｉＨ4 を４０sccm導入し、ゲート絶縁層３上に半導体
層４を約３０００オングストロームの膜厚に連続的に積
層する（図２(b) ）。
圧力は０．５Torr、電力密度は０．４Ｗ／cm2 のまま、
ＳｉＨ4 を４０sccm導入し、ゲート絶縁層３上に半導体
層４を約３０００オングストロームの膜厚に連続的に積
層する（図２(b) ）。
【００３８】半導体層４の積層後、新たに真空槽内にホ
スフィン（ＰＨ3 ）を２０sccm導入し、低抵抗半導体層
のｎ形ａ−Ｓｉ層のオーミックコンタクト層５を約５０
０オングストロームの膜厚に積層する（図２(c) ）。
スフィン（ＰＨ3 ）を２０sccm導入し、低抵抗半導体層
のｎ形ａ−Ｓｉ層のオーミックコンタクト層５を約５０
０オングストロームの膜厚に積層する（図２(c) ）。
【００３９】そして、基板１を真空槽外に取出し、半導
体層４およびオーミックコンタクト層５を所定のパタ−
ンに加工する（図２(d) ）。
体層４およびオーミックコンタクト層５を所定のパタ−
ンに加工する（図２(d) ）。
【００４０】その後、基板１をスパッタ装置あるいは真
空蒸着装置内に設置し、金属膜を積層した後、装置内よ
り基板１を取出し、この金属膜を所定のパターンに加工
し、ソース電極６およびドレイン電極７を形成する（図
２(e) ）。
空蒸着装置内に設置し、金属膜を積層した後、装置内よ
り基板１を取出し、この金属膜を所定のパターンに加工
し、ソース電極６およびドレイン電極７を形成する（図
２(e) ）。
【００４１】さらに、ソース電極６およびドレイン電極
７をマスクに不用部のオーミックコンタクト層５をエッ
チングにより除去し、ａ−ＳｉＴＦＴの主要部を形成す
る（図２(f) ）。
７をマスクに不用部のオーミックコンタクト層５をエッ
チングにより除去し、ａ−ＳｉＴＦＴの主要部を形成す
る（図２(f) ）。
【００４２】以上のようにして形成されたａ−ＳｉＴＦ
Ｔは、ゲート絶縁層３の原料ガスによる半導体層４の特
性劣化が防止され、かつ、ゲート絶縁層３の原料ガスの
影響がなくなるまで待つ間も、ゲート絶縁層３の表面が
常に化学的に活性な状態に保たれ、ゲート絶縁層３と半
導体層４との界面における界面準位、欠陥等の生成が低
減されるため、動作特性および動作安定性が向上する。
Ｔは、ゲート絶縁層３の原料ガスによる半導体層４の特
性劣化が防止され、かつ、ゲート絶縁層３の原料ガスの
影響がなくなるまで待つ間も、ゲート絶縁層３の表面が
常に化学的に活性な状態に保たれ、ゲート絶縁層３と半
導体層４との界面における界面準位、欠陥等の生成が低
減されるため、動作特性および動作安定性が向上する。
【００４３】次に、このようにして形成されたａ−Ｓｉ
ＴＦＴについて、ＢＴＳ試験（１００００秒間、温度８
０℃でゲート電極に±１５Ｖ印加した後、ＴＦＴ特性の
変化を検査する）を行なった結果を表１に示す。なお、
表１には、スレッシュホールド電圧（Ｖｔｈ）およびＢ
ＴＳ試験後のＶｔｈのシフト量を示している。また、比
較のために、従来のように、ゲート絶縁層３の形成後、
一度放電を停止し、導入するガスの種類、流量、圧力調
整をし、さらに投入パワーの調整、基板温度調整をした
後、再度放電を開始し、半導体層４を形成したａ−Ｓｉ
ＴＦＴのＢＴＳ試験の結果も合わせて示している。
ＴＦＴについて、ＢＴＳ試験（１００００秒間、温度８
０℃でゲート電極に±１５Ｖ印加した後、ＴＦＴ特性の
変化を検査する）を行なった結果を表１に示す。なお、
表１には、スレッシュホールド電圧（Ｖｔｈ）およびＢ
ＴＳ試験後のＶｔｈのシフト量を示している。また、比
較のために、従来のように、ゲート絶縁層３の形成後、
一度放電を停止し、導入するガスの種類、流量、圧力調
整をし、さらに投入パワーの調整、基板温度調整をした
後、再度放電を開始し、半導体層４を形成したａ−Ｓｉ
ＴＦＴのＢＴＳ試験の結果も合わせて示している。
【００４４】
【表１】 表１から見られるように、本実施例による製造方法によ
るａ−ＳｉＴＦＴのＶｔｈは、従来の製造方法の場合と
比較して小さい値を示す。さらに、ＢＴＳ試験後のＶｔ
ｈのシフト量も、本実施例による製造方法によるａ−Ｓ
ｉＴＦＴの方が、従来の製造方法の場合と比較して小さ
くなっている。このように、本実施例の製造方法による
ａ−ＳｉＴＦＴは、従来の製造方法によるａ−ＳｉＴＦ
Ｔと比較して、動作特性の安定性が優れているという結
果が得られている。
るａ−ＳｉＴＦＴのＶｔｈは、従来の製造方法の場合と
比較して小さい値を示す。さらに、ＢＴＳ試験後のＶｔ
ｈのシフト量も、本実施例による製造方法によるａ−Ｓ
ｉＴＦＴの方が、従来の製造方法の場合と比較して小さ
くなっている。このように、本実施例の製造方法による
ａ−ＳｉＴＦＴは、従来の製造方法によるａ−ＳｉＴＦ
Ｔと比較して、動作特性の安定性が優れているという結
果が得られている。
【００４５】なお、本実施例においてはゲート絶縁層３
にＳｉＮｘを用いたが、このゲート絶縁層３は他の絶縁
層でもよく、ゲート絶縁層３と半導体層４との成膜温度
は等しくなくても構わない。
にＳｉＮｘを用いたが、このゲート絶縁層３は他の絶縁
層でもよく、ゲート絶縁層３と半導体層４との成膜温度
は等しくなくても構わない。
【００４６】また、前記のような製造方法は、前記ａ−
ＳｉＴＦＴの一例の構造に限らず、他の構造のａ−Ｓｉ
ＴＦＴにも適用できる。
ＳｉＴＦＴの一例の構造に限らず、他の構造のａ−Ｓｉ
ＴＦＴにも適用できる。
【００４７】次に、本発明の製造方法の他の実施例を、
図３および図４に示すａ−ＳｉＴＦＴの第２例構造を参
照して説明する。
図３および図４に示すａ−ＳｉＴＦＴの第２例構造を参
照して説明する。
【００４８】図３はａ−ＳｉＴＦＴの構造を示し、図４
はａ−ＳｉＴＦＴの形成工程を示し、ガラスあるいはプ
ラスチックからなる透明絶縁基板１上に、ゲート電極
２、ゲート絶縁層３、ａ−Ｓｉの半導体層４、エッチン
グストッパ絶縁層11、オーミックコンタクト層５、表示
画素電極12、ソース電極６およびドレイン電極７、無機
保護膜13、液晶配向膜14を形成している。
はａ−ＳｉＴＦＴの形成工程を示し、ガラスあるいはプ
ラスチックからなる透明絶縁基板１上に、ゲート電極
２、ゲート絶縁層３、ａ−Ｓｉの半導体層４、エッチン
グストッパ絶縁層11、オーミックコンタクト層５、表示
画素電極12、ソース電極６およびドレイン電極７、無機
保護膜13、液晶配向膜14を形成している。
【００４９】ゲート線と一体のゲート電極２およびゲー
ト絶縁層３を形成した基板１を、真空槽内に設置し、真
空槽内を十分に高真空排気した後、ヒータパネルにより
約３００℃に加熱する（図４(a) ）。
ト絶縁層３を形成した基板１を、真空槽内に設置し、真
空槽内を十分に高真空排気した後、ヒータパネルにより
約３００℃に加熱する（図４(a) ）。
【００５０】ボンベから真空槽内に、ＳｉＨ4 を４０sc
cm、Ｈ2 を１６０sccmそれぞれ導入し、圧力を０．５To
rrに調整し、高周波発振器より電力密度０．０４Ｗ／cm
2 のを投入し、ゲート絶縁層３上にａ−Ｓｉの半導体層
４を約５００オングストロームの膜厚に積層する（図４
(b) ）。
cm、Ｈ2 を１６０sccmそれぞれ導入し、圧力を０．５To
rrに調整し、高周波発振器より電力密度０．０４Ｗ／cm
2 のを投入し、ゲート絶縁層３上にａ−Ｓｉの半導体層
４を約５００オングストロームの膜厚に積層する（図４
(b) ）。
【００５１】半導体層４の積層後、Ｈ2 の導入を停止す
るとともに、ＳｉＨ4 の流量を１５sccmに変え、他のボ
ンベからＮＨ3 を５０sccm、Ｎ2 を２００sccmそれぞれ
導入する。この真空槽内への導入ガスの入れ替えの間、
極弱い水素プラズマにて半導体層４の成長表面を処理し
続け、成長表面の化学的活性度の低下を防ぎ、かつ成長
表面への不純物の付着を防ぐ。
るとともに、ＳｉＨ4 の流量を１５sccmに変え、他のボ
ンベからＮＨ3 を５０sccm、Ｎ2 を２００sccmそれぞれ
導入する。この真空槽内への導入ガスの入れ替えの間、
極弱い水素プラズマにて半導体層４の成長表面を処理し
続け、成長表面の化学的活性度の低下を防ぎ、かつ成長
表面への不純物の付着を防ぐ。
【００５２】そして、半導体層４とエッチングストッパ
絶縁層11との成膜温度が等しい場合は、導入ガスの入れ
替え完了後、高周波発振器より電力密度０．３Ｗ／cm2
を投入し、エッチングストッパ絶縁層11を連続的に形成
する（図４(b) ）。
絶縁層11との成膜温度が等しい場合は、導入ガスの入れ
替え完了後、高周波発振器より電力密度０．３Ｗ／cm2
を投入し、エッチングストッパ絶縁層11を連続的に形成
する（図４(b) ）。
【００５３】この後、基板１を真空槽外に取出し、エッ
チングストッパ絶縁層11を所定のパターンに形成する。
チングストッパ絶縁層11を所定のパターンに形成する。
【００５４】そして、エッチングストッパ絶縁層11まで
形成した基板１を、真空槽内に設置し、真空槽内を十分
に真空排気した後、基板温度が約２７０℃になるように
加熱する。真空槽内に、ＳｉＨ4 を５sccm、ＰＨ3 を１
８０sccm、Ｈ2 を２０sccm導入し、電力密度０．１４Ｗ
／cm2 の電力を投入し、低抵抗半導体層のｎ形ａ−Ｓｉ
からなるオーミックコンタクト層５を約５００オングス
トロームの膜厚に積層する（図４(c) ）。
形成した基板１を、真空槽内に設置し、真空槽内を十分
に真空排気した後、基板温度が約２７０℃になるように
加熱する。真空槽内に、ＳｉＨ4 を５sccm、ＰＨ3 を１
８０sccm、Ｈ2 を２０sccm導入し、電力密度０．１４Ｗ
／cm2 の電力を投入し、低抵抗半導体層のｎ形ａ−Ｓｉ
からなるオーミックコンタクト層５を約５００オングス
トロームの膜厚に積層する（図４(c) ）。
【００５５】その後、基板１を真空槽外に取出し、半導
体層４およびオーミックコンタクト層５を所定のパター
ンに加工する（図４(d) ）。
体層４およびオーミックコンタクト層５を所定のパター
ンに加工する（図４(d) ）。
【００５６】その後、基板１をスパッタ装置あるいは真
空蒸着装置内に設置し、金属膜を積層した後、装置内よ
り基板１を取出し、この金属膜を所定のパターンに加工
し、ソース電極６およびドレイン電極７を形成する（図
４(e) ）。
空蒸着装置内に設置し、金属膜を積層した後、装置内よ
り基板１を取出し、この金属膜を所定のパターンに加工
し、ソース電極６およびドレイン電極７を形成する（図
４(e) ）。
【００５７】さらに、ソース電極６、ドレイン電極７を
マスクに不用部のオーミックコンタクト層５をエッチン
グにより除去する（図４(f) ）。
マスクに不用部のオーミックコンタクト層５をエッチン
グにより除去する（図４(f) ）。
【００５８】なお、図３に示すように、オーミックコン
タクト層５の形成後、例えばＩＴＯ（Iudium Tin Oxid
e）からなる表示画素電極12を所定のパターンに形成
し、また、オーミックコンタクト層５をエッチング処理
後、表示画素電極12を除く部分にＳｉＮｘからなる無機
保護膜13を形成し、表示画素電極12および無機保護膜13
上に液晶配向膜14を形成し、ａ−ＳｉＴＦＴの主要部を
形成する。
タクト層５の形成後、例えばＩＴＯ（Iudium Tin Oxid
e）からなる表示画素電極12を所定のパターンに形成
し、また、オーミックコンタクト層５をエッチング処理
後、表示画素電極12を除く部分にＳｉＮｘからなる無機
保護膜13を形成し、表示画素電極12および無機保護膜13
上に液晶配向膜14を形成し、ａ−ＳｉＴＦＴの主要部を
形成する。
【００５９】また、前記半導体層４とエッチングストッ
パ絶縁層11との成膜温度が異なる場合は、半導体層４の
形成後、ＳｉＨ4 のみ導入を停止し、基板１の温度がエ
ッチングストッパ絶縁層11内の成膜温度に変化するま
で、極弱い水素プラズマにて半導体層４の成長表面を処
理し続け、成長表面の化学的活性度の低下を防ぎ、かつ
成長表面への不純物の付着を防ぐ。
パ絶縁層11との成膜温度が異なる場合は、半導体層４の
形成後、ＳｉＨ4 のみ導入を停止し、基板１の温度がエ
ッチングストッパ絶縁層11内の成膜温度に変化するま
で、極弱い水素プラズマにて半導体層４の成長表面を処
理し続け、成長表面の化学的活性度の低下を防ぎ、かつ
成長表面への不純物の付着を防ぐ。
【００６０】以上のようにして形成されたａ−ＳｉＴＦ
Ｔは、半導体層４の表面への不純物の付着が低減され、
かつ、半導体層４の成長膜表面が常に化学的に活性な状
態に保たれることにより、半導体層４とエッチングスト
ッパ絶縁層11との界面における界面準位、固定電荷、欠
陥等の生成が低減されるため、動作特性および動作安定
性が向上する。
Ｔは、半導体層４の表面への不純物の付着が低減され、
かつ、半導体層４の成長膜表面が常に化学的に活性な状
態に保たれることにより、半導体層４とエッチングスト
ッパ絶縁層11との界面における界面準位、固定電荷、欠
陥等の生成が低減されるため、動作特性および動作安定
性が向上する。
【００６１】そして、このようにして形成されたａ−Ｓ
ｉＴＦＴについて、ＢＴＳ試験を行なった結果を表２に
示す。なお、この表２には、スレッシュホールド電圧
（Ｖｔｈ）およびＢＴＳ試験後のＶｔｈのシフト量を示
している。また、比較のために、従来のように、半導体
層４の積層後、一度放電を停止した後、導入するガスの
種類、流量比、圧力調整し、さらに投入パワーの調整、
基板温度調整をした後、再度放電を開始し、エッチング
ストッパ絶縁層11を形成したａ−ＳｉＴＦＴのＢＴＳ試
験の結果も合わせて示している。
ｉＴＦＴについて、ＢＴＳ試験を行なった結果を表２に
示す。なお、この表２には、スレッシュホールド電圧
（Ｖｔｈ）およびＢＴＳ試験後のＶｔｈのシフト量を示
している。また、比較のために、従来のように、半導体
層４の積層後、一度放電を停止した後、導入するガスの
種類、流量比、圧力調整し、さらに投入パワーの調整、
基板温度調整をした後、再度放電を開始し、エッチング
ストッパ絶縁層11を形成したａ−ＳｉＴＦＴのＢＴＳ試
験の結果も合わせて示している。
【００６２】
【表２】 表２から見られるように、本実施例による製造方法によ
るａ−ＳｉＴＦＴのＶｔｈは、従来の製造方法の場合と
比較して小さい値を示す。さらに、ＢＴＳ試験後のＶｔ
ｈのシフト量も、本実施例による製造方法によるａ−Ｓ
ｉＴＦＴの方が、従来の製造方法の場合と比較して小さ
くなっている。このように、本実施例の製造方法による
ａ−ＳｉＴＦＴは、従来の製造方法によるａ−ＳｉＴＦ
Ｔと比較して、動作特性の安定性が優れているという結
果が得られている。
るａ−ＳｉＴＦＴのＶｔｈは、従来の製造方法の場合と
比較して小さい値を示す。さらに、ＢＴＳ試験後のＶｔ
ｈのシフト量も、本実施例による製造方法によるａ−Ｓ
ｉＴＦＴの方が、従来の製造方法の場合と比較して小さ
くなっている。このように、本実施例の製造方法による
ａ−ＳｉＴＦＴは、従来の製造方法によるａ−ＳｉＴＦ
Ｔと比較して、動作特性の安定性が優れているという結
果が得られている。
【００６３】
【発明の効果】請求項１の発明によれば、ゲート絶縁層
と半導体層の形成を同一の真空槽内にて行なうに際し、
ゲート絶縁層の形成後、真空槽内に残留するゲート絶縁
層の原料ガスの影響がなくなった後に、半導体層を形成
することにより、半導体層の特性劣化を防止することが
できる。また、ゲート絶縁層の形成に続いて半導体層を
形成する際、真空槽内に残留するゲート絶縁層の原料ガ
スの影響がなくなるまでの間、ゲート絶縁層の表面を荒
らさないような弱いプラズマによりゲート絶縁層の表面
を処理し続けることにより、ゲート絶縁層の表面を常に
化学的に活性な状態に保ち、ゲート絶縁層と半導体層と
の界面における界面準位、欠陥等の生成を低減すること
ができる。従って、水素化アモルファスシリコン薄膜ト
ランジスタの動作特性および動作安定性を向上させるこ
とができる。
と半導体層の形成を同一の真空槽内にて行なうに際し、
ゲート絶縁層の形成後、真空槽内に残留するゲート絶縁
層の原料ガスの影響がなくなった後に、半導体層を形成
することにより、半導体層の特性劣化を防止することが
できる。また、ゲート絶縁層の形成に続いて半導体層を
形成する際、真空槽内に残留するゲート絶縁層の原料ガ
スの影響がなくなるまでの間、ゲート絶縁層の表面を荒
らさないような弱いプラズマによりゲート絶縁層の表面
を処理し続けることにより、ゲート絶縁層の表面を常に
化学的に活性な状態に保ち、ゲート絶縁層と半導体層と
の界面における界面準位、欠陥等の生成を低減すること
ができる。従って、水素化アモルファスシリコン薄膜ト
ランジスタの動作特性および動作安定性を向上させるこ
とができる。
【００６４】請求項２の発明によれば、半導体層とエッ
チングストッパ絶縁層の形成を同一の真空槽内で行なう
ことにより、真空槽から基板を移動させず、半導体層の
表面への不純物の付着を低減することができる。また、
半導体層とエッチングストッパ絶縁層の形成を同一の真
空槽内で行なうに際し、半導体層の形成後、プラズマ放
電を継続したまま、導入ガスの種類の切り替えを行なっ
て、エッチングストッパ絶縁層を連続的に形成すること
により、半導体層の成長膜表面を常に化学的に活性な状
態に保ち、半導体層とエッチングストッパ絶縁層との界
面における界面準位や欠陥等の生成を低減することがで
きる。従って、水素化アモルファスシリコン薄膜トラン
ジスタの動作特性および動作安定性を向上させることが
できる。
チングストッパ絶縁層の形成を同一の真空槽内で行なう
ことにより、真空槽から基板を移動させず、半導体層の
表面への不純物の付着を低減することができる。また、
半導体層とエッチングストッパ絶縁層の形成を同一の真
空槽内で行なうに際し、半導体層の形成後、プラズマ放
電を継続したまま、導入ガスの種類の切り替えを行なっ
て、エッチングストッパ絶縁層を連続的に形成すること
により、半導体層の成長膜表面を常に化学的に活性な状
態に保ち、半導体層とエッチングストッパ絶縁層との界
面における界面準位や欠陥等の生成を低減することがで
きる。従って、水素化アモルファスシリコン薄膜トラン
ジスタの動作特性および動作安定性を向上させることが
できる。
【００６５】請求項２の発明によれば、半導体層とエッ
チングストッパ絶縁層の形成を、同一の真空槽内で、プ
ラズマ放電を継続したまま連続的に行なうことにより、
半導体層の表面への不純物の付着を低減することがで
き、かつ、半導体層の成長膜表面を常に化学的に活性な
状態に保ち、半導体層とエッチングストッパ絶縁層との
界面における界面準位や欠陥等の生成を低減することが
でき、従って、水素化アモルファスシリコン薄膜トラン
ジスタの動作特性および動作安定性を向上させることが
できる。
チングストッパ絶縁層の形成を、同一の真空槽内で、プ
ラズマ放電を継続したまま連続的に行なうことにより、
半導体層の表面への不純物の付着を低減することがで
き、かつ、半導体層の成長膜表面を常に化学的に活性な
状態に保ち、半導体層とエッチングストッパ絶縁層との
界面における界面準位や欠陥等の生成を低減することが
でき、従って、水素化アモルファスシリコン薄膜トラン
ジスタの動作特性および動作安定性を向上させることが
できる。
【図１】水素化アモルファスシリコン薄膜トランジスタ
の第１例構造を示す断面図である。
の第１例構造を示す断面図である。
【図２】同上例の形成工程を説明する断面図である。
【図３】水素化アモルファスシリコン薄膜トランジスタ
の第２例構造を示す断面図である。
の第２例構造を示す断面図である。
【図４】同上例の形成工程を説明する断面図である。
１ 基板 ２ ゲート電極 ３ ゲート絶縁層 ４ 半導体層 ６ ソース電極 ７ ドレイン電極 11 エッチングストッパ絶縁層
Claims (2)
- 【請求項１】 基板上にゲート電極、ゲート絶縁層、半
導体層およびソース・ドレイン電極を形成する水素化ア
モルファスシリコン薄膜トランジスタの製造方法におい
て、 前記ゲート絶縁層と前記半導体層の形成を同一の真空槽
内にて行なうに際し、 前記真空槽内にゲート絶縁層の原料ガスを導入して、プ
ラズマＣＶＤ法によりゲート絶縁層を形成した後、 前記真空槽内に残留するゲート絶縁層の原料ガスの影響
がなくなるまでの間、ゲート絶縁層の表面を弱いプラズ
マで処理し続け、 前記真空槽内に残留するゲート絶縁層の原料ガスの影響
がなくなった後、前記真空槽内に前記半導体層の原料ガ
スを導入して、プラズマＣＶＤ法により半導体層を形成
することを特徴とする水素化アモルファスシリコン薄膜
トランジスタの製造方法。 - 【請求項２】 基板上にゲート電極、ゲート絶縁層、半
導体層、エッチングストッパ絶縁層およびソース・ドレ
イン電極を形成する水素化アモルファスシリコン薄膜ト
ランジスタの製造方法において、 前記半導体層とエッチングストッパ絶縁層の形成を同一
の真空槽内で行なうに際し、 前記真空槽内に半導体層の原料ガスを導入して、プラズ
マＣＶＤ法により半導体層を形成した後、 プラズマ放電を継続したまま、前記真空槽内に前記エッ
チングストッパ絶縁層の原料ガスを導入して、プラズマ
ＣＶＤ法によりエッチングストッパ絶縁層を連続形成す
ることを特徴とする水素化アモルファスシリコン薄膜ト
ランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14042592A JP3204735B2 (ja) | 1992-06-01 | 1992-06-01 | 水素化アモルファスシリコン薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14042592A JP3204735B2 (ja) | 1992-06-01 | 1992-06-01 | 水素化アモルファスシリコン薄膜トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05335335A true JPH05335335A (ja) | 1993-12-17 |
| JP3204735B2 JP3204735B2 (ja) | 2001-09-04 |
Family
ID=15268397
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14042592A Expired - Fee Related JP3204735B2 (ja) | 1992-06-01 | 1992-06-01 | 水素化アモルファスシリコン薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3204735B2 (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07326589A (ja) * | 1993-12-28 | 1995-12-12 | Applied Materials Inc | 薄膜トランジスタ用シングルチャンバｃｖｄプロセス |
| US5843225A (en) * | 1993-02-03 | 1998-12-01 | Semiconductor Energy Laboratory Co., Ltd. | Process for fabricating semiconductor and process for fabricating semiconductor device |
| US5915174A (en) * | 1994-09-30 | 1999-06-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for producing the same |
| US5956579A (en) * | 1993-02-15 | 1999-09-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor, semiconductor device, and method for fabricating the same |
| US6610142B1 (en) * | 1993-02-03 | 2003-08-26 | Semiconductor Energy Laboratory Co., Ltd. | Process for fabricating semiconductor and process for fabricating semiconductor device |
| KR100577781B1 (ko) * | 1999-04-23 | 2006-05-10 | 비오이 하이디스 테크놀로지 주식회사 | 액정 표시 장치의 패시베이션막 제조방법 |
| US8148721B2 (en) | 2006-12-05 | 2012-04-03 | Canon Kabushiki Kaisha | Bottom gate type thin film transistor, method of manufacturing the same, and display apparatus |
| US8269908B2 (en) | 2007-12-19 | 2012-09-18 | Mitsubishi Electric Corporation | Thin-film transistor, method of manufacturing the same, and display device |
-
1992
- 1992-06-01 JP JP14042592A patent/JP3204735B2/ja not_active Expired - Fee Related
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5843225A (en) * | 1993-02-03 | 1998-12-01 | Semiconductor Energy Laboratory Co., Ltd. | Process for fabricating semiconductor and process for fabricating semiconductor device |
| US6610142B1 (en) * | 1993-02-03 | 2003-08-26 | Semiconductor Energy Laboratory Co., Ltd. | Process for fabricating semiconductor and process for fabricating semiconductor device |
| US5956579A (en) * | 1993-02-15 | 1999-09-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor, semiconductor device, and method for fabricating the same |
| JPH07326589A (ja) * | 1993-12-28 | 1995-12-12 | Applied Materials Inc | 薄膜トランジスタ用シングルチャンバｃｖｄプロセス |
| JP2007134706A (ja) * | 1993-12-28 | 2007-05-31 | Applied Materials Inc | 薄膜トランジスタ用シングルチャンバｃｖｄプロセス |
| US5915174A (en) * | 1994-09-30 | 1999-06-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for producing the same |
| US6316789B1 (en) | 1994-09-30 | 2001-11-13 | Semiconductor Energy Laboratory Co. Ltd. | Semiconductor device and method for producing the same |
| KR100577781B1 (ko) * | 1999-04-23 | 2006-05-10 | 비오이 하이디스 테크놀로지 주식회사 | 액정 표시 장치의 패시베이션막 제조방법 |
| US8148721B2 (en) | 2006-12-05 | 2012-04-03 | Canon Kabushiki Kaisha | Bottom gate type thin film transistor, method of manufacturing the same, and display apparatus |
| US9905699B2 (en) | 2006-12-05 | 2018-02-27 | Canon Kabushiki Kaisha | Thin film transistor, method of manufacturing the same, and display apparatus |
| US10714627B2 (en) | 2006-12-05 | 2020-07-14 | Canon Kabushiki Kaisha | Bottom gate type thin film transistor, method of manufacturing the same, and display apparatus |
| US8269908B2 (en) | 2007-12-19 | 2012-09-18 | Mitsubishi Electric Corporation | Thin-film transistor, method of manufacturing the same, and display device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3204735B2 (ja) | 2001-09-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100327086B1 (ko) | 박막 반도체 장치의 제조방법, 박막 반도체 장치,액정표시장치 및 전자기기 | |
| US6395652B2 (en) | Method of manufacturing thin film transistor | |
| US6124154A (en) | Fabrication process for thin film transistors in a display or electronic device | |
| US20080268176A1 (en) | Method of improving the uniformity of PECVD-deposited thin films | |
| US20090159884A1 (en) | Thin-film transistor, method of manufacturing the same, and display device | |
| JP3204735B2 (ja) | 水素化アモルファスシリコン薄膜トランジスタの製造方法 | |
| US5834796A (en) | Amorphous silicon thin film transistor and method of preparing same | |
| US20090200553A1 (en) | High temperature thin film transistor on soda lime glass | |
| US5808316A (en) | Microcrystal silicon thin film transistor | |
| JP3596188B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH0855804A (ja) | 半導体薄膜の製造方法 | |
| JP3452679B2 (ja) | 薄膜トランジスタの製造方法、薄膜トランジスタおよび液晶表示装置 | |
| JPH06181313A (ja) | 薄膜トランジスタとその製法 | |
| JP3874815B2 (ja) | 半導体装置の作製方法 | |
| JP4222232B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3707287B2 (ja) | 半導体装置の製造方法 | |
| JP4469465B2 (ja) | 半導体装置の製造方法 | |
| JPH05291220A (ja) | 半導体装置の製造方法 | |
| JP4214989B2 (ja) | 半導体装置の製造方法 | |
| US8673410B2 (en) | Adhesion layer for thin film transistors | |
| JPH07263342A (ja) | 半導体装置の製造方法 | |
| JPS62299084A (ja) | 薄膜トランジスタの製造方法 | |
| JPH07273336A (ja) | 薄膜トランジスタの製造方法 | |
| Quinn et al. | A multi process reactor for low temperature TFT fabrication | |
| JPH07183519A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |