JP2901434B2 - 直流安定化電源装置 - Google Patents
直流安定化電源装置Info
- Publication number
- JP2901434B2 JP2901434B2 JP4262060A JP26206092A JP2901434B2 JP 2901434 B2 JP2901434 B2 JP 2901434B2 JP 4262060 A JP4262060 A JP 4262060A JP 26206092 A JP26206092 A JP 26206092A JP 2901434 B2 JP2901434 B2 JP 2901434B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transistor
- output
- power supply
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
- G05F1/569—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection
- G05F1/573—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection with overcurrent detector
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Description
タを出力電圧の制御素子として用いた直流安定化電源装
置に関するものである。
は、一般に電源装置が用いられるが、例えば、入力電圧
を低下させて安定した出力電圧を得る、いわゆるドロッ
パ方式の直流安定化電源装置は、ノイズが小さく設計が
容易であるといった利点により一般によく用いられてい
る。このような直流安定化電源装置について以下に説明
する。
図19に示すように、入力端子INに印加される入力電
圧がある一定のレベルになると起動回路81が動作し、
基準電圧回路82が基準電圧を発生する。一方、出力端
子OUTに現れる出力電圧VO は、抵抗R81・R82によ
り分圧され、分圧により得られた電圧と上記の基準電圧
の差分が誤差増幅器83により増幅される。出力制御用
のNPN形のトランジスタTr81は、誤差増幅器83の
出力により駆動用のトランジスタTr82を介してベース
電流が制御され、出力電圧VO を安定化させる。この出
力電圧VO は、出力端子OUTに接続されるコンデンサ
C81で応答性が改善され、負荷84に印加される。
タTr81のコレクタ電流が増大すると、トランジスタT
r81のエミッタに接続された抵抗R83による電圧降下が
大きくなって、電流制限用のトランジスタTr83のベー
ス・エミッタ間の電圧が上昇する。これにより、トラン
ジスタTr83がONして、トランジスタTr82のベース
電流が制限され、さらにトランジスタTr81のベース電
流が制限される。この結果、トランジスタTr81のコレ
クタ電流が抑制され、過電流からトランジスタTr81が
保護される。
ように、出力制御用にPNP形のトランジスタTr84を
用いている。この直流安定化電源装置でも同様に、起動
回路81の動作により基準電圧回路82が基準電圧を発
生し、抵抗R81・R82により出力電圧が分圧され、分圧
された電圧と基準電圧の差分が誤差増幅器83で増幅さ
れる。すると、出力制御用のPNP形のトランジスタT
r84は、誤差増幅器83の出力により、駆動用のトラン
ジスタTr85を介してベース電流が制御され、出力電圧
VO を安定化させる。
タTr84のコレクタ電流が増大すると、トランジスタT
r85のコレクタ電流も増大するため、トランジスタTr
85のエミッタに直列に接続された抵抗R84の抵抗により
電流制限用のトランジスタTr86のベース・エミッタ間
の電圧が上昇する。これにより、トランジスタTr86が
ONして、トランジスタTr85のベース電流が制限さ
れ、さらにトランジスタTr84のベース電流が制限され
る。この結果、トランジスタTr84のコレクタ電流が抑
制され、過電流からトランジスタTr84が保護される。
直流安定化電源装置は、出力制御用にNPN形のトラン
ジスタTr81を用いているため、コレクタ・エミッタ間
の電圧降下が大きくなり、損失が大きく効率が低いとい
う短所があった。
は、出力電圧の制御用のトランジスタとしてPNP形の
トランジスタTr84を用いることにより、入力電圧と出
力電圧との電位差を小さくして低損失化を図っている
が、PNP形のトランジスタの性質により、次のような
問題点を有している。
形のトランジスタと同じチップサイズでNPN形のトラ
ンジスタと同程度の直流電流増幅率を得ることができな
い。このため、同じ定格のNPN形のトランジスタと同
様の直流電流増幅率を得ようとすれば、チップサイズが
大きくならざるを得ず安定化電源装置のコストアップを
招来していた。
流安定化電源装置には、構造上次のような欠点がある。
は、出力制御用のトランジスタを形成するトランジスタ
チップ91と、このトランジスタを制御するICチップ
92とが1チップ化された縦型の構造になっている。こ
のような直流安定化電源装置では、P形の基板93上に
N+ 埋込み層94が形成され、さらにP+ 埋込み層95
が形成されるなどによって構造が複雑になる。これに加
えて、PNP構造を設けるためにPウェル領域96が必
要になる。それゆえ、製造時においてウェハプロセスの
工程が多くなりチップのコストが高くなる。また、熱処
理の工程が増加することで分離拡散層97〜100が広
がり、チップ面積が大きくなる結果チップのコストが高
くなる。
は、出力制御用のトランジスタを形成するトランジスタ
チップ101と、このトランジスタを制御するICチッ
プ102とが1チップ化された横型の構造になってい
る。このような直流安定化電源装置では、N形のエピタ
キシャル層103に、エミッタ拡散層104、ベース拡
散層105およびコレクタ拡散層106が横方向に形成
されるためチップ面積が大きくなりチップのコストが高
くなる。なお、同図中のB、C、Eはそれぞれベース、
コレクタ、エミッタを表している。
のであって、NPN形のトランジスタを出力制御用の素
子として用いて低損失で動作する直流安定化電源装置を
提供することを目的としている。
装置は、上記の課題を解決するために、出力電圧を制御
するNPN形の出力制御トランジスタと、制御される電
圧を入力する入力端子とを備え、この出力制御トランジ
スタが出力電圧を一定電圧に制御するように出力電圧に
基づいて上記出力制御トランジスタのベース電流を制御
するようになされるとともに、集積化されてなる直流安
定化電源装置において、上記出力制御トランジスタのベ
ースに接続され、エミッタ電圧にベース・エミッタ間電
圧を加えた電圧以上の電圧を上記ベースに印加するよう
に電圧が印加される第1の制御端子が上記入力端子と個
別に設けられていることを特徴としている。
の課題を解決するために、出力電圧を制御するNPN形
の出力制御トランジスタと、制御される電圧を入力する
入力端子と、上記出力制御トランジスタが出力電圧を一
定電圧に制御するように出力電圧に基づいて上記出力制
御トランジスタのベース電流を制御する誤差増幅器とを
備えるとともに、集積化されてなる直流安定化電源装置
において、上記誤差増幅器の電源入力に接続され、上記
誤差増幅器がエミッタ電圧にベース・エミッタ間電圧を
加えた電圧以上の電圧を上記出力制御トランジスタのベ
ースに印加するように電圧が印加される第2の制御端子
が上記入力端子と個別に設けられ、上記出力制御トラン
ジスタにダーリントン接続されるとともに、コレクタが
上記第2の制御端子に接続されているNPN形のトラン
ジスタが設けられていることを特徴としている。
は、上記の課題を解決するために、出力電圧を制御する
NPN形の出力制御トランジスタと、制御される電圧を
入力する入力端子と、上記出力制御トランジスタが出力
電圧を一定電圧に制御するように出力電圧に基づいて上
記出力制御トランジスタのベース電流を制御する誤差増
幅器とを備えるとともに、集積化されてなる直流安定化
電源装置において、上記誤差増幅器の電源入力に接続さ
れ、上記誤差増幅器がエミッタ電圧にベース・エミッタ
間電圧を加えた電圧以上の電圧を上記出力制御トランジ
スタのベースに印加するように電圧が印加される第2の
制御端子が上記入力端子と個別に設けられ、上記出力制
御トランジスタにダーリントン接続されるとともに、エ
ミッタが上記第2の制御端子に接続されているPNP形
のトランジスタが設けられていることを特徴としてい
る。
は、第1の制御端子および第2の制御端子からの流入電
流を制限する電流制限手段が設けられている。
1の制御端子および第2の制御端子は、以下の特徴を備
えている。
ようになされている。
れている。
接して設けられることにより、入力端子と接続されうる
ようになされている。
ON/OFF回路が接続されうるようになされている。
は、第1の制御端子に上記の電圧が印加されると、出力
制御トランジスタのエミッタ電圧にベース・エミッタ間
電圧を加えた電圧以上の電圧が印加され、出力制御トラ
ンジスタがONする。これにより、出力制御トランジス
タを動作させるために、入力電圧を利用しなくてもよく
なり、入力電圧と出力電圧との電位差を大きくする必要
がなくなる。
タを用いて直流安定化電源装置の低損失化を容易に図る
ことができる。しかも、出力制御トランジスタがNPN
形であるため、直流安定化電源装置を安価に製造するこ
とができる。
の制御端子に上記の電圧が印加されると、誤差増幅器に
より、出力制御トランジスタのエミッタ電圧にベース・
エミッタ間電圧を加えた電圧以上の電圧が印加され、出
力制御トランジスタがONする。この直流安定化電源装
置も上記の直流安定化電源装置と同様に、入力電圧と出
力電圧との電位差を大きくする必要がなくなるので、安
価に低損失化を図ることが可能になる。
御トランジスタにNPN形のトランジスタがダーリント
ン接続されている構造を備えているので、大きい出力電
流を供給する直流安定化電源装置も低損失化を図ること
ができる。
は、上記の直流安定化電源装置と同様に、第2の制御端
子に上記の電圧が印加されると、誤差増幅器により、出
力制御トランジスタのエミッタ電圧にベース・エミッタ
間電圧を加えた電圧以上の電圧が印加され、出力制御ト
ランジスタがONする。それゆえ、入力電圧と出力電圧
との電位差を大きくする必要がなくなるので、安価に低
損失化を図ることが可能になる。また、この直流安定化
電源装置は、出力制御トランジスタにPNP形のトラン
ジスタがダーリントン接続されている構造を備えている
ので、大きい出力電流を供給する直流安定化電源装置も
低損失化を図ることができる。
電流制限手段を備えることにより、各制御端子から流入
する電流が過大になっても流入電流制限手段により制限
されるので、電力消費を抑制することができる。
前記の(1)ないし(4)の特徴を備えることにより、
次の各利点を有するようになる。
子の耐圧が他の端子の耐圧より高くなるようになされて
いるので、他の端子の耐圧を高めることなく、各制御端
子に入力電圧より高い電圧を印加することができ、入力
電圧以外の電圧による出力制御トランジスタの駆動が可
能になる。
るようになされておれば、各制御端子と入力端子と接続
することにより、入力電圧を出力制御用トランジスタの
駆動に利用することができる。このため、直流安定化電
源装置は、NPN形の出力制御トランジスタを用いた従
来の直流安定化電源装置と同様の機能を有するようにな
り、汎用性を高めることができる。
子に隣接して設けられることにより、各制御端子と入力
端子との接続が容易になる。
に印加される電圧をON/OFFすることにより、外部
から直流安定化電源装置の出力をON/OFFすること
ができる。
基づいて説明すれば、以下の通りになる。
すように、ラインフィルタ1と、整流ブリッジ2と、ス
イッチング制御用のコントロールIC3と、絶縁用のフ
ォトカプラ4と、直流安定化電源装置としてのレギュレ
ータIC5と、スイッチング用のトランジスタTr
1 と、高周波トランスTと、ON/OFF制御用のトラ
ンジスタTr2 と、平滑用のコンデンサC1 〜C3 と、
整流用のダイオードD1 ・D2 と、抵抗R1 とを備えて
いる。
流電圧は、ラインフィルタ1でラインノイズが除去さ
れ、整流ブリッジ2およびコンデンサC1 により整流・
平滑されて直流電圧になる。この直流電圧は、コントロ
ールIC3でON/OFF制御されるトランジスタTr
1 によりスイッチングされてパルス化される。さらに、
スイッチングにより得られたパルス電圧は、高周波トラ
ンスTを介して出力側に伝達され、ダイオードD1 およ
びコンデンサC2 からなる回路と、ダイオードD2 およ
びコンデンサC3 からなる回路とで整流・平滑され異な
る2つの直流電圧となる。
は、出力電圧VO1となってフォトカプラ4を介してコン
トロールIC3に帰還される。また、この出力電圧VO1
は、抵抗R1 を介してレギュレータIC5の制御端子C
NT1 に入力される。一方、コンデンサC3 側から出力
される直流電圧は、レギュレータIC5の入力端子IN
に入力される。
より後述する出力制御用のトランジスタTr3 (図1参
照)を駆動し、コンデンサC3 側から出力される出力電
圧を制御して安定化した出力電圧VO2を得る。また、レ
ギュレータIC5は、例えば、外部から供給されるON
/OFFコントロール信号によりON/OFF回路とし
てのトランジスタTr2 をON/OFFさせることによ
り、上記のトランジスタTr3 を駆動するための電圧の
印加をON/OFFさせ、出力のON/OFFを行うよ
うにも構成することができる。
に、外部接続用の端子として入力端子INと、出力端子
OUTと、グラウンド端子GNDと、制御端子CNT1
とを備えており、基本的な回路構成要素としてトランジ
スタTr3 と、抵抗R2 〜R4と、誤差増幅器6と、基
準電圧回路7とを備えている。
ランジスタTr3 は、ベースが誤差増幅器6の出力端子
に接続されるとともに、抵抗R2 を介して第1の制御端
子としての制御端子CNT1 に接続されている。この制
御端子CNT1 は、他の端子IN・OUT・GNDより
耐圧が高くなるようになされており、このため、例えば
絶縁層が他の端子IN・OUT・GNDの絶縁層より厚
く形成されている。また、トランジスタTr3 は、コレ
クタが入力端子INに接続され、エミッタが出力端子O
UTに接続されている。
の間には、直列に接続されて分圧回路を構成する抵抗R
3 ・R4 が設けられている。抵抗R3 と抵抗R4 との接
続点は、誤差増幅器6の反転入力端子に接続されてい
る。
間には、基準電圧回路7が設けられている。基準電圧回
路7は、入力電圧に基づいて一定の基準電圧を発生する
回路であって、例えば、ツェナーダイオードのような定
電圧素子や定電圧回路が用いられる。この基準電圧回路
7は、誤差増幅器6の非反転入力端子に接続されてお
り、発生した定電圧をその非反転入力端子に入力するよ
うになっている。
INに接続され、負の電源入力がグラウンド端子GND
に接続されている。この誤差増幅器6は、抵抗R3 ・R
4 により分圧された帰還電圧と、基準電圧回路7で発生
した基準電圧とを等しくするように、トランジスタTr
3 のベース電流を制御してトランジスタTr3 のエミッ
タ電圧すなわち出力電圧を制御するようになっている。
御端子CNT1 と抵抗R2 との間に電流制限手段として
の電流制限回路8が設けられている。この電流制限回路
8は、制御端子CNT1 からトランジスタTr3 のベー
スに流れ込む電流を所定の値に制限して、消費電力の増
大を抑制するようになっている。
ータIC5は、図3の(a)および(b)に示すよう
に、1チップ化されたトランジスタチップ9およびIC
チップ10を有している。トランジスタチップ9は、ト
ランジスタTr3 がチップ化されたものであり、ICチ
ップ10はトランジスタTr3 を除く上記の素子および
回路が集積されてチップ化されたものである。上記のト
ランジスタチップ9およびICチップ10は、半田から
なる接合部11で金属フレーム12上にダイボンディン
グにより固着されている。
ややずれた部位が長く延びてアウターリードフレーム1
3が形成されており、この部分がグラウンド端子GND
となっている。また、同図において、アウターリードフ
レーム13の左側には、出力端子OUTとなるアウター
リードフレーム14がアウターリードフレーム13と平
行に設けられる一方、アウターリードフレーム13の右
側には、入力端子INとなるアウターリードフレーム1
5と、制御端子CNT1 となるアウターリードフレーム
16とが並んでアウターリードフレーム13と平行に設
けられている。さらに、金属フレーム12は、インナー
リードフレーム17に固定されている。
コンタクト部9aがアウターリードフレーム15に接続
され、エミッタとなるコンタクト部9bがアウターリー
ドフレーム14に接続されている。また、ICチップ1
0は、接地用のコンタクト部10aが金属フレーム12
に接続され、制御入力用のコンタクト部10bがアウタ
ーリードフレーム16に接続されている。上記の各接続
は、金属ワイヤ18…でワイヤボンディングによりなさ
れている。
びインナーリードフレーム17は、アウターリードフレ
ーム13〜16の一端部とともにパッケージ19により
被覆されている。パッケージ19は、エポキシ樹脂等の
外装用樹脂からなっており、トランスファモールド等の
工程により形成されている。
びICチップ10の断面構造について説明する。
は、P形の基板20上にN+ 埋込み層21およびコレク
タとなるN形のエピタキシャル層22が形成され、さら
に、このエピタキシャル層22上にベース拡散層23、
エミッタ拡散層24およびコレクタ取出し層25が形成
されてなっている。一方、ICチップ10は、基板20
上に形成されたN+ 埋込み層26およびエピタキシャル
層22に、ベース拡散層27、エミッタ拡散層28およ
びコレクタ取出し層29が形成されてなる部分を含んで
いる。また、上記のエピタキシャル層22においては、
分離拡散層30〜33が設けられることにより、トラン
ジスタチップ9およびICチップ10のコレクタが互い
に分離されている。
5の動作について説明する。
示すように、制御端子CNT1 に抵抗R1 を介して出力
電圧VO1による制御電圧VC が印加されている。この制
御電圧VC は、トランジスタTr2 により制御端子CN
T1 への印加がON/OFFされる。
ミッタ電圧すなわちレギュレータIC5の出力電圧VO
(VO2)にベース・エミッタ間電圧を加えた電圧以上の
電圧がトランジスタTr3 のベースに印加されるような
電圧に設定される。レギュレータIC5の出力電圧VO
が例えば5Vである場合、制御電圧VC は上記の値を見
込んだ10Vといった電圧が用いられる。
CNT1 に上記の制御電圧VC が印加されると、トラン
ジスタTr3 がバイアスされてONする。このとき、エ
ミッタに現れる出力電圧VO が、抵抗R3 ・R4 により
分圧されて帰還電圧となり、誤差増幅器6に加えられる
一方、基準電圧回路7で発生した基準電圧も誤差増幅器
6に加えられる。すると、誤差増幅器6により、帰還電
圧と基準電圧との差に応じてトランジスタTr3 のベー
ス電流が制御される。この結果、出力電圧VOは、トラ
ンジスタTr 3 により制御されて、抵抗R3 ・R4 の分
圧比と基準電圧とにより決まる一定電圧になる。
りトランジスタTr2 がONすると、制御端子CNT1
に制御電圧VC が印加されなくなり、トランジスタTr
3 がOFFする。この結果、レギュレータIC5の出力
がOFFする。このように、トランジスタTr2 のON
/OFFを制御することにより、レギュレータIC5の
出力のON/OFFが可能になる。
C5は、制御端子CNT1 に上記のように設定された制
御電圧VC が印加されてトランジスタTr3 を動作させ
るようになっているので、入力電圧VINをトランジスタ
Tr3 の駆動用にも用いるレギュレータICと異なり、
高い入力電圧VINを必要としない。例えば、出力電圧V
O が5Vの場合、入力電圧VINはトランジスタTr3 の
コレクタ・エミッタ間の電圧降下分を見込んで5.5V
程度であればよい。
幅に低減させることができる。しかも、チップサイズが
小さくて安価に製造できるNPN形のトランジスタTr
3 を用いているので、レギュレータIC5を安価に提供
することができる。
NT1 から流入する電流を抑制する電流制限回路8が設
けられているので、レギュレータIC5の電力消費を抑
えることが可能になる。
・OUT・GNDより耐圧が高くなるようになされてい
るので、レギュレータIC5を制御電圧VC から保護す
ることができる。加えて、制御端子CNT1 にトランジ
スタTr2 を接続して、上記のようにレギュレータIC
5の出力のON/OFF制御することも可能になる。
3に示すように、入力端子INと制御端子CNT1 とが
隣接して設けられているため、図6に示すように、入力
端子INと制御端子CNT1 とを容易に接続することが
できる。これにより、制御端子CNT1 に入力電圧VIN
が印加され、従来のレギュレータICと同様、入力電圧
VINを用いてトランジスタTr3 を駆動する使い方もで
きる。したがって、単一出力の電源システムにおいても
レギュレータIC5の使用が可能になる。
端子CNT1 が設けられることにより、安価に低損失化
を実現するだけでなく、高い汎用性を備えることができ
る。
ないし図9に基づいて説明すれば、以下の通りになる。
なお、本実施例において前記第1の実施例における構成
要素と同様の機能を有する構成要素については、便宜上
同一の符号を付記してその説明を省略する。
7に示すようなレギュレータIC41である。このレギ
ュレータIC41は、制御端子CNT2 を備えている。
は、他の端子IN・OUT・GNDより耐圧が高くなる
ようになされており、電流制限回路8を介して誤差増幅
器6の正の電源入力に接続されている。また、制御端子
CNT2 は、図示はしないが、前記第1の実施例におけ
るトランジスタTr2 (図5参照)と同様なトランジス
タの接続が可能になっており、これにより、レギュレー
タIC41の出力のON/OFFができるように構成さ
れている。さらに、制御端子CNT2 は、実際のICパ
ッケージにおいては、入力端子INと隣接して設けられ
ている。
41の動作について説明する。
2 に制御電圧VC が印加されている。誤差増幅器6は、
電源電圧すなわち制御電圧VC により出力電圧が有効に
変化できる範囲が決定される。このため、制御電圧VC
は、誤差増幅器6が、エミッタ電圧にベース・エミッタ
間電圧を加えた電圧以上の電圧をトランジスタTr3の
ベースに印加しうるような電圧に設定されている。
印加されると、トランジスタTr3がバイアスされてO
Nする。トランジスタTr3 は、抵抗R3 ・R4 により
分圧された帰還電圧と基準電圧回路7の基準電圧とに基
づいて誤差増幅器6にベース電流が制御される。これに
より、出力電圧VO は、抵抗R3 ・R4 の分圧比と基準
電圧とにより決まる一定電圧に制御される。
41は、誤差増幅器6の電源として入力電圧VINと異な
る制御電圧VC を用いているので、前記のレギュレータ
IC5と同様、安価に低損失化を図ることができる。
して、図8と図9とにそれぞれ示すレギュレータIC4
2・43について説明する。
ンジスタTr4 を備えている。トランジスタTr4 は、
エミッタがトランジスタTr3 のベースに接続されてト
ランジスタTr3 とダーリントン構成をなしており、コ
レクタが制御端子CNT2 に接続され、ベースが誤差増
幅器6の出力端子に接続されている。
ランジスタTr3 ・Tr4 とがダーリントン接続されて
いるため、レギュレータIC41に比べてより大きい出
力電流を得ることができる。ただし、このレギュレータ
IC42では、トランジスタTr3 を駆動するために必
要な電圧は、トランジスタTr4 のベース・エミッタ間
電圧が含まれる。したがって、制御電圧VC は、この電
圧を見込んだ値に設定される。
ランジスタTr4 に代えてPNP形のトランジスタTr
5 がトランジスタTr3 にダーリントン接続されている
ものである。レギュレータIC43は、トランジスタT
r5 がPNP形であるため、誤差増幅器6がトランジス
タTr5 のベースから電流を引き込むように構成され
る。このため、誤差増幅器6は、非反転入力端子が抵抗
R3 と抵抗R4 との接続点に接続され、反転入力端子が
基準電圧回路7の出力端子に接続されている。このよう
に構成されるレギュレータIC43も、レギュレータI
C42と同様に、大きい出力電流を得ることができる。
0ないし図16に基づいて説明すれば、以下の通りにな
る。なお、本実施例において前記第1の実施例における
構成要素と同様の機能を有する構成要素については、便
宜上同一の符号を付記してその説明を省略する。
10に示すようなレギュレータIC51を備えている。
このレギュレータIC51は、制御端子CNT3 および
駆動回路52を備えている。第3の制御端子としての制
御端子CNT3 は、他の端子IN・OUT・GNDより
耐圧が高くなるようになされており、誤差増幅器6の正
の電源入力および駆動回路52の電源入力に接続されて
いる。また、制御端子CNT3 は、図示はしないが、前
記第1の実施例におけるトランジスタTr2 (図5参
照)と同様なトランジスタの接続が可能になっており、
これにより、レギュレータIC51の出力のON/OF
Fができるように構成されている。さらに、制御端子C
NT3 は、実際のICパッケージにおいては、入力端子
INと隣接して設けられている。
される制御電圧VC により動作する能動素子等を含む回
路であり、誤差増幅器6による制御に基づいてトランジ
スタTr3 を駆動するようになっている。
51の動作について説明する。
3 に制御電圧VC が印加されている。この制御電圧VC
は、駆動回路52が、エミッタ電圧にベース・エミッタ
間電圧を加えた電圧以上の電圧をトランジスタTr3 の
ベースに印加しうるような電圧に設定されている。
印加されると、トランジスタTr3がバイアスされてO
Nする。トランジスタTr3 は、誤差増幅器6による制
御に基づいて駆動回路52によりベース電流が制御され
る。これにより、出力電圧VO が抵抗R3 ・R4 の分圧
比と基準電圧とにより決まる一定電圧に制御される。
51は、駆動回路52の電源として入力電圧VINと異な
る制御電圧VC を用いているので、前記のレギュレータ
IC5と同様、安価に低損失化を図ることができる。
用例について説明する。
C51は、図10には図示しなかったが、起動回路53
および過電流制限回路54を備えている。起動回路53
は、入力電圧VINが所定の電圧に達すると基準電圧回路
7を動作させるようになっている。過電流制限回路54
は、トランジスタTr3 のベース電流を制限してトラン
ジスタTr3 のコレクタ電流を制限することにより、ト
ランジスタTr3 を過電流から保護するようになってい
る。
電圧VC が印加されることにより、上記に説明したよう
に、出力電圧VO を一定電圧に制御する。この出力電圧
VOは、コンデンサC4 により応答性が改善されて負荷
55に印加される。
T3 が接地されると、レギュレータIC51の出力をO
FFすることができる。なお、出力のON/OFFは、
前記第1の実施例で説明したように、トランジスタTr
2 (図5参照)で行うようにしてもよい。
レータIC51は、制御端子CNT3 が入力端子INに
接続されると、従来のNPN形のトランジスタを用いた
レギュレータICと同様の機能を有する構成となり、単
一電源のシステムでも利用が可能になる。
して、図14と図15と図16とにそれぞれ示すレギュ
レータIC56・57・58について説明する。
3 と誤差増幅器6および駆動回路52との間に電流制限
回路8が設けられている。レギュレータIC57は、制
御端子CNT3 と誤差増幅器6との間に電流制限回路8
が設けられている。レギュレータIC58は、制御端子
CNT3 と駆動回路52との間に電流制限回路8が設け
られている。このように電流制限回路8を設けることに
より、制御端子CNT3 から誤差増幅器6および駆動回
路52に流れ込む電流を所定の値に制限して、消費電力
の増大を抑制するようになっている。
7および図18に基づいて説明すれば、以下の通りにな
る。なお、本実施例において前記第1および第3の実施
例における構成要素と同様の機能を有する構成要素につ
いては、便宜上同一の符号を付記してその説明を省略す
る。
17に示すようなレギュレータIC61である。このレ
ギュレータIC61は、前記第3の実施例におけるレギ
ュレータIC51(図10参照)を基本にして、さらに
リセット信号発生回路62を備えたものである。このた
め、レギュレータIC61は、リセット信号を出力する
ためのリセット端子Rを備えている。
UTに接続されており、出力電圧VO が所定の電圧以下
に低下すると、それを検出してリセット信号を発生する
ようになっている。このリセット信号は、リセット端子
Rに出力され、外部の所要箇所に送出されるようになっ
ている。例えば、本直流安定化電源装置をマイクロコン
ピュータの電源として利用する場合、出力電圧VO が低
下したときに、マイクロコンピュータはリセット信号を
受けて暴走を回避する。
および(b)に示すように、1チップ化されたトランジ
スタチップ63およびICチップ64を有している。ト
ランジスタチップ63は、トランジスタTr3 がチップ
化されたものであり、ICチップ64はトランジスタT
r3 を除く上記の素子および回路が集積されチップ化さ
れたものである。上記のトランジスタチップ63および
ICチップ64は、半田からなる接合部65で金属フレ
ーム66上にダイボンディングにより固着されている。
形成されたアウターリードフレーム67を有しており、
このアウターリードフレーム67がグラウンド端子GN
Dとなっている。また、同図において、アウターリード
フレーム67の左側と右側には、それぞれアウターリー
ドフレーム68・69と、アウターリードフレーム70
・71とがアウターリードフレーム67と平行に配され
ている。
ウターリードフレーム68は出力端子OUTとなり、こ
のアウターリードフレーム68に隣接するアウターリー
ドフレーム69はリセット端子Rとなる。また、アウタ
ーリードフレーム67に隣接するアウターリードフレー
ム70は入力端子INとなり、このアウターリードフレ
ーム70に隣接するアウターリードフレーム71は制御
端子CNT3 となる。
るコンタクト部63aがアウターリードフレーム70に
接続され、エミッタとなるコンタクト部63bがアウタ
ーリードフレーム68に接続されている。また、ICチ
ップ64は、接地用のコンタクト部64aが金属フレー
ム66に接続され、制御入力用のコンタクト部64bが
アウターリードフレーム71に接続され、リセット出力
用のコンタクト部64cがアウターリードフレーム69
に接続されている。上記の各接続は、金属ワイヤ72…
でワイヤボンディングによりなされている。
装着されている部分は、アウターリードフレーム67〜
71の一端部とともにパッケージ73により被覆されて
いる。パッケージ73は、エポキシ樹脂等の外装用樹脂
からなっており、トランスファモールド等の工程により
形成されている。
61も前記第3の実施例のレギュレータIC51と同
様、駆動回路52の電源として入力電圧VINと異なる制
御電圧VC を用いているので、安価に低損失化を図るこ
とができる。また、レギュレータIC61は、リセット
信号を発生するようになっているので、マイクロコンピ
ュータ応用機器等への利用が可能である。
ように、出力制御トランジスタのベースに接続され、エ
ミッタ電圧にベース・エミッタ間電圧を加えた電圧以上
の電圧を上記ベースに印加するように電圧が印加される
第1の制御端子が入力端子と個別に設けられているの
で、出力制御トランジスタを動作させるために入力電圧
を利用しなくてもよくなり、入力電圧と出力電圧との電
位差を大きくする必要がなくなる。
のように、誤差増幅器の電源入力に接続され、上記誤差
増幅器がエミッタ電圧にベース・エミッタ間電圧を加え
た電圧以上の電圧を出力制御トランジスタのベースに印
加するように電圧が印加される第2の制御端子が上記入
力端子と個別に設けられ、上記出力制御トランジスタに
ダーリントン接続されるとともに、コレクタが上記第2
の制御端子に接続されているNPN形のトランジスタが
設けられている構成であるので、上記の直流安定化電源
装置と同様、入力電圧と出力電圧との電位差を大きくす
る必要がなくなる。また、上記ダーリントン接続によっ
て、大きい出力電流を得ることができる。
は、以上のように、誤差増幅器の電源入力に接続され、
上記誤差増幅器がエミッタ電圧にベース・エミッタ間電
圧を加えた電圧以上の電圧を上記出力制御トランジスタ
のベースに印加するように電圧が印加される第2の制御
端子が上記入力端子と個別に設けられ、上記出力制御ト
ランジスタにダーリントン接続されるとともに、エミッ
タが上記第2の制御端子に接続されているPNP形のト
ランジスタが設けられている構成であるので、上記の直
流安定化電源装置と同様、入力電圧と出力電圧との電位
差を大きくする必要がなくなる。また、上記ダーリント
ン接続によって、大きい出力電流を得ることができる。
は、第1の制御端子および第2の制御端子から流入する
電流を制限する電流制限手段を備えることにより、第1
および第2の制御端子から過大な電流が流入することを
防止し、電力消費を抑制することができる。
第1の制御端子および第2の制御端子が次のような特徴
を備えることにより、それぞれに応じた利点を有するよ
うになる。
子の耐圧が他の端子の耐圧より高くなるようになされる
ことにより、他の端子の耐圧を高めることなく、第1の
制御端子および第2の制御端子に入力電圧より高い電圧
を印加することができる。それゆえ、全ての端子につい
て高耐圧化を図る必要がなく、安価な構成で入力電圧以
外の電圧による出力制御トランジスタの駆動が可能にな
る。
子が入力端子と接続しうるように設けられることによ
り、第1の制御端子および第2の制御端子と入力端子と
が接続されると、NPN形の出力制御トランジスタを用
いた従来の直流安定化電源装置と同様の機能を有するよ
うになる。それゆえ、このような構成を採用すれば、使
用状況に応じて直流安定化電源装置に異なる機能を備え
させることができ、直流安定化電源装置の汎用性を高め
ることができる。
び第2の制御端子が入力端子に隣接して設けられること
により、第1の制御端子および第2の制御端子と入力端
子との接続が容易になる。
端子および第2の制御端子に印加される電圧をON/O
FFすることにより、外部から直流安定化電源装置の出
力をON/OFFすることができる。
うに構成すれば多様な利点を有することができるが、N
PN形の出力制御トランジスタを用いているにも関わら
ず入力電圧と出力電圧との電位差を大きくすることがな
いため、安価に低損失化を図ることができるという効果
を共通して奏する。
の概略構成を示す回路図である。
の構成を示す回路図である。
図および側面図である。
チップおよびICチップの一部の構造を示す縦断面図で
ある。
させる構成を示す回路図である。
力端子とが接続された構成を示す回路図である。
の概略構成を示す回路図である。
るNPN形のトランジスタを備えた図7のレギュレータ
ICの変形例を示す回路図である。
るPNP形のトランジスタを備えた図7のレギュレータ
ICの変形例を示す回路図である。
Cの概略構成を示す回路図である。
動作させるための一例を示す回路図である。
るための一例を示す回路図である。
動作させるための一例を示す回路図である。
に電流制限回路が設けられた図10のレギュレータIC
の変形例を示す回路図である。
が設けられた図10のレギュレータICの変形例を示す
回路図である。
設けられた図10のレギュレータICの変形例を示す回
路図である。
Cの概略構成を示す回路図である。
正面図および側面図である。
来の直流安定化電源装置の構成を示す回路図である。
来の直流安定化電源装置の構成を示す回路図である。
来の直流安定化電源装置における縦型構造チップの構造
を示す縦断面図である。
来の直流安定化電源装置における横型構造チップの構造
を示す縦断面図である。
Claims (8)
- 【請求項1】出力電圧を制御するNPN形の出力制御ト
ランジスタと、制御される電圧を入力する入力端子とを
備え、この出力制御トランジスタが出力電圧を一定電圧
に制御するように出力電圧に基づいて上記出力制御トラ
ンジスタのベース電流を制御するようになされるととも
に、集積化されてなる直流安定化電源装置において、 上記出力制御トランジスタのベースに接続され、エミッ
タ電圧にベース・エミッタ間電圧を加えた電圧以上の電
圧を上記ベースに印加するように電圧が印加される第1
の制御端子が上記入力端子と個別に設けられていること
を特徴とする直流安定化電源装置。 - 【請求項2】出力電圧を制御するNPN形の出力制御ト
ランジスタと、制御される電圧を入力する入力端子と、
上記出力制御トランジスタが出力電圧を一定電圧に制御
するように出力電圧に基づいて上記出力制御トランジス
タのベース電流を制御する誤差増幅器とを備えるととも
に、集積化されてなる直流安定化電源装置において、 上記誤差増幅器の電源入力に接続され、上記誤差増幅器
がエミッタ電圧にベース・エミッタ間電圧を加えた電圧
以上の電圧を上記出力制御トランジスタのベースに印加
するように電圧が印加される第2の制御端子が上記入力
端子と個別に設けられ、 上記出力制御トランジスタにダーリントン接続されると
ともに、コレクタが上記第2の制御端子に接続されてい
るNPN形のトランジスタが設けられ ていることを特徴
とする直流安定化電源装置。 - 【請求項3】出力電圧を制御するNPN形の出力制御ト
ランジスタと、制御される電圧を入力する入力端子と、
上記出力制御トランジスタが出力電圧を一定電圧に制御
するように出力電圧に基づいて上記出力制御トランジス
タのベース電流を制御する誤差増幅器とを備えるととも
に、集積化されてなる直流安定化電源装置において、 上記誤差増幅器の電源入力に接続され、上記誤差増幅器
がエミッタ電圧にベース・エミッタ間電圧を加えた電圧
以上の電圧を上記出力制御トランジスタのベー スに印加
するように電圧が印加される第2の制御端子が上記入力
端子と個別に設けられ、 上記出力制御トランジスタにダーリントン接続されると
ともに、エミッタが上記第2の制御端子に接続されてい
るPNP形のトランジスタが設けられていることを特徴
とする直流安定化電源装置。 - 【請求項4】上記各制御端子の耐圧が他の端子の耐圧よ
り高くなるようになされていることを特徴とする請求項
1、請求項2または請求項3に記載の直流安定化電源装
置。 - 【請求項5】上記各制御端子は上記入力端子と接続され
うるようになされていることを特徴とする請求項1、請
求項2または請求項3に記載の直流安定化電源装置。 - 【請求項6】上記各制御端子は上記入力端子に隣接して
設けられていることを特徴とする請求項1、請求項2ま
たは請求項3に記載の直流安定化電源装置。 - 【請求項7】上記各制御端子は印加される電圧をON/
OFFするON/OFF回路が接続されうるようになさ
れていることを特徴とする請求項1、請求項2または請
求項3に記載の直流安定化電源装置。 - 【請求項8】上記各制御端子からの流入電流を制限する
電流制限手段が設けられていることを特徴とする請求項
1、請求項2または請求項3に記載の直流安定化電源装
置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4262060A JP2901434B2 (ja) | 1992-09-30 | 1992-09-30 | 直流安定化電源装置 |
EP93305808A EP0590764B1 (en) | 1992-09-30 | 1993-07-22 | Direct-current stabilizer |
DE69324324T DE69324324T2 (de) | 1992-09-30 | 1993-07-22 | Gleichstromstabilisator |
US08/527,016 US5578960A (en) | 1992-09-30 | 1995-09-12 | Direct-current stabilizer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4262060A JP2901434B2 (ja) | 1992-09-30 | 1992-09-30 | 直流安定化電源装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06110567A JPH06110567A (ja) | 1994-04-22 |
JP2901434B2 true JP2901434B2 (ja) | 1999-06-07 |
Family
ID=17370474
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4262060A Expired - Fee Related JP2901434B2 (ja) | 1992-09-30 | 1992-09-30 | 直流安定化電源装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5578960A (ja) |
EP (1) | EP0590764B1 (ja) |
JP (1) | JP2901434B2 (ja) |
DE (1) | DE69324324T2 (ja) |
Families Citing this family (33)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5486778A (en) * | 1993-03-10 | 1996-01-23 | Brooktree Corporation | Input buffer for translating TTL levels to CMOS levels |
JP3523718B2 (ja) * | 1995-02-06 | 2004-04-26 | 株式会社ルネサステクノロジ | 半導体装置 |
DE19521663A1 (de) * | 1995-06-14 | 1996-12-19 | Philips Patentverwaltung | Integrierter Schaltkreis mit Spannungsregelschaltung |
JPH0946141A (ja) * | 1995-07-27 | 1997-02-14 | Nec Eng Ltd | バイアス回路 |
GB2309606A (en) * | 1995-10-31 | 1997-07-30 | Plessey Semiconductors Ltd | Circuits for generating a current which is proportional to absolute temperature |
KR100320672B1 (ko) * | 1995-12-30 | 2002-05-13 | 김덕중 | 스위칭 제어 집적회로 |
JP3438803B2 (ja) * | 1996-07-05 | 2003-08-18 | 富士通株式会社 | 電源ノイズ除去方法及び半導体装置 |
US5745000A (en) * | 1996-08-19 | 1998-04-28 | International Business Machines Incorporated | CMOS low voltage current reference |
US6066979A (en) * | 1996-09-23 | 2000-05-23 | Eldec Corporation | Solid-state high voltage linear regulator circuit |
JP3322145B2 (ja) * | 1996-12-26 | 2002-09-09 | 株式会社村田製作所 | 電流制御回路 |
US6094075A (en) * | 1997-08-29 | 2000-07-25 | Rambus Incorporated | Current control technique |
GB9721908D0 (en) * | 1997-10-17 | 1997-12-17 | Philips Electronics Nv | Voltage regulator circuits and semiconductor circuit devices |
KR100735440B1 (ko) * | 1998-02-13 | 2007-10-24 | 로무 가부시키가이샤 | 반도체장치 및 자기디스크장치 |
JP2001147726A (ja) * | 1999-09-06 | 2001-05-29 | Seiko Instruments Inc | ボルテージ・レギュレータ |
US6321282B1 (en) | 1999-10-19 | 2001-11-20 | Rambus Inc. | Apparatus and method for topography dependent signaling |
US6646953B1 (en) | 2000-07-06 | 2003-11-11 | Rambus Inc. | Single-clock, strobeless signaling system |
US7051130B1 (en) | 1999-10-19 | 2006-05-23 | Rambus Inc. | Integrated circuit device that stores a value representative of a drive strength setting |
JP3540231B2 (ja) * | 2000-01-31 | 2004-07-07 | 沖電気工業株式会社 | クランプ回路及び非接触式通信用インターフェース回路 |
US6775112B1 (en) * | 2000-05-12 | 2004-08-10 | National Semiconductor Corporation | Apparatus and method for improving ESD and transient immunity in shunt regulators |
JP3831894B2 (ja) * | 2000-08-01 | 2006-10-11 | 株式会社ルネサステクノロジ | 半導体集積回路 |
US6650521B2 (en) * | 2000-08-09 | 2003-11-18 | International Rectifier Corporation | Voltage division method for protection against load dump conditions |
DE10050761A1 (de) * | 2000-10-13 | 2002-05-16 | Infineon Technologies Ag | Spannungsregelungsschaltung, insbelondere für Halbleiterspeicher |
US6501305B2 (en) * | 2000-12-22 | 2002-12-31 | Texas Instruments Incorporated | Buffer/driver for low dropout regulators |
JP2002196830A (ja) * | 2000-12-25 | 2002-07-12 | Nec Saitama Ltd | 定電圧レギュレータ及びその使用方法 |
US7079775B2 (en) | 2001-02-05 | 2006-07-18 | Finisar Corporation | Integrated memory mapped controller circuit for fiber optics transceiver |
JP4122909B2 (ja) * | 2002-09-13 | 2008-07-23 | 沖電気工業株式会社 | 半導体装置 |
TWM246806U (en) * | 2003-08-01 | 2004-10-11 | Via Networking Technologies In | Voltage regulator outside an IC chip |
JP4445780B2 (ja) * | 2004-03-02 | 2010-04-07 | Okiセミコンダクタ株式会社 | 電圧レギュレータ |
GB0821628D0 (en) * | 2008-11-26 | 2008-12-31 | Innovision Res & Tech Plc | Near field rf communicators |
KR101005136B1 (ko) * | 2009-05-29 | 2011-01-04 | 주식회사 하이닉스반도체 | 고전압 발생 장치 |
RU2488156C1 (ru) * | 2012-05-24 | 2013-07-20 | Федеральное государственное унитарное предприятие "Научно-производственное объединение автоматики имени академика Н.А. Семихатова" | Стабилизатор напряжения |
JP6342240B2 (ja) * | 2013-08-26 | 2018-06-13 | エイブリック株式会社 | ボルテージレギュレータ |
CN105446404B (zh) | 2014-08-19 | 2017-08-08 | 无锡华润上华半导体有限公司 | 低压差线性稳压器电路、芯片和电子设备 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3470457A (en) * | 1967-04-28 | 1969-09-30 | Texaco Inc | Voltage regulator employing cascaded operational amplifiers |
CA1086426A (en) * | 1975-10-13 | 1980-09-23 | Shunji Minami | Analog voltage memory device |
US4008418A (en) * | 1976-03-02 | 1977-02-15 | Fairchild Camera And Instrument Corporation | High voltage transient protection circuit for voltage regulators |
US4393346A (en) * | 1981-07-06 | 1983-07-12 | Circuit Research Labs | Voltage controlled resistor |
JPH0619686B2 (ja) * | 1983-08-29 | 1994-03-16 | 日本電信電話株式会社 | 電源回路 |
IT1203335B (it) * | 1987-02-23 | 1989-02-15 | Sgs Microelettronica Spa | Stabilizzatore di tensione a minima caduta di tensione,atto a sopportare transitori di tensione elevati |
DE3706907C2 (de) * | 1987-03-04 | 1996-09-12 | Bosch Gmbh Robert | Spannungsreglervorstufe mit geringem Spannungsverlust sowie Spannungsregler mit einer solchen Vorstufe |
US4933572A (en) * | 1988-03-17 | 1990-06-12 | Precision Monolithics, Inc. | Dual mode voltage reference circuit and method |
DE3832963A1 (de) * | 1988-09-28 | 1990-04-12 | Zueri Port Ag | Verfahren zum verkleben kleberabweisender kunststoff-flaechen mittels eines klebers |
FR2651343A1 (fr) * | 1989-08-22 | 1991-03-01 | Radiotechnique Compelec | Circuit destine a fournir une tension de reference. |
JP2689708B2 (ja) * | 1990-09-18 | 1997-12-10 | 日本モトローラ株式会社 | バイアス電流制御回路 |
US5182526A (en) * | 1991-07-18 | 1993-01-26 | Linear Technology Corporation | Differential input amplifier stage with frequency compensation |
JPH0546263A (ja) * | 1991-08-20 | 1993-02-26 | Pioneer Electron Corp | 直流安定化電源回路 |
JP2914408B2 (ja) * | 1991-11-29 | 1999-06-28 | 富士電機株式会社 | 高耐圧集積回路 |
US5313381A (en) * | 1992-09-01 | 1994-05-17 | Power Integrations, Inc. | Three-terminal switched mode power supply integrated circuit |
-
1992
- 1992-09-30 JP JP4262060A patent/JP2901434B2/ja not_active Expired - Fee Related
-
1993
- 1993-07-22 DE DE69324324T patent/DE69324324T2/de not_active Expired - Fee Related
- 1993-07-22 EP EP93305808A patent/EP0590764B1/en not_active Expired - Lifetime
-
1995
- 1995-09-12 US US08/527,016 patent/US5578960A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
DE69324324D1 (de) | 1999-05-12 |
JPH06110567A (ja) | 1994-04-22 |
EP0590764A1 (en) | 1994-04-06 |
EP0590764B1 (en) | 1999-04-07 |
US5578960A (en) | 1996-11-26 |
DE69324324T2 (de) | 1999-09-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2901434B2 (ja) | 直流安定化電源装置 | |
JP3131364B2 (ja) | チョッパ型レギュレータ回路およびチョッパ型レギュレータic | |
US6888203B2 (en) | Power chip set for a switching mode power supply having a device for providing a drive signal to a control unit upon startup | |
US7706162B2 (en) | System and method for providing switching to power regulators | |
KR101090037B1 (ko) | 3-단자, 저전압 펄스 폭 변조 컨트롤러 ic | |
US7352232B2 (en) | Method and apparatus for extending the size of a transistor beyond one integrated circuit | |
US6734656B2 (en) | Buck regulator with monolithic N- channel upper FET and pilot current sensing | |
JP3369134B2 (ja) | Dc−dcコンバータ | |
US8760135B2 (en) | High-efficiency base-driver circuit for power bipolar junction transistors | |
JP3453039B2 (ja) | 直流安定化電源 | |
JP2977442B2 (ja) | スイッチング電源 | |
JP3190941B2 (ja) | 絶縁型スイッチング電源装置用半導体集積回路装置 | |
JP2767782B2 (ja) | スイッチング電源装置 | |
JPS60197162A (ja) | スイツチング電源 | |
JP2995778B2 (ja) | 集積回路 | |
JP3614833B2 (ja) | 自励式降圧型スイッチング電源 | |
JP3174217B2 (ja) | チョッパ型レギュレータおよびチョッパ型レギュレータic | |
JP2563188B2 (ja) | 過電流保護機能付自励形コンバータ | |
JPH10285918A (ja) | スイッチング電源装置 | |
JP2003348831A (ja) | 自励式降圧型スイッチング電源装置 | |
JPH043592Y2 (ja) | ||
JP2003309972A (ja) | 自励式スイッチング電源 | |
CN115864810A (zh) | 电源电路、变压器、驱动芯片、电源系统及电子装置 | |
JPH04340366A (ja) | Dc−dcコンバータの制御ユニット | |
JP2000324814A (ja) | スイッチング電源装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080319 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090319 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100319 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100319 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110319 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120319 Year of fee payment: 13 |
|
LAPS | Cancellation because of no payment of annual fees |