JP3174217B2 - チョッパ型レギュレータおよびチョッパ型レギュレータｉｃ - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、基準電圧と出力電圧と
の誤差に基づいて、ＰＮＰトランジスタである出力トラ
ンジスタのスイッチングを制御することにより、出力電
圧を安定化するチョッパ型レギュレータおよびチョッパ
型レギュレータＩＣに関する。

【０００２】

【従来の技術】電子機器等に必要となる安定化された直
流電圧を得るには、一般にレギュレータが用いられてい
る。このレギュレータの一種として、入力電圧より低い
出力電圧を得る降圧型レギュレータがあり、この降圧型
レギュレータには２種のタイプがある。第１のタイプ
は、ドロッパ方式と呼ばれるレギュレータであって、発
生するノイズが小さく、設計が容易であるという利点を
持つ反面、入力電圧と出力電圧との差異が大きい場合に
は、発熱量が多くなり、効率が悪化するという欠点を持
つ。

【０００３】第２のタイプは、入力電圧と出力電圧との
差異が大きい場合にも効率が低下しないチョッパ方式の
レギュレータである。以下に、このチョッパ型レギュレ
ータの従来技術について、図面を参照しつつ説明する。

【０００４】図９は、チョッパ型レギュレータＩＣ１３
（以下ではＩＣ１３と称する）を用いてレギュレータを
構成した場合を示している。このＩＣ１３には、基準電
圧回路１、誤差増幅器２、発振器３、ＰＷＭコンパレー
タ４、ＰＮＰトランジスタであるドライブトランジスタ
５、およびＮＰＮトランジスタである出力トランジスタ
６が形成されており、電圧モードのパルス幅制御を行っ
て出力電圧を安定化する。なお、ＩＣ１３には、キャッ
チダイオード７、コイル８、２つの抵抗９，１０からな
る分圧回路、および出力コンデンサ１１が、不可欠の要
素として外付けされる（１２は負荷を示している）。

【０００５】以下に、このチョッパ型レギュレータの動
作を説明する。

【０００６】先ず、入力端子ＩＮに入力電圧Ｖ_INが印加
されるとＩＣ１３の動作が起動され、出力端子ＯＵＴに
接続されている抵抗９，１０の分圧回路によって分圧さ
れた出力電圧が端子ＡＤＪにフィードバックされる。端
子ＡＤＪは、誤差増幅器２の反転入力に接続されている
ので、誤差増幅器２からは、分圧された出力電圧と基準
電圧との誤差を示す誤差信号が出力される。この誤差信
号は、図１０において、ａの２種の波形Ｗ１，Ｗ２のう
ち、波形Ｗ１として示されている。

【０００７】一方、ＰＷＭコンパレータ４においては、
発振器３から送出され、波形Ｗ２として示される波と、
波形Ｗ１として示される誤差信号とが比較される。その
ためＰＷＭコンパレータ４からは、ｂにより示す波形信
号が出力される。この信号は、ドライブトランジスタ５
を介して、出力トランジスタ６のスイッチングを制御す
る。そのため、負荷１２に与えられる電圧は、抵抗９，
１０により分圧された電圧が、基準電圧と等しくなるよ
うに制御される。

【０００８】詳細に説明すると、上記スイッチングにお
いては、出力トランジスタ６がオン状態であるとき、入
力端子ＩＮ、出力トランジスタ６、およびコイル８を介
して、電流が負荷１２に供給される。また出力トランジ
スタ６がオフ状態であるときには、出力トランジスタ６
がオン状態である期間にコイル８に蓄えられたエネルギ
ーが、負荷１２、キャッチダイオード７、コイル８によ
り形成される閉回路に電流を流す（負荷１２に電流が供
給される）。

【０００９】上記動作において出力トランジスタ６に流
れる電流は波形ｃ、キャッチダイオード７に流れる電流
は波形ｄ、コイル８に流れる電流は波形ｅに示す電流と
なる。そのため負荷１２には、波形ｅの平均値（Ｗ３に
より示す）なる電流が供給されることとなる。

【００１０】ここで、出力トランジスタ６のオン状態と
なる期間をｔ１、オフ状態となる期間をｔ２とし、デュ
ーティをＭとして、Ｍ＝ｔ１／（ｔ１＋ｔ２）により示
すとすると、値Ｍは、下式

【００１１】

【数１】Ｍ＝Ｖ_O ＋Ｖ_F ／（Ｖ_IN−Ｖ_CE(sat) ＋Ｖ_F ） 但し Ｖ_O ；出力電圧 Ｖ_F ；キャッチダイオード７の順方向電圧 Ｖ_IN ；入力電圧 Ｖ_CE(sat) ；出力トランジスタ６のコレクタ・エミッタ
間電圧 として示される。つまり出力電圧、キャッチダイオード
７の順方向電圧、入力電圧、出力トランジスタ６のコレ
クタ・エミッタ間電圧により、期間ｔ１，ｔ２が決定さ
れる。

【００１２】図１１は、電流モードのパルス幅制御を行
うチョッパ型レギュレータＩＣ１６（以下ではＩＣ１６
と称する）を用いて構成された従来技術を示している。
なお、図１１におけるブロックのうち、図９に示したブ
ロックと構成が同一であるブロックには、図９において
付与した符号と同一符号を付与している。

【００１３】ＩＣ１６には、基準電圧回路１、誤差増幅
器２、発振器１７、ＰＷＭコンパレータ４、フリップフ
ロップ１４、電流検出増幅器１５、電流検出用抵抗２
５、ドライブトランジスタ５、および出力トランジスタ
６が形成されている。またキャッチダイオード７、コイ
ル８、抵抗９，１０からなる分圧回路、出力コンデンサ
１１が外付けされる。そして抵抗９，１０の分圧回路に
より分圧された出力電圧と基準電圧との誤差が、誤差増
幅器２から、誤差信号として出力される。この誤差信号
は、図１２では、波形Ｗ４として示されている。

【００１４】そして電流検出増幅器１５から出力され、
電流検出用抵抗２５に流れる電流値を示す波形Ｗ５と、
誤差信号を示す波形Ｗ４とは、ＰＷＭコンパレータ４に
よって比較される。そのため誤差増幅器２の出力電圧よ
り電流検出増幅器１５の出力電圧が高くなると、ＰＷＭ
コンパレータ４の出力はＨレベル（ｇにより示す）とな
り、フリップフロップ１４はリセットされる。このリセ
ットによってドライブトランジスタ５と出力トランジス
タ６とはオフとなる。そしてオフ状態は、発振器１７か
ら、フリップフロップ１４をセットするためのパルス
（ｈにより示す）が送出されたとき、オン状態に反転す
る。

【００１５】上記したように、電流モードのチョッパ型
レギュレータは、電流検出用抵抗２５に流れる電流を監
視することによって、抵抗９，１０の分圧回路の分圧電
圧と基準電圧の値とに基づき、出力電圧Ｖ_O を制御す
る。

【００１６】なお、図１２における波形ｊ，ｋ，ｌは、
上記した電流モードによる制御時の主要電流波形を示し
ており、ｊは出力トランジスタ６に流れる電流、ｋはキ
ャッチダイオード７に流れる電流、ｌはコイル８に流れ
る電流の、各電流波形を示している。そして負荷１２に
は、コイル８に流れる電流の平均値（Ｗ６により示す）
が供給される。

【００１７】これら２種のチョッパ型レギュレータの特
徴を述べると、電圧モードのチョッパ型レギュレータの
方が構成が簡単であるが、出力電圧Ｖ_O が変動してから
後になってパルス幅が変化する構成であるため、入力電
圧Ｖ_INの変動への追従に遅れが生じるという欠点があ
る。一方、電流モードのチョッパ型レギュレータは、出
力電圧Ｖ_O に変動が生じる以前において、入力電圧Ｖ_IN
の変動に対応するパルス幅の変化が生じるので、入力電
圧Ｖ_INの変動に対する追従は良いが、回路構成が複雑に
なっている。

【００１８】チョッパ型レギュレータには、上記した２
種の構成のほかに、電圧モードのチョッパ型レギュレー
タにおける出力トランジスタを、ＮＰＮトランジスタか
らＰＮＰトランジスタに変更した構成がある。このチョ
ッパ型レギュレータを図１３に示す。なお、図１３にお
けるブロックのうち、図９に示したブロックと構成が同
一であるブロックについては、図９において付与した符
号と同一符号を付与している。

【００１９】この構成に使用されるチョッパ型レギュレ
ータＩＣ２１には、基準電圧回路１、誤差増幅器２、発
振器３、ＰＷＭコンパレータ４が設けられている（但
し、ＰＷＭコンパレータ４は、Ｈレベルで出力トランジ
スタ１９をオンする）。また図９のドライブトランジス
タ５に相当するＮＰＮトランジスタ１８のコレクタと、
ＰＮＰトランジスタにより構成された出力トランジスタ
１９のベースとは、出力トランジスタ１９のベース電流
を一定値となるように制御する定電流回路２０を介して
接続されている。また図９に示す構成と同一の外付け部
品が接続されている。

【００２０】このように構成されたチョッパ型レギュレ
ータは、電圧モードのチョッパ型レギュレータであり、
その動作は、ＰＷＭコンパレータ４の出力がＨレベルで
あるとき出力トランジスタ１９がオンとなることを除く
と、図９に示すチョッパ型レギュレータと動作は同一で
あるので、説明を省略する。

【００２１】

【発明が解決しようとする課題】上記した３つのチョッ
パ型レギュレータのうち、出力トランジスタにＮＰＮト
ランジスタを用いた構成では、ＮＰＮトランジスタの特
性上、オン状態におけるコレクタ・エミッタ間の電圧値
が、ＰＮＰトランジスタのコレクタ・エミッタ間の電圧
値より大きくなる。そのため出力トランジスタ６による
損失が大きく、レギュレータとしての効率が低下すると
いう問題を生じていた。

【００２２】一方、図１３に示したように、出力トラン
ジスタ１９にＰＮＰトランジスタを用いた構成では、オ
ン状態におけるコレクタ・エミッタ間電圧が低いことか
ら、出力トランジスタ１９の損失が少なく、レギュレー
タとしての効率が高くなるという特性を有する。しか
し、出力トランジスタ１９がＰＮＰトランジスタである
ことに伴う欠点がある。この欠点について以下に説明す
る。

【００２３】出力トランジスタ１９がオン状態となると
きには、定電流回路２０が、出力トランジスタ１９のベ
ース電流を引き込む。このベース電流は、出力電流の大
小に関わりなく一定となっており、数１０ｍＡ等に設定
される。またチョッパ型レギュレータは、一般的には、
入力電圧Ｖ_INと出力電圧Ｖ_O との差異が大きい場合に使
用され、高い入力電圧Ｖ_INが入力端子ＩＮに印加され
る。このため、ＮＰＮトランジスタを出力トランジスタ
に用いたチョッパ型レギュレータと比べたときには、

【００２４】

【数２】出力トランジスタ１９のベース電流×入力電圧
Ｖ_IN×デューティとして示される駆動損失が大きい。ま
た、この駆動損失は、出力電流に関わりなく一定であ
る。このことを出力電流と効率との関係から着目する
と、図１４のＧでもって示すように、出力電流が小さい
範囲では、効率の低下を招くという問題を生じていた。

【００２５】本発明は上記課題を解決するため創案され
たものであって、発明の目的は、出力トランジスタにＰ
ＮＰトランジスタを用いた構成において、出力電流の検
出を行い、検出した出力電流に対応して出力トランジス
タのベース電流を制御することにより、出力電流が小さ
い範囲において生じる効率の低下を防止することのでき
るチョッパ型レギュレータおよびチョッパ型レギュレー
タＩＣを提供することにある。

【００２６】また請求項１又は２記載の発明の目的は、
出力電流の検出を行って出力トランジスタのベース電流
を制御するに際し、出力電流の検出において生じる損失
を微少とすることのできるチョッパ型レギュレータおよ
びチョッパ型レギュレータＩＣを提供することにある。

【００２７】

【課題を解決するための手段】上記課題を解決するため
チョッパ型レギュレータは、基準電圧と出力電圧との誤
差に基づいて、ＰＮＰトランジスタである出力トランジ
スタのスイッチングを制御することにより、出力電圧を
安定化するチョッパ型レギュレータに適用し、出力トラ
ンジスタに流れる出力電流を検出する電流検出回路と、
この電流検出回路により検出された出力電流に基づき、
この出力電流が少ないときには出力トランジスタに流れ
るベース電流を少なくする制御を行う電流制御回路とを
備えた構成としている。

【００２８】

【００２９】また請求項１記載の発明に係るチョッパ型
レギュレータは、電流検出回路を、出力トランジスタの
エミッタとコレクタとの電圧差を検出する電圧差検出器
とした構成を採用している。

【００３０】請求項２記載の発明において、前記出力ト
ランジスタ、前記電流検出回路および前記電流制御回路
を集積化して１パッケージとした構成を用いている。

【００３１】

【作用】発明の作用を以下に示す。

【００３２】電流検出回路と電流制御回路とによって、
出力電流が少ないときには、出力トランジスタのベース
電流は少なくなる。このため出力電流が少ないときに
は、出力トランジスタのベース電流によって生じる損失
が減少する。つまり出力トランジスタのコレクタ・エミ
ッタ間の電圧により生じる損失（コレクタ損失）が、出
力電流の増減によって変化するとき、この変化に対応し
てベース電流による損失が増減する。その結果、コレク
タ損失に対するベース電流による損失の比率は、出力電
流が少ないときにも上昇しない。すなわち、出力電流が
少ない領域における効率が改善される。

【００３３】

【００３４】

【００３５】請求項１，２記載の発明の作用を以下に示
す。

【００３６】出力トランジスタのコレクタ・エミッタ間
電圧は、コレクタ・エミッタ間の等価インピーダンスに
従い、出力電流に対応して変化する。そのため電圧差検
出器の出力は、出力トランジスタに流れる出力電流を示
す値となる。また出力電流の検出によって生じる損失
は、電圧差検出器の電力損失のみとなる。

【００３７】

【実施例】以下に、本発明の実施例について図面を参照
しつつ説明する。

【００３８】図１は、電圧モードのチョッパ型レギュレ
ータおよびチョッパ型レギュレータＩＣの一実施例の電
気的構成を示すブロック図である。なお、同図において
は、図９に示すブロックと構成が同一となるブロックに
は、図９において付与した符号と同一符号を付与してい
る。

【００３９】基準電圧回路１は、入力端子ＩＮに与えら
れる入力電圧Ｖ_INに対する係数、および温度係数が極め
て微少な、安定化された所定電圧である基準電圧を生成
するブロックとなっている。そして生成した基準電圧を
誤差増幅器２の非反転入力に送出する。

【００４０】また誤差増幅器２は、反転入力に接続され
た端子ＡＤＪに導かれる電圧と基準電圧との差異を増幅
し、誤差信号として出力するブロックとなっている。そ
して誤差信号をＰＷＭコンパレータ４の非反転入力に送
出する。

【００４１】発振器３は、定電流の積分回路等によって
構成され、波を生成するブロックとなっている。そして
生成した波をＰＷＭコンパレータ４の反転入力に送出す
る。

【００４２】ＰＷＭコンパレータ４は、発振器３によっ
て生成された波と誤差信号との比較を行うブロックとな
っている。そして比較結果を電流制御回路２３に送出す
る。

【００４３】電流検出回路２２は、入力端子ＩＮから負
荷１２に到る電流経路の任意の位置における電流を、出
力電流として検出するブロックである。そして検出結果
を電流制御回路２３に送出する。

【００４４】電流制御回路２３は、ＰＷＭコンパレータ
４の比較結果に従って、出力トランジスタ１９のオンと
オフとの制御を行うブロックであり、ＰＷＭコンパレー
タ４からＨレベルが送出されるとき、出力トランジスタ
１９をオンさせる。また出力トランジスタ１９のベース
に流す電流については、電流検出回路２２の検出結果に
従って増減を行う。つまり、電流検出回路２２の検出結
果が、出力電流が少ないことを示す場合、出力トランジ
スタ１９のベース電流を少なくする。また電流検出回路
２２の検出結果が、出力電流が多いことを示す場合、出
力トランジスタ１９のベース電流を多くする。

【００４５】出力トランジスタ１９は、オン時のコレク
タ・エミッタ間の電圧を小さくし、コレクタ損失を低減
するため、ＰＮＰトランジスタとなっている。そして電
流制御回路２３の制御に従って入力端子ＩＮに導かれる
電流をスイッチングすると共に、スイッチングした電流
を出力端子ＯＵＴに送出する。

【００４６】出力端子ＯＵＴにカソードが接続され、ア
ノードが接地されたキャッチダイオード７は、出力トラ
ンジスタ１９がオフ状態であるとき、コイル８と負荷１
２との間に閉回路を形成するためのダイオードである。
そして、このダイオードには、コイル８に蓄えられたエ
ネルギによって生じる電流が流れる。

【００４７】コイル８は、出力トランジスタ１９のスイ
ッチング時に、エネルギの蓄積と放出とを行うブロック
であり、キャッチダイオード７および出力コンデンサ１
１と対となることによって、スイッチングされた電圧を
直流に変換する。

【００４８】２つの抵抗９，１０からなる分圧回路は、
負荷１２に与える電圧を設定するためのブロックであ
り、端子ＡＤＪに送出すべき分圧電圧を生成する。

【００４９】なお、同図において、２４により示された
ブロックは、チョッパ型レギュレータＩＣのパッケージ
内に封止されるブロックとなっており、封止のための構
造については、後に詳述する。

【００５０】上記構成からなる実施例の動作について、
以下に説明する。

【００５１】出力電圧Ｖ_O を抵抗９，１０の分圧回路に
よって分圧し、分圧電圧を、端子ＡＤＪを介して誤差増
幅器２に導いている。そのため分圧電圧と基準電圧との
誤差が、誤差増幅器２によって増幅され、誤差信号とし
て出力される。ＰＷＭコンパレータ４は、発振器３から
出力される波と誤差信号との比較を行い、出力トランジ
スタ１９をスイッチングするための信号を生成し、電流
制御回路２３に送出する。

【００５２】一方、電流検出回路２２は、出力トランジ
スタ１９がオン時の出力電流の検出を行い、検出結果を
電流制御回路２３に送出する。そのため電流制御回路２
３は、出力トランジスタ１９をオンさせるとき、電流検
出回路２２が検出した電流値に対応した値のベース電流
を引き込む。すなわち、電流制御回路２３は、電流検出
回路２２の検出結果が、出力電流の多いことを示す場合
には、引き込むベース電流を多くする。また電流検出回
路２２の検出結果が、出力電流の少ないことを示す場合
には、引き込むベース電流を少なくする。

【００５３】上記制御の結果、出力トランジスタ１９が
オンしているときには、入力端子ＩＮに導かれた電流
は、出力トランジスタ１９とコイル８とを介して、負荷
１２に供給される。このときコイル８はエネルギーの蓄
積を行う。そして出力トランジスタ１９がオフ状態にな
ると、コイル８に蓄えられたエネルギーは、キャッチダ
イオード７により形成された経路を介して、負荷１２に
電流を供給する。

【００５４】上記した動作によって負荷１２には安定し
た直流電圧が供給されるが、この供給において、出力電
流が小さい場合には、出力トランジスタ１９のベース電
流が少ない値となるように制御される。そのため下式

【００５５】

【数３】出力トランジスタ１９のベース電流×入力電圧
Ｖ_IN×デューティ により示される駆動損失は、出力電流が少ない範囲では
減少する。このため、出力電流と効率との関係は、図１
４のＨでもって示すように、出力電流が少ない領域にお
いても低下しない関係となる。

【００５６】図２は、電圧モードのチョッパ型レギュレ
ータおよびチョッパ型レギュレータＩＣの他の実施例の
電気的構成を示すブロック図である。なお、同図におい
ては、図１に示すブロックと構成が同一となるブロック
には、図１において付与した符号と同一符号を付与して
いる。

【００５７】この実施例においては、図１に示す電流検
出回路２２を、入力端子ＩＮと出力トランジスタ１９の
エミッタとの間に接続された電流検出用抵抗６１と、電
流検出用抵抗６１の端子間に生じる電圧を増幅する電流
検出増幅器２６とによって構成したものである。そして
電流検出用抵抗６１の値は、損失を極力少なくするた
め、電流検出増幅器２６の動作の安定が得られる範囲に
おいて、最小の値に設定される。また２９により示すブ
ロックは、チョッパ型レギュレータＩＣとして、パッケ
ージ内に封止されている。

【００５８】また図１における電流制御回路２３は、本
実施例では、２つのトランジスタ２７，２８によって構
成されており、トランジスタ２８のベースには電流検出
増幅器２６の出力が接続されている。またトランジスタ
２８のエミッタは接地されており、そのコレクタは、Ｐ
ＷＭコンパレータ４の出力と、トランジスタ２７のベー
スとに接続されている。またトランジスタ２７のエミッ
タは接地されており、そのコレクタは出力トランジスタ
１９のベースに接続されている。

【００５９】上記構成からなる実施例の動作について、
以下に説明する。

【００６０】トランジスタ２８は、電流検出増幅器２６
の出力が出力電流の増加を示すときには、トランジスタ
２７のベース電流を増加させることによって、出力トラ
ンジスタ１９のベース電流を増加させる。またトランジ
スタ２８は、電流検出増幅器２６の出力が出力電流の減
少を示すときには、トランジスタ２７のベース電流を減
少させ、出力トランジスタ１９のベース電流を減少させ
る。つまりトランジスタ２７，２８からなる電流制御回
路２３は、出力電流が減少するときには、出力トランジ
スタ１９のベース電流を減少させる。

【００６１】このことにより、出力電流に対する効率
は、図１４のＨにより示す効率となって、出力電流の少
ない領域においても効率が低下しない。

【００６２】図３は、電圧モードのチョッパ型レギュレ
ータおよびチョッパ型レギュレータＩＣのさらに他の実
施例の電気的構成を示すブロック図である。なお、同図
においては、図１、図２に示すブロックと構成が同一と
なるブロックには、図１、図２において付与した符号と
同一符号を付与している。

【００６３】この実施例においては、図１に示す電流検
出回路２２は、そのエミッタが出力トランジスタ１９の
エミッタに接続され、そのベースが出力トランジスタ１
９のベースに接続されたＰＮＰ型の電流検出トランジス
タ３０によって構成されており、電流検出トランジスタ
３０は、出力トランジスタ１９に対するカレントマルチ
プライアとなっている。

【００６４】そのため電流検出トランジスタ３０のエミ
ッタ面積は、出力トランジスタ１９のエミッタ面積に対
して、乗じる値に対応した面積となっている。すなわ
ち、出力トランジスタ１９のエミッタ面積に対する電流
検出トランジスタ３０のエミッタ面積をαとすると、電
流検出トランジスタ３０のコレクタには、出力トランジ
スタ１９のコレクタ電流（出力電流）にαを乗じた電流
が出力される。なお、この値αは、微少な値に設定され
る。

【００６５】また図１における電流制御回路２３は、本
実施例では、図２に示す構成において用いられた２つの
トランジスタ２７，２８と、２つの抵抗３２，３３と、
２つの抵抗３２，３３によって分圧された電圧と所定電
圧との差異を増幅する増幅器６２とによって構成されて
いる。

【００６６】また３４により示すブロックは、チョッパ
型レギュレータＩＣとして、パッケージ内に封止される
ブロックとなっている。

【００６７】上記構成からなる実施例について、動作を
以下に説明する。

【００６８】電流検出トランジスタ３０のコレクタから
は、出力電流に対応する電流が出力されるため、２つの
抵抗３２，３３によって分圧された電圧は、出力電流を
示す電圧となる。そのため増幅器６２は、出力電流が多
いときには、トランジスタ２８のコレクタ電流を減少さ
せ、トランジスタ２７のベース電流を増加させることに
よって、出力トランジスタ１９のベース電流を増加させ
る。また増幅器６２は、出力電流が少ないときには、ト
ランジスタ２８のコレクタ電流を増加させ、トランジス
タ２７のベース電流を減少させることによって、出力ト
ランジスタ１９のベース電流を減少させる。

【００６９】このことにより、出力電流に対する効率
は、図１４のＨにより示す効率となって、出力電流の少
ない領域においても効率が低下しない。

【００７０】図４は、電圧モードのチョッパ型レギュレ
ータおよびチョッパ型レギュレータＩＣのさらに他の実
施例の電気的構成を示すブロック図である。なお、同図
においては、図１、図２に示すブロックと構成が同一と
なるブロックには、図１、図２において付与した符号と
同一符号を付与している。

【００７１】この実施例においては、図１に示す電流検
出回路２２は、出力端子ＯＵＴとコイル８との間に接続
された電流検出用抵抗５４と、電流検出用抵抗５４の端
子間に生じる電圧を増幅する電流検出増幅器２６とによ
って構成されている。そして電流検出用抵抗５４の値
は、損失を極力少なくするため、電流検出増幅器２６の
動作の安定が得られる範囲において、最小の値に設定さ
れている。また５５により示すブロックは、チョッパ型
レギュレータＩＣとして、パッケージ内に封止されてい
る。

【００７２】また図１における電流制御回路２３は、本
実施例では、２つのトランジスタ２７，２８によって構
成されており、トランジスタ２８のベースには電流検出
増幅器２６の出力が接続されている。またトランジスタ
２８のエミッタは接地されており、そのコレクタは、Ｐ
ＷＭコンパレータ４の出力と、トランジスタ２７のベー
スとに接続されている。またトランジスタ２７のエミッ
タは接地されており、そのコレクタは出力トランジスタ
１９のベースに接続されている。つまり、本実施例は、
図２に示した構成における電流検出用抵抗６１を外付け
部品とした構成となっている。

【００７３】上記構成からなる実施例の動作について、
以下に説明する。

【００７４】トランジスタ２８は、電流検出増幅器２６
の出力が出力電流の増加を示すときには、トランジスタ
２７のベース電流を増加させることによって、出力トラ
ンジスタ１９のベース電流を増加させる。またトランジ
スタ２８は、電流検出増幅器２６の出力が出力電流の減
少を示すときには、トランジスタ２７のベース電流を減
少させ、出力トランジスタ１９のベース電流を減少させ
る。つまりトランジスタ２７，２８からなる電流制御回
路２３は、出力電流が減少するときには、出力トランジ
スタ１９のベース電流を減少させる。

【００７５】このことにより、出力電流に対する効率
は、図１４のＨにより示す効率となって、出力電流の少
ない領域においても効率が低下しない。

【００７６】図５は、請求項１，２記載の発明に係る電
圧モードのチョッパ型レギュレータおよびチョッパ型レ
ギュレータＩＣの一実施例の電気的構成を示すブロック
図である。なお、同図においては、図１、図２に示すブ
ロックと構成が同一となるブロックには、図１、図２に
おいて付与した符号と同一符号を付与している。

【００７７】この実施例においては、図１に示す電流検
出回路２２は、出力トランジスタ１９のエミッタとコレ
クタとの電圧差を検出する電圧差検出器５６によって構
成されている。また図１における電流制御回路２３は、
本実施例では、図２において用いられた２つのトランジ
スタ２７，２８によって構成されている。

【００７８】また５７により示すブロックは、チョッパ
型レギュレータＩＣとして、パッケージ内に封止される
ブロックとなっている。

【００７９】上記構成からなる実施例について、動作を
以下に説明する。

【００８０】出力トランジスタ１９のエミッタとコレク
タとの電圧差は、出力電流に対応して変化する電圧とな
る。そのため電圧差検出器５６からは、出力電流の値に
対応した電圧が出力される。この結果、電圧差検出器５
６は、出力電流が多いときには、トランジスタ２８のコ
レクタ電流を減少させ、トランジスタ２７のベース電流
を増加させることによって、出力トランジスタ１９のベ
ース電流を増加させる。また電圧差検出器５６は、出力
電流が少ないときには、トランジスタ２８のコレクタ電
流を増加させ、トランジスタ２７のベース電流を減少さ
せることによって、出力トランジスタ１９のベース電流
を減少させる。

【００８１】このことにより、出力電流に対する効率
は、図１４のＨにより示す効率となって、出力電流の少
ない領域においても効率が低下しない。

【００８２】図６は、電流モードのチョッパ型レギュレ
ータおよびチョッパ型レギュレータＩＣの他の実施例の
電気的構成を示すブロック図である。なお、同図におい
ては、図１１に示すブロックと構成が同一となるブロッ
クには、図１１において付与した符号と同一符号を付与
している。

【００８３】基準電圧回路１は、入力端子ＩＮに与えら
れる入力電圧Ｖ_INに対する係数、および温度係数が極め
て微少な、安定化された所定電圧である基準電圧を生成
するブロックとなっている。そして生成した基準電圧を
誤差増幅器２の非反転入力に送出する。

【００８４】また誤差増幅器２は、反転入力に接続され
た端子ＡＤＪに導かれる電圧と基準電圧との差異を増幅
し、誤差信号として出力するブロックとなっている。そ
して誤差信号をＰＷＭコンパレータ４の非反転入力に送
出する。

【００８５】ＰＷＭコンパレータ４は、電流検出増幅器
１５が出力する信号と誤差信号との比較を行うブロック
となっている。そして比較結果をフリップフロップ１４
のリセット入力に送出する。

【００８６】発振器１７は、一定間隔のパルス列を生成
するブロックとなっている。そして生成したパルス列を
フリップフロップ１４のセット入力に送出する。

【００８７】フリップフロップ１４は、ＰＷＭコンパレ
ータ４からＨレベルが送出されるとリセットされ、発振
器１７からのパルス列の各パルスが導かれる毎にセット
されるフリップフロップである。そして反転出力を電流
制御回路２３に送出する。

【００８８】電流検出回路２２は、入力端子ＩＮから負
荷１２に到る電流経路の任意の位置における電流を、出
力電流として検出するブロックである。そして検出結果
を電流制御回路２３に送出する。

【００８９】電流制御回路２３は、フリップフロップ１
４の出力に従って、出力トランジスタ１９のオンとオフ
との制御を行うブロックであり、フリップフロップ１４
からＬレベルが送出されると出力トランジスタ１９をオ
ンさせる。そして、この制御のために出力トランジスタ
１９のベースに流す電流については、電流検出回路２２
の検出結果に従って増減を行う。つまり、電流検出回路
２２の検出結果が、出力電流が少ないことを示す場合、
出力トランジスタ１９のベース電流を少なくする。また
電流検出回路２２の検出結果が、出力電流が多いことを
示す場合、出力トランジスタ１９のベース電流を多くす
る。

【００９０】出力トランジスタ１９は、オン時のコレク
タ・エミッタ間の電圧を小さくするため、ＰＮＰトラン
ジスタとなっている。そして電流制御回路２３の制御に
従って入力端子ＩＮに導かれる電流をスイッチングする
と共に、スイッチングした電流を出力端子ＯＵＴに送出
する。

【００９１】なお、同図において、３５により示された
ブロックは、チョッパ型レギュレータＩＣのパッケージ
内に封止されるブロックとなっており、封止のための構
造については、後に詳述する。

【００９２】また、電流検出回路２２、電流制御回路２
３の具体的構成については、図２〜図５において構成を
説明した電流検出回路２２、電流制御回路２３の構成を
用いることが可能である。このとき、電流制御回路２３
の構成に応じて、フリップフロップ１４の出力の論理が
反転される（フリップフロップ１４の非反転出力Ｑ（図
示を省略）を電流制御回路２３に送出する）。

【００９３】上記構成からなる実施例の動作について、
以下に説明する。

【００９４】出力トランジスタ１９のスイッチングは、
電流検出用抵抗２５の端子電圧を監視することによって
制御され、出力端子ＯＵＴの電圧が一定となるように制
御される。

【００９５】この制御において、電流検出回路２２は、
出力トランジスタ１９がオン時の出力電流の検出を行
い、検出結果を電流制御回路２３に送出する。そのため
電流制御回路２３は、出力トランジスタ１９をオンさせ
るとき、電流検出回路２２が検出した電流値に対応する
値のベース電流を引き込む。すなわち、電流制御回路２
３は、電流検出回路２２の検出結果が、出力電流の多い
ことを示す場合には、引き込むベース電流を多くする。
また電流検出回路２２の検出結果が、出力電流の少ない
ことを示す場合には、引き込むベース電流を少なくす
る。

【００９６】上記制御の結果、出力電流と効率との関係
は、図１４のＨでもって示すように、出力電流が少ない
領域においても低下しない関係となる。

【００９７】図７は、本発明に係るチョッパ型レギュレ
ータＩＣの一実施例の内部構成図である。

【００９８】回路チップ部４１は、ブロック２４，２
９，３４，３５，５７（図１〜図３，図５および図６参
照）のうちの任意の１つのブロックから、出力トランジ
スタ１９を除いた回路部を集積したチップ部となってい
る。またトランジスタチップ部４２は、出力トランジス
タ１９を形成したチップ部となっている。そして回路チ
ップ部４１とトランジスタチップ部４２とは一体に形成
されたチップ部６５となっており、半田からなる接合部
４０でもって、金属フレーム３８上にダイボンディング
により固着されている。

【００９９】また金属フレーム３８には、一端側の中央
からややずれた部位において長く伸びるアウターリード
フレーム４７が形成されており、このアウターリードフ
レーム４７はＧＮＤ端子となっている。

【０１００】またアウターリードフレーム４７の紙面に
おける左側には、出力端子ＯＵＴを構成するアウターリ
ードフレーム４６が、アウターリードフレーム４７と平
行となるように設けられている。そしてアウターリード
フレーム４７の紙面における右側には、入力端子ＩＮを
構成するアウターリードフレーム４８が、アウターリー
ドフレーム４７と平行となるように設けられている。ま
たアウターリードフレーム４８の紙面における右側に
は、端子ＡＤＪを構成するアウターリードフレーム４９
が、アウターリードフレーム４７と平行となるように設
けられている。

【０１０１】またトランジスタチップ部４２に形成され
た、コレクタとなるコンタクト部４２ａは、金属ワイヤ
３９によってアウターリードフレーム４６に接続されて
いる。またエミッタとなるコンタクト部４２ｂが、金属
ワイヤ３９によってアウターリードフレーム４８に接続
されている。また回路チップ部４１に形成された接地用
のコンタクト部４１ａは、金属ワイヤ３９によって、金
属フレーム３８に接続されている。また回路チップ部４
１に形成されたフィードバック用コンタクト部４１ｂ
は、金属ワイヤ３９によって、アウターリードフレーム
４９に接続されている。

【０１０２】そしてチップ部６５と金属フレーム３８と
は、アウターリードフレーム４６〜４９の一端部と共に
パッケージ３７に封止されている。このパッケージ３７
は、エポキシ樹脂等の外装用樹脂からなっており、トラ
ンスファーモールド等の工程により形成されている。

【０１０３】図８は、本発明に係るチョッパ型レギュレ
ータＩＣの他の実施例の内部構成図である。なお、図７
に示す構成と同一構成となる部分については、図７にお
いて付与した符号と同一符号を付与している。

【０１０４】トランジスタチップ部４５は、出力トラン
ジスタ１９をチップ化したものであり、回路チップ部４
４は、ブロック２４，２９，３５，５７（図１，図２，
図６および図５参照）のうちの任意の１つのブロックか
ら、出力トランジスタ１９を除いた回路部を集積したチ
ップ部である。そして回路チップ部４４とトランジスタ
チップ部４５とは、互いに独立したチップ部となってい
る。

【０１０５】また金属フレーム３８には、一端側の中央
からややずれた部位において長く伸びるアウターリード
フレーム５１が形成されており、このアウターリードフ
レーム５１は出力端子ＯＵＴとなっている。またアウタ
ーリードフレーム５１の紙面における左側には、入力端
子ＩＮを構成するアウターリードフレーム５０が、アウ
ターリードフレーム５１と平行となるように設けられて
いる。またアウターリードフレーム５１の紙面における
右側には、ＧＮＤ端子を構成するアウターリードフレー
ム５２が、アウターリードフレーム５１と平行となるよ
うに設けられている。そしてアウターリードフレーム５
２の紙面における右側には、端子ＡＤＪを構成するアウ
ターリードフレーム５３が、アウターリードフレーム５
１と平行となるように設けられている。

【０１０６】また上記した２つのチップ部４４，４５の
うち、トランジスタチップ部４５は、半田からなる接合
部６６でもって、金属フレーム３８上にダイボンディン
グにより固着されている。また回路チップ部４４は、絶
縁ペースト４３により、金属フレーム３８上にダイボン
ディングにより固着されている。

【０１０７】そしてトランジスタチップ部４５に形成さ
れた、ベースとなるコンタクト部４５ａは、金属ワイヤ
３９により、回路チップ部４４の電流制御回路用コンタ
クト部４４ｄと接続されている。またトランジスタチッ
プ部４５のコレクタ電極は、半田からなる接合部６６に
よって、金属フレーム３８を介し、アウターリードフレ
ーム５１に接続されている。またトランジスタチップ部
４５のエミッタであるコンタクト部４５ｂは、金属ワイ
ヤ３９によってアウターリードフレーム５０に接続され
ている。

【０１０８】また回路チップ部４４の接地用のコンタク
ト部４４ａは、金属ワイヤ３９によってアウターリード
フレーム５２に接続され、フィードバック用のコンタク
ト部４４ｂは、金属ワイヤ３９によってアウターリード
フレーム５３に接続され、入力電圧用のコンタクト部４
４ｃは、金属ワイヤ３９によってアウターリードフレー
ム５０に接続されている。

【０１０９】そしてチップ部６５と金属フレーム３８と
は、アウターリードフレーム５０〜５３の一端部と共に
パッケージ３７に封止されている。このパッケージ３７
は、エポキシ樹脂等の外装用樹脂からなっており、トラ
ンスファーモールド等の工程により形成されている。

【０１１０】なお、本発明は上記実施例に限定されず、
図７、図８に示す構成に、アウターリードフレームを２
本追加した構成とすることにより、ブロック５５として
電気的構成が示されたチョッパ型レギュレータＩＣとす
ることが可能である。

【０１１１】またトランジスタチップ部４５に電流検出
トランジスタ３０を形成した構成とし、図８に示す構成
のＩＣを、ブロック３４により電気的構成が示されるチ
ョッパ型レギュレータＩＣとすることが可能である。

【０１１２】また図６に示す電流モードのチョッパ型レ
ギュレータおよびチョッパ型レギュレータＩＣの構成に
おいては、電流検出回路２２を電流検出増幅器１５と共
用とし、電流検出増幅器１５の出力を電流制御回路２３
に導く構成とすることが可能である。そして、この場合
には、出力トランジスタ１９のベース電流の制御が、電
流制御回路２３を追加するのみで可能となるため、回路
構成が簡単化されるという効果を得ることができる。

【０１１３】

【発明の効果】チョッパ型レギュレータおよびチョッパ
型レギュレータＩＣは、基準電圧と出力電圧との誤差に
基づいて、ＰＮＰトランジスタである出力トランジスタ
のスイッチングを制御することにより、出力電圧を安定
化するチョッパ型レギュレータに適用し、出力トランジ
スタに流れる出力電流を検出する電流検出回路を備えて
いる。そして電流検出回路により検出された出力電流に
基づき、この出力電流が少ないときには出力トランジス
タに流れるベース電流を少なくする制御を行う電流制御
回路を備えているため、検出した出力電流に対応して出
力トランジスタのベース電流が制御される。そのため出
力電流が小さい範囲において生じる効率の低下を防止す
ることが可能となっている。

【０１１４】

【０１１５】そして請求項１，２記載の発明に係るチョ
ッパ型レギュレータおよびチョッパ型レギュレータＩＣ
は、電流検出回路を、出力トランジスタのエミッタとコ
レクタとの電圧差を検出する電圧差検出器としている。
そのため出力電流の検出により増加する消費電力は、電
圧差検出器の消費電力のみとなることから、出力電流の
検出において生じる損失を微少とすることが可能となっ
ている。

【図面の簡単な説明】

【図１】チョッパ型レギュレータおよびチョッパ型レギ
ュレータＩＣの一実施例の電気的構成を示すブロック図
である。

【図２】チョッパ型レギュレータおよびチョッパ型レギ
ュレータＩＣの他の実施例の電気的構成を示すブロック
図である。

【図３】チョッパ型レギュレータおよびチョッパ型レギ
ュレータＩＣのさらに他の実施例の電気的構成を示すブ
ロック図である。

【図４】チョッパ型レギュレータおよびチョッパ型レギ
ュレータＩＣのさらに他の実施例の電気的構成を示すブ
ロック図である。

【図５】請求項１，２記載の発明に係るチョッパ型レギ
ュレータおよびチョッパ型レギュレータＩＣの一実施例
の電気的構成を示すブロック図である。

【図６】チョッパ型レギュレータおよびチョッパ型レギ
ュレータＩＣの他の実施例の電気的構成を示すブロック
図である。

【図７】請求項２記載の発明に係るチョッパ型レギュレ
ータＩＣの構造図である。

【図８】請求項２記載の発明に係るチョッパ型レギュレ
ータＩＣの構造図である。

【図９】電圧モードのチョッパ型レギュレータの従来技
術の電気的構成を示すブロック図である。

【図１０】図９に示す従来技術の主要信号の波形を示す
説明図である。

【図１１】電流モードのチョッパ型レギュレータの従来
技術の電気的構成を示すブロック図である。

【図１２】図１１に示す従来技術の主要信号の波形を示
す説明図である。

【図１３】電圧モードのチョッパ型レギュレータの従来
技術の電気的構成を示すブロック図である。

【図１４】チョッパ型レギュレータにおける出力電流と
効率との関係を示す説明図である。

【符号の説明】

１ 基準電圧回路 ２ 誤差増幅器 ３ 発振器 ４ ＰＷＭコンパレータ ７ キャッチダイオード ８ コイル １１ 出力コンデンサ １２ 負荷 １９ 出力トランジスタ ２２ 電流検出回路 ２３ 電流制御回路 ３０ 電流検出トランジスタ ５６ 電圧差検出器

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】 基準電圧と出力電圧との誤差に基づい
   て、ＰＮＰトランジスタである出力トランジスタのスイ
   ッチングを制御することにより、出力電圧を安定化する
   チョッパ型レギュレータにおいて、 前記出力トランジスタに流れる出力電流を検出する電流
   検出回路と、 この電流検出回路により検出された出力電流に基づき、
   この出力電流が少ないときには前記出力トランジスタに
   流れるベース電流を少なくする制御を行う電流制御回路
   とを備え、 前記電流検出回路を、前記出力トランジスタのエミッタ
   とコレクタとの電圧差を検出する電圧差検出器としたこ
   とを特徴とするチョッパ型レギュレータ。
2. 【請求項２】 請求項１記載のチョッパ型レギュレータ
   における出力トランジスタ、電流検出回路および電流制
   御回路を集積化して１パッケージとしたことを特徴とす
   るチョッパ型レギュレータＩＣ。