JP2636695B2 - パイプライン処理回路 - Google Patents
パイプライン処理回路Info
- Publication number
- JP2636695B2 JP2636695B2 JP5210932A JP21093293A JP2636695B2 JP 2636695 B2 JP2636695 B2 JP 2636695B2 JP 5210932 A JP5210932 A JP 5210932A JP 21093293 A JP21093293 A JP 21093293A JP 2636695 B2 JP2636695 B2 JP 2636695B2
- Authority
- JP
- Japan
- Prior art keywords
- flip
- signal
- processing circuit
- flop
- stages
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 102100033825 Collagen alpha-1(XI) chain Human genes 0.000 claims description 16
- 101000710623 Homo sapiens Collagen alpha-1(XI) chain Proteins 0.000 claims description 16
- 102100040856 Dual specificity protein kinase CLK3 Human genes 0.000 claims description 11
- 101000749304 Homo sapiens Dual specificity protein kinase CLK3 Proteins 0.000 claims description 11
- 102100040844 Dual specificity protein kinase CLK2 Human genes 0.000 claims description 10
- 101000749291 Homo sapiens Dual specificity protein kinase CLK2 Proteins 0.000 claims description 10
- 208000036351 autosomal dominant otospondylomegaepiphyseal dysplasia Diseases 0.000 claims description 9
- 230000003111 delayed effect Effects 0.000 claims description 9
- 230000004044 response Effects 0.000 claims description 2
- 102100040862 Dual specificity protein kinase CLK1 Human genes 0.000 description 45
- 102100029136 Collagen alpha-1(II) chain Human genes 0.000 description 12
- 101000771163 Homo sapiens Collagen alpha-1(II) chain Proteins 0.000 description 12
- 230000000630 rising effect Effects 0.000 description 11
- 101000749294 Homo sapiens Dual specificity protein kinase CLK1 Proteins 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 101150018075 sel-2 gene Proteins 0.000 description 3
- 230000003068 static effect Effects 0.000 description 3
- 101100328957 Caenorhabditis elegans clk-1 gene Proteins 0.000 description 2
- 101100113690 Homo sapiens CLK1 gene Proteins 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- -1 ... Proteins 0.000 description 1
- KTEARTXATWOYDB-UHFFFAOYSA-N 1-chloro-4-[1-(4-chlorophenyl)ethyl]benzene Chemical compound C=1C=C(Cl)C=CC=1C(C)C1=CC=C(Cl)C=C1 KTEARTXATWOYDB-UHFFFAOYSA-N 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3867—Concurrent instruction execution, e.g. pipeline or look ahead using instruction pipelines
- G06F9/3869—Implementation aspects, e.g. pipeline latches; pipeline synchronisation and clocking
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Advance Control (AREA)
- Power Sources (AREA)
- Dram (AREA)
- Complex Calculations (AREA)
Description
【0001】
【産業上の利用分野】本発明はフリップフロップを含む
ステージを複数縦続接続されたパイプライン処理回路に
関する。
ステージを複数縦続接続されたパイプライン処理回路に
関する。
【0002】
【従来の技術】マイクロプロセッサたとえばパイプライ
ン処理回路では、消費電力の半分近くをフリップフロッ
プで消費しており、また、その半分はフリップフロップ
のクロック信号を駆動するクロック駆動回路で消費さ
れ、残りはフリップフロップ自身及びその出力信号で消
費される。
ン処理回路では、消費電力の半分近くをフリップフロッ
プで消費しており、また、その半分はフリップフロップ
のクロック信号を駆動するクロック駆動回路で消費さ
れ、残りはフリップフロップ自身及びその出力信号で消
費される。
【0003】一般に、CMOS LSIの消費電力は負
荷容量の充放電によるダイナミックな消費電力によって
占められ、下式で表わせる(参照:ネイル H、E、ウ
ェステ他”CMOS VLSI設計の原理”、丸善、1
985、pp123〜127)。 P=CLVDD 2fp (1) ただし、CL は負荷容量 VDDは電源電圧 fpは信号の周波数 fpはクロック信号の場合にはその周波数fcである
が、フリップフロップの出力信号の場合には、その信号
のハイ/ローに変化する確率を乗算して1/4fc程度
となる。しかし、さらに、フリップフロップの出力信号
が0から1あるいは1から0へ変化する確率はそれほど
高くない。常に動作している回路でも信号周波数はクロ
ック周波数の1/4程度(fp=1/4fc)であり、
回路全体の平均は1/10程度(fp=1/10fc)
である。つまり、平均して10回に1回しかフリップフ
ロップの出力信号が変化しないのに、クロック信号は常
に動作している。クロックドライバの消費電力の90%
は無駄とも言える。
荷容量の充放電によるダイナミックな消費電力によって
占められ、下式で表わせる(参照:ネイル H、E、ウ
ェステ他”CMOS VLSI設計の原理”、丸善、1
985、pp123〜127)。 P=CLVDD 2fp (1) ただし、CL は負荷容量 VDDは電源電圧 fpは信号の周波数 fpはクロック信号の場合にはその周波数fcである
が、フリップフロップの出力信号の場合には、その信号
のハイ/ローに変化する確率を乗算して1/4fc程度
となる。しかし、さらに、フリップフロップの出力信号
が0から1あるいは1から0へ変化する確率はそれほど
高くない。常に動作している回路でも信号周波数はクロ
ック周波数の1/4程度(fp=1/4fc)であり、
回路全体の平均は1/10程度(fp=1/10fc)
である。つまり、平均して10回に1回しかフリップフ
ロップの出力信号が変化しないのに、クロック信号は常
に動作している。クロックドライバの消費電力の90%
は無駄とも言える。
【0004】次に、具体的なパイプライン処理回路につ
いて説明する。図6は従来のパイプライン処理回路を示
す。図6において、パイプライン処理回路は縦続接続さ
れた複数のステージよりなる。初段のステージは、デー
タDA1、DA2、…を受けるフリップフロップ(本願実
施例では、立上りエッジで動作するDフリップフロッ
プ)FF11、FF12、…、及びフリップフロップF
F11、FF12、…の出力データDB1、DB2、…を受け
る組合せ論理回路C1よりなる。なお、組合せ論理回路
C1はアンド回路、ナンド回路、オア回路、ノア回路等
の論理ゲートによって構成され、フリップフロップ、ラ
ッチ回路等を含んでいない。また、初段のステージに
は、データDA1、DA2、…はセレクタSEL1、SE
L2、…を介して供給されており、また、これらセレク
タSEL1、SEL2、…はパイプライン処理回路の動作
を停止するストール信号STLによって制御されてい
る。つまり、ストール信号STLがオフ(0)のときに
は、データDA1、DA2、…がフリップフロップF
F11、FF12、…に供給されてフリップフロップF
F11、FF12、…の値が変化する。他方、ストール信号
STLがオン(=1)のときには、フリップフロップF
F11、FF12、…の各出力値がフリップフロップF
F11、FF12、…に帰還されてフリップフロップF
F11、FF12、…の値は変化しない。
いて説明する。図6は従来のパイプライン処理回路を示
す。図6において、パイプライン処理回路は縦続接続さ
れた複数のステージよりなる。初段のステージは、デー
タDA1、DA2、…を受けるフリップフロップ(本願実
施例では、立上りエッジで動作するDフリップフロッ
プ)FF11、FF12、…、及びフリップフロップF
F11、FF12、…の出力データDB1、DB2、…を受け
る組合せ論理回路C1よりなる。なお、組合せ論理回路
C1はアンド回路、ナンド回路、オア回路、ノア回路等
の論理ゲートによって構成され、フリップフロップ、ラ
ッチ回路等を含んでいない。また、初段のステージに
は、データDA1、DA2、…はセレクタSEL1、SE
L2、…を介して供給されており、また、これらセレク
タSEL1、SEL2、…はパイプライン処理回路の動作
を停止するストール信号STLによって制御されてい
る。つまり、ストール信号STLがオフ(0)のときに
は、データDA1、DA2、…がフリップフロップF
F11、FF12、…に供給されてフリップフロップF
F11、FF12、…の値が変化する。他方、ストール信号
STLがオン(=1)のときには、フリップフロップF
F11、FF12、…の各出力値がフリップフロップF
F11、FF12、…に帰還されてフリップフロップF
F11、FF12、…の値は変化しない。
【0005】また、第2段のステージは、組合せ論理回
路C1の各出力データを受けるフリップフロップF
F21、FF22、…、及びフリップフロップFF21、FF
22、…の出力データDC1、DC2、…を受ける組合せ論
理回路C2よりなる。第3段目以降の各ステージも同様
の構成である。
路C1の各出力データを受けるフリップフロップF
F21、FF22、…、及びフリップフロップFF21、FF
22、…の出力データDC1、DC2、…を受ける組合せ論
理回路C2よりなる。第3段目以降の各ステージも同様
の構成である。
【0006】さらに、クロック信号CLKはすべてのフ
リップフロップFF11、FF12、…、FF21、FF22、
…、FF31、FF32、…に供給されており、従って、フ
リップフロップFF11、FF12、…、FF21、FF22、
…、FF31、FF32、…は同時に動作する。
リップフロップFF11、FF12、…、FF21、FF22、
…、FF31、FF32、…に供給されており、従って、フ
リップフロップFF11、FF12、…、FF21、FF22、
…、FF31、FF32、…は同時に動作する。
【0007】図7のタイミング図を参照して図6のパイ
プライン処理回路の動作を説明する。図7の(A)、
(B)に示すように、クロック信号CLK及びデータD
A(DA1、DA2、…の総称)は常に供給されている。
この状態で、図7の(C)に示すごとく、ストール信号
STLは、クロック信号CLKの立上り時点t0、t1、
t4、t5では0であり、従って、セレクタSEL1、S
EL2、…はデータDAを選択し、この結果、フリップ
フロップFF11、FF12、…の出力データDB(D
B1、DB2、…の総称)は図7の(D)に示すごとく1
クロック分遅延したデータDAとなる。他方、図7の
(C)に示すごとく、ストール信号STLは、クロック
信号CLKの立上り時点t2、t3、t6では1であり、
従って、セレクタSEL1、SEL2、…はフリップフロ
ップFF11、FF12、…の出力を選択し、この結果、フ
リップフロップFF11、FF12、…の出力データDBは
図7の(D)に示すごとく変化しない。また、2段目以
降のステージのフリップフロップには、常に、クロック
信号CLKが供給されているので、図7の(E)、
(F)に示すごとく、2段目以降のステージのフリップ
フロップには各前段のステージのフリップフロップの出
力に基づいて組合せ論理回路C1、C2、…の演算結果が
書込まれる。
プライン処理回路の動作を説明する。図7の(A)、
(B)に示すように、クロック信号CLK及びデータD
A(DA1、DA2、…の総称)は常に供給されている。
この状態で、図7の(C)に示すごとく、ストール信号
STLは、クロック信号CLKの立上り時点t0、t1、
t4、t5では0であり、従って、セレクタSEL1、S
EL2、…はデータDAを選択し、この結果、フリップ
フロップFF11、FF12、…の出力データDB(D
B1、DB2、…の総称)は図7の(D)に示すごとく1
クロック分遅延したデータDAとなる。他方、図7の
(C)に示すごとく、ストール信号STLは、クロック
信号CLKの立上り時点t2、t3、t6では1であり、
従って、セレクタSEL1、SEL2、…はフリップフロ
ップFF11、FF12、…の出力を選択し、この結果、フ
リップフロップFF11、FF12、…の出力データDBは
図7の(D)に示すごとく変化しない。また、2段目以
降のステージのフリップフロップには、常に、クロック
信号CLKが供給されているので、図7の(E)、
(F)に示すごとく、2段目以降のステージのフリップ
フロップには各前段のステージのフリップフロップの出
力に基づいて組合せ論理回路C1、C2、…の演算結果が
書込まれる。
【0008】
【発明が解決しようとする課題】しかしながら、上述の
従来のパイプライン処理回路においては、ストール信号
STLのためにフリップフロップの値が変化しない期間
においても、フリップフロップはクロック信号の供給を
受け動作する(図7の(D)のt2、t3、(E)の
t3、t4、(F)のt4、t5)。この結果、消費電力が
増大するという課題がある。
従来のパイプライン処理回路においては、ストール信号
STLのためにフリップフロップの値が変化しない期間
においても、フリップフロップはクロック信号の供給を
受け動作する(図7の(D)のt2、t3、(E)の
t3、t4、(F)のt4、t5)。この結果、消費電力が
増大するという課題がある。
【0009】たとえば、図6のフリップフロップが図8
の(A)に示すスタティック形である場合の消費電力に
ついて考察する。ここで、 フリップフロップのクロック信号CLKの入力容量=
0.06pF/1ビット フリップフロップの内部の負荷容量=0.07pF/1
ビット セレクタSEL1、SEL2、…のストール信号STLの
入力容量=0.04pF/1ビット セレクタSEL1、SEL2、…の内部の負荷容量=0.
05pF/1ビット フリップフロップFF11、FF12、…の数=40ビット フリップフロップFF21、FF22、…の数=20ビット フリップフロップFF31、FF32、…の数=30ビット 組合せ論理回路C1の内部の負荷容量=20pF 組合せ論理回路C2の内部の負荷容量=10pF VDD=5V クロック信号CLKの周波数fc=50MHz ストール信号STLの1である確率=2/5 つまり、ストール信号STLの周波数fs=2/5・5
0MHz その他の論理信号の周波数=fs/4(フリップフロッ
プの出力信号が変化すると期待できる時点(ストールし
ない時点)に実際にフリップフロップフロップの出力信
号が変化するのは1/2の確率、つまり、ストール信号
STLの1/4の周波数であるため)、とすると、式
(1)から P=(40+20+30)・0.06・10-12×52×50・106 +(40+20+30)・0.07・10-12×52×1/4・2/5・ 50・106 +40・0.04・10-12×52×2/5・50・106 +40・0.05・10-12×52×1/4・2/5・50・106 +(20+10)・10-12×52×1/4・2/5・50・106 (2) となる。なお、式(2)において、第1項はクロック信
号CLKで消費される電力、第2項はフリップフロップ
の内部で消費される電力、第3項はストール信号STL
で消費される電力、第4項はセレクタSEL1、SE
L2、…で消費される電力、第5項は論理組合せ回路
C1、C2で消費される電力、である。従って、 P=(6.75+0.79+0.80+0.25+3.75)・10-3 =12.34mW (3) このように、全消費電力(12.34mW)の55%が
クロック信号CLK(6.75mW)で消費されてい
る。このうち、2/5(全体の22%)がパイプライン
がストール中に消費される。また、パイプラインのスト
ール(停止)を実現するためのセレクタSEL1、SE
L2、…でも、9%(0.80+0.25mW)の電力
が消費されている。これらの消費電力(全体の31%)
は、パイプラインを動作させないために電力を消費して
いるのであり、無駄な電力消費と言える。
の(A)に示すスタティック形である場合の消費電力に
ついて考察する。ここで、 フリップフロップのクロック信号CLKの入力容量=
0.06pF/1ビット フリップフロップの内部の負荷容量=0.07pF/1
ビット セレクタSEL1、SEL2、…のストール信号STLの
入力容量=0.04pF/1ビット セレクタSEL1、SEL2、…の内部の負荷容量=0.
05pF/1ビット フリップフロップFF11、FF12、…の数=40ビット フリップフロップFF21、FF22、…の数=20ビット フリップフロップFF31、FF32、…の数=30ビット 組合せ論理回路C1の内部の負荷容量=20pF 組合せ論理回路C2の内部の負荷容量=10pF VDD=5V クロック信号CLKの周波数fc=50MHz ストール信号STLの1である確率=2/5 つまり、ストール信号STLの周波数fs=2/5・5
0MHz その他の論理信号の周波数=fs/4(フリップフロッ
プの出力信号が変化すると期待できる時点(ストールし
ない時点)に実際にフリップフロップフロップの出力信
号が変化するのは1/2の確率、つまり、ストール信号
STLの1/4の周波数であるため)、とすると、式
(1)から P=(40+20+30)・0.06・10-12×52×50・106 +(40+20+30)・0.07・10-12×52×1/4・2/5・ 50・106 +40・0.04・10-12×52×2/5・50・106 +40・0.05・10-12×52×1/4・2/5・50・106 +(20+10)・10-12×52×1/4・2/5・50・106 (2) となる。なお、式(2)において、第1項はクロック信
号CLKで消費される電力、第2項はフリップフロップ
の内部で消費される電力、第3項はストール信号STL
で消費される電力、第4項はセレクタSEL1、SE
L2、…で消費される電力、第5項は論理組合せ回路
C1、C2で消費される電力、である。従って、 P=(6.75+0.79+0.80+0.25+3.75)・10-3 =12.34mW (3) このように、全消費電力(12.34mW)の55%が
クロック信号CLK(6.75mW)で消費されてい
る。このうち、2/5(全体の22%)がパイプライン
がストール中に消費される。また、パイプラインのスト
ール(停止)を実現するためのセレクタSEL1、SE
L2、…でも、9%(0.80+0.25mW)の電力
が消費されている。これらの消費電力(全体の31%)
は、パイプラインを動作させないために電力を消費して
いるのであり、無駄な電力消費と言える。
【0010】 また、図6のフリップフロップが図8の
(B)に示すダイナミック形である場合には、図8の
(A)に示すスタティック形に比較してトランジスタ数
が減少するので、フリップフロップのクロック信号CL
Kの入力容量もフリップフロップの内部の負荷容量も減
少する。たとえば、 フリップフロップのクロック信号CLKの入力容量=0.03pF/1ビット フリップフロップの内部の負荷容量=0.04pF/1ビット である。この場合、式(2)における第1項、第2項
は、 (40+20+30)・0.03・10-12×52×50・106 (40+20+30)・0.04・10-12×52×1/4・2/5×50・ 106 となる。従って、 P=(3.38+0.45+0.80+0.25+3.75)・10-3 =8.63mW (4) このように、全消費電力(8.63mW)の39%がク
ロック信号CLK(3.38mW)で消費されている。
このうち、2/5(全体の16%)がパイプラインがス
トール中に消費される。また、パイプラインのストール
(停止)を実現するためのセレクタSEL1、SEL2、
…でも、12%(0.80+0.25mW)の電力が消
費されている。これらの消費電力(全体の28%)はパ
イプラインを動作させないために電力を消費しているの
であり、無駄な電力消費と言える。
(B)に示すダイナミック形である場合には、図8の
(A)に示すスタティック形に比較してトランジスタ数
が減少するので、フリップフロップのクロック信号CL
Kの入力容量もフリップフロップの内部の負荷容量も減
少する。たとえば、 フリップフロップのクロック信号CLKの入力容量=0.03pF/1ビット フリップフロップの内部の負荷容量=0.04pF/1ビット である。この場合、式(2)における第1項、第2項
は、 (40+20+30)・0.03・10-12×52×50・106 (40+20+30)・0.04・10-12×52×1/4・2/5×50・ 106 となる。従って、 P=(3.38+0.45+0.80+0.25+3.75)・10-3 =8.63mW (4) このように、全消費電力(8.63mW)の39%がク
ロック信号CLK(3.38mW)で消費されている。
このうち、2/5(全体の16%)がパイプラインがス
トール中に消費される。また、パイプラインのストール
(停止)を実現するためのセレクタSEL1、SEL2、
…でも、12%(0.80+0.25mW)の電力が消
費されている。これらの消費電力(全体の28%)はパ
イプラインを動作させないために電力を消費しているの
であり、無駄な電力消費と言える。
【0011】従って、本発明の目的は、消費電力を低減
したパイプライン処理回路を提供することにある。
したパイプライン処理回路を提供することにある。
【0012】
【課題を解決するための手段】上述の課題を解決するた
めに本発明は、縦続接続された複数のステージを含むパ
イプライン処理回路において、各ステージ毎に該ステー
ジを駆動させるクロック信号を供給する複数のクロック
信号手段と、パイプライン処理回路の動作を停止させる
ストール信号を受けて各クロック信号手段を停止させる
手段を設ける。
めに本発明は、縦続接続された複数のステージを含むパ
イプライン処理回路において、各ステージ毎に該ステー
ジを駆動させるクロック信号を供給する複数のクロック
信号手段と、パイプライン処理回路の動作を停止させる
ストール信号を受けて各クロック信号手段を停止させる
手段を設ける。
【作用】上述の手段によれば、パイプラインの各ステー
ジ毎にクロックの供給/停止を行うので、無駄な信号の
遷移が減少する。
ジ毎にクロックの供給/停止を行うので、無駄な信号の
遷移が減少する。
【0013】
【実施例】 図1は本発明に係るパイプライン処理回路
の第1の実施例を示す回路図であって、スタティック形
フリップフロップを用いた場合を示す。図1において
は、図6の構成要素に対して、ストール信号STL1
(図6のSTL)、STL2,…を1クロック分だけ遅
延させるフリップフロップFF10、FF20、…及びスト
ール信号STL1、STL2,…に応じてクロック信号
CLKをオン、オフするオア回路G1、G2、G3、…を
付加してあり、逆に、図6のセレクタSEL1、SE
L2、…は削除してある。これにより、各1クロック分
だけ遅延したストール信号STL1、STL2、STL
3、…が発生し、フリップフロップFF11、FF12、…
はクロック信号CLKとストール信号STL1との論理
和によって発生したクロック信号CLK1によって動作
し、フリップフロップFF21、FF22、…はクロック信
号CLKとストール信号STL2との論理和によって発
生したクロック信号CLK2によって動作し、フリップ
フロップFF31、FF32、…はクロック信号CLKとス
トール信号STL3との論理和によって発生したクロッ
ク信号CLK3によって動作する。
の第1の実施例を示す回路図であって、スタティック形
フリップフロップを用いた場合を示す。図1において
は、図6の構成要素に対して、ストール信号STL1
(図6のSTL)、STL2,…を1クロック分だけ遅
延させるフリップフロップFF10、FF20、…及びスト
ール信号STL1、STL2,…に応じてクロック信号
CLKをオン、オフするオア回路G1、G2、G3、…を
付加してあり、逆に、図6のセレクタSEL1、SE
L2、…は削除してある。これにより、各1クロック分
だけ遅延したストール信号STL1、STL2、STL
3、…が発生し、フリップフロップFF11、FF12、…
はクロック信号CLKとストール信号STL1との論理
和によって発生したクロック信号CLK1によって動作
し、フリップフロップFF21、FF22、…はクロック信
号CLKとストール信号STL2との論理和によって発
生したクロック信号CLK2によって動作し、フリップ
フロップFF31、FF32、…はクロック信号CLKとス
トール信号STL3との論理和によって発生したクロッ
ク信号CLK3によって動作する。
【0014】図2のタイミング図を参照して図1のパイ
プライン処理回路の動作を説明する。図2の(A)、
(B)に示すように、クロック信号CLK及びデータD
A(DA1、DA2、…の総称)は常に供給されている。
この状態で、ストール信号STL1は、図2の(C)に
示すごとく、クロック信号CLKの立上り時点t0、
t1、t4、t5では0であり、クロック信号CLKの立
上り時点t2、t3、t6では1である。この結果、フリ
ップフロップFF11、FF12、…用クロック信号CLK
1は、図2の(D)に示すごとく、時点t0、t1、
t4、t5においてのみ立上る。従って、フリップフロッ
プFF11、FF12、…のデータDB(DB1、DB2、…
の総称)は、図2の(E)に示すごとく、この時点
t0、t1、t4、t5においてのみ変化し、データDAの
1クロック分遅れの処理データとなる。
プライン処理回路の動作を説明する。図2の(A)、
(B)に示すように、クロック信号CLK及びデータD
A(DA1、DA2、…の総称)は常に供給されている。
この状態で、ストール信号STL1は、図2の(C)に
示すごとく、クロック信号CLKの立上り時点t0、
t1、t4、t5では0であり、クロック信号CLKの立
上り時点t2、t3、t6では1である。この結果、フリ
ップフロップFF11、FF12、…用クロック信号CLK
1は、図2の(D)に示すごとく、時点t0、t1、
t4、t5においてのみ立上る。従って、フリップフロッ
プFF11、FF12、…のデータDB(DB1、DB2、…
の総称)は、図2の(E)に示すごとく、この時点
t0、t1、t4、t5においてのみ変化し、データDAの
1クロック分遅れの処理データとなる。
【0015】また、ストール信号STL2は、図2の
(F)に示すごとく、ストール信号STL1に比較して
1クロック分遅延する。従って、ストール信号STL2
は、図2の(F)に示すごとく、クロック信号CLKの
立上り時点t0、t1、t2、t5、t6では0であり、ク
ロック信号CLKの立上り時点t3、t4では1である。
この結果、フリップフロップFF21、FF22、…用クロ
ック信号CLK2は、図2の(G)に示すごとく、時点
t0、t1、t2、t5、t6においてのみ立上る。従っ
て、フリップフロップFF21、FF22、…のデータDC
(DC1、DC2、…の総称)は、図2の(H)に示すご
とく、この時点t0、t1、t2、t5、t6においてのみ
変化し、データDBの1クロック分遅れの処理データと
なる。
(F)に示すごとく、ストール信号STL1に比較して
1クロック分遅延する。従って、ストール信号STL2
は、図2の(F)に示すごとく、クロック信号CLKの
立上り時点t0、t1、t2、t5、t6では0であり、ク
ロック信号CLKの立上り時点t3、t4では1である。
この結果、フリップフロップFF21、FF22、…用クロ
ック信号CLK2は、図2の(G)に示すごとく、時点
t0、t1、t2、t5、t6においてのみ立上る。従っ
て、フリップフロップFF21、FF22、…のデータDC
(DC1、DC2、…の総称)は、図2の(H)に示すご
とく、この時点t0、t1、t2、t5、t6においてのみ
変化し、データDBの1クロック分遅れの処理データと
なる。
【0016】また、ストール信号STL3は、図2の
(I)に示すごとく、ストール信号STL2に比較して
1クロック分遅延する。従って、ストール信号STL3
は、図2の(I)に示すごとく、クロック信号CLKの
立上り時点t0、t1、t2、t3、t6では0であり、ク
ロック信号CLKの立上り時点t4、t5では1である。
この結果、フリップフロップFF31、FF32、…用クロ
ック信号CLK3は、図2の(J)に示すごとく、時点
t0、t1、t2、t3、t6においてのみ立上る。従っ
て、フリップフロップFF31、FF32、…のデータDD
(DD1、DD2、…の総称)は、図2の(K)に示すご
とく、この時点t0、t1、t2、t3、t6においてのみ
変化し、データDCの1クロック分遅れの処理データと
なる。
(I)に示すごとく、ストール信号STL2に比較して
1クロック分遅延する。従って、ストール信号STL3
は、図2の(I)に示すごとく、クロック信号CLKの
立上り時点t0、t1、t2、t3、t6では0であり、ク
ロック信号CLKの立上り時点t4、t5では1である。
この結果、フリップフロップFF31、FF32、…用クロ
ック信号CLK3は、図2の(J)に示すごとく、時点
t0、t1、t2、t3、t6においてのみ立上る。従っ
て、フリップフロップFF31、FF32、…のデータDD
(DD1、DD2、…の総称)は、図2の(K)に示すご
とく、この時点t0、t1、t2、t3、t6においてのみ
変化し、データDCの1クロック分遅れの処理データと
なる。
【0017】このように、上述の第1の実施例によれ
ば、フリップフロップFF11、FF12、…、FF21、F
F22、…、FF31、FF32の値の変化が要求されないス
トール期間においては、これらのプリップフロップにク
ロック信号の供給が停止されるので、消費電力を低減で
きる。実際に、図6の従来のパイプライン処理回路と比
較するために、図1のパイプライン処理回路の消費電力
について考察すると、その条件を、 フリップフロップのクロック信号CLKの入力容量=
0.06pF/1ビット フリップフロップの内部の負荷容量=0.07pF/1
ビット オア回路G1、G2…の入力容量=0.10pF/1ビッ
ト オア回路G1、G2…の内部の負荷容量=0.50pF/
1ビット フリップフロップFF11、FF12、…の数=40ビット フリップフロップFF21、FF22、…の数=20ビット フリップフロップFF31、FF32、…の数=30ビット 組合せ論理回路C1の内部の負荷容量=20pF 組合せ論理回路C2の内部の負荷容量=10pF VDD=5V クロック信号CLKの周波数fc=50MHz ストール信号STL1の1である確率=2/5 つまり、 ストール信号STLの周波数fs=2/5・50MHz その他の論理信号の周波数=fs/4 とすると、式(1)から P=(2・0.06+3・0.10)・10-12×52×50・106 +(3・0.50+(40+20+30)・0.06)・10-12×52 ×2/5・50・106 +(40+20+30)・0.07・10-12×52×1/4・2/5・ 50・106 +(2・0.07+3・0.10)・10-12×52×2/5・50・1 06 +(20+10)・10-12×52×1/4・2/5・50・106 (5) となる。なお、式(5)において、第1項はクロック信
号CLKで消費される電力、第2項はオア回路G1、
G2、G3及びクロック信号CLK1、CLK2、CLK
3で消費される電力、第3項はフリップフロップF
F11、FF12、…、FF21、FF22、…、FF31、FF
32、…、の内部で消費される電力、第4項はストール信
号STLで消費される電力、第5項は論理組合せ回路C
1、C2で消費される電力、である。従って、 P=(0.53+3.45+0.79+0.25+3.75)・10-3 =8.74mW (6)
ば、フリップフロップFF11、FF12、…、FF21、F
F22、…、FF31、FF32の値の変化が要求されないス
トール期間においては、これらのプリップフロップにク
ロック信号の供給が停止されるので、消費電力を低減で
きる。実際に、図6の従来のパイプライン処理回路と比
較するために、図1のパイプライン処理回路の消費電力
について考察すると、その条件を、 フリップフロップのクロック信号CLKの入力容量=
0.06pF/1ビット フリップフロップの内部の負荷容量=0.07pF/1
ビット オア回路G1、G2…の入力容量=0.10pF/1ビッ
ト オア回路G1、G2…の内部の負荷容量=0.50pF/
1ビット フリップフロップFF11、FF12、…の数=40ビット フリップフロップFF21、FF22、…の数=20ビット フリップフロップFF31、FF32、…の数=30ビット 組合せ論理回路C1の内部の負荷容量=20pF 組合せ論理回路C2の内部の負荷容量=10pF VDD=5V クロック信号CLKの周波数fc=50MHz ストール信号STL1の1である確率=2/5 つまり、 ストール信号STLの周波数fs=2/5・50MHz その他の論理信号の周波数=fs/4 とすると、式(1)から P=(2・0.06+3・0.10)・10-12×52×50・106 +(3・0.50+(40+20+30)・0.06)・10-12×52 ×2/5・50・106 +(40+20+30)・0.07・10-12×52×1/4・2/5・ 50・106 +(2・0.07+3・0.10)・10-12×52×2/5・50・1 06 +(20+10)・10-12×52×1/4・2/5・50・106 (5) となる。なお、式(5)において、第1項はクロック信
号CLKで消費される電力、第2項はオア回路G1、
G2、G3及びクロック信号CLK1、CLK2、CLK
3で消費される電力、第3項はフリップフロップF
F11、FF12、…、FF21、FF22、…、FF31、FF
32、…、の内部で消費される電力、第4項はストール信
号STLで消費される電力、第5項は論理組合せ回路C
1、C2で消費される電力、である。従って、 P=(0.53+3.45+0.79+0.25+3.75)・10-3 =8.74mW (6)
【0018】このように、クロック信号CLK1、CL
K2、CLK3の立上りエッジをすべて有効に用いるこ
とにより、第1の実施例における全消費電力(8.74
mW)は図6の従来例回路の全消費電力(12.34m
W)の71%で済む。これは、従来回路よりもクロック
信号の電力消費が58%になっているためである。な
お、セレクタをなくなったための電力削減は、ストール
信号を遅延させるための消費電力増加で相殺されてい
る。
K2、CLK3の立上りエッジをすべて有効に用いるこ
とにより、第1の実施例における全消費電力(8.74
mW)は図6の従来例回路の全消費電力(12.34m
W)の71%で済む。これは、従来回路よりもクロック
信号の電力消費が58%になっているためである。な
お、セレクタをなくなったための電力削減は、ストール
信号を遅延させるための消費電力増加で相殺されてい
る。
【0019】図3は本発明に係るパイプライン処理回路
の第2の実施例を示す回路図であって、ダイミック形フ
リップフロップを用いた場合を示す。図3においては、
図1の構成要素に対して、インバータG11、アンド回路
G12、セレクタSEL1'、SEL2'、…を付加してリフ
レッシュ動作を可能にしたものである。このリフレッシ
ュ動作を与えるリフレッシュ信号REFは一定時間たと
えば数μs毎に1となるクロックパルスである。
の第2の実施例を示す回路図であって、ダイミック形フ
リップフロップを用いた場合を示す。図3においては、
図1の構成要素に対して、インバータG11、アンド回路
G12、セレクタSEL1'、SEL2'、…を付加してリフ
レッシュ動作を可能にしたものである。このリフレッシ
ュ動作を与えるリフレッシュ信号REFは一定時間たと
えば数μs毎に1となるクロックパルスである。
【0020】図4を参照して図3のパイプライン処理回
路の動作を説明する。リフレッシュ信号REFが0の場
合には図3のパイプライン処理回路の動作は図1のパイ
プライン処理回路の動作と同一となる(参照:図4の左
側)。つまり、インバータG11の出力は1となり、この
結果、アンド回路G12はストール信号STLを通過させ
る。つまり、STL1=STLとなる。また、同時に、
セレクタSEL1'、SEL2'、…はデータDA1、D
A2、…を選択するからである。
路の動作を説明する。リフレッシュ信号REFが0の場
合には図3のパイプライン処理回路の動作は図1のパイ
プライン処理回路の動作と同一となる(参照:図4の左
側)。つまり、インバータG11の出力は1となり、この
結果、アンド回路G12はストール信号STLを通過させ
る。つまり、STL1=STLとなる。また、同時に、
セレクタSEL1'、SEL2'、…はデータDA1、D
A2、…を選択するからである。
【0021】 ストール信号STL1(=STL)が1
であり、従って、ストール信号STL2、STL3も1
である状態で、図4の(D)に示すごとく、リフレッシ
ュ信号REFが1となると、セレクタSEL1'、SEL
2'、…はフリップフロップFF11、FF12、…の出力D
Bを選択する。また、リフレッシュ信号REF(=1)
がインバータG11によって反転され、従って、ストール
信号STLの値に関係なく、アンド回路G12の出力を0
とし、つまり、STL1=0となる。なお、STL1=
STL・XREF(XREFはREFの反転信号)なる
関係がある。この結果、リフレッシュ信号REFの1な
る期間だけ、クロック信号CLKは、図4の(F)に示
すごとく、クロック信号CLK1としてオア回路G1を
通過する。従って、フリップフロップFF11、FF12、
…にはこれらの出力が再び書込まれ、いわゆるリフレッ
シュされることになる。
であり、従って、ストール信号STL2、STL3も1
である状態で、図4の(D)に示すごとく、リフレッシ
ュ信号REFが1となると、セレクタSEL1'、SEL
2'、…はフリップフロップFF11、FF12、…の出力D
Bを選択する。また、リフレッシュ信号REF(=1)
がインバータG11によって反転され、従って、ストール
信号STLの値に関係なく、アンド回路G12の出力を0
とし、つまり、STL1=0となる。なお、STL1=
STL・XREF(XREFはREFの反転信号)なる
関係がある。この結果、リフレッシュ信号REFの1な
る期間だけ、クロック信号CLKは、図4の(F)に示
すごとく、クロック信号CLK1としてオア回路G1を
通過する。従って、フリップフロップFF11、FF12、
…にはこれらの出力が再び書込まれ、いわゆるリフレッ
シュされることになる。
【0022】また、リフレッシュ信号REFの反転信号
(=0)はフリップフロップFF10によってラッチさ
れ、従って、図4の(G)に示すごとく、ストール信号
STL2は1クロック期間だけ0となる。従って、クロ
ック信号CLKは、図4の(H)に示すごとく、クロッ
ク信号CLK2としてオア回路G2を通過する。この結
果、フリップフロップFF21、FF22、…には同一値を
保持しているこれらの入力が再び書込まれ、いわゆるリ
フレッシュされることになる。
(=0)はフリップフロップFF10によってラッチさ
れ、従って、図4の(G)に示すごとく、ストール信号
STL2は1クロック期間だけ0となる。従って、クロ
ック信号CLKは、図4の(H)に示すごとく、クロッ
ク信号CLK2としてオア回路G2を通過する。この結
果、フリップフロップFF21、FF22、…には同一値を
保持しているこれらの入力が再び書込まれ、いわゆるリ
フレッシュされることになる。
【0023】また、同様に、ストール信号STL2はフ
リップフロップFF20によってラッチされ、従って、図
4の(J)に示すごとく、ストール信号STL3は1ク
ロック期間だけ0となる。従って、クロック信号CLK
は、図4の(K)に示すごとく、クロック信号CLK3
としてオア回路G3を通過する。この結果、フリップフ
ロップFF31、FF32、…には同一値を保持しているこ
れらの入力が再び書込まれ、いわゆるリフレッシュされ
ることになる。なお、フリップフロップFF11、F
F12、…の前段にセレクタSEL1'、SEL2'、…が存
在するのは、リフレッシュ時に、データDAが変化して
いる可能性があるからであり、フリップフロップF
F21、FF22、…、FF31、FF32、…の前段にセレク
タが存在しないのは、ストール期間であれば、フリップ
FF21、FF22、…、FF31、FF32、…の入力値は変
化しないからである。
リップフロップFF20によってラッチされ、従って、図
4の(J)に示すごとく、ストール信号STL3は1ク
ロック期間だけ0となる。従って、クロック信号CLK
は、図4の(K)に示すごとく、クロック信号CLK3
としてオア回路G3を通過する。この結果、フリップフ
ロップFF31、FF32、…には同一値を保持しているこ
れらの入力が再び書込まれ、いわゆるリフレッシュされ
ることになる。なお、フリップフロップFF11、F
F12、…の前段にセレクタSEL1'、SEL2'、…が存
在するのは、リフレッシュ時に、データDAが変化して
いる可能性があるからであり、フリップフロップF
F21、FF22、…、FF31、FF32、…の前段にセレク
タが存在しないのは、ストール期間であれば、フリップ
FF21、FF22、…、FF31、FF32、…の入力値は変
化しないからである。
【0024】このように、上述の第2の実施例において
も、フリップフロップFF11、FF12、…、FF21、F
F22、…、FF31、FF32の値の変化が要求されないス
トール期間においては、これらのフリップフロップにク
ロック信号の供給が停止されるので、消費電力を低減で
きる。実際に、図6の従来のパイプライン処理回路と比
較するために、図3のパイプライン処理回路の消費電力
について考察すると、その条件を、 フリップフロップのクロック信号CLKの入力容量=0.03pF/1ビット フリップフロップの内部の負荷容量=0.04pF/1ビット セレクタSEL1'、SEL2'…のリフレッシュ信号の入力容量=0.05pF /1ビット セレクタSEL1'、SEL2'の内部の負荷容量=0.05pF/1ビット オア回路G1、G2…の入力容量=0.10pF/1ビット オア回路G1、G2…の内部の負荷容量=0.50pF/1ビット フリップフロップFF11、FF12、…の数=40ビット フリップフロップFF21、FF22、…の数=20ビット フリップフロップFF31、FF32、…の数=30ビット 組合せ論理回路C1の内部の負荷容量=20pF 組合せ論理回路C2の内部の負荷容量=10pF VDD=5V クロック信号CLKの周波数fc=50MHz ストール信号STLの1である確率=2/5 つまり、 ストール信号STLの周波数fs=2/5・50MHz その他の論理信号の周波数=fs/4 リフレッシュ信号REFの1である確率=1/200 ストール信号STL1、STL2、STL3の1である確率=2/5+1/2 00 とすると、式(1)から P=(2・0.03+3・0.10)・10-12×52×50・106 +(3・0.50+(40+20+30)・0.03)・10-12×52 ×(2/5+1/200)・50・106 +(40+20+30)・0.04・10-12×52×1/4・2/5・ 50・106 +(2・0.04+3・0.10)・10-12×52×(2/5+1/2 00)・50・106 +(20+10)・10-12×52×1/4・2/5・50・106 +40・0.04・10-12×52×1/200・50・106 +40・0.05・10-12×52×1/4・(2/5+1/200)・ 50・106 (7) となる。なお、式(7)において、第1項はクロック信
号CLKで消費される電力第2項はオア回路G1、G2、
G3及びクロック信号CLK1、CLK2、CLK3で
消費される電力、第3項はフリップフロップFF11、F
F12、…、FF21、FF22、…、FF31、FF32、…、
の内部で消費される電力、第4項はストール信号STL
で消費される電力、第5項は論理組合せ回路C1、C2で
消費される電力、第6項はセレクタSEL1'、SE
L2'、…で消費される電力、である。従って、 P=(0.45+1.44+0.45+0.19+3.75+0.01+0. 25)・10-3 =6.54mW (8)
も、フリップフロップFF11、FF12、…、FF21、F
F22、…、FF31、FF32の値の変化が要求されないス
トール期間においては、これらのフリップフロップにク
ロック信号の供給が停止されるので、消費電力を低減で
きる。実際に、図6の従来のパイプライン処理回路と比
較するために、図3のパイプライン処理回路の消費電力
について考察すると、その条件を、 フリップフロップのクロック信号CLKの入力容量=0.03pF/1ビット フリップフロップの内部の負荷容量=0.04pF/1ビット セレクタSEL1'、SEL2'…のリフレッシュ信号の入力容量=0.05pF /1ビット セレクタSEL1'、SEL2'の内部の負荷容量=0.05pF/1ビット オア回路G1、G2…の入力容量=0.10pF/1ビット オア回路G1、G2…の内部の負荷容量=0.50pF/1ビット フリップフロップFF11、FF12、…の数=40ビット フリップフロップFF21、FF22、…の数=20ビット フリップフロップFF31、FF32、…の数=30ビット 組合せ論理回路C1の内部の負荷容量=20pF 組合せ論理回路C2の内部の負荷容量=10pF VDD=5V クロック信号CLKの周波数fc=50MHz ストール信号STLの1である確率=2/5 つまり、 ストール信号STLの周波数fs=2/5・50MHz その他の論理信号の周波数=fs/4 リフレッシュ信号REFの1である確率=1/200 ストール信号STL1、STL2、STL3の1である確率=2/5+1/2 00 とすると、式(1)から P=(2・0.03+3・0.10)・10-12×52×50・106 +(3・0.50+(40+20+30)・0.03)・10-12×52 ×(2/5+1/200)・50・106 +(40+20+30)・0.04・10-12×52×1/4・2/5・ 50・106 +(2・0.04+3・0.10)・10-12×52×(2/5+1/2 00)・50・106 +(20+10)・10-12×52×1/4・2/5・50・106 +40・0.04・10-12×52×1/200・50・106 +40・0.05・10-12×52×1/4・(2/5+1/200)・ 50・106 (7) となる。なお、式(7)において、第1項はクロック信
号CLKで消費される電力第2項はオア回路G1、G2、
G3及びクロック信号CLK1、CLK2、CLK3で
消費される電力、第3項はフリップフロップFF11、F
F12、…、FF21、FF22、…、FF31、FF32、…、
の内部で消費される電力、第4項はストール信号STL
で消費される電力、第5項は論理組合せ回路C1、C2で
消費される電力、第6項はセレクタSEL1'、SE
L2'、…で消費される電力、である。従って、 P=(0.45+1.44+0.45+0.19+3.75+0.01+0. 25)・10-3 =6.54mW (8)
【0025】このように、クロック信号CLK1、CL
K2、CLK3の立上りエッジをすべて有効に用いるこ
とにより、第2の実施例における全消費電力(6.54
mW)は図6の従来例回路の全消費電力(8.63m
W)の76%で済む。これは、従来回路よりもクロック
信号の電力消費が58%になっているためである。
K2、CLK3の立上りエッジをすべて有効に用いるこ
とにより、第2の実施例における全消費電力(6.54
mW)は図6の従来例回路の全消費電力(8.63m
W)の76%で済む。これは、従来回路よりもクロック
信号の電力消費が58%になっているためである。
【0026】なお、上述の第2の実施例においては、組
合せ論理回路にダイナミック論理回路を用いた場合に
も、消費電力を削減できる。たとえば、組合せ論理回路
C1、C2がダイナミック論理回路とすれば、図3に示す
ごとく、そのクロック信号としてクロック信号CLK
2、CLK3が入力するものとする。このとき、組合せ
論理回路C1、C2は、クロック信号CLK2、CLK3
がハイレベルのときプリチャージし、ロウレベルのとき
演算を行う。つまり、従来のダイナミック組合せ論理回
路では、クロック信号CLKをそのままクロック信号と
していたのに対し、本発明の第2の実施例ではストール
信号STL2、STL3でマスクされたクロック信号C
LK2、CLK3を使用しているので、クロック信号の
遷移する確率が低くなり、消費電力が削減できる。
合せ論理回路にダイナミック論理回路を用いた場合に
も、消費電力を削減できる。たとえば、組合せ論理回路
C1、C2がダイナミック論理回路とすれば、図3に示す
ごとく、そのクロック信号としてクロック信号CLK
2、CLK3が入力するものとする。このとき、組合せ
論理回路C1、C2は、クロック信号CLK2、CLK3
がハイレベルのときプリチャージし、ロウレベルのとき
演算を行う。つまり、従来のダイナミック組合せ論理回
路では、クロック信号CLKをそのままクロック信号と
していたのに対し、本発明の第2の実施例ではストール
信号STL2、STL3でマスクされたクロック信号C
LK2、CLK3を使用しているので、クロック信号の
遷移する確率が低くなり、消費電力が削減できる。
【0027】 図5は本発明に係るパイプライン処理回
路の第3の実施例を示す回路図である。図5において
は、図1の初段のフリップフロップFF11、FF12、…
及び組合せ論理回路C1に並列にフリップフロップFF
11'、FF12'、…及び組合せ論理回路C1'を設けてあ
り、これらを切換えるために、オア回路G 1 '、G 2 '及び
セレクタSEL1"、SEL2"、…を付加してある。これ
らの切換を指示するのがデコード信号DECである。
路の第3の実施例を示す回路図である。図5において
は、図1の初段のフリップフロップFF11、FF12、…
及び組合せ論理回路C1に並列にフリップフロップFF
11'、FF12'、…及び組合せ論理回路C1'を設けてあ
り、これらを切換えるために、オア回路G 1 '、G 2 '及び
セレクタSEL1"、SEL2"、…を付加してある。これ
らの切換を指示するのがデコード信号DECである。
【0028】つまり、組合せ論理回路C1と組合せ論理
回路C1'のどちらか一方が演算を行えば良いので、1組
のクロック信号CLK1、CLK1’を生成する。この
場合、オア回路G1、G1'は3入力のものとし、デコー
ド信号DECが1ならばクロック信号CLK1にパルス
が出力され、0ならばクロック信号CLK1’にパルス
が出力される。このようにして、頻繁には使用しない演
算ユニットつまり組合せ論理回路があっても、余分な電
力を消費しないようにすることができる。図5におい
て、組合せ論理回路C1がALU、組合せ論理回路C1'
がバレルシフタ、組合せ論理回路C2がデータキャッシ
ュメモリ、と見立てると、本発明の第3の実施例は容易
にマイクロプロセッサに応用できる。なお、上述の第3
の実施例においては、初段以外のステージを二重化して
1つを選択切換することもでき、また、二重化の代り
に、三重化以上の多重化をすることも可能である。
回路C1'のどちらか一方が演算を行えば良いので、1組
のクロック信号CLK1、CLK1’を生成する。この
場合、オア回路G1、G1'は3入力のものとし、デコー
ド信号DECが1ならばクロック信号CLK1にパルス
が出力され、0ならばクロック信号CLK1’にパルス
が出力される。このようにして、頻繁には使用しない演
算ユニットつまり組合せ論理回路があっても、余分な電
力を消費しないようにすることができる。図5におい
て、組合せ論理回路C1がALU、組合せ論理回路C1'
がバレルシフタ、組合せ論理回路C2がデータキャッシ
ュメモリ、と見立てると、本発明の第3の実施例は容易
にマイクロプロセッサに応用できる。なお、上述の第3
の実施例においては、初段以外のステージを二重化して
1つを選択切換することもでき、また、二重化の代り
に、三重化以上の多重化をすることも可能である。
【0029】
【発明の効果】以上説明したように本発明によれば、ク
ロック信号による消費電力を低減できるので、パイプラ
イン処理の消費電力を低減できる。
ロック信号による消費電力を低減できるので、パイプラ
イン処理の消費電力を低減できる。
【図1】本発明に係るパイプライン処理回路の第1の実
施例を示す回路図である。
施例を示す回路図である。
【図2】図1の回路動作を示すタイミング図である。
【図3】本発明に係るパイプライン処理回路の第2の実
施例を示す回路図である。
施例を示す回路図である。
【図4】図3の回路動作を示すタイミング図である。
【図5】本発明に係るパイプライン処理回路の第3の実
施例を示す回路図である。
施例を示す回路図である。
【図6】従来のパイプライン処理回路を示す回路図であ
る。
る。
【図7】図6の回路動作を示すタイミング図である。
【図8】フリップフロップの例を示す回路図である。
FF11、FF12、…フリップフロップ C1、C2…組合せ論理回路 G1、G2、…オア回路 FF10、FF20、…遅延用フリップフロップ STL、STL1、STL2、STL3…ストール信号 CLK、CLK1、CLK2、CLK3…クロック信号 G11…インバータ G12…アンド回路 SEL1、SEL2、…、SEL1'、SEL2'、…SEL
1" 、SEL2"、…セレクタ REF…リフレッシュ信号 DEC…デコード信号
1" 、SEL2"、…セレクタ REF…リフレッシュ信号 DEC…デコード信号
Claims (12)
- 【請求項1】 縦続接続された複数のステージを含むパ
イプライン処理回路において、 前記各ステージ毎に該ステージを駆動させるクロック信
号(CLK1、CLK2、…)を供給する複数のクロッ
ク信号手段と、 前記パイプライン処理回路の動作を停止させるストール
信号(STL)を受けて前記各クロック信号手段を順次
停止させる手段(FF10、FF20、…、G1、G2、
G3、…)とを具備することを特徴とするパイプライン
処理回路。 - 【請求項2】 さらに、前記パイプライン処理回路がダ
イナミック形である場合に、リフレッシュ信号(RE
F)を受けて前記ストール信号の発生を停止する手段
(G11、G12)を具備する請求項1に記載のパイプライ
ン処理回路。 - 【請求項3】 さらに、前記ステージの少なくとも1つ
が並列の複数のステージを具備し、 デコード信号(DEC)を受信して前記並列の複数のス
テージの1つのみに前記クロック信号を発生させるデコ
ード手段を具備する請求項1に記載のパイプライン処理
回路。 - 【請求項4】 縦続接続された複数のステージを含むパ
イプライン処理回路において、 各ステージの動作に対応して遅延された複数のストール
信号(STL1、STL2、…)を順次発生する手段
(FF10、FF20、…)と、 共通クロック信号(CLK)と前記各ストール信号(S
TL1、STL2、…)との論理演算により前記各ステ
ージの動作に対応した複数のクロック信号(CLK1、
CLK2、…)を前記各ステージに供給する手段
(G1、G2、…)とを具備することを特徴とするパイプ
ライン処理回路。 - 【請求項5】 さらに、前記パイプライン処理回路がダ
イナミック形である場合に、リフレッシュ信号(RE
F)を受けて前記各ストール信号の発生を停止する手段
(G11、G12)を具備する請求項4に記載のパイプライ
ン処理回路。 - 【請求項6】 さらに、前記ステージの少なくとも1つ
が並列の複数のステージを具備し、 デコード信号(DEC)を受信して前記並列の複数のス
テージの1つのみに前記クロック信号を発生させるデコ
ード手段を具備する請求項4に記載のパイプ処理回路。 - 【請求項7】 フリップフロップ(FF11、FF12、
…、FF21、FF22、…、FF31、FF32、…)及び該
フリップフロップの出力に接続された組合せ論理回路
(C1、C2、…)を有するステージを複数縦続接続した
パイプライン処理回路において、 前記各ステージのフリップフロップに該フリップフロッ
プを駆動するクロック信号(CLK1、CLK2、…)
を発生するクロック発生手段と、 前記パイプライン処理回路を停止させるストール信号
(STL)を受けて前記各クロック信号の発生を前記ス
テージの遅延時間に合わせて順次停止させるストール手
段とを具備するパイプライン処理回路。 - 【請求項8】 フリップフロップ(FF11、FF12、
…、FF21、FF22、…、FF31、FF32、…)及び該
フリップフロップの出力に接続された組合せ論理回路
(C1、C2、…)を有するステージを複数縦続接続した
パイプライン処理回路において、 ストール信号(STL1)を前記各ステージの遅延時間
だけ遅延させる遅延用フリップフロップ(FF10、FF
20、…)と、 共通クロック信号(CLK)を前記ストール信号に応じ
てオン、オフしてクロック信号(CLK1)を初段のス
テージのフリップフロップ(FF11、FF12、…)に供
給するゲート手段(G1)と、 前記遅延用フリップフロップに接続され、前記共通クロ
ック信号を該遅延用フリップフロップによって遅延され
たストール信号(STL2、STL3、…)によってオ
ン、オフしてクロック信号(CLK2、CLK3、…)
を2段目以降のステージのフリップフリップに供給する
ゲート手段(G2、G3、…)とを具備することを特徴と
するパイプライン処理回路。 - 【請求項9】 さらに、前記ステージのフリップフロッ
プがダイナミック形である場合に、リフレッシュ信号
(REF)を受けて前記ストール信号の発生を停止する
ゲート手段(G11、G12)を具備する請求項8に記載の
パイプライン処理回路。 - 【請求項10】 さらに、前記リフレッシュ信号を受け
て前記初段のステージのフリップフロップの出力をその
入力に帰還させるためのセレクタ(SEL1’、SE
L2’、…)を具備する請求項9に記載のパイプライン
処理回路。 - 【請求項11】 さらに、前記ステージの組合せ論理回
路がダイナミック形である場合に、前記ストール信号
(STL1、STL2、STL3)によってオン、オフ
されたクロック信号(CLK1、CLK2、CLK3)
により前記組合せ論理回路をプリチャージ/演算実行を
行うせしめる請求項8に記載のパイプライン処理回路。 - 【請求項12】 さらに、前記ステージの少なくとも1
つが並列の複数のステージを具備し、 デコード信号(DEC)を受信して前記並列の複数のス
テージの1つのみのフリップフロップに前記クロック信
号を発生させるデコード手段を具備する請求項8に記載
のパイプライン処理回路。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5210932A JP2636695B2 (ja) | 1993-08-03 | 1993-08-03 | パイプライン処理回路 |
US08/284,113 US5974555A (en) | 1993-08-03 | 1994-08-02 | Pipeline processing apparatus having small power consumption |
KR1019940019172A KR0126870B1 (ko) | 1993-08-03 | 1994-08-03 | 전력 소비가 작은 파이프라인 프로세싱 장치 |
EP94112140A EP0638858A1 (en) | 1993-08-03 | 1994-08-03 | Pipeline data processing apparatus having small power consumption |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5210932A JP2636695B2 (ja) | 1993-08-03 | 1993-08-03 | パイプライン処理回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0744265A JPH0744265A (ja) | 1995-02-14 |
JP2636695B2 true JP2636695B2 (ja) | 1997-07-30 |
Family
ID=16597476
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5210932A Expired - Fee Related JP2636695B2 (ja) | 1993-08-03 | 1993-08-03 | パイプライン処理回路 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5974555A (ja) |
EP (1) | EP0638858A1 (ja) |
JP (1) | JP2636695B2 (ja) |
KR (1) | KR0126870B1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009118776A1 (ja) * | 2008-03-25 | 2009-10-01 | 富士通株式会社 | マルチプロセッサ |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2737589B1 (fr) * | 1995-07-31 | 1997-09-12 | Suisse Electronique Microtech | Systeme d'organisation et procede de sequencement des circuits d'un microprocesseur |
DE19617172C2 (de) * | 1996-04-29 | 1999-06-24 | Siemens Ag | Integrierte Schaltungsanordnung zur Reduzierung der Stromaufnahme |
GB2318194B (en) * | 1996-10-08 | 2000-12-27 | Advanced Risc Mach Ltd | Asynchronous data processing apparatus |
US6286844B1 (en) * | 1997-06-24 | 2001-09-11 | Cosco Management, Inc. | Stroller with removable seat |
CN1157641C (zh) * | 1997-09-03 | 2004-07-14 | 松下电器产业株式会社 | 处理器 |
US6343352B1 (en) | 1997-10-10 | 2002-01-29 | Rambus Inc. | Method and apparatus for two step memory write operations |
WO1999019874A1 (en) | 1997-10-10 | 1999-04-22 | Rambus Incorporated | Power control system for synchronous memory device |
US6401167B1 (en) | 1997-10-10 | 2002-06-04 | Rambus Incorporated | High performance cost optimized memory |
JP4505866B2 (ja) * | 1998-04-03 | 2010-07-21 | ソニー株式会社 | 画像処理装置および映像信号処理方法 |
TW382855B (en) * | 1998-07-29 | 2000-02-21 | Integrated Technology Express | State machine with dynamic interception clock function |
FR2789247B1 (fr) * | 1999-01-28 | 2004-10-15 | St Microelectronics Sa | Circuit electronique modulaire a synchronisation amelioree |
JP2000347761A (ja) * | 1999-06-02 | 2000-12-15 | Alps Electric Co Ltd | 制御回路 |
US7028165B2 (en) * | 2000-12-06 | 2006-04-11 | Intel Corporation | Processor stalling |
JP3497499B2 (ja) * | 2002-03-14 | 2004-02-16 | 三菱電機株式会社 | 三次元グラフィック描画装置 |
FR2847715B1 (fr) * | 2002-11-25 | 2005-03-11 | Commissariat Energie Atomique | Circuit integre comportant des sous-ensembles connectes en serie |
CN100399262C (zh) * | 2003-08-26 | 2008-07-02 | 国际商业机器公司 | 用于降低功率的按需驱动时钟调节的处理器 |
JP4747026B2 (ja) * | 2006-05-08 | 2011-08-10 | Okiセミコンダクタ株式会社 | マイクロプロセッサ |
JP2010157009A (ja) * | 2008-12-26 | 2010-07-15 | Renesas Technology Corp | Edaツール、半導体装置およびスキャンチェイン構成方法 |
RU2738963C1 (ru) * | 2019-12-25 | 2020-12-21 | Федеральное государственное унитарное предприятие "Научно-производственный центр автоматики и приборостроения имени академика Н.А. Пилюгина" (ФГУП "НПЦАП") | Асинхронное входное устройство |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2825770A1 (de) * | 1978-06-13 | 1980-01-03 | Licentia Gmbh | Schaltungsanordnung zur verminderung der verlustleistung |
US4463440A (en) * | 1980-04-15 | 1984-07-31 | Sharp Kabushiki Kaisha | System clock generator in integrated circuit |
JPS5775335A (en) * | 1980-10-27 | 1982-05-11 | Hitachi Ltd | Data processor |
JPS6059441A (ja) * | 1983-09-12 | 1985-04-05 | Fujitsu Ltd | デ−タ制御回路 |
JPS6095643A (ja) * | 1983-10-28 | 1985-05-29 | Fujitsu Ltd | 多段演算パイプライン診断方式 |
US4669059A (en) * | 1983-11-07 | 1987-05-26 | Motorola, Inc. | Method and apparatus in a data processor for selectively disabling a power-down instruction |
US4573117A (en) * | 1983-11-07 | 1986-02-25 | Motorola, Inc. | Method and apparatus in a data processor for selectively disabling a power-down instruction |
JP2530912B2 (ja) * | 1989-05-25 | 1996-09-04 | 日産自動車株式会社 | 車載用ナビゲ―ション装置 |
JPH0310306A (ja) * | 1989-06-07 | 1991-01-17 | Mitsubishi Electric Corp | マイクロプロセッサ |
JP2685645B2 (ja) * | 1990-11-16 | 1997-12-03 | 富士通株式会社 | パイプライン処理装置 |
US5203003A (en) * | 1991-03-28 | 1993-04-13 | Echelon Corporation | Computer architecture for conserving power by using shared resources and method for suspending processor execution in pipeline |
JP3279337B2 (ja) * | 1991-04-12 | 2002-04-30 | ヒューレット・パッカード・カンパニー | ねずみ取り論理回路用万能パイプラインラッチ |
JPH05135592A (ja) * | 1991-11-14 | 1993-06-01 | Nec Corp | メモリ制御システム |
US5386585A (en) * | 1993-02-03 | 1995-01-31 | Intel Corporation | Self-timed data pipeline apparatus using asynchronous stages having toggle flip-flops |
-
1993
- 1993-08-03 JP JP5210932A patent/JP2636695B2/ja not_active Expired - Fee Related
-
1994
- 1994-08-02 US US08/284,113 patent/US5974555A/en not_active Expired - Fee Related
- 1994-08-03 EP EP94112140A patent/EP0638858A1/en not_active Withdrawn
- 1994-08-03 KR KR1019940019172A patent/KR0126870B1/ko not_active IP Right Cessation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009118776A1 (ja) * | 2008-03-25 | 2009-10-01 | 富士通株式会社 | マルチプロセッサ |
JP5170234B2 (ja) * | 2008-03-25 | 2013-03-27 | 富士通株式会社 | マルチプロセッサ |
Also Published As
Publication number | Publication date |
---|---|
KR0126870B1 (ko) | 1998-04-02 |
EP0638858A1 (en) | 1995-02-15 |
JPH0744265A (ja) | 1995-02-14 |
KR950006592A (ko) | 1995-03-21 |
US5974555A (en) | 1999-10-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2636695B2 (ja) | パイプライン処理回路 | |
US6278308B1 (en) | Low-power flip-flop circuit employing an asymmetric differential stage | |
US6087855A (en) | High performance dynamic multiplexers without clocked NFET | |
US8341578B2 (en) | Clock gater with test features and low setup time | |
US6195309B1 (en) | Timing circuit for a burst-mode address counter | |
US6472909B1 (en) | Clock routing circuit with fast glitchless switching | |
JPH0440894B2 (ja) | ||
US5642061A (en) | Short circuit current free dynamic logic clock timing | |
JPH10117127A (ja) | 論理記憶回路及び論理回路 | |
US5636161A (en) | Eprom bit-line interface for implementing programming, verification and testing | |
US6989686B2 (en) | Logic circuit whose power switch is quickly turned on and off | |
US6873188B2 (en) | Limited switch dynamic logic selector circuits | |
US6188259B1 (en) | Self-reset flip-flop with self shut-off mechanism | |
US6914453B2 (en) | Integrated logic and latch design with clock gating at static input signals | |
US8026754B2 (en) | Low latency flop circuit | |
US5263173A (en) | High speed clocked output driver for switching logic levels of an output pad at integer and integer and a half clock cycles | |
US20080084777A1 (en) | Ultra high-speed nor-type lsdl/domino combined address decoder | |
JPH0573268A (ja) | 加算器 | |
EP0442116A2 (en) | Pipeline method and apparatus | |
US5250857A (en) | Dynamic logic circuit with reduced operating current | |
US7129754B2 (en) | Controlled load limited switch dynamic logic circuitry | |
US20030025529A1 (en) | Conditional clock gate that reduces data dependent loading on a clock network | |
US6407604B1 (en) | Register and latch circuits | |
JP2002026697A (ja) | フリップフロップ回路 | |
JP2004078965A (ja) | プロセッサ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |