Nothing Special   »   [go: up one dir, main page]

JP2021057616A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2021057616A
JP2021057616A JP2021002004A JP2021002004A JP2021057616A JP 2021057616 A JP2021057616 A JP 2021057616A JP 2021002004 A JP2021002004 A JP 2021002004A JP 2021002004 A JP2021002004 A JP 2021002004A JP 2021057616 A JP2021057616 A JP 2021057616A
Authority
JP
Japan
Prior art keywords
layer
transistor
wiring layer
wiring
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2021002004A
Other languages
English (en)
Inventor
加藤　清
Kiyoshi Kato
清 加藤
達也 大貫
tatsuya Onuki
達也 大貫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2021057616A publication Critical patent/JP2021057616A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78609—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing leakage current
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/005—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor comprising combined but independently operative RAM-ROM, RAM-PROM, RAM-EPROM cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
    • G11C14/0054—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a SRAM cell
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/412—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using field-effect transistors only
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
    • H10B10/125—Static random access memory [SRAM] devices comprising a MOSFET load element the MOSFET being a thin film transistor [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/70—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the floating gate being an electrode shared by two or more components

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Thin Film Transistor (AREA)
  • Static Random-Access Memory (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】素子の微細化を進めてもデータの保持に必要な保持容量を確保できる、新規な構
成の半導体装置を提供する。
【解決手段】容量素子を構成する電極をトランジスタのゲートとなる電極と、ソースおよ
びドレインとなる電極と、同層に設けられた電極で構成する。そして、トランジスタのゲ
ートとなる電極を設ける層と、複数のメモリ間のトランジスタのゲートを接続する配線層
と、を別の層に設ける構成とする。該構成により、トランジスタのゲートに形成される寄
生容量を抑制する構成とすることができる。またトランジスタのゲートとなる電極を設け
る層を、複数のメモリ間のトランジスタのゲートを接続する配線層と、別の層に設けるこ
とができるため、その分容量素子を形成する面積を増加させることができる。
【選択図】図１

Description

本発明は、物、方法、または、製造方法に関する。または、本発明は、プロセス、マシン
、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関する。特に
、本発明は、例えば、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、それらの
駆動方法、または、それらの製造方法に関する。特に、本発明は、半導体装置に関する。
シリコン（Ｓｉ）を半導体層に用いたトランジスタと、酸化物半導体（Ｏｘｉｄｅ Ｓｅ
ｍｉｃｏｎｄｕｃｔｏｒ：ＯＳ）を半導体層に用いたトランジスタと、を組み合わせてデ
ータの保持を可能にした半導体装置が注目されている（特許文献１および特許文献２を参
照）。
近年、扱われるデータ量の増大に伴って、より大きな記憶容量を有する半導体装置が求め
られている。単位面積あたりの記憶容量を増加させるためには、半導体装置を構成するト
ランジスタや容量素子の微細化を図ることが有効である。
特開２０１３−８４３７号公報 特開２０１３−８４３６号公報
しかしながら、半導体装置を構成する素子の微細化をすると、併せて容量素子の面積も減
少するため、データを保持するための保持容量が小さくなる。この保持容量の低下により
、容量素子に接続されるトランジスタの寄生容量が無視できなくなり、データの保持、お
よび／または退避・復帰が難しくなる。
そこで、本発明の一態様では、トランジスタのオフ電流が極めて小さいことを利用して容
量素子での電荷の保持を行い、データを保持する半導体装置の構成において、素子の微細
化を進めてもデータの保持に必要な保持容量を確保できる、新規な構成の半導体装置を提
供することを課題の一とする。または、本発明の一態様では、半導体装置の製造プロセス
や回路を構成する配線や動作が複雑にすることなく、トランジスタのオン電流を大きくで
きる、新規な構成の半導体装置を提供することを課題の一とする。または、本発明の一態
様では、新規な半導体装置などを提供することを課題の一とする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一
態様は、これらの課題の全てを解決する必要はないものとする。なお、上記以外の課題は
、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面
、請求項などの記載から、上記以外の課題を抽出することが可能である。
本発明の一態様は、複数のメモリを有する半導体装置であって、メモリは、第１のデータ
保持部を有する揮発性メモリと、第２のデータ保持部を有する不揮発性メモリと、を有し
、第２のデータ保持部は、第１のトランジスタ及び第１の容量素子を有し、第１のトラン
ジスタのソースおよびドレインの一方は、第１のデータ保持部に電気的に接続され、第１
のトランジスタのソースおよびドレインの他方は、第１の容量素子の一方の電極に電気的
に接続され、第１の容量素子の一方の電極は、第１のトランジスタのソースおよびドレイ
ンとなる電極と同じ層に設けられた電極であり、第１の容量素子の他方の電極は、第１の
トランジスタのゲートとなる電極と同じ層に設けられた電極であり、複数のメモリ間に設
けられる、第１のトランジスタのゲートを電気的に接続するための配線は、第１の容量素
子の他方の電極とは異なる層に設けられた配線である半導体装置である。
本発明の一態様において、第２のデータ保持部は、第１のトランジスタを非導通状態とし
、第１のトランジスタのソースおよびドレインの他方と、第１の容量素子の一方の電極と
の間に電荷を保持することで、第１のデータ保持部に記憶されたデータの保持を行うデー
タ保持部である半導体装置が好ましい。
本発明の一態様において、第１のトランジスタは、半導体層が酸化物半導体である半導体
装置が好ましい。
本発明の一態様において、第１のトランジスタは、トップゲート構造のトランジスタであ
る半導体装置が好ましい。
本発明の一態様において、第１のデータ保持部は、半導体層がシリコンである第２のトラ
ンジスタを用いて構成された回路である半導体装置が好ましい。
本発明の一態様において、第２のトランジスタ上には、第１のトランジスタが積層して設
けられる半導体装置が好ましい。
本発明の一態様において、第１のトランジスタが設けられた層と、第２のトランジスタが
設けられた層との間には、第１のトランジスタおよび第２のトランジスタを電気的に接続
するための配線層が設けられる半導体装置が好ましい。
本発明の一態様は、複数のメモリを有する半導体装置であって、メモリは、第１のデータ
保持部および第２のデータ保持部を有する揮発性メモリと、第３のデータ保持部および第
４のデータ保持部を有する不揮発性メモリと、を有し、第３のデータ保持部は、第１のト
ランジスタ及び第１の容量素子を有し、第４のデータ保持部は、第２のトランジスタ及び
第２の容量素子を有し、第１のトランジスタのソースおよびドレインの一方は、第１のデ
ータ保持部に電気的に接続され、第１のトランジスタのソースおよびドレインの他方は、
第１の容量素子の一方の電極に電気的に接続され、第２のトランジスタのソースおよびド
レインの一方は、第２のデータ保持部に電気的に接続され、第２のトランジスタのソース
およびドレインの他方は、第２の容量素子の一方の電極に電気的に接続され、第１の容量
素子の一方の電極は、第１のトランジスタのソースおよびドレインとなる電極と同じ層に
設けられた電極であり、第１の容量素子の他方の電極、及び第２の容量素子の他方の電極
は、第１のトランジスタのゲートとなる電極、及び第２のトランジスタのゲートとなる電
極と同じ層に設けられた電極であり、第１のトランジスタのゲートと第２のトランジスタ
のゲートとを電気的に接続するための配線は、第１の容量素子の他方の電極、及び第２の
容量素子の他方の電極とは異なる層に設けられた配線である半導体装置である。
本発明の一態様は複数のメモリを有する半導体装置であって、メモリは、第１のデータ保
持部および第２のデータ保持部を有する揮発性メモリと、第３のデータ保持部および第４
のデータ保持部を有する不揮発性メモリと、を有し、第３のデータ保持部は、第１のトラ
ンジスタ及び第１の容量素子を有し、第４のデータ保持部は、第２のトランジスタ及び第
２の容量素子を有し、第１のトランジスタのソースおよびドレインの一方は、第１のデー
タ保持部に電気的に接続され、第１のトランジスタのソースおよびドレインの他方は、第
１の容量素子の一方の電極に電気的に接続され、第２のトランジスタのソースおよびドレ
インの一方は、第２のデータ保持部に電気的に接続され、第２のトランジスタのソースお
よびドレインの他方は、第２の容量素子の一方の電極に電気的に接続され、第１の容量素
子の一方の電極は、第１のトランジスタのソースおよびドレインとなる電極と同じ層に設
けられた電極であり、第１の容量素子の他方の電極、及び第２の容量素子の他方の電極は
、第１のトランジスタのゲートとなる電極、及び第２のトランジスタのゲートとなる電極
と同じ層に設けられた電極であり、第１のトランジスタのゲートと第２のトランジスタの
ゲートとを電気的に接続するための配線は、第１の容量素子の他方の電極、及び第２の容
量素子の他方の電極とは異なる層に設けられた配線であり、第１のトランジスタ及び第２
のトランジスタの半導体層におけるチャネル形成領域は、高電源電位を与える配線に重畳
して設けられること、を特徴とする半導体装置である。
本発明の一態様において、第３のデータ保持部は、第１のトランジスタを非導通状態とし
、第１のトランジスタのソースおよびドレインの他方と、第１の容量素子の一方の電極と
の間に電荷を保持することで、第１のデータ保持部に記憶されたデータの保持を行うデー
タ保持部であり、第４のデータ保持部は、第２のトランジスタを非導通状態とし、第２の
トランジスタのソースおよびドレインの他方と、第２の容量素子の一方の電極との間に電
荷を保持することで、第２のデータ保持部に記憶されたデータの保持を行うデータ保持部
である半導体装置が好ましい。
本発明の一態様において、第１のトランジスタおよび第２のトランジスタは、半導体層が
酸化物半導体である半導体装置が好ましい。
本発明の一態様において、第１のトランジスタおよび第２のトランジスタは、トップゲー
ト構造のトランジスタである半導体装置が好ましい。
本発明の一態様において、第１のデータ保持部および第２のデータ保持部は、半導体層が
シリコンである第３のトランジスタを用いて構成された回路である半導体装置が好ましい
。
本発明の一態様において、第３のトランジスタ上には、第１のトランジスタおよび第２の
トランジスタが積層して設けられる半導体装置が好ましい。
本発明の一態様において、第１のトランジスタおよび第２のトランジスタが設けられた層
と、第３のトランジスタが設けられた層との間には、第１のトランジスタ、第２のトラン
ジスタおよび第３のトランジスタを電気的に接続するための配線層が設けられることを特
徴とする半導体装置が好ましい。
本発明の一態様により、トランジスタのオフ電流が極めて小さいことを利用して容量素子
での電荷の保持を行い、データを保持する半導体装置の構成において、素子の微細化を進
めてもデータの保持に必要な保持容量を確保できる、新規な構成の半導体装置を提供する
ことができる。または本発明の一態様により、半導体装置の製造プロセスや回路を構成す
る配線や動作が複雑にすることなく、トランジスタのオン電流を大きくできる、新規な構
成の半導体装置を提供することができる。または、本発明の一態様により、新規な半導体
装置などを提供することができる。
なお、本発明の一態様はこれらの効果に限定されるものではない。例えば、本発明の一態
様は、場合によっては、または、状況に応じて、これらの効果以外の効果を有する場合も
ある。または、例えば、本発明の一態様は、場合によっては、または、状況に応じて、こ
れらの効果を有さない場合もある。
メモリセルの回路図および断面の模式図。 メモリセルの回路図およびタイミングチャート図。 メモリセルの回路図。 メモリセルの回路図。 メモリセルの断面の模式図。 メモリセルの回路図。 メモリセルの上面図および断面の模式図。 メモリセルの上面図。 メモリセルの断面図。 メモリセルの上面図および断面の模式図。 メモリセルの上面図。 メモリセルの断面図。 半導体装置の作製工程を示すフローチャート図及び斜視模式図。 半導体装置を用いた電子機器。 メモリセルの上面図および断面の模式図。 メモリセルの上面図。 メモリセルの断面図。 メモリセルの断面図。 メモリセルの回路図およびタイミングチャート図。 ＯＳ−ＳＲＡＭの回路図。 ＯＳ−ＳＲＡＭのＰｏｗｅｒ−Ｇａｔｉｎｇ ｓｅｑｕｅｎｃｅ。 ＯＳ−ＳＲＡＭマスクレイアウトと層構造を示す図。 ＯＳ−ＳＲＡＭの消費電力時間変化概略図。 Ｂｒｅａｋ−ｅｖｅｎ ｔｉｍｅ見積もりを示す図。 ＯＳ−ＳＲＡＭ／ｓｔａｎｄａｒｄ−ＳＲＡＭのｓｔａｔｉｃ ｎｏｉｓｅ ｍａｒｇｉｎ比較のための図。 試作した３２−ｂｉｔ ｍｉｃｒｏｐｒｏｃｅｓｓｏｒのチップ写真。 ３２−ｂｉｔ ｍｉｃｒｏｐｒｏｃｅｓｓｏｒブロック図。 Ｃａｃｈｅ ｍｅｍｏｒｙ Ｐｏｗｅｒ−Ｇａｔｉｎｇ時のオシロスコープ波形。 Ｐｏｗｅｒ−Ｇａｔｉｎｇ ｏｖｅｒｈｅａｄ電力の測定概念図。 Ｐｏｗｅｒ−Ｇａｔｉｎｇ ｏｖｅｒｈｅａｄ電力の測定結果を示す図。
以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異な
る態様で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及
び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、
以下の実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する
発明の構成において、同じ物を指し示す符号は異なる図面間において共通とする。
また、図面において、大きさ、層の厚さ、又は領域は、明瞭化のために誇張されている場
合がある。よって、必ずしもそのスケールに限定されない。なお図面は、理想的な例を模
式的に示したものであり、図面に示す形状又は値などに限定されない。例えば、ノイズに
よる信号、電圧、若しくは電流のばらつき、又は、タイミングのずれによる信号、電圧、
若しくは電流のばらつきなどを含むことが可能である。
また本明細書等において、トランジスタとは、ゲートと、ドレインと、ソースとを含む少
なくとも三つの端子を有する素子である。そして、ドレイン（ドレイン端子、ドレイン領
域又はドレイン電極）とソース（ソース端子、ソース領域又はソース電極）の間にチャネ
ル領域を有しており、ドレインとチャネル領域とソースとを介して電流を流すことができ
るものである。
ここで、ソースとドレインとは、トランジスタの構造又は動作条件等によって変わるため
、いずれがソース又はドレインであるかを限定することが困難である。そこで、ソースと
して機能する部分、及びドレインとして機能する部分を、ソース又はドレインと呼ばず、
ソースとドレインとの一方を第１電極と表記し、ソースとドレインとの他方を第２電極と
表記する場合がある。
なお本明細書にて用いる「第１」、「第２」、「第３」という序数詞は、構成要素の混同
を避けるために付したものであり、数的に限定するものではないことを付記する。
なお本明細書において、ＡとＢとが接続されている、とは、ＡとＢとが直接接続されてい
るものの他、電気的に接続されているものを含むものとする。ここで、ＡとＢとが電気的
に接続されているとは、ＡとＢとの間で、何らかの電気的作用を有する対象物が存在する
とき、ＡとＢとの電気信号の授受を可能とするものをいう。
なお本明細書において、「上に」、「下に」などの配置を示す語句は、構成同士の位置関
係を、図面を参照して説明するために、便宜上用いている。また、構成同士の位置関係は
、各構成を描写する方向に応じて適宜変化するものである。従って、明細書で説明した語
句に限定されず、状況に応じて適切に言い換えることができる。
なお図面における各回路ブロックの配置は、説明のため位置関係を特定するものであり、
異なる回路ブロックで別々の機能を実現するよう図面で示していても、実際の回路ブロッ
クでは、同じ回路ブロック内で別々の機能を実現しうるように設けられている場合もある
。また図面における各回路ブロックの機能は、説明のため機能を特定するものであり、一
つの回路ブロックとして示していても、実際の回路ブロックでは、一つの回路ブロックで
行う処理を複数の回路ブロックで行うよう設けられている場合もある。
なお電圧とは、ある電位と、基準電位（例えばグラウンド電位）との電位差のことを示す
場合が多い。よって、電圧、電位、電位差を、各々、電位、電圧、電圧差と言い換えるこ
とが可能である。なお電圧とは２点間における電位差のことをいい、電位とはある一点に
おける静電場の中にある単位電荷が持つ静電エネルギー（電気的な位置エネルギー）のこ
とをいう。
なお、一般に、電位や電圧は、相対的なものである。したがって、グラウンド電位は、必
ずしも、０ボルトであるとは限定されない。
また本明細書等において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で
配置されている状態をいう。従って、−５°以上５°以下の場合も含まれる。また、「垂
直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。従
って、８５°以上９５°以下の場合も含まれる。
また本明細書等において、結晶が三方晶または菱面体晶である場合、六方晶系として表す
。
（実施の形態１）
本実施の形態では、開示する発明の一態様に係る半導体装置が有する、メモリセルの回路
構成及びその断面の模式図について、図１を参照して説明する。
なお、半導体装置とは、半導体素子を有する装置のことをいう。なお、半導体装置は、半
導体素子を含む回路を駆動させる駆動回路等を含む。なお、半導体装置は、メモリセルの
他、別の基板上に配置された駆動回路、電源回路等を含む場合がある。
図１（ａ）は、メモリセル１００の一例を示す回路図である。
図１（ａ）に示すメモリセル１００では、記憶回路１０１＿１１乃至１０１＿ｍｎ（ｍ、
ｎは自然数）、トランジスタＴｒ＿１１乃至Ｔｒ＿ｍｎおよび容量素子Ｃａｐ＿１１乃至
Ｃａｐ＿ｍｎを有する。なお記憶回路１０１＿ｍｎ、トランジスタＴｒ＿ｍｎおよび容量
素子Ｃａｐ＿ｍｎは、ｍ行ｎ列にあるメモリを構成する回路および素子である。なお記憶
回路１０１＿１１乃至１０１＿ｍｎ、トランジスタＴｒ＿１１乃至Ｔｒ＿ｍｎおよび容量
素子Ｃａｐ＿１１乃至Ｃａｐ＿ｍｎで構成されるメモリは、マトリクス状に複数設けられ
ている。
また図１（ａ）では、ワード線ＷＬ＿１乃至ＷＬ＿ｍ、ビット線ＢＬ＿１乃至ＢＬ＿ｎお
よびデータ制御線ＭＬ＿１乃至ＭＬ＿ｍを示している。
また図１（ａ）では、記憶回路１０１＿１１乃至１０１＿ｍｎ内に、データに応じた電位
を保持するノードに相当する、揮発性メモリ部ＶＮ＿１１乃至ＶＮ＿ｍｎを示している。
また、図１（ａ）では、トランジスタＴｒ＿１１乃至Ｔｒ＿ｍｎと容量素子Ｃａｐ＿１１
乃至Ｃａｐ＿ｍｎとの間のノードで、データに応じた電位を保持する、不揮発性メモリ部
ＮＶＮ＿１１乃至ＮＶＮ＿ｍｎを示している。
なお本明細書において、ノードとは、素子間を電気的に接続するために設けられる配線上
のいずれかの箇所のことである。
本実施の形態で説明する半導体装置では、容量素子Ｃａｐ＿１１乃至Ｃａｐ＿ｍｎを構成
する２つの電極を、トランジスタＴｒ＿１１乃至Ｔｒ＿ｍｎのゲートとなる電極と同層に
設けられた電極、ソースおよびドレインとなる電極と同層に設けられた電極、で構成する
。そして、トランジスタＴｒ＿１１乃至Ｔｒ＿ｍｎのゲートとなる電極を設ける層（ゲー
ト電極層）と、複数のメモリ間のトランジスタＴｒ＿１１乃至Ｔｒ＿ｍｎのゲートを接続
する配線層（メモリセル配線層）と、を別の層に設ける構成とする。
本実施の形態で説明する構成は、ゲート電極層とメモリセル配線層とを別の層に設けるこ
とで、トランジスタＴｒ＿１１乃至Ｔｒ＿ｍｎのゲートに形成される寄生容量を抑制する
構成とすることができる。またゲート電極層を、メモリセル配線層とを別の層に設けるこ
とで、ゲート電極層と同層に一方の電極が設けられる容量素子Ｃａｐ＿１１乃至Ｃａｐ＿
ｍｎを形成する面積を増加させることができる。
次いで、メモリセル１００が有する各回路について説明する。
記憶回路１０１＿１１乃至１０１＿ｍｎは、ビット線ＢＬ＿１乃至ＢＬ＿ｎに与えられる
データに応じた電位が、ワード線ＷＬ＿１乃至ＷＬ＿ｍに与えられるワード信号に従って
書き込まれる回路である。一例として記憶回路１０１＿１１乃至１０１＿ｍｎは、トラン
ジスタＴｒ＿１１乃至Ｔｒ＿ｍｎが非導通状態のとき、ＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎ
ｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）として機能する回路である。具体的に、記憶回路
１０１＿１１乃至１０１＿ｍｎは、２つのトランジスタと２つのインバータ回路で、構成
することができる。
揮発性メモリ部ＶＮ＿１１乃至ＶＮ＿ｍｎは、記憶回路１０１＿１１乃至１０１＿ｍｎに
電源供給がされている場合にデータに応じた電位を保持するノードのことをいう。記憶回
路１０１＿１１乃至１０１＿ｍｎがＳＲＡＭの場合、２つのインバータ回路の出力信号が
出力される、少なくとも一方のノードが揮発性メモリ部ＶＮ＿１１乃至ＶＮ＿ｍｎに相当
する。
なお本明細書において、データを書き込むとは、信号を制御することで配線の電位が、別
の配線の電位に従って変化することをいう。たとえば、ワード線ＷＬ＿１に与えられるワ
ード信号を制御することで、揮発性メモリ部ＶＮ＿１１乃至ＶＮ＿１ｎの電位が、ビット
線ＢＬ＿１乃至ＢＬ＿ｎの電位となることを、記憶回路１０１＿１１乃至１０１＿１ｎに
データを書き込む、という。
トランジスタＴｒ＿１１乃至Ｔｒ＿ｍｎは、不揮発性メモリ部ＮＶＮ＿１１乃至ＮＶＮ＿
ｍｎへのデータの書き込みを制御するスイッチとしての機能を有する。そのためトランジ
スタＴｒ＿１１乃至Ｔｒ＿ｍｎは、ゲートに与えられる信号により、導通状態と非導通状
態とを切り換えることができる。またトランジスタＴｒ＿１１乃至Ｔｒ＿ｍｎは、非導通
状態を保持することで、書き込んだデータを保持する機能を有する。なおトランジスタＴ
ｒ＿１１乃至Ｔｒ＿ｍｎは、第１のトランジスタともいう。また、トランジスタＴｒ＿１
１乃至Ｔｒ＿ｍｎは、ｎチャネル型のトランジスタとして、説明を行うものとする。
なおトランジスタＴｒ＿１１乃至Ｔｒ＿ｍｎは、非導通状態においてソースとドレインと
の間を流れる電流（オフ電流）が低いトランジスタが用いられることが好適である。ここ
では、オフ電流が低いとは、室温において、ソースとドレインとの間の電圧を１０Ｖとし
、チャネル幅１μｍあたりの規格化されたオフ電流が１０ｚＡ以下であることをいう。こ
のようにオフ電流が少ないトランジスタとしては、半導体層に酸化物半導体を有するトラ
ンジスタが挙げられる。
容量素子Ｃａｐ＿１１乃至Ｃａｐ＿ｍｎは、トランジスタＴｒ＿１１乃至Ｔｒ＿ｍｎを導
通状態とすることで揮発性メモリ部ＶＮ＿１１乃至ＶＮ＿ｍｎのデータが書き込まれる容
量素子である。また、容量素子Ｃａｐ＿１１乃至Ｃａｐ＿ｍｎは、トランジスタＴｒ＿１
１乃至Ｔｒ＿ｍｎを非導通状態とすることで、外部からの電源供給がなくても電荷を保持
する容量素子である。また、トランジスタＴｒ＿１１乃至Ｔｒ＿ｍｎを導通状態とするこ
とで、容量素子Ｃａｐ＿１１乃至Ｃａｐ＿ｍｎで保持されたデータを揮発性メモリ部ＶＮ
＿１１乃至ＶＮ＿ｍｎに書き込む。
データ制御線ＭＬ＿１乃至ＭＬ＿ｍは、トランジスタＴｒ＿１１乃至Ｔｒ＿ｍｎの導通状
態と非導通状態とを切り替えるための信号が与えられる配線である。データ制御線ＭＬ＿
１乃至ＭＬ＿ｍのいずれか一（例えばデータ制御線ＭＬ＿１）に対し、Ｈレベルの信号を
与えると、選択したデータ制御線に接続されたトランジスタＴｒ＿１１乃至Ｔｒ＿１ｎは
導通状態となり、Ｌレベルの信号を与えると、選択したデータ制御線に接続されたトラン
ジスタＴｒ＿１１乃至Ｔｒ＿１ｎは非導通状態となる。
不揮発性メモリ部ＮＶＮ＿１１乃至ＮＶＮ＿ｍｎは、トランジスタＴｒ＿１１乃至Ｔｒ＿
ｍｎと容量素子Ｃａｐ＿１１乃至Ｃａｐ＿ｍｎの間のノードのことをいう。トランジスタ
Ｔｒ＿１１乃至Ｔｒ＿ｍｎが非導通状態の場合、不揮発性メモリ部ＮＶＮ＿１１乃至ＮＶ
Ｎ＿ｍｎでは、容量素子Ｃａｐ＿１１乃至Ｃａｐ＿ｍｎに保持された電荷がトランジスタ
Ｔｒ＿１１乃至Ｔｒ＿ｍｎを介してほとんどリークしないことを利用して、電源供給が停
止しても揮発性メモリ部ＶＮ＿１１乃至ＶＮ＿ｍｎのデータを記憶し続けることができる
。
図１（ａ）に示す不揮発性メモリ部ＮＶＮ＿１１乃至ＮＶＮ＿ｍｎの構成では、トランジ
スタＴｒ＿１１乃至Ｔｒ＿ｍｎの非導通状態を保持することで、書き込んだデータを保持
している。そのため、不揮発性メモリ部ＮＶＮ＿１１乃至ＮＶＮ＿ｍｎでの電荷の移動を
伴った電位の変動を抑えるスイッチとして、上述したように、オフ電流が少ないトランジ
スタが用いられることが特に好ましい。
トランジスタＴｒ＿１１乃至Ｔｒ＿ｍｎは、オフ電流が少ないトランジスタとして非導通
状態を保持することで、不揮発性メモリ部ＮＶＮ＿１１乃至ＮＶＮ＿ｍｎを不揮発性のメ
モリとすることができる。よって、一旦、不揮発性メモリ部ＮＶＮ＿１１乃至ＮＶＮ＿ｍ
ｎに書き込まれたデータは、再度、トランジスタＴｒ＿１１乃至Ｔｒ＿ｍｎを導通状態と
するまで、不揮発性メモリ部ＮＶＮ＿１１乃至ＮＶＮ＿ｍｎに保持し続けることができる
。
次いで、図１（ａ）に示すメモリセル１００におけるトランジスタＴｒ＿１１乃至Ｔｒ＿
ｍｎ、容量素子Ｃａｐ＿１１乃至Ｃａｐ＿ｍｎの断面の模式図を図１（ｂ）で説明し、本
実施の形態の構成とすることによる作用及び効果について説明する。なお図１（ｂ）では
、トランジスタＴｒ＿１１乃至Ｔｒ＿ｍｎのいずれか一としてトランジスタＴｒ、容量素
子Ｃａｐ＿１１乃至Ｃａｐ＿ｍｎのいずれか一として容量素子Ｃａｐを示している。
図１（ｂ）に示す断面の模式図は、トランジスタＴｒおよび容量素子Ｃａｐの断面の構造
を示すものである。なお図１（ｂ）に示すトランジスタＴｒおよび容量素子Ｃａｐは、図
１（ａ）で説明した記憶回路１０１＿１１乃至１０１＿ｍｎを構成するトランジスタおよ
び該トランジスタ同士を接続するための配線上に設けられる構成となる。
図１（ｂ）では、トランジスタＴｒおよび容量素子Ｃａｐを説明するための構成として、
絶縁層１１１、半導体層１１２、ソースおよびドレインの一方となる第１電極１１３、ソ
ースおよびドレインの他方となる第２電極１１４、ゲート絶縁層１１５、ゲート電極１１
６、ゲート電極１１６と同じ層に設けられる電極１１７、層間絶縁層１１８、および配線
層１１９を示している。
図１（ｂ）に示すように本実施の形態で説明する半導体装置では、容量素子Ｃａｐを構成
する電極をトランジスタＴｒのゲート電極１１６と、ソースおよびドレインの他方となる
第２電極１１４と、同層に設けられた電極で構成する。そしてゲート電極１１６を設ける
層と、複数のメモリ間のトランジスタＴｒのゲート電極１１６を接続する配線層１１９と
、を別の層に設ける構成とする。
本実施の形態で説明する構成は、ゲート電極１１６と配線層１１９とを別の層に設けるこ
とで、トランジスタＴｒのゲート電極１１６における寄生容量を抑制する構成とすること
ができる。またトランジスタＴｒのゲート電極１１６を設ける層を配線層１１９と別の層
に設けることができるため、ゲート電極１１６と同層に一方の電極が設けられる容量素子
Ｃａｐを形成する面積を増加させることができる。
次いで、図１（ｂ）の断面の模式図で示した各構成について説明する。
絶縁層１１１は、一例としては、無機絶縁層を用いればよい。無機絶縁層としては、窒化
シリコン膜、酸化窒化シリコン膜、又は窒化酸化シリコン膜等を、単層又は多層で形成す
ることが好ましい。なお絶縁層１１１より下層には、図１（ｂ）では省略したが、トラン
ジスタ、ならびに導電層で構成される配線層が設けられる。また絶縁層１１１は、絶縁層
１１１より下層に設けられた素子と、絶縁層１１１より上層に設けられた素子とを電気的
に接続するための、導電層を有する構成であってもよい。
半導体層１１２は、トランジスタＴｒを非導通状態においてソースとドレインとの間を流
れる電流（オフ電流）が低いトランジスタとするために、酸化物半導体を用いることが好
適である。
ソースおよびドレインの一方となる第１電極１１３、並びにソースおよびドレインの他方
となる第２電極１１４は、一例としては、アルミニウム、銅、チタン、タンタル、タング
ステン等の金属材料を単層または積層させて用いることができる。
ゲート絶縁層１１５は、絶縁層１１１と同様に、無機絶縁層を用いればよい。
ゲート電極１１６およびゲート電極１１６と同じ層に設けられる電極１１７は、第１電極
１１３および第２電極１１４と同様に、アルミニウム、銅、チタン、タンタル、タングス
テン等の金属材料を単層または積層させて用いることができる。
層間絶縁層１１８は、無機絶縁層または有機絶縁層を、単層又は多層で形成することが好
ましい。有機絶縁層としては、ポリイミド又はアクリル等を、単層又は多層で形成するこ
とが好ましい。
配線層１１９は、ゲート電極１１６および電極１１７、ならびに第１電極１１３および第
２電極１１４と同様に、アルミニウム、銅、チタン、タンタル、タングステン等の金属材
料を単層または積層させて用いることができる。
図１（ｂ）の断面の模式図の構成では、第２電極１１４と電極１１７との間にゲート絶縁
層１１５を挟んで形成した容量素子を容量素子Ｃａｐにしている。ゲート絶縁層１１５は
、層間絶縁層１１８と比べて、膜厚が小さい。そのため、同じ面積とした際に、より多く
の静電容量を確保できる容量素子とすることができる。
さらに図１（ｂ）の断面の模式図の構成では、複数のメモリ間のトランジスタＴｒのゲー
ト電極１１６を接続する配線層１１９を、ゲート電極１１６とは別の層に設ける構成とす
る。そのため、配線層１１９は、ほかの導電層と離間して設ける構成とすることができる
。そのため、配線層１１９に形成される寄生容量を低減することができ、ゲート電極１１
６と同じ層で複数のメモリ間のトランジスタＴｒのゲート電極１１６を接続する場合と比
べて、トランジスタＴｒのゲートに形成される寄生容量を抑制する構成とすることができ
る。
さらに図１（ｂ）の断面の模式図の構成では、ゲート電極１１６とは別の層で複数のメモ
リ間のトランジスタＴｒのゲート電極１１６を接続する構成としている。この構成の場合
、ゲート電極１１６と同じ層で複数のメモリ間のトランジスタＴｒのゲート電極１１６を
接続する必要がないため、その分、容量素子Ｃａｐが占める面積を確保することができる
。
図１（ｂ）の断面の模式図の構成とは逆に、ゲート電極１１６と同じ層で複数のメモリ間
のトランジスタＴｒのゲート電極１１６を接続する場合、ゲート電極１１６と電極１１７
が短絡しないよう、同じ層で離間して設ける必要があり、その分、容量素子Ｃａｐが占め
る面積が縮小してしまう。そのため、容量素子Ｃａｐの静電容量が低下し、トランジスタ
Ｔｒの寄生容量が無視できなくなることにより、データの保持、および／または退避・復
帰が難しくなってしまう。
次いでメモリセル１００の具体的な回路構成及びその動作について、図２乃至図５を参照
して説明する。
図２（ａ）は、図１（ａ）で示したメモリセル１００が有する、単位メモリセルの具体的
な回路構成を示す図である。
図２（ａ）では、図１（ａ）と同様に、記憶回路１０１、トランジスタＴｒおよび容量素
子Ｃａｐを示している。
また図２（ａ）では、ワード線ＷＬ、ビット線ＢＬ、反転ビット線ＢＬＢおよびデータ制
御線ＭＬを示している。
また図２（ａ）では、記憶回路１０１内にＳＲＡＭを構成する、トランジスタ１２１、ト
ランジスタ１２２、インバータ回路１２３、およびインバータ回路１２４を示している。
また記憶回路１０１内には、インバータ回路１２４の出力信号が出力されるノードを揮発
性メモリ部ＶＮとして示している。
なおトランジスタ１２１、およびトランジスタ１２２、並びにインバータ回路１２３、お
よびインバータ回路１２４を構成するトランジスタは、チャネルがシリコンで形成されて
いるトランジスタとすることが好ましい。チャネルがシリコンで形成されているトランジ
スタは、半導体層に酸化物半導体を用いたトランジスタであるトランジスタＴｒや容量素
子Ｃａｐと積層して設ける際、特に好ましい。
また、図２（ａ）では、図１（ａ）と同様に、トランジスタＴｒと容量素子Ｃａｐとの間
のノードで、データに応じた電位を保持する、不揮発性メモリ部ＮＶＮを示している。
図２（ａ）に示す単位メモリセルの構成は、図１（ａ）および図１（ｂ）と同様である。
次いで、単位メモリセルの動作について説明する。
図２（ｂ）に示すタイミングチャート図では、図２（ａ）で示したワード線ＷＬ、ビット
線ＢＬ、揮発性メモリ部ＶＮ、データ制御線ＭＬ、不揮発性メモリ部ＮＶＮの電位および
電源供給の有無（図中、ｐｏｗｅｒとして表記）を示している。なお図２（ｂ）中、付さ
れた平行斜線は、実際には信号が与えられているが、ここでは動作の説明は不要であり、
特に説明を省略するために付したものである。
まず時刻Ｔ１でワード線ＷＬに与えられるワード信号をＨレベルにし、ビット線ＢＬに与
えられたＨレベルまたはＬレベルの電位に相当するデータ（図中、ｄａｔａ（Ｈ／Ｌ）と
表記）が、揮発性メモリ部ＶＮに書き込まれる。なお反転ビット線ＢＬＢにおいても、ビ
ット線ＢＬとは逆の電位に相当するデータが与えられる。
次いで時刻Ｔ２でデータ制御線ＭＬに与えられる信号をＨレベルにし、揮発性メモリ部Ｖ
Ｎに書き込まれたデータが、不揮発性メモリ部ＮＶＮに書き込まれる。なお、時刻Ｔ２で
行われる、不揮発性メモリ部ＮＶＮへのデータの書き込みを、データの退避（またはｂａ
ｃｋｕｐともいう）ともいう。
次いで時刻Ｔ３で電源供給を停止する。このとき、揮発性メモリ部ＶＮに書き込まれたデ
ータは、失われるものの、不揮発性メモリ部ＮＶＮに書き込まれたデータは、オフ電流が
極めて小さいトランジスタＴｒを非導通状態とすることで、保持し続けることができる。
次いで時刻Ｔ４で電源供給を再開する。そして不揮発性メモリ部ＮＶＮに保持されたデー
タを、揮発性メモリ部ＶＮに再度書き込む処理を行う。この揮発性メモリ部ＶＮへのデー
タの書き込みは、データ制御線ＭＬに与えられる信号をＨレベルにして行われる。なお、
時刻Ｔ４で行われる、揮発性メモリ部ＶＮへのデータの書き込みを、データの復帰（また
はｒｅｃｏｖｅｒｙともいう）ともいう。
なお図２（ｂ）で説明した、データの退避・復帰は、回路図上で模式的に表すと、図３の
ように表すことができる。図２（ｂ）、図３で説明した、データの退避・復帰の動作では
、いずれも、データ制御線ＭＬにＨレベルを与えてトランジスタＴｒを導通状態としてい
る。
トランジスタＴｒでの、ゲートとソースの間の寄生容量、およびゲートとドレインの間の
寄生容量が、容量素子Ｃａｐの静電容量と比べて無視できない大きさになると、データ制
御線ＭＬの電位の変動に伴い、揮発性メモリ部ＶＮおよび不揮発性メモリ部ＮＶＮの電位
も変動する。揮発性メモリ部ＶＮおよび不揮発性メモリ部ＮＶＮにおける電位の変化がデ
ータの退避・復帰の動作時に生じると、正常な動作をすることが難しくなる。
逆に言えば、トランジスタＴｒでの、ゲートとソースの間の寄生容量、およびゲートとド
レインの間の寄生容量が、容量素子Ｃａｐの静電容量と比べて無視できるほど小さくなれ
ば、データ制御線ＭＬの電位が変動しても、揮発性メモリ部ＶＮおよび不揮発性メモリ部
ＮＶＮの電位が変動しないようにすることができる。
本実施の形態の構成では、上述したように、複数のメモリ間のトランジスタＴｒのゲート
電極を接続する配線層を、ゲート電極とは別の層に設ける構成とする。そのため、配線層
は、ほかの導電層と離間して設ける構成とすることができ、トランジスタＴｒのゲートに
形成される寄生容量を抑制する構成とすることができる。寄生容量を抑制することで、デ
ータの退避・復帰の動作時における、揮発性メモリ部ＶＮおよび不揮発性メモリ部ＮＶＮ
における電位の変化を小さくし、正常な動作を行うことができる。
図４では、回路図において、トランジスタＴｒのゲートとソースの間の寄生容量Ｃｇｓ、
およびゲートとドレインの間の寄生容量Ｃｇｄ、並びに配線層とトランジスタＴｒのソー
スの間の寄生容量Ｃｐ１、および配線層とトランジスタＴｒのドレインの間の寄生容量Ｃ
ｐ２、を模式的に表した図である。なお図４では、ソースおよびドレインの一方をソース
とし、ソースおよびドレインの他方をドレインとして説明している。
データ制御線ＭＬが延設される方向に設けられる配線層を、他の導電層と離間して設ける
ことで、図４に示す回路図における、寄生容量Ｃｐ１、および寄生容量Ｃｐ２を小さくす
ることができる。
たとえば、図５（ａ）に示す断面の模式図にあるように、配線層が、トランジスタのゲー
ト電極と同じ層にある場合、ゲート絶縁層といった他の層より薄い絶縁層を介して他の層
と寄生容量Ｃｐ１、および寄生容量Ｃｐ２を形成する構成となる。一方、図５（ｂ）に示
す断面の模式図にあるように、配線層が、トランジスタのゲート電極と別の層にある場合
、層間絶縁層といった他の層より厚い絶縁層を介して他の層と寄生容量Ｃｐ１、および寄
生容量Ｃｐ２を形成する構成となる。そのため、図５（ｂ）の構成では、図５（ａ）の構
成に比べ、寄生容量を小さくすることができる。
さらに、データ制御線ＭＬが延設される方向に設けられる配線層を、トランジスタＴｒの
ゲート電極と同層にある容量素子の電極とは別の層に設ける構成とすることで、図４に示
す回路図における、容量素子Ｃａｐが占める面積を確保することができる。そのため、本
実施の形態の構成では、トランジスタの寄生容量を低減する点、容量素子の静電容量の増
加する点の、２つの点でデータの退避・復帰の動作時における、揮発性メモリ部ＶＮおよ
び不揮発性メモリ部ＮＶＮにおける電位の変化を小さくし、正常な動作を行う構成とする
ことができる。
以上説明した、本実施の形態の構成では、トランジスタＴｒのゲートに形成される寄生容
量を抑制する構成に加えて、ゲート電極と同層で複数のメモリ間のトランジスタＴｒのゲ
ート電極を接続しないことで、容量素子が占める面積を確保することができる。そのため
、トランジスタおよび容量素子の微細化を進めても、寄生容量の低減、および容量素子を
形成するための面積の確保、を図ることができ、揮発性メモリ部ＶＮおよび不揮発性メモ
リ部ＮＶＮの電位の変動を小さくできる。
以上、本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いる
ことができる。
（実施の形態２）
本実施の形態では、開示する発明の一態様に係る半導体装置のメモリセルが有するトラン
ジスタの断面の構造について、回路図、上面図等を参照して説明する。なお本実施の形態
では、複数のメモリ間のトランジスタＴｒのゲート電極を接続する配線層を、ゲート電極
とは別の層に設ける構成とすることの利点を説明するため、上面図および断面図において
、配線層とゲート電極を同じ層とした構成と、配線層とゲート電極を別の層とした構成と
、についてあわせて説明する。
まず本実施の形態で一例として説明する、メモリセルの回路構成について図６に示す。図
６に示す回路構成は、配線層とゲート電極を同じ層とした構成と、配線層とゲート電極を
別の層とした構成とで、共通である。
図６では、記憶回路１０１、トランジスタＴｒ１、トランジスタＴｒ２、容量素子Ｃａｐ
１および容量素子Ｃａｐ２を示している。
また図６では、ワード線ＷＬ、ビット線ＢＬ、反転ビット線ＢＬＢ、およびデータ制御線
ＭＬを示している。
また図６では、図２（ａ）と同様に、記憶回路１０１内にＳＲＡＭを構成する、トランジ
スタ１２１、トランジスタ１２２、インバータ回路１２３、およびインバータ回路１２４
を示している。また記憶回路１０１内には、インバータ回路１２４の出力信号が出力され
るノードを揮発性メモリ部ＶＮ１として示している。また記憶回路１０１内には、インバ
ータ回路１２３の出力信号が出力されるノードを揮発性メモリ部ＶＮ２として示している
。
また、図６では、トランジスタＴｒ１と容量素子Ｃａｐ１との間のノードで、データに応
じた電位を保持する、不揮発性メモリ部ＮＶＮ１を示している。また、図６では、トラン
ジスタＴｒ２と容量素子Ｃａｐ２との間のノードで、データに応じた電位を保持する、不
揮発性メモリ部ＮＶＮ２を示している。
次いで、図７（ａ）および図８では、配線層とゲート電極を同じ層とした構成について、
図６に示した回路構成に対応する上面図を示す。また図９では、図７（ａ）および図８に
示す一点鎖線Ｂ−Ｂ’および一点鎖線Ｃ−Ｃ’における断面図を示す。
まず、図７（ａ）に示す上面図は、図６に示した回路図における、トランジスタ１２１、
トランジスタ１２２、インバータ回路１２３、インバータ回路１２４、トランジスタＴｒ
１、トランジスタＴｒ２、容量素子Ｃａｐ１および容量素子Ｃａｐ２の配置を示すもので
ある。
図７（ａ）におけるトランジスタの配置の理解しやすくするために、図７（ｂ）では図７
（ａ）における各素子の層構造についての模式図を示している。図７（ｂ）に示す第１の
層３０１は、半導体層にシリコンを用いたトランジスタが設けられた層（図中、Ｓｉ＿ｔ
ｒａｎｓｉｓｔｏｒ ｌａｙｅｒと表記）である。図７（ｂ）に示す第２の層３０２は、
電源供給を行うための配線層が設けられた層（図中、ｗｉｒｉｎｇ ｌａｙｅｒと表記）
である。図７（ｂ）に示す第３の層３０３は、半導体層に酸化物半導体を用いたトランジ
スタが設けられた層（図中、ＯＳ＿ｔｒａｎｓｉｓｔｏｒ ｌａｙｅｒと表記）である。
図７（ｂ）に示す第１の層３０１は、半導体層にシリコンを用いたトランジスタ、すなわ
ちトランジスタ１２１（ＳＷ１）、およびトランジスタ１２２（ＳＷ２）、並びにインバ
ータ回路１２３（ＩＮＶ１）、およびインバータ回路１２４（ＩＮＶ２）を有する。図７
（ｂ）に示す第２の層３０２は、グラウンド電位を与える配線ＧＮＤ、ビット線ＢＬ、高
電源電位を与える配線ＶＩＬ、反転ビット線ＢＬＢとなる配線層を有する。図７（ｂ）に
示す第３の層３０３は、半導体層に酸化物半導体を用いたトランジスタ、すなわちトラン
ジスタＴｒ１（ＯＳ１）、およびトランジスタＴｒ２（ＯＳ２）、並びに容量素子Ｃａｐ
１、および容量素子Ｃａｐ２を有する。
図８（ａ）では、図７（ｂ）に示す第１の層３０１の上面図を示している。図８（ａ）の
上面図では、半導体層にシリコンを用いたトランジスタを構成する、半導体層、ゲート電
極と同じ層に設けられる配線層、ソース電極およびドレイン電極と同じ層に設けられる配
線層、および各層を接続するための開口部についての配置を示している。
図８（ａ）に示す上面図では、トランジスタ１２１となるｎチャネル型トランジスタ（ｎ
ｃｈ−Ｔｒ（ＳＷ１））、トランジスタ１２２となるｎチャネル型トランジスタ（ｎｃｈ
−Ｔｒ（ＳＷ２））、インバータ回路１２３を構成するｐチャネル型トランジスタ（ｐｃ
ｈ−Ｔｒ（ＩＮＶ１））およびｎチャネル型トランジスタ（ｎｃｈ−Ｔｒ（ＩＮＶ１））
、およびインバータ回路１２４を構成するｐチャネル型トランジスタ（ｐｃｈ−Ｔｒ（Ｉ
ＮＶ２））およびｎチャネル型トランジスタ（ｎｃｈ−Ｔｒ（ＩＮＶ２））の配置を示し
ている。
図８（ｂ）では、図７（ｂ）に示す第２の層３０２の上面図を示している。図８（ｂ）の
上面図では、複数の層に設けられた配線層、および各層を接続するための開口部について
の配置を示している。
図８（ｂ）に示す上面図では、グラウンド電位を与える配線ＧＮＤ、ビット線ＢＬ、高電
源電位を与える配線ＶＩＬ、反転ビット線ＢＬＢの配置を示している。
図８（ｃ）では、図７（ｂ）に示す第３の層３０３の上面図を示している。図８（ｃ）の
上面図では、半導体層に酸化物半導体を用いたトランジスタを構成する、半導体層、ゲー
ト電極と同じ層に設けられる配線層、ソース電極およびドレイン電極と同じ層に設けられ
る配線層、および各層を接続するための開口部についての配置を示している。
図８（ｃ）に示す上面図では、トランジスタＴｒ１となるｎチャネル型トランジスタ（Ｏ
Ｓ−Ｔｒ（ＯＳ１））、トランジスタＴｒ２となるｎチャネル型トランジスタ（ＯＳ−Ｔ
ｒ（ＯＳ２））、容量素子Ｃａｐ１、および容量素子Ｃａｐ２、および各層を接続するた
めの開口部の配置を示している。
次いで図９（ａ）では、図７（ａ）および図８の一点鎖線Ｂ−Ｂ’における断面図、図９
（ｂ）では、図７（ａ）および図８の一点鎖線Ｃ−Ｃ’における断面図を、例示している
。
また、本実施の形態では、第１の層３０１のトランジスタが、単結晶のシリコン基板に形
成され、第２の層３０２の配線層が、第１の層３０１上に形成され、第３の層３０３のト
ランジスタが、第２の層３０２上に形成されている場合を例示している。第１の層３０１
のトランジスタは、非晶質、微結晶、多結晶又は単結晶である、シリコン又はゲルマニウ
ムなどの薄膜の半導体を半導体層に用いていても良い。
図９（ａ）では、半導体基板８００、素子分離用絶縁膜８０１、不純物領域８０２、ゲー
ト絶縁層８０３、ゲート電極８０４、配線層８０５、層間絶縁層８１０、配線層８２１、
配線層８２２、層間絶縁層８２０、層間絶縁層８３０、層間絶縁層８４０、配線層８４１
、配線層８４２、層間絶縁層８５０、半導体層８５１、導電層８５２、ゲート絶縁層８５
３、導電層８５４、および導電層８５５を示している。
図９（ｂ）では、半導体基板８００、素子分離用絶縁膜８０１、ゲート絶縁層８０３、ゲ
ート電極８０４、配線層８２３、層間絶縁層８１０、層間絶縁層８２０、層間絶縁層８３
０、配線層８３１、層間絶縁層８４０、層間絶縁層８５０、半導体層８５１、導電層８５
２、ゲート絶縁層８５３、導電層８５４、導電層８５５および導電層８５６を示している
。
半導体基板８００は、例えば、ｎ型又はｐ型の導電型を有するシリコン基板、ゲルマニウ
ム基板、シリコンゲルマニウム基板、化合物半導体基板（ＧａＡｓ基板、ＩｎＰ基板、Ｇ
ａＮ基板、ＳｉＣ基板、ＧａＰ基板、ＧａＩｎＡｓＰ基板、ＺｎＳｅ基板等）等を用いる
ことができる。
第１の層３０１のトランジスタは、素子分離用絶縁膜８０１により、他のトランジスタと
、電気的に分離されている。素子分離用絶縁膜８０１の形成には、選択酸化法（ＬＯＣＯ
Ｓ（Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ）法）又はトレンチ分離法
等を用いることができる。
不純物領域８０２は、ｐ型を付与する不純物元素、またはｎ型を付与する不純物元素を、
イオンドーピング法またはイオン注入法等を適宜用いて、半導体基板８００内に添加して
形成する。
ゲート絶縁層８０３は、熱処理を行い、半導体基板８００の表面を酸化して酸化シリコン
膜を形成した後、選択的にエッチングして、形成する。若しくは、酸化シリコン、酸化窒
化シリコン、高誘電率物質（ｈｉｇｈ−ｋ材料ともいう）である酸化ハフニウムなどの金
属酸化物等を、ＣＶＤ法、スパッタリング法等を用いて形成した後、選択的にエッチング
して、形成する。
ゲート電極８０４、配線層８０５、配線層８２１、配線層８２２、配線層８２３、配線層
８３１、配線層８４１、配線層８４２、導電層８５２、導電層８５４、導電層８５５およ
び導電層８５６は、アルミニウム、銅、チタン、タンタル、タングステン等の金属材料を
用いることが好ましい。また、リン等の不純物を添加した多結晶シリコンを用いることが
できる。形成方法は、蒸着法、ＰＥ−ＣＶＤ法、スパッタリング法、スピンコート法など
の各種成膜方法を用いることができる。
層間絶縁層８１０、層間絶縁層８２０、層間絶縁層８３０、層間絶縁層８４０および層間
絶縁層８５０は、無機絶縁層または有機絶縁層を、単層又は多層で形成することが好まし
い。無機絶縁層としては、窒化シリコン膜、酸化窒化シリコン膜、又は窒化酸化シリコン
膜等を、単層又は多層で形成することが好ましい。有機絶縁層としては、ポリイミド又は
アクリル等を、単層又は多層で形成することが好ましい。また、層間絶縁層８１０、層間
絶縁層８２０、層間絶縁層８３０、層間絶縁層８４０および層間絶縁層８５０の作製方法
に特に限定はないが、例えば、スパッタリング法、ＭＢＥ法、ＰＥ−ＣＶＤ法、パルスレ
ーザ堆積法、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法等を適宜用
いることができる。
半導体層８５１は、酸化物半導体を単層または積層して設ければよい。酸化物半導体は、
一例として、インジウム、ガリウム、及び亜鉛を含む酸化物であり、Ｉｎ−Ｇａ−Ｚｎ系
酸化物（ＩＧＺＯとも表記する）を用いることができる。なお、Ｉｎ−Ｇａ−Ｚｎ系酸化
物とは、ＩｎとＧａとＺｎを含む酸化物という意味であり、ＩｎとＧａとＺｎ以外の金属
元素が入っていてもよい。例えば、Ｉｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ
−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物を用いることができる。酸化物半導体
の形成方法としては、スパッタリング法、ＡＬＤ法、蒸着法、塗布法などを用いることが
できる。
ゲート絶縁層８５３は、無機絶縁層を、単層又は多層で形成することが好ましい。また、
ゲート絶縁層８５３は、半導体層８５１に酸素を供給する効果があるとより好ましい。
次いで、図１０（ａ）および図１１では、配線層とゲート電極を異なる層とした構成につ
いて、図６に示した回路構成に対応する上面図を示す。また図１２では、図１０（ａ）お
よび図１１に示す一点鎖線Ｄ−Ｄ’および一点鎖線Ｅ−Ｅ’における断面図を示す。
まず、図１０（ａ）に示す上面図は、図７（ａ）と同様にして、図６に示した回路図にお
ける、トランジスタ１２１、トランジスタ１２２、インバータ回路１２３、インバータ回
路１２４、トランジスタＴｒ１、トランジスタＴｒ２、容量素子Ｃａｐ１および容量素子
Ｃａｐ２の配置を示すものである。
図１０（ａ）におけるトランジスタの配置の理解しやすくするために、図１０（ｂ）では
図１０（ａ）における各素子の層構造についての模式図を示している。図１０（ｂ）に示
す第１の層３１１は、半導体層にシリコンを用いたトランジスタが設けられた層（図中、
Ｓｉ＿ｔｒａｎｓｉｓｔｏｒ ｌａｙｅｒと表記）である。図１０（ｂ）に示す第２の層
３１２は、電源供給を行うための配線層が設けられた層（図中、ｗｉｒｉｎｇ ｌａｙｅ
ｒと表記）である。図１０（ｂ）に示す第３の層３１３は、半導体層に酸化物半導体を用
いたトランジスタが設けられた層（図中、ＯＳ＿ｔｒａｎｓｉｓｔｏｒ ｌａｙｅｒと表
記）である。
図１０（ｂ）に示す第１の層３１１、第２の層３１２および第３の層３１３は、図７（ｂ
）で説明した第１の層３０１、第２の層３０２および第３の層３０３での説明と同様であ
り、ここでの説明を省略する。
図１１（ａ）および図１１（ｂ）に示す上面図の説明もまた、図８（ａ）および図８（ｂ
）に併せて示している。図１１（ａ）および図１１（ｂ）に示す第１の層３１１および第
２の層３１２での説明は、図８（ａ）および図８（ｂ）に示す第１の層３０１および第２
の層３０２での説明と同様である。
図１１（ｃ）では、図１０（ｂ）に示す第３の層３１３の上面図を示している。図１１（
ｃ）の上面図では、半導体層に酸化物半導体を用いたトランジスタを構成する、半導体層
、ゲート電極と同じ層に設けられる配線層、ソース電極およびドレイン電極と同じ層に設
けられる配線層、メモリセル間のゲート電極を接続するための配線層、および各層を接続
するための開口部についての配置を示している。
図１１（ｃ）に示す上面図では、トランジスタＴｒ１となるｎチャネル型トランジスタ（
ＯＳ−Ｔｒ（ＯＳ１））、トランジスタＴｒ２となるｎチャネル型トランジスタ（ＯＳ−
Ｔｒ（ＯＳ２））、容量素子Ｃａｐ１、および容量素子Ｃａｐ２、メモリセル間のゲート
電極を接続するための配線層（図１１（ｃ）中、平行斜線を付した領域ＭＬ）、および各
層を接続するための開口部の配置を示している。
なお、図１１（ａ）乃至図１１（ｃ）に示す上面図のレイアウトが、図８（ａ）乃至図８
（ｃ）に示す上面図のレイアウトと異なる点は、第３の層における領域ＭＬの関するレイ
アウトに関する点である。具体的には、図１１（ｃ）の最上層に、複数のメモリ間のトラ
ンジスタＴｒのゲート電極を接続する配線層（図１１（ｃ）中、領域ＭＬ）を設け、容量
素子Ｃａｐ１および容量素子Ｃａｐ２を設けることのできる面積を確保する点で異なる。
次いで図１２（ａ）では、図１０（ａ）および図１１の一点鎖線Ｄ−Ｄ’における断面図
、図１２（ｂ）では、図１０（ａ）および図１１の一点鎖線Ｅ−Ｅ’における断面図を、
例示している。
また、本実施の形態では、第１の層３１１のトランジスタが、単結晶のシリコン基板に形
成され、第２の層３１２の配線層が、第１の層３１１上に形成され、第３の層３１３のト
ランジスタが、第２の層３１２上に形成されている場合を例示している。第１の層３１１
のトランジスタは、非晶質、微結晶、多結晶又は単結晶である、シリコン又はゲルマニウ
ムなどの薄膜の半導体を半導体層に用いていても良い。
図１２（ａ）では、半導体基板６００、素子分離用絶縁膜６０１、不純物領域６０２、不
純物領域６０３、ゲート絶縁層６０４、配線層６０５、配線層６０６、層間絶縁層６１０
、層間絶縁層６２０、配線層６２１、層間絶縁層６３０、配線層６３１、層間絶縁層６４
０、配線層６４１、配線層６４２、層間絶縁層６５０、半導体層６５１、導電層６５２、
ゲート絶縁層６５３、導電層６５４、導電層６５５、導電層６５６、導電層６５７を示し
ている。
図１２（ｂ）では、半導体基板６００、素子分離用絶縁膜６０１、ゲート絶縁層６０４、
不純物領域６０７、不純物領域６０８、ゲート電極６０９、層間絶縁層６１０、配線層６
１１、配線層６１２、配線層６１３、配線層６１４、配線層６２２、配線層６２３、配線
層６２４、層間絶縁層６２０、層間絶縁層６３０、配線層６３２、配線層６３３、配線層
６３４、層間絶縁層６４０、配線層６４３、層間絶縁層６５０、半導体層６５１、導電層
６５９、導電層６６０、ゲート絶縁層６５３、ゲート電極６６１、導電層６６２、および
配線層６６３を示している。
半導体基板６００は、例えば、ｎ型又はｐ型の導電型を有するシリコン基板、ゲルマニウ
ム基板、シリコンゲルマニウム基板、化合物半導体基板（ＧａＡｓ基板、ＩｎＰ基板、Ｇ
ａＮ基板、ＳｉＣ基板、ＧａＰ基板、ＧａＩｎＡｓＰ基板、ＺｎＳｅ基板等）等を用いる
ことができる。
第１の層３１１のトランジスタは、素子分離用絶縁膜６０１により、他のトランジスタと
、電気的に分離されている。素子分離用絶縁膜６０１の形成には、選択酸化法（ＬＯＣＯ
Ｓ（Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ）法）又はトレンチ分離法
等を用いることができる。
不純物領域６０２、不純物領域６０３、不純物領域６０７および不純物領域６０８は、ｐ
型を付与する不純物元素、またはｎ型を付与する不純物元素を、イオンドーピング法また
はイオン注入法等を適宜用いて、半導体基板６００内に添加して形成する。
ゲート絶縁層６０４は、熱処理を行い、半導体基板６００の表面を酸化して酸化シリコン
膜を形成した後、選択的にエッチングして、形成する。若しくは、酸化シリコン、酸化窒
化シリコン、高誘電率物質（ｈｉｇｈ−ｋ材料ともいう）である酸化ハフニウムなどの金
属酸化物等を、ＣＶＤ法、スパッタリング法等を用いて形成した後、選択的にエッチング
して、形成する。
配線層６０５、配線層６０６、配線層６２１、配線層６３１、配線層６４１、配線層６４
２、導電層６５２、導電層６５４、導電層６５５、導電層６５６、導電層６５７、ゲート
電極６０９、配線層６１１、配線層６１２、配線層６１３、配線層６１４、配線層６２２
、配線層６２３、配線層６２４、配線層６３２、配線層６３３、配線層６３４、配線層６
４３、導電層６６０、ゲート電極６６１、導電層６６２、および配線層６６３は、アルミ
ニウム、銅、チタン、タンタル、タングステン等の金属材料を用いることが好ましい。ま
た、リン等の不純物を添加した多結晶シリコンを用いることができる。形成方法は、蒸着
法、ＰＥ−ＣＶＤ法、スパッタリング法、スピンコート法などの各種成膜方法を用いるこ
とができる。
層間絶縁層６１０、層間絶縁層６２０、層間絶縁層６３０、層間絶縁層６４０および層間
絶縁層６５０は、無機絶縁層または有機絶縁層を、単層又は多層で形成することが好まし
い。無機絶縁層としては、窒化シリコン膜、酸化窒化シリコン膜、又は窒化酸化シリコン
膜等を、単層又は多層で形成することが好ましい。有機絶縁層としては、ポリイミド又は
アクリル等を、単層又は多層で形成することが好ましい。また、層間絶縁層６１０、層間
絶縁層６２０、層間絶縁層６３０、層間絶縁層６４０および層間絶縁層６５０の作製方法
に特に限定はないが、例えば、スパッタリング法、ＭＢＥ法、ＰＥ−ＣＶＤ法、パルスレ
ーザ堆積法、ＡＬＤ法等を適宜用いることができる。
半導体層６５１は、酸化物半導体を単層または積層して設ければよい。
ゲート絶縁層６５３は、無機絶縁層を、単層又は多層で形成することが好ましい。また、
ゲート絶縁層６５３は、半導体層６５１に酸素を供給する効果があると好ましい。
本実施の形態の構成である図１０乃至図１２の上面図および断面図の構成では、上記実施
の形態１でも説明したように、複数のメモリ間のトランジスタＴｒのゲート電極を接続す
る配線層を、ゲート電極とは別の層に設ける構成とする。そのため、複数のメモリ間のト
ランジスタＴｒのゲート電極を接続する配線層は、ほかの導電層と離間して設ける構成と
することができる。そのため、トランジスタＴｒのゲートに形成される寄生容量を抑制す
る構成とすることができる。
対照的に図７乃至図９の上面図および断面図の構成では、複数のメモリ間のトランジスタ
Ｔｒのゲート電極を接続する配線層が、トランジスタのゲート電極と同じ層にあるため、
ゲート絶縁層といった他の層より薄い絶縁層を介して他の層と寄生容量を形成する構成と
なる。
また本実施の形態の構成である図１０乃至図１２の上面図および断面図の構成では、上記
実施の形態１でも説明したように、複数のメモリ間のトランジスタＴｒのゲート電極を接
続する配線層を、ゲート電極とは別の層に設ける構成とする。そのためトランジスタＴｒ
のゲート電極と同じ層に形成される、容量素子Ｃａｐ１および容量素子Ｃａｐ２の電極の
面積を、大きくとることができる。そのため、容量素子Ｃａｐ１および容量素子Ｃａｐ２
の静電容量を大きくすることができる。
対照的に図７乃至図９の上面図および断面図の構成では、複数のメモリ間のトランジスタ
Ｔｒのゲート電極を接続する配線層が、トランジスタのゲート電極と同じ層にある。その
ため、複数のメモリ間のトランジスタＴｒのゲート電極を接続する配線層は、ほかの導電
層と離間して設ける構成が必要となり、この配線層と同層に設けられる容量素子Ｃａｐ１
および容量素子Ｃａｐ２が占める面積も縮小してしまう。そのため、容量素子Ｃａｐ１お
よび容量素子Ｃａｐ２の静電容量を大きくすることができない。
また本実施の形態の構成である図１０乃至図１２の上面図および断面図の構成では、電源
供給を行うための配線層が設けられた層を、半導体層にシリコンを用いたトランジスタが
設けられた層と、半導体層に酸化物半導体を用いたトランジスタが設けられた層との間に
設ける構成としている。そのため、半導体層に酸化物半導体を用いたトランジスタが設け
られた層よりも上層に、電源供給を行うための配線層が設けられた層を設ける場合と比べ
、容量素子Ｃａｐ１および容量素子Ｃａｐ２に設ける開口部の数を最小限にすることがで
きる。
以上説明した本実施の形態の構成では、トランジスタＴｒのゲートに形成される寄生容量
を抑制する構成に加えて、ゲート電極と同層で複数のメモリ間のトランジスタＴｒのゲー
ト電極を接続しないことで、容量素子が占める面積を確保することができる。そのため、
トランジスタおよび容量素子の微細化を進めても、寄生容量の低減、および容量素子を形
成するための面積の確保、を図ることができ、揮発性メモリ部ＶＮおよび不揮発性メモリ
部ＮＶＮの電位の変動を小さくできる。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態３）
本実施の形態では、上記実施の形態２の図１０乃至図１２で説明した上面図及び断面図の
構成とは異なる構成について、図１５乃至図１８を参照して説明する。なお図１５乃至図
１７で示す上面図及び断面図に対応する回路図は、図６に示す回路図である。
次いで、図１５（ａ）および図１６では、配線層とゲート電極を異なる層とし、トランジ
スタＴｒ１及びトランジスタＴｒ２を、高電源電位を与える配線ＶＩＬに重畳する構成に
ついて、図６に示した回路構成に対応する上面図を示す。また図１７では、図１５（ａ）
および図１６に示す一点鎖線Ｆ−Ｆ’における断面図、図１８では一点鎖線Ｇ−Ｇ’にお
ける断面図を示す。
まず、図１５（ａ）に示す上面図は、図６に示した回路図における、トランジスタ１２１
、トランジスタ１２２、インバータ回路１２３、インバータ回路１２４、トランジスタＴ
ｒ１、トランジスタＴｒ２、容量素子Ｃａｐ１および容量素子Ｃａｐ２の配置を示すもの
である。
図１５（ａ）におけるトランジスタの配置の理解しやすくするために、図１５（ｂ）では
図１５（ａ）における各素子の層構造についての模式図を示している。図１５（ｂ）に示
す第１の層３１１は、半導体層にシリコンを用いたトランジスタが設けられた層（図中、
Ｓｉ＿ｔｒａｎｓｉｓｔｏｒ ｌａｙｅｒと表記）である。図１５（ｂ）に示す第２の層
３１２は、電源供給を行うための配線層が設けられた層（図中、ｗｉｒｉｎｇ ｌａｙｅ
ｒと表記）である。図１５（ｂ）に示す第３の層３１３は、半導体層に酸化物半導体を用
いたトランジスタが設けられた層（図中、ＯＳ＿ｔｒａｎｓｉｓｔｏｒ ｌａｙｅｒと表
記）である。図１５（ｂ）に示す第４の層３１４は、容量素子及び複数のメモリ間のトラ
ンジスタＴｒのゲート電極を接続する配線層が設けられた層（図中、Ｃａｐａｃｉｔｏｒ
ｌａｙｅｒと表記）である。
図１５（ｂ）に示す第１の層３１１は、半導体層にシリコンを用いたトランジスタ、すな
わちトランジスタ１２１（ＳＷ１）、およびトランジスタ１２２（ＳＷ２）、並びにイン
バータ回路１２３（ＩＮＶ１）、およびインバータ回路１２４（ＩＮＶ２）を有する。図
１５（ｂ）に示す第２の層３１２は、グラウンド電位を与える配線ＧＮＤ、ビット線ＢＬ
、高電源電位を与える配線ＶＩＬ、反転ビット線ＢＬＢとなる配線層を有する。図１５（
ｂ）に示す第３の層３１３は、半導体層に酸化物半導体を用いたトランジスタ、すなわち
トランジスタＴｒ１（ＯＳ１）、およびトランジスタＴｒ２（ＯＳ２）を有する。図１５
（ｂ）に示す第４の層３１４は、容量素子Ｃａｐ１、容量素子Ｃａｐ２及び複数のメモリ
間のトランジスタＴｒのゲート電極を接続する配線層を有する。
図１６（ａ）では、図１５（ｂ）に示す第１の層３１１の上面図を示している。図１６（
ａ）の上面図では、半導体層にシリコンを用いたトランジスタを構成する、半導体層、ゲ
ート電極と同じ層に設けられる配線層、ソース電極およびドレイン電極と同じ層に設けら
れる配線層、および各層を接続するための開口部についての配置を示している。
図１６（ａ）に示す上面図では、トランジスタ１２１となるｎチャネル型トランジスタ（
ｎｃｈ−Ｔｒ（ＳＷ１））、トランジスタ１２２となるｎチャネル型トランジスタ（ｎｃ
ｈ−Ｔｒ（ＳＷ２））、インバータ回路１２３を構成するｐチャネル型トランジスタ（ｐ
ｃｈ−Ｔｒ（ＩＮＶ１））およびｎチャネル型トランジスタ（ｎｃｈ−Ｔｒ（ＩＮＶ１）
）、およびインバータ回路１２４を構成するｐチャネル型トランジスタ（ｐｃｈ−Ｔｒ（
ＩＮＶ２））およびｎチャネル型トランジスタ（ｎｃｈ−Ｔｒ（ＩＮＶ２））の配置を示
している。
図１６（ｂ）では、図１５（ｂ）に示す第２の層３１２の上面図を示している。図１６（
ｂ）の上面図では、複数の層に設けられた配線層、および各層を接続するための開口部に
ついての配置を示している。
図１６（ｂ）に示す上面図では、グラウンド電位を与える配線ＧＮＤ、ビット線ＢＬ、高
電源電位を与える配線ＶＩＬ、反転ビット線ＢＬＢの配置を示している。
図１６（ｃ）では、図１５（ｂ）に示す第３の層３１３の上面図を示している。図１６（
ｃ）の上面図では、半導体層に酸化物半導体を用いたトランジスタを構成する、半導体層
、ゲート電極、ソース電極およびドレイン電極と同じ層に設けられる配線層、および各層
を接続するための開口部についての配置を示している。
図１６（ｃ）に示す上面図では、トランジスタＴｒ１となるｎチャネル型トランジスタ（
ＯＳ−Ｔｒ（ＯＳ１））、トランジスタＴｒ２となるｎチャネル型トランジスタ（ＯＳ−
Ｔｒ（ＯＳ２））、および各層を接続するための開口部の配置を示している。
図１６（ｄ）では、図１５（ｂ）に示す第４の層３１４の上面図を示している。図１６（
ｄ）の上面図では、容量素子を構成する導電層、メモリセル間のゲート電極を接続するた
めの配線層、および各層を接続するための開口部についての配置を示している。
図１６（ｄ）に示す上面図では、容量素子Ｃａｐ１、および容量素子Ｃａｐ２、およびメ
モリセル間のゲート電極を接続するための配線層（図１６（ｄ）中、平行斜線を付した領
域ＭＬ）の配置を示している。
なお、図１６（ａ）乃至図１６（ｄ）に示す上面図のレイアウトが、図１１（ａ）乃至図
１１（ｃ）に示す上面図のレイアウトと異なる点は、トランジスタＴｒ１及びトランジス
タＴｒ２を、高電源電位を与える配線ＶＩＬに重畳して設ける点にある。また図１６（ａ
）乃至図１６（ｄ）に示す上面図のレイアウトが、図１１（ａ）乃至図１１（ｃ）に示す
上面図のレイアウトと異なる点は、複数のメモリ間のトランジスタＴｒのゲート電極を接
続する配線層と同じ第４の層３１４に、容量素子Ｃａｐ１および容量素子Ｃａｐ２を設け
る点にある。
図６に示す回路構成において、データの退避・復帰を行うための速度は、ＯＳ−Ｔｒ（Ｏ
Ｓ１）及びＯＳ−Ｔｒ（ＯＳ２）の各トランジスタのオン電流に大きく依存し、オン電流
をできるだけ大きくすることが好ましい。しかし、微細化に伴って駆動電圧を低下させる
必要があり、該トランジスタのオン電流の大きさを保つことが困難になる。なおトランジ
スタサイズを変更することなく、オン電流を大きくする構成としては、バックゲートとな
る電極を新たに追加し、バックゲートに電圧を印加してオン電流を大きくするといった構
成でも実現できるが、半導体装置の製造プロセスや回路を構成する配線や動作が複雑にな
ってしまう。
本実施の形態で示す構成のようにトランジスタＴｒ１及びトランジスタＴｒ２を、高電源
電位を与える配線ＶＩＬに重畳して設けることで、前述のオン電流を大きくすることがで
きる。
なお本実施の形態の構成において、電源供給の有無を切り替えるために制御される配線Ｖ
ＩＬの電位は、半導体装置に電源供給を行う場合には高電源電位（ＶＤＤ）とし、電源供
給を行わない場合にはグラウンド電位（配線ＧＮＤと等電位）とする。この場合、一例と
しては、図１９（ａ）の回路構成とすればよい。
図１９（ａ）の回路構成では、高電源電位を与える配線に、スイッチＰＳＷを接続し、該
スイッチＰＳＷの制御によって、配線ＶＩＬをＶＤＤかＧＮＤに切り替える構成とする。
該構成では、スイッチＰＳＷをＶＤＤに切り替えた場合は、メモリセルに電源供給し、ス
イッチＰＳＷをＧＮＤに切り替えた場合は、メモリセルへの電源供給を停止する。
この配線ＶＩＬの電位の切り替えを、図２（ｂ）に示すタイミングチャート図に併せて図
示すると、図１９（ｂ）のように表すことができる。図１９（ｂ）では、電源供給の有無
について表したｐｏｗｅｒと、配線ＶＩＬ及び配線ＧＮＤの電位の変化について示してい
る。図１９（ｂ）で示すように電源電位を与える配線ＶＩＬの電位を、半導体装置に電源
供給を行う場合には高電源電位とし、トランジスタＴｒ１及びトランジスタＴｒ２のバッ
クゲートとしての機能を配線ＶＩＬに付与することで、トランジスタＴｒ１及びトランジ
スタＴｒ２のオン電流を大きくすることができる。一方で、図１９（ｂ）で示すように電
源電位を与える配線ＶＩＬの電位を、半導体装置に電源供給を行わない場合にはグラウン
ド電位とし、トランジスタＴｒ１及びトランジスタＴｒ２のバックゲートとしての機能を
配線ＶＩＬに付与することで、トランジスタＴｒ１及びトランジスタＴｒ２のオフ電流が
低いといった特性を阻害することはない。そのため、半導体装置の製造プロセスや回路を
構成する配線や動作が複雑にすることなく、微細化が進んだトランジスタＴｒ１及びトラ
ンジスタＴｒ２のオン電流の大きさを保つことができる。
次いで図１７では、図１５（ａ）および図１６の一点鎖線Ｆ−Ｆ’における断面図、図１
８では、図１５（ａ）および図１６の一点鎖線Ｇ−Ｇ’における断面図を、例示している
。
また、本実施の形態では、第１の層３１１のトランジスタが、単結晶のシリコン基板に形
成され、第２の層３１２の配線層が、第１の層３１１上に形成され、第３の層３１３のト
ランジスタが、第２の層３１２上に形成され、第４の層３１４の容量素子及び複数のメモ
リ間のトランジスタＴｒのゲート電極を接続する配線層が、第３の層３１３上に形成され
ている場合を例示している。第１の層３１１のトランジスタは、非晶質、微結晶、多結晶
又は単結晶である、シリコン又はゲルマニウムなどの薄膜の半導体を半導体層に用いてい
ても良い。
図１７では、半導体基板４００、素子分離用絶縁膜４０２、ゲート絶縁層４１０、ゲート
電極４１２、ゲート電極４１４、層間絶縁層４１６、配線層４１８、配線層４２０、導電
層４２２、層間絶縁層４２４、配線層４２３、導電層４２６、層間絶縁層４２８、配線層
４３０、配線層４３２、配線層４３４、配線層４３６、配線層４３８、配線層４４０、導
電層４４４、層間絶縁層４４２、配線層４４６、層間絶縁層４４８、半導体層４５２、ゲ
ート絶縁層４５０、配線層４５４、ゲート電極４５６、層間絶縁層４５８、導電層４６０
、導電層４６２、絶縁層４６４、導電層４６６、導電層４６８、層間絶縁層４７２、配線
層４７４、配線層４７６、層間絶縁層４７８および層間絶縁層４８０を示している。
図１８では、半導体基板４００、素子分離用絶縁膜４０２、ゲート電極４１３、ゲート電
極４１５、層間絶縁層４１６、層間絶縁層４２４、配線層４２７、配線層４２９、配線層
４３１、導電層４３３、層間絶縁層４２８、配線層４３６、層間絶縁層４４２、層間絶縁
層４４８、半導体層４５２、半導体層４５３、ゲート絶縁層４５０、ゲート電極４５６、
層間絶縁層４５８、絶縁層４６４、導電層４６６、層間絶縁層４７２、層間絶縁層４７８
、導電層４６７、配線層４７７および層間絶縁層４８０を示している。
半導体基板４００は、例えば、ｎ型又はｐ型の導電型を有するシリコン基板、ゲルマニウ
ム基板、シリコンゲルマニウム基板、化合物半導体基板（ＧａＡｓ基板、ＩｎＰ基板、Ｇ
ａＮ基板、ＳｉＣ基板、ＧａＰ基板、ＧａＩｎＡｓＰ基板、ＺｎＳｅ基板等）等を用いる
ことができる。
第１の層３１１のトランジスタは、素子分離用絶縁膜４０２により、他のトランジスタと
、電気的に分離されている。素子分離用絶縁膜４０２の形成には、選択酸化法（ＬＯＣＯ
Ｓ（Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ）法）又はトレンチ分離法
等を用いることができる。
ゲート絶縁層４１０は、熱処理を行い、半導体基板４００の表面を酸化して酸化シリコン
膜を形成した後、選択的にエッチングして、形成する。若しくは、酸化シリコン、酸化窒
化シリコン、高誘電率物質（ｈｉｇｈ−ｋ材料ともいう）である酸化ハフニウムなどの金
属酸化物等を、ＣＶＤ法、スパッタリング法等を用いて形成した後、選択的にエッチング
して、形成する。
ゲート電極４１２、ゲート電極４１３、ゲート電極４１４、ゲート電極４１５、配線層４
１８、配線層４２０、導電層４２２、配線層４２３、導電層４２６、配線層４３０、配線
層４２７、配線層４２９、配線層４３１、導電層４３３、配線層４３２、配線層４３４、
配線層４３６、配線層４３８、配線層４４０、導電層４４４、配線層４４６、配線層４５
４、ゲート電極４５６、導電層４６０、導電層４６２、導電層４６６、導電層４６８、配
線層４７４、配線層４７６、導電層４６７及び配線層４７７は、アルミニウム、銅、チタ
ン、タンタル、タングステン等の金属材料を用いることが好ましい。また、リン等の不純
物を添加した多結晶シリコンを用いることができる。形成方法は、蒸着法、ＰＥ−ＣＶＤ
法、スパッタリング法、スピンコート法などの各種成膜方法を用いることができる。
層間絶縁層４１６、層間絶縁層４２４、層間絶縁層４２８、層間絶縁層４４２、層間絶縁
層４４８、層間絶縁層４５８、絶縁層４６４、層間絶縁層４７２、層間絶縁層４７８およ
び層間絶縁層４８０は、無機絶縁層または有機絶縁層を、単層又は多層で形成することが
好ましい。無機絶縁層としては、窒化シリコン膜、酸化窒化シリコン膜、又は窒化酸化シ
リコン膜等を、単層又は多層で形成することが好ましい。有機絶縁層としては、ポリイミ
ド又はアクリル等を、単層又は多層で形成することが好ましい。また、各絶縁層の作製方
法に特に限定はないが、例えば、スパッタリング法、ＭＢＥ法、ＰＥ−ＣＶＤ法、パルス
レーザ堆積法、ＡＬＤ法等を適宜用いることができる。
半導体層４５２及び半導体層４５３は、酸化物半導体を単層または積層して設ければよい
。酸化物半導体は、一例として、インジウム、ガリウム、及び亜鉛を含む酸化物であり、
Ｉｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯとも表記する）を用いることができる。なお、Ｉｎ
−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを含む酸化物という意味であり、ＩｎとＧ
ａとＺｎ以外の金属元素が入っていてもよい。例えば、Ｉｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物
、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物を用いることがで
きる。酸化物半導体の形成方法としては、スパッタリング法、ＡＬＤ法、蒸着法、塗布法
などを用いることができる。
ゲート絶縁層４５０は、無機絶縁層を、単層又は多層で形成することが好ましい。また、
ゲート絶縁層４５０は、半導体層４５２及び半導体層４５３に酸素を供給する効果がある
とより好ましい。
以上説明した本実施の形態の構成では、半導体装置に電源供給を行う場合にトランジスタ
Ｔｒ１及びトランジスタＴｒ２のオン電流を大きくすることができる。一方で、半導体装
置に電源供給を行わない場合には、配線ＶＩＬの電位がグラウンド電位のため、トランジ
スタＴｒ１及びトランジスタＴｒ２のオフ電流が低いといった特性を阻害することはない
。そのため、半導体装置の製造プロセスや回路を構成する配線や動作が複雑にすることな
く、微細化が進んだトランジスタＴｒ１及びトランジスタＴｒ２のオン電流の大きさを保
つことができる。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態４）
本実施の形態では、上記実施の形態で説明したオフ電流の低いトランジスタの半導体層に
用いることのできる酸化物半導体について説明する。
トランジスタの半導体層中のチャネル形成領域に用いる酸化物半導体としては、少なくと
もインジウム（Ｉｎ）又は亜鉛（Ｚｎ）を含むことが好ましい。特にＩｎ及びＺｎを含む
ことが好ましい。また、それらに加えて、酸素を強く結びつけるスタビライザーを有する
ことが好ましい。スタビライザーとしては、ガリウム（Ｇａ）、スズ（Ｓｎ）、ジルコニ
ウム（Ｚｒ）、ハフニウム（Ｈｆ）及びアルミニウム（Ａｌ）の少なくともいずれかを有
すればよい。
また、他のスタビライザーとして、ランタノイドである、ランタン（Ｌａ）、セリウム（
Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム
（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホル
ミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ル
テチウム（Ｌｕ）のいずれか一種又は複数種を有してもよい。
トランジスタの半導体層として用いられる酸化物半導体としては、例えば、酸化インジウ
ム、酸化スズ、酸化亜鉛、Ｉｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系酸化
物、Ｚｎ−Ｍｇ系酸化物、Ｓｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系酸化
物、Ｉｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯとも表記する）、Ｉｎ−Ａｌ−Ｚｎ系酸化物、
Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｓ
ｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｚｒ−Ｚｎ系酸化物、Ｉｎ
−Ｔｉ−Ｚｎ系酸化物、Ｉｎ−Ｓｃ−Ｚｎ系酸化物、Ｉｎ−Ｙ−Ｚｎ系酸化物、Ｉｎ−Ｌ
ａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ
−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−
Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚ
ｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ
系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−
Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化
物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物等がある。
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１、Ｉｎ：Ｇａ：Ｚｎ＝３：１：２、あるいはＩ
ｎ：Ｇａ：Ｚｎ＝２：１：３の原子数比のＩｎ−Ｇａ−Ｚｎ系酸化物やその組成の近傍の
酸化物を用いるとよい。
半導体層を構成する酸化物半導体膜に水素が多量に含まれると、酸化物半導体と結合す
ることによって、水素の一部がドナーとなり、キャリアである電子を生じてしまう。これ
により、トランジスタの閾値電圧がマイナス方向にシフトしてしまう。そのため、酸化物
半導体膜の形成後において、脱水化処理（脱水素化処理）を行い酸化物半導体膜から、水
素、又は水分を除去して不純物が極力含まれないように高純度化することが好ましい。
なお、酸化物半導体膜への脱水化処理（脱水素化処理）によって、酸化物半導体膜から
酸素が減少してしまうことがある。よって、酸化物半導体膜への脱水化処理（脱水素化処
理）によって増加した酸素欠損を補填するため酸素を酸化物半導体膜に加える処理を行う
ことが好ましい。本明細書等において、酸化物半導体膜に酸素を供給する場合を、加酸素
化処理と記す場合がある、又は酸化物半導体膜に含まれる酸素を化学量論的組成よりも多
くする場合を過酸素化処理と記す場合がある。
このように、酸化物半導体膜は、脱水化処理（脱水素化処理）により、水素又は水分が
除去され、加酸素化処理により酸素欠損を補填することによって、ｉ型（真性）化又はｉ
型に限りなく近く実質的にｉ型（真性）である酸化物半導体膜とすることができる。なお
、実質的に真性とは、酸化物半導体膜中にドナーに由来するキャリアが極めて少なく（ゼ
ロに近く）、キャリア密度が１×１０１７／ｃｍ３以下、１×１０１６／ｃｍ３以下、１
×１０１５／ｃｍ３以下、１×１０１４／ｃｍ３以下、１×１０１３／ｃｍ３以下である
ことをいう。
また、このように、ｉ型又は実質的にｉ型である酸化物半導体膜を備えるトランジスタ
は、極めて優れたオフ電流特性を実現できる。例えば、酸化物半導体膜を用いたトランジ
スタがオフ状態のときのドレイン電流を、室温（２５℃程度）にて１×１０−１８Ａ以下
、好ましくは１×１０−２１Ａ以下、更に好ましくは１×１０−２４Ａ以下、又は８５℃
にて１×１０−１５Ａ以下、好ましくは１×１０−１８Ａ以下、更に好ましくは１×１０
−２１Ａ以下とすることができる。なお、トランジスタがオフ状態とは、ｎチャネル型の
トランジスタの場合、ゲート電圧が閾値電圧よりも十分小さい状態をいう。具体的には、
ゲート電圧が閾値電圧よりも１Ｖ以上、２Ｖ以上又は３Ｖ以上小さければ、トランジスタ
はオフ状態となる。
また、成膜される酸化物半導体は、例えば非単結晶を有してもよい。非単結晶は、例えば
、ＣＡＡＣ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌ）、多結晶、微結晶、非晶
質部を有する。
酸化物半導体は、例えばＣＡＡＣを有してもよい。なお、ＣＡＡＣを有する酸化物半導体
を、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉ
ｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と呼ぶ。
ＣＡＡＣ−ＯＳは、例えば、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅ
ｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）による観察像で、結晶部を確認することができ
る場合がある。ＣＡＡＣ−ＯＳに含まれる結晶部は、例えば、ＴＥＭによる観察像で、一
辺１００ｎｍの立方体内に収まる大きさであることが多い。また、ＣＡＡＣ−ＯＳは、Ｔ
ＥＭによる観察像で、結晶部と結晶部との境界を明確に確認できない場合がある。また、
ＣＡＡＣ−ＯＳは、ＴＥＭによる観察像で、粒界（グレインバウンダリーともいう。）を
明確に確認できない場合がある。ＣＡＡＣ−ＯＳは、例えば、明確な粒界を有さないため
、不純物が偏析することが少ない。また、ＣＡＡＣ−ＯＳは、例えば、明確な粒界を有さ
ないため、欠陥準位密度が高くなることが少ない。また、ＣＡＡＣ−ＯＳは、例えば、明
確な粒界を有さないため、電子移動度の低下が小さい。
ＣＡＡＣ−ＯＳは、例えば、複数の結晶部を有し、当該複数の結晶部においてｃ軸が被形
成面の法線ベクトル又は表面の法線ベクトルに平行な方向に揃っている場合がある。また
、ＣＡＡＣ−ＯＳは、例えば、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ
）装置を用い、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による分析を行うと、配向を示す２θが３１
°近傍のピークが現れる場合がある。また、ＣＡＡＣ−ＯＳは、例えば、電子線回折パタ
ーンで、スポット（輝点）が観測される場合がある。なお、特に、ビーム径が１０ｎｍφ
以下、又は５ｎｍφ以下の電子線を用いて得られる電子線回折パターンを、極微電子線回
折パターンと呼ぶ。また、ＣＡＡＣ−ＯＳは、例えば、異なる結晶部間で、それぞれａ軸
及びｂ軸の向きが揃っていない場合がある。ＣＡＡＣ−ＯＳは、例えば、ｃ軸配向し、ａ
軸又は／及びｂ軸はマクロに揃っていない場合がある。
ＣＡＡＣ−ＯＳに含まれる結晶部は、例えば、ｃ軸がＣＡＡＣ−ＯＳの被形成面の法線ベ
クトル又は表面の法線ベクトルに平行な方向になるように揃い、かつａｂ面に垂直な方向
から見て金属原子が三角形状又は六角形状に配列し、ｃ軸に垂直な方向から見て金属原子
が層状又は金属原子と酸素原子とが層状に配列している。なお、異なる結晶部間で、それ
ぞれａ軸及びｂ軸の向きが異なっていてもよい。本明細書において、単に垂直と記載する
場合、８０°以上１００°以下、好ましくは８５°以上９５°以下の範囲も含まれること
とする。また、単に平行と記載する場合、−１０°以上１０°以下、好ましくは−５°以
上５°以下の範囲も含まれることとする。
また、ＣＡＡＣ−ＯＳは、例えば、欠陥準位密度を低減することで形成することができる
。酸化物半導体において、例えば、酸素欠損は欠陥準位である。酸素欠損は、トラップ準
位となることや、水素を捕獲することによってキャリア発生源となることがある。ＣＡＡ
Ｃ−ＯＳを形成するためには、例えば、酸化物半導体に酸素欠損を生じさせないことが重
要となる。従って、ＣＡＡＣ−ＯＳは、欠陥準位密度の低い酸化物半導体である。又は、
ＣＡＡＣ−ＯＳは、酸素欠損の少ない酸化物半導体である。
不純物濃度が低く、欠陥準位密度の低い（酸素欠損の少ない）ことを高純度真性又は実質
的に高純度真性と呼ぶ。高純度真性又は実質的に高純度真性である酸化物半導体は、キャ
リア発生源が少ないため、キャリア密度を低くすることができる場合がある。従って、当
該酸化物半導体をチャネル形成領域に用いたトランジスタは、しきい値電圧がマイナスと
なる電気特性（ノーマリーオンともいう。）になることが少ない場合がある。また、高純
度真性又は実質的に高純度真性である酸化物半導体は、欠陥準位密度が低いため、トラッ
プ準位密度も低くなる場合がある。従って、当該酸化物半導体をチャネル形成領域に用い
たトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる場合があ
る。なお、酸化物半導体のトラップ準位に捕獲された電荷は、消失するまでに要する時間
が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の
高い酸化物半導体をチャネル形成領域に用いたトランジスタは、電気特性が不安定となる
場合がある。
また、高純度真性又は実質的に高純度真性であるＣＡＡＣ−ＯＳを用いたトランジスタは
、可視光や紫外光の照射による電気特性の変動が小さい。
酸化物半導体は、例えば多結晶を有してもよい。なお、多結晶を有する酸化物半導体を、
多結晶酸化物半導体と呼ぶ。多結晶酸化物半導体は複数の結晶粒を含む。
酸化物半導体は、例えば微結晶を有してもよい。なお、微結晶を有する酸化物半導体を、
微結晶酸化物半導体と呼ぶ。
微結晶酸化物半導体は、例えば、ＴＥＭによる観察像では、明確に結晶部を確認すること
ができない場合がある。微結晶酸化物半導体に含まれる結晶部は、例えば、１ｎｍ以上１
００ｎｍ以下、又は１ｎｍ以上１０ｎｍ以下の大きさであることが多い。特に、例えば、
１ｎｍ以上１０ｎｍ以下の微結晶をナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）と呼ぶ。
ナノ結晶を有する酸化物半導体を、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ Ｏｘ
ｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と呼ぶ。また、ｎｃ−ＯＳは、例えば、ＴＥＭに
よる観察像では、結晶部と結晶部との境界を明確に確認できない場合がある。また、ｎｃ
−ＯＳは、例えば、ＴＥＭによる観察像では、明確な粒界を有さないため、不純物が偏析
することが少ない。また、ｎｃ−ＯＳは、例えば、明確な粒界を有さないため、欠陥準位
密度が高くなることが少ない。また、ｎｃ−ＯＳは、例えば、明確な粒界を有さないため
、電子移動度の低下が小さい。
ｎｃ−ＯＳは、例えば、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域）において
原子配列に周期性を有する場合がある。また、ｎｃ−ＯＳは、例えば、結晶部と結晶部と
の間で規則性がないため、巨視的には原子配列に周期性が見られない場合、又は長距離秩
序が見られない場合がある。従って、ｎｃ−ＯＳは、例えば、分析方法によっては、非晶
質酸化物半導体と区別が付かない場合がある。ｎｃ−ＯＳは、例えば、ＸＲＤ装置を用い
、結晶部よりも大きいビーム径のＸ線でｏｕｔ−ｏｆ−ｐｌａｎｅ法による分析を行うと
、配向を示すピークが検出されない場合がある。また、ｎｃ−ＯＳは、例えば、結晶部よ
りも大きいビーム径（例えば、２０ｎｍφ以上、又は５０ｎｍφ以上）の電子線を用いる
電子線回折パターンでは、ハローパターンが観測される場合がある。また、ｎｃ−ＯＳは
、例えば、結晶部と同じか結晶部より小さいビーム径（例えば、１０ｎｍφ以下、又は５
ｎｍφ以下）の電子線を用いる極微電子線回折パターンでは、スポットが観測される場合
がある。また、ｎｃ−ＯＳの極微電子線回折パターンは、例えば、円を描くように輝度の
高い領域が観測される場合がある。また、ｎｃ−ＯＳの極微電子線回折パターンは、例え
ば、当該領域内に複数のスポットが観測される場合がある。
ｎｃ−ＯＳは、微小な領域において原子配列に周期性を有する場合があるため、非晶質酸
化物半導体よりも欠陥準位密度が低くなる。但し、ｎｃ−ＯＳは、結晶部と結晶部との間
で規則性がないため、ＣＡＡＣ−ＯＳと比べて欠陥準位密度が高くなる。
なお、酸化物半導体が、ＣＡＡＣ−ＯＳ、多結晶酸化物半導体、微結晶酸化物半導体、非
晶質酸化物半導体の二種以上を有する混合膜であってもよい。混合膜は、例えば、非晶質
酸化物半導体の領域、微結晶酸化物半導体の領域、多結晶酸化物半導体の領域、ＣＡＡＣ
−ＯＳの領域、のいずれか二種以上の領域を有する場合がある。また、混合膜は、例えば
、非晶質酸化物半導体の領域、微結晶酸化物半導体の領域、多結晶酸化物半導体の領域、
ＣＡＡＣ−ＯＳの領域、のいずれか二種以上の領域の積層構造を有する場合がある。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態５）
本実施の形態では、上述の実施の形態で説明した半導体装置を電子部品に適用する例、及
び該電子部品を具備する電子機器に適用する例について、図１３、図１４を用いて説明す
る。
図１３（ａ）では上述の実施の形態で説明した半導体装置を電子部品に適用する例につい
て説明する。なお電子部品は、半導体パッケージ、又はＩＣ用パッケージともいう。この
電子部品は、端子取り出し方向や、端子の形状に応じて、複数の規格や名称が存在する。
そこで、本実施の形態では、その一例について説明することにする。
上記実施の形態２の図１０乃至図１２、実施の形態３の図１５乃至図１９に示すようなト
ランジスタで構成される半導体装置は、組み立て工程（後工程）を経て、プリント基板に
脱着可能な部品が複数合わさることで完成する。
後工程については、図１３（ａ）に示す各工程を経ることで完成させることができる。具
体的には、前工程で得られる素子基板が完成（ステップＳ１）した後、基板の裏面を研削
する（ステップＳ２）。この段階で基板を薄膜化することで、前工程での基板の反り等を
低減し、部品としての小型化を図るためである。
基板の裏面を研削して、基板を複数のチップに分離するダイシング工程を行う。そして、
分離したチップを個々にピックアップしてリードフレーム上に搭載し接合する、ダイボン
ディング工程を行う（ステップＳ３）。このダイボンディング工程におけるチップとリー
ドフレームとの接着は、樹脂による接着や、テープによる接着等、適宜製品に応じて適し
た方法を選択する。なお、ダイボンディング工程は、インターポーザ上に搭載し接合して
もよい。
次いでリードフレームのリードとチップ上の電極とを、金属の細線（ワイヤー）で電気的
に接続する、ワイヤーボンディングを行う（ステップＳ４）。金属の細線には、銀線や金
線を用いることができる。また、ワイヤーボンディングは、ボールボンディングや、ウェ
ッジボンディングを用いることができる。
ワイヤーボンディングされたチップは、エポキシ樹脂等で封止される、モールド工程が施
される（ステップＳ５）。モールド工程を行うことで電子部品の内部が樹脂で充填され、
機械的な外力により、内蔵される回路部やワイヤーを保護することができ、また水分や埃
による特性の劣化を低減することができる。
次いでリードフレームのリードをメッキ処理する。そしてリードを切断及び成形加工する
（ステップＳ６）。このめっき処理によりリードの錆を防止し、後にプリント基板に実装
する際のはんだ付けをより確実に行うことができる。
次いでパッケージの表面に印字処理（マーキング）を施す（ステップＳ７）。そして最終
的な検査工程（ステップＳ８）を経て電子部品が完成する（ステップＳ９）。
以上説明した電子部品は、上述の実施の形態で説明した半導体装置を含む構成とすること
ができる。そのため、素子の微細化を進めてもデータの保持に必要な保持容量を確保でき
、かつトランジスタの寄生容量を低減することによる正常な動作に必要な保持容量の削減
を図ることができる半導体装置を有する電子部品を実現することができる。該電子部品は
、データの退避・復帰を行うトランジスタの寄生容量の低減が図られたことで、データの
保持に必要な保持容量を確保することを容易にすることができるメモリセルを有する半導
体装置を含む。そのため、データの退避・復帰をより確実に行うことのできる電子部品で
ある。
また、完成した電子部品の斜視模式図を図１３（ｂ）に示す。図１３（ｂ）では、電子部
品の一例として、ＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）の斜視模式図を示して
いる。図１３（ｂ）に示す電子部品７００は、リード７０１及び半導体装置７０３を示し
ている。図１３（ｂ）に示す電子部品７００は、例えばプリント基板７０２に実装される
。このような電子部品７００が複数組み合わされて、それぞれがプリント基板７０２上で
電気的に接続されることで電子部品が実装された基板（実装基板７０４）が完成する。完
成した実装基板７０４は、電子機器等の内部に設けられる。
次いで、コンピュータ、携帯情報端末（携帯電話、携帯型ゲーム機、音響再生装置なども
含む）、電子ペーパー、テレビジョン装置（テレビ、又はテレビジョン受信機ともいう）
、デジタルビデオカメラなどの電子機器に、上述の電子部品を適用する場合について説明
する。
図１４（ａ）は、携帯型の情報端末であり、筐体９０１、筐体９０２、第１の表示部９０
３ａ、第２の表示部９０３ｂなどによって構成されている。筐体９０１と筐体９０２の少
なくとも一部には、先の実施の形態に示す半導体装置を有する実装基板が設けられている
。そのため、データの退避・復帰をより確実に行うことのできる携帯型の情報端末が実現
される。
なお、第１の表示部９０３ａはタッチ入力機能を有するパネルとなっており、例えば図１
４（ａ）の左図のように、第１の表示部９０３ａに表示される選択ボタン９０４により「
タッチ入力」を行うか、「キーボード入力」を行うかを選択できる。選択ボタンは様々な
大きさで表示できるため、幅広い世代の人が使いやすさを実感できる。ここで、例えば「
タッチ入力」を選択した場合、図１４（ａ）の右図のように第１の表示部９０３ａにはキ
ーボード９０５が表示される。これにより、従来の情報端末と同様に、キー入力による素
早い文字入力などが可能となる。
また、図１４（ａ）に示す携帯型の情報端末は、図１４（ａ）の右図のように、第１の表
示部９０３ａ及び第２の表示部９０３ｂのうち、一方を取り外すことができる。第１の表
示部９０３ａもタッチ入力機能を有するパネルとし、持ち運びの際、さらなる軽量化を図
ることができ、一方の手で筐体９０２を持ち、他方の手で操作することができるため便利
である。
図１４（ａ）に示す携帯型の情報端末は、様々な情報（静止画、動画、テキスト画像など
）を表示する機能、カレンダー、日付又は時刻などを表示部に表示する機能、表示部に表
示した情報を操作又は編集する機能、様々なソフトウェア（プログラム）によって処理を
制御する機能、等を有することができる。また、筐体の裏面や側面に、外部接続用端子（
イヤホン端子、ＵＳＢ端子など）、記録媒体挿入部などを備える構成としてもよい。
また、図１４（ａ）に示す携帯型の情報端末は、無線で情報を送受信できる構成としても
よい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロード
する構成とすることも可能である。
更に、図１４（ａ）に示す筐体９０２にアンテナやマイク機能や無線機能を持たせ、携帯
電話として用いてもよい。
図１４（ｂ）は、電子ペーパーを実装した電子書籍９１０であり、筐体９１１と筐体９１
２の２つの筐体で構成されている。筐体９１１及び筐体９１２には、それぞれ表示部９１
３及び表示部９１４が設けられている。筐体９１１と筐体９１２は、軸部９１５により接
続されており、該軸部９１５を軸として開閉動作を行うことができる。また、筐体９１１
は、電源９１６、操作キー９１７、スピーカー９１８などを備えている。筐体９１１、筐
体９１２の少なくとも一には、先の実施の形態に示す半導体装置を有する実装基板が設け
られている。そのため、データの退避・復帰をより確実に行うことのできる電子書籍が実
現される。
図１４（ｃ）は、テレビジョン装置であり、筐体９２１、表示部９２２、スタンド９２３
などで構成されている。テレビジョン装置９２０の操作は、筐体９２１が備えるスイッチ
や、リモコン操作機９２４により行うことができる。筐体９２１及びリモコン操作機９２
４には、先の実施の形態に示す半導体装置を有する実装基板が搭載されている。そのため
、データの退避・復帰をより確実に行うことのできるテレビジョン装置が実現される。
図１４（ｄ）は、スマートフォンであり、本体９３０には、表示部９３１と、スピーカー
９３２と、マイク９３３と、操作ボタン９３４等が設けられている。本体９３０内には、
先の実施の形態に示す半導体装置を有する実装基板が設けられている。そのためデータの
退避・復帰をより確実に行うことのできるスマートフォンが実現される。
図１４（ｅ）は、デジタルカメラであり、本体９４１、表示部９４２、操作スイッチ９４
３などによって構成されている。本体９４１内には、先の実施の形態に示す半導体装置を
有する実装基板が設けられている。そのため、データの退避・復帰をより確実に行うこと
のできるデジタルカメラが実現される。
以上のように、本実施の形態に示す電子機器には、先の実施の形態に係る半導体装置を有
する実装基板が搭載されている。このため、データの退避・復帰をより確実に行うことの
できる電子機器が実現される。
本実施例では、上記実施の形態３で説明した半導体装置（以下、ＯＳ−ＳＲＡＭという）
の構成のキャッシュメモリを内蔵した３２ｂｉｔマイクロプロセッサについて試作したの
で、評価結果に関して説明する。
ＯＳ−ＳＲＡＭの回路図とＰｏｗｅｒ−Ｇａｔｉｎｇ（ＰＧ）シーケンスを図２０、図２
１にそれぞれ示す。
図２０に示すようにＯＳ−ＳＲＡＭは標準的なＳＲＡＭ（６Ｔ型）に、２つの半導体層に
酸化物半導体を用いたトランジスタ（以下、ＯＳ−ＦＥＴという）と２つの容量素子（以
下、Ｃａｐａｃｉｔｏｒという）を追加することで構成される。
なお図２０に示すＯＳ−ＳＲＡＭが有するトランジスタのパラメータは、表１の通りであ
る。
Figure 2021057616
図２１に示すＰＧシーケンスによると、双安定部Ｑ，ＱＢに保持されているデータをノー
ドＳＮ１，ＳＮ２に退避し、その後Ｖｉｒｔｕａｌ−ＶＤＭ （Ｖ−ＶＤＭ）を遮断する
ことで電源供給を停止する。復帰時にはノードＳＮ１，ＳＮ２に保持されているデータを
双安定部Ｑ，ＱＢに戻すことでＰＧ前の状態から通常動作を再開できる。
図２２にＯＳ−ＳＲＡＭのレイアウトを示す。データを退避するために追加する部分（２
つのＯＳ−ＦＥＴと２つのＣａｐａｃｉｔｏｒ）は、標準的なＳＲＡＭが形成されている
層の上に積層することができる。よって、標準的なＳＲＡＭからＯＳ−ＳＲＡＭへの変更
によって伴う面積増加は０％とすることができる。ＯＳ−ＳＲＡＭセルの面積は０．４６
μｍ´１．２４μｍ＝０．５７０４μｍ２（１３５Ｆ２）となっている。
データを退避できるＳＲＡＭは、ＯＳ−ＳＲＡＭの他にＭＲＡＭ（Ｍａｇｎｅｔｏｒｅｓ
ｉｓｔｉｖｅ ＲＡＭ），ＦｅＲＡＭ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｒａｎｄｏｍ Ａ
ｃｃｅｓｓ Ｍｅｍｏｒｙ）などを用いる手法も提案されている。しかし、いずれも標準
的なＳＲＡＭからの面積増加があり、面積増加がなくデータを退避できるＳＲＡＭにでき
るのはＯＳ−ＳＲＡＭだけである。
ＯＳ−ＳＲＡＭのＰＧシーケンスにおける、退避（Ｂａｃｋｕｐ）時間，復帰（Ｒｅｃｏ
ｖｅｒｙ）時間はそれぞれ３．９ｎｓ，２．０ｎｓで可能であることをシミュレーション
にて確認した。ここで、各区間での消費エネルギーについて図２３に整理して示す。
Ｂａｃｋｕｐ区間：双安定部Ｑ，ＱＢに保持されているデータを退避する際、ＯＳ−ＦＥ
Ｔのゲート容量やＣａｐａｃｉｔｏｒへの充放電によってエネルギーが消費される（Ｅｂ
ａｃｋｕｐ）。
Ｐｏｗｅｒ−ｏｆｆ区間：電源遮断を行うことによってスタンバイ電力を削減する。理想
的には遮断中のリーク電流Ｉｏｆｆ＝０であるが、現実には電源遮断を行うパワースイッ
チにてリーク電流が発生し、この値はパワースイッチ用トランジスタの設計サイズに左右
される。本シミュレーションでは設計仕様に左右されない本質的なＰＧ効果を調査するた
めにパワースイッチのリーク電流をゼロ（Ｉｏｆｆ＝０）とした。
Ｒｅｃｏｖｅｒｙ区間：ｂａｃｋｕｐ部（ノードＳＮ１，ＳＮ２）から双安定部Ｑ，ＱＢ
にデータを戻すためにＥｒｅｃｏｖｅｒｙが消費される。ＥｒｅｃｏｖｅｒｙにはＯＳ−
ＦＥＴのゲート容量やＶ−ＶＤＭ配線への充電、双安定部Ｑ，ＱＢでの動作開始時におけ
る貫通電流がある。
スタンバイ状態時にはスタンバイ電力（Ｉｓｂｙ´ＶＤ）が常に消費されるが、ＰＧを行
うことによってこのスタンバイ電力をゼロにできる。ある一定区間τｔｏｔａｌのスタン
バイ電力をＰＧによって削減する場合、ＰＧ適用時の全区間エネルギー（Ｅｂａｃｋｕｐ
＋Ｅｏｆｆ＋Ｅｒｅｃｏｖｅｒｙ）と、スタンバイ電力（Ｉｓｂｙ´ＶＤ´τｔｏｔａｌ
）の差分Ｅｏｖｅｒｈｅａｄは式（１）で表される。
Figure 2021057616
ここで注意すべき点は、「スタンバイ電力ゼロ ≠ 低消費電力」ということである。Ｅ
ｏｖｅｒｈｅａｄ＝０になる時間（ＢＥＴ： Ｂｒｅａｋ−Ｅｖｅｎ Ｔｉｍｅ）よりも
短い時間のＰＧを行った場合、ＰＧを行うことによって逆に消費電力が増加することが式
（１）よりわかる。ＢＥＴは式（２）で表される。
Figure 2021057616
このように、ＢＥＴよりも短い時間のＰＧを行うことには低消費電力の効果はなく、いか
にＢＥＴを短くするかが重要である。ＯＳ−ＳＲＡＭにおいてＰＧを行った場合のエネル
ギーを図２４に示す。電源遮断を行う時間（τｏｆｆ）を振ることでＰＧとスタンバイ時
のエネルギーが等しくなる時間を求めている。シミュレーションの初期条件には、双安定
部Ｑ，ＱＢとｂａｃｋｕｐ部のデータが異なる場合と同じ場合の２つを仮定している。こ
の２条件（ｂａｃｋｕｐ ｗｉｔｈ ｄａｔａ ｉｎｖｅｒｓｉｏｎ，ｂａｃｋｕｐ ｗ
ｉｔｈｏｕｔ ｄａｔａ ｉｎｖｅｒｓｉｏｎ）でのＢＥＴはそれぞれ２１．７ｎｓ，１
９．２ｎｓと見積もられた。
標準的なＳＲＡＭからＯＳ−ＳＲＡＭへ変更したことによる通常動作への影響について調
査した。
待機電力：ＯＳ−ＳＲＡＭ，標準的なＳＲＡＭともに４１９ｎＷである。
スタティックノイズマージン（ＳＮＭ）：図２５（Ａ）乃至（Ｃ）にＲｅａｄ、Ｗｒｉｔ
ｅ、Ｈｏｌｄ動作時のＳＮＭを示す。図からわかるように、ＳＮＭが重なっており、ＳＮ
Ｍの劣化は全くない。
遅延時間：双安定部Ｑ，ＱＢの反転遅延はＯＳ−ＳＲＡＭで１７．７ｐｓ，標準的なＳＲ
ＡＭで１５．２ｐｓであった。ワード線の遅延，ビット線の遅延をシミュレーションする
ために、２５６行´１２８列のＯＳ−ＳＲＡＭ ａｒｒａｙおよび標準的なＳＲＡＭ ａ
ｒｒａｙを仮定した。ワード線の昇圧時間はＯＳ−ＳＲＡＭで３９．４ｐｓ，標準的なＳ
ＲＡＭで３６．９ｐｓであった。読み出し動作時に、ワード線が立ち上がってからビット
線の電位が（ＶＤ−ＶＢＬＳＥＮＳＥ）に放電するまでの時間は、ＯＳ−ＳＲＡＭで１３
１ｐｓ，標準的なＳＲＡＭで１２６ｐｓであった（ＶＢＬＳＥＮＳＥ＝０．３Ｖ）。
動的消費電力：遅延のシミュレーションと同じテストベンチを使用した。ＯＳ−ＳＲＡＭ
と標準的なＳＲＡＭにおいて、双安定部Ｑ，ＱＢの反転による消費電力：３．７３ｆＪ，
３．２４ｆＪ，ワード線による消費電力：７９．９ｆＪ，７６．６ｆＪ，ビット線による
消費電力：３．８１ｐＪ，３．７７ｐＪ、であった。
以上のように、標準的なＳＲＡＭからＯＳ−ＳＲＡＭへ変更したことによる通常動作への
影響はほぼ無視できる。これは、通常動作時に使用する双安定部Ｑ，ＱＢとｂａｃｋｕｐ
部をＯＳ−ＦＥＴによって電気的に分離しているためである。
ＯＳ−ＳＲＡＭの特性について表２にまとめた。
Figure 2021057616
ＯＳ−ＳＲＡＭを３２−ｂｉｔ マイクロプロセッサのキャッシュメモリに適用した。試
作した２ＫＢのキャッシュは、ＣＭＯＳ：３５０ｎｍ，ＯＳ：１８０ｎｍ ｐｒｏｃｅｓ
ｓ ｔｅｃｈｎｏｌｏｇｙを用い、ＯＳ−ＳＲＡＭのｂａｃｋｕｐ部はＷ／Ｌ＝８００ｎ
ｍ／１８０ｎｍのＯＳ−ＦＥＴとＣ＝２７．１ｆＦのＣａｐａｃｉｔｏｒで構成している
。図２６にチップ写真を示す。また、マイクロプロセッサの仕様を表３に示す。
Figure 2021057616
また図２７にマイクロプロセッサのブロック図を示す。キャッシュのパワードメインはＯ
Ｓ−ＳＲＡＭ ａｒｒａｙ部，駆動回路部（ｃａｃｈｅ ｃｏｎｔｒｏｌｌｅｒ含む），
Ｂａｃｋｕｐ ＆ Ｒｅｃｏｖｅｒｙ Ｄｒｉｖｅｒ部（２．５Ｖ／−１Ｖ仕様）の３つ
があり、それぞれのｈｉｇｈ−ｌｅｖｅｌ（Ｖ−ＶＤＤ，Ｖ−ＶＤＭ，Ｖ−ＶＤＨ）側に
パワースイッチを設けている。ＰＭＵ（Ｐｏｗｅｒ Ｍａｎａｇｅｍｅｎｔ Ｕｎｉｔ）
からＯＳ−ＦＥＴを制御するＰＧ信号とパワースイッチを制御するＰＳＷ＿ＰＥＲＩ信号
，ＰＳＷ＿ＭＥＭ信号がキャッシュに入力されることでＰＧシーケンスが実行される。
図２８に示すＰＧ時のオシロスコープ波形から正常なＰＧ動作を確認できる。図中のＢＬ
Ｒ信号とＮＤＲ信号は、復帰動作開始時においてＳＲＡＭセル中の双安定部Ｑ，ＱＢをＧ
ＮＤ電位にプリチャージするために使用している。測定より８０ｎｓの退避動作、４００
ｎｓの復帰動作（電源安定化のための２００ｎｓを含む）を確認した。スタンバイ電力は
通常時９２２ｎＷ，電源遮断時２２．５ｎＷが得られ、ＰＧによって９７．６％のＳｔａ
ｎｄｂｙ電力を削減できることを確認できた。
図２９に示すＢＥＴ評価は、通常動作（Ｓｔｏｒｅ Ｗｏｒｄ，Ｌｏａｄ Ｗｏｒｄ）間
にＰＧ状態をτｐｇ挿入したときの平均電力Ｐｐｇ＋ｅｘｅと、通常動作間にＳｔａｎｄ
ｂｙ状態をτｓｂｙ（＝τｐｇ）挿入したときの平均電力Ｐｓｂｙ＋ｅｘｅの差分をとる
ことでオーバーヘッド電力を測定し（式３を参照）、式（３）におけるオーバーヘッド電
力が０になる時間をＢＥＴとした。
Figure 2021057616
図３０よりＢＥＴ＝６１．４ｍｓが得られた。なお、８５℃において１日以上のデータ保
持特性を確認している。
今回の試作ではＣＭＯＳ：３５０ｎｍ／ＯＳ：１８０ｎｍの積層プロセスが実証され、最
先端プロセスにおける回路面積を大きくすることなくＯＳ−ＳＲＡＭを適用できることが
実証された。３５０ｎｍ ＣＭＯＳ ｐｒｏｃｅｓｓでは、元々リーク電力が大きくない
ことから２ＫＢ ｃａｃｈｅのＢＥＴはｍｓ ｏｒｄｅｒに留まっているが、微細化が進
みＳｉ−ＦＥＴのリーク電流が大きくなればなるほどＯＳ−ＳＲＡＭによるＰＧ技術は効
果を発揮する。
１００ メモリセル
１０１ 記憶回路
１０１＿ｍｎ 記憶回路
１０１＿１１ 記憶回路
１１１ 絶縁層
１１２ 半導体層
１１３ 電極
１１４ 電極
１１５ ゲート絶縁層
１１６ ゲート電極
１１７ 電極
１１８ 層間絶縁層
１１９ 配線層
１２１ トランジスタ
１２２ トランジスタ
１２３ インバータ回路
１２４ インバータ回路
４００ 半導体基板
４０２ 素子分離用絶縁膜
４１０ ゲート絶縁層
４１２ ゲート電極
４１３ ゲート電極
４１４ ゲート電極
４１５ ゲート電極
４１６ 層間絶縁層
４１８ 配線層
４２０ 配線層
４２２ 導電層
４２３ 配線層
４２４ 層間絶縁層
４２６ 導電層
４２７ 配線層
４２８ 層間絶縁層
４２９ 配線層
４３０ 配線層
４３１ 配線層
４３２ 配線層
４３３ 導電層
４３４ 配線層
４３６ 配線層
４３８ 配線層
４４０ 配線層
４４２ 層間絶縁層
４４４ 導電層
４４６ 配線層
４４８ 層間絶縁層
４５０ ゲート絶縁層
４５２ 半導体層
４５３ 半導体層
４５４ 配線層
４５６ ゲート電極
４５８ 層間絶縁層
４６０ 導電層
４６２ 導電層
４６４ 絶縁層
４６６ 導電層
４６７ 導電層
４６８ 導電層
４７２ 層間絶縁層
４７４ 配線層
４７６ 配線層
４７７ 配線層
４７８ 層間絶縁層
４８０ 層間絶縁層
６００ 半導体基板
６０１ 素子分離用絶縁膜
６０２ 不純物領域
６０３ 不純物領域
６０４ ゲート絶縁層
６０５ 配線層
６０６ 配線層
６０７ 不純物領域
６０８ 不純物領域
６０９ ゲート電極
６１０ 層間絶縁層
６１１ 配線層
６１２ 配線層
６１３ 配線層
６１４ 配線層
６２０ 層間絶縁層
６２１ 配線層
６２２ 配線層
６２３ 配線層
６２４ 配線層
６３０ 層間絶縁層
６３１ 配線層
６３２ 配線層
６３３ 配線層
６３４ 配線層
６４０ 層間絶縁層
６４１ 配線層
６４２ 配線層
６４３ 配線層
６５０ 層間絶縁層
６５１ 半導体層
６５２ 導電層
６５３ ゲート絶縁層
６５４ 導電層
６５５ 導電層
６５６ 導電層
６５７ 導電層
６５９ 導電層
６６０ 導電層
６６１ ゲート電極
６６２ 導電層
６６３ 配線層
７００ 電子部品
７０１ リード
７０２ プリント基板
７０３ 半導体装置
７０４ 実装基板
８００ 半導体基板
８０１ 素子分離用絶縁膜
８０２ 不純物領域
８０３ ゲート絶縁層
８０４ ゲート電極
８０５ 配線層
８１０ 層間絶縁層
８２０ 層間絶縁層
８２１ 配線層
８２２ 配線層
８２３ 配線層
８３０ 層間絶縁層
８３１ 配線層
８４０ 層間絶縁層
８４１ 配線層
８４２ 配線層
８５０ 層間絶縁層
８５１ 半導体層
８５２ 導電層
８５３ ゲート絶縁層
８５４ 導電層
８５５ 導電層
８５６ 導電層
９０１ 筐体
９０２ 筐体
９０３ａ 表示部
９０３ｂ 表示部
９０４ 選択ボタン
９０５ キーボード
９１０ 電子書籍
９１１ 筐体
９１２ 筐体
９１３ 表示部
９１４ 表示部
９１５ 軸部
９１６ 電源
９１７ 操作キー
９１８ スピーカー
９２０ テレビジョン装置
９２１ 筐体
９２２ 表示部
９２３ スタンド
９２４ リモコン操作機
９３０ 本体
９３１ 表示部
９３２ スピーカー
９３３ マイク
９３４ 操作ボタン
９４１ 本体
９４２ 表示部

Claims (1)

  1. 複数のメモリを有する半導体装置であって、
    前記メモリは、第１のデータ保持部を有する揮発性メモリと、第２のデータ保持部を有する不揮発性メモリと、を有し、
    前記第２のデータ保持部は、第１のトランジスタ及び第１の容量素子を有し、
    前記第１のトランジスタのソース及びドレインの一方は、前記第１のデータ保持部と電気的に接続され、
    前記第１のトランジスタのソース及びドレインの他方は、前記第１の容量素子の一方の電極と電気的に接続され、
    前記第１の容量素子の一方の電極は、前記第１のトランジスタのソースまたはドレインとして機能する電極と同じ層に設けられ、
    前記第１の容量素子の他方の電極は、前記第１のトランジスタのゲートとして機能する電極と同じ層に設けられ、
    前記複数のメモリがそれぞれ有する前記第１のトランジスタのゲートとして機能する電極は、配線と電気的に接続され、
    前記配線は、前記第１の容量素子の他方の電極とは異なる層に設けられていることを特徴とする半導体装置。
JP2021002004A 2013-05-16 2021-01-08 半導体装置 Withdrawn JP2021057616A (ja)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2013104320 2013-05-16
JP2013104320 2013-05-16
JP2013227346 2013-10-31
JP2013227346 2013-10-31
JP2014025003 2014-02-13
JP2014025003 2014-02-13

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2018175652A Division JP2019012844A (ja) 2013-05-16 2018-09-20 半導体装置

Publications (1)

Publication Number Publication Date
JP2021057616A true JP2021057616A (ja) 2021-04-08

Family

ID=51895089

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2014098360A Active JP6408245B2 (ja) 2013-05-16 2014-05-12 半導体装置
JP2018175652A Withdrawn JP2019012844A (ja) 2013-05-16 2018-09-20 半導体装置
JP2021002004A Withdrawn JP2021057616A (ja) 2013-05-16 2021-01-08 半導体装置

Family Applications Before (2)

Application Number Title Priority Date Filing Date
JP2014098360A Active JP6408245B2 (ja) 2013-05-16 2014-05-12 半導体装置
JP2018175652A Withdrawn JP2019012844A (ja) 2013-05-16 2018-09-20 半導体装置

Country Status (4)

Country Link
US (1) US9312269B2 (ja)
JP (3) JP6408245B2 (ja)
KR (1) KR20140135648A (ja)
TW (1) TWI618058B (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9853053B2 (en) 2012-09-10 2017-12-26 3B Technologies, Inc. Three dimension integrated circuits employing thin film transistors
US9530833B2 (en) * 2014-06-17 2016-12-27 Globalfoundaries Inc. Semiconductor structure including capacitors having different capacitor dielectrics and method for the formation thereof
US9312280B2 (en) 2014-07-25 2016-04-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20160049299A (ko) * 2014-10-27 2016-05-09 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
WO2016099580A2 (en) 2014-12-23 2016-06-23 Lupino James John Three dimensional integrated circuits employing thin film transistors
JP6681117B2 (ja) 2015-03-13 2020-04-15 株式会社半導体エネルギー研究所 半導体装置
JPWO2016181256A1 (ja) * 2015-05-12 2018-03-08 株式会社半導体エネルギー研究所 半導体装置、電子部品および電子機器
US9620509B1 (en) * 2015-10-30 2017-04-11 Taiwan Semiconductor Manufacturing Co., Ltd. Static random access memory device with vertical FET devices
JP6822853B2 (ja) 2016-01-21 2021-01-27 株式会社半導体エネルギー研究所 記憶装置及び記憶装置の駆動方法
WO2017158465A1 (ja) 2016-03-18 2017-09-21 株式会社半導体エネルギー研究所 記憶装置
US10860080B2 (en) * 2017-01-13 2020-12-08 Semiconductor Energy Laboratory Co., Ltd. Storage device, semiconductor device, electronic component, and electronic device
CN112802520B (zh) * 2021-01-28 2022-05-06 中国科学院微电子研究所 一种sram存储单元及存储器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120112257A1 (en) * 2010-11-05 2012-05-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20120294102A1 (en) * 2011-05-20 2012-11-22 Semiconductor Energy Laboratory Co., Ltd. Memory device and signal processing circuit
JP2013008436A (ja) * 2011-05-20 2013-01-10 Semiconductor Energy Lab Co Ltd 記憶装置及び信号処理回路

Family Cites Families (143)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
KR940008180B1 (ko) 1990-12-27 1994-09-07 가부시끼가이샤 한도다이 에네르기 겐꾸쇼 액정 전기 광학 장치 및 그 구동 방법
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
KR100394896B1 (ko) 1995-08-03 2003-11-28 코닌클리케 필립스 일렉트로닉스 엔.브이. 투명스위칭소자를포함하는반도체장치
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP3496431B2 (ja) 1997-02-03 2004-02-09 カシオ計算機株式会社 表示装置及びその駆動方法
JP3883641B2 (ja) 1997-03-27 2007-02-21 株式会社半導体エネルギー研究所 コンタクト構造およびアクティブマトリクス型表示装置
JP3308880B2 (ja) 1997-11-07 2002-07-29 キヤノン株式会社 液晶表示装置と投写型液晶表示装置
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
CN1198172C (zh) 1999-12-03 2005-04-20 三菱电机株式会社 液晶显示装置
JP3835967B2 (ja) 2000-03-03 2006-10-18 アルパイン株式会社 Ｌｃｄ表示装置
EP1296174B1 (en) 2000-04-28 2016-03-09 Sharp Kabushiki Kaisha Display unit, drive method for display unit, electronic apparatus mounting display unit thereon
JP2002026312A (ja) 2000-07-06 2002-01-25 National Institute Of Advanced Industrial & Technology 半導体装置
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
JP4218249B2 (ja) 2002-03-07 2009-02-04 株式会社日立製作所 表示装置
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
JP4103425B2 (ja) 2002-03-28 2008-06-18 セイコーエプソン株式会社 電気光学装置、電子機器及び投射型表示装置
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP4620046B2 (ja) 2004-03-12 2011-01-26 独立行政法人科学技術振興機構 薄膜トランジスタ及びその製造方法
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
CA2585063C (en) 2004-11-10 2013-01-15 Canon Kabushiki Kaisha Light-emitting device
EP1815530B1 (en) 2004-11-10 2021-02-17 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
CN102938420B (zh) 2004-11-10 2015-12-02 佳能株式会社 无定形氧化物和场效应晶体管
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
EP1995787A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101577282A (zh) 2005-11-15 2009-11-11 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP2007272203A (ja) 2006-03-06 2007-10-18 Nec Corp 表示装置
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
FR2905027B1 (fr) 2006-08-21 2013-12-20 Lg Philips Lcd Co Ltd Dispositif d'affichage a cristaux liquides et son procede de pilotage
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
US8325310B2 (en) 2007-05-18 2012-12-04 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and manufacturing method thereof
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8102346B2 (en) 2007-09-20 2012-01-24 Sony Corporation Electro-optical device and electronic apparatus including the same
JP2009099887A (ja) 2007-10-19 2009-05-07 Hitachi Displays Ltd 表示装置
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP5325446B2 (ja) 2008-04-16 2013-10-23 株式会社日立製作所 半導体装置及びその製造方法
KR101496148B1 (ko) * 2008-05-15 2015-02-27 삼성전자주식회사 반도체소자 및 그 제조방법
TWI626744B (zh) 2008-07-31 2018-06-11 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR20160072845A (ko) 2008-10-24 2016-06-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
US8450144B2 (en) 2009-03-26 2013-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN104681079B (zh) * 2009-11-06 2018-02-02 株式会社半导体能源研究所 半导体装置及用于驱动半导体装置的方法
KR102682982B1 (ko) * 2009-11-20 2024-07-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2011113362A (ja) 2009-11-27 2011-06-09 Sumitomo Electric Ind Ltd 交通情報推定システム、境界用交通情報推定装置、分割領域用交通情報推定装置、コンピュータプログラム、交通情報推定方法、境界用交通情報推定方法、及び分割領域用交通情報推定方法
JP2011113359A (ja) 2009-11-27 2011-06-09 Canon Inc ストレージ装置
WO2011070905A1 (en) * 2009-12-11 2011-06-16 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile latch circuit and logic circuit, and semiconductor device using the same
WO2011114919A1 (en) * 2010-03-19 2011-09-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2012002186A1 (en) * 2010-07-02 2012-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8792284B2 (en) * 2010-08-06 2014-07-29 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor memory device
JP5702689B2 (ja) * 2010-08-31 2015-04-15 株式会社半導体エネルギー研究所 半導体装置の駆動方法、及び半導体装置
TWI574259B (zh) 2010-09-29 2017-03-11 半導體能源研究所股份有限公司 半導體記憶體裝置和其驅動方法
US8854865B2 (en) 2010-11-24 2014-10-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device
JP6030298B2 (ja) * 2010-12-28 2016-11-24 株式会社半導体エネルギー研究所 緩衝記憶装置及び信号処理回路
US9048142B2 (en) 2010-12-28 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5898527B2 (ja) * 2011-03-04 2016-04-06 株式会社半導体エネルギー研究所 半導体装置
US8854867B2 (en) 2011-04-13 2014-10-07 Semiconductor Energy Laboratory Co., Ltd. Memory device and driving method of the memory device
US8837203B2 (en) * 2011-05-19 2014-09-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN103022012B (zh) * 2011-09-21 2017-03-01 株式会社半导体能源研究所 半导体存储装置
US8981367B2 (en) 2011-12-01 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9312257B2 (en) 2012-02-29 2016-04-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6139187B2 (ja) 2012-03-29 2017-05-31 株式会社半導体エネルギー研究所 半導体装置
US9058867B2 (en) 2012-06-01 2015-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
JP6335616B2 (ja) 2013-04-30 2018-05-30 株式会社半導体エネルギー研究所 半導体装置
KR102257058B1 (ko) 2013-06-21 2021-05-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120112257A1 (en) * 2010-11-05 2012-05-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2012060253A1 (en) * 2010-11-05 2012-05-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2013008937A (ja) * 2010-11-05 2013-01-10 Semiconductor Energy Lab Co Ltd 半導体装置
US20120294102A1 (en) * 2011-05-20 2012-11-22 Semiconductor Energy Laboratory Co., Ltd. Memory device and signal processing circuit
JP2013008436A (ja) * 2011-05-20 2013-01-10 Semiconductor Energy Lab Co Ltd 記憶装置及び信号処理回路
JP2013008437A (ja) * 2011-05-20 2013-01-10 Semiconductor Energy Lab Co Ltd 記憶装置及び信号処理回路

Also Published As

Publication number Publication date
TW201519231A (zh) 2015-05-16
KR20140135648A (ko) 2014-11-26
JP6408245B2 (ja) 2018-10-17
US20140339541A1 (en) 2014-11-20
US9312269B2 (en) 2016-04-12
TWI618058B (zh) 2018-03-11
JP2019012844A (ja) 2019-01-24
JP2015167218A (ja) 2015-09-24

Similar Documents

Publication Publication Date Title
JP2021057616A (ja) 半導体装置
JP6736296B2 (ja) 半導体装置及び電子機器
JP6711939B2 (ja) 半導体装置
JP6010681B2 (ja) プログラマブルロジックデバイス
US9286953B2 (en) Semiconductor device and electronic device
US20150370313A1 (en) Semiconductor device
JP6457239B2 (ja) 半導体装置
JP6516978B2 (ja) 半導体装置
KR102209584B1 (ko) 반도체 장치
JP6329843B2 (ja) 半導体装置
US20150294991A1 (en) Semiconductor device, electronic component, and electronic device
US9406348B2 (en) Memory cell including transistor and capacitor

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210205

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211124

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211125

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20220121

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20220517

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20220804