Nothing Special   »   [go: up one dir, main page]

JP2014049514A - 側面入射型のフォトダイオードの製造方法、及び、半導体ウエハ - Google Patents

側面入射型のフォトダイオードの製造方法、及び、半導体ウエハ Download PDF

Info

Publication number
JP2014049514A
JP2014049514A JP2012189402A JP2012189402A JP2014049514A JP 2014049514 A JP2014049514 A JP 2014049514A JP 2012189402 A JP2012189402 A JP 2012189402A JP 2012189402 A JP2012189402 A JP 2012189402A JP 2014049514 A JP2014049514 A JP 2014049514A
Authority
JP
Japan
Prior art keywords
element formation
semiconductor substrate
formation regions
region
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012189402A
Other languages
English (en)
Other versions
JP6084401B2 (ja
Inventor
Hiroshi Oguri
洋 小栗
Yoshitaka Ishikawa
嘉隆 石川
Akira Sakamoto
坂本　　明
Tomoya Taguchi
智也 田口
Yoshimaro Fujii
義磨郎 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hamamatsu Photonics KK
Original Assignee
Hamamatsu Photonics KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hamamatsu Photonics KK filed Critical Hamamatsu Photonics KK
Priority to JP2012189402A priority Critical patent/JP6084401B2/ja
Priority to US14/012,273 priority patent/US8993361B2/en
Publication of JP2014049514A publication Critical patent/JP2014049514A/ja
Priority to US14/627,238 priority patent/US9385151B2/en
Application granted granted Critical
Publication of JP6084401B2 publication Critical patent/JP6084401B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/1446—Devices controlled by radiation in a repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0232—Optical elements or arrangements associated with the device
    • H01L31/02327—Optical elements or arrangements associated with the device the optical elements being integrated or being directly associated to the device, e.g. back reflectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035272—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier
    • H01L31/03529—Shape of the potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/103—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PN homojunction type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Light Receiving Elements (AREA)
  • Dicing (AREA)

Abstract

【課題】比較的短い波長領域の光を検出することが可能な側面入射型のフォトダイオードの製造方法を提供すること。
【解決手段】側面入射型のフォトダイオードＰＤ１の製造方法は、半導体基板１における複数の素子形成領域２それぞれに、第一導電型の不純物添加層７を形成する工程と、複数の素子形成領域２それぞれに、第二導電型の不純物添加層９を形成する工程と、隣り合う素子形成領域２同士の境界となる位置に、主面１ａから半導体基板１の厚み方向に延びる溝１１をエッチングにより形成し、素子形成領域２の側面２ａを露出させる工程と、露出した素子形成領域２の側面２ａ上に、絶縁膜１３を形成する工程と、半導体基板１の主面１ａ側に、対応する不純物添加層７，９毎に電極１３，１５を形成する工程と、半導体基板１を複数の素子形成領域２毎に個片化する工程と、を備える。
【選択図】図１１

Description

本発明は、側面入射型のフォトダイオードの製造方法と、側面入射型のフォトダイオードを得るための半導体ウエハと、に関する。
互いに対向する一対の主面の間を延びている側面が光入射面とされた、側面入射型のフォトダイオードが知られている（たとえば、特許文献１及び２参照）。
特開平８−０１８１５１号公報 特開２００９−２１２１０９号公報
特許文献１及び２に記載されたフォトダイオードは、比較的短い波長領域（たとえば、９００ｎｍ以下の波長領域）の光を検出し難いという問題点を有している。
特許文献１に記載されたフォトダイオードでは、光入射面（受光面）である側面がダイシングにより形成された面であるため、その表面が荒れて、格子欠陥が多い。このフォトダイオードに、比較的短い波長領域の光が側面から入射すると、入射した光は、側面近傍の領域（たとえば、光の波長が８３０ｎｍである場合、側面から１０数μｍまでの範囲の領域）で吸収され、キャリアを発生させる。しかしながら、キャリアが側面近傍の領域で発生するため、発生したキャリアは、側面の格子欠陥によりトラップされて再結合することにより、消滅し、出力に寄与しない。特許文献２に記載されたフォトダイオードも、同様である。したがって、特許文献１及び２に記載されたフォトダイオードでは、比較的短い波長領域の光が検出され難い。
上記のように、側面がダイシングにより形成されている場合、側面の表面は極めて荒れた状態となっており、フォトダイオードの側面及び側面近傍の領域には欠陥が生じやすい。欠陥が生じていると、この欠陥が起点となり、発生したキャリアの再結合が生じやすい。
本発明の一つの目的は、比較的短い波長領域の光を検出することが可能な側面入射型のフォトダイオードの製造方法を提供することを目的とする。本発明の別の目的は、比較的短い波長領域の光を検出することが可能な側面入射型のフォトダイオードを得るための半導体ウエハを提供することを目的とする。
一つの観点では、本発明は、側面入射型のフォトダイオードの製造方法であって、複数の素子形成領域を含み且つ互いに対向する第一及び第二主面を有する半導体基板を準備する工程と、半導体基板における複数の素子形成領域それぞれに、第一導電型の不純物添加層を形成する工程と、半導体基板における複数の素子形成領域それぞれに、第二導電型の不純物添加層を形成する工程と、複数の素子形成領域のうち隣り合う素子形成領域同士の境界となる位置に、第一主面から半導体基板の厚み方向に延びる溝をエッチングにより形成し、素子形成領域の側面を露出させる工程と、露出した素子形成領域の側面上に、絶縁膜を形成する工程と、半導体基板の第一主面側に、対応する不純物添加層毎に電極を形成する工程と、半導体基板を複数の素子形成領域毎に個片化する工程と、を備える。
本発明の製造方法では、複数の素子形成領域のうち隣り合う素子形成領域同士の境界となる位置に、第一主面から半導体基板の厚み方向に延びる溝がエッチングにより形成され、素子形成領域の側面が露出する。そして、露出した素子形成領域の側面上に、絶縁膜が形成された後に、半導体基板が複数の素子形成領域毎に個片化される。これにより、第一導電型の不純物添加層と第二導電型の不純物添加層とが形成された半導体基板（素子形成領域に対応する基板部分）と、対応する不純物添加層に接続された電極と、側面上に形成された絶縁膜と、を備える、側面入射型のフォトダイオードが得られる。この側面入射型のフォトダイオードでは、側面がエッチングにより形成されるため、ダイシングにより形成された面に比して、その表面は極めて平滑である。
本発明により得られた側面入射型のフォトダイオードに、比較的短い波長領域の光が側面から入射すると、入射した光は、側面近傍の領域で吸収され、キャリアを発生させる。入射面（受光面）である側面が滑らかであるため、側面（及び側面近傍の領域）でのキャリアのトラップが生じ難く、発生したキャリアの再結合が抑制される。したがって、発生したキャリアは、その消滅が抑制されて、フォトダイオードの出力に効率よく寄与する。この結果、本発明により得られた側面入射型のフォトダイオードでは、比較的短い波長領域の光を検出することができる。
本発明により得られた側面入射型のフォトダイオードでは、絶縁膜が、個片化された半導体基板の側面、すなわちフォトダイオードの光入射面を覆うので、この光入射面が絶縁膜により保護される。したがって、発生したキャリアの再結合を確実に抑制することができる。
絶縁膜を形成する工程では、絶縁膜として反射防止膜を形成してもよい。この場合、反射防止膜によって反射が低減されるため、フォトダイオードに側面から入射する光の多くが側面（フォトダイオードの光入射面）で反射されることなく、フォトダイオードの内部に至る。フォトダイオードの光感度が向上する。
半導体基板を個片化する工程では、半導体基板の内部に集光点を合わせてレーザ光を第二主面側から照射することで、複数の素子形成領域のうち隣り合う素子形成領域同士の境界に位置する切断予定ラインに沿って、切断の起点となる改質領域を半導体基板の内部に形成し、改質領域を起点として半導体基板を切断して個片化してもよい。この場合、切断予定ラインに沿って形成された改質領域により、切断起点領域が構成される。レーザ光を照射することにより半導体基板を切断するので、ブレードダイシングにより切断する方法と比較してより短時間で半導体基板を切断することができる。半導体基板を切断起点領域に沿って比較的小さな力で割って切断できるので、粉塵の発生が極めて少なく抑えられ、洗浄工程を必要としない。半導体基板を切断起点領域に沿って比較的小さな力で割って切断できるので、ブレードダイシングによる方法と比較して、切断面をより滑らかに形成することができる。これらの結果、フォトダイオードの生産性をより一層向上させることができる。
ここで、半導体基板の内部とは、半導体基板の表面（第二主面）上をも含む意味である。集光点とは、レーザ光が集光した箇所である。切断起点領域は、改質領域が連続的に形成されることにより形成される場合もあるし、改質領域が断続的に形成されることにより形成される場合もある。
素子形成領域の側面を露出させる工程では、溝を、複数の素子形成領域のうち第一方向で隣り合う素子形成領域同士の境界となる位置に、第一方向に直交する方向に延びるように形成する一方、複数の素子形成領域のうち第一方向に交差する第二方向で隣り合う素子形成領域同士の境界となる位置には、溝を形成しなくてもよい。この場合、複数の素子形成領域のうち第二方向で隣り合う素子形成領域同士が連続しているので、複数の素子形成領域のうち第一方向で隣り合う素子形成領域同士の境界となる位置に溝が形成された状態においても、半導体基板の機械的強度は確保される。したがって、半導体基板の取り扱いが容易となると共に、半導体基板の変形及び破損などを防止できる。
溝を、対応する素子形成領域毎に、物理的に離間して形成してもよい。この場合、溝が形成された半導体基板の機械的強度がより一層確保される。したがって、半導体基板の取り扱いが極めて容易となると共に、半導体基板の変形及び破損などを確実に防止できる。
素子形成領域の側面を露出させる工程を、第一導電型の不純物添加層を形成する工程と、第二導電型の不純物添加層を形成する工程と、の後に、実施してもよい。
素子形成領域の側面を露出させる工程を、第一導電型の不純物添加層を形成する工程の前に、実施してもよく、素子形成領域の側面を露出させる工程では、溝を、複数の素子形成領域のうち第一方向で隣り合う素子形成領域同士の境界となる位置に、第一方向に直交する方向に延びるように形成し、複数の素子形成領域のうち第一方向に交差する第二方向で隣り合う素子形成領域同士の境界となる位置に、第二方向に直交する方向に延びるように形成し、第一方向に直交する方向に延びるように形成された溝と、第二方向に直交する方向に延びるように形成された溝と、が交差して連続してもよく、第一導電型の不純物添加層を形成する工程では、素子形成領域における、第一方向に直交する方向に延びるように形成された溝に露出する面と、第二方向に直交する方向に延びるように形成された溝に露出する面と、にわたって第一導電型の不純物添加層を形成してもよい。この場合、素子形成領域における、それぞれの溝に露出する面（側面）にわたって第一導電型の不純物添加層が形成される。これにより、ｐｎ接合の露出が防止され、ノイズの発生を抑制することができる。
半導体基板が、半導体ウエハであってもよい。
別の観点では、本発明は、複数の素子形成領域を含み且つ互いに対向する第一及び第二主面を有する半導体ウエハであって、複数の素子形成領域それぞれに形成された第一導電型の不純物添加層と、複数の素子形成領域それぞれに形成された第二導電型の不純物添加層と、半導体基板の第一主面側に、不純物添加層毎に対応して形成された電極と、を備え、素子形成領域の側面が露出するように、複数の素子形成領域のうち隣り合う素子形成領域同士の境界となる位置に、第一主面から半導体ウエハの厚み方向に延びる溝がエッチングにより形成されており、露出した素子形成領域の側面上に、絶縁膜が形成されている。
本発明の半導体ウエハが、複数の素子形成領域毎に個片化されると、第一導電型の不純物添加層と第二導電型の不純物添加層とが形成された半導体基板（素子形成領域に対応する基板部分）と、対応する不純物添加層に接続された電極と、側面上に形成された絶縁膜と、を備える、側面入射型のフォトダイオードが得られる。本発明の半導体ウエハから得られる側面入射型のフォトダイオードは、上述したように、比較的短い波長領域の光を検出することができる。
本発明の半導体ウエハから得られる側面入射型のフォトダイオードでは、個片化された半導体ウエハの側面、すなわちフォトダイオードの光入射面が、絶縁膜で覆われるので、光入射面が絶縁膜により保護される。したがって、発生したキャリアの再結合を確実に抑制することができる。
溝が、複数の素子形成領域のうち第一方向で隣り合う素子形成領域同士の境界となる位置に、第一方向に直交する方向に延びるように形成されており、複数の素子形成領域のうち第一方向に交差する第二方向で隣り合う素子形成領域同士の境界となる位置には、溝が形成されていなくてもよい。この場合、複数の素子形成領域のうち第二方向で隣り合う素子形成領域同士が連続しているので、複数の素子形成領域のうち第一方向で隣り合う素子形成領域同士の境界となる位置に溝が形成された状態においても、半導体ウエハの機械的強度は確保される。したがって、半導体ウエハの取り扱いが容易となると共に、半導体ウエハの変形及び破損などを防止できる。
溝は、対応する素子形成領域毎に、物理的に離間して形成されていてもよい。この場合、溝が形成された半導体ウエハの機械的強度がより一層確保される。したがって、半導体ウエハの取り扱いが極めて容易となると共に、半導体ウエハの変形及び破損などを確実に防止できる。
本発明の製造方法によれば、比較的短い波長領域の光を検出することが可能な側面入射型のフォトダイオードの製造方法を提供することできる。本発明の半導体ウエハによれば、比較的短い波長領域の光を検出することが可能な側面入射型のフォトダイオードを得るための半導体ウエハを提供することができる。
第一実施形態に係る側面入射型のフォトダイオードの製造過程を説明するための図である。 第一実施形態に係る側面入射型のフォトダイオードの製造過程を説明するための図である。 第一実施形態に係る側面入射型のフォトダイオードの製造過程を説明するための図である。 第一実施形態に係る側面入射型のフォトダイオードの製造過程を説明するための図である。 第一実施形態に係る側面入射型のフォトダイオードの製造過程を説明するための図である。 第一実施形態に係る側面入射型のフォトダイオードの製造過程を説明するための図である。 第一実施形態に係る側面入射型のフォトダイオードの製造過程を説明するための図である。 第一実施形態に係る側面入射型のフォトダイオードの製造過程を説明するための図である。 第一実施形態に係る側面入射型のフォトダイオードの製造過程を説明するための図である。 第一実施形態に係る側面入射型のフォトダイオードの製造過程を説明するための図である。 第一実施形態に係る側面入射型のフォトダイオードの製造過程を説明するための図である。 第一実施形態に係る側面入射型のフォトダイオードの製造過程を説明するための図である。 第一実施形態に係る側面入射型のフォトダイオードの製造過程を説明するための図である。 第一実施形態に係る側面入射型のフォトダイオードを示す平面図である。 第一実施形態に係る側面入射型のフォトダイオードを示す側面図である。 第一実施形態に係る側面入射型のフォトダイオードを示す端面図である。 第一実施形態の変形例に係る側面入射型のフォトダイオードの製造過程を説明するための図である。 第一実施形態の変形例に係る側面入射型のフォトダイオードの製造過程を説明するための図である。 第二実施形態に係る側面入射型のフォトダイオードの製造過程を説明するための図である。 第二実施形態に係る側面入射型のフォトダイオードの製造過程を説明するための図である。 第二実施形態に係る側面入射型のフォトダイオードの製造過程を説明するための図である。 第二実施形態に係る側面入射型のフォトダイオードの製造過程を説明するための図である。 第二実施形態に係る側面入射型のフォトダイオードの製造過程を説明するための図である。 第二実施形態に係る側面入射型のフォトダイオードの製造過程を説明するための図である。 第二実施形態に係る側面入射型のフォトダイオードの製造過程を説明するための図である。 第二実施形態に係る側面入射型のフォトダイオードの製造過程を説明するための図である。 第二実施形態に係る側面入射型のフォトダイオードの製造過程を説明するための図である。 第二実施形態に係る側面入射型のフォトダイオードの製造過程を説明するための図である。 第二実施形態に係る側面入射型のフォトダイオードの製造過程を説明するための図である。
以下、添付図面を参照して、本発明の好適な実施形態について詳細に説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。
（第一実施形態）
図１〜図１３を参照して、第一実施形態に係る側面入射型のフォトダイオードの製造過程について説明する。図１〜図１３は、第一実施形態に係る側面入射型のフォトダイオードの製造過程を説明するための図である。
まず、半導体基板１を準備する（図１及び図２参照）。半導体基板１は、互いに対向する主面１ａと主面１ｂとを有するシリコン基板である。半導体基板１は、主面１ａ側に位置する第一導電型（たとえば、ｎ型）の第一基板領域３と、主面１ｂ側に位置する第一導電型（たとえば、ｎ型）の第二基板領域５と、を含んでいる。第二基板領域５は、第一基板領域３よりも不純物濃度が高い。
半導体基板１は、たとえば、高不純物濃度であるｎ＋型の半導体基板上に、当該半導体基板よりも不純物濃度が低いｎ型のエピタキシャル層を成長させることにより得ることができる。すなわち、半導体基板１は、いわゆるエピ基板を用いることができる。この場合、ｎ＋型の半導体基板が第二基板領域５に相当し、ｎ型のエピタキシャル層が第一基板領域３に相当する。本実施形態では、図２に示されるように、半導体基板１として、半導体ウエハ（エピウエハ）が用いられている。
半導体基板１は、図１及び図２に示されるように、複数の素子形成領域２を含んでいる。複数の素子形成領域２は、第一方向Ｄ１と、第一方向Ｄ１と交差する第二方向Ｄ２と、に隣り合うように位置している。本実施形態では、第一方向Ｄ１と第二方向Ｄ２とは直交している。素子形成領域２は、平面視で、矩形状を呈している。図２では、隣り合う素子形成領域２の境界となる位置を一点鎖線で示している。
次に、半導体基板１（第一基板領域３）の主面１ａ側に、複数の第一導電型の不純物添加層７及び複数の第二導電型（たとえば、ｐ型）の不純物添加層９を形成する（図３参照）。不純物添加層７は、第一導電型の不純物（アンチモン、砒素、又はリンなど）が添加された領域であり、第一基板領域３よりも不純物濃度が高い。不純物添加層９は、第二導電型の不純物（硼素など）が添加された領域であり、第一基板領域３よりも不純物濃度が高い。第一及び第二導電型の不純物は、イオン注入法又は拡散法により第一基板領域３に添加することができる。
不純物添加層７，９は、複数の素子形成領域２それぞれに形成されている。不純物添加層７と不純物添加層９とは、主面１ａに直交する方向から見て、各素子形成領域２において隣り合うように位置している。不純物添加層７は、たとえば、所定の位置に開口が形成されたマスクなどを用い、第一基板領域３内において主面１ａ側からｎ型の不純物を高濃度に拡散させることにより形成する。不純物添加層９は、たとえば、所定の位置に開口が形成された別のマスクなどを用い、第一基板領域３内において主面１ａ側からｐ型の不純物を高濃度に拡散させることにより形成する。
不純物添加層９は、後述する電極１７に接続される第一部分９ａと、素子形成領域２の第二方向Ｄ２に延びる一辺に近接し且つ当該一辺に沿って延びる第二部分９ｂと、第一部分と第二部分とを連結する第三部分９ｃと、を有している。不純物添加層９の第二部分９ｂは、素子形成領域２の第二方向Ｄ２に延びる一辺から離れて位置しており、後述する溝１１が形成された際に、素子形成領域２の側面２ａに露出しない。不純物添加層７は、その一部が、不純物添加層９の第二部分９ｂに近づくように、すなわち、素子形成領域２の第二方向Ｄ２に延びる辺（素子形成領域２の側面２ａ）に近づくように、レイアウトされている。
次に、半導体基板１（半導体ウエハ）における、複数の素子形成領域２のうち隣り合う素子形成領域２同士の境界となる位置に、主面１ａから溝１１を形成する（図４及び図５参照）。溝１１は、エッチングにより、半導体基板１の厚み方向に延びるように形成されている。すなわち、溝１１の深さ方向が、半導体基板１の厚み方向である。溝１１の深さは、半導体基板１の厚みよりも小さい値に設定されている。すなわち、本実施形態では、溝１１は、半導体基板１を貫通しないように形成されており、その深さは、第一基板領域３の厚みと同じ値である。エッチングには、ドライエッチング（たとえば、反応性イオンエッチング（Reactive Ion Etching：ＲＩＥ）又はプラズマエッチングなど）、特に、ディープドライエッチングを用いることができる。
溝１１は、図５に示されるように、複数の素子形成領域２のうち第一方向Ｄ１で隣り合う素子形成領域２同士の境界となる位置に、第一方向Ｄ１に直交する方向に延びるように形成されている。複数の素子形成領域２のうち第二方向Ｄ２で隣り合う素子形成領域２同士の境界となる位置には、溝１１が形成されていない。したがって、第二方向Ｄ２では、隣り合う素子形成領域２同士が連続している。
溝１１は、対応する素子形成領域２毎に、物理的に離間して形成されている。すなわち、溝１１は、第一方向Ｄ１に直交する方向で断続的に形成されている。本実施形態では、溝１１は、素子形成領域２に不純物添加層７，９が形成された後に、形成される。
溝１１が上述した位置に形成されることにより、各素子形成領域２の側面２ａが形成されて、この側面２ａが露出する。側面２ａは、エッチングにより形成されるため、ダイシングにより形成された面に比して、その表面は極めて平滑である。
次に、半導体基板１（半導体ウエハ）に絶縁膜１３を形成する（図６参照）。絶縁膜１３は、半導体基板１の主面１ａ側に、半導体基板１の主面１ａと、溝１１を画成する内側面と、を覆うように、形成される。これにより、露出した素子形成領域２の側面２ａ上に絶縁膜１３が形成され、側面２ａが絶縁膜１３で覆われる。絶縁膜１３は、ＳｉＮからなり、反射防止膜として機能する。絶縁膜１３は、たとえばプラズマＣＶＤ（Plasma-enhanced Chemical Vapor Deposition）により形成される。
次に、半導体基板１（半導体ウエハ）の主面１ａ側に、電極１５，１７を形成する（図７参照）。電極１５，１７は、不純物添加層７，９上に形成された絶縁膜１３の一部を除去した後、対応する不純物添加層７，９毎に形成される。これにより、電極１５は不純物添加層７に接続され、電極１７は不純物添加層９に接続される。電極１５，１７は、たとえば、アルミニウムなどの電極材料からなる。
次に、電極１５，１７上に、はんだバンプ１９を形成する（図８参照）。はんだバンプ１９は、たとえば、金錫合金（Ａｕ−Ｓｎ）はんだからなり、リフトオフ法により形成される。
次に、半導体基板１（半導体ウエハ）を主面１ｂ側から薄化する（図９参照）。本実施形態では、半導体基板１の第二基板領域５が薄化される。第二基板領域５（半導体基板１）の薄化は、ドライエッチング又は機械研磨などにより行われる。機械研磨には、切削、研削、又はドライポリッシュなどが含まれる。
以上の過程を経て得られた半導体基板１（半導体ウエハ）は、図９及び図１０に示されるように、複数の素子形成領域２それぞれに形成された不純物添加層７，９と、半導体基板１の主面１ａ側に、不純物添加層７，９毎に対応して形成された電極１５，１７と、を備えている。半導体基板１では、各素子形成領域２の側面２ａが露出するように、隣り合う素子形成領域２同士の境界となる位置に、主面１ａから半導体基板１の厚み方向に延びる溝１１がエッチングにより形成されている。露出した素子形成領域２の側面２ａ上には、絶縁膜１３が形成されている。
次に、半導体基板１（半導体ウエハ）を複数の素子形成領域２毎に個片化する（図１１参照）。これにより、側面入射型のフォトダイオードＰＤ１が得られる。
本実施形態では、ステルスダイシング技術を用いることにより、半導体基板１を個片化する。ステルスダイシング技術は、半導体基板（半導体ウエハ）の内部にレーザ光を照射して任意の位置に改質領域を形成し、この改質領域を起点として半導体基板を切断するダイシング技術である（たとえば、特開２００９−１３５３４２号公報を参照）。ステルスダイシング技術に用いられるレーザ加工装置は、いわゆるＳＤＥ（ステルスダイシングエンジン：登録商標）と称される。このＳＤＥは、たとえば、レーザ光をパルス発振するレーザ光源と、レーザ光の光軸（光路）の向きを変えるように配置されたダイクロイックミラーと、レーザ光を集光するための集光用レンズ（集光光学系）と、を備えている。
本工程では、レーザ光Ｌを主面１ｂ側から照射し、半導体基板１の内部に集光点Ｐを合わせた状態（図１２参照）で、レーザ光Ｌを、複数の素子形成領域２のうち隣り合う素子形成領域２同士の境界に位置する切断予定ライン（図２において、一点鎖線に沿ったライン）に沿って相対的に移動させる。これにより、切断予定ラインに沿って、切断の起点となる改質領域ＭＲが半導体基板１の内部に形成される（図１３の（ａ）及び（ｂ）参照）。そして、形成された改質領域ＭＲを起点として半導体基板１を切断して個片化する。図１２及び図１３では、半導体基板１（半導体ウエハ）を概略的に図示し、絶縁膜１３、電極１５，１７、及びはんだバンプ１９などの図示を省略している。
集光点Ｐとは、レーザ光Ｌが集光する箇所である。改質領域ＭＲは、連続的に形成される場合もあるし、断続的に形成される場合もある。改質領域ＭＲは列状でも点状でもよく、改質領域ＭＲは少なくとも半導体基板１の内部に形成されていればよい。改質領域ＭＲを起点に亀裂が形成される場合があり、亀裂及び改質領域ＭＲは、半導体基板１の外表面（表面、裏面、若しくは外周面）に露出していてもよい。
レーザ光Ｌが、半導体基板１を透過すると共に半導体基板１の内部の集光点近傍にて特に吸収されることにより、半導体基板１に改質領域ＭＲが形成される（すなわち、内部吸収型レーザ加工）。したがって、半導体基板１の主面１ｂではレーザ光Ｌが殆ど吸収されないので、半導体基板１の主面１ｂが溶融することはない。
本実施形態において形成される改質領域は、密度、屈折率、機械的強度やその他の物理的特性が周囲とは異なる状態になった領域である。改質領域としては、たとえば、溶融処理領域、クラック領域、絶縁破壊領域、又は屈折率変化領域などがあり、これらが混在した領域もある。改質領域としては、半導体基板１において改質領域の密度が非改質領域の密度と比較して変化した領域や、格子欠陥が形成された領域がある（これらをまとめて高密転移領域ともいう）。
側面入射型のフォトダイオードＰＤ１は、図１１及び図１４〜図１６に示されるように、半導体基板１（第一及び第二基板領域３，５）と、第一及び第二導電型の不純物添加層７，９と、絶縁膜１３と、電極１５，１７と、はんだバンプ１９と、を備えている。フォトダイオードＰＤ１における半導体基板１は、素子形成領域２に対応する基板部分である。フォトダイオードＰＤ１は、半導体レーザ素子から出力される光をモニタするためのフォトダイオードに用いることができる。
図１４は、第一実施形態に係る側面入射型のフォトダイオードを示す平面図である。図１５は、第一実施形態に係る側面入射型のフォトダイオードを示す側面図である。図１６は、第一実施形態に係る側面入射型のフォトダイオードを示す端面図である。図１１に示された各フォトダイオードＰＤ１の断面構成は、図１４に示された二点鎖線に沿ってフォトダイオードＰＤ１を切断した切断面での断面構成に相当する。すなわち、図３、図４、及び図６〜図９に示された断面構成も、図１４に示された二点鎖線に沿ってフォトダイオードＰＤ１を切断した切断面での断面構成に相当する。図１４〜図１６では、はんだバンプ１９の図示を省略している。
半導体基板１は、フォトダイオードＰＤ１において、一対の主面１ａ，１ｂのほか、一対の側面１ｃ，１ｄと、一対の端面１ｅ，１ｆと、を有する。フォトダイオードＰＤ１（半導体基板１）は、平面形状が矩形状である。フォトダイオードＰＤ１は、平面形状が、たとえば、１ｍｍ以下×１ｍｍ以下に設定される。フォトダイオードＰＤ１（ただし、はんだバンプ１９を除く）の厚みは、たとえば、０．１〜０．１５ｍｍに設定される。
側面１ｃ，１ｄは、上述した製造過程における、溝１１の形成と、ステルスダイシング技術による切断と、により形成される。したがって、側面１ｃ，１ｄは、溝１１により形成された領域（素子形成領域２の側面２ａに対応する領域）２１と、ステルスダイシング技術による切断により形成された領域２３と、を含む。
側面１ｃ，１ｄにおいて、溝１１により形成された領域２１は、ステルスダイシング技術による切断により形成された領域２３より窪んでいる。すなわち、領域２１と領域２３とにより、段差が形成されている。側面１ｃ，１ｄの領域２１上に、絶縁膜１３が形成されており、当該領域２１が絶縁膜１３により覆われている。側面１ｃ，１ｄの領域２３では、絶縁膜１３が形成されておらず、半導体基板１が露出している。領域２１、すなわち絶縁膜１３の幅（フォトダイオードＰＤ１の厚み方向での長さ）は、たとえば、０．０６〜０．１２ｍｍに設定される。
端面１ｅ，１ｆは、上述した製造過程における、ステルスダイシング技術による切断により形成される。したがって、端面１ｅ，１ｆでは、絶縁膜１３が形成されておらず、半導体基板１が露出している。
フォトダイオードＰＤ１では、第一基板領域３と不純物添加層９との間で、ｐｎ接合が形成される。不純物添加層７はカソードとして機能し、電極１５はカソード電極として機能する。不純物添加層９はアノードとして機能し、電極１７はアノード電極として機能する。側面１ｃの領域２１が、半導体基板１に光が入射する面（光入射面）として規定される。
側面入射型のフォトダイオードＰＤ１では、側面１ｃ又は１ｄの領域２１が、上述したようにドライエッチングにより形成される。このため、側面１ｃの領域２１は、ダイシングにより形成された面に比して、その表面は極めて平滑であり、格子欠陥が少ない。側面１ｃの領域２１は、領域２３に比しても、その表面は平滑である。
フォトダイオードＰＤ１では、比較的短い波長領域の光が、側面１ｃの領域２１から入射すると、入射した光は、側面１ｃの領域２１近傍の領域で吸収され、キャリアを発生させる。光入射面（受光面）である側面１ｃの領域２１が滑らかであり、格子欠陥が少ないこのため、側面１ｃの領域２１（及び側面１ｃの領域２１近傍の領域）でのキャリアのトラップが生じ難く、発生したキャリアの再結合が抑制される。したがって、発生したキャリアは、その消滅が抑制されて、フォトダイオードＰＤ１の出力に効率よく寄与する。この結果、フォトダイオードＰＤ１では、比較的短い波長領域の光を検出することができる。
フォトダイオードＰＤ１では、絶縁膜１３が、側面１ｃの領域２１（素子形成領域２の側面２ａに対応する領域）、すなわち光入射面を覆っているので、この光入射面が絶縁膜１３により保護される。したがって、フォトダイオードＰＤ１では、発生したキャリアの再結合を確実に抑制することができる。
本実施形態では、絶縁膜１３が反射防止膜として機能する。反射防止膜である絶縁膜１３によって反射が低減されるため、フォトダイオードＰＤ１に側面１ｃの領域２１から入射する光の多くが側面１ｃの領域２１（光入射面）で反射されることなく、フォトダイオードＰＤ１の内部に至る。したがって、フォトダイオードＰＤ１の光感度が向上する。
不純物添加層９は、上述したように、光入射面（受光面）である側面１ｃの領域２１に近接し且つ領域２１に沿って延びる第二部分９ｂを有している。不純物添加層９の第二部分９ｂは、側面１ｃから離れて位置しており、側面１ｃに露出しない。不純物添加層７は、その一部が、不純物添加層９の第二部分９ｂに近づけられて位置する部分を有している。不純物添加層７は、側面１ｃ，１ｄ及び端面１ｅ，１ｆに到達しており、側面１ｃ，１ｄ及び端面１ｅ，１ｆに露出している。
本実施形態では、不純物添加層９が、側面１ｃの領域２１に近づけられて位置する第二部分９ｂを有し、不純物添加層７が、不純物添加層９の第二部分９ｂに近づけられて位置する部分を有している。このため、不純物添加層７かｐｎ接合のエッジまでの距離が短く、光の入射により発生したキャリアが電極１５，１７に到達するまでの時間が短い。この結果、フォトダイオードＰＤ１では、応答速度の高速化を図ることができる。
本実施形態では、ステルスダイシング技術により、半導体基板１（半導体ウエハ）を切断して、個片化している。このため、切断予定ラインに沿って形成された改質領域により、切断起点領域が構成される。レーザ光Ｌを照射することにより半導体基板１を切断するので、ブレードダイシングにより切断する方法と比較してより短時間で半導体基板１を切断することができる。半導体基板１を切断起点領域に沿って比較的小さな力で割って切断できるので、粉塵の発生が極めて少なく抑えられ、洗浄工程を必要としない。半導体基板１を切断起点領域に沿って比較的小さな力で割って切断できるので、ブレードダイシングによる方法と比較して、切断面をより滑らかに形成することができる。これらの結果、フォトダイオードＰＤ１の生産性をより一層向上させることができる。
本実施形態では、溝１１が、第一方向Ｄ１で隣り合う素子形成領域２同士の境界となる位置に、第一方向Ｄ１に直交する方向に延びるように形成されており、第二方向Ｄ２で隣り合う素子形成領域２同士の境界となる位置には、形成されていない。第二方向Ｄ２で隣り合う素子形成領域２同士が連続するので、第一方向Ｄ１で隣り合う素子形成領域２同士の境界となる位置に溝１１が形成された状態においても、半導体基板１（半導体ウエハ）の機械的強度は確保される。したがって、半導体基板１の取り扱いが容易となると共に、半導体基板１の変形及び破損などを防止できる。
本実施形態では、溝１１が、対応する素子形成領域２毎に、物理的に離間して形成されている。これにより、溝１１が形成された半導体基板１（半導体ウエハ）の機械的強度がより一層確保される。したがって、半導体基板１の取り扱いが極めて容易となると共に、半導体基板１の変形及び破損などを確実に防止できる。
続いて、図１７及び図１８を参照して、第一実施形態に係る製造方法の変形例を説明する。図１７及び図１８は、第一実施形態の変形例に係る側面入射型のフォトダイオードの製造過程を説明するための図である。
本変形例では、半導体基板１（半導体ウエハ）を主面１ｂ側から薄化する前に、半導体基板１に保護膜２７を形成する（図１７参照）。保護膜２７は、半導体基板１の主面１ａ側に、半導体基板１の主面１ａと、溝１１と、はんだバンプ１９（電極１５，１７）と、を覆うように形成される。これにより、半導体基板１の機械的強度がより一層向上する。保護膜２７は、ポリパラキシリレンからなる膜である。保護膜２７は、ＣＶＤ（Chemical Vapor Deposition）により形成される。
次に、半導体基板１（半導体ウエハ）を主面１ｂ側から薄化し（図１８参照）、その後、保護膜２７を除去する。上述したように、保護膜２７により半導体基板１の機械的強度が向上しているため、半導体基板１を薄化する際に、半導体基板１に割れなどの損傷が生じるのを抑制することかできる。保護膜２７は、たとえば、プラズマアッシングにより除去することができる。薄化された半導体基板１（半導体ウエハ）は、上述したように個片化される。
（第二実施形態）
図１９〜図２９を参照して、第二実施形態に係る側面入射型のフォトダイオードの製造過程について説明する。図１９〜図２９は、第二実施形態に係る側面入射型のフォトダイオードの製造過程を説明するための図である。
まず、半導体基板３１を準備する（図１９及び図２０参照）。半導体基板３１は、互いに対向する主面３１ａと主面３１ｂとを有するシリコン基板である。半導体基板３１は、主面３１ａ側に位置する第二導電型（たとえば、ｐ型）の第一基板領域３３と、主面３１ｂ側に位置する第一導電型（たとえば、ｎ型）の第二基板領域３５と、を含んでいる。第二基板領域３５は、第一基板領域３３よりも不純物濃度が高い。
半導体基板３１は、たとえば、高不純物濃度であるｎ＋型の半導体基板上に、当該半導体基板よりも不純物濃度が低いｐ型のエピタキシャル層を成長させることにより得ることができる。すなわち、半導体基板３１は、いわゆるエピ基板を用いることができる。この場合、ｎ＋型の半導体基板が第二基板領域３５に相当し、ｐ型のエピタキシャル層が第一基板領域３３に相当する。本実施形態でも、図２０に示されるように、半導体基板３１として、半導体ウエハ（エピウエハ）が用いられている。
半導体基板３１は、図１９及び図２０に示されるように、複数の素子形成領域２を含んでいる。複数の素子形成領域２は、第一方向Ｄ１と、第一方向Ｄ１と交差する第二方向Ｄ２と、に隣り合うように位置している。図２０でも、隣り合う素子形成領域２の境界となる位置を一点鎖線で示している。
次に、半導体基板１（第一基板領域３３）の主面１ａ側に、複数の第二導電型（たとえば、ｐ型）の不純物添加層９を形成する（図２１参照）。不純物添加層９は、第二導電型の不純物が添加された領域であり、第一基板領域３３よりも不純物濃度が高い。第二導電型の不純物は、イオン注入法又は拡散法により第一基板領域３３に添加することができる。不純物添加層９は、複数の素子形成領域２それぞれに形成されている。
次に、複数の素子形成領域２のうち隣り合う素子形成領域２同士の境界となる位置に、主面３１ａから溝１１，１２を形成する（図２２及び図２３参照）。これにより、各素子形成領域２の側面２ａが露出する共に、側面２ａに直交する面（端面）も露出する。溝１１，１２は、第一実施形態と同様に、エッチングにより半導体基板３１に形成されている。溝１１は、第一方向Ｄ１で隣り合う素子形成領域２同士の境界となる位置に、第一方向Ｄ１に直交する方向（第二方向Ｄ２）に延びるように形成されている。溝１２は、第二方向Ｄ２で隣り合う素子形成領域２同士の境界となる位置に、第二方向Ｄ２に直交する方向（第一方向Ｄ１）に延びるように形成されている。溝１１と溝１２とは、互いに交差する位置で連続している。
溝１２の深さ方向も、溝１１と同じく、半導体基板１の厚み方向である。溝１１，１２の深さは、半導体基板１の厚みよりも小さい値に設定されている。本実施形態では、溝１１，１２は、半導体基板１を貫通しないように形成されており、その深さは、第一基板領域３３の厚みと同じ値である。溝１１，１２は、主面１ａに直交する方向から見て、各素子形成領域２の第一基板領域３３を区画するように格子状に形成されている。
次に、半導体基板３１（第一基板領域３３）に、複数の第一導電型（たとえば、ｎ型）の不純物添加層７を形成する（図２４参照）。不純物添加層７は、半導体基板３１（第一基板領域３３）の主面１ａ側から、溝１１，１２を画成する内側面に沿って、第二基板領域３５に連続するように形成されている。すなわち、不純物添加層７は、第一基板領域３３の主面１ａ側に位置する部分と、溝１１，１２を画成する内側面に沿って位置する部分と、を有し、それぞれの部分が連続している。不純物添加層７は、各素子形成領域２の第一基板領域３３の側面及び端面にわたって形成されている。これにより、ｐｎ接合の露出が防止され、ノイズの発生を抑制することができる。不純物添加層７は、第一導電型の不純物が添加された領域であり、第一基板領域３３よりも不純物濃度が高い。第一導電型の不純物は、イオンドーピング法又はイオン注入法により第一基板領域３３に添加することができる。
次に、半導体基板３１に、反射防止層として機能する絶縁膜１３を形成する（図２５参照）。絶縁膜１３は、第一実施形態と同様に、半導体基板３１の主面３１ａ側に、半導体基板３１の主面３１ａと、溝１１，１２を画成する内側面と、を覆うように、形成される。これにより、露出した素子形成領域２の側面２ａが絶縁膜１３で覆われる。
次に、第一実施形態と同様に、半導体基板３１の主面３１ａ側に、電極１５，１７を形成し、その後、電極１５，１７上に、はんだバンプ１９を形成する（図２６参照）。
次に、半導体基板３１を主面３１ｂ側から薄化する（図２７参照）。本実施形態では、半導体基板３１の第二基板領域３５が薄化される。第二基板領域５（半導体基板１）の薄化は、第一実施形態と同様に、ドライエッチング又は機械研磨などにより行われる。
以上の過程を経て得られた半導体基板３１（半導体ウエハ）は、図２７及び図２８に示されるように、複数の素子形成領域２それぞれに形成された不純物添加層７，９と、半導体基板３１の主面３１ａ側に、不純物添加層７，９毎に対応して形成された電極１５，１７と、を備えている。半導体基板３１では、各素子形成領域２の側面２ａが露出するように、隣り合う素子形成領域２同士の境界となる位置に、主面３１ａから半導体基板３１の厚み方向に延びる溝１１，１２がエッチングにより形成されている。露出した素子形成領域２の側面２ａ上には、絶縁膜１３が形成されている。
次に、半導体基板３１を複数の素子形成領域２毎に個片化する（図２９参照）。これにより、側面入射型のフォトダイオードＰＤ２が得られる。半導体基板３１の個片化には、第一実施形態と同様に、ステルスダイシング技術が用いられる。
側面入射型のフォトダイオードＰＤ２では、フォトダイオードＰＤ１と同様に、第一基板領域３３の側面（半導体基板３１における、溝１１を画成する内側面）が、光入射面として規定される。第一基板領域３３と不純物添加層７との間で形成されるｐｎ接合は、第一基板領域３３の主面１ａ側だけでなく、光入射面として規定される側面（半導体基板３１における、溝１１を画成する内側面）側にも位置している。このため、光の入射により発生したキャリアがｐｎ接合に移動するまでの距離（キャリアの走行距離）が短く、キャリアがｐｎ接合に到達するまでに要する時間が短い。この結果、フォトダイオードＰＤ２では、応答速度の高速化を図ることができる。
フォトダイオードＰＤ２でも、入射面として規定される側面が、上述したようにドライエッチングにより形成されているため、ダイシングにより形成された面に比して、その表面は極めて平滑であり、格子欠陥が少ない。したがって、フォトダイオードＰＤ２も、フォトダイオードＰＤ１と同じく、比較的短い波長領域の光を検出することができる。
本実施形態においても、第一実施形態の変形例と同様に、半導体基板３１（半導体ウエハ）を主面３１ｂ側から薄化する前に、半導体基板３１に保護膜を形成してもよい。この保護膜は、半導体基板３１を薄化した後に、除去される。
以上、本発明の好適な実施形態について説明してきたが、本発明は必ずしも上述した実施形態に限定されるものではなく、その要旨を逸脱しない範囲で様々な変更が可能である。
半導体基板１，３１（半導体ウエハ）を個片化する手法は、ステルスダイシング技術には限られない。たとえば、レーザアブレーション、ドライエッチング、又は機械研磨などにより、半導体基板１，３１を個片化してもよい。
第一実施形態において、半導体基板１（半導体ウエハ）に形成される溝１１は、半導体基板１を貫通するように形成されてもよい。溝１１が半導体基板１を貫通するように形成された場合、半導体基板１の機械的強度が低下する懼れがある。したがって、半導体基板１の機械的強度を確保するためには、溝１１は、半導体基板１を貫通しないように形成されていることが好ましい。
第一実施形態において、半導体基板１（半導体ウエハ）に形成される溝１１は、複数の素子形成領域２にわたって、連続して形成されていてもよい。溝１１が、複数の素子形成領域２にわたって、連続して形成された場合、半導体基板１の機械的強度が低下する懼れがある。したがって、半導体基板１の機械的強度を確保するためには、溝１１は、対応する素子形成領域２毎に、物理的に離間して形成されていることが好ましい。
第一実施形態において、溝１１が、第二方向Ｄ２で隣り合う素子形成領域２同士の境界となる位置に形成されていてもよい。しかしながら、半導体基板１の機械的強度が低下する懼れがあるため、溝１１は、第二方向Ｄ２で隣り合う素子形成領域２同士の境界となる位置には形成されていないことが好ましい。
半導体基板１，３１（半導体ウエハ）における複数の素子形成領域２の配置は、上述した配置に限られない。たとえば、第一方向Ｄ１に並ぶ複数の素子形成領域２からなる列と、当該列と第二方向Ｄ２で隣り合い且つ第一方向Ｄ１に並ぶ複数の素子形成領域２からなる列と、で、複数の素子形成領域２の配置が、第一方向Ｄ１に相対的にずれていてもよい。この場合、第一方向Ｄ１と第二方向Ｄ２とは、直交しない。
半導体基板１，３１（半導体ウエハ）を個片化する前に、半導体基板１，３１を必ずしも薄化する必要はない。半導体基板１，３１の厚みによっては、半導体基板１，３１（半導体ウエハ）は薄化されなくてもよい。
不純物添加層７，９（電極１５，１７及びはんだバンプ１９）の数は、図面に開示された数に限られない。たとえば、不純物添加層９（電極１７及びはんだバンプ１９）の数が２以上であってもよく、不純物添加層７（電極１５及びはんだバンプ１９）の数が２以上であってもよい。
絶縁膜１３は、必ずしも半導体基板１，３１の主面１ａ，３１ａ上に形成されている必要はない。絶縁膜１３は、少なくとも、素子形成領域２の側面２ａに対応する領域に形成されていればよい。
１，３１…半導体基板、１ａ，１ｂ, ３１ａ，３１ｂ…主面、２…素子形成領域、２ａ…側面、７，９…不純物添加層、１１，１２…溝、１３…絶縁膜、１５，１７…電極、Ｄ１…第一方向、Ｄ２…第二方向、Ｌ…レーザ光、ＭＲ…改質領域、Ｐ…集光点、ＰＤ１，ＰＤ２…側面入射型のフォトダイオード。

Claims (11)

  1. 側面入射型のフォトダイオードの製造方法であって、
    複数の素子形成領域を含み且つ互いに対向する第一及び第二主面を有する半導体基板を準備する工程と、
    前記半導体基板における前記複数の素子形成領域それぞれに、第一導電型の不純物添加層を形成する工程と、
    前記半導体基板における前記複数の素子形成領域それぞれに、第二導電型の不純物添加層を形成する工程と、
    前記複数の素子形成領域のうち隣り合う素子形成領域同士の境界となる位置に、前記第一主面から前記半導体基板の厚み方向に延びる溝をエッチングにより形成し、前記素子形成領域の側面を露出させる工程と、
    露出した前記素子形成領域の前記側面上に、絶縁膜を形成する工程と、
    前記半導体基板の前記第一主面側に、対応する前記不純物添加層毎に電極を形成する工程と、
    前記半導体基板を前記複数の素子形成領域毎に個片化する工程と、を備える。
  2. 請求項１に記載の製造方法であって、
    前記絶縁膜を形成する前記工程では、前記絶縁膜として反射防止膜を形成する。
  3. 請求項１又は２に記載の製造方法であって、
    前記半導体基板を個片化する前記工程では、前記半導体基板の内部に集光点を合わせてレーザ光を前記第二主面側から照射することで、前記複数の素子形成領域のうち隣り合う素子形成領域同士の境界に位置する切断予定ラインに沿って、切断の起点となる改質領域を前記半導体基板の内部に形成し、前記改質領域を起点として前記半導体基板を切断して個片化する。
  4. 請求項１〜３のいずれか一項に記載の製造方法であって、
    前記素子形成領域の前記側面を露出させる前記工程では、前記溝を、前記複数の素子形成領域のうち第一方向で隣り合う素子形成領域同士の境界となる位置に、前記第一方向に直交する方向に延びるように形成する一方、前記複数の素子形成領域のうち前記第一方向に交差する第二方向で隣り合う素子形成領域同士の境界となる位置には、溝を形成しない。
  5. 請求項４に記載の製造方法であって、
    前記溝を、対応する前記素子形成領域毎に、物理的に離間して形成する。
  6. 請求項１〜５のいずれか一項に記載の製造方法であって、
    前記素子形成領域の前記側面を露出させる前記工程を、第一導電型の前記不純物添加層を形成する前記工程と、第二導電型の前記不純物添加層を形成する前記工程と、の後に、実施する。
  7. 請求項１〜３のいずれか一項に記載の製造方法であって、
    前記素子形成領域の前記側面を露出させる前記工程を、第一導電型の前記不純物添加層を形成する前記工程の前に、実施し、
    前記素子形成領域の前記側面を露出させる前記工程では、前記溝を、前記複数の素子形成領域のうち第一方向で隣り合う素子形成領域同士の境界となる位置に、前記第一方向に直交する方向に延びるように形成し、前記複数の素子形成領域のうち前記第一方向に交差する第二方向で隣り合う素子形成領域同士の境界となる位置に、前記第二方向に直交する方向に延びるように形成し、前記第一方向に直交する方向に延びるように形成された前記溝と、前記第二方向に直交する方向に延びるように形成された前記溝と、が交差して連続しており、
    第一導電型の前記不純物添加層を形成する前記工程では、前記素子形成領域における、前記第一方向に直交する方向に延びるように形成された前記溝に露出する面と、前記第二方向に直交する方向に延びるように形成された前記溝に露出する面と、にわたって第一導電型の前記不純物添加層を形成する。
  8. 請求項１〜７のいずれか一項に記載の製造方法であって、
    前記半導体基板が、半導体ウエハである。
  9. 複数の素子形成領域を含み且つ互いに対向する第一及び第二主面を有する半導体ウエハであって、
    前記複数の素子形成領域それぞれに形成された第一導電型の不純物添加層と、
    前記複数の素子形成領域それぞれに形成された第二導電型の不純物添加層と、
    前記半導体基板の前記第一主面側に、前記不純物添加層毎に対応して形成された電極と、を備え、
    前記素子形成領域の側面が露出するように、前記複数の素子形成領域のうち隣り合う素子形成領域同士の境界となる位置に、前記第一主面から前記半導体ウエハの厚み方向に延びる溝がエッチングにより形成されており、
    露出した前記素子形成領域の前記側面上に、絶縁膜が形成されている。
  10. 請求項９に記載の半導体ウエハであって、
    前記溝が、前記複数の素子形成領域のうち第一方向で隣り合う素子形成領域同士の境界となる位置に、前記第一方向に直交する方向に延びるように形成されており、
    前記複数の素子形成領域のうち前記第一方向に交差する第二方向で隣り合う素子形成領域同士の境界となる位置には、溝が形成されていない。
  11. 請求項１０に記載の半導体ウエハであって、
    前記溝は、対応する前記素子形成領域毎に、物理的に離間して形成されている。
JP2012189402A 2012-08-30 2012-08-30 側面入射型のフォトダイオードの製造方法 Active JP6084401B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2012189402A JP6084401B2 (ja) 2012-08-30 2012-08-30 側面入射型のフォトダイオードの製造方法
US14/012,273 US8993361B2 (en) 2012-08-30 2013-08-28 Manufacturing method for edge illuminated type photodiode and semiconductor wafer
US14/627,238 US9385151B2 (en) 2012-08-30 2015-02-20 Manufacturing method for edge illuminated type photodiode and semiconductor wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012189402A JP6084401B2 (ja) 2012-08-30 2012-08-30 側面入射型のフォトダイオードの製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2016215991A Division JP6397460B2 (ja) 2016-11-04 2016-11-04 半導体ウエハ

Publications (2)

Publication Number Publication Date
JP2014049514A true JP2014049514A (ja) 2014-03-17
JP6084401B2 JP6084401B2 (ja) 2017-02-22

Family

ID=50186303

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012189402A Active JP6084401B2 (ja) 2012-08-30 2012-08-30 側面入射型のフォトダイオードの製造方法

Country Status (2)

Country Link
US (2) US8993361B2 (ja)
JP (1) JP6084401B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014181665A1 (ja) * 2013-05-09 2014-11-13 浜松ホトニクス株式会社 半導体エネルギー線検出素子及び半導体エネルギー線検出素子の製造方法
JP5862733B1 (ja) * 2014-09-08 2016-02-16 富士ゼロックス株式会社 半導体片の製造方法
JP5884935B1 (ja) * 2015-10-28 2016-03-15 富士ゼロックス株式会社 半導体片の製造方法
JP2018170306A (ja) * 2017-03-29 2018-11-01 Tdk株式会社 酸化ガリウム半導体装置の製造方法
KR20210094402A (ko) * 2020-01-21 2021-07-29 한국과학기술연구원 3차원 적층구조체의 제조방법, 이에 의해 제조된 3차원 적층구조체 및 이를 이용한 광센서
US11597036B2 (en) 2018-12-27 2023-03-07 Fujitsu Optical Components Limited Optical module and manufacturing method thereof

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11211305B2 (en) 2016-04-01 2021-12-28 Texas Instruments Incorporated Apparatus and method to support thermal management of semiconductor-based components
US10861796B2 (en) 2016-05-10 2020-12-08 Texas Instruments Incorporated Floating die package
US10411150B2 (en) * 2016-12-30 2019-09-10 Texas Instruments Incorporated Optical isolation systems and circuits and photon detectors with extended lateral P-N junctions
US10074639B2 (en) 2016-12-30 2018-09-11 Texas Instruments Incorporated Isolator integrated circuits with package structure cavity and fabrication methods
JP6953246B2 (ja) * 2017-09-08 2021-10-27 浜松ホトニクス株式会社 半導体ウエハの製造方法、半導体エネルギー線検出素子の製造方法、及び半導体ウエハ
CN108963006A (zh) * 2018-07-09 2018-12-07 泰州隆基乐叶光伏科技有限公司 一种太阳能电池及其制备方法和基于其的电池片及光伏组件

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10256589A (ja) * 1997-03-06 1998-09-25 Nec Corp 導波路型半導体受光素子およびその製造方法
WO2004008548A1 (ja) * 2002-07-11 2004-01-22 Hamamatsu Photonics K.K. 半導体光源装置
JP2007207990A (ja) * 2006-02-01 2007-08-16 Hamamatsu Photonics Kk 光検出素子、及び光検出素子の製造方法
JP2009135342A (ja) * 2007-11-30 2009-06-18 Hamamatsu Photonics Kk 加工対象物切断方法
JP2009212109A (ja) * 2008-02-29 2009-09-17 Hamamatsu Photonics Kk 光検出素子および光検出装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3443170B2 (ja) 1994-06-30 2003-09-02 シャープ株式会社 半導体レーザ装置
US6762473B1 (en) * 2003-06-25 2004-07-13 Semicoa Semiconductors Ultra thin back-illuminated photodiode array structures and fabrication methods
WO2012008272A1 (ja) * 2010-07-16 2012-01-19 日本電気株式会社 受光素子及びそれを備えた光通信デバイス、並びに受光素子の製造方法及び光通信デバイスの製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10256589A (ja) * 1997-03-06 1998-09-25 Nec Corp 導波路型半導体受光素子およびその製造方法
WO2004008548A1 (ja) * 2002-07-11 2004-01-22 Hamamatsu Photonics K.K. 半導体光源装置
JP2007207990A (ja) * 2006-02-01 2007-08-16 Hamamatsu Photonics Kk 光検出素子、及び光検出素子の製造方法
JP2009135342A (ja) * 2007-11-30 2009-06-18 Hamamatsu Photonics Kk 加工対象物切断方法
JP2009212109A (ja) * 2008-02-29 2009-09-17 Hamamatsu Photonics Kk 光検出素子および光検出装置

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014181665A1 (ja) * 2013-05-09 2014-11-13 浜松ホトニクス株式会社 半導体エネルギー線検出素子及び半導体エネルギー線検出素子の製造方法
JP5862733B1 (ja) * 2014-09-08 2016-02-16 富士ゼロックス株式会社 半導体片の製造方法
JP2016058474A (ja) * 2014-09-08 2016-04-21 富士ゼロックス株式会社 半導体片の製造方法
JP5884935B1 (ja) * 2015-10-28 2016-03-15 富士ゼロックス株式会社 半導体片の製造方法
JP2016058741A (ja) * 2015-10-28 2016-04-21 富士ゼロックス株式会社 半導体片の製造方法
JP2018170306A (ja) * 2017-03-29 2018-11-01 Tdk株式会社 酸化ガリウム半導体装置の製造方法
US11597036B2 (en) 2018-12-27 2023-03-07 Fujitsu Optical Components Limited Optical module and manufacturing method thereof
KR20210094402A (ko) * 2020-01-21 2021-07-29 한국과학기술연구원 3차원 적층구조체의 제조방법, 이에 의해 제조된 3차원 적층구조체 및 이를 이용한 광센서
KR102429848B1 (ko) * 2020-01-21 2022-08-05 한국과학기술연구원 3차원 적층구조체의 제조방법, 이에 의해 제조된 3차원 적층구조체 및 이를 이용한 광센서

Also Published As

Publication number Publication date
US20140061840A1 (en) 2014-03-06
US8993361B2 (en) 2015-03-31
JP6084401B2 (ja) 2017-02-22
US9385151B2 (en) 2016-07-05
US20150171127A1 (en) 2015-06-18

Similar Documents

Publication Publication Date Title
JP6084401B2 (ja) 側面入射型のフォトダイオードの製造方法
JP5185208B2 (ja) フォトダイオード及びフォトダイオードアレイ
JP6345261B2 (ja) オプトエレクトロニクス半導体部品を製造するための方法およびオプトエレクトロニクス半導体部品
JP5805680B2 (ja) フォトダイオード及びフォトダイオードアレイ
TW201432346A (zh) 用於光子積體電路器件的混合光學調變器
JP2013530543A (ja) 発光ダイオードチップおよび発光ダイオードチップの製造方法
US20130153962A1 (en) Avalanche photo diode and method of manufacturing the same
WO2014181665A1 (ja) 半導体エネルギー線検出素子及び半導体エネルギー線検出素子の製造方法
JP4394904B2 (ja) フォトダイオードアレイの製造方法
JP6397460B2 (ja) 半導体ウエハ
JP2017037871A (ja) 受光装置、受光装置を作製する方法
WO2015111134A1 (ja) 窒化物半導体発光素子
TWI594455B (zh) Photoelectric semiconductor chip and its manufacturing method
JP7466493B2 (ja) 光検出器、光検出システム、ライダー装置、及び移動体
TWI495134B (zh) Method for manufacturing photodiode and photodiode
US10636819B2 (en) Imaging device and manufacturing method thereof
US12009319B2 (en) Integrated circuit with metal stop ring outside the scribe seal
JP2010098239A (ja) 光半導体装置及び光半導体装置の製造方法
JP6861914B1 (ja) 半導体装置及び半導体装置の製造方法
JP2017005103A (ja) 電子部品の製造方法及び半導体ウエハ
CN111048626B (zh) 硅基光电探测器的制造方法
JP2024098906A (ja) 受光素子および光検出装置
JP2009206173A (ja) 半導体光検出装置
US20210082972A1 (en) Method for manufacturing back surface incident type semiconductor photo detection element
KR20120111391A (ko) 발광 다이오드 칩 및 그의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150406

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160112

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160309

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160809

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161104

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20161114

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170124

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170125

R150 Certificate of patent or registration of utility model

Ref document number: 6084401

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250