Nothing Special   »   [go: up one dir, main page]

JP5862733B1 - 半導体片の製造方法 - Google Patents

半導体片の製造方法 Download PDF

Info

Publication number
JP5862733B1
JP5862733B1 JP2014182137A JP2014182137A JP5862733B1 JP 5862733 B1 JP5862733 B1 JP 5862733B1 JP 2014182137 A JP2014182137 A JP 2014182137A JP 2014182137 A JP2014182137 A JP 2014182137A JP 5862733 B1 JP5862733 B1 JP 5862733B1
Authority
JP
Japan
Prior art keywords
substrate
groove
etching
manufacturing
width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014182137A
Other languages
English (en)
Other versions
JP2016058474A (ja
Inventor
橋本　隆寛
隆寛 橋本
健一 大野
健一 大野
道昭 村田
道昭 村田
英之 生駒
英之 生駒
勤 大塚
勤 大塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Fujifilm Business Innovation Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd, Fujifilm Business Innovation Corp filed Critical Fuji Xerox Co Ltd
Priority to JP2014182137A priority Critical patent/JP5862733B1/ja
Priority to US14/817,924 priority patent/US9754833B2/en
Application granted granted Critical
Publication of JP5862733B1 publication Critical patent/JP5862733B1/ja
Publication of JP2016058474A publication Critical patent/JP2016058474A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02019—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H01L21/30621—Vapour phase etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Dicing (AREA)
  • Laser Beam Processing (AREA)
  • Drying Of Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Plasma & Fusion (AREA)

Abstract

【課題】従来よりも切断幅を狭くできる半導体片の製造方法を提供する。【解決手段】半導体片の製造方法は、基板の表面から、切断領域に沿って表面側の微細溝１４０を異方性ドライエッチングで形成する工程と、切断領域の微細溝１４０に沿って基板の内部にレーザを照射して、切断領域に沿った改質領域３２０、３３０等を基板の内部に形成する工程と、基板に応力を加え、切断領域に沿って基板を半導体片に分割する工程とを備える。【選択図】図６

Description

本発明は、半導体片の製造方法に関する。
半導体ウエハの裏面側に太いダイシングソーで溝を形成し、半導体ウエハの表面側に細いダイシングソーで溝を形成することで、１枚の半導体ウエハから取得できるチップ数を向上させる方法が知られている（特許文献１）。また、ウエハの表面に化学的なエッチングにより一定の深さの溝を形成し、当該溝と対応するようにウエハの裏面からダイシングブレードにより溝を形成することにより半導体チップの切り出しを行う方法が提案されている（特許文献２、特許文献３）。さらにダイシングブレードに代えて裏面からバックグラインドにより半導体チップの分割を行うことが提案されている（特許文献４）。
特開平４−１０５５４号公報 特開昭６１−２６７３４３号公報 米国特許第７８９７４８５号公報 特開２００９−１４０９５０号公報
切断領域に沿って基板の内部にレーザを照射することで基板の内部に改質領域を形成し、その後に、応力を加えて切断領域に沿って基板を分割する半導体片の製造方法が知られている。この製造方法では、応力を加えて基板を分割する工程において、基板内の改質領域のみに依存して基板を分割することになるため、分割に伴う亀裂が達する基板表面の位置がばらつくことになる。よって、例えば２０μｍ程度の切断幅を確保する必要があり、これ以上に切断幅を狭くすることが困難であった。
そこで、本発明は、基板内の改質領域のみに依存して基板を分割する製造方法と比較し、切断幅を狭くできる半導体片の製造方法を提供することを目的とする。
請求項１は、基板の表面から下方に延びる第１の溝部分と、当該第１の溝部分と連通する下方に位置し、前記第１の溝部分の幅よりも広い幅を有する第２の溝部分とを含む表面側の溝を、切断領域に沿ってドライエッチングで形成する工程と、前記切断領域に沿って前記基板の内部にレーザを照射して、前記切断領域に沿った改質領域を前記基板の内部に形成する工程と、前記基板に応力を加え、前記切断領域に沿って前記基板を分割する工程と、を備える半導体片の製造方法。
請求項２は、前記表面側の溝の幅を、前記改質領域の幅よりも広く形成する、請求項１に記載の半導体片の製造方法。
請求項３は、前記改質領域は、基板の厚み方向に複数の改質痕が予め定められた間隔で形成され、前記表面側の溝の深さは、当該間隔よりも深い、請求項１または２に記載の半導体片の製造方法。
請求項４は、前記改質領域は、基板の厚み方向に複数の改質痕が予め定められた間隔で形成され、前記表面側の溝の底部と、当該底部に一番近い前記改質痕との間隔は前記予め定められた間隔よりも狭い、請求項１ないし３いずれか１つに記載の半導体片の製造方法。
請求項５は、前記改質領域は、基板の厚み方向に複数の改質痕が予め定められた間隔で形成され、前記基板の表面に一番近い改質痕は、前記表面側の溝の底部に一致する、請求項１ないし４いずれか１に記載の半導体片の製造方法。
請求項６は、前記表面側の溝の形成途中で、前記第１の溝部分を形成する第１のエッチング条件から前記第２の溝部分を形成する第２のエッチング条件に切り替えることで、前記表面側の溝を形成する、請求項１ないし５いずれか１つに記載の半導体片の製造方法。
請求項７は、前記第１のエッチング条件は、前記表面側の溝の側壁方向へのエッチング強度が第１の強度であり、前記第２のエッチング条件は、前記エッチング強度が前記第１の強度よりも強い第２の強度である、請求項６に記載の半導体片の製造方法。
請求項８は、前記第１のエッチング条件は、エッチングガスに含まれる溝の側壁を保護する保護膜形成用のガスの流量が第１の流量であり、前記第２のエッチング条件は、前記保護膜形成用のガスの流量が、前記第１の流量よりも少ない第２の流量である、請求項６または７に記載の半導体片の製造方法。
請求項９は、前記第１のエッチング条件は、エッチングガスに含まれるエッチング用のガスの流量が第１の流量であり、前記第２のエッチング条件は、前記エッチング用のガスの流量が、前記第１の流量よりも多い第２の流量である、請求項６ないし８いずれか１つに記載の半導体片の製造方法。
請求項１０は、前記第１の溝部分を異方性ドライエッチングで形成し、前記第２の溝部分を等方性ドライエッチングで形成する、請求項６ないし９いずれか１つに記載の半導体片の製造方法。
請求項１によれば、表面側の溝を形成せずに基板内の改質領域のみに依存して基板を分割する場合と比較し、切断幅を狭くすることができる。
請求項２によれば、表面側の溝の幅が改質領域の幅よりも狭い場合と比較し、基板の分割に伴う亀裂が伸展する位置が、表面側の溝から外れることを抑制できる。
請求項１によれば、表面側の溝の幅が一定の形状と比較し、基板の分割に伴う亀裂が伸展する位置が、表面側の溝から外れることを抑制できる。
請求項３によれば、基板の厚み方向に形成する改質痕の数を低減しやすくなる。
請求項４によれば、表面側の溝の底部と、底部に一番近い改質痕との間隔が、改質痕同士の間隔と同じ場合と比較し、亀裂が伸展する位置が、表面側の溝から外れることを抑制できる。
請求項５によれば、基板の表面に一番近い改質痕を表面側の溝の底部から離間させる場合と比較し、亀裂を表面側の溝の底部に一致させることができる。
請求項６によれば、エッチング条件を切り替えない場合と比較し、基板の分割に伴う亀裂が伸展する位置が、表面側の溝から外れることを抑制できる溝形状を形成できる。
請求項７によれば、エッチング条件を切り替えない場合と比較し、基板の分割に伴う亀裂が伸展する位置が、表面側の溝から外れることを抑制できる溝形状を形成できる。
請求項８によれば、エッチング条件を切り替えない場合と比較し、基板の分割に伴う亀裂が伸展する位置が、表面側の溝から外れることを抑制できる溝形状を形成できる。
請求項９によれば、エッチング条件を切り替えない場合と比較し、基板の分割に伴う亀裂が伸展する位置が、表面側の溝から外れることを抑制できる溝形状を形成できる。
請求項１０によれば、異方性ドライエッチングのみで表面側の溝を形成する場合と比較し、基板の分割に伴う亀裂が伸展する位置が、表面側の溝から外れることを抑制できる溝形状を形成しやすい。
本発明の実施例に係る半導体片の製造工程の一例を示すフローである。 本発明の実施例に係る半導体片の製造工程における半導体基板の模式的な断面図である。 本発明の実施例に係る半導体片の製造工程における半導体基板の模式的な断面図である。 回路形成完了時の半導体基板（ウエハ）の概略的な平面図である。 本発明の実施例に係るダイシングのための工程を説明する概略断面図である。 図６（Ａ）は、本実施例の改質領域を説明する図、図６（Ｂ）は、本実施例のような表面に微細溝が形成されていない基板をダイシングするときの説明図である。 本発明の実施例のダイシングに適用可能な微細溝の構成例を示す断面図である。 本発明の実施例の微細溝の詳細な構成を示す断面図である。 本発明の実施例の他の微細溝の詳細な構成を示す断面図である。 本発明の実施例による微細溝を形成する第１の製造方法のフローを示す図である。 本発明の実施例による第１の製造方法によりフラスコ形状の微細溝の製造工程の概略断面図である。 本発明の実施例による微細溝を形成する第２の製造方法のフローを示す図である。 本発明の実施例による第２の製造方法により逆テーパ状の微細溝の製造工程の概略断面図である。 本発明の他の実施例に係る半導体片の製造工程の一例を示すフローである。 本発明の他の実施例に係る半導体片の製造工程の一例を示すフローである。
本発明の半導体片の製造方法は、例えば、複数の半導体素子が形成された半導体ウエハなどの基板状の部材を分割（個片化）して、個々の半導体片（半導体チップ）を製造する方法に適用される。分割対象の基板としては、シリコン、ＳｉＣ、化合物半導体、サファイア等で構成される基板であることができるが、基板内にレーザで改質領域（詳細後述）を形成して、この改質領域を利用して基板を分割できるものであれば、材料や大きさ等は問わない。また、基板上に形成される半導体素子は、特に制限されるものではなく、発光素子、能動素子、受動素子等を含むことができる。一例として、本発明の製造方法は、発光素子を含む半導体片を基板から取り出す方法に適用され、発光素子は、例えば、面発光型半導体レーザ、発光ダイオード、発光サイリスタであることができる。１つの半導体片は、単一の発光素子を含むものであってもよいし、複数の発光素子をアレイ状に配置されたものであってもよく、さらに１つの半導体片は、そのような１つまたは複数の発光素子を駆動する駆動回路を包含することもできる。なお、本実施の形態では、面発光型半導体レーザや発光ダイオード等の発光素子が形成される、ＧａＡｓ等のＩＩＩ−Ｖ族化合物半導体基板である。
以下の説明では、複数の発光素子が半導体基板上に形成され、当該半導体基板から個々の半導体片（半導体チップ）を取り出す方法について図面を参照して説明する。なお、図面のスケールや形状は、発明の特徴を分かり易くするために強調しており、必ずしも実際のデバイスのスケールや形状と同一ではないことに留意すべきである。
図１は、本発明の実施例に係る半導体片の製造工程の一例を示すフローである。同図に示すように、本実施例の半導体片の製造方法は、発光素子を形成する工程（Ｓ１００）、レジストパターンを形成する工程（Ｓ１０２）、半導体基板の表面に微細溝を形成する工程（Ｓ１０４）、レジストパターンを剥離する工程（Ｓ１０６）、基板表面にダイシング用テープを貼付ける工程（Ｓ１０８）、基板裏面からダイシングのためにレーザを照射する工程（Ｓ１１０）、ダイシング用テープに紫外線（ＵＶ）を照射し、半導体基板の裏面にエキスパンド用テープを貼付ける工程（Ｓ１１２）、ダイシング用テープを剥離し、エキスパンド用テープに紫外線を照射する工程（Ｓ１１４）、エキスパンド用テープをエキスパンドし、半導体基板に応力を印加して半導体片に分割する工程（Ｓ１１６）、半導体片（半導体チップ）をコレットによりピッキングし、プリント回路基板等に半導体チップをダイマウントする工程（Ｓ１１８）を含む。図２（Ａ）ないし（Ｅ）、および図３（Ｆ）ないし（Ｊ）に示す半導体基板の断面図は、それぞれステップＳ１００ないしＳ１１８の各工程に対応している。
発光素子を形成する工程（Ｓ１００）では、図２（Ａ）に示すように、ＧａＡｓ等の半導体基板Ｗの表面に、複数の発光素子１００が形成される。発光素子１００は、例えば、面発光型半導体レーザ、発光ダイオード、発光サイリスタ、等である。なお、図面には、発光素子１００として１つの領域を示しているが、１つの発光素子１００は、個片化された１つの半導体片に含まれる素子を例示しており、１つの発光素子１００の領域には、１つの発光素子のみならず、複数の発光素子やその他の回路素子が含まれ得ることに留意すべきである。また、説明を分かり易くするために発光素子１００を基板表面から突出するように強調して示しているが、発光素子１００は、基板表面とほぼ同一面に形成されるものであってもよい。
図４は、発光素子の形成工程が完了したときの半導体基板Ｗの一例を示す平面図である。ここには、便宜上、中央部分の発光素子１００のみが例示されている。半導体基板Ｗの表面には、複数の発光素子１００が行列方向にアレイ状に形成されている。１つの発光素子１００の平面的な領域は、概ね矩形状であり、各発光素子１００は、一定間隔Ｓを有するスクライブライン等で規定される切断領域１２０によって格子状に離間されている。
発光素子の形成が完了すると、次に、半導体基板Ｗの表面にレジストパターンが形成される（Ｓ１０２）。図２（Ｂ）に示すように、レジストパターン１３０は、半導体基板Ｗの表面のスクライブライン等で規定される切断領域１２０が露出されるように加工される。レジストパターン１３０の加工は、フォトリソ工程によって行われる。
次に、半導体基板Ｗの表面に微細な溝が形成される（Ｓ１０４）。図２（Ｃ）に示すように、レジストパターン１３０をマスクに用い、半導体基板Ｗの表面に一定の深さの微細な溝（以下、便宜上、微細溝または表面側の溝という）１４０が形成される。ここには、基板表面からほぼ垂直に延びる側面をもつ、開口幅Ｓａに対して深さが十分に大きい、高アスペクト比のストレート状の微細溝１４０が例示されている。微細溝１４０の幅Ｓａは、切断領域１２０の間隔Ｓよりも小さく、幅Ｓａを小さく加工することができれば、それに応じて、切断領域１２０の間隔Ｓを小さくすることができ、それ故、半導体基板の切り代を小さくすることができる。微細溝１４０は、例えば、異方性エッチングにより形成でき、より幅の狭い微細な溝を形成する場合は、異方性ドライエッチングである異方性プラズマエッチング（リアクティブイオンエッチング）により形成される。厚みの薄いダイシングブレードや等方性エッチング等で形成してもよいが、異方性ドライエッチングを用いることで、等方性エッチングで表面側の溝を形成するよりも、幅が狭くても深い溝を形成が形成され、かつダイシングブレードを使用したときよりも微細溝周辺の発光素子１００に振動や応力等が影響するのが抑制される。微細溝１４０の幅Ｓａは、レジストパターン１３０に形成された開口の幅とほぼ等しく、微細溝１４０の幅Ｓａは、例えば、数μｍから十数μｍである。また、その深さは、例えば、約１０μｍから１００μｍ程度であり、少なくとも発光素子等の機能素子が形成される深さよりも深く形成される。微細溝１４０を一般的なダイシングブレードによって形成した場合には、切断領域１２０の間隔Ｓが、ダイシングブレード自体の溝幅及びチッピング量を考慮したマージン幅の合計として４０ないし６０μｍ程度と大きくなる。一方、微細溝１４０を半導体プロセスで形成した場合には、溝幅自体が狭いだけでなく切断のためのマージン幅もダイシングブレードを使用した場合のマージン幅より狭くなる。言い換えれば、切断領域１２０の間隔Ｓが小さくなるため、発光素子をウエハ上に高密度に配置すれば半導体片の取得数が増加する。なお、本実施例における「表面側」とは発光素子等の機能素子が形成される面側をいい、「裏面側」とは「表面側」とは反対の面側をいう。
次に、レジストパターンを剥離する（Ｓ１０６）。図２（Ｄ）に示すように、レジストパターン１３０を半導体基板の表面から剥離すると、表面には、微細溝１４０が形成された切断領域１２０が露出される。
次に、基板表面に紫外線硬化型のダイシング用テープを貼り付ける（Ｓ１０８）。図３（Ｅ）に示すように、発光素子側に粘着層を有するダイシング用テープ１６０が貼り付けられ、基板表面が保護される。
次に、基板裏面からダイシングのためにレーザ照射が行われる（Ｓ１１０）。レーザ照射は、図３（Ｆ）に示すように、基板に対して透過性のある波長のレーザ光１７０を対物レンズ等によって基板内に集光させる。集光されたレーザ光１７０のスポット径は、非常に小さく、そこにエネルギーが集中される。その結果、レーザ光１７０が集光された領域のみが局所的、選択的に、基板の他の領域とは異なる性質に変化される。このようなレーザ照射によって性質が変化された領域は、改質領域と呼ばれる。改質領域は、表面側の微細溝１４０に対応する位置に、かつ基板内の所望の深さに形成され、後に行われるエキスパンド工程のときに、改質領域が亀裂（クラック）の基点となり、この亀裂が基板裏面から微細溝１４０に伸展することで半導体片の個片化が行われる。このようなダイシングの詳細は後述する。
次に、基板表面に貼付されたダイシング用テープ１６０へ紫外線（ＵＶ）を照射し、また基板裏面にエキスパンド用テープを貼り付ける（Ｓ１１２）。図３（Ｇ）に示すようにダイシング用テープ１６０に紫外線１８０が照射され、その粘着層が硬化され、他方、半導体基板の裏面にエキスパンド用テープ１９０が貼り付けられる。エキスパンド用テープ１９０は、基材に伸縮性を有し、テープを伸ばすことで半導体片の割断を可能にし、かつ個片化された半導体片のピックアップを容易にする。なお、紫外線１８０の照射と、エキスパンド用テープ１９０の貼り付けの順序は、どちらが先に行われてもよい。
次に、ダイシング用テープを剥離し、エキスパンド用テープに紫外線を照射する（Ｓ１１４）。図３（Ｈ）に示すように、ダイシング用テープ１６０が半導体基板の表面から剥離される。
次に、エキスパンド用テープをエキスパンドし、半導体片に分割する（Ｓ１１６）。エキスパンド用テープ１９０に紫外線２００を照射し、その粘着層を硬化させた後、図３（Ｉ）に示すように、エキスパンド用テープ１９０が１次元または２次元方向に拡張される。このエキスパンドにより、基板には主に引っ張り方向の応力が印加され、基板内に形成された改質領域を起点とする亀裂が発生し、半導体片が個々に割断される。
次に、個片化された半導体片のピッキングおよびダイマウントを行う（Ｓ１１８）。図３（Ｊ）に示すように、エキスパンド用テープ１９０からコレットによりピッキングされた半導体片２１０が、はんだ等の導電性ペーストなどを用いた接着剤２２０を介して回路基板２３０上に接着される。
次に、本実施例のダイシングの詳細について説明する。本実施例のダイシングは、基板に対して透過性のある波長のレーザ光を対物レンズ等の光学系で基板の内部に焦点を結ぶように集光し、基板の内部に選択的に改質領域を形成し、基板に応力を与えることで改質領域を基点とする亀裂を発生させ、基板を内部から割断する方式である。これに対し、従来のレーザダイシングは、基板に対して吸収性のある波長のレーザ光を基板表面に照射することで、基板を熱溶融または蒸散（アブレーション）させ、基板表面から割断する方式である。従来のレーザダイシングでは、基板表面の発光素子が、熱の影響やアブレーションによる発塵の影響を受け、素子の信頼性が低下する問題があるが、本実施例のダイシングは、従来のレーザダイシングと比較して、熱や発塵の影響が少なくなるという利点がある。
ここで、レーザ照射によって形成される改質領域は、一般に次のように定義される。すなわち、改質領域とは、密度、屈折率、機械的強度やその他の物理的特性が周囲とは異なる状態になった領域をいう。改質領域としては、例えば、溶融処理領域、クラック領域、絶縁破壊領域、屈折率変化領域等があり、これらが混在した領域もある。更に、改質領域としては、加工対象物の材料において改質領域の密度が非改質領域の密度と比較して変化した領域や、格子欠陥が形成された領域がある（これらをまとめて高密転移領域ともいう）。また、溶融処理領域や屈折率変化領域、改質領域の密度が非改質領域の密度と比較して変化した領域、格子欠陥が形成された領域は、更に、それら領域の内部や改質領域と非改質領域との界面に亀裂（割れ、マイクロクラック）を内包している場合がある。内包される亀裂は、改質領域の全面に渡る場合や一部分のみや複数部分に形成される場合がある。
また、本実施例のダイシングにパルスレーザを用いた場合、予め決められた周波数で駆動される１パルスのレーザショットは、１つの改質スポット（加工痕）を形成し、複数の改質スポット（加工痕）があたかも連続するかの如く集まることで改質領域が形成される。例えば、半導体基板の切断領域に応じてレーザ光をスキャンさせるとき、切断領域に沿って形成された複数の改質スポットの集まりが切断領域に沿った改質領域を形成する。改質スポットは、要求される切断精度、要求される切断面の平坦性、加工対象物の厚さ、種類、結晶方位等を考慮して、その大きさや発生する亀裂の長さを適宜制御される。
図５は、本実施例によるダイシングに関する具体的な工程を説明する概略断面図である。図５（Ａ）に示すように、基板Ｗは、厚さＷｔを有し、その表面には、ドライプロセスにより幅Ｓａ、深さＤ１のアスペクト比の大きな微細溝１４０が形成される。
次に、図５（Ｂ）に示すように、基板裏面からレーザ照射が実施される。これは、図１のステップＳ１１０に対応する。レーザ光１７０は、表面の微細溝１４０の位置を確認しながら、微細溝１４０の位置に一致するように基板裏面から走査される。例えば、基板を、Ｘ、Ｙ、Ｚの３次元方向に移動可能なステージ上に搭載し、ステージを相対移動させることでレーザ走査したり、基板を固定し、レーザ光源を相対移動させることでレーザ走査される。あるいは、基板およびレーザ光源を固定し、その間のポリゴン等の光学系を作動させることでレーザ走査される。
基板内部に形成される改質領域は、割断する距離に応じて、基板の厚さ方向に少なくとも１つ以上形成される。本実施例のように微細溝１４０が形成された基板では、割断する距離は、基板の厚さＷｔと微細溝の深さＤ１の差（Ｗｔ−Ｄ１）であり、この距離に応じて、基板の厚さ方向に１つまたは複数の改質領域が形成される。図５（Ｂ）の例では、微細溝１４０−１の下方には、４つの改質領域３００、３０２、３０４、３０６が形成され、微細溝１４０−２の下方には、４つの改質領域３１０、３１２、３１４、３１６が形成される。基板の厚さ方向の異なる位置に改質領域を形成するため、レーザ光１７０の焦点位置が厚さ方向に調整される。上記したように、１つの改質領域は、図面の奥行き方向に走査された複数の改質スポットの集まりであり、言い換えれば、図５（Ｂ）の断面に表された改質領域は、１つの改質スポットを表していると見ることができる。
また、図５（Ｂ）に示す例では、改質領域（または改質スポット）が縦長に強調して示されているが、これは、焦点深度によって焦点位置の前後にも高いエネルギー密度が生じ、改質領域が縦長に形成され得ることを示している。一方、改質領域の基板表面と水平方向の幅は、概ね、対物レンズ等によって集光されるレーザ光のスポット径に等しくなる。
次に、基板Ｗは、エキスパンド工程（図１のステップＳ１１６に対応）によって、半導体チップに個片化ないし分割される。基板裏面は、エキスパンド用テープの粘着層によって保持されており、エキスパンド用テープを２次元方向に拡張したとき、基板には、その拡張する方向に応力が印加される。すると、図５（Ｃ）に示すように、４つ改質領域３００〜３０６を起点として概ね縦方向に亀裂Ｑ１が発生し、この亀裂Ｑ１が最終的に基板裏面から微細溝１４０−１の底部に伸展する。同様に、４つの改質領域３１０〜３１６を起点として概ね縦方向に亀裂Ｑ２が発生し、この亀裂Ｑ２が基板裏面から微細溝１４０−２の底部に伸展する。こうして、微細溝１４０を介した割断により半導体チップが個片化される。なお、分割される半導体チップがより小さくなると、その裏面の接着面積が小さくなり、エキスパンドによる応力では、亀裂Ｑ１、Ｑ２が十分に生じ得ないことがある。そのような場合には、半導体基板に対して、基板が反るような曲げ応力を加えた後に、エキスパンドを行うようにしてもよい。
次に、本実施例の改質領域について図６（Ａ）を参照して説明する。同図に示すように、基板表面には、デバイス領域としての発光素子１００が間隔Ｓで離間され、その間隔Ｓよりも小さい幅Ｓａの微細溝１４０−１、１４０−２（総称するとき、微細溝１４０という）が形成される。微細溝１４０−１の下方には、微細溝１４０−１に整列された複数の改質領域３２０、３２２、３２４が形成されている。第１の態様では、改質領域の基板と水平方向の最大幅Ｗｐは、微細溝１４０の幅Ｓａよりも小さくなるように形成される。例えば、微細溝１４０の幅Ｓａが５μ程度であるとき、改質領域の幅Ｗｐは、例えば、１〜２μｍに調整される。模式的に、改質領域３２４の幅Ｗｐの拡大図が示されている。もし、微細溝１４０の幅Ｓａが改質領域の幅Ｗｐよりも小さいと、最上部の改質領域から微細溝１４０への亀裂が微細溝１４０から外れてしまうおそれがある。これに対し、微細溝１４０の幅Ｓａが改質領域の幅Ｗｐ大きければ、最上部の改質領域からの亀裂が微細溝１４０から外れることが抑制される。
第２の態様では、微細溝１４０−１の深さ方向に形成される複数の改質領域３２０、３２２、３２４が予め決められた間隔Ｔａで形成されるとき、微細溝１４０の深さＤ１は、改質領域の間隔Ｔａよりも大きい関係にある。微細溝１４０の深さＤ１が間隔Ｔａよりも大きいことは、割断する距離Ｗｔ−Ｄ１の減少であり、基板の厚さ方向に形成する改質領域の数が低減し、レーザ照射の回数が減ることになる。
第３の態様では、微細溝１４０−１の深さ方向に改質領域３２０、３２４、３２６が予め決められた間隔Ｔａで形成されるとき、微細溝１４０−１の底部と、当該底部に一番近い改質領域３２０との間隔Ｔｂは、改質領域間の間隔Ｔａよりも小さい。微細溝１４０−１の底部と、これに一番近い改質領域３２０の間隔Ｔｂを狭くすることで、改質領域３２０の亀裂が伸展する方向が微細溝１４０−１から外れることがより効果的に抑制される。
第４の態様では、微細溝１４０の底部近傍に改質領域が形成される。例えば、微細溝１４０−２の深さ方向には、改質領域３３０、３３２、３３４が形成され、このうち、微細溝１４０−２の底部に最も近い改質領域３３０が、微細溝１４０−２の底部またはその近傍に形成される。これにより、改質領域３３０のそれ自身の亀裂がほぼ完全に微細溝１４０−２の底部に一致する。よって、改質領域３３０の亀裂方向がほぼ間違いなく微細溝１４０−２に向かうようになる。第４の態様は、第３の態様において、微細溝１４０の底部と改質領域３２０との間隔Ｔｂを限りなくゼロにしたものと見ることができる。なお、後述するように、改質領域３３０の位置は、基板表面から深さＤ１だけ離れているため、レーザ照射による熱的な影響によって発光素子１００が実質的な損傷を受けることがなく、かつ、亀裂の際に発生する発塵が基板表面の発光素子１００へ悪影響を及ぼすことも回避される。
図６（Ｂ）は、基板表面に微細溝が形成されていない半導体基板をレーザ照射によりダイシングするときの説明図である。このようなダイシングでは、改質領域を基点とする亀裂の方向が必ずしも一意に決まらない。この影響を少なくするために、改質領域３４０を基板表面近くに形成することが考えられる。しかし、基板表面には発光素子１００が形成されており、改質領域３４０を形成する際のレーザ照射により基板近傍に熱が発生し、熱源までの距離が近いと発光素子が損傷を受けてしまう。さらに、改質領域を介して亀裂が発生するとき、塵が発生する。改質領域が基板表面にあると、その発塵が、基板表面の発光素子１００に付着するおそれがある。レーザ照射による熱や発塵から発光素子を保護するためには、改質領域から距離的に大きく離間されるように、発光素子１００の間隔Ｓｃを非常に大きく設定しなければならない。このことは、切断領域の幅を大きくすることであり、１枚の基板から取得できる半導体チップの数の減少を意味する。さらに、基板の厚さＷｔが大きいと、基板表面までのレーザの透過距離が大きくなり、レーザが減衰し、所望の改質領域を形成することができないおそれがある。
また、基板表面での熱や塵の影響を回避するため、図示するように、改質領域３５０を、基板表面から離れた基板内部に形成することも可能であるが、この場合、改質領域３５０からの亀裂Ｑが、必ずしも真上方向に伸展するとは限らず、斜め方向に伸展することもある。この亀裂Ｑが発光素子１００へ伸展することがないようにするには、発光素子１００の間隔Ｓｃを大きく設定しなければならない。
一方、本実施例のように、基板表面に形成された微細溝を介して半導体チップをダイシングする方法を採用することで、改質領域を基板表面から離れた位置に形成することができ、発光素子が、改質領域の形成による熱や割断のときの塵から保護される。さらに改質領域を基点とする亀裂が基板内部の微細溝の底部に伸展されるため、基板表面において、改質領域による不確実な亀裂のマージンを考慮する必要がない。それ故、本実施例では、発光素子間の間隔Ｓを小さく設定することができ（Ｓ＜Ｓｃ）、半導体チップの取得数が増加する。
次に、本実施例に適用可能な微細溝について図７を参照して説明する。図７（Ａ）は、矩形状の微細溝１４０が基板表面に形成され、その深さ方向に４つの改質領域３６０が形成された様子を表している。矩形状の微細溝１４０は、表面側の幅Ｓａが一様となるように、表面から垂直に延びる側面が底部まで延在している。図７（Ｂ）に示す微細溝１４０Ａは、表面側の幅Ｓａが底部の幅Ｓｂに向けて徐々に広がるような逆テーパ形状を有し（Ｓｂ＞Ｓａ）、この底部の深さ方向に改質領域３７０が形成されている。微細溝１４０Ａを逆テーパ形状にすることで、底面の幅Ｓｂが大きくなるため、最上部の改質領域３７０Ａからの亀裂Ｑが曲がっても微細溝１４０Ａに到達し易くなる。言い換えれば、微細溝１４０Ａとこれに隣接する改質領域３７０Ａとの間隔を大きくすることが可能となる。どの程度大きくできるかは、幅Ｓｂ−幅Ｓａの差に応じて決定される。その結果、基板の深さ方向に形成される改質領域３７０の数を、例えば、図７（Ａ）のときの４つから３つに減らすことができるため、レーザの照射回数が少なくなり、処理時間が短縮される。
図７（Ｃ）に示す微細溝は、図７（Ｂ）に示すような完全な逆テーパ形状と異なり、底部に向かう途中に、表面側の幅Ｓａよりも広い幅Ｓｂの部分を含んでいる。微細溝１４０Ｂは、幅Ｓａが一様な直線状の第１の溝部分と、この下方に連通する幅Ｓａよりも大きな幅を有する球形状の第２の溝部分とを有する。微細溝１４０Ｃは、幅Ｓａの直線状の第１の溝部分と、この下方に連通する幅Ｓａよりも大きな幅を有する半円状の第２の溝部分を有する。微細溝１４０Ｂ、１４０Ｃは、それぞれ、幅Ｓａよりも広い幅Ｓｂの部分を含むため、最上部の改質領域３８０Ａ、３９０Ａからの亀裂Ｑが、微細溝１４０Ｂ、１４０Ｃに到達し易くなる。それ故、図７（Ｂ）のときと同様に、基板の厚さ方向の改質領域の数を減らすことが可能になる。なお、図７（Ａ）〜（Ｃ）に示す微細溝の形状は一例であり、表面側の幅Ｓａを有する第１の溝部分と、そこから下方に連通する幅Ｓｂを有する第２の溝部分を含んでいれば、同様の効果が得られる。
次に、本実施例に適用され得る微細溝の詳細を図８（Ａ）ないし（Ｄ）に示す。図８（Ａ）に示す微細溝５００は、深さＤａのほぼ均一な幅Ｓａを形成する直線状の側面を含む第１の溝部分５１０と、第１の溝部分５１０の下方に連結され、深さＤｂの球面状の側面及び裏面を有する第２の溝部分５２０とを有する。第２の溝部分５２０の幅Ｓｂは、基板表面と平行な方向の対向する側壁間の内径であり、Ｓｂ＞Ｓａの関係にある。図の例では、第２の溝部分５２０の中心近傍において、幅Ｓｂが最大となる。
図８（Ｂ）に示す微細溝５００Ａは、深さＤａのほぼ均一な幅Ｓａを形成する直線状の側面を含む第１の溝部分５１０と、第１の溝部分５１０の下方に連結され、深さＤｂのほぼ直線状の側面を有する矩形状の第２の溝部分５３０とを有する。第２の溝部分５３０は、図８（Ａ）に示す第２の溝部分５２０の球面状の側面及び裏面を直線状に変化させたものであり、第２の溝部分５３０の幅Ｓｂは、基板表面と平行な方向の対向する側壁間の距離であり、この距離は、ほぼ一定である（Ｓｂ＞Ｓａ）。なお、ここに示す第２の溝部分の形状は例示であって、第２の溝部分の形状は、第１の溝部分の幅Ｓａよりも大きな幅をもつ形状であれば良く、例えば、図８（Ａ）に示す第２の溝部分５２０と、図８（Ｂ）に示す第２の溝部分５３０の中間の形状、すなわち第２の溝部分が楕円状であってもよい。更に言い換えれば、第２の溝部分は、第１の溝部分との境界部の溝の幅（Ｄａの深さでの溝の幅）よりも広い幅の空間を有する形状であればよい。
図８（Ｃ）に示す微細溝５００Ｂは、深さＤａのほぼ均一な幅Ｓａを形成する側面を有する第１の溝部分５１０と、第１の溝部分５１０の下方に連結され、深さＤ２の逆テーパ状の第２の溝部分５４０とを有する。第２の溝部分５４０の側面は、底部に向けて幅が徐々に大きくなるように傾斜されている。第２の溝部分５４０の幅Ｓｂは、基板表面と水平な方向の対向する側面間の距離であり、当該距離は、第２の溝部分５４０の最下部近傍（下端近傍）で最大となる。なお、図８（Ｃ）においては、第２の溝部分５４０の側面の傾斜角度と異なる角度であれば、第１の溝部分５１０側面が底部に向けて幅が徐々に大きくなるように傾斜していてもよい。
図８（Ｄ）に示す微細溝５００Ｃは、基板表面の開口幅Ｓａから最下部近傍の幅Ｓｂまで、徐々に幅が大きくなる形状を有している。つまり、深さＤｂ有する逆テーパ状の溝から構成され、微細溝５００Ｃは、図８（Ｃ）に示す第１の溝部分５１０の深さＤａを限りなく小さくしたものである。なお、図８（Ｄ）の形状は、図８（Ａ）ないし図８（Ｃ）の形状のように、第１の溝部分と第２の溝部分の境界で側面の角度が変わる形状ではないが、溝全体の上部と下部を比較すると、下部の方が溝幅が広くなっている形状であり、第１の溝部分（上部）と第１の溝部分よりも広い幅の第２の溝部分（下部）を有している。
図８（Ａ）ないし（Ｃ）に示すように、深さＤａのほぼ均一な幅Ｓａを形成する直線状の側面を含む第１の溝部分５１０を有する形状は、図８（Ｄ）に示すような完全な逆メサ形状よりも、半導体チップのコーナー部のチッピングやクラックが抑制される。
図９に、他の微細溝の形状を示す。同図に示す微細溝５００Ｄは、図８（Ｃ）に示す垂直形状の第１の溝部分５１０を逆テーパ形状の溝部分５６０に変更したものである。微細溝５００Ｄは、基板表面の開口幅Ｓａから深さＤａの幅Ｓａ１まで順方向に傾斜した対向する側面を有し、幅Ｓａ１から底部の幅Ｓｂまで逆方向に傾斜した対向する側面を有する。
上記した微細溝５００、５００Ａ、５００Ｂ、５００Ｃ、５００Ｄは、基板と直交する中心線に関して線対称に構成されても、線対称に構成されなくてもよい。また、これらの微細溝は、その特徴を分かり易く説明するために直線または曲面により描かれたものであり、実際に形成される微細溝の側面には、段差または凹凸が含まれてもよく、コーナーは必ずしも厳密に角形状にはならず、曲面で形成されうることに留意すべきである。また、図８（Ａ）〜（Ｄ）、図９は、あくまで微細溝の一例をしての形状を示したものであり、第１の溝部分と連通する下方に、第１の幅よりも大きい幅を有する第２の溝部分が形成される形状であれば他の形状であってもよい。例えば、図１０の形状においては、深さＤ１の順テーパ形状と深さＤ２の逆メサ形状との間に、基板表面に対して略垂直な側面を有する溝部分が含まれていてもよい。その他として、図８（Ａ）〜（Ｄ）、図９に示すそれぞれの形状を組み合わせた形状や、組み合わせた後に更に変形させた形状であってもよい。また、図８（Ａ）〜（Ｄ）、図１０に示す順テーパ形状や逆メサ形状の角度もあくまで一例であり、基板面に垂直な面に対して傾斜を有すればよく、その傾斜の程度は問わない。
次に、本実施例の微細溝の製造方法について説明する。図１０は、本実施例の微細溝を製造するための第１の製造方法を示すフローである。図８（Ａ）ないし（Ｄ）、図９に示されるような微細溝は、幅Ｓａを有する第１の溝部分を第１のエッチングにより形成する工程（Ｓ１５０）、次に、第１の溝部分の下方に幅Ｓａよりも広い幅Ｓｂを有する第２の溝部分を第２のエッチングにより形成する工程（Ｓ１６０）を含む。ここで、第２のエッチングは第１のエッチングよりも側壁方向へのエッチング強度が強いエッチングを用いる。一例として、第１のエッチングとして異方性ドライエッチングを、第２のエッチングとして等方性ドライエッチングを使用する場合の例を説明する。
図１１は、図８（Ａ）に示す微細溝５００の製造工程を説明する概略断面図である。ＧａＡｓ基板Ｗの表面に、フォトレジスト７００が形成される。フォトレジストは、例えば、粘性１００ｃｐｉのｉ線レジストであり、約８μｍの厚さに塗布される。公知のフォトリソ工程、例えばｉ線ステッパー、ＴＭＡＨ２．３８％の現像液を用いて、フォトレジスト７００に開口７１０が形成される。この開口７１０の幅は、第１の溝部分の幅Ｓａを規定する。
フォトレジスト７００をエッチングマスクに用い、異方性ドライエッチングにより基板表面に第１の溝部分５１０を形成する。一例として、リアクティブイオンエッチング（ＲＩＥ）装置として誘導結合プラズマ（ＩＣＰ）が用いられる。エッチング条件は、例えば、誘導結合プラズマ（ＩＣＰ）のパワー５００Ｗ、バイアスパワー５０Ｗ、圧力３Ｐａ、エッチングガスとして、Ｃｌ２＝１５０sccm、ＢＣｌ３＝５０sccm、Ｃ４Ｆ８＝２０sccm、エッチング時間２０分である。公知のようにＣＦ系のガスを添加することで、エッチングと同時に側壁に保護膜７２０が形成される。反応ガスのプラズマによりラジカル、イオンが生成される。溝の側壁はラジカルのみでアタックされるが、保護膜７２０があるためエッチングされない。一方、底部は垂直入射したイオンにより保護膜が除去され、除去された部分がラジカルによりエッチングされる。このため、異方性エッチングが達成される。
次に、エッチング条件を変更することで、等方性ドライエッチングが行われる。一例として、ここでは、側壁保護膜７２０を形成する役割のＣ４Ｆ８の供給を停止する。誘導結合プラズマ（ＩＣＰ）のパワー５００Ｗ、バイアスパワー５０Ｗ、圧力３Ｐａ、エッチングガスとして、Ｃｌ２＝１５０sccm、ＢＣｌ３＝５０sccm、エッチング時間１０分である。Ｃ４Ｆ８の供給が停止されたことで、側壁保護膜７２０が形成されなくなるため、第１の溝部分５１０の底部において等方性エッチングが達成される。これにより、第１の溝部分５１０の下方に第２の溝部分５２０が形成される。第２の溝部分５２０は、第１の溝部分５１０の幅Ｓａからさらに横及び下方向に広がった球面状の側面及び裏面を有する。なお、上記のエッチング条件は一例であり、微細溝の幅、深さ、形状等に応じてエッチング条件が適宜変更され得る。
なお、図８（Ｃ）のような形状は、第２の溝部分を形成する際に、側壁方向へのエッチング強度を図８（Ａ）の第２の溝部分を形成する場合よりも弱めればよい。側壁方向へのエッチング強度は、エッチング装置の出力やエッチングガスなどのエッチング条件を変えることで変更可能であり、具体的には、例えば、側壁保護用のガスであるＣ４Ｆ８の供給を完全に停止せずに、第１の溝部分を形成する際の流量よりも減したり、エッチング用のガスであるＣｌ２などの流量を増やしたり、または、これらを組み合わせればよい。言い換えると、第１の溝部分の形成時及び第２の溝部分の形成時の両方において、エッチングガスに含まれる側壁保護用のガス及びエッチング用のガスの両方を供給するものの、それぞれの流量を変えることで形成すればよい。そして、このような流量の設定を、第１の溝部分を形成する前に予め設定しておけば、第１の溝部分及び第２の溝部分が一連の連続したエッチング工程にて形成される。なお、粘着層の残存を抑制するために、第１の溝部分を、基板表面から裏面に向けて幅が徐々に狭くなる形状（順テーパ形状）に形成する場合は、そのような形状になるように、Ｃ４Ｆ８やＣｌ２の流量やエッチング装置の出力を適正化したり、流量を切り替えるようにすればよい。また、図８（Ｄ）のような形状は、図８（Ｃ）における第１の溝部分の形成を省略すれば形成可能である。また、このようなエッチングは一般的に異方性ドライエッチングとして達成される。
次に、本実施例の微細溝を製造するための第２の製造方法のフローを図１２に示し、これに併せて、微細溝の第２の製造工程の概略断面図を図１３に示す。
先ず、第１の製造方法のときと同様に、図１３（Ａ）に示すように基板表面にフォトレジスト８００が形成され、微細溝をエッチングするための開口８１０がフォトレジストに形成される。次に、レジスト８００をマスクに、基板表面に１回目の等方性エッチングにより一定の深さの第１の溝８２０が形成される（Ｓ２００）。１回目の等方性エッチングは、例えば、第１の製造方法のときの等方性エッチングと同様のエッチング条件で行われる。
次に、図１３（Ｂ）に示すように、第１の溝８２０の側壁および底部に第１の保護膜８３０を堆積する（Ｓ２１０）。第１の保護膜８３０は、例えば、ＣＦ系のポリマーであり、１回目の等方性エッチングのときからガスのみをＣ４Ｆ８に変更することで堆積される。
次に、２回目の等方性エッチングが行われる（Ｓ２２０）。２回目の等方性エッチングも１回目の等方性エッチングと同様に、Ｃ４Ｆ８を含まないエッチングガスで行われる。なお、２回目の等方性エッチングは、１回目の等方性エッチングよりも幅の広い溝が形成できるエッチング条件で行う。例えば、１回目の等方性エッチングよりも長い時間行われる。２回目の等方性エッチングの初期に、図１３（Ｃ）に示すように、第１の保護膜８３０の底部がイオンによりエッチングされて除去され、底部が露出される。そして、例えば、１回目よりも２回目の時間を長くすることで、図１３（Ｄ）に示すように、第１の溝８２０の下方に、横方向に広がり、かつ深い第２の溝８４０が形成される。
２回目の等方性エッチングの終了後、図１３（Ｅ）に示すように、第１の溝８２０および第２の溝８４０の側壁および底部に第２の保護膜８５０が堆積される（Ｓ２３０）。第２の保護膜８５０の形成は、図１３（Ｂ）に示す１回目の保護膜形成と同条件である。このような１回目、２回目等方性エッチングと第１および第２の保護膜堆積の工程により、第１の溝部分と、第１の溝部分よりも広い幅を有する第２の溝部分を有する表面側の微細溝が形成される。なお、このような１回目、２回目等方性エッチングと第１および第２の保護膜堆積の工程をさらに連続的に複数回繰り返すことで、逆テーパ状の微細溝が形成される。
以上、本実施例の微細溝を製造するための製造方法について説明したが、第１の溝部分と第１の溝部分よりも広い幅を有する第２の溝部分とを形成できるのであれば、他の方法で形成してもよい。例えば、ドライエッチングとウエットエッチングの組合せで形成してもよい。また、第１の溝部分は第１のエッチングのみで形成される必要はなく、第２の溝部分は第２のエッチングのみで形成される必要はない。つまり、第１の溝部分に対しては、第１のエッチングが主要なエッチングであれば、第１のエッチング以外のエッチングが含まれても良く、第２の溝部分に対しては、第２のエッチングが主要なエッチングであれば、第２のエッチング以外のエッチングが含まれてもよい。また、少なくとも第１の溝部分と第２の溝部分が形成されればよいため、例えば、第１の溝部分と第２の溝部分との間や第２の溝部分よりも基板の裏面側に近い位置に第３や第４の溝部分が存在してもよく、また、それらは、第３のエッチングや第４のエッチングによって形成されてもよい。また、第２の溝部分は、第１の溝部分の最下部の幅よりも必ずしも広い幅を有している必要はない。これは、第１の溝部分の形状が基板の裏面に向けて徐々に狭くなる形状である場合等において、この狭くなる度合いを緩めるようにエッチングの条件を変更すれば、単一のエッチングで表面側の溝を形成する場合と比較し、同じ深さにおける溝の幅を広がることになり、亀裂の伸展が表面側の溝幅から外れることが抑制されるためである。
また、ドライエッチングのみで表面側の溝を形成する場合における等方性ドライエッチングと異方性ドライエッチングの使い分けについては、例えば、以下のようにすればよい。すなわち、第１の溝部分は、等方性エッチングではなく異方性エッチングで形成すれば、より狭い溝を形成しやすく、より狭い溝を形成できれば１枚の基板から取得できる半導体片の数が増える。また、第２の溝部分を等方性エッチングで形成すれば、異方性エッチングで形成するよりも幅の広い溝が形成しやすく、より幅の広い溝を形成できれば亀裂の伸展が第２の溝部分から外れることが抑制される。一方、第２の溝部分を異方性エッチングで形成すれば、等方性エッチングで形成するよりも深い溝が形成しやすくなる。以上のように、どのようなエッチングを使用するかは、加工対象の基板の材料や使用する装置の精度などの条件を加味して、所望の半導体チップの形状を生成する方法を選択すればよい。
次に、本発明の他の実施例の製造工程について説明する。上記の図１に示す製造工程では、基板表面に微細溝を形成し、その後に、基板裏面からダイシングのためのレーザ照射を行う例を示したが、微細溝の形成とレーザ照射の順序は、逆であっても良い。この製造工程を図１４に示す。同図に示すように、発光素子の形成後（Ｓ１００）に、基板裏面からダイシングのためのレーザ照射を行う（Ｓ１０１）。レーザ照射は、切断領域１２０に沿うように、例えば切断領域１２０の間隔Ｓの中心に沿うように行われる。レーザ照射後、レジストパターンを形成し（Ｓ１０２）、基板表面に微細溝が形成される（Ｓ１０４）。それ以外の工程は、図１に示した製造工程と同様である。
さらに図１に示す製造工程では、基板表面をダイシング用テープ１６０によって保持した状態で、基板裏面からダイシングのためのレーザ照射を行う例を示したが、基板表面をダイシング用テープで覆うことなく、基板裏面をエキスパンド用テープによって保持した状態で、基板裏面からレーザ照射を行うようにしてもよい。このときの製造工程を図１５に示す。ステップＳ１００〜Ｓ１０６までは、図１のときと同様である。レジストパターンを剥離した後（Ｓ１０６）、基板表面にダイシング用テープを貼り付けることなく、基板裏面にエキスパンド用テープを貼り付ける（Ｓ１０７）。この工程は、図１のＳ１１２に対応する。次に、基板裏面から、エキスパンド用テープを介してレーザ照射を行う（Ｓ１１０）。エキスパンド用テープは、紫外線照射によって粘着層が硬化される紫外線硬化型の樹脂であるが、同時に、レーザの波長を透過する性質を有する。従って、照射されたレーザ光は、粘着層を硬化させることなくそこを透過し、基板内部に改質領域を形成する。レーザ照射が終了したら、次に、エキスパンド用テープに紫外線を照射する（Ｓ１１１）。その後は、図１のときと同様に、エキスパンド用テープをエキスパンドして半導体チップの個片化が行われる（Ｓ１１６）。このような方法によれば、製造工程が図１の工程よりも少なくなり、製造工数および時間が短縮される。
以上、本発明の実施の形態について詳述したが、各実施の形態や、実施の形態に開示した個々の機能や構造は、その作用や効果が矛盾しない範囲において組み合わせることができる。また、本発明は、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
１００：発光素子
１２０：切断領域
１３０：レジストパターン
１４０、１４０Ａ、１４０Ｂ、１４０Ｃ：微細溝
１６０：ダイシング用テープ
１７０：レーザ光
１９０：エキスパンド用テープ
２１０：半導体チップ
３００〜３０６、３１０〜３１６：改質領域
３２０〜３２４、３３０〜３３４：改質領域
３４０〜３４８、３５０〜３５６：改質領域
３６０、３７０、３８０、３９０：改質領域
５００、５００Ａ、５００Ｂ、５００Ｃ、５００Ｄ：微細溝
５１０、５６０：第１の溝部分
５２０、５３０、５４０、５５０：第２の溝部分
７００、８００：フォトレジスト
７１０、８１０：開口
７２０、８３０、８５０：保護膜

Claims (10)

  1. 基板の表面から下方に延びる第１の溝部分と、当該第１の溝部分と連通する下方に位置し、前記第１の溝部分の幅よりも広い幅を有する第２の溝部分とを含む表面側の溝を、切断領域に沿ってドライエッチングで形成する工程と、
    前記切断領域に沿って前記基板の内部にレーザを照射して、前記切断領域に沿った改質領域を前記基板の内部に形成する工程と、
    前記基板に応力を加え、前記切断領域に沿って前記基板を分割する工程と、
    を備える半導体片の製造方法。
  2. 前記表面側の溝の幅を、前記改質領域の幅よりも広く形成する、請求項１に記載の半導体片の製造方法。
  3. 前記改質領域は、基板の厚み方向に複数の改質痕が予め定められた間隔で形成され、前記表面側の溝の深さは、当該間隔よりも深い、請求項１または２に記載の半導体片の製造方法。
  4. 前記改質領域は、基板の厚み方向に複数の改質痕が予め定められた間隔で形成され、前記表面側の溝の底部と、当該底部に一番近い前記改質痕との間隔は前記予め定められた間隔よりも狭い、請求項１ないし３いずれか１つに記載の半導体片の製造方法。
  5. 前記改質領域は、基板の厚み方向に複数の改質痕が予め定められた間隔で形成され、前記基板の表面に一番近い改質痕は、前記表面側の溝の底部に一致する、請求項１ないし４いずれか１に記載の半導体片の製造方法。
  6. 前記表面側の溝の形成途中で、前記第１の溝部分を形成する第１のエッチング条件から前記第２の溝部分を形成する第２のエッチング条件に切り替えることで、前記表面側の溝を形成する、請求項１ないし５いずれか１つに記載の半導体片の製造方法。
  7. 前記第１のエッチング条件は、前記表面側の溝の側壁方向へのエッチング強度が第１の強度であり、
    前記第２のエッチング条件は、前記エッチング強度が前記第１の強度よりも強い第２の強度である、請求項６に記載の半導体片の製造方法。
  8. 前記第１のエッチング条件は、エッチングガスに含まれる溝の側壁を保護する保護膜形成用のガスの流量が第１の流量であり、
    前記第２のエッチング条件は、前記保護膜形成用のガスの流量が、前記第１の流量よりも少ない第２の流量である、請求項６または７に記載の半導体片の製造方法。
  9. 前記第１のエッチング条件は、エッチングガスに含まれるエッチング用のガスの流量が第１の流量であり、
    前記第２のエッチング条件は、前記エッチング用のガスの流量が、前記第１の流量よりも多い第２の流量である、請求項６ないし８いずれか１つに記載の半導体片の製造方法。
  10. 前記第１の溝部分を異方性ドライエッチングで形成し、前記第２の溝部分を等方性ドライエッチングで形成する、請求項６ないし９いずれか１つに記載の半導体片の製造方法。
JP2014182137A 2014-09-08 2014-09-08 半導体片の製造方法 Active JP5862733B1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014182137A JP5862733B1 (ja) 2014-09-08 2014-09-08 半導体片の製造方法
US14/817,924 US9754833B2 (en) 2014-09-08 2015-08-04 Method for manufacturing semiconductor chip that includes dividing substrate by etching groove along cutting region of substrate combined with forming modified region by laser irradiating along cutting region in substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014182137A JP5862733B1 (ja) 2014-09-08 2014-09-08 半導体片の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2015211536A Division JP5884935B1 (ja) 2015-10-28 2015-10-28 半導体片の製造方法

Publications (2)

Publication Number Publication Date
JP5862733B1 true JP5862733B1 (ja) 2016-02-16
JP2016058474A JP2016058474A (ja) 2016-04-21

Family

ID=55305514

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014182137A Active JP5862733B1 (ja) 2014-09-08 2014-09-08 半導体片の製造方法

Country Status (2)

Country Link
US (1) US9754833B2 (ja)
JP (1) JP5862733B1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112071740A (zh) * 2019-06-11 2020-12-11 重庆伟特森电子科技有限公司 一种用皮秒激光照射制备碳化硅结构的方法
JP2021177537A (ja) * 2020-05-04 2021-11-11 力成科技股▲分▼有限公司 ウェハのレーザ切断方法
CN115870641A (zh) * 2023-02-20 2023-03-31 湖北三维半导体集成创新中心有限责任公司 一种芯片及其制造方法、封装结构

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9666771B2 (en) * 2014-02-27 2017-05-30 Koninklijke Philips N.V. Method of forming a wavelength converted light emitting device
JP6447352B2 (ja) * 2015-05-08 2019-01-09 三菱電機株式会社 半導体装置の製造方法、半導体装置
US20200066957A1 (en) * 2016-01-20 2020-02-27 Heptagon Micro Optics Pte. Ltd. Optoelectronic modules having fluid permeable channels and methods for manufacturing the same
JP2017199717A (ja) * 2016-04-25 2017-11-02 株式会社ディスコ 加工方法
US10416942B2 (en) * 2016-09-29 2019-09-17 Ricoh Company, Ltd. Image processing apparatus, information processing system, information processing method, and recording medium
JP2018110156A (ja) 2016-12-28 2018-07-12 キヤノン株式会社 半導体装置、その製造方法およびカメラ
DE102017212858B4 (de) * 2017-07-26 2024-08-29 Disco Corporation Verfahren zum Bearbeiten eines Substrats
JP2019079884A (ja) * 2017-10-23 2019-05-23 株式会社ディスコ ウェーハの加工方法
JP7281873B2 (ja) 2018-05-14 2023-05-26 株式会社ディスコ ウェーハの加工方法
JP7154686B2 (ja) * 2018-06-06 2022-10-18 株式会社ディスコ ウェーハの加工方法
JP7143019B2 (ja) * 2018-06-06 2022-09-28 株式会社ディスコ ウェーハの加工方法
JPWO2020004210A1 (ja) * 2018-06-29 2021-07-08 リンテック株式会社 半導体チップの製造方法及び半導体装置の製造方法
US10573558B1 (en) * 2018-08-23 2020-02-25 International Business Machines Corporation Caterpillar trenches for efficient wafer dicing
JP7154698B2 (ja) * 2018-09-06 2022-10-18 株式会社ディスコ ウェーハの加工方法
JP7175560B2 (ja) * 2018-09-06 2022-11-21 株式会社ディスコ ウェーハの加工方法
JP7171134B2 (ja) * 2018-10-17 2022-11-15 株式会社ディスコ ウェーハの加工方法
JP7199786B2 (ja) * 2018-11-06 2023-01-06 株式会社ディスコ ウェーハの加工方法
JP7503886B2 (ja) * 2018-11-06 2024-06-21 株式会社ディスコ ウェーハの加工方法
JP7246825B2 (ja) * 2018-12-06 2023-03-28 株式会社ディスコ ウェーハの加工方法
JP7251898B2 (ja) * 2018-12-06 2023-04-04 株式会社ディスコ ウェーハの加工方法
JP7224719B2 (ja) * 2019-01-17 2023-02-20 株式会社ディスコ ウェーハの加工方法
JP7229636B2 (ja) * 2019-01-17 2023-02-28 株式会社ディスコ ウェーハの加工方法
JP7282452B2 (ja) * 2019-02-15 2023-05-29 株式会社ディスコ ウェーハの加工方法
JP7282453B2 (ja) * 2019-02-15 2023-05-29 株式会社ディスコ ウェーハの加工方法
JP7282455B2 (ja) * 2019-03-05 2023-05-29 株式会社ディスコ ウェーハの加工方法
JP7277019B2 (ja) * 2019-03-05 2023-05-18 株式会社ディスコ ウェーハの加工方法
JP7313767B2 (ja) * 2019-04-10 2023-07-25 株式会社ディスコ ウェーハの加工方法
JP2020174100A (ja) * 2019-04-10 2020-10-22 株式会社ディスコ ウェーハの加工方法
US11549341B2 (en) 2020-03-03 2023-01-10 Saudi Arabian Oil Company Aggregate multi-lateral maximum reservoir contact well and system for producing multiple reservoirs through a single production string

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09323300A (ja) * 1996-06-07 1997-12-16 Rohm Co Ltd 基板分割方法
JP2003338468A (ja) * 2002-03-12 2003-11-28 Hamamatsu Photonics Kk 発光素子の製造方法、発光ダイオード、及び半導体レーザ素子
JP2007294612A (ja) * 2006-04-24 2007-11-08 Oki Data Corp 半導体装置、半導体装置の製造方法、半導体製造装置、ｌｅｄヘッド、および画像形成装置
JP2011181909A (ja) * 2010-02-02 2011-09-15 Mitsubishi Chemicals Corp 半導体チップ製造方法
JP2011249384A (ja) * 2010-05-24 2011-12-08 Toshiba Corp 半導体素子およびその製造方法
JP2014049514A (ja) * 2012-08-30 2014-03-17 Hamamatsu Photonics Kk 側面入射型のフォトダイオードの製造方法、及び、半導体ウエハ
JP2014069981A (ja) * 2012-09-28 2014-04-21 Shibaura Mechatronics Corp 基板加工装置及び基板加工方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61267343A (ja) 1985-05-22 1986-11-26 Mitsubishi Electric Corp 半導体装置の製造方法
JPH0410554A (ja) 1990-04-27 1992-01-14 Mitsubishi Electric Corp 半導体装置の製造方法
JP2006150385A (ja) * 2004-11-26 2006-06-15 Canon Inc レーザ割断方法
JP2009140950A (ja) 2007-12-03 2009-06-25 Hitachi Ulsi Systems Co Ltd 半導体装置の製造方法
US7622365B2 (en) 2008-02-04 2009-11-24 Micron Technology, Inc. Wafer processing including dicing
US20100015782A1 (en) * 2008-07-18 2010-01-21 Chen-Hua Yu Wafer Dicing Methods
US8455332B2 (en) * 2009-05-01 2013-06-04 Bridgelux, Inc. Method and apparatus for manufacturing LED devices using laser scribing
US8809120B2 (en) * 2011-02-17 2014-08-19 Infineon Technologies Ag Method of dicing a wafer
US8871613B2 (en) * 2012-06-18 2014-10-28 Semiconductor Components Industries, Llc Semiconductor die singulation method

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09323300A (ja) * 1996-06-07 1997-12-16 Rohm Co Ltd 基板分割方法
JP2003338468A (ja) * 2002-03-12 2003-11-28 Hamamatsu Photonics Kk 発光素子の製造方法、発光ダイオード、及び半導体レーザ素子
JP2007294612A (ja) * 2006-04-24 2007-11-08 Oki Data Corp 半導体装置、半導体装置の製造方法、半導体製造装置、ｌｅｄヘッド、および画像形成装置
JP2011181909A (ja) * 2010-02-02 2011-09-15 Mitsubishi Chemicals Corp 半導体チップ製造方法
JP2011249384A (ja) * 2010-05-24 2011-12-08 Toshiba Corp 半導体素子およびその製造方法
JP2014049514A (ja) * 2012-08-30 2014-03-17 Hamamatsu Photonics Kk 側面入射型のフォトダイオードの製造方法、及び、半導体ウエハ
JP2014069981A (ja) * 2012-09-28 2014-04-21 Shibaura Mechatronics Corp 基板加工装置及び基板加工方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112071740A (zh) * 2019-06-11 2020-12-11 重庆伟特森电子科技有限公司 一种用皮秒激光照射制备碳化硅结构的方法
CN112071740B (zh) * 2019-06-11 2023-12-15 重庆伟特森电子科技有限公司 一种用皮秒激光照射制备碳化硅结构的方法
JP2021177537A (ja) * 2020-05-04 2021-11-11 力成科技股▲分▼有限公司 ウェハのレーザ切断方法
CN115870641A (zh) * 2023-02-20 2023-03-31 湖北三维半导体集成创新中心有限责任公司 一种芯片及其制造方法、封装结构
CN115870641B (zh) * 2023-02-20 2023-05-23 湖北三维半导体集成创新中心有限责任公司 一种芯片及其制造方法、封装结构

Also Published As

Publication number Publication date
US9754833B2 (en) 2017-09-05
JP2016058474A (ja) 2016-04-21
US20160071767A1 (en) 2016-03-10

Similar Documents

Publication Publication Date Title
JP5862733B1 (ja) 半導体片の製造方法
JP5862819B1 (ja) 半導体片の製造方法およびエッチング条件の設計方法
JP5637332B1 (ja) 半導体片の製造方法、半導体片を含む回路基板および電子装置、ならびに基板のダイシング方法
US10755980B2 (en) Laser processing method
CN105340064B (zh) 半导体片制造方法、包括半导体片的电路板和成像设备
WO2010122866A1 (ja) レーザ加工方法
JP2013042119A (ja) 発光素子の製造方法
US9275848B2 (en) Processing method for optical device wafer
JP6008022B2 (ja) 半導体片の製造方法
JP5884935B1 (ja) 半導体片の製造方法
JP5127669B2 (ja) 半導体ウェハ
KR102605404B1 (ko) 레이저 가공 방법 및 레이저 가공 장치
JP2015144180A (ja) Ｌｅｄ素子製造用ウェハとその作製方法、およびｌｅｄ素子
TW201839845A (zh) 晶圓的雷射加工方法
JP2009130324A (ja) 半導体素子の製造方法および半導体素子
JP6736374B2 (ja) 液体吐出ヘッド用半導体チップの製造方法
JP2011134799A (ja) 半導体装置の製造方法
JP2017177214A (ja) 基板加工方法および基板加工装置
JP2011129709A (ja) 半導体装置の製造方法
KR20090116537A (ko) 질화물계 발광소자의 제조방법

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151201

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151214

R150 Certificate of patent or registration of utility model

Ref document number: 5862733

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350