JP7466493B2 - 光検出器、光検出システム、ライダー装置、及び移動体 - Google Patents

Description

本発明の実施形態は、光検出器、光検出システム、ライダー装置、及び移動体に関する。

半導体領域に入射した光を検出する光検出器がある。光検出器について、信頼性の向上が求められている。

特開２０１９-１１４７２８号公報

本発明の実施形態は、信頼性を向上可能な、光検出器、光検出システム、ライダー装置、及び移動体を提供する。

実施形態に係る光検出器は、複数の素子と、複数の分離部と、第１導電形の第４半導体領域と、第２導電形の第５半導体領域と、第１配線と、第１クエンチ部と、第２配線と、を含む。前記複数の素子は、セル領域に設けられる。前記複数の素子は、第１方向と、前記第１方向と交差する第２方向と、に沿って並ぶ。前記複数の素子のそれぞれは、第１導電形の第１半導体領域、第１導電形の第２半導体領域、及び第２導電形の第３半導体領域を含む。前記第２半導体領域は、前記第１半導体領域の上に設けられ、前記第１半導体領域よりも高い第１導電形の不純物濃度を有する。前記第３半導体領域は、前記第２半導体領域の上に設けられる。前記複数の分離部は、前記第１方向及び前記第２方向に平行な第１面において、前記複数の素子の周りにそれぞれ設けられる。前記第４半導体領域は、前記第１面において前記複数の分離部のそれぞれの周りに設けられる。前記第５半導体領域は、前記第４半導体領域の上に設けられる。前記第１配線は、複数の前記第３半導体領域の少なくとも一部と電気的に接続される。前記第１クエンチ部は、前記第１配線と電気的に接続される。前記第２配線は、前記セル領域の周りにおいて前記第５半導体領域と電気的に接続される。

図１は、第１実施形態に係る光検出器を例示する模式的平面図である。 図２は、図１の一部を拡大した模式的平面図である。 図３は、図２における部分IIIの拡大平面図である。 図４は、図３のIV－IV断面図である。 図５は、図２における部分Ｖの拡大平面図である。 図６は、図５のVI－VI断面図である。 図７（ａ）及び図７（ｂ）は、第１実施形態に係る光検出器の製造工程を例示する模式的断面図である。 図８（ａ）及び図８（ｂ）は、第１実施形態に係る光検出器の製造工程を例示する模式的断面図である。 図９（ａ）及び図９（ｂ）は、第１実施形態に係る光検出器の製造工程を例示する模式的断面図である。 図１０（ａ）及び図１０（ｂ）は、第１実施形態に係る光検出器の製造工程を例示する模式的断面図である。 図１１（ａ）及び図１１（ｂ）は、第１実施形態に係る光検出器の製造工程を例示する模式的断面図である。 図１２（ａ）及び図１２（ｂ）は、第１実施形態に係る光検出器の製造工程を例示する模式的断面図である。 図１３（ａ）は、参考例に係る光検出器の特性を示す模式図である。図１３（ｂ）は、第１実施形態に係る光検出器の特性を示す模式図である。 図１４は、第１実施形態及び参考例に係る光検出器に関する実験結果を示すグラフである。 図１５は、第１実施形態に係る光検出器の一部を例示する模式的平面図である。 図１６は、第１実施形態に係る光検出器の一部を例示する模式的平面図である。 図１７は、第２実施形態に係る光検出器を示す模式的断面図である。 図１８は、第２実施形態に係る光検出器を示す模式的断面図である。 図１９は、第３実施形態に係る光検出器を示す模式的断面図である。 図２０は、第４実施形態に係る光検出器を示す模式的断面図である。 図２１は、第５実施形態に係る光検出器を示す模式的平面図である。 図２２は、第６実施形態に係る光検出器を示す模式的平面図である。 図２３は、第７実施形態に係る光検出器を示す模式的平面図である。 図２４は、第８実施形態に係るライダー（Ｌａｓｅｒ Ｉｍａｇｉｎｇ Ｄｅｔｅｃｔｉｏｎ ａｎｄ Ｒａｎｇｉｎｇ：ＬＩＤＡＲ）装置を例示する模式図である。 図２５は、ライダー装置の検出対象の検出を説明するための図である。 図２６は、第８実施形態に係るライダー装置を備えた移動体の上面略図である。

以下に、本発明の各実施形態について図面を参照しつつ説明する。
図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
本願明細書と各図において、既に説明したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
以下の説明及び図面において、ｎ^＋及びｐ、ｐ^－の表記は、各不純物濃度の相対的な高低を表す。すなわち、「＋」が付されている表記は、「＋」及び「－」のいずれも付されていない表記よりも不純物濃度が相対的に高く、「－」が付されている表記は、いずれも付されていない表記よりも不純物濃度が相対的に低いことを示す。これらの表記は、それぞれの領域にｐ形不純物とｎ形不純物の両方が含まれている場合には、それらの不純物が補償しあった後の正味の不純物濃度の相対的な高低を表す。
以下で説明する各実施形態について、各半導体領域のｐ形とｎ形を反転させて各実施形態を実施してもよい。

［第１実施形態］
図１は、第１実施形態に係る光検出器を例示する模式的平面図である。図２は、図１の一部を拡大した模式的平面図である。図３は、図２における部分IIIの拡大平面図である。図４は、図３のIV－IV断面図である。
第１実施形態に係る光検出器１は、図１及び図２に示すように、セル領域ＣＲ、外周領域ＯＲ、第１配線４１、第２配線４２、第１パッド５１、及び第２パッド５２を含む。

図３及び図４に示すように、セル領域ＣＲは、ｐ^－形（第１導電形）半導体領域１１（第１半導体領域）、ｐ形半導体領域１２（第２半導体領域）、ｎ^＋形（第２導電形）半導体領域１３（第３半導体領域）、ｐ^－形半導体領域１４（第４半導体領域）、ｎ^＋形半導体領域１５（第５半導体領域）、分離部２０、電極２１、半導体層２２、絶縁層２３～２６、第１クエンチ部３１、及び第１配線４１を含む。図２及び図３では、絶縁層２３～２６が省略されている。

ここでは、ｐ^－形半導体領域１１からｐ形半導体領域１２に向かう方向をＺ方向（第３方向）とする。Ｚ方向に対して垂直な一方向をＸ方向（第１方向）とする。Ｚ方向に対して垂直であり、Ｘ方向と交差する一方向をＹ方向（第２方向）とする。Ｙ方向は、Ｘ方向に直交しても良い。また、説明のために、ｐ^－形半導体領域１１からｐ形半導体領域１２に向かう方向を「上」と言い、その反対方向を「下」と言う。これらの方向は、ｐ^－形半導体領域１１とｐ形半導体領域１２との相対的な位置関係に基づき、重力の方向とは無関係である。

図４に示すように、半導体層２２は、電極２１の上に設けられる。ｐ^－形半導体領域１１及び１４は、半導体層２２の上に設けられる。ｐ形半導体領域１２は、ｐ^－形半導体領域１１の上に設けられる。ｎ^＋形半導体領域１３は、ｐ形半導体領域１２の上に設けられる。

分離部２０は、Ｘ－Ｙ面（第１面）において、ｐ^－形半導体領域１１、ｐ形半導体領域１２、及びｎ^＋形半導体領域１３を含む素子１０の周りに設けられる。分離部２０は、絶縁性である。ｐ^－形半導体領域１４は、Ｘ－Ｙ面において分離部２０の周りに設けられ、ｐ^－形半導体領域１１及びｐ形半導体領域１２の周りに位置する。ｎ^＋形半導体領域１５は、ｐ^－形半導体領域１４の上に設けられる。例えば、ｐ形半導体領域１２及びｎ^＋形半導体領域１３は、分離部２０に接する。ｎ^＋形半導体領域１５は、分離部２０に接する。

ｐ形半導体領域１２とｎ^＋形半導体領域１３との間及びｐ^－形半導体領域１４とｎ^＋形半導体領域１５との間には、ｐｎ接合がそれぞれ形成される。これらのｐｎ接合面は、例えば、Ｘ－Ｙ面に平行である。

ｐ形半導体領域１２におけるｐ形不純物濃度は、ｐ^－形半導体領域１１におけるｐ形不純物濃度よりも高く、ｐ^－形半導体領域１４におけるｐ形不純物濃度よりも高い。ｐ^－形半導体領域１１におけるｐ形不純物濃度は、ｐ^－形半導体領域１４におけるｐ形不純物濃度と同じでも良いし、ｐ^－形半導体領域１４におけるｐ形不純物濃度とは異なっていても良い。ｐ^－形半導体領域１１の下部は、ｐ^－形半導体領域１４の下部と繋がっていても良い。

ｎ^＋形半導体領域１３におけるｎ形不純物濃度は、ｐ形半導体領域１２におけるｐ形不純物濃度よりも高い。ｎ^＋形半導体領域１５におけるｎ形不純物濃度は、ｐ^－形半導体領域１４におけるｐ形不純物濃度よりも高い。ｎ^＋形半導体領域１３におけるｎ形不純物濃度は、ｎ^＋形半導体領域１５におけるｎ形不純物濃度と同じでも良いし、ｎ^＋形半導体領域１５におけるｎ形不純物濃度とは異なっていても良い。

例えば、ｐ^－形半導体領域１４のＺ方向における厚みは、ｐ^－形半導体領域１１のＺ方向における厚みと、ｐ形半導体領域１２のＺ方向における厚みと、の和に等しい。

図３に示すように、複数の素子１０が、Ｘ方向及びＹ方向に並んでいる。複数の分離部２０が、Ｘ－Ｙ面において複数の素子１０の周りにそれぞれ設けられる。複数のｐ^－形半導体領域１４は、複数の分離部２０によって互いに分離される。また、複数のｎ^＋形半導体領域は、複数の分離部２０によって互いに分離される。分離部２０により、隣り合うｐ^－形半導体領域１４同士の間、及び隣り合うｎ^＋形半導体領域１５同士の間でのキャリアの移動が抑制される。１つのｐ^－形半導体領域１４及び１つのｎ^＋形半導体領域１５が、Ｘ－Ｙ面において複数の分離部２０のそれぞれの周りに設けられる。複数の分離部２０は、Ｘ方向及びＹ方向において互いに離れている。

絶縁層２３は、複数の素子１０、ｎ^＋形半導体領域１５、及び複数の分離部２０の上に設けられる。絶縁層２４は、絶縁層２３の上に設けられる。絶縁層２５は、絶縁層２４の上に設けられる。絶縁層２６は、絶縁層２５の上に設けられる。絶縁層２３～２６は、光透過性である。

図３に示すように、ｎ^＋形半導体領域１３及び第１クエンチ部３１は、第１配線４１と電気的に接続される。例えば、ｎ^＋形半導体領域１３は、プラグ４１ａ、配線４１ｂ、プラグ４１ｃ、第１クエンチ部３１、及びプラグ４１ｄを介して、第１配線４１と電気的に接続される。すなわち、第１クエンチ部３１は、ｎ^＋形半導体領域１３と第１配線４１との間に設けられ、これらと電気的に接続される。

第１クエンチ部３１の電気抵抗は、プラグ４１ａ、配線４１ｂ、プラグ４１ｃ、及びプラグ４１ｄのそれぞれの電気抵抗よりも大きい。第１クエンチ部３１の電気抵抗は、５０ｋΩ以上６ＭΩ以下であることが好ましい。

第１クエンチ部３１の少なくとも一部は、ｎ^＋形半導体領域１５又は分離部２０の上方に位置する。第１クエンチ部３１は、素子１０の上には設けられない。これにより、素子１０に向けて進行した光が、第１クエンチ部３１によって遮られることを抑制できる。

第１配線４１は、Ｘ方向に沿って延びる。１つの第１配線４１は、Ｘ方向に並ぶ複数のｎ^＋形半導体領域１３と電気的に接続される。図２に示すように、Ｙ方向において、複数の第１配線４１が設けられる。図１に示すように、複数の第１配線４１は、共通配線５０を介して、第１パッド５１と電気的に接続される。第１パッド５１は、ボンディングワイヤ等を介して、外部の電子機器と電気的に接続される。

図５は、図２における部分Ｖの拡大平面図である。図６は、図５のVI－VI断面図である。
外周領域ＯＲは、セル領域ＣＲの周りに設けられる。図５及び図６に示すように、外周領域ＯＲは、ｐ^－形半導体領域１４、ｎ^＋形半導体領域１５、絶縁層２３～２６、及び第２配線４２を含む。ｐ^－形半導体領域１４、ｎ^＋形半導体領域１５、絶縁層２３～２６は、セル領域ＣＲの他に、外周領域ＯＲにさらに設けられる。図５では、絶縁層２３～２６が省略されている。

ｎ^＋形半導体領域１５は、外周領域ＯＲにおいて、第２配線４２と電気的に接続される。例えば図５に示すように、ｎ^＋形半導体領域１５は、複数の点において、第２配線４２と電気的に接続される。より具体的には、ｎ^＋形半導体領域１５のＸ方向における端部の一部及びＹ方向における端部の一部は、外方に向けて突出し、複数のプラグ４２ａを介して第２配線４２と電気的に接続される。

第２配線４２は、第１配線４１から離れ、第１配線４１とは電気的に分離される。図１に示すように、第２配線４２は、第２パッド５２と電気的に接続される。第２パッド５２は、第１パッド５１から離れている。第２パッド５２は、ボンディングワイヤ等を介して、外部の電子機器と電気的に接続される。第１パッド５１からは、第２配線４２を流れる信号とは異なる信号を取り出すことができる。第２パッド５２からは、第１配線４１を流れる信号とは異なる信号を取り出すことができる。

光検出器１の動作を説明する。
上方から素子１０に光が入射すると、素子１０で電荷が発生する。電荷が発生すると、第１クエンチ部３１及び第１配線４１に電流が流れる。第１配線４１に流れる電流を検出することで、素子１０への入射光に対応する出力電流を検出できる。

ｐ^－形半導体領域１１及び１４は、半導体層２２を介して、電極２１と電気的に接続される。ｎ^＋形半導体領域１３は、第１配線４１を介して、第１パッド５１と電気的に接続される。ｎ^＋形半導体領域１５は、第２配線４２を介して、第２パッド５２と電気的に接続される。第１パッド５１、第２パッド５２、及び電極２１の電位をそれぞれ制御することで、ｐ形半導体領域１２とｎ^＋形半導体領域１３との間、及びｐ^－形半導体領域１４とｎ^＋形半導体領域１５との間に電圧を印加できる。

例えば、電極２１に、第１パッド５１に対して、負の電圧を印加する。これにより、ｐ形半導体領域１２とｎ^＋形半導体領域１３との間には、逆電圧が印加される。素子１０は、アバランシェフォトダイオードとして機能する。

ｐ形半導体領域１２とｎ^＋形半導体領域１３との間には、降伏電圧を超える逆電圧が印加されても良い。すなわち、素子１０は、ガイガーモードで動作しても良い。ガイガーモードで動作することにより、高い増倍率（換言すると高いゲイン）でパルス状の信号が出力される。これにより、光検出器１の受光感度を向上できる。素子１０は、微弱光を検出するための単一光子アバランシェダイオードとして機能する。

第２パッド５２の電位が第１パッド５１の電位と実質的に同じになるように制御されても良い。これにより、ｐ^－形半導体領域１４とｎ^＋形半導体領域１５との間には、逆電圧が印加される。ｐ^－形半導体領域１４及びｎ^＋形半導体領域１５は、アバランシェフォトダイオードとして機能する。

第１クエンチ部３１は、素子１０に光が入射し、アバランシェ降伏が発生した際に、アバランシェ降伏の継続を抑制するために設けられる。アバランシェ降伏が発生し、第１クエンチ部３１に電流が流れると、第１クエンチ部３１の電気抵抗に応じて電圧降下が生じる。電圧降下により、ｐ形半導体領域１２とｎ^＋形半導体領域１３との間の電位差が小さくなり、アバランシェ降伏が停止する。これにより、素子１０は短い時定数で高速応答し、次に素子１０へ入射した光を検出できるようになる。

上述したように、大きな電圧降下を生じさせる抵抗体が第１クエンチ部３１として設けられても良いし、抵抗体に代えて電流を遮断する制御回路が第１クエンチ部３１として設けられても良い。制御回路には、アクティブクエンチ回路と呼ばれる公知の構成を適用可能である。例えば、制御回路は、コンパレータ、制御ロジック部、及び２つのスイッチング素子を含み、第１配線４１と電気的に接続される。制御回路は、セル領域ＣＲに設けられても良いし、外周領域ＯＲに設けられても良い。

各要素の材料の一例を説明する。
ｐ^－形半導体領域１１、ｐ形半導体領域１２、ｎ^＋形半導体領域１３、ｐ^－形半導体領域１４、ｎ^＋形半導体領域１５などの各半導体領域は、シリコン、炭化シリコン、ガリウムヒ素、及び窒化ガリウムからなる群より選択される少なくとも１つの半導体材料を含む。これらの半導体領域がシリコンを含むとき、リン、ヒ素、又はアンチモンがｎ形不純物として用いられる。ホウ素又はフッ化ホウ素がｐ形不純物として用いられる。

ｐ^－形半導体領域１１及び１４のそれぞれにおけるｐ形不純物濃度は、例えば１．０×１０^１３ａｔｏｍ／ｃｍ^３以上、１．０×１０^１６ａｔｏｍ／ｃｍ^３以下である。ｐ形半導体領域１２におけるｐ形不純物濃度は、例えば１．０×１０^１６ａｔｏｍ／ｃｍ^３以上、１．０×１０^１８ａｔｏｍ／ｃｍ^３以下である。ｎ^＋形半導体領域１３及び１５のそれぞれにおけるｎ形不純物濃度は、例えば１．０×１０^１８ａｔｏｍ／ｃｍ^３以上、１．０×１０^２１ａｔｏｍ／ｃｍ^３以下である。

半導体層２２は、例えば、ｐ形半導体基板の少なくとも一部である。半導体層２２は、上述した半導体材料を含む。半導体層２２におけるｐ形不純物濃度は、１．０×１０^１７ａｔｏｍ／ｃｍ^３以上、１．０×１０^２１ａｔｏｍ／ｃｍ^３以下である。

分離部２０及び絶縁層２３～２６は、絶縁材料を含む。例えば、分離部２０及び絶縁層２３～２６は、シリコンと、酸素及び窒素からなる群より選択される１つと、を含む。例えば、分離部２０及び絶縁層２３～２６は、酸化シリコン又は窒化シリコンを含む。抵抗体としての第１クエンチ部３１は、半導体材料としてポリシリコンを含む。第１クエンチ部３１には、ｎ形不純物又はｐ形不純物が添加されていても良い。

プラグ４１ａ、４１ｃ、４１ｄ、及び４２ａは、金属材料を含む。例えば、プラグ４１ａ、４１ｃ、４１ｄ、及び４２ａは、チタン、タングステン、銅、及びアルミニウムからなる群より選択された少なくとも１つを含む。プラグ４１ａ、４１ｃ、４１ｄ、及び４２ａは、チタン、タングステン、銅、及びアルミニウムからなる群より選択された少なくとも１つの窒化物又はシリコン化合物を含んでも良い。

電極２１、第１配線４１、配線４１ｂ、第２配線４２、第１パッド５１、及び第２パッド５２は、銅及びアルミニウムからなる群より選択された少なくとも１つを含む。

図７（ａ）～図１２（ｂ）は、第１実施形態に係る光検出器の製造工程を例示する模式的断面図である。
図７（ａ）～図１２（ｂ）を参照して、第１実施形態に係る光検出器の製造工程の一例を説明する。

図７（ａ）に示すように、シリコン基板１００ａ及びｐ形のシリコンエピ層１０１を含む基板を用意する。シリコン基板１００ａからシリコンエピ層１０１に向かう方向は、Ｚ方向に対応する。シリコンエピ層１０１は、シリコン基板１００ａの上に、シリコンをエピタキシャル成長させることで形成される。シリコン基板１００ａ及びシリコンエピ層１０１は、ホウ素がドープされた単結晶ｐ形シリコンを含む。シリコン基板１００ａにおけるホウ素濃度は、４．０×１０^１８ｃｍ^－３である。シリコンエピ層１０１におけるホウ素濃度は、１．０×１０^１５ｃｍ^－３である。シリコンエピ層１０１の厚さは、１０μｍである。

シリコンエピ層１０１の表面を酸化し、１００ｎｍの厚さのシリコン酸化膜１０２を形成する。減圧熱ＣＶＤ法により、シリコン酸化膜１０２の上に、シリコン酸化膜１０３を１μｍ堆積させる。素子分離領域１０４を規定するレジスト１０５をリソグラフィ工程によって形成する。素子分離領域１０４をＺ方向から見たときの形状は、分離部２０をＺ方向から見たときの形状に対応する。図７（ｂ）に示すように、反応性イオンエッチング（ＲＩＥ）法により、レジスト１０５の開口部を通してシリコン酸化膜１０３及びシリコン酸化膜１０２をエッチングする。素子分離領域１０４の幅は、１μｍである。

レジスト１０５を剥離する。素子分離領域１０４のシリコンエピ層１０１を、シリコン酸化膜１０３をマスクとして用いてエッチングする。これにより、図８（ａ）に示すように、第１トレンチ１０６が形成される。エッチング深さは、例えば８μｍである。第１トレンチ１０６の形成に際しては、約２°のテーパ角度を付けることが好ましい。テーパ角度は、Ｚ方向に対する第１トレンチ１０６の側面の傾きである。これにより、後の酸化膜埋め込み時のボイド発生を抑制することができる。

第１トレンチ１０６の表面を酸化し、５０ｎｍの厚さのシリコン酸化膜１０６１を形成する。埋め込み酸化膜１０６３をプラズマ化学気相成長（ＣＶＤ）法により１．２μｍ堆積する。１０００℃の窒素アニールを実行し、埋め込み酸化膜１０６３の構造を緻密化する。図８（ｂ）に示すように、化学機械研磨（ＣＭＰ）処理により埋め込み酸化膜１０６３を平坦化する。

フッ酸処理によりシリコン酸化膜１０２を剥離する。シリコンエピ層１０１の表面を酸化し、５０ｎｍの厚さのシリコン酸化膜１０７を形成する。０．２μｍの厚さのポリシリコン膜を減圧熱ＣＶＤ法により成膜する。リソグラフィ工程とＲＩＥ工程により、ポリシリコン膜を所定の形状に加工する。これにより、図９（ａ）に示すように、クエンチ抵抗１１２が形成される。クエンチ抵抗１１２の抵抗を調整するために、例えばホウ素を、注入加速電圧２０ｋｅＶで、１．０×１０^１５ｃｍ^－２の不純物を注入し、活性化アニールを行う。

図９（ｂ）に示すように、リソグラフィ工程及びイオン注入工程により、ｐ形アバランシェ層１０９を、埋め込み酸化膜１０６３に囲まれた素子領域１０８内に部分的に形成する。ｐ形アバランシェ層１０９は、ホウ素のイオン注入により形成される。ホウ素のピーク深さが０．８μｍであり、ピーク濃度が１．０×１０^１７ｃｍ^－３となるように、ｐ形アバランシェ層１０９を形成する。

図１０（ａ）に示すように、イオン注入工程により、ｎ^＋形アバランシェ層１１３ａ及び１１３ｂを形成する。ｎ^＋形アバランシェ層１１３ａは、ｐ形アバランシェ層１０９の表面に形成される。ｎ^＋形アバランシェ層１１３ｂは、埋め込み酸化膜１０６３同士の間及び複数の素子領域１０８の外周において、シリコンエピ層１０１表面に形成される。ｎ^＋形アバランシェ層１１３ａ及び１１３ｂは、リンのイオン注入により形成される。ｎ^＋形アバランシェ層１１３ａ及び１１３ｂは、ピーク濃度が１．５×１０^２０ｃｍ^－３となるように形成される。ｎ^＋形アバランシェ層１１３ａ及び１１３ｂを活性化するために、窒素雰囲気中でアニール処理を行う。

ＣＶＤ法により、０．５ｕｍの厚さの絶縁膜１１４を成膜する。図１０（ｂ）に示すように、リソグラフィ工程及びＲＩＥ工程により、複数のコンタクトホール１１９を形成する。複数のコンタクトホール１１９は、クエンチ抵抗１１２及びｎ^＋形アバランシェ層１１３ａの上にそれぞれ形成される。

コンタクトホール１１９の内面に沿って、チタン膜１２０及び窒化チタン膜１２１をスパッタ法によりそれぞれ１０ｎｍ成膜する。窒化チタン膜１２１の上に、タングステン膜１２２をＣＶＤ法により０．３μｍ成膜する。絶縁膜１１４をストッパとして用いて、ＣＭＰによりチタン膜１２０、窒化チタン膜１２１、及びタングステン膜１２２を平坦化する。これにより、コンタクトホール１１９が、チタン膜１２０、窒化チタン膜１２１、及びタングステン膜１２２により埋め込まれる。スパッタ法により、０．５ｕｍの厚さのアルミニウム層１２３を成膜する。図１１（ａ）に示すように、リソグラフィ工程及びＲＩＥ工程により、アルミニウム層１２３を所定の形状に加工する。

ＣＶＤ法により、０．３ｕｍの厚さの絶縁膜１１８を成膜する。図１１（ｂ）～図１２（ｂ）は、複数の素子領域１０８の外周の様子を示す。図１１（ｂ）に示すように、リソグラフィ工程及びＲＩＥ工程により、絶縁膜１１８、絶縁膜１１４、及びシリコン酸化膜１０７を貫通するコンタクトホール１２５を形成する。コンタクトホール１２５は、ｎ^＋形アバランシェ層１１３ｂの上に形成される。

コンタクトホール１２５の内面に沿って、チタン膜１２６及び窒化チタン膜１２７をスパッタ法によりそれぞれ１０ｎｍ成膜する。窒化チタン膜１２７の上に、タングステン膜１２８をＣＶＤ法により０．３μｍ成膜する。絶縁膜１１８をストッパとして用いて、ＣＭＰにより、チタン膜１２６、窒化チタン膜１２７、及びタングステン膜１２８を平坦化する。これにより、コンタクトホール１２５が、チタン膜１２６、窒化チタン膜１２７、及びタングステン膜１２８により埋め込まれる。スパッタ法により、０．５ｕｍの厚さのアルミニウム層１２９を成膜する。図１２（ａ）に示すように、リソグラフィ工程及びＲＩＥ工程により、アルミニウム層１２９を所定の形状に加工する。

図１２（ｂ）に示すように、パッシベーション膜１３０として、０．３μｍの厚さのシリコン窒化膜をＣＶＤ法により成膜する。その後、パッシベーション膜１３０に開口を形成し、アルミニウム層１２３の一部及びアルミニウム層１２９の一部をそれぞれパッドとして露出させる。シリコン基板１００ａの厚さが６００μｍになるまで、シリコン基板１００ａの裏面を研磨する。裏面電極としてＴｉ膜及びＡｕ膜を成膜する。以上の工程により、実施形態に係る光検出器１が製造される。

上述した製造工程によって得られたシリコン基板１００ａは、光検出器１の半導体層２２に対応する。シリコンエピ層１０１は、ｐ^－形半導体領域１１及び１４に対応する。ｐ形アバランシェ層１０９は、ｐ形半導体領域１２に対応する。ｎ^＋形アバランシェ層１１３ａは、ｎ^＋形半導体領域１３に対応する。ｎ^＋形アバランシェ層１１３ｂは、ｎ^＋形半導体領域１５に対応する。シリコン酸化膜１０６１及び埋め込み酸化膜１０６３は、分離部２０に対応する。シリコン酸化膜１０７は、絶縁層２３に対応する。絶縁膜１１４は、絶縁層２４に対応する。絶縁膜１１８は、絶縁層２５に対応する。パッシベーション膜１３０は、絶縁層２６に対応する。クエンチ抵抗１１２は、第１クエンチ部３１に対応する。アルミニウム層１２３は、第１配線４１、配線４１ｂ、共通配線５０、及び第１パッド５１に対応する。アルミニウム層１２９は、第２配線４２及び第２パッド５２に対応する。

第１実施形態の利点を説明する。
図１３（ａ）は、参考例に係る光検出器の特性を示す模式図である。図１３（ｂ）は、第１実施形態に係る光検出器の特性を示す模式図である。
図１３（ａ）に示す参考例に係る光検出器１ｒでは、ｎ^＋形半導体領域１５が設けられていない。図１３（ａ）及び図１３（ｂ）において、破線の矢印Ａ１及びＡ２は、ｐ^－形半導体領域１１又はｐ^－形半導体領域１４で発生した電子の流れを示している。

図１３（ａ）に示すように、素子１０において、ｐ形半導体領域１２とｎ^＋形半導体領域１３との間に逆方向の電圧が印加されたとき、ｐ形半導体領域１２とｎ^＋形半導体領域１３との間の界面から空乏層ＤＬ１が広がる。素子１０に光が入射し、空乏層ＤＬ１において光電変換が生じると、キャリアが空乏層ＤＬ１をドリフトし、アバランシェ降伏が生じる。第１配線４１及び第１パッド５１には、このアバランシェ降伏に基づく信号が流れる。

一方、半導体層２２、ｐ^－形半導体領域１１、及びｐ^－形半導体領域１４などでは、各半導体領域中の結晶欠陥、熱などにより、素子１０に光が入射していないときにも、キャリアが発生する。ｐ形半導体領域１２とｎ^＋形半導体領域１３との間に電圧が印加されると、このキャリアは、矢印Ａ１で示すように、空乏層ＤＬ１内をドリフトし、アバランシェ降伏を発生させうる。素子１０に光が入射していないときでも、第１配線４１及び第１パッド５１に、アバランシェ降伏に基づく信号（暗電流）が流れうる。すなわち、光の誤検出が生じる可能性がある。

この課題について、光検出器１は、ｐ^－形半導体領域１４及びｎ^＋形半導体領域１５を含む。ｐ^－形半導体領域１４とｎ^＋形半導体領域１５との間に逆方向の電圧が印加されたとき、図１３（ｂ）に示すように、ｐ^－形半導体領域１４とｎ^＋形半導体領域１５との間の界面から空乏層ＤＬ２が広がる。ｐ^－形半導体領域１４とｎ^＋形半導体領域１５との間には、ｐ形半導体領域１２のようなｐ形不純物濃度の高い領域が設けられていない。このため、空乏層ＤＬ２は、素子１０の空乏層ＤＬ１よりも下方に向けて広がり易い。換言すると、ｐ^－形半導体領域１４及びｎ^＋形半導体領域１５を含むダイオードの降伏電圧は、ｐ形半導体領域１２及びｎ^＋形半導体領域１３を含むダイオードの降伏電圧よりも高い。例えば、素子１０では、ｐ形半導体領域１２の全体が空乏化され、ｐ^－形半導体領域１１の途中まで空乏層ＤＬ１が広がる。素子１０の周りでは、ｐ^－形半導体領域１４の全体が空乏化され、分離部２０の下方まで空乏層ＤＬ２が広がる。

空乏層ＤＬ２により、ｐ^－形半導体領域１４で発生したキャリアは、ｎ^＋形半導体領域１５へ流れる。また、空乏層ＤＬ２の広がりにより、分離部２０の下方では、横方向の電界が発生する。分離部２０の下方で発生したキャリアは、この横方向の電界により、空乏層ＤＬ２へ引き込まれる。キャリアは、セル領域ＣＲのｎ^＋形半導体領域１５から外周領域ＯＲのｎ^＋形半導体領域１５へ流れ、第２配線４２を通して排出される。すなわち、暗電流が第１配線４１及び第１パッド５１へ流れることを抑制できる。第１実施形態によれば、光検出器１による光の誤検出を抑制し、光検出器１の信頼性を向上できる。

素子１０におけるアバランシェ降伏によって発生した信号は、第１配線４１を通して、第１パッド５１より取り出される。ｐ^－形半導体領域１４において発生した信号は、第２配線４２を通して、第２パッド５２から排出される。第１パッド５１から取り出した信号のみを光の検出に用いることで、光検出の精度を向上できる。

図１４は、第１実施形態及び参考例に係る光検出器に関する実験結果を示すグラフである。
図１４において、横軸は、第１パッド５１及び第２パッド５２に対して電極２１に印加される負の電圧Ｖｏｐを示す。縦軸は、各電圧Ｖｏｐにおいて得られたダークカウントレートＤＣＲを示す。横軸の値及び縦軸の値は、相対値で表されている。実線は、第１実施形態の光検出器に関する実験結果である。具体的には、実線は、第２パッド５２の電位を、第１パッド５１の電位と同じに設定したときの、ダークカウントレートＤＣＲの測定結果を示す。第２パッド５２の電位が固定され、電極２１に電圧Ｖｏｐが印加されると、ｐ^－形半導体領域１４とｎ^＋形半導体領域１５との間に電圧Ｖが印加される。破線は、参考例の光検出器に関する実験結果である。具体的には、破線は、第２パッド５２の電位が固定されず、第２パッド５２の電位がフローティングであるときの、ダークカウントレートＤＣＲの測定結果を示す。この場合、ｐ^－形半導体領域１４とｎ^＋形半導体領域１５との間に電圧Ｖが印加されない。第２パッド５２の電位がフローティングである状態は、ｎ^＋形半導体領域１５や、第２配線４２、第２パッド５２などが設けられていない形態に対応する。

ダークカウントレートＤＣＲが小さいほど、光の誤検出が発生し難く、光検出器の信頼性が高いことを示す。図１４の結果から、第２パッド５２の電位が固定された場合、第２パッド５２の電位がフローティングの場合に比べて、ダークカウントレートＤＣＲは、約１２％低下することが分かった。

さらに、第１実施形態では、ｎ^＋形半導体領域１５が、セル領域ＣＲの外周において、第２配線４２と電気的に接続される。分離部２０同士の間の領域では、分離部２０を形成する際に、多くの結晶欠陥が発生する。分離部２０同士の間の領域においてｎ^＋形半導体領域１５と第２配線４２とを電気的に接続すると、欠陥により、ｎ^＋形半導体領域１５と第２配線４２との間の接続抵抗が増大しうる。これにより、ｎ^＋形半導体領域１５の電位が、第２パッド５２の電位に対して変動しうる。例えば、第２パッド５２の電位を第１パッド５１の電位と同じに設定した場合でも、ｎ^＋形半導体領域１５の電位がｎ^＋形半導体領域１３の電位に比べて変動する可能性がある。

この課題について、第１実施形態では、セル領域ＣＲの外周において、ｎ^＋形半導体領域１５と第２配線４２が電気的に接続される。これにより、欠陥によるｎ^＋形半導体領域１５と第２配線４２との間の接続抵抗の増大を抑制し、ｎ^＋形半導体領域１５の電位をより安定化できる。これにより、光検出器１の特性をより安定化でき、光検出器１の信頼性を向上できる。

また、素子１０に光が入射したとき、二次光子が発生する。一部の二次光子は、隣り合う素子１０に向けて進行する。分離部２０の屈折率は、素子１０の屈折率とは異なる。このため、少なくとも一部の二次光子は、分離部２０の界面で反射される。分離部２０が設けられることで、クロストークノイズを低減できる。

光検出器１では、図２及び図３に示すように、互いに離れた複数の分離部２０が設けられる。この場合、隣り合う素子１０同士の間に１つの分離部２０が設けられる場合に比べて、分離部２０の界面の数が増える。界面の数の増加により、隣り合う素子１０に向けて進む二次光子がさらに反射され易くなる。これにより、クロストークノイズをさらに低減できる。

第２パッド５２の電位を固定せず、フローティングにした場合には、分離部２０近傍の素子１０の外周部分において、ｐ形半導体領域１２とｎ^＋形半導体領域１３の接合面付近では、高い電界がかかりやすい。素子１０の外周部分と中央部分との間での電界強度の不均一が大きいと、素子１０の光子検出効率が低下する可能性がある。第２パッド５２の電位を固定すると、分離部２０近傍の電界強度を下げることができる。これにより、素子１０の外周部分と中央部分との間での電界強度の差を低減できる。この結果、素子１０の光子検出効率をより安定に設計でき、光検出器１の信頼性を向上できる。

図１５及び図１６は、第１実施形態に係る光検出器の一部を例示する模式的平面図である。
例えば、分離部２０は、Ｚ方向から見たときに、５角以上の多角形である。図１５に示す例では、分離部２０は、Ｚ方向から見たときに、八角形状である。具体的には、分離部２０は、Ｘ方向に沿って延びる一対の第１延在部分２０ａ、Ｙ方向に沿って延びる一対の第２延在部分２０ｂ、及び複数の連結部分２０ｃを含む。素子１０は、Ｙ方向において、一対の第１延在部分２０ａの間に設けられる。素子１０は、Ｘ方向において、一対の第２延在部分２０ｂの間に設けられる。それぞれの連結部分２０ｃは、第１延在部分２０ａの一端と、第２延在部分２０ｂの一端と、を連結している。

第１延在部分２０ａのＸ方向における長さは、連結部分２０ｃのＸ方向における長さよりも長い。第２延在部分２０ｂのＹ方向における長さは、連結部分２０ｃのＹ方向における長さよりも長い。連結部分２０ｃのＸ方向における長さＬ１及び連結部分２０ｃのＹ方向における長さＬ２は、それぞれ１μｍ以上であることが好ましい。例えば、Ｚ方向から見たときに、連結部分２０ｃは、直線状である。第１延在部分２０ａと連結部分２０ｃとの間の角度θ１は、１３５度以上が好ましい。第２延在部分２０ｂと連結部分２０ｃとの間の角度θ２は、１３５度以上が好ましい。

又は、図１６に示すように、Ｚ方向から見たときに、分離部２０の角は、湾曲していても良い。すなわち、Ｚ方向から見たときに、連結部分２０ｃが湾曲していても良い。図１６に示す例では、分離部２０は、Ｚ方向から見たときに、角丸の四角形状である。例えば、第１延在部分２０ａと連結された連結部分２０ｃの一端は、Ｘ方向に沿う。第２延在部分２０ｂと連結された連結部分２０ｃの他端は、Ｙ方向に沿う。これにより、連結部分２０ｃは、第１延在部分２０ａ及び第２延在部分２０ｂと滑らかに連結される。

図１５及び図１６に示す例において、連結部分２０ｃのＸ方向及びＹ方向におけるそれぞれの長さは、１μｍ以上であることが好ましい。これにより、連結部分２０ｃ近傍で発生する応力を効果的に緩和できる。

ここでは、分離部２０が、一対の第１延在部分２０ａ、一対の第２延在部分２０ｂ、及び複数の連結部分２０ｃを含む例を説明した。分離部２０は、互いに連設された１つの第１延在部分２０ａ、１つの第２延在部分２０ｂ、及び１つの連結部分２０ｃを少なくとも含んでいれば良い。これにより、１つの第１延在部分２０ａ、１つの第２延在部分２０ｂ、及び１つの連結部分２０ｃが設けられた領域近傍の応力を緩和できる。

［第２実施形態］
図１７及び図１８は、第２実施形態に係る光検出器を示す模式的断面図である。
図１７に示すように、第２実施形態に係る光検出器２は、光検出器１と比べて、レンズ３５をさらに含む。レンズ３５は、平坦化された絶縁層２６の上に設けられ、素子１０の上に位置する。複数のレンズ３５が、複数の素子１０の上にそれぞれ位置する。レンズ３５の上面は、凸状に湾曲している。レンズ３５の下面は、例えば、Ｘ－Ｙ面に平行である。

レンズ３５は、光透過性の樹脂を含む。樹脂は、アクリル系樹脂が好ましい。アクリル系樹脂は、プロピレングリコールモノメチルエーテルアセテートを混ぜた樹脂であってもよい。複数のレンズ３５は、互いに離れていても良いし、互いに接していても良い。互いに接しているほうが、レンズ３５を介して素子１０に入射する光量が増えるため、好ましい。図１８に示すように、１つの樹脂層３５ａの上面に複数の凸部が設けられ、それぞれの凸部がレンズ３５として機能しても良い。樹脂層３５ａを設けることで、レンズ３５の焦点深さを調整することができる。

レンズ３５を設けることで、光を素子１０に向けて集めることができる。特に、ｎ^＋形半導体領域１５を設けて、ｐ^－形半導体領域１４とｎ^＋形半導体領域１５との間に電圧を印加する場合、図１３（ａ）及び図１３（ｂ）に示したように、光電変換されたキャリアを検出できる範囲が、制限され、素子１０の外方を含まない範囲に限定される可能性がある。この結果、光子検出効率が低下する可能性がある。レンズ３５により、素子１０の中央部へ光を集めることで、ｎ^＋形半導体領域１５を設けることによる光子検出効率の低下を補うことができる。

［第３実施形態］
図１９は、第３実施形態に係る光検出器を示す模式的断面図である。
第３実施形態に係る光検出器３は、光検出器１と比べて、分離部２０の下端が半導体層２２に接する。例えば、分離部２０の下端は、Ｘ－Ｙ面において半導体層２２に囲まれる。ｐ^－形半導体領域１１とｐ^－形半導体領域１４は、分離部２０によって分離される。

分離部２０と半導体領域の界面には、キャリアの生成又は再結合中心が高密度に存在する。このため、熱的に励起されたキャリアが、アバランシェ降伏を引き起こし、誤検出を起こす原因になる可能性がある。例えば、分離部２０の下端近傍で発生したキャリアが、空乏層ＤＬ１へ達し、アバランシェ降伏を引き起こす可能性がある。一方、半導体層２２は、不純物濃度が高いため、キャリア寿命が短い。分離部２０下端が不純物濃度の高い半導体層２２に接する場合、分離部２０下端近傍で熱的に励起されたキャリアが、空乏層ＤＬ１へ達し、アバランシェ降伏を引き起こす可能性は低減する。特に、ｎ^＋形半導体領域１５を設けて、ｐ^－形半導体領域１４とｎ^＋形半導体領域１５との間に電圧が印加される場合に、素子１０の分離部２０近傍からのｎ^＋形半導体領域１３へのキャリアの拡散を抑制できる。

［第４実施形態］
図２０は、第４実施形態に係る光検出器を示す模式的断面図である。
図２０に示した光検出器４のように、ｐ形半導体領域１２及びｎ^＋形半導体領域１３は、分離部２０から離れていても良い。ｐ^－形半導体領域１１の一部が、ｐ形半導体領域１２と分離部２０との間、及びｎ^＋形半導体領域１３と分離部２０との間に設けられる。

ｎ^＋形半導体領域１３が分離部２０と接していると、分離部２０を設けるための第１トレンチ１０６を形成した際に、ｎ^＋形半導体領域１３外周における欠陥が増加する。欠陥の増加は、入射光によるパルスから遅れて出力されるアフターパルスの影響を増大させる。ｎ^＋形半導体領域１３が分離部２０から離れていると、ｎ^＋形半導体領域１３外周における欠陥の数を低減でき、欠陥に起因するアフターパルスの影響を抑制できる。

同様に、ｎ^＋形半導体領域１５は、分離部２０から離れている。ｐ^－形半導体領域１４の一部は、ｎ^＋形半導体領域１５と分離部２０との間に設けられる。これにより、分離部２０の周囲に形成される結晶欠陥から離れて、ｎ^＋形半導体領域１５を形成できる。これにより、光検出器４の信頼性が向上する。

［第５実施形態］
図２１は、第５実施形態に係る光検出器を示す模式的平面図である。
図２１に示す光検出器５のように、分離部２０は、絶縁領域２０Ｉ及び金属領域２０Ｍを含んでも良い。絶縁領域２０Ｉは、素子１０と金属領域２０Ｍとの間、ｐ^－形半導体領域１４と金属領域２０Ｍとの間、及びｎ^＋形半導体領域１５と金属領域２０Ｍとの間に設けられる。

金属領域２０Ｍは、素子１０、ｐ^－形半導体領域１４、及びｎ^＋形半導体領域１５とは、電気的に分離される。金属領域２０Ｍの電位は、フローティングであっても良いし、固定されても良い。

例えば、絶縁領域２０Ｉは、酸化シリコン又は窒化シリコンなどの絶縁材料を含む。金属領域２０Ｍは、タングステン、アルミニウム、チタン、及び銅からなる群より選択された少なくとも１つの金属を含む。金属領域２０Ｍは、金属とシリコンの化合物を含んでも良い。金属領域２０Ｍは、複数の金属層を含んでも良い。例えば、金属領域２０Ｍは、タングステン層、窒化チタン層、及びチタン層を含む。窒化チタン層は、タングステン層と絶縁領域２０Ｉとの間に設けられる。チタン層は、窒化チタン層と絶縁領域２０Ｉとの間に設けられる。

分離部２０が金属領域２０Ｍを含むことで、分離部２０が絶縁材料のみから構成される場合に比べて、二次光子がさらに反射され易くなる。これにより、クロストークノイズをさらに低減できる。

［第６実施形態］
図２２は、第６実施形態に係る光検出器を示す模式的平面図である。
図２２に示す光検出器６のように、分離部２０は、絶縁領域２０Ｉ及び空隙Ｖを含んでも良い。絶縁領域２０Ｉは、素子１０と空隙Ｖとの間、ｐ^－形半導体領域１４と空隙Ｖとの間、及びｎ^＋形半導体領域１５と空隙Ｖとの間に設けられる。

二次光子は、素子１０と分離部２０との界面や、分離部２０とｐ^－形半導体領域１４との界面によって反射される。光検出器６によれば、二次光子は、さらに、絶縁領域２０Ｉと空隙Ｖとの界面で反射される。これにより、クロストークノイズをさらに低減できる。

また、空隙Ｖが設けられることで、素子１０、ｐ^－形半導体領域１４、分離部２０で発生する応力を緩和できる。例えば、光検出器６の製造中に、クラック等が発生することを抑制できる。これにより、光検出器６の歩留まりを向上できる。

［第７実施形態］
図２３は、第７実施形態に係る光検出器を示す模式的平面図である。
第７実施形態に係る光検出器７は、図２３に示すように、第２クエンチ部３２をさらに含む点で、光検出器１とは異なる。第２クエンチ部３２は、第２配線４２と電気的に接続される。図２３の例では、第２クエンチ部３２は、第２配線４２と第２パッド５２との間に設けられ、これらと電気的に接続される。

第２クエンチ部３２は、大きな電圧降下を生じさせる抵抗体であっても良いし、アクティブクエンチ回路を含んでも良い。第２パッド５２の電位を、第１パッド５１の電位と同じに設定したとき、第２クエンチ部３２は、ｎ^＋形半導体領域１５の表面電位を調整するために設けられる。例えば、第２クエンチ部３２が、大きな電圧降下を生じさせる抵抗体の場合、ｐ^－形半導体領域１４とｎ^＋形半導体領域１５との間に流れる電流量を低減できる。この結果、ｎ^＋形半導体領域１５の表面電位を固定しながら、素子１０をより安定にガイガーモード動作させることができ、光検出器７の信頼性を向上できる。

［第８実施形態］
図２４は、第８実施形態に係るライダー（Ｌａｓｅｒ Ｉｍａｇｉｎｇ Ｄｅｔｅｃｔｉｏｎ ａｎｄ Ｒａｎｇｉｎｇ：ＬＩＤＡＲ）装置を例示する模式図である。
この実施形態は、ライン光源、レンズと構成され長距離被写体検知システム（ＬＩＤＡＲ）などに応用できる。ライダー装置５００１は、対象物４１１に対してレーザ光を投光する投光ユニットＴと、対象物４１１からのレーザ光を受光しレーザ光が対象物４１１までを往復してくる時間を計測し距離に換算する受光ユニットＲ（光検出システムともいう）と、を備えている。

投光ユニットＴにおいて、光源４０４は、光を発する。例えば、光源４０４は、レーザ光発振器を含み、レーザ光を発振する。駆動回路４０３は、レーザ光発振器を駆動する。光学系４０５は、レーザ光の一部を参照光として取り出し、そのほかのレーザ光をミラー４０６を介して対象物４１１に照射する。ミラーコントローラ４０２は、ミラー４０６を制御して対象物４１１にレーザ光を投光する。ここで、投光とは、光を当てることを意味する。

受光ユニットＲにおいて、参照光用光検出器４０９は、光学系４０５によって取り出された参照光を検出する。光検出器４１０は、対象物４１１からの反射光を受光する。距離計測回路４０８は、参照光用光検出器４０９で検出された参照光と光検出器４１０で検出された反射光に基づいて、対象物４１１までの距離を計測する。画像認識システム４０７は、距離計測回路４０８で計測された結果に基づいて、対象物４１１を認識する。

ライダー装置５００１は、レーザ光が対象物４１１までを往復してくる時間を計測し距離に換算する光飛行時間測距法（Ｔｉｍｅ ｏｆ Ｆｌｉｇｈｔ）を採用している。ライダー装置５００１は、車載ドライブ－アシストシステム、リモートセンシング等に応用される。光検出器４１０として上述した実施形態の光検出器を用いると、特に近赤外線領域で良好な感度を示す。このため、ライダー装置５００１は、人が不可視の波長帯域への光源に適用することが可能となる。ライダー装置５００１は、例えば、移動体向け障害物検知に用いることができる。

図２５は、ライダー装置の検出対象の検出を説明するための図である。
光源３０００は、検出対象となる物体６００に光４１２を発する。光検出器３００１は、物体６００を透過あるいは反射、拡散した光４１３を検出する。

光検出器３００１は、例えば、上述した本実施形態に係る光検出器を用いると、高感度な検出を実現できる。なお、光検出器４１０および光源４０４のセットを複数設け、その配置関係を前もってソフトウェア（回路でも代替可）に設定しておくことが好ましい。光検出器４１０および光源４０４のセットの配置関係は、例えば、等間隔で設けられることが好ましい。それにより、各々の光検出器４１０の出力信号を補完しあうことにより、正確な三次元画像を生成することができる。

図２６は、第８実施形態に係るライダー装置を備えた移動体の上面略図である。
図２６の例では、移動体は、車である。本実施形態に係る車両７００は、車体７１０の４つの隅にライダー装置５００１を備えている。本実施形態に係る車両は、車体の４つの隅にライダー装置を備えることで、車両の全方向の環境をライダー装置によって検出することができる。

移動体は、図２６に表した車以外に、ドローン、ロボットなどであっても良い。ロボットは、例えば、無人搬送車（ＡＧＶ）である。これらの移動体の４つの隅にライダー装置を備えることで、移動体の全方向の環境をライダー装置によって検出することができる。

本願明細書において、「垂直」及び「平行」は、厳密な垂直及び厳密な平行だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直及び実質的に平行であれば良い。

以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明の実施形態は、これらの具体例に限定されるものではない。例えば、光検出器に含まれるｐ^－形半導体領域、ｐ形半導体領域、ｎ^＋形半導体領域、分離部、電極、半導体層、絶縁層、クエンチ部、レンズ、配線、プラグ、パッド、セル領域、外周領域などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。

また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。

その他、本発明の実施の形態として上述した光検出器、光検出システム、ライダー装置、及び移動体を基にして、当業者が適宜設計変更して実施し得る全ての光検出器、光検出システム、ライダー装置、及び移動体も、本発明の要旨を包含する限り、本発明の範囲に属する。

その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１～５，１ｒ：光検出器、 １０：素子、 １１：ｐ^－形半導体領域、 １２：ｐ形半導体領域、 １３：ｎ^＋形半導体領域、 １４：ｐ^－形半導体領域、 １５：ｎ^＋形半導体領域、 ２０：分離部、 ２０ａ：第１延在部分、 ２０ｂ：第２延在部分、 ２０ｃ：連結部分、 ２０Ｉ：絶縁領域、 ２０Ｍ：金属領域、 ２１：電極、 ２２：半導体層、 ２３～２６：絶縁層、 ３１：第１クエンチ部、 ３２：第２クエンチ部、 ３５：レンズ、 ３５ａ：樹脂層、 ４１：第１配線、 ４１ａ：プラグ、 ４１ｂ：配線、 ４１ｃ：プラグ、 ４１ｄ：プラグ、 ４２：第２配線、 ４２ａ：プラグ、 ５０：共通配線、 ５１：第１パッド、 ５２：第２パッド、 １００ａ：シリコン基板、 １０１：シリコンエピ層、 １０２：シリコン酸化膜、 １０３：シリコン酸化膜、 １０４：素子分離領域、 １０５：レジスト、 １０６：第１トレンチ、 １０７：シリコン酸化膜、 １０８：素子領域、 １０９：ｐ形アバランシェ層、 １１２：クエンチ抵抗、 １１３ａ：ｎ^＋形アバランシェ層、 １１３ｂ：ｎ^＋形アバランシェ層、 １１４，１１８：絶縁膜、 １１９：コンタクトホール、 １２０：チタン膜、 １２１：窒化チタン膜、 １２２：タングステン膜、 １２３：アルミニウム層、 １２５：コンタクトホール、 １２６：チタン膜、 １２７：窒化チタン膜、 １２８：タングステン膜、 １２９：アルミニウム層、 １３０：パッシベーション膜、 ４０２：ミラーコントローラ、 ４０３：駆動回路、 ４０４：光源、 ４０５：光学系、 ４０６：ミラー、 ４０７：画像認識システム、 ４０８：距離計測回路、 ４０９：参照光用光検出器、 ４１０：光検出器、 ４１１：対象物、 ４１２，４１３：光、 ６００：物体、 ７００：車両、 ７１０：車体、 １０６１：シリコン酸化膜、 １０６３：埋め込み酸化膜、 ３０００：光源、 ３００１：光検出器、 ５００１：ライダー装置、 ＣＲ：セル領域、 ＤＬ１，ＤＬ２：空乏層、 ＯＲ：外周領域、 Ｒ：受光ユニット、 Ｔ：投光ユニット、 Ｖ：空隙、 θ１，θ２：角度

Claims (15)

1. セル領域に設けられ、第１方向と、前記第１方向と交差する第２方向と、に沿って並ぶ複数の素子であって、前記複数の素子のそれぞれは、
   第１導電形の第１半導体領域と、
   前記第１半導体領域の上に設けられ、前記第１半導体領域よりも高い第１導電形の不純物濃度を有する第１導電形の第２半導体領域と、
   前記第２半導体領域の上に設けられた第２導電形の第３半導体領域と、
   を含む、前記複数の素子と、
   前記第１方向及び前記第２方向に平行な第１面において、前記複数の素子の周りにそれぞれ設けられた複数の分離部と、
   前記第１面において前記複数の分離部のそれぞれの周りに設けられ、前記第２半導体領域よりも低い第１導電形の不純物濃度を有する第１導電形の第４半導体領域と、
   前記第４半導体領域の上に設けられた第２導電形の第５半導体領域と、
   複数の前記第３半導体領域の少なくとも一部と電気的に接続された第１配線と、
   前記第１配線と電気的に接続された第１クエンチ部と、
   前記セル領域の周りにおいて前記第５半導体領域と電気的に接続された第２配線と、
   を備えた光検出器。
2. 前記複数の素子、前記複数の分離部、及び前記第５半導体領域の上に設けられた絶縁層と、
   前記絶縁層の上に設けられ、前記複数の素子の上にそれぞれ位置する複数のレンズと、
   をさらに備えた、請求項１記載の光検出器。
3. 前記複数の素子の１つにおいて、前記第２半導体領域及び前記第３半導体領域は、前記複数の素子の前記１つの周りに設けられた前記複数の分離部の１つから離れている、請求項１又は２に記載の光検出器。
4. 電極と、
   前記電極の上に設けられた第１導電形の半導体層と、
   をさらに備え、
   前記複数の素子、前記複数の分離部、及び前記第４半導体領域は、前記半導体層の上に設けられた、請求項１～３のいずれか１つに記載の光検出器。
5. 前記複数の分離部の１つ以上の下端は、前記半導体層に接する、請求項４記載の光検出器。
6. 前記複数の分離部の１つ以上は、前記第１方向及び前記第２方向に垂直な第３方向から見たときに、角丸の四角形状又は五角以上の多角形である、請求項１～５のいずれか１つに記載の光検出器。
7. 前記複数の分離部の１つ以上は、前記第１方向及び前記第２方向に垂直な第３方向から見たときに、八角形である、請求項１～５のいずれか１つに記載の光検出器。
8. 前記第１配線と電気的に接続された第１パッドと、
   前記第２配線と電気的に接続され、前記第１パッドから離れた第２パッドと、
   をさらに備えた請求項１～７のいずれか１つに記載の光検出器。
9. 前記第２配線と電気的に接続された第２クエンチ部をさらに備えた、請求項１～８のいずれか１つに記載の光検出器。
10. 前記複数の素子の１つ以上は、アバランシェフォトダイオードである、請求項１～９のいずれか１つに記載の光検出器。
11. 前記複数の素子の１つ以上は、ガイガーモードで動作される、請求項１～１０のいずれか１つに記載の光検出器。
12. 請求項１～１１のいずれか１つに記載の光検出器と、
    前記光検出器の出力信号から光の飛行時間を算出する距離計測回路と、
    を備えた光検出システム。
13. 物体に光を照射する光源と、
    前記物体に反射された光を検出する請求項１２記載の光検出システムと、
    を備えたライダー装置。
14. 前記光源と前記光検出器の配置関係に基づいて、三次元画像を生成する画像認識システムをさらに備える請求項１３記載のライダー装置。
15. 請求項１３又は１４に記載のライダー装置を備えた移動体。

Images