Nothing Special   »   [go: up one dir, main page]

JP2013149990A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2013149990A
JP2013149990A JP2013040539A JP2013040539A JP2013149990A JP 2013149990 A JP2013149990 A JP 2013149990A JP 2013040539 A JP2013040539 A JP 2013040539A JP 2013040539 A JP2013040539 A JP 2013040539A JP 2013149990 A JP2013149990 A JP 2013149990A
Authority
JP
Japan
Prior art keywords
layer
oxide semiconductor
insulating layer
oxide
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013040539A
Other languages
English (en)
Other versions
JP5752161B2 (ja
Inventor
Shunpei Yamazaki
舜平 山崎
Junichi Hizuka
純一 肥塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2013040539A priority Critical patent/JP5752161B2/ja
Publication of JP2013149990A publication Critical patent/JP2013149990A/ja
Application granted granted Critical
Publication of JP5752161B2 publication Critical patent/JP5752161B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/38—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions
    • H01L21/385—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/495—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
    • H01L29/4958—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo with a multiple layer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Dram (AREA)
  • Electroluminescent Light Sources (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

【課題】酸化物半導体を用いた半導体装置に安定した電気的特性を付与し、高信頼性化する。
【解決手段】ゲート電極と、ゲート電極上の、ゲート絶縁層と、ゲート絶縁層を介して、ゲート電極と重なる領域を有する酸化物半導体層と、酸化物半導体層と電気的に接続されたソース電極と、酸化物半導体層と電気的に接続されたドレイン電極と、酸化物半導体層、ソース電極、及びドレイン電極上の絶縁層と、絶縁層と、ソース電極との間の、第１の酸化金属領域と、絶縁層と、ドレイン電極との間の、第２の酸化金属領域と、絶縁層に設けられた開口と、開口に設けられた導電層とを有し、導電層は、第１の酸化金属領域及び第２の酸化金属領域とは重ならない領域を有する半導体装置である。
【選択図】図５

Description

半導体装置及び半導体装置の作製方法に関する。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置
全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタ（薄膜トランジス
タ（ＴＦＴ）ともいう）を構成する技術が注目されている。該トランジスタは集積回路（
ＩＣ）や画像表示装置（表示装置）のような電子デバイスに広く応用されている。トラン
ジスタに適用可能な半導体薄膜としてシリコン系半導体材料が広く知られているが、その
他の材料として酸化物半導体が注目されている。
例えば、トランジスタの活性層として、電子キャリア濃度が１０１８／ｃｍ３未満である
インジウム（Ｉｎ）、ガリウム（Ｇａ）、及び亜鉛（Ｚｎ）を含む非晶質酸化物を用いた
トランジスタが開示されている（特許文献１参照）。
特開２００６−１６５５２８号公報
しかし、酸化物半導体は薄膜形成工程において、酸素の過不足などによる化学量論的組成
からのずれや、電子供与体を形成する水素や水分の混入などが生じると、その電気伝導度
が変化してしまう。このような現象は、酸化物半導体を用いたトランジスタにとって電気
的特性の変動要因となる。
このような問題に鑑み、酸化物半導体を用いた半導体装置に安定した電気的特性を付与し
、高信頼性化することを目的の一とする。
酸化物半導体層を用いる薄膜トランジスタの電気的特性変動を抑止するため、変動要因と
なる水素、水分、水酸基又は水素化物（水素化合物ともいう）などの不純物を酸化物半導
体層より意図的に排除し、かつ不純物の排除工程によって同時に減少してしまう酸化物半
導体を構成する主成分材料である酸素を供給することによって、酸化物半導体層を高純度
化及び電気的にＩ型（真性）化する。
Ｉ型（真性）の酸化物半導体とは、ｎ型不純物である水素を酸化物半導体から除去し、不
純物が極力含まれないように高純度化することによりＩ型（真性）の酸化物半導体、又は
Ｉ型（真性）に限りなく近い酸化物半導体としたものである。すなわち、水素や水等の不
純物を極力除去したことにより、高純度化されたＩ型（真性半導体）又はそれに近づける
ことを特徴としている。そうすることにより、フェルミ準位（Ｅｆ）を真性フェルミ準位
（Ｅｉ）と同じレベルにまですることができる。
酸化物半導体層を含むトランジスタにおいて、酸化物半導体層に接して酸化物絶縁層（第
１の絶縁層ともいう）を形成し、酸化物絶縁層を通過して酸素を導入（添加）し、加熱処
理を行う。この酸素導入及び加熱工程によって、水素、水分、水酸基又は水素化物（水素
化合物ともいう）などの不純物を酸化物半導体層より意図的に排除し、酸化物半導体層を
高純度化する。酸素の導入により、酸化物半導体を構成している金属と水素の間の結合、
或いは該金属と水酸基の間の結合を切断するとともに、これら水素、または水酸基が、酸
素と反応することで水を生成するため、後に行われる加熱処理により、不純物である水素
、または水酸基を、水として、脱離させやすくすることができる。
酸化物半導体層への酸素の導入を、積層された酸化物絶縁層を通過して行うため、酸素の
導入深さ（導入領域）を制御することができ、酸化物半導体層中への酸素を効率よく導入
することができる。
また、酸化物半導体層と酸素を含む酸化物絶縁層とを接した状態で加熱処理を行うため、
不純物の排除工程によって同時に減少してしまう酸化物半導体を構成する主成分材料の一
つである酸素を、酸素を含む酸化物絶縁層より酸化物半導体層へ供給することができる。
よって、酸化物半導体層はより高純度化し、電気的にＩ型（真性）化する。
また、酸化物絶縁層上にさらに水分や水素などの不純物が酸化物半導体層に再混入しない
ように、これらが外部から侵入することをブロックする保護絶縁層（第２の絶縁層ともい
う）を形成することが好ましい。
高純度化された酸化物半導体層を有するトランジスタは、しきい値電圧やオン電流などの
電気的特性に温度依存性がほとんど見られない。また、光劣化によるトランジスタ特性の
変動も少ない。
このように、高純度化し、電気的にＩ型（真性）化した酸化物半導体層を有するトランジ
スタは、電気的特性変動が抑制されており、電気的に安定である。よって安定した電気的
特性を有する酸化物半導体を用いた信頼性の高い半導体装置を提供することができる。
加熱処理の温度は、２５０℃以上７００℃以下、または４００℃以上７００℃以下、また
は基板の歪み点未満とする。加熱処理は、窒素、酸素、超乾燥空気（水の含有量が２０ｐ
ｐｍ以下、好ましくは１ｐｐｍ以下、さらに好ましくは１０ｐｐｂ以下の空気）、または
希ガス（アルゴン、ヘリウムなど）の雰囲気下で行えばよい。
本明細書で開示する発明の構成の一形態は、酸化物半導体層を形成し、酸化物半導体層に
接して酸化物絶縁層である第１の絶縁層を形成し、第１の絶縁層を通過させて酸化物半導
体層に酸素を導入し、第１の絶縁層及び酸化物半導体層に加熱処理を行い、第１の絶縁層
上に第２の絶縁層を形成する半導体装置の作製方法である。
本明細書で開示する発明の構成の一形態は、基板上にゲート電極層を形成し、ゲート電極
層上にゲート絶縁層を形成し、ゲート絶縁層上に酸化物半導体層を形成し、酸化物半導体
層上にソース電極層及びドレイン電極層を形成し、酸化物半導体層、ソース電極層及びド
レイン電極層上に酸化物半導体層に接し酸化物絶縁層である第１の絶縁層を形成し、第１
の絶縁層を通過させて酸化物半導体層に酸素を導入し、第１の絶縁層及び酸化物半導体層
に加熱処理を行い、第１の絶縁層上に第２の絶縁層を形成する半導体装置の作製方法であ
る。
本明細書で開示する発明の構成の一形態は、基板上にソース電極層及びドレイン電極層を
形成し、ソース電極層及びドレイン電極層上に酸化物半導体層を形成し、酸化物半導体層
に接して酸化物絶縁層である第１の絶縁層を形成し、第１の絶縁層を通過させて酸化物半
導体層に酸素を導入し、第１の絶縁層及び酸化物半導体層に加熱処理を行い、第１の絶縁
層上に第２の絶縁層を形成し、酸化物半導体層と重なる第２の絶縁層上にゲート電極層を
形成する半導体装置の作製方法である。
上記構成において、酸化物半導体層上に第１の絶縁層を形成する前に、酸化物半導体層に
加熱処理を行ってもよい。また、酸素の導入は、イオン注入法またはイオンドーピング法
を用いて行うことができる。
なお、第１、第２として付される序数詞は便宜上用いるものであり、工程順又は積層順を
示すものではない。また、本明細書において発明を特定するための事項として固有の名称
を示すものではない。
酸化物半導体層に接して酸化物絶縁層を形成し、酸化物絶縁層を通過して酸素を導入し、
加熱処理を行う。この酸素導入及び加熱工程によって、水素、水分、水酸基又は水素化物
などの不純物を酸化物半導体層より意図的に排除し、酸化物半導体層を高純度化すること
ができる。高純度化し、電気的にＩ型（真性）化した酸化物半導体層を有するトランジス
タは、電気的特性変動が抑制されており、電気的に安定である。
よって、本発明の一形態は、安定した電気特性を有するトランジスタを作製することがで
きる。
また、本発明の一形態は、電気特性が良好で信頼性のよいトランジスタを有する半導体装
置を作製することができる。
半導体装置及び半導体装置の作製方法の一形態を説明する図。 半導体装置及び半導体装置の作製方法の一形態を説明する図。 半導体装置及び半導体装置の作製方法の一形態を説明する図。 半導体装置の一形態を説明する図。 半導体装置及び半導体装置の作製方法の一形態を説明する図。 半導体装置の一形態を説明する図。 半導体装置の一形態を説明する図。 半導体装置の一形態を説明する図。 半導体装置の一形態を説明する図。 半導体装置の一形態を説明する図。 電子機器を示す図。 電子機器を示す図。 半導体装置の一形態を説明する図。 酸素導入条件による酸化物半導体層のシート抵抗を示す図。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は
以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれ
ば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈さ
れるものではない。
（実施の形態１）
本実施の形態では、半導体装置及び半導体装置の作製方法の一形態を、図１を用いて説明
する。本実施の形態では、半導体装置の一例として酸化物半導体層を有するトランジスタ
を示す。
図１（Ｅ）に示すように、トランジスタ４１０は、絶縁表面を有する基板４００上に、ゲ
ート電極層４０１、ゲート絶縁層４０２、酸化物半導体層４０３、ソース電極層４０５ａ
、ドレイン電極層４０５ｂを含む。トランジスタ４１０上には、酸化物絶縁層４０７（第
１の絶縁層ともいう）、及び保護絶縁層４０９（第２の絶縁層ともいう）が順に積層され
ている。
図１（Ａ）乃至（Ｅ）にトランジスタ４１０の作製方法の一例を示す。
まず、絶縁表面を有する基板４００上に導電膜を形成した後、第１のフォトリソグラフィ
工程によりゲート電極層４０１を形成する。なお、レジストマスクをインクジェット法で
形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用し
ないため、製造コストを低減できる。
絶縁表面を有する基板４００に使用することができる基板に大きな制限はないが、バリウ
ムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板を用いることができる
。
また、基板４００として、可撓性基板を用いて半導体装置を作製してもよい。
可撓性を有する半導体装置を作製するには、可撓性基板上に酸化物半導体層４０３を含む
トランジスタ４１０を直接作製してもよいし、他の作製基板に酸化物半導体層４０３を含
むトランジスタ４１０を作製し、その後可撓性基板に剥離、転置してもよい。なお、作製
基板から可撓性基板に剥離、転置するために、作製基板と酸化物半導体層を含むトランジ
スタとの間に剥離層を設けるとよい。
下地膜となる絶縁膜を基板４００とゲート電極層４０１との間に設けてもよい。下地膜は
、基板４００からの不純物元素の拡散を防止する機能があり、窒化シリコン膜、酸化シリ
コン膜、窒化酸化シリコン膜、又は酸化窒化シリコン膜から選ばれた一又は複数の膜によ
る積層構造により形成することができる。
また、ゲート電極層４０１の材料は、モリブデン、チタン、タンタル、タングステン、ア
ルミニウム、銅、ネオジム、スカンジウム等の金属材料又はこれらを主成分とする合金材
料を用いて、単層で又は積層して形成することができる。
次いで、ゲート電極層４０１上にゲート絶縁層４０２を形成する。ゲート絶縁層４０２は
、プラズマＣＶＤ法又はスパッタリング法等を用いて、酸化シリコン層、窒化シリコン層
、酸化窒化シリコン層、窒化酸化シリコン層、酸化アルミニウム層、窒化アルミニウム層
、酸化窒化アルミニウム層、窒化酸化アルミニウム層、又は酸化ハフニウム層を単層で又
は積層して形成することができる。
また、本実施の形態の酸化物半導体は、不純物が除去され、酸化物半導体の主成分以外の
キャリア供与体となる不純物が極力含まれないように高純度化することにより真性（Ｉ型
）化又は実質的に真性（Ｉ型）化された酸化物半導体を用いる。
このような高純度化された酸化物半導体は界面準位、界面電荷に対して極めて敏感である
ため、酸化物半導体層とゲート絶縁層との界面は重要である。そのため高純度化された酸
化物半導体に接するゲート絶縁層は、高品質化が要求される。
例えば、μ波（例えば周波数２．４５ＧＨｚ）を用いた高密度プラズマＣＶＤは、緻密で
絶縁耐圧の高い高品質な絶縁層を形成できるので好ましい。高純度化された酸化物半導体
と高品質ゲート絶縁層とが密接することにより、界面準位を低減して界面特性を良好なも
のとすることができるからである。
もちろん、ゲート絶縁層として良質な絶縁層を形成できるものであれば、スパッタリング
法やプラズマＣＶＤ法など他の成膜方法を適用することができる。また、成膜後の熱処理
によってゲート絶縁層の膜質、酸化物半導体との界面特性が改質される絶縁層であっても
良い。いずれにしても、ゲート絶縁層としての膜質が良好であることは勿論のこと、酸化
物半導体との界面準位密度を低減し、良好な界面を形成できるものであれば良い。
また、ゲート絶縁層４０２、酸化物半導体層に水素、水酸基及び水分がなるべく含まれな
いようにするために、酸化物半導体層の成膜の前処理として、スパッタリング装置の予備
加熱室でゲート電極層４０１が形成された基板４００、又はゲート絶縁層４０２までが形
成された基板４００を予備加熱し、基板４００に吸着した水素、水分などの不純物を脱離
させ排気することが好ましい。なお、予備加熱室に設ける排気手段はクライオポンプが好
ましい。なお、この予備加熱の処理は省略することもできる。また、この予備加熱は、酸
化物絶縁層４０７の成膜前に、ソース電極層４０５ａ及びドレイン電極層４０５ｂまで形
成した基板４００にも同様に行ってもよい。
次いで、ゲート絶縁層４０２上に、膜厚２ｎｍ以上２００ｎｍ以下、好ましくは５ｎｍ以
上３０ｎｍ以下の酸化物半導体層を形成する。
なお、酸化物半導体層をスパッタリング法により成膜する前に、アルゴンガスを導入して
プラズマを発生させる逆スパッタリングを行い、ゲート絶縁層４０２の表面に付着してい
る粉状物質（パーティクル、ごみともいう）を除去することが好ましい。逆スパッタリン
グとは、ターゲット側に電圧を印加せずに、アルゴン雰囲気下で基板側にＲＦ電源を用い
て電圧を印加して基板近傍にプラズマを形成して表面を改質する方法である。なお、アル
ゴン雰囲気に代えて窒素、ヘリウム、酸素などを用いてもよい。
酸化物半導体層に用いる酸化物半導体としては、四元系金属酸化物であるＩｎ−Ｓｎ−Ｇ
ａ−Ｚｎ−Ｏ系酸化物半導体や、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物
半導体、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系酸化物半導体、
Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ａｌ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ａ
ｌ−Ｚｎ−Ｏ系酸化物半導体や、二元系金属酸化物であるＩｎ−Ｚｎ−Ｏ系酸化物半導体
、Ｓｎ−Ｚｎ−Ｏ系酸化物半導体、Ａｌ−Ｚｎ−Ｏ系酸化物半導体、Ｚｎ−Ｍｇ−Ｏ系酸
化物半導体、Ｓｎ−Ｍｇ−Ｏ系酸化物半導体、Ｉｎ−Ｍｇ−Ｏ系酸化物半導体や、Ｉｎ−
Ｏ系酸化物半導体、Ｓｎ−Ｏ系酸化物半導体、Ｚｎ−Ｏ系酸化物半導体などを用いること
ができる。また、上記酸化物半導体にＳｉＯ２を含んでもよい。ここで、例えば、Ｉｎ−
Ｇａ−Ｚｎ−Ｏ系酸化物半導体とは、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚ
ｎ）を有する酸化物、という意味であり、その化学量論比はとくに問わない。また、Ｉｎ
とＧａとＺｎ以外の元素を含んでもよい。
また、酸化物半導体層は、化学式ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０、且つｍは自然数でな
い）で表記される薄膜を用いることができる。ここで、Ｍは、Ｇａ、Ａｌ、ＭｎおよびＣ
ｏから選ばれた一または複数の金属元素を示す。例えばＭとして、Ｇａ、Ｇａ及びＡｌ、
Ｇａ及びＭｎ、またはＧａ及びＣｏなどがある。
本実施の形態では、酸化物半導体層としてＩｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物ターゲット
を用いてスパッタリング法により成膜する。また、酸化物半導体層は、希ガス（代表的に
はアルゴン）雰囲気下、酸素雰囲気下、又は希ガスと酸素の混合雰囲気下においてスパッ
タリング法により形成することができる。
酸化物半導体層をスパッタリング法で作製するためのターゲットとしては、例えば、組成
比として、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ比］の金属酸化物ター
ゲットを用い、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜を成膜する。また、このターゲットの材料及び組
成に限定されず、例えば、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ比］の
金属酸化物ターゲットを用いてもよい。
また、金属酸化物ターゲットの充填率は９０％以上１００％以下、好ましくは９５％以上
９９．９％である。充填率の高い金属酸化物ターゲットを用いることにより、成膜した酸
化物半導体層は緻密な膜とすることができる。
酸化物半導体層を、成膜する際に用いるスパッタリングガスは水素、水、水酸基又は水素
化物などの不純物が除去された高純度ガスを用いることが好ましい。
減圧状態に保持された成膜室内に基板を保持し、基板温度を１００℃以上６００℃以下好
ましくは２００℃以上４００℃以下とする。基板を加熱しながら成膜することにより、成
膜した酸化物半導体層に含まれる不純物濃度を低減することができる。また、スパッタリ
ングによる損傷が軽減される。そして、成膜室内の残留水分を除去しつつ水素及び水分が
除去されたスパッタガスを導入し、上記ターゲットを用いて基板４００上に酸化物半導体
層を成膜する。成膜室内の残留水分を除去するためには、吸着型の真空ポンプ、例えば、
クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい
。また、排気手段としては、ターボ分子ポンプにコールドトラップを加えたものであって
もよい。クライオポンプを用いて排気した成膜室は、例えば、水素原子、水（Ｈ２Ｏ）な
ど水素原子を含む化合物（より好ましくは炭素原子を含む化合物も）等が排気されるため
、当該成膜室で成膜した酸化物半導体層に含まれる不純物の濃度を低減できる。
成膜条件の一例としては、基板とターゲットの間との距離を１００ｍｍ、圧力０．６Ｐａ
、直流（ＤＣ）電源０．５ｋＷ、酸素（酸素流量比率１００％）雰囲気下の条件が適用さ
れる。なお、パルス直流電源を用いると、成膜時に発生する粉状物質（パーティクル、ご
みともいう）が軽減でき、膜厚分布も均一となるために好ましい。
次いで、酸化物半導体層を第２のフォトリソグラフィ工程により島状の酸化物半導体層４
４１に加工する（図１（Ａ）参照。）。また、島状の酸化物半導体層４４１を形成するた
めのレジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェ
ット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
また、ゲート絶縁層４０２にコンタクトホールを形成する場合、その工程は酸化物半導体
層４４１の加工時に同時に行うことができる。
なお、ここでの酸化物半導体層のエッチングは、ドライエッチングでもウェットエッチン
グでもよく、両方を用いてもよい。例えば、酸化物半導体層のウェットエッチングに用い
るエッチング液としては、燐酸と酢酸と硝酸を混ぜた溶液、アンモニア過水（３１重量％
過酸化水素水：２８重量％アンモニア水：水＝５：２：２）などを用いることができる。
また、ＩＴＯ０７Ｎ（関東化学社製）を用いてもよい。
次いで、ゲート絶縁層４０２、及び酸化物半導体層４４１上に、ソース電極層及びドレイ
ン電極層（これと同じ層で形成される配線を含む）となる導電膜を形成する。ソース電極
層、及びドレイン電極層に用いる導電膜としては、例えば、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔ
ｉ、Ｍｏ、Ｗから選ばれた元素を含む金属膜、または上述した元素を成分とする金属窒化
物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）等を用いることができる
。また、Ａｌ、Ｃｕなどの金属膜の下側又は上側の一方または双方にＴｉ、Ｍｏ、Ｗなど
の高融点金属膜またはそれらの金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タ
ングステン膜）を積層させた構成としても良い。また、ソース電極層、及びドレイン電極
層に用いる導電膜としては、導電性の金属酸化物で形成しても良い。導電性の金属酸化物
としては酸化インジウム（Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、
酸化インジウム酸化スズ合金（Ｉｎ２Ｏ３―ＳｎＯ２、ＩＴＯと略記する）、酸化インジ
ウム酸化亜鉛合金（Ｉｎ２Ｏ３―ＺｎＯ）またはこれらの金属酸化物材料に酸化シリコン
を含ませたものを用いることができる。
第３のフォトリソグラフィ工程により導電膜上にレジストマスクを形成し、選択的にエッ
チングを行ってソース電極層４０５ａ、ドレイン電極層４０５ｂを形成した後、レジスト
マスクを除去する。
第３のフォトリソグラフィ工程でのレジストマスク形成時の露光には、紫外線やＫｒＦレ
ーザ光やＡｒＦレーザ光を用いるとよい。酸化物半導体層４４１上で隣り合うソース電極
層の下端部とドレイン電極層の下端部との間隔幅によって後に形成されるトランジスタの
チャネル長Ｌが決定される。なお、チャネル長Ｌ＝２５ｎｍ未満の露光を行う場合には、
数ｎｍ〜数１０ｎｍと極めて波長が短い超紫外線（Ｅｘｔｒｅｍｅ Ｕｌｔｒａｖｉｏｌ
ｅｔ）を用いて第３のフォトリソグラフィ工程でのレジストマスク形成時の露光を行うと
よい。超紫外線による露光は、解像度が高く焦点深度も大きい。従って、後に形成される
トランジスタのチャネル長Ｌを１０ｎｍ以上１０００ｎｍ以下とすることも可能であり、
回路の動作速度を高速化できる。
また、フォトリソグラフィ工程で用いるフォトマスク数及び工程数を削減するため、透過
した光が複数の強度となる露光マスクである多階調マスクによって形成されたレジストマ
スクを用いてエッチング工程を行ってもよい。多階調マスクを用いて形成したレジストマ
スクは複数の膜厚を有する形状となり、エッチングを行うことでさらに形状を変形するこ
とができるため、異なるパターンに加工する複数のエッチング工程に用いることができる
。よって、一枚の多階調マスクによって、少なくとも二種類以上の異なるパターンに対応
するレジストマスクを形成することができる。よって露光マスク数を削減することができ
、対応するフォトリソグラフィ工程も削減できるため、工程の簡略化が可能となる。
なお、導電膜のエッチングの際に、酸化物半導体層４４１がエッチングされ、分断するこ
とのないようエッチング条件を最適化することが望まれる。しかしながら、導電膜のみを
エッチングし、酸化物半導体層４４１を全くエッチングしないという条件を得ることは難
しく、導電膜のエッチングの際に酸化物半導体層４４１は一部のみがエッチングされ、溝
部（凹部）を有する酸化物半導体層となることもある。
本実施の形態では、導電膜としてＴｉ膜を用い、酸化物半導体層４４１にはＩｎ−Ｇａ−
Ｚｎ−Ｏ系酸化物半導体を用いたので、エッチング液としてアンモニア過水（アンモニア
水、水、過酸化水素水の混合液）を用いる。
次いで、Ｎ２Ｏ、Ｎ２、またはＡｒなどのガスを用いたプラズマ処理を行い、露出してい
る酸化物半導体層４４１の表面に付着した吸着水などを除去してもよい。プラズマ処理を
行った場合、大気に触れることなく、酸化物半導体層４４１の一部に接する酸化物絶縁層
４０７を形成する。
酸化物絶縁層４０７は、少なくとも１ｎｍ以上の膜厚とし、スパッタリング法など、酸化
物絶縁層４０７に水、水素等の不純物を混入させない方法を適宜用いて形成することがで
きる。酸化物絶縁層４０７に水素が含まれると、その水素の酸化物半導体層への侵入、又
は水素による酸化物半導体層中の酸素の引き抜きが生じ酸化物半導体層のバックチャネル
が低抵抗化（Ｎ型化）してしまい、寄生チャネルが形成されるおそれがある。よって、酸
化物絶縁層４０７はできるだけ水素を含まない膜になるように、成膜方法に水素を用いな
いことが重要である。
酸化物絶縁層４０７としては、代表的には酸化シリコン膜、酸化窒化シリコン膜などの無
機絶縁膜を用いることができる。
本実施の形態では、酸化物絶縁層４０７として膜厚２００ｎｍの酸化シリコン膜を、スパ
ッタリング法を用いて成膜する。成膜時の基板温度は、室温以上３００℃以下とすればよ
く、本実施の形態では１００℃とする。酸化シリコン膜のスパッタリング法による成膜は
、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、または希ガスと酸素の混合雰
囲気下において行うことができる。また、ターゲットとして酸化シリコンターゲットまた
はシリコンターゲットを用いることができる。例えば、シリコンターゲットを用いて、酸
素を含む雰囲気下でスパッタリング法により酸化シリコン膜を形成することができる。
酸化物半導体層の成膜時と同様に、酸化物絶縁層４０７の成膜室内の残留水分を除去する
ためには、吸着型の真空ポンプ（クライオポンプなど）を用いることが好ましい。クライ
オポンプを用いて排気した成膜室で成膜した酸化物絶縁層４０７に含まれる不純物の濃度
を低減できる。また、酸化物絶縁層４０７の成膜室内の残留水分を除去するための排気手
段としては、ターボ分子ポンプにコールドトラップを加えたものであってもよい。
酸化物絶縁層４０７を、成膜する際に用いるスパッタガスは水素、水、水酸基又は水素化
物などの不純物が除去された高純度ガスを用いることが好ましい。
次に、酸化物半導体層４４１に、酸化物絶縁層４０７を通過させて酸素４２１を導入する
（図１（Ｃ）参照）。
酸素４２１の導入方法としては、イオン注入法またはイオンドーピング法などを用いるこ
とができる。イオン注入法は、ソースガスをプラズマ化し、このプラズマに含まれるイオ
ン種を引き出し、質量分離して、所定の質量を有するイオン種を加速して、イオンビーム
として、被処理物に注入する方法である。また、イオンドーピング法は、ソースガスをプ
ラズマ化し、所定の電界の作用によりプラズマからイオン種を引き出し、引き出したイオ
ン種を質量分離せずに加速して、イオンビームとして被処理物に注入する方法である。質
量分離を伴うイオン注入法を用いて酸素の導入を行うことで、金属元素等の不純物が酸素
と共に酸化物半導体層に添加されてしまうのを防ぐことができる。また、イオンドーピン
グ法はイオン注入法に比べてイオンビームの照射される面積を大きくすることができるの
で、イオンドーピング法を用いて酸素の添加を行うことで、タクトタイムを短縮すること
ができる。
酸化物半導体層４４１への酸素の導入を積層された酸化物絶縁層４０７を通過して行うた
め、酸素の導入深さ（導入領域）を制御することができ、酸化物半導体層４４１中へ酸素
を効率よく導入することができる。酸素の導入深さは、加速電圧、ドーズ量などの導入条
件、また通過させる酸化物絶縁層の膜厚を適宜設定して制御すればよい。例えば、酸素ガ
スを用いて、イオン注入法で酸素の導入を行う場合、ドーズ量を１×１０１３ｉｏｎｓ／
ｃｍ２以上５×１０１５ｉｏｎｓ／ｃｍ２以下とすればよい。
特に酸化物半導体層のチャネル形成領域における、水素、水、水酸基又は水素化物などの
不純物を排除することが重要であるため、ボトムゲート構造のトランジスタ４１０では酸
化物半導体層４４１においてゲート絶縁層４０２との界面付近に多く酸素を導入すること
が好ましい。
酸化物半導体層における導入された酸素濃度のピークが１×１０１８／ｃｍ３〜３×１０
２０／ｃｍ３（好ましくは１×１０１８／ｃｍ３〜１×１０２０／ｃｍ３）とすることが
好ましい。
なお、上記酸素濃度は、酸素として質量数１８の酸素同位体を導入し、二次イオン質量分
析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｓｃｏｐｙ）
により、導入後の酸化物半導体層における質量数１８の酸素同位体の濃度を分析すること
によって求めることができる測定値である。
次に酸素を導入した酸化物半導体層４４１に、酸化物絶縁層４０７と一部（チャネル形成
領域）が接した状態で加熱処理を行う。
加熱処理の温度は、２５０℃以上７００℃以下、または４００℃以上７００℃以下、また
は基板の歪み点未満とする。例えば、加熱処理装置の一つである電気炉に基板を導入し、
酸化物半導体層４４１に対して窒素雰囲気下４５０℃において１時間の加熱処理を行う。
なお、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導または熱
輻射によって、被処理物を加熱する装置を用いてもよい。例えば、ＧＲＴＡ（Ｇａｓ Ｒ
ａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔ
ｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅ
ａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドラ
ンプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀
ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置であ
る。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。高温のガスには、
アルゴンなどの希ガス、または窒素のような、加熱処理によって被処理物と反応しない不
活性気体が用いられる。
例えば、加熱処理として、６５０℃〜７００℃の高温に加熱した不活性ガス中に基板を入
れ、数分間加熱した後、基板を不活性ガス中から出すＧＲＴＡを行ってもよい。
加熱処理は、窒素、酸素、超乾燥空気（水の含有量が２０ｐｐｍ以下、好ましくは１ｐｐ
ｍ以下、好ましくは１０ｐｐｂ以下の空気）、または希ガス（アルゴン、ヘリウムなど）
の雰囲気下で行えばよいが、上記窒素、酸素、超乾燥空気、または希ガス等の雰囲気に水
、水素などが含まれないことが好ましい。また、加熱処理装置に導入する窒素、酸素、ま
たは希ガスの純度を、６Ｎ（９９．９９９９％）以上好ましくは７Ｎ（９９．９９９９９
％）以上（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが
好ましい。
酸素の導入により、酸化物半導体を構成している金属と水素の間の結合、或いは該金属と
水酸基の間の結合を切断するとともに、これら水素、または水酸基が、酸素と反応するこ
とで水を生成する。よって、後に行われる加熱処理により、不純物である水素、または水
酸基を、水として、脱離させやすくすることができる。
酸素の導入及び加熱処理によって、酸化物半導体層の脱水化または脱水素化を行うことが
でき、酸化物絶縁層から水素、水分、水酸基又は水素化物などの不純物を排除することが
できる。
また、酸化物半導体層４４１と酸素を含む酸化物絶縁層４０７とを接した状態で加熱処理
を行うため、不純物の排除工程によって同時に減少してしまう酸化物半導体層４４１を構
成する主成分材料の一つである酸素を、酸素を含む酸化物絶縁層４０７より酸化物半導体
層４４１へ供給することができる。以上の工程で酸化物半導体層４４１を高純度化し、電
気的にＩ型（真性）化された酸化物半導体層４０３を得る。
高純度化された酸化物半導体層４０３中にはキャリアが極めて少なく（ゼロに近い）、キ
ャリア濃度は１×１０１４／ｃｍ３未満、好ましくは１×１０１２／ｃｍ３未満、さらに
好ましくは１×１０１１／ｃｍ３未満である。
以上の工程でトランジスタ４１０が形成される（図１（Ｄ）参照。）。トランジスタ４１
０は、水素、水分、水酸基又は水素化物（水素化合物ともいう）などの不純物を酸化物半
導体層より意図的に排除し、高純度化された酸化物半導体層４０３を含むトランジスタで
ある。よって、トランジスタ４１０は、電気的特性変動が抑制されており、電気的に安定
である。
酸化物絶縁層４０７上にさらに水分や水素などの不純物が酸化物半導体層４０３に再混入
しないように、これらが外部から侵入することをブロックする保護絶縁層４０９を形成す
ることが好ましい（図１（Ｅ）参照）。保護絶縁層４０９としては、無機絶縁膜を用い、
窒化シリコン膜、酸化アルミニウム膜などを用いればよい。例えば、ＲＦスパッタリング
法を用いて窒化シリコン膜を形成する。ＲＦスパッタリング法は、量産性がよいため、保
護絶縁層４０９の成膜方法として好ましい。
保護絶縁層４０９の形成後、加熱処理を行ってもよい。例えば、大気中、１００℃以上２
００℃以下、１時間以上３０時間以下での加熱処理を行ってもよい。この加熱処理は一定
の加熱温度を保持して加熱してもよいし、室温から、１００℃以上２００℃以下の加熱温
度への昇温と、加熱温度から室温までの降温を複数回くりかえして行ってもよい。
本実施の形態を用いて作製した、高純度化された酸化物半導体層４０３を用いたトランジ
スタ４１０は、オフ状態における電流値（オフ電流値）を、チャネル幅１μｍ当たり室温
にて１０ｚＡ／μｍ未満、８５℃にて１００ｚＡ／μｍ未満レベルにまで低くすることが
できる。
また、酸化物半導体層４０３を用いたトランジスタ４１０は、比較的高い電界効果移動度
が得られるため、高速駆動が可能である。よって、液晶表示装置の画素部に上記トランジ
スタを用いることで、高画質な画像を提供することができる。また、高純度化された酸化
物半導体層４０３を含むトランジスタによって、同一基板上に駆動回路部または画素部を
作り分けて作製することができるため、半導体装置の部品点数を削減することができる。
以上のように、安定した電気的特性を有する酸化物半導体を用いた半導体装置を提供する
ことができる。よって、信頼性の高い半導体装置を提供することができる。
（実施の形態２）
本実施の形態では、半導体装置の他の一形態を図２を用いて説明する。上記実施の形態と
同一部分又は同様な機能を有する部分、及び工程は、上記実施の形態と同様に行うことが
でき、繰り返しの説明は省略する。また同じ箇所の詳細な説明は省略する。
図２（Ａ）乃至（Ｄ）に示すトランジスタ４５０は、トップゲート構造の一つであり順ス
タガ型薄膜トランジスタともいう。
トランジスタ４５０は、絶縁表面を有する基板４００上に、ソース電極層４０５ａ、及び
ドレイン電極層４０５ｂ、酸化物半導体層４０３、酸化物絶縁層４３７、保護絶縁層４３
８、ゲート電極層４０１を含む。酸化物絶縁層４３７及び保護絶縁層４３８はゲート絶縁
層として機能する。
図２（Ａ）乃至（Ｄ）にトランジスタ４５０の作製方法の一例を示す。
まず、絶縁表面を有する基板４００上に絶縁層４３６を形成する。
絶縁層４３６上にソース電極層４０５ａ、ドレイン電極層４０５ｂを形成し、絶縁層４３
６、ソース電極層４０５ａ、及びドレイン電極層４０５ｂ上に酸化物半導体層４４１と同
様に酸化物半導体層４５１を形成する。本実施の形態では、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系金属
酸化物ターゲットを用いてスパッタリング法によりＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物膜を成
膜し、島状に加工して酸化物半導体層４５１を形成する。（図２（Ａ）参照）。
酸化物半導体層４５１上にゲート絶縁層として機能する酸化物絶縁層４３７を形成する。
酸化物絶縁層４３７は酸化物絶縁層４０７と同様に形成する。本実施の形態では、酸化物
絶縁層４３７として膜厚２００ｎｍの酸化シリコン膜を、スパッタリング法を用いて成膜
する。
次に、酸化物半導体層４５１に、酸化物絶縁層４３７を通過させて酸素４２１を導入する
（図２（Ｂ）参照）。酸素４２１の導入方法としては、イオン注入法またはイオンドーピ
ング法などを用いることができる。本実施の形態では、酸素ガスを用いて、イオン注入法
で酸素の導入を行う。
酸化物半導体層４５１への酸素の導入を、積層された酸化物絶縁層４３７を通過して行う
ため、酸素の導入深さ（導入領域）を制御することができ、酸化物半導体層４５１中へ酸
素を効率よく導入することができる。酸素の導入深さは、加速電圧、ドーズ量などの導入
条件、また通過させる酸化物絶縁層４３７の膜厚を適宜設定して制御すればよい。例えば
、酸素ガスを用いて、イオン注入法で酸素の導入を行う場合、ドーズ量を１×１０１３ｉ
ｏｎｓ／ｃｍ２以上５×１０１５ｉｏｎｓ／ｃｍ２以下とすればよい。
特に酸化物半導体層のチャネル形成領域における、水素、水、水酸基又は水素化物などの
不純物を排除することが重要であるため、トップゲート構造のトランジスタ４５０では、
酸化物半導体層４５１において酸化物絶縁層４３７との界面付近に多く酸素を導入するこ
とが好ましい。
酸化物半導体層における導入された酸素濃度のピークは１×１０１８／ｃｍ３〜３×１０
２０／ｃｍ３（好ましくは１×１０１８／ｃｍ３〜１×１０２０／ｃｍ３）とすることが
好ましい。
なお、上記酸素濃度は、酸素として質量数１８の酸素同位体を導入し、二次イオン質量分
析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｓｃｏｐｙ）
により、導入後の酸化物半導体層における質量数１８の酸素同位体の濃度を分析すること
によって求めることができる測定値である。
次に酸素を導入した酸化物半導体層４５１に、酸化物絶縁層４３７と接した状態で加熱処
理を行う。
加熱処理の温度は、２５０℃以上７００℃以下、または４００℃以上７００℃以下、また
は基板の歪み点未満とする。加熱処理は、窒素、酸素、超乾燥空気（水の含有量が２０ｐ
ｐｍ以下、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下の空気）、または希ガス
（アルゴン、ヘリウムなど）の雰囲気下で行えばよいが、上記窒素、酸素、超乾燥空気、
または希ガス等の雰囲気に水、水素などが含まれないことが好ましい。例えば、加熱処理
装置の一つである電気炉に基板を導入し、酸化物半導体層４５１に対して窒素雰囲気下４
５０℃において１時間の加熱処理を行う。
酸素の導入により、酸化物半導体を構成している金属と水素の間の結合、或いは該金属と
水酸基の間の結合を切断するとともに、これら水素、または水酸基が、酸素と反応するこ
とで水を生成する。よって、後に行われる加熱処理により、不純物である水素、または水
酸基を、水として、脱離させやすくすることができる。
酸素の導入及び加熱処理によって、酸化物半導体層４５１の脱水化または脱水素化を行う
ことができ、酸化物絶縁層から水素、水分、水酸基又は水素化物などの不純物を排除する
ことができる。
また、酸化物半導体層４５１と酸素を含む酸化物絶縁層４３７とを接した状態で加熱処理
を行うため、不純物の排除工程によって同時に減少してしまう酸化物半導体を構成する主
成分材料の一つである酸素を、酸素を含む酸化物絶縁層４３７より酸化物半導体層４５１
へ供給することができる。以上の工程で酸化物半導体層４５１を高純度化し、電気的にＩ
型（真性）化された酸化物半導体層４０３を得る（図２（Ｃ）参照）。
酸化物絶縁層４３７上にさらに水分や水素などの不純物が酸化物半導体層４０３に再混入
しないように、これらが外部から侵入することをブロックする保護絶縁層４３８を形成す
ることが好ましい。保護絶縁層４３８も酸化物絶縁層４３７と同様にゲート絶縁層として
機能する。例えば、保護絶縁層４３８として、ＲＦスパッタリング法を用いて窒化シリコ
ン膜を形成する。
酸化物半導体層４０３と重なる保護絶縁層４３８上にゲート電極層４０１を形成する。
以上の工程でトランジスタ４５０が形成される（図２（Ｄ）参照。）。トランジスタ４５
０は、水素、水分、水酸基又は水素化物（水素化合物ともいう）などの不純物を酸化物半
導体層より意図的に排除し、高純度化された酸化物半導体層４０３を含むトランジスタで
ある。よって、トランジスタ４５０は、電気的特性変動が抑制されており、電気的に安定
である。
以上のように、安定した電気的特性を有する酸化物半導体を用いた半導体装置を提供する
ことができる。よって、信頼性の高い半導体装置を提供することができる。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
（実施の形態３）
本実施の形態では、半導体装置の他の一形態を図３を用いて説明する。上記実施の形態と
同一部分又は同様な機能を有する部分、及び工程は、上記実施の形態と同様に行うことが
でき、繰り返しの説明は省略する。また同じ箇所の詳細な説明は省略する。
図３（Ａ）乃至（Ｅ）に示すトランジスタ４２０は、チャネル保護型（チャネルストップ
型ともいう）と呼ばれるボトムゲート構造の一つであり逆スタガ型薄膜トランジスタとも
いう。
トランジスタ４２０は、絶縁表面を有する基板４００上に、ゲート電極層４０１、ゲート
絶縁層４０２、酸化物半導体層４０３、酸化物半導体層４０３のチャネル形成領域を覆う
チャネル保護層として機能する酸化物絶縁層４２７、ソース電極層４０５ａ、及びドレイ
ン電極層４０５ｂを含む。また、トランジスタ４２０を覆い、保護絶縁層４０９が形成さ
れている。
図３（Ａ）乃至（Ｅ）にトランジスタ４２０の作製方法の一例を示す。
まず、絶縁表面を有する基板４００上にゲート電極層４０１を形成し、ゲート電極層４０
１上にゲート絶縁層４０２を形成する。
次にゲート絶縁層４０２上に酸化物半導体層４４１と同様に酸化物半導体層４２２を形成
する。本実施の形態では、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物ターゲットを用いてスパッ
タリング法によりＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物膜を成膜し、島状に加工して酸化物半導
体層４２２を形成する。
酸化物半導体層４２２上に酸化物絶縁層４０７と同様に酸化物絶縁層４２６を形成する（
図３（Ａ）参照）。本実施の形態では、酸化物絶縁層４２６として膜厚２００ｎｍの酸化
シリコン膜を、スパッタリング法を用いて成膜する。
次に、酸化物半導体層４２２に、酸化物絶縁層４２６を通過させて酸素４２１を導入する
（図３（Ｂ）参照）。酸素４２１の導入方法としては、イオン注入法またはイオンドーピ
ング法などを用いることができる。本実施の形態では、酸素ガスを用いて、イオン注入法
で酸素の導入を行う。
酸化物半導体層４２２への酸素の導入を、積層された酸化物絶縁層４２６を通過して行う
ため、酸素の導入深さ（導入領域）を制御することができ、酸化物半導体層４２２中へ酸
素を効率よく導入することができる。酸素の導入深さは、加速電圧、ドーズ量などの導入
条件、また通過させる酸化物絶縁層４２６の膜厚を適宜設定して制御すればよい。例えば
、酸素ガスを用いて、イオン注入法で酸素の導入を行う場合、ドーズ量を１×１０１３ｉ
ｏｎｓ／ｃｍ２以上５×１０１５ｉｏｎｓ／ｃｍ２以下とすればよい。
特に酸化物半導体層４２２のチャネル形成領域における、水素、水、水酸基又は水素化物
などの不純物を排除することが重要であるため、ボトムゲート構造のトランジスタ４２０
では、酸化物半導体層４２２においてゲート絶縁層４０２との界面付近に多く酸素を導入
することが好ましい。
酸化物半導体層４２２における導入された酸素濃度のピークは１×１０１８／ｃｍ３〜３
×１０２０／ｃｍ３（好ましくは１×１０１８／ｃｍ３〜１×１０２０／ｃｍ３）とする
ことが好ましい。
なお、上記酸素濃度は、酸素として質量数１８の酸素同位体を導入し、二次イオン質量分
析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｓｃｏｐｙ）
により、導入後の酸化物半導体層における質量数１８の酸素同位体の濃度を分析すること
によって求めることができる測定値である。
次に酸素を導入した酸化物半導体層４２２に、酸化物絶縁層４２６と接した状態で加熱処
理を行う。
加熱処理の温度は、２５０℃以上７００℃以下、または４００℃以上７００℃以下、また
は基板の歪み点未満とする。加熱処理は、窒素、酸素、超乾燥空気（水の含有量が２０ｐ
ｐｍ以下、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下の空気）、または希ガス
（アルゴン、ヘリウムなど）の雰囲気下で行えばよいが、上記窒素、酸素、超乾燥空気、
または希ガス等の雰囲気に水、水素などが含まれないことが好ましい。例えば、加熱処理
装置の一つである電気炉に基板を導入し、酸化物半導体層４２２に対して窒素雰囲気下４
５０℃において１時間の加熱処理を行う。
酸素の導入により、酸化物半導体を構成している金属と水素の間の結合、或いは該金属と
水酸基の間の結合を切断するとともに、これら水素、または水酸基が、酸素と反応するこ
とで水を生成する。よって、後に行われる加熱処理により、不純物である水素、または水
酸基を、水として、脱離させやすくすることができる。
酸素の導入及び加熱処理によって、酸化物半導体層４２２の脱水化または脱水素化を行う
ことができ、酸化物半導体層４２２から水素、水分、水酸基又は水素化物などの不純物を
排除することができる。
また、酸化物半導体層４２２と酸素を含む酸化物絶縁層４２６とを接した状態で加熱処理
を行うため、不純物の排除工程によって同時に減少してしまう酸化物半導体を構成する主
成分材料の一つである酸素を、酸素を含む酸化物絶縁層４２６、より酸化物半導体層４２
２へ供給することができる。以上の工程で酸化物半導体層４２２を高純度化し、電気的に
Ｉ型（真性）化された酸化物半導体層４０３を得る。
酸化物絶縁層４２６をフォトリソグラフィ工程により加工し、酸化物半導体層４０３のチ
ャネル形成領域を覆うチャネル保護層として機能する酸化物絶縁層４２７を形成する（図
３（Ｄ）参照）。なお、この酸化物絶縁層４２６のエッチング工程において、酸化物半導
体層４０３の一部も除去される場合がある。この場合、酸化物絶縁層４２７に覆われてい
ない酸化物半導体層４０３の領域の膜厚は薄くなる。
酸化物半導体層４０３及び酸化物絶縁層４２７上にソース電極層４０５ａ、ドレイン電極
層４０５ｂを形成する。
以上の工程でトランジスタ４２０が形成される（図３（Ｅ）参照）。トランジスタ４２０
は、水素、水分、水酸基又は水素化物（水素化合物ともいう）などの不純物を酸化物半導
体層より意図的に排除し、高純度化された酸化物半導体層４０３を含むトランジスタであ
る。よって、トランジスタ４２０は、電気的特性変動が抑制されており、電気的に安定で
ある。
酸化物絶縁層４２７、ソース電極層４０５ａ、及びドレイン電極層４０５ｂ上にさらに水
分や水素などの不純物が酸化物半導体層４０３に再混入しないように、これらが外部から
侵入することをブロックする保護絶縁層４０９を形成することが好ましい（図３（Ｅ）参
照）。例えば、保護絶縁層４０９として、ＲＦスパッタリング法を用いて窒化シリコン膜
を形成する。
以上のように、安定した電気的特性を有する酸化物半導体を用いた半導体装置を提供する
ことができる。よって、信頼性の高い半導体装置を提供することができる。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
（実施の形態４）
本実施の形態では、半導体装置の他の一形態を図４を用いて説明する。本実施の形態では
、半導体装置の一例としてトランジスタを示す。上記実施の形態と同一部分又は同様な機
能を有する部分、及び工程は、上記実施の形態と同様に行うことができ、繰り返しの説明
は省略する。また同じ箇所の詳細な説明は省略する。
トランジスタの構造は特に限定されず、例えばトップゲート構造、又はボトムゲート構造
のスタガ型及びプレーナ型などを用いることができる。また、トランジスタはチャネル形
成領域が一つ形成されるシングルゲート構造でも、二つ形成されるダブルゲート構造もし
くは三つ形成されるトリプルゲート構造であっても良い。また、チャネル領域の上下にゲ
ート絶縁層を介して配置された２つのゲート電極層を有する、デュアルゲート型でもよい
。
なお、図４（Ａ）（Ｂ）にトランジスタ４３０、４４０の断面構造の一例を以下に示す。
図４（Ａ）（Ｂ）に示すトランジスタ４３０、４４０も実施の形態１乃至３で示したトラ
ンジスタ４１０、４２０、４５０同様に、水素、水分、水酸基又は水素化物（水素化合物
ともいう）などの不純物を酸化物半導体層より意図的に排除し、高純度化された酸化物半
導体層を含むトランジスタである。よって、トランジスタ４３０、４４０は電気的特性変
動が抑制されており、電気的に安定である。よって、信頼性の高い半導体装置を提供する
ことができる。
図４（Ａ）示すトランジスタ４３０はボトムゲート型のトランジスタであり、絶縁表面を
有する基板である基板４００上に、ゲート電極層４０１、ゲート絶縁層４０２、ソース電
極層４０５ａ、ドレイン電極層４０５ｂ、及び酸化物半導体層４０３を含む。また、トラ
ンジスタ４３０を覆い、酸化物半導体層４０３に接する酸化物絶縁層４０７が設けられて
いる。酸化物絶縁層４０７上にはさらに保護絶縁層４０９が形成されている。
トランジスタ４３０においては、ゲート絶縁層４０２は基板４００及びゲート電極層４０
１上に接して設けられ、ゲート絶縁層４０２上にソース電極層４０５ａ、ドレイン電極層
４０５ｂが接して設けられている。そして、ゲート絶縁層４０２、及びソース電極層４０
５ａ、ドレイン電極層４０５ｂ上に酸化物半導体層４０３が設けられている。
図４（Ｂ）に示すトランジスタ４４０は、トップゲート構造のトランジスタの一つである
。トランジスタ４４０は、絶縁表面を有する基板４００上に、絶縁層４３６、酸化物半導
体層４０３、ソース電極層４０５ａ、及びドレイン電極層４０５ｂ、ゲート絶縁層を構成
する酸化物絶縁層４６７、保護絶縁層４６８、ゲート電極層４０１を含み、ソース電極層
４０５ａ、ドレイン電極層４０５ｂにそれぞれ配線層４６５ａ、配線層４６５ｂが接して
設けられ電気的に接続している。ゲート電極層４０１、配線層４６５ａ、配線層４６５ｂ
上を覆うように保護絶縁層４６９が形成されている。
酸化物半導体層４０３に用いる酸化物半導体としては、四元系金属酸化物であるＩｎ−Ｓ
ｎ−Ｇａ−Ｚｎ−Ｏ系や、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系、Ｉｎ−Ｓｎ
−Ｚｎ−Ｏ系、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、Ａｌ−Ｇａ−Ｚｎ−
Ｏ系、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系や、二元系金属酸化物であるＩｎ−Ｚｎ−Ｏ系、Ｓｎ−Ｚ
ｎ−Ｏ系、Ａｌ−Ｚｎ−Ｏ系、Ｚｎ−Ｍｇ−Ｏ系、Ｓｎ−Ｍｇ−Ｏ系、Ｉｎ−Ｍｇ−Ｏ系
や、Ｉｎ−Ｏ系、Ｓｎ−Ｏ系、Ｚｎ−Ｏ系などを用いることができる。また、上記酸化物
半導体にＳｉＯ２を含んでもよい。ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導
体とは、少なくともＩｎとＧａとＺｎを含む酸化物であり、その組成比に特に制限はない
。また、ＩｎとＧａとＺｎ以外の元素を含んでもよい。
また、酸化物半導体層４０３は、化学式ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０、且つｍは自然
数でない）で表記される薄膜を用いることができる。ここで、Ｍは、Ｇａ、Ａｌ、Ｍｎお
よびＣｏから選ばれた一または複数の金属元素を示す。例えばＭとして、Ｇａ、Ｇａ及び
Ａｌ、Ｇａ及びＭｎ、またはＧａ及びＣｏなどがある。
ボトムゲート構造のトランジスタ４３０において、下地膜となる絶縁膜を基板とゲート電
極層の間に設けてもよい。下地膜は、基板からの不純物元素の拡散を防止する機能があり
、窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜、又は酸化窒化シリコン膜から
選ばれた一又は複数の膜による積層構造により形成することができる。
基板４００、ゲート電極層４０１、ゲート絶縁層４０２、ソース電極層４０５ａ、ドレイ
ン電極層４０５ｂは実施の形態１と同様な材料及び方法で形成することができる。
ソース電極層４０５ａ、ドレイン電極層４０５ｂに接続する配線層４６５ａ、配線層４６
５ｂのような導電膜も、ソース電極層４０５ａ、ドレイン電極層４０５ｂと同様な材料を
用いることができる。
絶縁層４３６、ゲート絶縁層として機能する酸化物絶縁層４６７は、酸化物絶縁層４０７
と同様な材料を用いることができ、代表的には酸化シリコン膜、酸化窒化シリコン膜など
の無機絶縁膜を用いることができる。
ゲート絶縁層として機能する保護絶縁層４６８、保護絶縁層４６９は、窒化シリコン膜、
窒化アルミニウム膜、窒化酸化シリコン膜、窒化酸化アルミニウム膜、酸化アルミニウム
膜などの無機絶縁膜を用いることができる。
また、保護絶縁層４０９上にトランジスタ起因の表面凹凸を低減するために平坦化絶縁膜
を形成してもよい。平坦化絶縁膜としては、ポリイミド、アクリル、ベンゾシクロブテン
、等の有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ
−ｋ材料）等を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層
させることで、平坦化絶縁膜を形成してもよい。
トランジスタ４３０及びトランジスタ４４０において、酸化物半導体層４０３は、上に積
層される酸化物絶縁層４０７、酸化物絶縁層４６７を通過して酸素を導入し、加熱処理を
行うことによって、水素、水分、水酸基又は水素化物（水素化合物ともいう）などの不純
物を酸化物半導体層より意図的に排除し、高純度化された酸化物半導体層である。酸素の
導入により、酸化物半導体を構成している金属と水素の間の結合、或いは該金属と水酸基
の間の結合を切断するとともに、これら水素、または水酸基が、酸素と反応することで水
を生成するため、後に行われる加熱処理により、不純物である水素、または水酸基を、水
として、脱離させやすくすることができる。
酸化物半導体層への酸素の導入を、積層された酸化物絶縁層を通過して行うため、酸素の
導入深さ（導入領域）を制御することができ、酸化物半導体層中への酸素を効率よく導入
することができる。
また、酸化物半導体層と酸素を含む酸化物絶縁層４０７、及び酸化物絶縁層４６７とを接
した状態で加熱処理を行うため、不純物の排除工程によって同時に減少してしまう酸化物
半導体を構成する主成分材料の一つである酸素を、酸素を含む酸化物絶縁層４０７、及び
酸化物絶縁層４６７より酸化物半導体層へ供給することができる。よって、酸化物半導体
層４０３はより高純度化し、電気的にＩ型（真性）化する。
高純度化された酸化物半導体層４０３を用いたトランジスタ４３０、４４０は、オフ状態
における電流値（オフ電流値）を低くすることができる。
また、高純度化された酸化物半導体層４０３を用いたトランジスタ４３０、４４０は、比
較的高い電界効果移動度が得られるため、高速駆動が可能である。よって、液晶表示装置
の画素部に該トランジスタを用いることで、高画質な画像を提供することができる。また
、該トランジスタは、同一基板上に駆動回路部または画素部に作り分けて作製することが
できるため、表示装置の部品点数を削減することができる。
以上のように、安定した電気的特性を有する酸化物半導体を用いた半導体装置を提供する
ことができる。よって、信頼性の高い半導体装置を提供することができる。
（実施の形態５）
本実施の形態では、半導体装置の他の一形態を図１及び図５を用いて説明する。上記実施
の形態と同一部分又は同様な機能を有する部分、及び工程は、上記実施の形態と同様に行
うことができ、繰り返しの説明は省略する。また同じ箇所の詳細な説明は省略する。
本実施の形態では、トランジスタのソース電極層又は／及びドレイン電極層に導電層（配
線層や画素電極層など）を接続する構成の一例を示す。なお、本実施の形態では、トラン
ジスタとして実施の形態１で示したトランジスタ４１０を用いて説明するが、実施の形態
２乃至４のいずれかで示したトランジスタにも適用できる。
図５（Ａ）に示すように、トランジスタ４１０は、絶縁表面を有する基板４００上に、ゲ
ート電極層４０１、ゲート絶縁層４０２、酸化物半導体層４０３、ソース電極層４０５ａ
、ドレイン電極層４０５ｂを含む。トランジスタ４１０上には、酸化物絶縁層４０７、及
び保護絶縁層４０９が順に積層されている。
実施の形態１で示したように、トランジスタ４１０の作製工程において、酸化物絶縁層４
０７を、酸化物半導体層４０３、ソース電極層４０５ａ及びドレイン電極層４０５ｂ上に
形成し、酸素４２１を酸化物絶縁層４０７を通過させて酸化物半導体層４４１へ導入し、
加熱処理を行う（図１（Ｂ）乃至（Ｄ）参照）。この酸素導入及び加熱処理工程において
、酸素４２１は酸化物半導体層４０３の他、ソース電極層４０５ａ、ドレイン電極層４０
５ｂへも到達し、照射（表面付近に導入）される。よって、図５（Ａ）に示すように酸素
４２１が照射されたソース電極層４０５ａ、ドレイン電極層４０５ｂ表面が酸化され、酸
化物絶縁層４０７の間に酸化金属領域４０４ａ、４０４ｂが形成される場合がある。酸化
金属領域４０４ａ、４０４ｂは膜の形状となる場合もある。
図５（Ａ）のような場合、保護絶縁層４０９上に、ソース電極層４０５ａ及びドレイン電
極層４０５ｂに接続する導電層を形成するための開口４５５ａ、４５５ｂは、抵抗の高い
酸化金属領域４０４ａ、４０４ｂも除去し、抵抗の低いソース電極層４０５ａ及びドレイ
ン電極層４０５ｂが露出するまで形成することが好ましい（図５（Ｂ）参照）。開口４５
５ａ、４５５ｂは保護絶縁層４０９、酸化物絶縁層４０７、酸化金属領域４０４ａ、４０
４ｂの一部を除去して形成する。
次に、開口４５５ａ、４５５ｂにおいて露出されたソース電極層４０５ａ及びドレイン電
極層４０５ｂに接するように導電層４５６ａ、４５６ｂを形成する（図５（Ｃ）参照）。
導電層４５６ａ、４５６ｂは抵抗の高い酸化金属領域４０４ａ、４０４ｂを介さずに、直
接抵抗の低いソース電極層４０５ａ及びドレイン電極層４０５ｂと接して設けられるため
に、良好な電気的接続（コンタクト）を行うことができる。
導電層４５６ａ、４５６ｂの上に保護層としてトランジスタ４１０を覆う保護絶縁層４５
７を形成してもよい（図５（Ｄ）参照）。さらに保護絶縁層４５７を覆うことで、開口４
５５ａ、４５５ｂ部分より水素、水分などの不純物が酸化物半導体層４０３へ侵入するこ
とを防止することができる。
また、ソース電極層４０５ａ、ドレイン電極層４０５ｂにおいて酸素が照射される面に酸
素が導入されにくい導電膜（代表的にはタングステン膜やタンタル膜）を設けてもよい。
例えば、ソース電極層４０５ａ、ドレイン電極層４０５ｂをチタン膜とタングステン膜と
の積層とし、酸素の導入側にタングステン膜を設けることにより、高抵抗な酸化金属領域
の形成を抑制することができる。
以上のように、トランジスタの良好な電気的接続及び安定した電気的特性を有する酸化物
半導体を用いた半導体装置を提供することができる。よって、信頼性の高い半導体装置を
提供することができる。
（実施の形態６）
本実施の形態では、半導体装置の作製方法の他の一形態を説明する。上記実施の形態と同
一部分又は同様な機能を有する部分、及び工程は、上記実施の形態と同様に行うことがで
き、繰り返しの説明は省略する。また同じ箇所の詳細な説明は省略する。
なお、本実施の形態は、実施の形態１乃至５のいずれかで示したトランジスタ４１０、４
２０、４３０、４４０、４５０にも適用できる。
本実施の形態では、トランジスタ４１０、４２０、４３０、４４０、４５０の作製方法に
おいて、酸化物半導体層と接する酸化物絶縁層４０７、４３７、４２６、４６７を形成す
る前に酸化物半導体層に加熱処理を行う例を示す。
この加熱処理は、酸化物半導体層が形成された後、酸化物絶縁層が形成される前であれば
、島状の酸化物半導体層に加工前の酸化物半導体層に行ってもよく、トランジスタ４１０
の場合はソース電極層４０５ａ及びドレイン電極層４０５ｂの形成前でも形成後でもよい
。
加熱処理の温度は、４００℃以上７５０℃以下、または４００℃以上基板の歪み点未満と
する。例えば、加熱処理装置の一つである電気炉に基板を導入し、酸化物半導体層に対し
て窒素雰囲気下４５０℃において１時間の加熱処理を行う。加熱処理後は、大気に触れる
ことなく酸化物絶縁層を形成し、酸化物半導体層への水や水素の再混入を防ぐことが好ま
しい。
なお、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導または熱
輻射によって、被処理物を加熱する装置を用いてもよい。例えば、ＧＲＴＡ（Ｇａｓ Ｒ
ａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔ
ｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅ
ａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドラ
ンプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀
ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置であ
る。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。高温のガスには、
アルゴンなどの希ガス、または窒素のような、加熱処理によって被処理物と反応しない不
活性気体が用いられる。
例えば、加熱処理として、６５０℃〜７００℃の高温に加熱した不活性ガス中に基板を入
れ、数分間加熱した後、高温に加熱した不活性ガス中から基板を出すＧＲＴＡを行っても
よい。
加熱処理は、窒素、酸素、超乾燥空気（水の含有量が２０ｐｐｍ以下、好ましくは１ｐｐ
ｍ以下、好ましくは１０ｐｐｂ以下の空気）、または希ガス（アルゴン、ヘリウムなど）
の雰囲気下で行えばよいが、上記窒素、酸素、超乾燥空気、または希ガス等の雰囲気に水
、水素などが含まれないことが好ましい。また、加熱処理装置に導入する窒素、酸素、ま
たは希ガスの純度を、６Ｎ（９９．９９９９％）以上好ましくは７Ｎ（９９．９９９９９
％）以上（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが
好ましい。
この加熱処理により、酸化物半導体層中の水分または水素などの不純物を低減させておく
ことができる。
さらに、酸化物半導体層上に酸化物絶縁層を形成し、酸化物絶縁層を通過させて、酸化物
半導体層に酸素を導入することで、酸化物半導体を構成している金属と水素の間の結合、
或いは該金属と水酸基の間の結合を切断するとともに、これら水素または水酸基を酸素と
反応させて、水を生成する。そして、酸素の導入後にさらに加熱処理を行うことで、強固
に残存していた水素または水酸基などの不純物を、水として、脱離させやすくすることが
できる。
酸化物半導体層と酸素を含む酸化物絶縁層とを接した状態で加熱処理を行うため、不純物
の排除工程によって同時に減少してしまう酸化物半導体を構成する主成分材料の一つであ
る酸素を、酸素を含む酸化物絶縁層より酸化物半導体層へ供給することができる。
従って、酸化物半導体層に対して、酸化物絶縁層の形成前の加熱処理、及び酸化物絶縁層
を形成し酸素を導入した後の加熱処理を行えば、さらに水分、水素などの不純物が脱離し
た、Ｉ型（真性半導体）又はＩ型に限りなく近い酸化物半導体層を得ることができる。
従って、高純度化された酸化物半導体層を含むトランジスタは、電気的特性変動が抑制さ
れており、電気的に安定である。よって、信頼性の高い半導体装置を提供することができ
る。
（実施の形態７）
実施の形態１乃至６のいずれかで一例を示したトランジスタを用いて表示機能を有する半
導体装置（表示装置ともいう）を作製することができる。また、トランジスタを含む駆動
回路の一部または全体を、画素部と同じ基板上に一体形成し、システムオンパネルを形成
することができる。
図６（Ａ）において、第１の基板４００１上に設けられた画素部４００２を囲むようにし
て、シール材４００５が設けられ、第２の基板４００６によって封止されている。図６（
Ａ）においては、第１の基板４００１上のシール材４００５によって囲まれている領域と
は異なる領域に、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜で形成され
た走査線駆動回路４００４、信号線駆動回路４００３が実装されている。また別途形成さ
れた信号線駆動回路４００３と、走査線駆動回路４００４または画素部４００２に与えら
れる各種信号及び電位は、ＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ
）４０１８ａ、４０１８ｂから供給されている。
図６（Ｂ）（Ｃ）において、第１の基板４００１上に設けられた画素部４００２と、走査
線駆動回路４００４とを囲むようにして、シール材４００５が設けられている。また画素
部４００２と、走査線駆動回路４００４の上に第２の基板４００６が設けられている。よ
って画素部４００２と、走査線駆動回路４００４とは、第１の基板４００１とシール材４
００５と第２の基板４００６とによって、表示素子と共に封止されている。図６（Ｂ）（
Ｃ）においては、第１の基板４００１上のシール材４００５によって囲まれている領域と
は異なる領域に、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜で形成され
た信号線駆動回路４００３が実装されている。図６（Ｂ）（Ｃ）においては、別途形成さ
れた信号線駆動回路４００３と、走査線駆動回路４００４または画素部４００２に与えら
れる各種信号及び電位は、ＦＰＣ４０１８から供給されている。
また図６（Ｂ）（Ｃ）においては、信号線駆動回路４００３を別途形成し、第１の基板４
００１に実装している例を示しているが、この構成に限定されない。走査線駆動回路を別
途形成して実装しても良いし、信号線駆動回路の一部または走査線駆動回路の一部のみを
別途形成して実装しても良い。
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ（Ｃｈ
ｉｐ Ｏｎ Ｇｌａｓｓ）方法、ワイヤボンディング方法、或いはＴＡＢ（Ｔａｐｅ Ａ
ｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方法などを用いることができる。図６（Ａ）は、Ｃ
ＯＧ方法により信号線駆動回路４００３、走査線駆動回路４００４を実装する例であり、
図６（Ｂ）は、ＣＯＧ方法により信号線駆動回路４００３を実装する例であり、図６（Ｃ
）は、ＴＡＢ方法により信号線駆動回路４００３を実装する例である。
また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラ
を含むＩＣ等を実装した状態にあるモジュールとを含む。
なお、本明細書中における表示装置とは、画像表示デバイス、表示デバイス、もしくは光
源（照明装置含む）を指す。また、コネクター、例えばＦＰＣもしくはＴＡＢテープもし
くはＴＣＰが取り付けられたモジュール、ＴＡＢテープやＴＣＰの先にプリント配線板が
設けられたモジュール、または表示素子にＣＯＧ方式によりＩＣ（集積回路）が直接実装
されたモジュールも全て表示装置に含むものとする。
また第１の基板上に設けられた画素部及び走査線駆動回路は、トランジスタを複数有して
おり、実施の形態１乃至６のいずれかで一例を示したトランジスタを適用することができ
る。
表示装置に設けられる表示素子としては液晶素子（液晶表示素子ともいう）、発光素子（
発光表示素子ともいう）、を用いることができる。発光素子は、電流または電圧によって
輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒｏ
Ｌｕｍｉｎｅｓｃｅｎｃｅ）、有機ＥＬ等が含まれる。また、電子インクなど、電気的作
用によりコントラストが変化する表示媒体も適用することができる。
半導体装置の一形態について、図７乃至図９を用いて説明する。図７乃至図９は、図６（
Ｂ）のＭ−Ｎにおける断面図に相当する。
図７乃至図９で示すように、半導体装置は接続端子電極４０１５及び端子電極４０１６を
有しており、接続端子電極４０１５及び端子電極４０１６はＦＰＣ４０１８が有する端子
と異方性導電膜４０１９を介して、電気的に接続されている。
接続端子電極４０１５は、第１の電極層４０３０と同じ導電膜から形成され、端子電極４
０１６は、トランジスタ４０１０、４０１１のソース電極層及びドレイン電極層と同じ導
電膜で形成されている。
また第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４は、
トランジスタを複数有しており、図７乃至図９では、画素部４００２に含まれるトランジ
スタ４０１０と、走査線駆動回路４００４に含まれるトランジスタ４０１１とを例示して
いる。図７では、トランジスタ４０１０、４０１１上には酸化物絶縁層４０２０、保護絶
縁層４０２４が設けられ、図８及び図９ではさらに、絶縁層４０２１が設けられている。
なお、絶縁層４０２３は下地膜として機能する絶縁膜である。
本実施の形態では、トランジスタ４０１０、トランジスタ４０１１として、実施の形態１
乃至６のいずれかで示したトランジスタを適用することができる。
トランジスタ４０１０及びトランジスタ４０１１において、酸化物半導体層は、上に積層
される酸化物絶縁層４０２０を通過して酸素を導入し、加熱処理を行うことによって、水
素、水分、水酸基又は水素化物（水素化合物ともいう）などの不純物を酸化物半導体層よ
り意図的に排除し、高純度化された酸化物半導体層である。酸素の導入により、酸化物半
導体を構成している金属と水素の間の結合、或いは該金属と水酸基の間の結合を切断する
とともに、これら水素、または水酸基が、酸素と反応することで水を生成するため、後に
行われる加熱処理により、不純物である水素、または水酸基を、水として、脱離させやす
くすることができる。
酸化物半導体層への酸素の導入を、積層された酸化物絶縁層４０２０を通過して行うため
、酸素の導入深さ（導入領域）を制御することができ、酸化物半導体層中への酸素を効率
よく導入することができる。
また、酸化物半導体層と酸素を含む酸化物絶縁層４０２０とを接した状態で加熱処理を行
うため、不純物の排除工程によって同時に減少してしまう酸化物半導体を構成する主成分
材料の一つである酸素を、酸素を含む酸化物絶縁層４０２０より酸化物半導体層へ供給す
ることができる。よって、酸化物半導体層はより高純度化し、電気的にＩ型（真性）化す
る。
従って、高純度化された酸化物半導体層を含むトランジスタ４０１０及びトランジスタ４
０１１は、電気的特性変動が抑制されており、電気的に安定である。よって、図７乃至図
９で示す本実施の形態の半導体装置として信頼性の高い半導体装置を提供することができ
る。
また、本実施の形態では、絶縁層４０２３上において駆動回路用のトランジスタ４０１１
の酸化物半導体層のチャネル形成領域と重なる位置に導電層が設けられている例である。
導電層を酸化物半導体層のチャネル形成領域と重なる位置に設けることによって、ＢＴ試
験前後におけるトランジスタ４０１１のしきい値電圧の変化量をさらに低減することがで
きる。また、導電層は、電位がトランジスタ４０１１のゲート電極層と同じでもよいし、
異なっていても良く、第２のゲート電極層として機能させることもできる。また、導電層
の電位がＧＮＤ、０Ｖ、或いはフローティング状態であってもよい。
また、該導電層は外部の電場を遮蔽する、すなわち外部の電場が内部（薄膜トランジスタ
を含む回路部）に作用しないようにする機能（特に静電気に対する静電遮蔽機能）も有す
る。導電層の遮蔽機能により、静電気などの外部の電場の影響によりトランジスタの電気
的な特性が変動することを防止することができる。
画素部４００２に設けられたトランジスタ４０１０は表示素子と電気的に接続し、表示パ
ネルを構成する。表示素子は表示を行うことがでれば特に限定されず、様々な表示素子を
用いることができる。
図７に表示素子として液晶素子を用いた液晶表示装置の例を示す。図７において、表示素
子である液晶素子４０１３は、第１の電極層４０３０、第２の電極層４０３１、絶縁層４
０３２、絶縁層４０３３、及び液晶層４００８を含む。なお、液晶層４００８を挟持する
ように配向膜として機能する絶縁層４０３２、４０３３が設けられている。第２の電極層
４０３１は第２の基板４００６側に設けられ、第１の電極層４０３０と第２の電極層４０
３１とは液晶層４００８を介して積層する構成となっている。
また４０３５は絶縁膜を選択的にエッチングすることで得られる柱状のスペーサであり、
液晶層４００８の膜厚（セルギャップ）を制御するために設けられている。なお球状のス
ペーサを用いていても良い。
表示素子として、液晶素子を用いる場合、サーモトロピック液晶、低分子液晶、高分子液
晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。これら
の液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイ
ラルネマチック相、等方相等を示す。
また、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つで
あり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直
前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善
するために５重量％以上のカイラル剤を混合させた液晶組成物を用いて液晶層に用いる。
ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が１ｍｓｅｃ以下と短
く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。また配向膜
を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によって引き起こ
される静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減す
ることができる。よって液晶表示装置の生産性を向上させることが可能となる。酸化物半
導体層を用いるトランジスタは、静電気の影響によりトランジスタの電気的な特性が著し
く変動して設計範囲を逸脱する恐れがある。よって酸化物半導体層を用いるトランジスタ
を有する液晶表示装置にブルー相の液晶材料を用いることはより効果的である。
また、液晶材料の固有抵抗は、１×１０９Ω・ｃｍ以上であり、好ましくは１×１０１１
Ω・ｃｍ以上であり、さらに好ましくは１×１０１２Ω・ｃｍ以上である。なお、本明細
書における固有抵抗の値は、２０℃で測定した値とする。
液晶表示装置に設けられる保持容量の大きさは、画素部に配置されるトランジスタのリー
ク電流等を考慮して、所定の期間の間電荷を保持できるように設定される。保持容量の大
きさは、トランジスタのオフ電流等を考慮して設定すればよい。高純度の酸化物半導体層
を有するトランジスタを用いることにより、各画素における液晶容量に対して１／３以下
、好ましくは１／５以下の容量の大きさを有する保持容量を設ければ充分である。
本実施の形態で用いる高純度化された酸化物半導体層を用いたトランジスタは、オフ状態
における電流値（オフ電流値）を低くすることができる。よって、画像信号等の電気信号
の保持時間を長くすることができ、電源オン状態では書き込み間隔も長く設定できる。よ
って、リフレッシュ動作の頻度を少なくすることができるため、消費電力を抑制する効果
を奏する。
また、本実施の形態で用いる高純度化された酸化物半導体層を用いたトランジスタは、比
較的高い電界効果移動度が得られるため、高速駆動が可能である。よって、液晶表示装置
の画素部に上記トランジスタを用いることで、高画質な画像を提供することができる。ま
た、上記トランジスタは、同一基板上に駆動回路部または画素部に作り分けて作製するこ
とができるため、液晶表示装置の部品点数を削減することができる。
液晶表示装置には、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐ
ｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔ
ｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ
Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ Ｃｏｍｐｅｎｓａｔｅｄ Ｂ
ｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉ
ｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑ
ｕｉｄ Ｃｒｙｓｔａｌ）モードなどを用いることができる。
また、ノーマリーブラック型の液晶表示装置、例えば垂直配向（ＶＡ）モードを採用した
透過型の液晶表示装置としてもよい。垂直配向モードとしては、いくつか挙げられるが、
例えば、ＭＶＡ（Ｍｕｌｔｉ−Ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）
モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード
、ＡＳＶモードなどを用いることができる。また、ＶＡ型の液晶表示装置にも適用するこ
とができる。ＶＡ型の液晶表示装置とは、液晶表示パネルの液晶分子の配列を制御する方
式の一種である。ＶＡ型の液晶表示装置は、電圧が印加されていないときにパネル面に対
して液晶分子が垂直方向を向く方式である。また、画素（ピクセル）をいくつかの領域（
サブピクセル）に分け、それぞれ別の方向に分子を倒すよう工夫されているマルチドメイ
ン化あるいはマルチドメイン設計といわれる方法を用いることができる。
また、表示装置において、ブラックマトリクス（遮光層）、偏光部材、位相差部材、反射
防止部材などの光学部材（光学基板）などは適宜設ける。例えば、偏光基板及び位相差基
板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなどを用
いてもよい。
また、画素部における表示方式は、プログレッシブ方式やインターレース方式等を用いる
ことができる。また、カラー表示する際に画素で制御する色要素としては、ＲＧＢ（Ｒは
赤、Ｇは緑、Ｂは青を表す）の三色に限定されない。例えば、ＲＧＢＷ（Ｗは白を表す）
、又はＲＧＢに、イエロー、シアン、マゼンタ等を一色以上追加したものがある。なお、
色要素のドット毎にその表示領域の大きさが異なっていてもよい。ただし、本発明はカラ
ー表示の表示装置に限定されるものではなく、モノクロ表示の表示装置に適用することも
できる。
また、表示装置に含まれる表示素子として、エレクトロルミネッセンスを利用する発光素
子を適用することができる。エレクトロルミネッセンスを利用する発光素子は、発光材料
が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機Ｅ
Ｌ素子、後者は無機ＥＬ素子と呼ばれている。
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔
がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャ
リア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形成
し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このよう
な発光素子は、電流励起型の発光素子と呼ばれる。
無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分
類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有
するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−ア
クセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、
さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利
用する局在型発光である。なお、ここでは、発光素子として有機ＥＬ素子を用いて説明す
る。
発光素子は発光を取り出すために少なくとも一対の電極の一方が透明であればよい。そし
て、基板上にトランジスタ及び発光素子を形成し、基板とは逆側の面から発光を取り出す
上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対側の面
から発光を取り出す両面射出構造の発光素子があり、どの射出構造の発光素子も適用する
ことができる。
図８に表示素子として発光素子を用いた発光装置の例を示す。表示素子である発光素子４
５１３は、画素部４００２に設けられたトランジスタ４０１０と電気的に接続している。
なお発光素子４５１３の構成は、第１の電極層４０３０、電界発光層４５１１、第２の電
極層４０３１の積層構造であるが、示した構成に限定されない。発光素子４５１３から取
り出す光の方向などに合わせて、発光素子４５１３の構成は適宜変えることができる。
隔壁４５１０は、有機絶縁材料、又は無機絶縁材料を用いて形成する。特に感光性の樹脂
材料を用い、第１の電極層４０３０上に開口部を形成し、その開口部の側壁が連続した曲
率を持って形成される傾斜面となるように形成することが好ましい。
電界発光層４５１１は、単数の層で構成されていても、複数の層が積層されるように構成
されていてもどちらでも良い。
発光素子４５１３に酸素、水素、水分、二酸化炭素等が侵入しないように、第２の電極層
４０３１及び隔壁４５１０上に保護膜を形成してもよい。保護膜としては、窒化シリコン
膜、窒化酸化シリコン膜、ＤＬＣ膜等を形成することができる。また、第１の基板４００
１、第２の基板４００６、及びシール材４００５によって封止された空間には充填材４５
１４が設けられ密封されている。このように外気に曝されないように気密性が高く、脱ガ
スの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィルム等）やカバー材
でパッケージング（封入）することが好ましい。
充填材４５１４としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂また
は熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル、ポリイ
ミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エ
チレンビニルアセテート）を用いることができる。例えば充填材として窒素を用いればよ
い。
また、必要であれば、発光素子の射出面に偏光板、又は円偏光板（楕円偏光板を含む）、
位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けてもよ
い。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により
反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
また、表示装置として、電子インクを駆動させる電子ペーパーを提供することも可能であ
る。電子ペーパーは、電気泳動表示装置（電気泳動ディスプレイ）とも呼ばれており、紙
と同じ読みやすさ、他の表示装置に比べ低消費電力、薄くて軽い形状とすることが可能と
いう利点を有している。
電気泳動表示装置は、様々な形態が考えられ得るが、プラスの電荷を有する第１の粒子と
、マイナスの電荷を有する第２の粒子とを含むマイクロカプセルが溶媒または溶質に複数
分散されたものであり、マイクロカプセルに電界を印加することによって、マイクロカプ
セル中の粒子を互いに反対方向に移動させて一方側に集合した粒子の色のみを表示するも
のである。なお、第１の粒子または第２の粒子は染料を含み、電界がない場合において移
動しないものである。また、第１の粒子の色と第２の粒子の色は異なるもの（無色を含む
）とする。
このように、電気泳動表示装置は、誘電定数の高い物質が高い電界領域に移動する、いわ
ゆる誘電泳動的効果を利用したディスプレイである。
上記マイクロカプセルを溶媒中に分散させたものが電子インクと呼ばれるものであり、こ
の電子インクはガラス、プラスチック、布、紙などの表面に印刷することができる。また
、カラーフィルタや色素を有する粒子を用いることによってカラー表示も可能である。
なお、マイクロカプセル中の第１の粒子および第２の粒子は、導電体材料、絶縁体材料、
半導体材料、磁性材料、液晶材料、強誘電性材料、エレクトロルミネセント材料、エレク
トロクロミック材料、磁気泳動材料から選ばれた一種の材料、またはこれらの複合材料を
用いればよい。
また、電子ペーパーとして、ツイストボール表示方式を用いる表示装置も適用することが
できる。ツイストボール表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に用
いる電極層である第１の電極層及び第２の電極層の間に配置し、第１の電極層及び第２の
電極層に電位差を生じさせての球形粒子の向きを制御することにより、表示を行う方法で
ある。
図９に、半導体装置の一形態としてアクティブマトリクス型の電子ペーパーを示す。図９
の電子ペーパーは、ツイストボール表示方式を用いた表示装置の例である。ツイストボー
ル表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に用いる電極層間に配置し
、電極層間に電位差を生じさせての球形粒子の向きを制御することにより、表示を行う方
法である。
トランジスタ４０１０と接続する第１の電極層４０３０と、第２の基板４００６に設けら
れた第２の電極層４０３１との間には黒色領域４６１５ａ及び白色領域４６１５ｂを有し
、周りに液体で満たされているキャビティ４６１２を含む球形粒子４６１３が設けられて
おり、球形粒子４６１３の周囲は樹脂等の充填材４６１４で充填されている。第２の電極
層４０３１が共通電極（対向電極）に相当する。第２の電極層４０３１は、共通電位線と
電気的に接続される。
なお、図７乃至図９において、第１の基板４００１、第２の基板４００６としては、ガラ
ス基板の他、可撓性を有する基板も用いることができ、例えば透光性を有するプラスチッ
ク基板などを用いることができる。プラスチックとしては、ＦＲＰ（Ｆｉｂｅｒｇｌａｓ
ｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）
フィルム、ポリエステルフィルムまたはアクリル樹脂フィルムを用いることができる。ま
た、アルミニウムホイルをＰＶＦフィルムやポリエステルフィルムで挟んだ構造のシート
を用いることもできる。
酸化物絶縁層４０２０及び保護絶縁層４０２４はトランジスタの保護膜として機能する。
また、酸化物絶縁層４０２０は、水素、水分、水酸基又は水素化物などの不純物の排除工
程によって同時に酸化物半導体層から減少してしまう酸素を、酸化物半導体層へ供給する
機能も有する。
酸化物絶縁層４０２０としては、酸化シリコン層、酸化窒化シリコン層など酸素を多く含
む絶縁層を、スパッタリング法を用いて形成すればよい。
なお、保護絶縁層４０２４は、大気中に浮遊する有機物や金属物、水蒸気などの汚染不純
物の侵入を防ぐためのものであり、緻密な膜が好ましい。保護絶縁層４０２４は、スパッ
タリング法を用いて、窒化シリコン膜、窒化酸化シリコン膜、酸化アルミニウム膜、窒化
アルミニウム膜、酸化窒化アルミニウム膜、又は窒化酸化アルミニウム膜の単層、又は積
層で形成すればよい。
また、平坦化絶縁膜として機能する絶縁層４０２１は、アクリル、ポリイミド、ベンゾシ
クロブテン、ポリアミド、エポキシ等の、耐熱性を有する有機材料を用いることができる
。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳ
Ｇ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等を用いることができる。なお、これ
らの材料で形成される絶縁膜を複数積層させることで、絶縁層を形成してもよい。
酸化物絶縁層４０２０、保護絶縁層４０２４、絶縁層４０２１の形成法は、特に限定され
ず、その材料に応じて、スパッタリング法、ＳＯＧ法、スピンコート、ディップ、スプレ
ー塗布、液滴吐出法（インクジェット法、スクリーン印刷、オフセット印刷等）、ドクタ
ーナイフ、ロールコーター、カーテンコーター、ナイフコーター等を用いることができる
。
表示装置は光源又は表示素子からの光を透過させて表示を行う。よって光が透過する画素
部に設けられる基板、絶縁膜、導電膜などの薄膜はすべて可視光の波長領域の光に対して
透光性とする。
表示素子に電圧を印加する第１の電極層４０３０及び第２の電極層４０３１（画素電極層
、共通電極層、対向電極層などともいう）においては、取り出す光の方向、電極層が設け
られる場所、及び電極層のパターン構造によって透光性、反射性を選択すればよい。
第１の電極層４０３０、第２の電極層４０３１は、酸化タングステンを含むインジウム酸
化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化
物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。
）、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有
する導電性材料を用いることができる。
また、第１の電極層４０３０、第２の電極層４０３１はタングステン（Ｗ）、モリブデン
（Ｍｏ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ニオブ（Ｎ
ｂ）、タンタル（Ｔａ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、チタ
ン（Ｔｉ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）等の金属、
又はその合金、若しくはその金属窒化物から一つ、又は複数種を用いて形成することがで
きる。
また、第１の電極層４０３０、第２の電極層４０３１として、導電性高分子（導電性ポリ
マーともいう）を含む導電性組成物を用いて形成することができる。導電性高分子として
は、いわゆるπ電子共役系導電性高分子が用いることができる。例えば、ポリアニリンま
たはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンまたはその誘導体、若
しくはアニリン、ピロールおよびチオフェンの２種以上からなる共重合体若しくはその誘
導体などがあげられる。
また、トランジスタは静電気などにより破壊されやすいため、駆動回路保護用の保護回路
を設けることが好ましい。保護回路は、非線形素子を用いて構成することが好ましい。
以上のように実施の形態１乃至６のいずれかで示したトランジスタを適用することで、様
々な機能を有する半導体装置を提供することができる。
（実施の形態８）
実施の形態１乃至６のいずれかで一例を示したトランジスタを用いて、対象物の情報を読
み取るイメージセンサ機能を有する半導体装置を作製することができる。
図１０（Ａ）に、イメージセンサ機能を有する半導体装置の一例を示す。図１０（Ａ）は
フォトセンサの等価回路であり、図１０（Ｂ）はフォトセンサの一部を示す断面図である
。
フォトダイオード６０２は、一方の電極がフォトダイオードリセット信号線６５８に、他
方の電極がトランジスタ６４０のゲートに電気的に接続されている。トランジスタ６４０
は、ソース又はドレインの一方がフォトセンサ基準信号線６７２に、ソース又はドレイン
の他方がトランジスタ６５６のソース又はドレインの一方に電気的に接続されている。ト
ランジスタ６５６は、ゲートがゲート信号線６５９に、ソース又はドレインの他方がフォ
トセンサ出力信号線６７１に電気的に接続されている。
なお、本明細書における回路図において、酸化物半導体層を用いるトランジスタと明確に
判明できるように、酸化物半導体層を用いるトランジスタの記号には「ＯＳ」と記載して
いる。図１０（Ａ）において、トランジスタ６４０、トランジスタ６５６は酸化物半導体
層を用いるトランジスタである。
図１０（Ｂ）は、フォトセンサにおけるフォトダイオード６０２及びトランジスタ６４０
に示す断面図であり、絶縁表面を有する基板６０１（ＴＦＴ基板）上に、センサとして機
能するフォトダイオード６０２及びトランジスタ６４０が設けられている。フォトダイオ
ード６０２、トランジスタ６４０の上には接着層６０８を用いて基板６１３が設けられて
いる。
トランジスタ６４０上には絶縁層６３１、保護絶縁層６３２、層間絶縁層６３３、層間絶
縁層６３４が設けられている。フォトダイオード６０２は、層間絶縁層６３３上に設けら
れ、層間絶縁層６３３上に形成した電極層６４１と、層間絶縁層６３４上に設けられた電
極層６４２との間に、層間絶縁層６３３側から順に第１半導体層６０６ａ、第２半導体層
６０６ｂ、及び第３半導体層６０６ｃを積層した構造を有している。
電極層６４１は、層間絶縁層６３４に形成された導電層６４３と電気的に接続し、電極層
６４２は電極層６４１を介してゲート電極層６４５と電気的に接続している。ゲート電極
層６４５は、トランジスタ６４０のゲート電極層と電気的に接続しており、フォトダイオ
ード６０２はトランジスタ６４０と電気的に接続している。
ここでは、第１半導体層６０６ａとしてｐ型の導電型を有する半導体層と、第２半導体層
６０６ｂとして高抵抗な半導体層（Ｉ型半導体層）、第３半導体層６０６ｃとしてｎ型の
導電型を有する半導体層を積層するｐｉｎ型のフォトダイオードを例示している。
第１半導体層６０６ａはｐ型半導体層であり、ｐ型を付与する不純物元素を含むアモルフ
ァスシリコン膜により形成することができる。第１半導体層６０６ａの形成には１３族の
不純物元素（例えばボロン（Ｂ））を含む半導体材料ガスを用いて、プラズマＣＶＤ法に
より形成する。半導体材料ガスとしてはシラン（ＳｉＨ４）を用いればよい。または、Ｓ
ｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４等を用いてもよい。ま
た、不純物元素を含まないアモルファスシリコン膜を形成した後に、拡散法やイオン注入
法を用いて該アモルファスシリコン膜に不純物元素を導入してもよい。イオン注入法等に
より不純物元素を導入した後に加熱等を行うことで、不純物元素を拡散させるとよい。こ
の場合にアモルファスシリコン膜を形成する方法としては、ＬＰＣＶＤ法、気相成長法、
又はスパッタリング法等を用いればよい。第１半導体層６０６ａの膜厚は１０ｎｍ以上５
０ｎｍ以下となるよう形成することが好ましい。
第２半導体層６０６ｂは、Ｉ型半導体層（真性半導体層）であり、アモルファスシリコン
膜により形成する。第２半導体層６０６ｂの形成には、半導体材料ガスを用いて、アモル
ファスシリコン膜をプラズマＣＶＤ法により形成する。半導体材料ガスとしては、シラン
（ＳｉＨ４）を用いればよい。または、Ｓｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、Ｓ
ｉＣｌ４、ＳｉＦ４等を用いてもよい。第２半導体層６０６ｂの形成は、ＬＰＣＶＤ法、
気相成長法、スパッタリング法等により行っても良い。第２半導体層６０６ｂの膜厚は２
００ｎｍ以上１０００ｎｍ以下となるように形成することが好ましい。
第３半導体層６０６ｃは、ｎ型半導体層であり、ｎ型を付与する不純物元素を含むアモル
ファスシリコン膜により形成する。第３半導体層６０６ｃの形成には、１５族の不純物元
素（例えばリン（Ｐ））を含む半導体材料ガスを用いて、プラズマＣＶＤ法により形成す
る。半導体材料ガスとしてはシラン（ＳｉＨ４）を用いればよい。または、Ｓｉ２Ｈ６、
ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４等を用いてもよい。また、不純物
元素を含まないアモルファスシリコン膜を形成した後に、拡散法やイオン注入法を用いて
該アモルファスシリコン膜に不純物元素を導入してもよい。イオン注入法等により不純物
元素を導入した後に加熱等を行うことで、不純物元素を拡散させるとよい。この場合にア
モルファスシリコン膜を形成する方法としては、ＬＰＣＶＤ法、気相成長法、又はスパッ
タリング法等を用いればよい。第３半導体層６０６ｃの膜厚は２０ｎｍ以上２００ｎｍ以
下となるよう形成することが好ましい。
また、第１半導体層６０６ａ、第２半導体層６０６ｂ、及び第３半導体層６０６ｃは、ア
モルファス半導体ではなく、多結晶半導体を用いて形成してもよいし、微結晶（セミアモ
ルファス（Ｓｅｍｉ Ａｍｏｒｐｈｏｕｓ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ：ＳＡＳ））半
導体を用いて形成してもよい。
微結晶半導体は、ギブスの自由エネルギーを考慮すれば非晶質と単結晶の中間的な準安定
状態に属するものである。すなわち、自由エネルギー的に安定な第３の状態を有する半導
体であって、短距離秩序を持ち格子歪みを有する。柱状または針状結晶が基板表面に対し
て法線方向に成長している。微結晶半導体の代表例である微結晶シリコンは、そのラマン
スペクトルが単結晶シリコンを示す５２０ｃｍ−１よりも低波数側に、シフトしている。
即ち、単結晶シリコンを示す５２０ｃｍ−１とアモルファスシリコンを示す４８０ｃｍ−
１の間に微結晶シリコンのラマンスペクトルのピークがある。また、未結合手（ダングリ
ングボンド）を終端するため水素またはハロゲンを少なくとも１原子％またはそれ以上含
ませている。さらに、ヘリウム、アルゴン、クリプトン、ネオンなどの希ガス元素を含ま
せて格子歪みをさらに助長させることで、安定性が増し良好な微結晶半導体膜が得られる
。
この微結晶半導体膜は、周波数が数十ＭＨｚ〜数百ＭＨｚの高周波プラズマＣＶＤ法、ま
たは周波数が１ＧＨｚ以上のマイクロ波プラズマＣＶＤ装置により形成することができる
。代表的には、ＳｉＨ４、Ｓｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、Ｓ
ｉＦ４などの水素化珪素を水素で希釈して形成することができる。また、水素化珪素及び
水素に加え、ヘリウム、アルゴン、クリプトン、ネオンから選ばれた一種または複数種の
希ガス元素で希釈して微結晶半導体膜を形成することができる。これらのときの水素化珪
素に対して水素の流量比を５倍以上２００倍以下、好ましくは５０倍以上１５０倍以下、
更に好ましくは１００倍とする。さらには、シリコンを含む気体中に、ＣＨ４、Ｃ２Ｈ６
等の炭化物気体、ＧｅＨ４、ＧｅＦ４等のゲルマニウム化気体、Ｆ２等を混入させてもよ
い。
また、光電効果で発生した正孔の移動度は電子の移動度に比べて小さいため、ｐｉｎ型の
フォトダイオードはｐ型の半導体層側を受光面とする方がよい特性を示す。ここでは、ｐ
ｉｎ型のフォトダイオードが形成されている基板６０１の面からフォトダイオード６０２
が受ける光を電気信号に変換する例を示す。また、受光面とした半導体層側とは逆の導電
型を有する半導体層側からの光は外乱光となるため、電極層は遮光性を有する導電膜を用
いるとよい。また、ｎ型の半導体層側を受光面として用いることもできる。
絶縁層６３１、保護絶縁層６３２、層間絶縁層６３３、層間絶縁層６３４としては、絶縁
性材料を用いて、その材料に応じて、スパッタリング法、ＳＯＧ法、スピンコート、ディ
ップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン印刷、オフセット印刷
等）、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター等を用いて
形成することができる。
絶縁層６３１としては、酸化シリコン層、酸化窒化シリコン層、酸化アルミニウム層、又
は酸化窒化アルミニウム層などの酸化物絶縁層の単層、又は積層を用いることができる。
保護絶縁層６３２としては、無機絶縁材料としては、窒化シリコン層、窒化酸化シリコン
層、窒化アルミニウム層、又は窒化酸化アルミニウム層などの窒化物絶縁層の単層、又は
積層を用いることができる。またμ波（２．４５ＧＨｚ）を用いた高密度プラズマＣＶＤ
は、緻密で絶縁耐圧の高い高品質な絶縁層を形成できるので好ましい。
層間絶縁層６３３、６３４としては、表面凹凸を低減するため平坦化絶縁膜として機能す
る絶縁層が好ましい。層間絶縁層６３３、６３４としては、例えばポリイミド、アクリル
、ベンゾシクロブテン、ポリアミド、エポキシ等の、耐熱性を有する有機絶縁材料を用い
ることができる。また上記有機絶縁材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロ
キサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等の単層、又は積
層を用いることができる。
フォトダイオード６０２に入射する光を検出することによって、被検出物の情報を読み取
ることができる。なお、被検出物の情報を読み取る際にバックライトなどの光源を用いる
ことができる。
トランジスタ６４０として、実施の形態１乃至６で一例を示したトランジスタを用いるこ
とができる。水素、水分、水酸基又は水素化物（水素化合物ともいう）などの不純物を酸
化物半導体層より意図的に排除し、高純度化された酸化物層を含むトランジスタは、トラ
ンジスタの電気的特性変動が抑制されており、電気的に安定である。よって、信頼性の高
い半導体装置を提供することができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態９）
本明細書に開示する液晶表示装置は、さまざまな電子機器（遊技機も含む）に適用するこ
とができる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョ
ン受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカ
メラ等のカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともい
う）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機な
どが挙げられる。上記実施の形態で説明した液晶表示装置を具備する電子機器の例につい
て説明する。
図１１（Ａ）は電子書籍（Ｅ−ｂｏｏｋともいう）であり、筐体９６３０、表示部９６３
１、操作キー９６３２、太陽電池９６３３、充放電制御回路９６３４を有することができ
る。図１１（Ａ）に示した電子書籍は、様々な情報（静止画、動画、テキスト画像など）
を表示する機能、カレンダー、日付又は時刻などを表示部に表示する機能、表示部に表示
した情報を操作又は編集する機能、様々なソフトウェア（プログラム）によって処理を制
御する機能等を有することができる。なお、図１１（Ａ）では充放電制御回路９６３４の
一例としてバッテリー９６３５、ＤＣＤＣコンバータ（以下、コンバータと略記）９６３
６を有する構成について示している。実施の形態１乃至８のいずれかで示した半導体装置
を表示部９６３１に適用することにより、信頼性の高い電子書籍とすることができる。
図１１（Ａ）に示す構成とすることにより、表示部９６３１として半透過型、又は反射型
の液晶表示装置を用いる場合、比較的明るい状況下での使用も予想され、太陽電池９６３
３による発電、及びバッテリー９６３５での充電を効率よく行うことができ、好適である
。なお太陽電池９６３３は、筐体９６３０の空きスペース（表面や裏面）に適宜設けるこ
とができるため、効率的なバッテリー９６３５の充電を行う構成とすることができるため
好適である。なおバッテリー９６３５としては、リチウムイオン電池を用いると、小型化
を図れる等の利点がある。
また図１１（Ａ）に示す充放電制御回路９６３４の構成、及び動作について図１１（Ｂ）
にブロック図を示し説明する。図１１（Ｂ）には、太陽電池９６３３、バッテリー９６３
５、コンバータ９６３６、コンバータ９６３７、スイッチＳＷ１乃至ＳＷ３、表示部９６
３１について示しており、バッテリー９６３５、コンバータ９６３６、コンバータ９６３
７、スイッチＳＷ１乃至ＳＷ３が充放電制御回路９６３４に対応する箇所となる。
まず外光により太陽電池９６３３により発電がされる場合の動作の例について説明する。
太陽電池９６３３で発電した電力は、バッテリー９６３５を充電するための電圧となるよ
うコンバータ９６３６で昇圧または降圧がなされる。そして、表示部９６３１の動作に太
陽電池９６３３からの電力が用いられる際にはスイッチＳＷ１をオンにし、コンバータ９
６３７で表示部９６３１に必要な電圧に昇圧または降圧をすることとなる。また、表示部
９６３１での表示を行わない際には、ＳＷ１をオフにし、ＳＷ２をオンにしてバッテリー
９６３５の充電を行う構成とすればよい。
次いで外光により太陽電池９６３３により発電がされない場合の動作の例について説明す
る。バッテリー９６３５に蓄電された電力は、スイッチＳＷ３をオンにすることでコンバ
ータ９６３７により昇圧または降圧がなされる。そして、表示部９６３１の動作にバッテ
リー９６３５からの電力が用いられることとなる。
なお太陽電池９６３３については、充電手段の一例として示したが、他の手段によるバッ
テリー９６３５の充電を行う構成であってもよい。また他の充電手段を組み合わせて行う
構成としてもよい。
図１２（Ａ）は、ノート型のパーソナルコンピュータであり、本体３００１、筐体３００
２、表示部３００３、キーボード３００４などによって構成されている。実施の形態１乃
至８のいずれかで示した半導体装置を表示部３００３に適用することにより、信頼性の高
いノート型のパーソナルコンピュータとすることができる。
図１２（Ｂ）は、携帯情報端末（ＰＤＡ）であり、本体３０２１には表示部３０２３と、
外部インターフェイス３０２５と、操作ボタン３０２４等が設けられている。また操作用
の付属品としてスタイラス３０２２がある。実施の形態１乃至８のいずれかで示した半導
体装置を表示部３０２３に適用することにより、より信頼性の高い携帯情報端末（ＰＤＡ
）とすることができる。
図１２（Ｃ）は、電子書籍の一例を示している。例えば、電子書籍２７００は、筐体２７
０１および筐体２７０３の２つの筐体で構成されている。筐体２７０１および筐体２７０
３は、軸部２７１１により一体とされており、該軸部２７１１を軸として開閉動作を行う
ことができる。このような構成により、紙の書籍のような動作を行うことが可能となる。
筐体２７０１には表示部２７０５が組み込まれ、筐体２７０３には表示部２７０７が組み
込まれている。表示部２７０５および表示部２７０７は、続き画面を表示する構成として
もよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とするこ
とで、例えば右側の表示部（図１２（Ｃ）では表示部２７０５）に文章を表示し、左側の
表示部（図１２（Ｃ）では表示部２７０７）に画像を表示することができる。実施の形態
１乃至８のいずれかで示した半導体装置を表示部２７０５、表示部２７０７に適用するこ
とにより、信頼性の高い電子書籍２７００とすることができる。
また、図１２（Ｃ）では、筐体２７０１に操作部などを備えた例を示している。例えば、
筐体２７０１において、電源２７２１、操作キー２７２３、スピーカー２７２５などを備
えている。操作キー２７２３により、頁を送ることができる。なお、筐体の表示部と同一
面にキーボードやポインティングデバイスなどを備える構成としてもよい。また、筐体の
裏面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子など）、記録媒体挿入部など
を備える構成としてもよい。さらに、電子書籍２７００は、電子辞書としての機能を持た
せた構成としてもよい。
また、電子書籍２７００は、無線で情報を送受信できる構成としてもよい。無線により、
電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすること
も可能である。
図１２（Ｄ）は、携帯電話であり、筐体２８００及び筐体２８０１の二つの筐体で構成さ
れている。筐体２８０１には、表示パネル２８０２、スピーカー２８０３、マイクロフォ
ン２８０４、ポインティングデバイス２８０６、カメラ用レンズ２８０７、外部接続端子
２８０８などを備えている。また、筐体２８００には、携帯型情報端末の充電を行う太陽
電池セル２８１０、外部メモリスロット２８１１などを備えている。また、アンテナは筐
体２８０１内部に内蔵されている。実施の形態１乃至８のいずれかで示した半導体装置を
表示パネル２８０２に適用することにより、信頼性の高い携帯電話とすることができる。
また、表示パネル２８０２はタッチパネルを備えており、図１２（Ｄ）には映像表示され
ている複数の操作キー２８０５を点線で示している。なお、太陽電池セル２８１０で出力
される電圧を各回路に必要な電圧に昇圧するための昇圧回路も実装している。
表示パネル２８０２は、使用形態に応じて表示の方向が適宜変化する。また、表示パネル
２８０２と同一面上にカメラ用レンズ２８０７を備えているため、テレビ電話が可能であ
る。スピーカー２８０３及びマイクロフォン２８０４は音声通話に限らず、テレビ電話、
録音、再生などが可能である。さらに、筐体２８００と筐体２８０１は、スライドし、図
１２（Ｄ）のように展開している状態から重なり合った状態とすることができ、携帯に適
した小型化が可能である。
外部接続端子２８０８はＡＣアダプタ及びＵＳＢケーブルなどの各種ケーブルと接続可能
であり、充電及びパーソナルコンピュータなどとのデータ通信が可能である。また、外部
メモリスロット２８１１に記録媒体を挿入し、より大量のデータ保存及び移動に対応でき
る。
また、上記機能に加えて、赤外線通信機能、テレビ受信機能などを備えたものであっても
よい。
図１２（Ｅ）は、デジタルビデオカメラであり、本体３０５１、表示部（Ａ）３０５７、
接眼部３０５３、操作スイッチ３０５４、表示部（Ｂ）３０５５、バッテリー３０５６な
どによって構成されている。実施の形態１乃至８のいずれかで示した半導体装置を表示部
（Ａ）３０５７、表示部（Ｂ）３０５５に適用することにより、信頼性の高いデジタルビ
デオカメラとすることができる。
図１２（Ｆ）は、テレビジョン装置の一例を示している。テレビジョン装置９６００は、
筐体９６０１に表示部９６０３が組み込まれている。表示部９６０３により、映像を表示
することが可能である。また、ここでは、スタンド９６０５により筐体９６０１を支持し
た構成を示している。実施の形態１乃至８のいずれかで示した半導体装置を表示部９６０
３に適用することにより、信頼性の高いテレビジョン装置９６００とすることができる。
テレビジョン装置９６００の操作は、筐体９６０１が備える操作スイッチや、別体のリモ
コン操作機により行うことができる。また、リモコン操作機に、当該リモコン操作機から
出力する情報を表示する表示部を設ける構成としてもよい。
なお、テレビジョン装置９６００は、受信機やモデムなどを備えた構成とする。受信機に
より一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線に
よる通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向
（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
本実施例では、実施の形態４の図４（Ｂ）に示したトップゲート構造のトランジスタを作
製し、トランジスタの作製と同時に、シート抵抗評価用ＴＥＧ（Ｔｅｓｔ Ｅｌｅｍｅｎ
ｔ Ｇｒｏｕｐ）を作製し、酸素導入による酸化物半導体層のシート抵抗を評価した。ま
ず、トランジスタ、及びＴＥＧの作製方法について図１３（Ａ）、及び図１３（Ｂ）を用
いて説明する。
図１３（Ａ）に示すように、トランジスタ５４０は、絶縁表面を有する基板５００上に、
下地層５３６、酸化物半導体層５０３、ソース電極層５０５ａ、ドレイン電極層５０５ｂ
、ゲート絶縁層５６７、ゲート電極層５０１、保護絶縁層５６９、配線層５６５ａ、及び
配線層５６５ｂにより構成されている。
また、ＴＥＧ５５０は、絶縁表面を有する基板５００上に、下地層５３６、酸化物半導体
層５０３、ソース電極層５０５ａ、及びドレイン電極層５０５ｂと同時に形成される電極
層５０５ｃ、及びゲート絶縁層５６７により構成されている。なお、図１３（Ａ）に示し
たＴＥＧ５５０は、図１３（Ｂ）に示す破線ＡＡ１−ＡＡ２間の断面である。
図１３（Ａ）に示したＴＥＧ５５０の平面図を図１３（Ｂ）に示す。酸化物半導体層５０
３上に、電極層５０５ｃが櫛歯状に形成されており、電極層５０５ｃに電位を与えること
で、酸化物半導体層５０３のシート抵抗が測定できる。なお、電極層５０５ｃが形成され
ていない領域は、Ｌ／Ｗ＝１００／５００００μｍである。
次に、図１３に示したトランジスタ５４０及びＴＥＧ５５０の作製方法について説明する
。
はじめに、基板５００上に下地層５３６として、スパッタリング法を用いて酸化シリコン
膜（膜厚３００ｎｍ）を１００℃にて成膜した。
次に、下地層５３６上にＩｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物ターゲット（Ｉｎ２Ｏ３：Ｇ
ａ２Ｏ３：ＺｎＯ＝１：１：１）を用いて、圧力０．４Ｐａ、直流（ＤＣ）電源０．５ｋ
Ｗ、アルゴン及び酸素（アルゴン：酸素＝３０ｓｃｃｍ：１５ｓｃｃｍ）雰囲気下、２０
０℃で成膜を行い、膜厚３０ｎｍの酸化物半導体層を形成した。
次に、酸化物半導体層を選択的にエッチングし、島状の酸化物半導体層５０３を形成した
。その後、酸化物半導体層５０３上にソース電極層及びドレイン電極層として機能する導
電膜として、タングステン膜（膜厚５０ｎｍ）を、スパッタリング法を用いて２００℃で
成膜した。ここで、タングステン膜を選択的にエッチングし、ソース電極層５０５ａ、ド
レイン電極層５０５ｂ、及び電極層５０５ｃを形成した。
次に、ソース電極層５０５ａ、ドレイン電極層５０５ｂ、電極層５０５ｃ、一部が露出し
た酸化物半導体層５０３、及び下地層５３６上にゲート絶縁層５６７を形成した。ゲート
絶縁層５６７としては、プラズマＣＶＤ法により酸化窒化シリコン膜（膜厚３０ｎｍ）を
形成した。なお、本実施例においては、図４（Ｂ）に示したゲート絶縁層として機能する
保護絶縁層は形成していない。
次に、ゲート絶縁層５６７を通過させて酸化物半導体層５０３に酸素を導入（酸素導入）
した。酸素の導入方法としては、イオン注入法を用い、ソースガスとして１６Ｏ２（１６
Ｏ＋）、加速電圧２５ｋｅＶにて処理を行った。なお、酸素の導入は、酸素導入なし、酸
素導入あり（ドーズ量４．５×１０１４ｉｏｎｓ／ｃｍ２）、及び、酸素導入あり（ドー
ズ量４．５×１０１５ｉｏｎｓ／ｃｍ２）の３条件振りを行い、３試料を作製した。
次に、窒素雰囲気にて４５０℃ １時間の第１の熱処理を行った後、ゲート絶縁層５６７
上にゲート電極層として、スパッタリング装置を用いて、窒化タンタル膜（膜厚３０ｎｍ
）とタングステン膜（膜厚３７０ｎｍ）を積層成膜し、選択的にエッチングを行い、ゲー
ト電極層５０１を形成した。
次に、ゲート電極層５０１、及びゲート絶縁層５６７に接するように保護絶縁層５６９と
してスパッタリング法を用いて、酸化シリコン膜（膜厚３００ｎｍ）を２００℃で成膜し
た。ここで、保護絶縁層５６９である酸化シリコン膜、及びゲート絶縁層５６７を選択的
にエッチングし、コンタクト領域に開口部を形成した。
次に、接続配線として、スパッタリング法を用いて、チタン膜（膜厚５０ｎｍ）、アルミ
ニウム膜（膜厚１００ｎｍ）、チタン膜（膜厚５ｎｍ）の３層を順に積層し、選択的にエ
ッチングを行い配線層５６５ａ、及び配線層５６５ｂを形成した。
以上の工程でトランジスタ５４０、及びＴＥＧ５５０を形成した。
図１３に示したＴＥＧ５５０を用いて、酸化物半導体層５０３のシート抵抗測定を行った
。シート抵抗測定結果を図１４に示す。
図１４に示すグラフは縦軸がシート抵抗の測定結果を示し、横軸は各酸素導入条件を示し
ている。なお、横軸に示すプロット５７１は、酸素導入なし、プロット５７２は、酸素導
入あり（ドーズ量４．５×１０１４ｉｏｎｓ／ｃｍ２条件）、プロット５７３は、酸素導
入あり（ドーズ量４．５×１０１５ｉｏｎｓ／ｃｍ２条件）をそれぞれ示している。また
、各プロットはガラス基板上に形成したシート抵抗評価用ＴＥＧが１３個分のデータを示
している。
図１４より、プロット５７１の酸素導入なしにおいては、シート抵抗が１．０×１０７〜
１．７×１０８Ω／ｃｍ２となり、プロット５７２の酸素導入あり（ドーズ量４．５×１
０１４ｉｏｎｓ／ｃｍ２条件）においては、シート抵抗が１．０×１０８〜１．０×１０
９Ω／ｃｍ２となり、プロット５７３の酸素導入あり（ドーズ量４．５×１０１５ｉｏｎ
ｓ／ｃｍ２条件）においては、シート抵抗が１．０×１０８〜１．０×１０１０Ω／ｃｍ
２となっている。
以上のように、酸化物半導体層５０３に対し、酸化物絶縁層であるゲート絶縁層５６７を
通過して酸素導入を行うことで、酸化物半導体層５０３のシート抵抗が上昇していること
が分かる。また、酸素導入の導入濃度により酸化物半導体層５０３のシート抵抗を制御で
きることが確認された。
以上の結果により、酸化物半導体層に接して酸化物絶縁層（ゲート絶縁層）を形成し、酸
化物絶縁層を通過して酸素を導入（酸素導入）し、加熱処理を行うことで、酸化物半導体
を構成する主成分材料の一つである酸素を、酸素を含む酸化物絶縁層より酸化物半導体層
へ供給することができる。よって、酸化物半導体層はより高純度化し、電気的にＩ型（真
性）化になり、酸化物半導体層のシート抵抗が上昇している。
よって、安定した電気特性を有する酸化物半導体を用いた半導体装置、及び信頼性の高い
半導体装置を提供することができる。
本実施例は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能であ
る。
４００ 基板
４０１ ゲート電極層
４０２ ゲート絶縁層
４０３ 酸化物半導体層
４０４ａ 酸化金属領域
４０５ａ ソース電極層
４０５ｂ ドレイン電極層
４０７ 酸化物絶縁層
４０９ 保護絶縁層
４１０ トランジスタ
４２０ トランジスタ
４２１ 酸素
４２２ 酸化物半導体層
４２６ 酸化物絶縁層
４２７ 酸化物絶縁層
４３０ トランジスタ
４３６ 絶縁層
４３７ 酸化物絶縁層
４３８ 保護絶縁層
４４０ トランジスタ
４４１ 酸化物半導体層
４５０ トランジスタ
４５１ 酸化物半導体層
４５５ａ 開口
４５５ｂ 開口
４５６ａ 導電層
４５６ｂ 導電層
４５７ 保護絶縁層
４６５ａ 配線層
４６５ｂ 配線層
４６７ 酸化物絶縁層
４６８ 保護絶縁層
４６９ 保護絶縁層
５００ 基板
５０１ ゲート電極層
５０３ 酸化物半導体層
５０５ａ ソース電極層
５０５ｂ ドレイン電極層
５０５ｃ 電極層
５３６ 下地層
５４０ トランジスタ
５５０ ＴＥＧ
５６５ａ 配線層
５６５ｂ 配線層
５６７ ゲート絶縁層
５６９ 保護絶縁層
５７１ プロット
５７２ プロット
５７３ プロット
６０１ 基板
６０２ フォトダイオード
６０６ａ 半導体層
６０６ｂ 半導体層
６０６ｃ 半導体層
６０８ 接着層
６１３ 基板
６３１ 絶縁層
６３２ 保護絶縁層
６３３ 層間絶縁層
６３４ 層間絶縁層
６４０ トランジスタ
６４１ 電極層
６４２ 電極層
６４３ 導電層
６４５ ゲート電極層
６５６ トランジスタ
６５８ フォトダイオードリセット信号線
６５９ ゲート信号線
６７１ フォトセンサ出力信号線
６７２ フォトセンサ基準信号線
２７００ 電子書籍
２７０１ 筐体
２７０３ 筐体
２７０５ 表示部
２７０７ 表示部
２７１１ 軸部
２７２１ 電源
２７２３ 操作キー
２７２５ スピーカー
２８００ 筐体
２８０１ 筐体
２８０２ 表示パネル
２８０３ スピーカー
２８０４ マイクロフォン
２８０５ 操作キー
２８０６ ポインティングデバイス
２８０７ カメラ用レンズ
２８０８ 外部接続端子
２８１０ 太陽電池セル
２８１１ 外部メモリスロット
３００１ 本体
３００２ 筐体
３００３ 表示部
３００４ キーボード
３０２１ 本体
３０２２ スタイラス
３０２３ 表示部
３０２４ 操作ボタン
３０２５ 外部インターフェイス
３０５１ 本体
３０５３ 接眼部
３０５４ 操作スイッチ
３０５５ 表示部（Ｂ）
３０５６ バッテリー
３０５７ 表示部（Ａ）
４００１ 基板
４００２ 画素部
４００３ 信号線駆動回路
４００４ 走査線駆動回路
４００５ シール材
４００６ 基板
４００８ 液晶層
４０１０ トランジスタ
４０１１ トランジスタ
４０１３ 液晶素子
４０１５ 接続端子電極
４０１６ 端子電極
４０１８ ＦＰＣ
４０１８ａ ＦＰＣ
４０１９ 異方性導電膜
４０２０ 酸化物絶縁層
４０２１ 絶縁層
４０２３ 絶縁層
４０２４ 保護絶縁層
４０３０ 電極層
４０３１ 電極層
４０３２ 絶縁層
４０３３ 絶縁層
４５１０ 隔壁
４５１１ 電界発光層
４５１３ 発光素子
４５１４ 充填材
４６１２ キャビティ
４６１３ 球形粒子
４６１４ 充填材
４６１５ａ 黒色領域
４６１５ｂ 白色領域
９６００ テレビジョン装置
９６０１ 筐体
９６０３ 表示部
９６０５ スタンド
９６３０ 筐体
９６３１ 表示部
９６３２ 操作キー
９６３３ 太陽電池
９６３４ 充放電制御回路
９６３５ バッテリー
９６３６ コンバータ
９６３７ コンバータ

Claims (5)

  1. ゲート電極と、
    前記ゲート電極上の、ゲート絶縁層と、
    前記ゲート絶縁層を介して、前記ゲート電極と重なる領域を有する酸化物半導体層と、
    前記酸化物半導体層と電気的に接続されたソース電極と、
    前記酸化物半導体層と電気的に接続されたドレイン電極と、
    前記酸化物半導体層、前記ソース電極、及び前記ドレイン電極上の絶縁層と、
    前記絶縁層と、前記ソース電極との間の、前記ソース電極より抵抗の高い第１の領域と、
    前記絶縁層と、前記ドレイン電極との間の、前記ドレイン電極より抵抗の高い第２の領域と、
    前記絶縁層に設けられた開口とを有し、
    前記開口は、前記第１の領域及び前記第２の領域とは重ならないことを特徴とする半導体装置。
  2. ゲート電極と、
    前記ゲート電極上の、ゲート絶縁層と、
    前記ゲート絶縁層を介して、前記ゲート電極と重なる領域を有する酸化物半導体層と、
    前記酸化物半導体層と電気的に接続されたソース電極と、
    前記酸化物半導体層と電気的に接続されたドレイン電極と、
    前記酸化物半導体層、前記ソース電極、及び前記ドレイン電極上の絶縁層と、
    前記絶縁層と、前記ソース電極との間の、第１の酸化金属領域と、
    前記絶縁層と、前記ドレイン電極との間の、第２の酸化金属領域と、
    前記絶縁層に設けられた開口とを有し、
    前記開口は、前記第１の酸化金属領域及び前記第２の酸化金属領域とは重ならないことを特徴とする半導体装置。
  3. ゲート電極と、
    前記ゲート電極上の、ゲート絶縁層と、
    前記ゲート絶縁層を介して、前記ゲート電極と重なる領域を有する酸化物半導体層と、
    前記酸化物半導体層と電気的に接続されたソース電極と、
    前記酸化物半導体層と電気的に接続されたドレイン電極と、
    前記酸化物半導体層、前記ソース電極、及び前記ドレイン電極上の絶縁層と、
    前記絶縁層と、前記ソース電極との間の、前記ソース電極より抵抗の高い第１の領域と、
    前記絶縁層と、前記ドレイン電極との間の、前記ドレイン電極より抵抗の高い第２の領域と、
    前記絶縁層に設けられた開口と、
    前記開口に設けられた導電層とを有し、
    前記導電層は、前記第１の領域及び前記第２の領域とは重ならない領域を有することを特徴とする半導体装置。
  4. ゲート電極と、
    前記ゲート電極上の、ゲート絶縁層と、
    前記ゲート絶縁層を介して、前記ゲート電極と重なる領域を有する酸化物半導体層と、
    前記酸化物半導体層と電気的に接続されたソース電極と、
    前記酸化物半導体層と電気的に接続されたドレイン電極と、
    前記酸化物半導体層、前記ソース電極、及び前記ドレイン電極上の絶縁層と、
    前記絶縁層と、前記ソース電極との間の、第１の酸化金属領域と、
    前記絶縁層と、前記ドレイン電極との間の、第２の酸化金属領域と、
    前記絶縁層に設けられた開口と、
    前記開口に設けられた導電層とを有し、
    前記導電層は、前記第１の酸化金属領域及び前記第２の酸化金属領域とは重ならない領域を有することを特徴とする半導体装置。
  5. 請求項１乃至請求項４のいずれか一において、前記ソース電極及び前記ドレイン電極は、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、又はＷを有することを特徴とする半導体装置。
JP2013040539A 2010-02-26 2013-03-01 半導体装置の作製方法 Expired - Fee Related JP5752161B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013040539A JP5752161B2 (ja) 2010-02-26 2013-03-01 半導体装置の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010042024 2010-02-26
JP2010042024 2010-02-26
JP2013040539A JP5752161B2 (ja) 2010-02-26 2013-03-01 半導体装置の作製方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2011037745A Division JP5216883B2 (ja) 2010-02-26 2011-02-24 半導体装置の作製方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2014180115A Division JP2015035606A (ja) 2010-02-26 2014-09-04 半導体装置の作製方法

Publications (2)

Publication Number Publication Date
JP2013149990A true JP2013149990A (ja) 2013-08-01
JP5752161B2 JP5752161B2 (ja) 2015-07-22

Family

ID=44505505

Family Applications (10)

Application Number Title Priority Date Filing Date
JP2011037745A Active JP5216883B2 (ja) 2010-02-26 2011-02-24 半導体装置の作製方法
JP2013040539A Expired - Fee Related JP5752161B2 (ja) 2010-02-26 2013-03-01 半導体装置の作製方法
JP2014180115A Withdrawn JP2015035606A (ja) 2010-02-26 2014-09-04 半導体装置の作製方法
JP2016238669A Active JP6333930B2 (ja) 2010-02-26 2016-12-08 半導体装置の作製方法
JP2017097865A Active JP6315736B2 (ja) 2010-02-26 2017-05-17 半導体装置
JP2018083925A Active JP6445203B2 (ja) 2010-02-26 2018-04-25 半導体装置
JP2018221860A Withdrawn JP2019082691A (ja) 2010-02-26 2018-11-28 液晶表示装置、携帯電話
JP2020147263A Withdrawn JP2021007151A (ja) 2010-02-26 2020-09-02 液晶表示装置
JP2021170874A Withdrawn JP2022023883A (ja) 2010-02-26 2021-10-19 液晶表示装置
JP2023171126A Pending JP2023178330A (ja) 2010-02-26 2023-10-02 半導体装置の作製方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2011037745A Active JP5216883B2 (ja) 2010-02-26 2011-02-24 半導体装置の作製方法

Family Applications After (8)

Application Number Title Priority Date Filing Date
JP2014180115A Withdrawn JP2015035606A (ja) 2010-02-26 2014-09-04 半導体装置の作製方法
JP2016238669A Active JP6333930B2 (ja) 2010-02-26 2016-12-08 半導体装置の作製方法
JP2017097865A Active JP6315736B2 (ja) 2010-02-26 2017-05-17 半導体装置
JP2018083925A Active JP6445203B2 (ja) 2010-02-26 2018-04-25 半導体装置
JP2018221860A Withdrawn JP2019082691A (ja) 2010-02-26 2018-11-28 液晶表示装置、携帯電話
JP2020147263A Withdrawn JP2021007151A (ja) 2010-02-26 2020-09-02 液晶表示装置
JP2021170874A Withdrawn JP2022023883A (ja) 2010-02-26 2021-10-19 液晶表示装置
JP2023171126A Pending JP2023178330A (ja) 2010-02-26 2023-10-02 半導体装置の作製方法

Country Status (6)

Country Link
US (6) US8551824B2 (ja)
JP (10) JP5216883B2 (ja)
KR (11) KR20230003378A (ja)
CN (3) CN102763203B (ja)
TW (1) TWI524429B (ja)
WO (1) WO2011105184A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015035606A (ja) * 2010-02-26 2015-02-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2015170819A (ja) * 2014-03-10 2015-09-28 凸版印刷株式会社 薄膜トランジスタ、薄膜トランジスタアレイの製造方法及び画像表示装置
JP2021082820A (ja) * 2014-02-28 2021-05-27 株式会社半導体エネルギー研究所 半導体装置

Families Citing this family (77)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5663214B2 (ja) * 2009-07-03 2015-02-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
DE112011101395B4 (de) 2010-04-23 2014-10-16 Semiconductor Energy Laboratory Co., Ltd. Verfahren zum Herstellen einer Halbleitervorrichtung
KR101877377B1 (ko) 2010-04-23 2018-07-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
US20130188324A1 (en) * 2010-09-29 2013-07-25 Posco Method for Manufacturing a Flexible Electronic Device Using a Roll-Shaped Motherboard, Flexible Electronic Device, and Flexible Substrate
JP5647860B2 (ja) * 2010-10-28 2015-01-07 富士フイルム株式会社 薄膜トランジスタおよびその製造方法
US9646829B2 (en) * 2011-03-04 2017-05-09 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
TWI541904B (zh) 2011-03-11 2016-07-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
US8541266B2 (en) 2011-04-01 2013-09-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8709922B2 (en) 2011-05-06 2014-04-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8901554B2 (en) 2011-06-17 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including channel formation region including oxide semiconductor
US8643008B2 (en) 2011-07-22 2014-02-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9660092B2 (en) 2011-08-31 2017-05-23 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor thin film transistor including oxygen release layer
US9431545B2 (en) 2011-09-23 2016-08-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8637864B2 (en) 2011-10-13 2014-01-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP5912394B2 (ja) 2011-10-13 2016-04-27 株式会社半導体エネルギー研究所 半導体装置
KR20130043063A (ko) * 2011-10-19 2013-04-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
US8951899B2 (en) 2011-11-25 2015-02-10 Semiconductor Energy Laboratory Method for manufacturing semiconductor device
US8772094B2 (en) 2011-11-25 2014-07-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US20130137232A1 (en) 2011-11-30 2013-05-30 Semiconductor Energy Laboratory Co., Ltd. Method for forming oxide semiconductor film and method for manufacturing semiconductor device
JP6053490B2 (ja) 2011-12-23 2016-12-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6259575B2 (ja) * 2012-02-23 2018-01-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8999773B2 (en) 2012-04-05 2015-04-07 Semiconductor Energy Laboratory Co., Ltd. Processing method of stacked-layer film and manufacturing method of semiconductor device
US8901556B2 (en) 2012-04-06 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Insulating film, method for manufacturing semiconductor device, and semiconductor device
DE112013003609B4 (de) 2012-07-20 2017-04-27 Semiconductor Energy Laboratory Co., Ltd. Anzeigevorrichtung und elektronisches Gerät, das die Anzeigevorrichtung beinhaltet
JP6059501B2 (ja) 2012-10-17 2017-01-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6021586B2 (ja) 2012-10-17 2016-11-09 株式会社半導体エネルギー研究所 半導体装置
JP6204145B2 (ja) 2012-10-23 2017-09-27 株式会社半導体エネルギー研究所 半導体装置
WO2014065343A1 (en) 2012-10-24 2014-05-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI613813B (zh) 2012-11-16 2018-02-01 半導體能源研究所股份有限公司 半導體裝置
JP6030929B2 (ja) * 2012-11-20 2016-11-24 株式会社半導体エネルギー研究所 評価方法
CN103219389B (zh) 2013-03-21 2016-03-16 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板和显示装置
US10304859B2 (en) 2013-04-12 2019-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide film on an oxide semiconductor film
JP6490914B2 (ja) * 2013-06-28 2019-03-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2015029286A1 (ja) * 2013-08-27 2015-03-05 パナソニック株式会社 薄膜トランジスタ基板の製造方法及び薄膜トランジスタ基板
US20160300954A1 (en) * 2013-12-02 2016-10-13 Joled Inc. Thin-film transistor and manufacturing method for same
CN110265482B (zh) * 2013-12-02 2023-08-08 株式会社半导体能源研究所 显示装置
CN103700705B (zh) * 2013-12-09 2017-07-28 深圳市华星光电技术有限公司 一种igzo电晶体制造方法
CN103762246B (zh) * 2013-12-25 2017-08-11 深圳市华星光电技术有限公司 一种薄膜电晶体场效应管及其制造方法
KR102216310B1 (ko) * 2014-02-24 2021-02-18 한국전자통신연구원 산화물 반도체 형성방법
US9564535B2 (en) 2014-02-28 2017-02-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic appliance including the semiconductor device, the display device, and the display module
US9887291B2 (en) 2014-03-19 2018-02-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic device including the semiconductor device, the display device, or the display module
CN106256017B (zh) * 2014-04-18 2020-02-07 株式会社半导体能源研究所 半导体装置、包括该半导体装置的显示装置
KR102333604B1 (ko) 2014-05-15 2021-11-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 이 반도체 장치를 포함하는 표시 장치
TWI669761B (zh) 2014-05-30 2019-08-21 日商半導體能源研究所股份有限公司 半導體裝置、包括該半導體裝置的顯示裝置
TWI666776B (zh) 2014-06-20 2019-07-21 日商半導體能源研究所股份有限公司 半導體裝置以及包括該半導體裝置的顯示裝置
US10032888B2 (en) 2014-08-22 2018-07-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing semiconductor device, and electronic appliance having semiconductor device
JP6676316B2 (ja) 2014-09-12 2020-04-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2016066788A (ja) 2014-09-19 2016-04-28 株式会社半導体エネルギー研究所 半導体膜の評価方法および半導体装置の作製方法
US9704704B2 (en) * 2014-10-28 2017-07-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the same
JP6251823B2 (ja) * 2014-11-28 2017-12-20 シャープ株式会社 半導体装置およびその製造方法
WO2016084700A1 (ja) * 2014-11-28 2016-06-02 シャープ株式会社 半導体装置およびその製造方法
CN107004722A (zh) 2014-12-10 2017-08-01 株式会社半导体能源研究所 半导体装置及其制造方法
CN105785684A (zh) * 2014-12-25 2016-07-20 业鑫科技顾问股份有限公司 薄膜晶体管基板、其制作方法及使用之液晶显示面板
DE112016000607T5 (de) 2015-02-04 2017-11-16 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung, Verfahren zum Herstellen der Halbleitervorrichtung oder Anzeigevorrichtung, die die Halbleitervorrichtung umfasst
JP6758844B2 (ja) 2015-02-13 2020-09-23 株式会社半導体エネルギー研究所 表示装置
KR20240046304A (ko) 2015-03-03 2024-04-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 그 제작 방법, 또는 그를 포함하는 표시 장치
US10008609B2 (en) 2015-03-17 2018-06-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing the same, or display device including the same
US10002970B2 (en) 2015-04-30 2018-06-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method of the same, or display device including the same
CN104952880A (zh) * 2015-05-06 2015-09-30 深圳市华星光电技术有限公司 双栅极tft基板的制作方法及其结构
EP3125296B1 (en) 2015-07-30 2020-06-10 Ricoh Company, Ltd. Field-effect transistor, display element, image display device, and system
JP6794706B2 (ja) * 2015-10-23 2020-12-02 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
US10043917B2 (en) 2016-03-03 2018-08-07 United Microelectronics Corp. Oxide semiconductor device and method of manufacturing the same
CN105914134B (zh) * 2016-05-27 2017-07-04 京东方科技集团股份有限公司 电子器件、薄膜晶体管、以及阵列基板及其制作方法
JP6725335B2 (ja) * 2016-06-20 2020-07-15 株式会社ジャパンディスプレイ 半導体装置
US10411003B2 (en) 2016-10-14 2019-09-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2018156963A (ja) * 2017-03-15 2018-10-04 株式会社リコー 電界効果型トランジスタ、表示素子、表示装置、システム、及びそれらの製造方法
CN109244089B (zh) * 2017-07-10 2021-08-17 京东方科技集团股份有限公司 一种感测基板及其制作方法、显示装置
JP7029907B2 (ja) * 2017-09-07 2022-03-04 株式会社ジャパンディスプレイ 表示装置
US11022853B2 (en) * 2018-08-24 2021-06-01 Sharp Kabushiki Kaisha Display panel
CN109390413B (zh) * 2018-10-29 2021-04-30 合肥鑫晟光电科技有限公司 一种薄膜晶体管及其制作方法、阵列基板、显示装置
JP7263013B2 (ja) * 2019-01-10 2023-04-24 株式会社ジャパンディスプレイ 配線構造体、半導体装置、及び表示装置
JP7327940B2 (ja) * 2019-01-10 2023-08-16 株式会社ジャパンディスプレイ 半導体装置及び表示装置
KR20210035553A (ko) * 2019-09-24 2021-04-01 삼성전자주식회사 도메인 스위칭 소자 및 그 제조방법
KR20220108255A (ko) * 2021-01-25 2022-08-03 삼성디스플레이 주식회사 표시 장치 및 그 제조방법
US12009432B2 (en) 2021-03-05 2024-06-11 Semiconductor Energy Laboratory Co., Ltd. Transistor and display device
US11682712B2 (en) 2021-05-26 2023-06-20 Atomera Incorporated Method for making semiconductor device including superlattice with O18 enriched monolayers
US11728385B2 (en) 2021-05-26 2023-08-15 Atomera Incorporated Semiconductor device including superlattice with O18 enriched monolayers

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05323373A (ja) * 1992-05-22 1993-12-07 Fujitsu Ltd 薄膜トランジスタパネルの製造方法
JPH08264794A (ja) * 1995-03-27 1996-10-11 Res Dev Corp Of Japan 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JP2000077669A (ja) * 1998-09-02 2000-03-14 Furontekku:Kk 薄膜トランジスタ基板およびこれを用いた液晶表示装置
JP2005033160A (ja) * 2003-07-09 2005-02-03 Hynix Semiconductor Inc 半導体素子の銅配線形成方法
JP2005515497A (ja) * 2002-01-15 2005-05-26 サムスン　エレクトロニクス　カンパニー　リミテッド 表示装置用配線及びその製造方法、その配線を含む薄膜トランジスタアレイ基板及びその製造方法
JP2007053363A (ja) * 2005-08-12 2007-03-01 Samsung Electronics Co Ltd 配線及びその形成方法と薄膜トランジスタ基板及びその製造方法
JP2007123861A (ja) * 2005-09-29 2007-05-17 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2008282887A (ja) * 2007-05-09 2008-11-20 Tohoku Univ 液晶表示装置及びその製造方法
JP2010021170A (ja) * 2008-07-08 2010-01-28 Hitachi Ltd 半導体装置およびその製造方法

Family Cites Families (205)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63284522A (ja) * 1987-05-18 1988-11-21 Oki Electric Ind Co Ltd 液晶ディスプレイ装置
JPH04226079A (ja) * 1990-04-17 1992-08-14 Canon Inc 半導体装置及びその製造方法及びそれを有する電子回路装置
JP2890681B2 (ja) * 1990-06-07 1999-05-17 ソニー株式会社 多層配線構造の半導体装置製造方法
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP2814161B2 (ja) 1992-04-28 1998-10-22 株式会社半導体エネルギー研究所 アクティブマトリクス表示装置およびその駆動方法
US6693681B1 (en) 1992-04-28 2004-02-17 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method of driving the same
JP3529153B2 (ja) * 1993-03-04 2004-05-24 三星電子株式会社 液晶表示装置及びその製造方法
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JPH10173169A (ja) * 1996-12-16 1998-06-26 Toshiba Corp 半導体装置及びその製造方法
JP2000002889A (ja) 1998-06-16 2000-01-07 Mitsubishi Electric Corp 液晶表示装置
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP2000306995A (ja) 1999-04-20 2000-11-02 Fujitsu Ltd 半導体装置及びその製造方法
JP2000323571A (ja) 1999-05-14 2000-11-24 Sony Corp 半導体装置の製造方法
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP3806596B2 (ja) 1999-12-27 2006-08-09 三洋電機株式会社 表示装置およびその製造方法
JP4238956B2 (ja) 2000-01-12 2009-03-18 エルジー ディスプレイ カンパニー リミテッド 銅配線基板及びその製造方法並びに液晶表示装置
JP3851752B2 (ja) * 2000-03-27 2006-11-29 株式会社東芝 半導体装置の製造方法
TWI286338B (en) 2000-05-12 2007-09-01 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR100396695B1 (ko) 2000-11-01 2003-09-02 엘지.필립스 엘시디 주식회사 에천트 및 이를 이용한 전자기기용 기판의 제조방법
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
KR100379824B1 (ko) 2000-12-20 2003-04-11 엘지.필립스 엘시디 주식회사 식각용액 및 식각용액으로 패턴된 구리배선을 가지는전자기기용 어레이기판
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP2003086604A (ja) * 2001-09-10 2003-03-20 Advanced Lcd Technologies Development Center Co Ltd 薄膜半導体装置及びその基板ならびにその製造方法
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US20030186074A1 (en) * 2002-04-02 2003-10-02 Chi-Lin Chen Metal electrode using molybdenum-tungsten alloy as barrier layers and the fabrication method of the same
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
KR100866976B1 (ko) 2002-09-03 2008-11-05 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 제조방법
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP2004342632A (ja) 2003-05-13 2004-12-02 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
CN1806322A (zh) * 2003-06-20 2006-07-19 夏普株式会社 半导体装置及其制造方法以及电子设备
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP2007042662A (ja) 2003-10-20 2007-02-15 Renesas Technology Corp 半導体装置
JP4278481B2 (ja) 2003-10-23 2009-06-17 株式会社ルネサステクノロジ 半導体装置の製造方法
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
CN102867855B (zh) 2004-03-12 2015-07-15 独立行政法人科学技术振兴机构 薄膜晶体管及其制造方法
JP2005303003A (ja) 2004-04-12 2005-10-27 Kobe Steel Ltd 表示デバイスおよびその製法
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
KR101050300B1 (ko) * 2004-07-30 2011-07-19 엘지디스플레이 주식회사 액정 표시 장치용 어레이 기판 및 그 제조 방법
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7868326B2 (en) 2004-11-10 2011-01-11 Canon Kabushiki Kaisha Field effect transistor
AU2005302962B2 (en) 2004-11-10 2009-05-07 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
AU2005302963B2 (en) 2004-11-10 2009-07-02 Cannon Kabushiki Kaisha Light-emitting device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7242055B2 (en) * 2004-11-15 2007-07-10 International Business Machines Corporation Nitrogen-containing field effect transistor gate stack containing a threshold voltage control layer formed via deposition of a metal oxide
JP2006195077A (ja) * 2005-01-12 2006-07-27 Idemitsu Kosan Co Ltd Ａｌ配線を備えた透明導電膜積層基板及びその製造方法。
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI481024B (zh) 2005-01-28 2015-04-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
US8318554B2 (en) 2005-04-28 2012-11-27 Semiconductor Energy Laboratory Co., Ltd. Method of forming gate insulating film for thin film transistors using plasma oxidation
JP4542008B2 (ja) 2005-06-07 2010-09-08 株式会社神戸製鋼所 表示デバイス
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4870404B2 (ja) 2005-09-02 2012-02-08 財団法人高知県産業振興センター 薄膜トランジスタの製法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
EP1998374A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
WO2007043493A1 (en) 2005-10-14 2007-04-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5427340B2 (ja) 2005-10-14 2014-02-26 株式会社半導体エネルギー研究所 半導体装置
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
JP5089139B2 (ja) * 2005-11-15 2012-12-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR20090130089A (ko) 2005-11-15 2009-12-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 다이오드 및 액티브 매트릭스 표시장치
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5110803B2 (ja) * 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
JP5135709B2 (ja) 2006-04-28 2013-02-06 凸版印刷株式会社 薄膜トランジスタ及びその製造方法
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
KR101014473B1 (ko) * 2006-06-02 2011-02-14 가시오게산키 가부시키가이샤 산화아연의 산화물 반도체 박막층을 포함하는 반도체 장치및 그 제조방법
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP5127338B2 (ja) 2006-07-28 2013-01-23 株式会社半導体エネルギー研究所 表示装置の作製方法
US7943287B2 (en) 2006-07-28 2011-05-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP5128792B2 (ja) * 2006-08-31 2013-01-23 財団法人高知県産業振興センター 薄膜トランジスタの製法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
US8338278B2 (en) 2006-12-04 2012-12-25 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device with crystallized semiconductor film
JP5305630B2 (ja) 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
KR101146574B1 (ko) 2006-12-05 2012-05-16 캐논 가부시끼가이샤 산화물 반도체를 이용한 박막 트랜지스터의 제조방법 및 표시장치
WO2008069255A1 (en) 2006-12-05 2008-06-12 Canon Kabushiki Kaisha Method for manufacturing thin film transistor using oxide semiconductor and display apparatus
KR20080052107A (ko) 2006-12-07 2008-06-11 엘지전자 주식회사 산화물 반도체층을 구비한 박막 트랜지스터
KR100793105B1 (ko) 2006-12-07 2008-01-10 엘지전자 주식회사 박막트랜지스터 및 박막트랜지스터를 포함한평판표시소자와 그 제조방법
JP5352081B2 (ja) 2006-12-20 2013-11-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
US20100025852A1 (en) 2006-12-22 2010-02-04 Makoto Ueki Semiconductor device and method for manufacturing the same
KR100937173B1 (ko) 2006-12-26 2010-01-15 엘지디스플레이 주식회사 박막트랜지스터 액정표시장치용 어레이 기판 및 그제조방법
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
WO2008088551A1 (en) * 2007-01-16 2008-07-24 Midwest Research Institute Transparent conducting oxides and production thereof
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
JP5121254B2 (ja) * 2007-02-28 2013-01-16 キヤノン株式会社 薄膜トランジスタおよび表示装置
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP2008276212A (ja) 2007-04-05 2008-11-13 Fujifilm Corp 有機電界発光表示装置
JP5197058B2 (ja) 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
WO2008126879A1 (en) 2007-04-09 2008-10-23 Canon Kabushiki Kaisha Light-emitting apparatus and production method thereof
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) * 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) * 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP2009004518A (ja) 2007-06-20 2009-01-08 Kobe Steel Ltd 薄膜トランジスタ基板、および表示デバイス
KR101603180B1 (ko) * 2007-08-02 2016-03-15 어플라이드 머티어리얼스, 인코포레이티드 박막 반도체 물질들을 이용하는 박막 트랜지스터들
KR20090016993A (ko) 2007-08-13 2009-02-18 엘지전자 주식회사 박막 트랜지스터 및 그 제조방법, 이를 포함하는 표시장치
JP2009065012A (ja) 2007-09-07 2009-03-26 Konica Minolta Holdings Inc 薄膜トランジスタ
JP5354999B2 (ja) 2007-09-26 2013-11-27 キヤノン株式会社 電界効果型トランジスタの製造方法
JP4759598B2 (ja) 2007-09-28 2011-08-31 キヤノン株式会社 薄膜トランジスタ、その製造方法及びそれを用いた表示装置
JP5374111B2 (ja) * 2007-10-24 2013-12-25 株式会社神戸製鋼所 表示装置およびこれに用いるＣｕ合金膜
KR101452204B1 (ko) 2007-11-05 2014-10-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막 트랜지스터 및 상기 박막 트랜지스터를 구비하는 표시 장치
KR101413655B1 (ko) * 2007-11-30 2014-08-07 삼성전자주식회사 산화물 반도체 박막 트랜지스터의 제조 방법
KR101270174B1 (ko) 2007-12-03 2013-05-31 삼성전자주식회사 산화물 반도체 박막 트랜지스터의 제조방법
JP5213422B2 (ja) 2007-12-04 2013-06-19 キヤノン株式会社 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
KR101425131B1 (ko) * 2008-01-15 2014-07-31 삼성디스플레이 주식회사 표시 기판 및 이를 포함하는 표시 장치
US20100295042A1 (en) * 2008-01-23 2010-11-25 Idemitsu Kosan Co., Ltd. Field-effect transistor, method for manufacturing field-effect transistor, display device using field-effect transistor, and semiconductor device
JP5264197B2 (ja) * 2008-01-23 2013-08-14 キヤノン株式会社 薄膜トランジスタ
US8586979B2 (en) 2008-02-01 2013-11-19 Samsung Electronics Co., Ltd. Oxide semiconductor transistor and method of manufacturing the same
EP2086013B1 (en) 2008-02-01 2018-05-23 Samsung Electronics Co., Ltd. Oxide semiconductor transistor
KR101512818B1 (ko) * 2008-02-01 2015-05-20 삼성전자주식회사 산화물 반도체 트랜지스터 및 그 제조방법
JP4626659B2 (ja) 2008-03-13 2011-02-09 ソニー株式会社 表示装置
KR100941855B1 (ko) * 2008-04-04 2010-02-12 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
US9041202B2 (en) 2008-05-16 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
JP5319961B2 (ja) 2008-05-30 2013-10-16 富士フイルム株式会社 半導体素子の製造方法
KR101510212B1 (ko) * 2008-06-05 2015-04-10 삼성전자주식회사 산화물 반도체 박막 트랜지스터의 제조방법
JP5510767B2 (ja) 2008-06-19 2014-06-04 出光興産株式会社 薄膜トランジスタおよびその製造方法
JPWO2009157535A1 (ja) 2008-06-27 2011-12-15 出光興産株式会社 ＩｎＧａＯ３（ＺｎＯ）結晶相からなる酸化物半導体用スパッタリングターゲット及びその製造方法
US8258511B2 (en) * 2008-07-02 2012-09-04 Applied Materials, Inc. Thin film transistors using multiple active channel layers
JP5584960B2 (ja) 2008-07-03 2014-09-10 ソニー株式会社 薄膜トランジスタおよび表示装置
GB0812499D0 (en) * 2008-07-08 2008-08-13 Imp Innovations Ltd Low-voltage thin-film field-effect transistors
TWI500159B (zh) 2008-07-31 2015-09-11 Semiconductor Energy Lab 半導體裝置和其製造方法
TWI450399B (zh) * 2008-07-31 2014-08-21 Semiconductor Energy Lab 半導體裝置及其製造方法
TWI711182B (zh) 2008-07-31 2020-11-21 日商半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
US9666719B2 (en) 2008-07-31 2017-05-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2010040552A (ja) * 2008-07-31 2010-02-18 Idemitsu Kosan Co Ltd 薄膜トランジスタ及びその製造方法
TWI637444B (zh) 2008-08-08 2018-10-01 半導體能源研究所股份有限公司 半導體裝置的製造方法
US9082857B2 (en) * 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
JP5627071B2 (ja) * 2008-09-01 2014-11-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
KR101507324B1 (ko) * 2008-09-19 2015-03-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR101723245B1 (ko) * 2008-09-19 2017-04-04 이데미쓰 고산 가부시키가이샤 산화물 소결체 및 스퍼터링 타겟
JP5430113B2 (ja) * 2008-10-08 2014-02-26 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR20170021903A (ko) 2008-11-07 2017-02-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
JP2010153802A (ja) 2008-11-20 2010-07-08 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
US8274084B2 (en) * 2008-11-26 2012-09-25 Palo Alto Research Center Incorporated Method and structure for establishing contacts in thin film transistor devices
TWI585955B (zh) 2008-11-28 2017-06-01 半導體能源研究所股份有限公司 光感測器及顯示裝置
TWI549198B (zh) 2008-12-26 2016-09-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR101648927B1 (ko) 2009-01-16 2016-08-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US8492756B2 (en) * 2009-01-23 2013-07-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102228220B1 (ko) * 2009-07-03 2021-03-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
JP2011019873A (ja) 2009-07-21 2011-02-03 Sharp Corp 洗濯機
WO2011043162A1 (en) 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the semiconductor device
KR102008769B1 (ko) 2009-11-27 2019-08-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작방법
KR20230003378A (ko) 2010-02-26 2023-01-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9076871B2 (en) * 2011-11-30 2015-07-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9099560B2 (en) 2012-01-20 2015-08-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05323373A (ja) * 1992-05-22 1993-12-07 Fujitsu Ltd 薄膜トランジスタパネルの製造方法
JPH08264794A (ja) * 1995-03-27 1996-10-11 Res Dev Corp Of Japan 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JP2000077669A (ja) * 1998-09-02 2000-03-14 Furontekku:Kk 薄膜トランジスタ基板およびこれを用いた液晶表示装置
JP2005515497A (ja) * 2002-01-15 2005-05-26 サムスン　エレクトロニクス　カンパニー　リミテッド 表示装置用配線及びその製造方法、その配線を含む薄膜トランジスタアレイ基板及びその製造方法
JP2005033160A (ja) * 2003-07-09 2005-02-03 Hynix Semiconductor Inc 半導体素子の銅配線形成方法
JP2007053363A (ja) * 2005-08-12 2007-03-01 Samsung Electronics Co Ltd 配線及びその形成方法と薄膜トランジスタ基板及びその製造方法
JP2007123861A (ja) * 2005-09-29 2007-05-17 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2008282887A (ja) * 2007-05-09 2008-11-20 Tohoku Univ 液晶表示装置及びその製造方法
JP2010021170A (ja) * 2008-07-08 2010-01-28 Hitachi Ltd 半導体装置およびその製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015035606A (ja) * 2010-02-26 2015-02-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9911625B2 (en) 2010-02-26 2018-03-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US10304696B2 (en) 2010-02-26 2019-05-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US11049733B2 (en) 2010-02-26 2021-06-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US11682562B2 (en) 2010-02-26 2023-06-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US12033867B2 (en) 2010-02-26 2024-07-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2021082820A (ja) * 2014-02-28 2021-05-27 株式会社半導体エネルギー研究所 半導体装置
JP2015170819A (ja) * 2014-03-10 2015-09-28 凸版印刷株式会社 薄膜トランジスタ、薄膜トランジスタアレイの製造方法及び画像表示装置

Also Published As

Publication number Publication date
JP2017175153A (ja) 2017-09-28
US11049733B2 (en) 2021-06-29
KR20220101770A (ko) 2022-07-19
US20170221933A1 (en) 2017-08-03
JP2018133583A (ja) 2018-08-23
KR102480055B1 (ko) 2022-12-23
JP2021007151A (ja) 2021-01-21
US10304696B2 (en) 2019-05-28
KR20190096441A (ko) 2019-08-19
KR20190040090A (ko) 2019-04-16
JP2019082691A (ja) 2019-05-30
TW201203379A (en) 2012-01-16
JP2023178330A (ja) 2023-12-14
JP2015035606A (ja) 2015-02-19
US9911625B2 (en) 2018-03-06
US20110212569A1 (en) 2011-09-01
KR20240091247A (ko) 2024-06-21
KR20200054337A (ko) 2020-05-19
JP2011199272A (ja) 2011-10-06
TWI524429B (zh) 2016-03-01
KR101913657B1 (ko) 2018-11-01
JP2017085128A (ja) 2017-05-18
JP2022023883A (ja) 2022-02-08
CN102763203A (zh) 2012-10-31
JP5216883B2 (ja) 2013-06-19
KR102357474B1 (ko) 2022-02-08
US20190279880A1 (en) 2019-09-12
KR20180116459A (ko) 2018-10-24
KR102047354B1 (ko) 2019-11-21
WO2011105184A1 (en) 2011-09-01
US12033867B2 (en) 2024-07-09
US8551824B2 (en) 2013-10-08
CN102763203B (zh) 2016-10-26
KR20130024892A (ko) 2013-03-08
KR20190130068A (ko) 2019-11-20
KR102011259B1 (ko) 2019-08-16
KR102420689B1 (ko) 2022-07-15
CN113540253A (zh) 2021-10-22
KR101969291B1 (ko) 2019-04-17
US20140038351A1 (en) 2014-02-06
CN106340542A (zh) 2017-01-18
KR20230003378A (ko) 2023-01-05
US20230352312A1 (en) 2023-11-02
KR102113029B1 (ko) 2020-05-20
KR20220018069A (ko) 2022-02-14
KR102219398B1 (ko) 2021-02-25
JP6333930B2 (ja) 2018-05-30
US11682562B2 (en) 2023-06-20
KR20210021126A (ko) 2021-02-24
US20210313193A1 (en) 2021-10-07
JP6445203B2 (ja) 2018-12-26
JP5752161B2 (ja) 2015-07-22
JP6315736B2 (ja) 2018-04-25

Similar Documents

Publication Publication Date Title
JP6445203B2 (ja) 半導体装置
JP6606228B2 (ja) 半導体装置の作製方法
JP6595067B2 (ja) 表示装置の作製方法
JP6291014B2 (ja) 半導体装置の作製方法
JP6360224B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131030

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141022

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141201

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150113

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150310

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20150317

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150512

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150519

R150 Certificate of patent or registration of utility model

Ref document number: 5752161

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees