Nothing Special   »   [go: up one dir, main page]

JP2013009008A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2013009008A
JP2013009008A JP2012215431A JP2012215431A JP2013009008A JP 2013009008 A JP2013009008 A JP 2013009008A JP 2012215431 A JP2012215431 A JP 2012215431A JP 2012215431 A JP2012215431 A JP 2012215431A JP 2013009008 A JP2013009008 A JP 2013009008A
Authority
JP
Japan
Prior art keywords
electrode
transistor
oxide semiconductor
insulating layer
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2012215431A
Other languages
English (en)
Inventor
Koichiro Kamata
康一郎 鎌田
Yusuke Sekine
祐輔 関根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2012215431A priority Critical patent/JP2013009008A/ja
Publication of JP2013009008A publication Critical patent/JP2013009008A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0433—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and one or more separate select transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/70—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the floating gate being an electrode shared by two or more components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Thin Film Transistor (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Dram (AREA)
  • Read Only Memory (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】酸化物半導体層を含むトランジスタを有する不揮発性メモリにおいて、保持された情報を容易に消去できる不揮発性メモリを提供する。
【解決手段】第１のトランジスタ及び第２のトランジスタを有するメモリセルを有し、第１のトランジスタは第１のチャネル、第１のゲート電極、第１のソース電極及び第１のドレイン電極を有し、第２のトランジスタは酸化物半導体からなる第２のチャネル、第２のゲート電極、第２のソース電極及び第２のドレイン電極を有し、第２のソース電極及び第２のドレイン電極の一方は第１のゲート電極と電気的に接続され、メモリセルへの情報の書き込み及び消去は、第２のソース電極及び第２のドレイン電極の一方と、第１のゲート電極との間のノードの電位を高くすることにより情報が書き込まれ、第２のチャネルに紫外線を照射して、ノードの電位を低くすることにより情報が消去される不揮発性メモリによって解決する。
【選択図】図１

Description

本発明は記憶装置、特に不揮発性メモリに関する。不揮発性メモリはトランジスタを有し
、当該トランジスタは酸化物半導体からなるチャネルを有する。
非晶質酸化物を活性層とするＴＦＴを用いたメモリとして図１のような半導体装置が提案
されている。当該半導体装置は、第１のトランジスタ２０及び第２のトランジスタ２１を
有する。第１のトランジスタは半導体材料を含む基板に設けられる。第２のトランジスタ
は酸化物半導体膜を含んでいる。その他、特許文献１が非晶質酸化物を活性層とするＴＦ
Ｔを使用したＲＯＭ回路を開示する。
特開２００６−１６５５３２号公報
図１のような前記半導体装置では保持された情報の消去が必要である。
本発明の一態様は、トランジスタを有する不揮発性メモリにおいて、当該トランジスタの
チャネルは酸化物半導体内に形成され、保持された情報を容易に消去できる不揮発性メモ
リを提供する。
本発明者はチャネルが酸化物半導体内に形成されるトランジスタのＶｇ（ゲート電圧）と
、Ｉｄ（ドレイン電流）の関係が紫外線照射前後で変化するという現象を以下の実験にお
いて見出した。そしてこの現象を用いることで、上記課題を解決することができるという
考えに至った。
（実験）
チャネルが酸化物半導体内に形成されるトランジスタ１０のＶｇ（Ｖ（ボルト））とＩｄ
（Ａ（アンペア））の関係を測定した一例を図２（Ａ）（Ｂ）に示す。ＶＤ（ドレイン電
圧）が１Ｖのときにおいて、曲線１は紫外線照射前のＶｇ−Ｉｄ曲線、曲線２は紫外線照
射直後のＶｇ−Ｉｄ曲線、曲線３は紫外線照射後、常温にて４０時間放置後のＶｇ−Ｉｄ
曲線である（図２（Ａ））。またＶＤ（ドレイン電圧）が１０Ｖのときにおいて、曲線４
は紫外線照射前のＶｇ−Ｉｄ曲線、曲線５は紫外線照射直後のＶｇ−Ｉｄ曲線、曲線６は
紫外線照射後、常温にて４０時間放置後のＶｇ−Ｉｄ曲線である（図２（Ｂ））。光源は
キセノンランプを用いた。光強度は１０万ｌｘ程度、照射時間は３０分とした。チャネル
には非晶質Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体を用いた。トランジスタ１０の構造は
ボトムゲート型である（図３）。
トランジスタ１０の構造を簡単に説明する。トランジスタ１０は基板１１上の絶縁層１２
上に設けられ、ゲート電極１３、ゲート絶縁膜１４、酸化物半導体層１５、ソース電極１
６、ドレイン電極１７、パッシベーション膜１８を有する。チャネル部の大きさはＬ／Ｗ
＝３μｍ／５０μｍとした。
トランジスタ１０の作製方法を簡単に説明する。基板１１としてガラス基板（旭硝子社（
製）ＡＮ１００）を用いた。基板１１上に、ＣＶＤ法にて酸化珪素膜を１００ｎｍ、酸化
窒化珪素膜を１５０ｎｍ成膜して絶縁層１２を形成した。
タングステン膜をスパッタ法にて１００ｎｍ成膜し、該タングステン膜を島状に加工して
ゲート電極１３を形成した。
ゲート絶縁膜１４として酸化窒化珪素膜をＣＶＤ法にて１００ｎｍ成膜した。
Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体膜をスパッタ法にて３０ｎｍ成膜し、当該酸化物
半導体膜を島状に加工して酸化物半導体層１５を形成した。
その後、窒素雰囲気にて４５０℃６０分又は５５０℃６分で加熱処理を行った。
導電膜として、Ｔｉ膜をスパッタ法にて１００ｎｍ成膜し、該Ｔｉ膜上にＡｌ膜をスパッ
タ法にて２００ｎｍ成膜し、該Ａｌ膜上にＴｉ膜をスパッタ法にて１００ｎｍ成膜した。
導電膜を加工してソース電極１６及びドレイン電極１７を形成した。
パッシベーション膜１８をスパッタ法にて３００ｎｍ成膜した。
その後、窒素雰囲気にて２５０℃６０分で加熱処理を行った。なお必要に応じてパッシベ
ーション膜１８、ゲート絶縁膜１４にコンタクトホールを形成して、ソース電極１６との
コンタクト配線、ドレイン電極１７とのコンタクト配線及びゲート電極１３とのコンタク
ト配線を形成している。
ＶＤ＝１Ｖ、初期状態では、曲線１から、しきい値電圧（Ｖｔｈ１）は０Ｖよりも高いこ
とがわかった（Ｖｔｈ１＞０）。トランジスタ１０は、いわゆるノーマリーオフ型である
ことがわかった。またオフ電流が１．Ｅ−１２（Ａ）以下、すなわち１×１０−１２Ａ以
下となっており、測定器の測定下限よりも低いことがわかった。チャネルが非晶質シリコ
ンからなるトランジスタではオフ電流が１０−１１−１０−９Ａであることを考慮すると
、トランジスタ１０のオフ電流は極めて小さいことがわかった。
次に紫外線をチャネルの上方からチャネルに向けて照射すると（図３）、Ｖｇ−Ｉｄ曲線
は曲線１から曲線２へと変化し、しきい値電圧（Ｖｔｈ２）が０Ｖよりも低くなる（Ｖｔ
ｈ２＜０）。トランジスタ１０は、いわゆるノーマリーオン型であることがわかった。
その後、トランジスタ１０を常温にて４０時間放置すると、Ｖｇ−Ｉｄ曲線は曲線２から
曲線３へと変化した。曲線３から、しきい値電圧（Ｖｔｈ３）は０Ｖよりも高いことがわ
かった（Ｖｔｈ３＞０）。したがってトランジスタ１０は、再びノーマリーオフ型になっ
たことがわかった。
なおＶＤ＝１０Ｖでも同様の結果が得られた（図２（Ｂ））。したがってこの結果はＶＤ
の大きさには無関係である。
上記したように、チャネルが酸化物半導体内に形成されるトランジスタは通常ノーマリー
オフ型であるが、紫外線を照射するとノーマリーオン型になる。その後放置すると、再び
ノーマリーオフ型になる。本発明者は、この現象を用いると、不揮発性メモリの情報を容
易に消去できるという考えに至った。
本発明の一態様は、第１のトランジスタ及び第２のトランジスタを有するメモリセルを有
し、第１のトランジスタは、第１のチャネル、第１のゲート電極、第１のソース電極及び
第１のドレイン電極を有し、第２のトランジスタは、第２のチャネル、第２のゲート電極
、第２のソース電極及び第２のドレイン電極を有し、第２のチャネルは酸化物半導体から
なり、第２のソース電極及び第２のドレイン電極の一方は第１のゲート電極と電気的に接
続され、メモリセルへの情報の書き込み及び消去は、第２のソース電極及び第２のドレイ
ン電極の一方と、第１のゲート電極との間のノードの電位を高くする、又はノードに電荷
を蓄積することにより情報が書き込まれ、第２のチャネルに紫外線を照射して、ノードの
電位を低くする、又はノードから電荷を放出することにより情報が消去される不揮発性メ
モリである。第２のゲート電極には０Ｖの電圧が印加され、紫外線を照射前は第２のトラ
ンジスタはノーマリーオフ型のトランジスタであり、紫外線を照射することにより第２の
トランジスタはノーマリーオン型のトランジスタになる。
本発明の一態様は、第１のメモリセルと、第２のメモリセルと、を有し、第１のメモリセ
ルは、第１のトランジスタ、第２のトランジスタ及び第１の容量素子を有し、第１のトラ
ンジスタは、第１のチャネル、第１のゲート電極、第１のソース電極及び第１のドレイン
電極を有し、第２のトランジスタは、第２のチャネル、第２のゲート電極、第２のソース
電極及び第２のドレイン電極を有し、第２のチャネルは酸化物半導体からなり、第２のソ
ース電極及び第２のドレイン電極の一方は第１のゲート電極及び第１の容量素子の一方の
電極と電気的に接続され、第２のメモリセルは第３のトランジスタ、第４のトランジスタ
及び第２の容量素子を有し、第３のトランジスタは、第３のチャネル、第３のゲート電極
、第３のソース電極及び第３のドレイン電極を有し、第４のトランジスタは、第４のチャ
ネル、第４のゲート電極、第４のソース電極及び第４のドレイン電極を有し、第４のチャ
ネルは酸化物半導体からなり、第４のソース電極及び第４のドレイン電極の一方は第３の
ゲート電極及び第２の容量素子の一方の電極と電気的に接続され、第１のソース電極及び
第１のドレイン電極の一方は、第３のソース電極及び第３のドレイン電極の一方である、
又は第１のソース電極及び第１のドレイン電極の一方は、第３のソース電極及び第３のド
レイン電極の一方と電気的に接続され、第１のメモリセルへの情報の書き込み及び消去は
、第２のソース電極及び第２のドレイン電極の一方と、第１のゲート電極との間のノード
の電位及び第１の容量素子の一方の電極の電位を高くする、又はノードに電荷を蓄積する
ことにより情報が書き込まれ、第２のチャネルに紫外線を照射することにより、ノードの
電位及び第１の容量素子の一方の電極の電位を低くする、又はノードから電荷を放出する
ことにより情報が消去され、第２のメモリセルへの情報の書き込み及び消去は、第４のソ
ース電極及び第４のドレイン電極の一方と、第３のゲート電極との間のノードの電位及び
第２の容量素子の一方の電極の電位を高くする、又はノードに電荷を蓄積することにより
情報が書き込まれ、第４のチャネルに紫外線を照射して、ノードの電位及び第２の容量素
子の一方の電極の電位を低くする、又はノードから電荷を放出することにより情報が消去
される不揮発性メモリである。第２のゲート電極及び第４のゲート電極には０Ｖの電圧が
印加され、紫外線を照射前は第２のトランジスタ及び第４のトランジスタはノーマリーオ
フ型のトランジスタであり、紫外線を照射することにより第２のトランジスタ及び第４の
トランジスタはノーマリーオン型のトランジスタになる。
本発明の一態様は、第１のトランジスタ、第２のトランジスタ及び第３のトランジスタを
有するメモリセルを有し、第１のトランジスタは、第１のチャネル、第１のゲート電極、
第１のソース電極及び第１のドレイン電極を有し、第２のトランジスタは、第２のチャネ
ル、第２のゲート電極、第２のソース電極及び第２のドレイン電極を有し、第２のチャネ
ルは酸化物半導体からなり、第３のトランジスタは、第３のチャネル、第３のゲート電極
、第３のソース電極及び第３のドレイン電極を有し、第２のソース電極及び第２のドレイ
ン電極の一方は前記第１のゲート電極と電気的に接続され、第１のソース電極及び第１の
ドレイン電極の一方は、第３のソース電極及び第３のドレイン電極の一方である、又は第
１のソース電極及び第１のドレイン電極の一方は、第３のソース電極及び第３のドレイン
電極の一方と電気的に接続され、メモリセルへの情報の書き込み及び消去は、第２のソー
ス電極及び第２のドレイン電極の一方と、第１のゲート電極との間のノードの電位を高く
する、又はノードに電荷を蓄積することにより情報が書き込まれ、第２のチャネルに紫外
線を照射して、ノードの電位を低くする、又はノードから電荷を放出することにより情報
が消去される不揮発性メモリである。第２のゲート電極には０Ｖの電圧が印加され、紫外
線を照射前は第２のトランジスタはノーマリーオフ型のトランジスタであり、紫外線を照
射することにより、第２のトランジスタはノーマリーオン型のトランジスタになる。
本発明の一態様は、トランジスタ及び容量素子を有するメモリセルを有し、トランジスタ
は、チャネル、ゲート電極、ソース電極及びドレイン電極を有し、チャネルは酸化物半導
体からなり、ソース電極及びドレイン電極の一方は容量素子の一方の電極と電気的に接続
され、メモリセルへの情報の書き込み及び消去は、ソース電極及びドレイン電極の一方と
、容量素子の一方の電極との間のノードの電位を高くする、又はノードに電荷を蓄積する
ことにより情報が書き込まれ、チャネルに紫外線を照射して、ノードの電位を低くする、
又はノードから電荷を放出することにより情報が消去される不揮発性メモリである。ゲー
ト電極には０Ｖの電圧が印加され、紫外線を照射前はトランジスタはノーマリーオフ型の
トランジスタであり、紫外線を照射することにより、トランジスタはノーマリーオン型の
トランジスタになる。
本発明の一態様は、チャネルが酸化物半導体内に形成されるトランジスタを不揮発性メモ
リに用いる。当該トランジスタのゲート電極に電圧０Ｖを印加していても、メモリに保持
されている情報を容易に消去できる。メモリセルを複数有している場合は容易に一括消去
できる。
半導体装置を説明する図 しきい値電圧の変化を説明する図 トランジスタ１０の断面図 不揮発性メモリの回路を説明する図 不揮発性メモリの動作を説明する図 不揮発性メモリの動作を説明する図 不揮発性メモリの断面図及び上面図 不揮発性メモリの作製方法を説明する図 不揮発性メモリの作製方法を説明する図 不揮発性メモリの作製方法を説明する図 不揮発性メモリの断面図 不揮発性メモリの断面図 不揮発性メモリの回路を説明する図 不揮発性メモリの動作を説明する図 不揮発性メモリの動作を説明する図 不揮発性メモリの動作を説明する図 不揮発性メモリの動作を説明する図 不揮発性メモリの動作を説明する図 不揮発性メモリの動作を説明する図 不揮発性メモリの回路を説明する図 不揮発性メモリの動作を説明する図 不揮発性メモリの動作を説明する図 不揮発性メモリの動作を説明する図 不揮発性メモリの動作を説明する図 不揮発性メモリの回路を説明する図 不揮発性メモリの動作を説明する図 不揮発性メモリの動作を説明する図 不揮発性メモリの動作を説明する図 不揮発性メモリの動作を説明する図 不揮発性メモリの断面図 不揮発性メモリを用いた電子機器を説明する図
以下に、本発明の実施形態を説明する。但し、本発明は多くの異なる態様で実施すること
が可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々
に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容
に限定して解釈されるものではない。なお以下において、同一部分又は同様な機能を有す
る部分には、異なる図面において同一の符号を共通して用い、繰り返しの説明を省略する
ことがある。
（実施形態１）
本実施形態は、第１のトランジスタ及び第２のトランジスタを有するメモリセルを有し、
第１のトランジスタは、第１のチャネル、第１のゲート電極、第１のソース電極及び第１
のドレイン電極を有し、第２のトランジスタは、第２のチャネル、第２のゲート電極、第
２のソース電極及び第２のドレイン電極を有し、第２のチャネルは酸化物半導体からなり
、第２のソース電極及び第２のドレイン電極の一方は第１のゲート電極と電気的に接続さ
れ、メモリセルへの情報の書き込み及び消去は、第２のソース電極及び第２のドレイン電
極の一方と、第１のゲート電極との間のノードの電位を高くする、又は前記ノードへ電荷
を蓄積することにより情報が書き込まれ、第２のチャネルに紫外線を照射して、前記ノー
ドの電位を低くする、又は前記ノードから電荷を放出することにより情報が消去される不
揮発性メモリを開示する。
メモリセル２２は第１のトランジスタ２０及び第２のトランジスタ２１を有する（図４）
。第１のトランジスタ２０は第１のチャネル２６、第１のゲート電極２３、電極２４（第
１のソース電極及び第１のドレイン電極の一方）、電極２５（第１のソース電極及び第１
のドレイン電極の他方）を有する。第２のトランジスタ２１は、第２のチャネル２８、第
２のゲート電極２７、電極２９（第２のソース電極及び第２のドレイン電極の一方）、電
極３０（第２のソース電極及び第２のドレイン電極の他方）を有する。電極２９は第１の
ゲート電極２３と電気的に接続される。または電極２９と第１のゲート電極２３とは同一
の配線で形成してもよい。
第２のチャネル２８の材料は酸化物半導体からなる。第１のチャネル２６の材料は酸化物
半導体以外の材料、例えばシリコン、ゲルマニウム、シリコン−ゲルマニウム、シリコン
−炭素及びヒ化ガリウムなどの一からなる。酸化物半導体以外の材料、特に単結晶シリコ
ン、ゲルマニウム、シリコン−ゲルマニウム、シリコン−炭素又はヒ化ガリウムを用いた
第１のトランジスタ２０は十分な高速動作が可能である。よって記憶内容の読み出しなど
を高速に行うことが可能である。尚、酸化物半導体層を用いた第２のトランジスタ２１は
、オフ電流が極めて小さい。よって第２のトランジスタ２１をオフ状態とすることで、第
１のトランジスタ２０の第１のゲート電極２３の電位を極めて長時間にわたって保持する
ことが可能である。すなわち、第２のゲート電極２７の電位をゼロにしても（電源を切っ
ても）情報を保持することができ、不揮発性メモリとして機能する。
第１のゲート電極２３の電位が保持可能であるから、情報の書き込み、保持、読み出しが
可能である。また紫外線を照射することにより容易に情報の消去が可能である。
（動作方法）
メモリセル２２の動作を説明する。ここでは第１のトランジスタ２０及び第２のトランジ
スタ２１はｎ型のトランジスタであるとする。
１．情報の書き込み、保持及び読み出し
初期状態では第２のトランジスタ２１及び第１のトランジスタ２０ともにオフ状態である
（図５（Ａ））。
第２のゲート電極２７に電圧（ＶＧ２）を印加して第２のトランジスタ２１をオン状態に
する。ただしＶＧ２≧第２のトランジスタ２１のしきい値電圧（ＶＴＨ２）である（電圧
ＶＧ２は電圧ＶＴＨ２以上）。第２のトランジスタ２１がオン状態になると、電極３０の
電位（ＶＳＤ２）が、電極２９と、第１のゲート電極２３との間にあるノード３１に与え
られ、ノード３１の電位が高くなる。ノード３１に、電極３０、電極２９を経て、電荷が
蓄積される。ノード３１と第１のゲート電極２３とは同電位であるから、第１のゲート電
極２３にＶＳＤ２が印加されて第１のトランジスタ２０がオン状態になる。ただしＶＳＤ
２≧第１のトランジスタ２０のしきい値電圧（ＶＴＨ１）である（電圧ＶＳＤ２は電圧Ｖ
ＴＨ１以上）。第１のトランジスタ２０がオン状態になると、電極２５から電極２４に電
流が流れる（図５（Ｂ）、情報の書き込み）。
その後、第２のゲート電極２７に、第２のトランジスタ２１をオフ状態にする電位、例え
ば０Ｖ、を印加して第２のトランジスタ２１をオフ状態にする。ただし０＜ＶＴＨ２であ
る。上記したように第２のトランジスタ２１はオフ電流が極めて小さいため、ノード３１
の電位は低下せず、保持される。ノード３１に蓄積された電荷は保持される。ノード３１
と第１のゲート電極２３とは同電位であるから、第１のトランジスタ２０はオン状態のま
まであり、電流が流れ続ける（図５（Ｃ）、情報の保持及び読み出し）。電荷の保持のた
めに、ノード３１に、さらに容量素子を設けてもよい。
次にノード３１の電位、すなわち第１のゲート電極２３の電位が第１のトランジスタ２０
をオフ状態にする電位であり、第２のトランジスタ２１がオフ状態である場合を考える。
第２のトランジスタ２１はオフ電流が極めて小さいため、ノード３１の電位は上昇せず、
保持される。ノード３１に電荷が蓄積されない。第１のトランジスタ２０はオフ状態のま
まである。
２．情報の消去
第２のトランジスタ２１の第２のチャネル２８に紫外線を照射する。第２のトランジスタ
２１は紫外線を照射しない状態ではノーマリーオフ型であるが、紫外線を照射するとノー
マリーオン型、すなわちオン状態になる（図６（Ａ））。第２のゲート電極２７に電圧０
Ｖを印加していても第２のトランジスタ２１はオン状態になる。そして紫外線の照射を止
めても第２のトランジスタ２１はオン状態のままである。
このとき電極３０の電位をノード３１の電位よりも低くする。第２のトランジスタ２１は
オン状態であるので、第２のノード３１の電位は低下する。第２のノード３１に蓄積され
た電荷は放出される。ノード３１と第１のゲート電極２３とは同電位であるから、第１の
トランジスタ２０はオフ状態となる（図６（Ｂ）、情報の消去）。その後、第２のトラン
ジスタ２１を放置すると、第２のトランジスタ２１はノーマリーオフ状態になる（図６（
Ｃ））。このように第２のゲート電極２７に電圧０Ｖを印加していても紫外線照射のみで
情報を消去することができる。ここではメモリセル２２の消去を説明しているが、メモリ
セル２２を複数有する場合、すべての第２のトランジスタ２１に紫外線照射することによ
り、すべてのメモリセル２２の情報を一括して消去することができる。
照射する紫外線の波長は１０ｎｍ以上４００ｎｍ以下である。光源としては市販のＵＶラ
ンプ、エキシマレーザ等を用いる。照射強度、照射時間は波長、光源に依存するが、例え
ば１万ｌｘ−２０万ｌｘ程度、１分−６０分程度でよい。
（メモリセルの構造）
次にメモリセル２２が有する第１のトランジスタ２０、第２のトランジスタ２１を説明す
る（図７）。図７（Ａ）は、メモリセル２２の断面図、図７（Ｂ）は、メモリセル２２の
平面図である。図７（Ａ）は、図７（Ｂ）の線Ａ１−Ａ２および線Ｂ１−Ｂ２における断
面に相当する。図７（Ａ）および図７（Ｂ）に示されるメモリセル２２は、下部に酸化物
半導体以外の材料を用いた第１のトランジスタ２０を有し、上部に酸化物半導体を用いた
第２のトランジスタ２１を有する。なお第１のトランジスタ２０および第２のトランジス
タ２１は、いずれもｎ型トランジスタとして説明するが、ｐ型トランジスタを採用しても
良い。第１のトランジスタ２０はｐ型とすることが容易である。
第１のトランジスタ２０は、単結晶シリコンなどの半導体基板１００に設けられた第１の
チャネル１１６と、第１のチャネル１１６を挟むように設けられた不純物領域１１４およ
び高濃度不純物領域１２０（これらをあわせて単に不純物領域とも呼ぶ）と、第１のチャ
ネル１１６上に設けられた第１のゲート絶縁層１０８ａと、第１のゲート絶縁層１０８ａ
上に設けられた第１のゲート電極１１０ａと、不純物領域１１４と電気的に接続する電極
１３０ａ（第１のソース電極及び第１のドレイン電極の一方）、電極１３０ｂ（第１のソ
ース電極及び第１のドレイン電極の他方）を有する。
第１のゲート電極１１０ａの側面にはサイドウォール絶縁層１１８が設けられている。ま
た、半導体基板１００の、平面図で見てサイドウォール絶縁層１１８と重ならない領域に
は、高濃度不純物領域１２０を有し、高濃度不純物領域１２０上には金属化合物領域１２
４が存在する。基板１００上には第１のトランジスタ２０を囲むように素子分離絶縁層１
０６が設けられる。第１のトランジスタ２０を覆うように、層間絶縁層１２６および層間
絶縁層１２８が設けられる。電極１３０ａ、電極１３０ｂは、層間絶縁層１２６および層
間絶縁層１２８に形成された開口を通じて、金属化合物領域１２４と電気的に接続されて
いる。電極１３０ａ、電極１３０ｂは、金属化合物領域１２４を介して高濃度不純物領域
１２０および不純物領域１１４と電気的に接続されている。第１のゲート電極１１０ａに
は、電極１３０ａや電極１３０ｂと同時に設けられた電極１３０ｃが電気的に接続されて
いる。
第２のトランジスタ２１は、層間絶縁層１２８上に設けられた第２のゲート電極１３６ｄ
と、第２のゲート電極１３６ｄ上に設けられた第２のゲート絶縁層１３８と、第２のゲー
ト絶縁層１３８上に設けられた酸化物半導体層１４０と、酸化物半導体層１４０上に設け
られ、酸化物半導体層１４０と電気的に接続されている電極１４２ａ（第２のソース電極
及び第２のドレイン電極の一方）、電極１４２ｂ（第２のソース電極及び第２のドレイン
電極の他方）と、を有する。酸化物半導体層１４０内に第２のチャネル２８が設けられる
。紫外線は酸化物半導体層１４０の上方から酸化物半導体層１４０へ照射される。
ここで、第２のゲート電極１３６ｄは、層間絶縁層１２８上に形成された絶縁層１３２に
、埋め込むように設けられる。また、第２のゲート電極１３６ｄと同様に、電極１３０ａ
に接して電極１３６ａが、電極１３０ｂに接して電極１３６ｂが、電極１３０ｃに接して
電極１３６ｃが、それぞれ設けられる。
第２のトランジスタ２１の上には、酸化物半導体層１４０の一部と接するように、保護絶
縁層１４４が設けられており、保護絶縁層１４４上には層間絶縁層１４６が設けられてい
る。保護絶縁層１４４および層間絶縁層１４６には、電極１４２ａ、電極１４２ｂにまで
達する開口が設けられる。当該開口を通じて、電極１５０ｄ、電極１５０ｅが、電極１４
２ａ、電極１４２ｂに接して設けられる。また、電極１５０ｄ、電極１５０ｅと同様に、
第２のゲート絶縁層１３８、保護絶縁層１４４、層間絶縁層１４６に設けられた開口を通
じて、電極１３６ａ、電極１３６ｂ、電極１３６ｃに接する電極１５０ａ、電極１５０ｂ
、電極１５０ｃが設けられる。
層間絶縁層１４６上には絶縁層１５２が設けられており、当該絶縁層１５２に埋め込まれ
るように、電極１５４ａ、電極１５４ｂ、電極１５４ｃ、電極１５４ｄが設けられている
。ここで、電極１５４ａは電極１５０ａと接しており、電極１５４ｂは電極１５０ｂと接
しており、電極１５４ｃは電極１５０ｃおよび電極１５０ｄと接しており、電極１５４ｄ
は電極１５０ｅと接している。
第１のトランジスタ２０の第１のゲート電極１１０ａと、第２のトランジスタ２１の電極
１４２ａ（第２のソース電極及び第２のドレイン電極の一方）とが、電極１３０ｃ、電極
１３６ｃ、電極１５０ｃ、電極１５４ｃおよび電極１５０ｄを介して電気的に接続されて
いる。
次に、上記メモリセルの作製方法の一例について説明する。以下では、はじめに下部の第
１のトランジスタ２０の作製方法について図８を参照して説明し、その後、上部の第２の
トランジスタ２１の作製方法について図９および図１０を参照して説明する。
（第１のトランジスタ２０の作製方法）
半導体材料を含む基板１００を用意する（図８（Ａ））。半導体材料を含む基板１００と
しては、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコン
ゲルマニウムなどの化合物半導体基板、ＳＯＩ基板などを適用することができる。ここで
は、半導体材料を含む基板１００として、単結晶シリコン基板を用いる場合の一例につい
て示すものとする。なお、一般に「ＳＯＩ基板」は、絶縁表面上にシリコン半導体層が設
けられた構成の基板をいうが、本明細書等においては、絶縁表面上にシリコン以外の材料
からなる半導体層が設けられた構成の基板をも含む概念として用いる。つまり、「ＳＯＩ
基板」が有する半導体層は、シリコン半導体層に限定されない。また、ＳＯＩ基板には、
ガラス基板などの絶縁基板上に絶縁層を介して半導体層が設けられた構成のものが含まれ
るものとする。
基板１００上には、素子分離絶縁層を形成するためのマスクとなる保護層１０２を形成す
る（図８（Ａ））。保護層１０２としては、例えば、酸化シリコンや窒化シリコン、窒化
酸化シリコンなど材料とする絶縁層を用いる。また、保護層１０２としては、レジストマ
スクを用いてもよい。なお、この工程の前後において、トランジスタのしきい値電圧を制
御するために、ｎ型の導電性を付与する不純物元素やｐ型の導電性を付与する不純物元素
を基板１００に添加してもよい。半導体がシリコンの場合、ｎ型の導電性を付与する不純
物としては、例えば、リンや砒素などを用いる。また、ｐ型の導電性を付与する不純物と
しては、例えば、硼素、アルミニウム、ガリウムなどを用いる。
保護層１０２をマスクとしてエッチングを行い、保護層１０２に覆われていない領域（露
出している領域）の基板１００の一部を除去する。分離された半導体領域１０４が形成さ
れる（図８（Ｂ））。エッチングには、ドライエッチングを用いるのが好適であるが、ウ
ェットエッチングを用いても良い。エッチングガスやエッチング液については被エッチン
グ材料に応じて適宜選択する。
半導体領域１０４を覆うように絶縁層を形成する。半導体領域１０４に重畳する領域の絶
縁層を選択的に除去して、素子分離絶縁層１０６を形成する（図８（Ｂ））。絶縁層は、
酸化シリコンや窒化シリコン、窒化酸化シリコンなどを用いて形成される。絶縁層の除去
方法としては、ＣＭＰなどの研磨処理やエッチング処理などがあるが、そのいずれを用い
ても良い。なお、半導体領域１０４の形成後、または、素子分離絶縁層１０６の形成後に
は、上記保護層１０２を除去する（図８（Ｂ））。
半導体領域１０４上に絶縁層を形成し、当該絶縁層上に導電材料を含む層を形成する。
絶縁層は後の第１のゲート絶縁層となるものであり、ＣＶＤ法やスパッタリング法等を用
いて得られる酸化シリコン、窒化酸化シリコン、窒化シリコン、酸化ハフニウム、酸化ア
ルミニウム、酸化タンタル等を含む膜の単層構造または積層構造とすると良い。他に、高
密度プラズマ処理や熱酸化処理によって、半導体領域１０４の表面を酸化、窒化すること
により、上記絶縁層を形成してもよい。高密度プラズマ処理は、例えば、Ｈｅ、Ａｒ、Ｋ
ｒ、Ｘｅなどの希ガス、酸素、酸化窒素、アンモニア、窒素、水素などの混合ガスを用い
て行う。また、絶縁層の厚さは特に限定されないが、例えば、１ｎｍ以上１００ｎｍ以下
とする。
導電材料を含む層は、アルミニウムや銅、チタン、タンタル、タングステン等の金属材料
を用いて形成する。また、導電材料を含む多結晶シリコンなどの半導体材料を用いて、導
電材料を含む層を形成しても良い。形成方法も特に限定されず、蒸着法、ＣＶＤ法、スパ
ッタリング法、スピンコート法などの各種成膜方法を用いることができる。なお、本実施
の形態では、導電材料を含む層を、金属材料を用いて形成する場合の一例について示すも
のとする。
その後、絶縁層および導電材料を含む層を選択的にエッチングして、第１のゲート絶縁層
１０８ａ、第１のゲート電極１１０ａを形成する（図８（Ｃ））。
第１のゲート電極１１０ａを覆う絶縁層１１２を形成する（図８（Ｃ））。そして、半導
体領域１０４にリン（Ｐ）やヒ素（Ａｓ）などを添加して、浅い接合深さの不純物領域１
１４を形成する（図８（Ｃ））。なお、ここではｎ型トランジスタを形成するためにリン
やヒ素を添加しているが、ｐ型トランジスタを形成する場合には、硼素（Ｂ）やアルミニ
ウム（Ａｌ）などの不純物元素を添加する。不純物領域１１４の形成により、半導体領域
１０４の第１のゲート絶縁層１０８ａ下部には、第１のチャネル１１６が形成される（図
８（Ｃ））。添加する不純物の濃度は適宜設定する。半導体素子が高度に微細化される場
合には、その濃度を高くする。ここでは、絶縁層１１２を形成した後に不純物領域１１４
を形成する工程を採用しているが、不純物領域１１４を形成した後に絶縁層１１２を形成
する工程としても良い。
サイドウォール絶縁層１１８を形成する（図８（Ｄ））。サイドウォール絶縁層１１８は
、絶縁層１１２を覆うように絶縁層を形成した後に、当該絶縁層に異方性の高いエッチン
グ処理を適用することで、自己整合的に形成する。絶縁層１１２を部分的にエッチングし
て、第１のゲート電極１１０ａの上面と、不純物領域１１４の上面を露出させる。
第１のゲート電極１１０ａ、不純物領域１１４、サイドウォール絶縁層１１８等を覆うよ
うに、絶縁層を形成する。そして、不純物領域１１４と接する領域に、リン（Ｐ）やヒ素
（Ａｓ）などを添加して、高濃度不純物領域１２０を形成する（図８（Ｅ））。その後、
上記絶縁層を除去し、第１のゲート電極１１０ａ、サイドウォール絶縁層１１８、高濃度
不純物領域１２０等を覆うように金属層１２２を形成する（図８（Ｅ））。金属層１２２
は、真空蒸着法やスパッタリング法、スピンコート法などの各種成膜方法を用いて形成す
る。金属層１２２は、半導体領域１０４を構成する半導体材料と反応して低抵抗な金属化
合物となる金属材料を用いて形成することが望ましい。このような金属材料としては、例
えば、チタン、タンタル、タングステン、ニッケル、コバルト、白金等がある。
熱処理を施して、金属層１２２と半導体材料とを反応させる。高濃度不純物領域１２０に
接する金属化合物領域１２４が形成される（図８（Ｆ））。なお、第１のゲート電極１１
０ａとして多結晶シリコンなどを用いる場合には、第１のゲート電極１１０ａの金属層１
２２と接触する部分にも、金属化合物領域が形成される。
上記熱処理としては、例えば、フラッシュランプの照射による熱処理を用いる。その他の
熱処理方法を用いても良いが、金属化合物の形成に係る化学反応の制御性を向上させるた
めには、ごく短時間の熱処理が実現できる方法を用いることが望ましい。なお、上記の金
属化合物領域は、金属材料と半導体材料との反応により形成されるものであり、十分に導
電性が高められた領域である。当該金属化合物領域を形成することで、電気抵抗を十分に
低減し、素子特性を向上させることができる。なお、金属化合物領域１２４を形成した後
には、金属層１２２は除去する。
上述の工程により形成された各構成を覆うように、層間絶縁層１２６、層間絶縁層１２８
を形成する（図８（Ｇ））。層間絶縁層１２６や層間絶縁層１２８は、酸化シリコン、窒
化酸化シリコン、窒化シリコン、酸化ハフニウム、酸化アルミニウム、酸化タンタル等の
無機絶縁材料を含む材料を用いて形成する。また、ポリイミド、アクリル等の有機絶縁材
料を用いて形成してもよい。層間絶縁層１２６や層間絶縁層１２８の二層構造としている
が、層間絶縁層の構成はこれに限定されない。層間絶縁層１２８の形成後には、その表面
を、ＣＭＰやエッチング処理などによって平坦化しておくことが望ましい。
層間絶縁層１２６、１２８に、金属化合物領域１２４にまで達する開口を形成し、当該開
口に、電極１３０ａ（第１のソース電極及び第１のドレイン電極の一方）、電極１３０ｂ
（第１のソース電極及び第１のドレイン電極の他方）を形成する（図８（Ｈ））。電極１
３０ａや電極１３０ｂは、例えば、開口を含む領域にＰＶＤ法やＣＶＤ法などを用いて導
電層を形成した後、エッチング処理やＣＭＰといった方法を用いて、上記導電層の一部を
除去することにより形成する。
上記導電層の一部を除去して電極１３０ａや電極１３０ｂを形成する際には、その表面が
平坦になるように加工することが望ましい。例えば、開口を含む領域にチタン膜や窒化チ
タン膜を薄く形成した後に、開口に埋め込むようにタングステン膜を形成する場合には、
その後のＣＭＰによって、不要なタングステン、チタン、窒化チタンなどを除去すると共
に、その表面の平坦性を向上させることができる。このように、電極１３０ａ、電極１３
０ｂを含む表面を平坦化することにより、後の工程において、良好な電極、配線、絶縁層
、半導体層などを形成することが可能となる。
金属化合物領域１２４と接触する電極１３０ａや電極１３０ｂのみを示しているが、この
工程において、第１のゲート電極１１０ａと接触する電極（例えば電極１３０ｃ（図７）
）などをあわせて形成する。電極１３０ａ、電極１３０ｂとして用いる材料は各種導電材
料を用いることができる。例えば、モリブデン、チタン、クロム、タンタル、タングステ
ン、アルミニウム、銅、ネオジム、スカンジウムなどの導電性材料を用いる。
以上により、第１のトランジスタ２０が形成される。なお、上記工程の後には、さらに電
極や配線、絶縁層などを形成しても良い。配線の構造として、層間絶縁層および導電層の
積層構造でなる多層配線構造を採用することにより、高度に集積化したメモリセル、不揮
発性メモリを提供できる。
（第２のトランジスタ２１の作製方法）
層間絶縁層１２８上に第２のトランジスタ２１を作製する工程について説明する（図９−
１０）。図９−１０は、第２のトランジスタ２１の下部に存在する第１のトランジスタ２
０等は省略している。
層間絶縁層１２８、電極１３０ａ、電極１３０ｂ、電極１３０ｃ上に絶縁層１３２を形成
する（図９（Ａ））。絶縁層１３２はＰＶＤ法やＣＶＤ法などを用いて形成する。絶縁層
１３２は酸化シリコン、窒化酸化シリコン、窒化シリコン、酸化ハフニウム、酸化アルミ
ニウム、酸化タンタル等の無機絶縁材料を含む材料を用いて形成する。
絶縁層１３２に対し、電極１３０ａ、電極１３０ｂ、および、電極１３０ｃにまで達する
開口を形成する。この際、後に第２のゲート電極１３６ｄが形成される領域にも併せて開
口を形成する。そして、上記開口に埋め込むように、導電層１３４を形成する（図９（Ｂ
））。上記開口はマスクを用いたエッチングなどの方法で形成することができる。当該マ
スクは、フォトマスクを用いた露光などの方法によって形成する。エッチングとしてはウ
ェットエッチング、ドライエッチングのいずれを用いても良いが、微細加工の観点からは
、ドライエッチングを用いることが好適である。導電層１３４の形成は、ＰＶＤ法やＣＶ
Ｄ法などの成膜法を用いる。導電層１３４には、モリブデン、チタン、クロム、タンタル
、タングステン、アルミニウム、銅、ネオジム、スカンジウムなどの導電性材料や、これ
らの合金、化合物（例えば窒化物）などを用いる。
例えば、開口を含む領域にＰＶＤ法によりチタン膜を薄く形成し、ＣＶＤ法により窒化チ
タン膜を薄く形成した後に、開口に埋め込むようにタングステン膜を形成する方法を適用
する。ＰＶＤ法により形成されるチタン膜は、界面の酸化膜を還元し、下部電極（ここで
は電極１３０ａ、電極１３０ｂ、電極１３０ｃなど）との接触抵抗を低減させる。また、
その後に形成される窒化チタン膜は、導電性材料の拡散を抑制するバリア機能を備える。
チタンや窒化チタンなどによるバリア膜を形成した後に、メッキ法により銅膜を形成して
もよい。
導電層１３４を形成した後には、エッチング処理やＣＭＰといった方法を用いて導電層１
３４の一部を除去し、絶縁層１３２を露出させて、電極１３６ａ、電極１３６ｂ、電極１
３６ｃ、第２のゲート電極１３６ｄを形成する（図９（Ｃ））。なお、上記導電層１３４
の一部を除去して電極１３６ａ、電極１３６ｂ、電極１３６ｃ、第２のゲート電極１３６
ｄを形成する際には、表面が平坦になるように加工することが望ましい。このように、絶
縁層１３２、電極１３６ａ、電極１３６ｂ、電極１３６ｃ、第２のゲート電極１３６ｄの
表面を平坦化することにより、後の工程において、良好な電極、配線、絶縁層、半導体層
などを形成することが可能となる。
絶縁層１３２、電極１３６ａ、電極１３６ｂ、電極１３６ｃ、第２のゲート電極１３６ｄ
を覆うように、第２のゲート絶縁層１３８を形成する（図９（Ｄ））。第２のゲート絶縁
層１３８は、ＣＶＤ法やスパッタリング法等を用いて形成する。第２のゲート絶縁層１３
８は、酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素、酸化アルミニウム、酸化ハフ
ニウム、酸化タンタルなどを含むように形成する。第２のゲート絶縁層１３８は、単層構
造としても良いし、積層構造としても良い。例えば、原料ガスとして、シラン（ＳｉＨ４
）、酸素、窒素を用いたプラズマＣＶＤ法により、酸化窒化珪素でなるゲート絶縁層１３
８を形成することができる。第２のゲート絶縁層１３８の厚さは特に限定されないが、例
えば、１０ｎｍ以上５００ｎｍ以下とすることができる。積層構造の場合は、例えば、膜
厚５０ｎｍ以上２００ｎｍ以下のゲート絶縁層Ａと、ゲート絶縁層Ａ上の膜厚５ｎｍ以上
３００ｎｍ以下のゲート絶縁層Ｂの積層とすると好適である。
なお、不純物を除去することによりｉ型化または実質的にｉ型化された酸化物半導体（高
純度化された酸化物半導体）は、界面準位や界面電荷に対して極めて敏感である。このよ
うな酸化物半導体を酸化物半導体層に用いる場合には、第２のゲート絶縁層１３８との界
面は重要である。高純度化された酸化物半導体層に接する第２のゲート絶縁層１３８には
、高品質が要求される。
例えば、μ波（２．４５ＧＨｚ）を用いた高密度プラズマＣＶＤ法は、緻密で絶縁耐圧の
高い高品質な第２のゲート絶縁層１３８を形成できる。高純度化された酸化物半導体層と
高品質ゲート絶縁層とが密接することにより、界面準位を低減して界面特性が良好なもの
となる。
良質な第２のゲート絶縁層１３８を形成できれば、スパッタリング法やプラズマＣＶＤ法
など他の方法を適用してもよい。熱処理によって、膜質や界面特性が改質される絶縁層を
適用しても良い。
また第２のゲート絶縁層１３８には水素、水酸基または水分が含まれないようにする。成
膜の前処理として、成膜装置の予備加熱室で基板１００を予備加熱し、基板１００に吸着
した水素、水、水酸基または水素化物などの不純物を排気することが好ましい。なお、予
備加熱の温度としては、１００℃以上４００℃以下好ましくは１５０℃以上３００℃以下
である。なお、予備加熱室に設ける排気手段はクライオポンプが好ましい。なお、この予
備加熱の処理は省略することもできる。
第２のゲート絶縁層１３８にハロゲン元素（例えば、フッ素または塩素）を５×１０１８
ａｔｏｍｓ／ｃｍ３〜１×１０２０ａｔｏｍｓ／ｃｍ３程度含ませてもよい。ハロゲン元
素により酸化物半導体層１４０、または第２のゲート絶縁層１３８と酸化物半導体層１４
０との界面に存在しうる、水素、水分、水酸基又は水素化物などの不純物を排除すること
ができる。
第２のゲート絶縁層１３８上に、酸化物半導体層を形成し、マスクを用いたエッチングな
どの方法によって該酸化物半導体層を加工して、島状の酸化物半導体層１４０を形成する
（図９（Ｅ））。
酸化物半導体層としては、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系、Ｉｎ−Ａ
ｌ−Ｚｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、Ａｌ−Ｇａ−Ｚｎ−Ｏ系、Ｓｎ−Ａｌ−Ｚｎ
−Ｏ系、Ｉｎ−Ｚｎ−Ｏ系、Ｓｎ−Ｚｎ−Ｏ系、Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｏ系、Ｓｎ−
Ｏ系、Ｚｎ−Ｏ系の酸化物半導体層、特に非晶質酸化物半導体層を用いるのが好適である
。本実施の形態では、酸化物半導体層としてＩｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体ター
ゲットを用いて、非晶質の酸化物半導体層をスパッタ法により形成する。なお、非晶質の
酸化物半導体層中にシリコンを添加することで、その結晶化を抑制することができるから
、例えば、ＳｉＯ２を２重量％以上１０重量％以下含むターゲットを用いて酸化物半導体
層を形成しても良い。
酸化物半導体層をスパッタリング法で作製するためのターゲットとしては、例えば、酸化
亜鉛を主成分とする金属酸化物のターゲットを用いることができる。また、Ｉｎ、Ｇａ、
およびＺｎを含む酸化物半導体ターゲット（組成比として、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：Ｚ
ｎＯ＝１：１：１［ｍｏｌ数比］）などを用いることもできる。また、Ｉｎ、Ｇａ、およ
びＺｎを含む酸化物半導体ターゲットとして、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１
：２［ｍｏｌ数比］、又はＩｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：４［ｍｏｌ数比］
の組成比を有するターゲットなどを用いても良い。酸化物半導体ターゲットの充填率は９
０％以上１００％以下、好ましくは９５％以上（例えば９９．９％）である。充填率の高
い酸化物半導体ターゲットを用いることにより、緻密な酸化物半導体層が形成される。
酸化物半導体層には水素、水酸基または水分が含まれないようにすることが好ましい。具
体的には水素が５×１０１９／ｃｍ３以下、好ましくは５×１０１８／ｃｍ３以下、より
好ましくは５×１０１６／ｃｍ３未満である。また、３００Ｋでのキャリア濃度は５×１
０１４／ｃｍ３以下、好ましくは１×１０１４／ｃｍ３以下、好ましくは５×１０１２／
ｃｍ３以下、好ましくは１×１０１２／ｃｍ３以下である。即ち、酸化物半導体層のキャ
リア濃度は、限りなくゼロに近い。また、エネルギーギャップは２ｅＶ以上、好ましくは
２．５ｅＶ以上、より好ましくは３ｅＶ以上である。なお、酸化物半導体層中の水素濃度
測定は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓ
ｐｅｃｔｒｏｓｃｏｐｙ）で行えばよい。キャリア濃度測定はホール効果測定を行えばよ
い。
酸化物半導体において水素はドナーであり、酸化物半導体をｎ型化する一つの要因である
ことが知られている。したがって水素を酸化物半導体から除去し、酸化物半導体の主成分
以外の不純物が極力含まれないように高純度化することにより真性（ｉ型）とすることが
できる。不純物を添加してｉ型化するのでなく、水素や水等の不純物を極力除去して、高
純度化されたｉ型（真性半導体）またはそれに近づけることが好ましい。不純物を除去し
た酸化物半導体のフェルミ準位（Ｅｆ）は真性フェルミ準位（Ｅｉ）と同じレベルにまで
することができる。
上記酸化物半導体層を有する第２のトランジスタ２１では、第２のゲート電極１３６ｄに
負の電位（逆バイアス）が印加しても、オフ電流は小さい。負の電位が印加されると、ホ
ールによりオフ電流が流れる。しかし第２のトランジスタ２１では、全体のキャリア濃度
が低いため、全体のキャリア濃度のうち、オフ電流に寄与する少数キャリア濃度（ホール
濃度）が小さいからオフ電流は小さくなる。
酸化物半導体層の形成雰囲気は、希ガス（代表的にはアルゴン）雰囲気、酸素雰囲気、ま
たは、希ガス（代表的にはアルゴン）と酸素との混合雰囲気とするのが好適である。具体
的には、例えば、水素、水、水酸基、水素化物などの不純物が、濃度ｐｐｍ程度（望まし
くは濃度ｐｐｂ程度）にまで除去された高純度ガスを用いるのが好適である。
酸化物半導体層の形成の際には、減圧状態に保持された処理室内に基板を保持し、基板温
度を１００℃以上６００℃以下好ましくは２００℃以上４００℃以下とする。基板を加熱
しながら酸化物半導体層を形成することにより、酸化物半導体層に含まれる不純物濃度を
低減することができる。また、スパッタリングによる損傷が軽減される。そして、処理室
内の残留水分を除去しつつ水素および水が除去されたスパッタガスを導入し、金属酸化物
をターゲットとして酸化物半導体層を形成する。処理室内の残留水分を除去するためには
、吸着型の真空ポンプを用いることが好ましい。例えば、クライオポンプ、イオンポンプ
、チタンサブリメーションポンプを用いることができる。また、排気手段としては、ター
ボポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて排気
した成膜室は、例えば、水素原子、水（Ｈ２Ｏ）など水素原子を含む化合物（より好まし
くは炭素原子を含む化合物も）等が排気されるため、当該成膜室で形成した酸化物半導体
層に含まれる不純物の濃度を低減できる。
形成条件としては、例えば、基板とターゲットの間との距離が１００ｍｍ、圧力が０．６
Ｐａ、直流（ＤＣ）電力が０．５ｋＷ、雰囲気が酸素（酸素流量比率１００％）雰囲気、
といった条件を適用することができる。なお、パルス直流（ＤＣ）電源を用いると、ごみ
が軽減でき、膜厚分布も均一となるため、好ましい。酸化物半導体層の厚さは、２ｎｍ以
上２００ｎｍ以下、好ましくは５ｎｍ以上３０ｎｍ以下とする。なお、適用する酸化物半
導体材料により適切な厚さは異なるから、その厚さは用いる材料に応じて適宜選択すれば
よい。
なお、酸化物半導体層をスパッタ法により形成する前には、アルゴンガスを導入してプラ
ズマを発生させる逆スパッタを行い、第２のゲート絶縁層１３８の表面に付着しているゴ
ミを除去するのが好適である。ここで、逆スパッタとは、通常のスパッタにおいては、ス
パッタターゲットにイオンを衝突させるところ、逆に、処理表面にイオンを衝突させるこ
とによってその表面を改質する方法のことをいう。処理表面にイオンを衝突させる方法と
しては、アルゴン雰囲気下で処理表面側に高周波電圧を印加して、基板付近にプラズマを
生成する方法などがある。なお、アルゴン雰囲気に代えて窒素、ヘリウム、酸素などを用
いても良い。
上記酸化物半導体層のエッチングには、ドライエッチング、ウェットエッチングのいずれ
を用いても良い。もちろん、両方を組み合わせて用いることもできる。所望の形状にエッ
チングできるよう、材料に合わせてエッチング条件（エッチングガスやエッチング液、エ
ッチング時間、温度等）を適宜設定する。
ドライエッチングに用いるエッチングガスには、例えば、塩素を含むガス（塩素系ガス、
例えば塩素（Ｃｌ２）、三塩化硼素（ＢＣｌ３）、四塩化珪素（ＳｉＣｌ４）、四塩化炭
素（ＣＣｌ４）など）などがある。また、フッ素を含むガス（フッ素系ガス、例えば四弗
化炭素（ＣＦ４）、六弗化硫黄（ＳＦ６）、三弗化窒素（ＮＦ３）、トリフルオロメタン
（ＣＨＦ３）など）、臭化水素（ＨＢｒ）、酸素（Ｏ２）、これらのガスにヘリウム（Ｈ
ｅ）やアルゴン（Ａｒ）などの希ガスを添加したガス、などを用いても良い。
ドライエッチング法としては、平行平板型ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈ
ｉｎｇ）法や、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導
結合型プラズマ）エッチング法を用いることができる。所望の形状にエッチングできるよ
うに、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加される
電力量、基板側の電極温度等）は適宜設定する。
ウェットエッチングに用いるエッチング液としては、燐酸と酢酸と硝酸を混ぜた溶液、ア
ンモニア過水（３１重量％過酸化水素水：２８重量％アンモニア水：水＝５：２：２）な
どを用いることができる。また、ＩＴＯ０７Ｎ（関東化学社製）などのエッチング液を用
いてもよい。
次いで、酸化物半導体層１４０に第１の熱処理を行うことが望ましい。この第１の熱処理
によって酸化物半導体層１４０の脱水化または脱水素化を行うことができる。第１の熱処
理の温度は、３００℃以上７５０℃以下、好ましくは４００℃以上基板の歪み点未満とす
る。例えば、抵抗発熱体などを用いた電気炉に基板を導入し、酸化物半導体層１４０に対
して窒素雰囲気下４５０℃において１時間の熱処理を行う。この間、酸化物半導体層１４
０は、大気に触れることなく、水や水素の再混入が行われないようにする。
なお、熱処理装置は電気炉に限られず、加熱されたガスなどの媒体からの熱伝導、または
熱輻射によって、被処理物を加熱する装置であっても良い。例えば、ＧＲＴＡ（Ｇａｓ
Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ
Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎ
ｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライド
ランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水
銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置で
ある。ＧＲＴＡ装置は、高温のガスを用いて熱処理を行う装置である。気体としては、ア
ルゴンなどの希ガス、または窒素のような、熱処理によって被処理物と反応しない不活性
気体が用いられる。
例えば、第１の熱処理として、６５０℃〜７００℃の高温に加熱した不活性ガス中に基板
を投入し、数分間加熱した後、当該不活性ガス中から基板を取り出すＧＲＴＡ処理を行っ
てもよい。ＧＲＴＡ処理を用いると短時間での高温熱処理が可能となる。また、短時間の
熱処理であるため、基板の歪み点を超える温度条件であっても適用が可能となる。
なお、第１の熱処理は、窒素、または希ガス（ヘリウム、ネオン、アルゴン等）を主成分
とする雰囲気であって、水、水素などが含まれない雰囲気で行うことが望ましい。例えば
、熱処理装置に導入する窒素、またはヘリウム、ネオン、アルゴン等の希ガスの純度を、
６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上（すなわち
、不純物濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とする。
第１の熱処理の条件、または酸化物半導体層の材料によっては、酸化物半導体層が結晶化
し、微結晶または多結晶となる場合もある。例えば、結晶化率が９０％以上、または８０
％以上の微結晶の酸化物半導体層となる場合もある。また、第１の熱処理の条件、または
酸化物半導体層の材料によっては、結晶成分を含まない非晶質の酸化物半導体層となる場
合もある。
また、非晶質の酸化物半導体（例えば、酸化物半導体層の表面）に微結晶（粒径１ｎｍ以
上２０ｎｍ以下（代表的には２ｎｍ以上４ｎｍ以下））が混在する酸化物半導体層となる
場合もある。
また、非晶質中に微結晶を配列させることで、酸化物半導体層の電気的特性を変化させる
ことも可能である。例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体ターゲットを用いて
酸化物半導体層を形成する場合には、電気的異方性を有するＩｎ２Ｇａ２ＺｎＯ７の結晶
粒が配向した微結晶部を形成することで、酸化物半導体層の電気的特性を変化させること
ができる。
より具体的には、例えば、Ｉｎ２Ｇａ２ＺｎＯ７の結晶粒のｃ軸が酸化物半導体層の表面
に垂直な方向をとるように配向させることで、酸化物半導体層の表面に平行な方向の導電
性を向上させ、酸化物半導体層の表面に垂直な方向の絶縁性を向上させることができる。
また、このような微結晶部は、酸化物半導体層中への水や水素などの不純物の侵入を抑制
する機能を有する。
上述の微結晶部を有する酸化物半導体層は、ＧＲＴＡ処理による酸化物半導体層の表面加
熱によって形成することができる。また、Ｚｎの含有量がＩｎまたはＧａの含有量より小
さいスパッタターゲットを用いることで、より好適に形成することが可能である。
酸化物半導体層１４０に対する第１の熱処理は、島状の酸化物半導体層１４０に加工する
前の酸化物半導体層に行うこともできる。その場合には、第１の熱処理後に、加熱装置か
ら基板を取り出し、フォトリソグラフィ工程を行うことになる。
上記熱処理は、酸化物半導体層１４０に対する脱水化、脱水素化の効果があるから、脱水
化処理、脱水素化処理などと呼ぶこともできる。このような脱水化処理、脱水素化処理は
、酸化物半導体層の形成後、酸化物半導体層１４０上に第２のソース電極または第２のド
レイン電極を積層させた後、第２のソース電極または第２のドレイン電極上に保護絶縁層
を形成した後、などのタイミングにおいて行うことが可能である。また、このような脱水
化処理、脱水素化処理は、一回に限らず複数回行っても良い。
酸化物半導体層１４０に接するように、電極１４２ａ、電極１４２ｂを形成する（図９（
Ｆ））。電極１４２ａ、電極１４２ｂは、酸化物半導体層１４０を覆うように導電層を形
成した後、当該導電層を選択的にエッチングすることにより形成する。
導電層は、スパッタ法をはじめとするＰＶＤ法や、プラズマＣＶＤ法などのＣＶＤ法を用
いて形成することができる。また、導電層の材料としては、アルミニウム、クロム、銅、
タンタル、チタン、モリブデン、タングステンから選ばれた元素や、上述した元素を成分
とする合金等を用いる。マンガン、マグネシウム、ジルコニウム、ベリリウム、トリウム
のいずれか一または複数の材料を用いてもよい。また、アルミニウムに、チタン、タンタ
ル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた元素を単
数、または複数組み合わせた材料を用いてもよい。導電層は、単層構造であっても良いし
、２層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造
、アルミニウム膜上にチタン膜が積層された２層構造、チタン膜とアルミニウム膜とチタ
ン膜とが積層された３層構造などが挙げられる。
ここで、エッチングに用いるマスク形成時の露光には、紫外線やＫｒＦレーザ光やＡｒＦ
レーザ光を用いるのが好適である。
トランジスタのチャネル長（Ｌ）は、電極１４２ａの下端部と、電極１４２ｂの下端部と
の間隔によって決定される。なお、チャネル長（Ｌ）が２５ｎｍ未満の露光を行う場合に
は、数ｎｍ〜数１０ｎｍと極めて波長が短い超紫外線（Ｅｘｔｒｅｍｅ Ｕｌｔｒａｖｉ
ｏｌｅｔ）を用いてマスク形成の露光を行う。超紫外線による露光は、解像度が高く焦点
深度も大きい。従って、後に形成されるトランジスタのチャネル長（Ｌ）を１０ｎｍ以上
１０００ｎｍ以下とすることも可能であり、回路の動作速度を高速化できる。さらにオフ
電流値が極めて小さいため、消費電力が大きくならずに済む。
なお、導電層のエッチングの際には、酸化物半導体層１４０が除去されないように、それ
ぞれの材料およびエッチング条件を適宜調節する。なお、材料およびエッチング条件によ
っては、当該工程において、酸化物半導体層１４０の一部がエッチングされ、溝部（凹部
）を有する酸化物半導体層となることもある。
また、酸化物半導体層１４０と電極１４２ａ（第２のソース電極及び第２のドレイン電極
の一方）の間や、酸化物半導体層１４０と電極１４２ｂ（第２のソース電極及び第２のド
レイン電極の他方）の間には、酸化物導電層を形成してもよい。酸化物導電層と、電極１
４２ａや電極１４２ｂを形成するための金属層は、連続して形成すること（連続成膜）が
可能である。酸化物導電層はソース領域またはドレイン領域として機能しうる。このよう
な酸化物導電層を設けることで、ソース領域またはドレイン領域の低抵抗化を図ることが
できるため、トランジスタの高速動作が実現される。
Ｎ２Ｏ、Ｎ２、またはＡｒなどのガスを用いたプラズマ処理を行うのが好ましい。当該プ
ラズマ処理によって、露出している酸化物半導体層の表面に付着した水などが除去される
。また、酸素とアルゴンの混合ガスを用いてプラズマ処理を行ってもよい。
次に、大気に触れさせることなく、酸化物半導体層１４０の一部に接する保護絶縁層１４
４を形成する（図９（Ｇ））。
保護絶縁層１４４は、スパッタ法など、保護絶縁層１４４に水、水素等の不純物を混入さ
せない方法を適宜用いて形成する。また、その厚さは、少なくとも１ｎｍ以上とする。保
護絶縁層１４４に用いることができる材料としては、酸化珪素、窒化珪素、酸化窒化珪素
、窒化酸化珪素などがある。また、その構造は、単層構造としても良いし、積層構造とし
ても良い。保護絶縁層１４４を形成する際の基板温度は、室温以上３００℃以下とするの
が好ましく、雰囲気は、希ガス（代表的にはアルゴン）雰囲気、酸素雰囲気、または希ガ
ス（代表的にはアルゴン）と酸素の混合雰囲気とするのが好適である。
保護絶縁層１４４に水素が含まれると、その水素の酸化物半導体層への侵入や、水素によ
る酸化物半導体層中の酸素の引き抜き、などが生じ、酸化物半導体層のバックチャネル側
が低抵抗化してしまい、寄生チャネルが形成されるおそれがある。よって、保護絶縁層１
４４はできるだけ水素を含まないように、形成方法においては水素を用いないことが重要
である。
また、処理室内の残留水分を除去しつつ保護絶縁層１４４を形成することが好ましい。酸
化物半導体層１４０および保護絶縁層１４４に水素、水酸基または水分が含まれないよう
にするためである。
処理室内の残留水分を除去するためには、吸着型の真空ポンプを用いる。例えば、クライ
オポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。排気
手段としては、ターボポンプにコールドトラップを加えたものであってもよい。クライオ
ポンプを用いて排気した成膜室は、例えば、水素原子や、水（Ｈ２Ｏ）など水素原子を含
む化合物等が除去されているため、当該成膜室で形成した保護絶縁層１４４に含まれる不
純物の濃度を低減できる。
保護絶縁層１４４を形成する際に用いるスパッタガスとしては、水素、水、水酸基または
水素化物などの不純物が、濃度ｐｐｍ程度（望ましくは、濃度ｐｐｂ程度）にまで除去さ
れた高純度ガスを用いることが好ましい。
次いで、不活性ガス雰囲気下、または酸素ガス雰囲気下で第２の熱処理（好ましくは２０
０℃以上４００℃以下、例えば２５０℃以上３５０℃以下）を行うのが望ましい。例えば
、窒素雰囲気下で２５０℃、１時間の第２の熱処理を行う。第２の熱処理を行うと、トラ
ンジスタの電気的特性のばらつきを軽減することができる。
また、大気中、１００℃以上２００℃以下、１時間以上３０時間以下の熱処理を行っても
よい。この熱処理は一定の加熱温度を保持して加熱してもよいし、室温から、１００℃以
上２００℃の加熱温度への昇温と、加熱温度から室温までの降温を複数回くりかえして行
ってもよい。また、この熱処理を、保護絶縁層の形成前に、減圧下で行ってもよい。減圧
下で熱処理を行うと、加熱時間を短縮することができる。なお、当該熱処理は、上記第２
の熱処理に代えて行っても良いし、第２の熱処理の前後などに行っても良い。
次に、保護絶縁層１４４上に、層間絶縁層１４６を形成する（図１０（Ａ））。層間絶縁
層１４６はＰＶＤ法やＣＶＤ法などを用いて形成する。層間絶縁層１４６は酸化シリコン
、窒化酸化シリコン、窒化シリコン、酸化ハフニウム、酸化アルミニウム、酸化タンタル
等の無機絶縁材料を含む材料を用いて形成する。層間絶縁層１４６の形成後には、その表
面を、ＣＭＰやエッチングなどの方法によって平坦化しておくことが望ましい。
層間絶縁層１４６、保護絶縁層１４４、および第２のゲート絶縁層１３８に対し、電極１
３６ａ、電極１３６ｂ、電極１３６ｃ、電極１４２ａ、電極１４２ｂにまで達する開口を
形成し、当該開口に埋め込むように導電層１４８を形成する（図１０（Ｂ））。上記開口
はマスクを用いたエッチングなどの方法で形成する。当該マスクは、フォトマスクを用い
た露光などの方法によって形成する。エッチングとしてはウェットエッチング、ドライエ
ッチングのいずれを用いても良いが、微細加工の観点からは、ドライエッチングを用いる
ことが好適である。導電層１４８の形成は、ＰＶＤ法やＣＶＤ法などの成膜法を用いる。
導電層１３４には、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウ
ム、銅、ネオジム、スカンジウムなどの導電性材料や、これらの合金、化合物（例えば窒
化物）などを用いる。
例えば、開口を含む領域にＰＶＤ法によりチタン膜を薄く形成し、ＣＶＤ法により窒化チ
タン膜を薄く形成した後に、開口に埋め込むようにタングステン膜を形成する方法を適用
することができる。ＰＶＤ法により形成されるチタン膜は、チタン膜と下部電極の間の酸
化膜を還元し、チタン膜と下部電極（ここでは、電極１３６ａ、電極１３６ｂ、電極１３
６ｃ、電極１４２ａ、電極１４２ｂ）との接触抵抗を低減させる。窒化チタンは、導電性
材料の拡散を抑制するバリア機能を備える。また、チタンや窒化チタンなどによるバリア
膜を形成した後に、メッキ法により銅膜を形成してもよい。
導電層１４８を形成した後には、エッチングやＣＭＰといった方法を用いて導電層１４８
の一部を除去し、層間絶縁層１４６を露出させて、電極１５０ａ、電極１５０ｂ、電極１
５０ｃ、電極１５０ｄ、電極１５０ｅを形成する（図１０（Ｃ））。上記導電層１４８の
一部を除去して電極１５０ａ、電極１５０ｂ、電極１５０ｃ、電極１５０ｄ、電極１５０
ｅを形成する際には、表面が平坦になるように加工することが望ましい。このように、層
間絶縁層１４６、電極１５０ａ、電極１５０ｂ、電極１５０ｃ、電極１５０ｄ、電極１５
０ｅの表面を平坦化することにより、後の工程において、良好な電極、配線、絶縁層、半
導体層などを形成することが可能となる。
絶縁層１５２を形成し、絶縁層１５２に、電極１５０ａ、電極１５０ｂ、電極１５０ｃ、
電極１５０ｄ、電極１５０ｅにまで達する開口を形成し、当該開口に埋め込むように導電
層を形成した後、エッチングやＣＭＰなどの方法を用いて導電層の一部を除去し、絶縁層
１５２を露出させて、電極１５４ａ、電極１５４ｂ、電極１５４ｃ、電極１５４ｄを形成
する（図１０（Ｄ））。当該工程は、電極１５０ａ等を形成する場合と同様であるから、
詳細は省略する。
上述のような方法で第２のトランジスタ２１を作製した場合、酸化物半導体層１４０の水
素濃度は５×１０１８ ａｔｏｍｓ／ｃｍ３以下となる。また、第２のトランジスタ２１
のチャネル幅（Ｗ）が１×１０４μｍでチャネル長（Ｌ）が３μｍの素子であっても、オ
フ電流が１０−１３Ａ以下であり、サブスレッショルドスイング値（Ｓ値）が０．１Ｖ／
ｄｅｃ．（第２のゲート絶縁層１３８の厚さ１００ｎｍ）が得られる。このような、水素
濃度が十分に低減されて高純度化された酸化物半導体層１４０を適用することで、優れた
特性の第２のトランジスタ２１を得ることができる。また、下部に酸化物半導体以外の材
料を用いた第１のトランジスタ２０を有し、上部に酸化物半導体を用いた第２のトランジ
スタ２１を有する優れた特性のメモリセルを作製することができる。
以下では、変形例として、第２のトランジスタ２１の構成が上記とは異なるものについて
説明する（図１１−１２）。第１のトランジスタ２０の構成は上記と同様である。
図１１には、酸化物半導体層１４０の下に第２のゲート電極１３６ｄを有し、電極１４２
ａ（第２のソース電極及び第２のドレイン電極の一方）や、電極１４２ｂ（第２のソース
電極及び第２のドレイン電極の他方）が、酸化物半導体層１４０の下側表面において酸化
物半導体層１４０と接する構成の第２のトランジスタ２１を有する例を示す。なお、平面
の構造は、断面に対応して適宜変更すればよいから、ここでは、断面についてのみ示すこ
ととする。
図１１に示す構成と図７に示す構成の大きな相違点として、電極１４２ａや、電極１４２
ｂと、酸化物半導体層１４０との接続の位置がある。つまり、図７に示す構成では、酸化
物半導体層１４０の上側表面において、電極１４２ａや、電極１４２ｂと接するのに対し
て、図１１に示す構成では、酸化物半導体層１４０の下側表面において、電極１４２ａや
、電極１４２ｂと接する。そして、この接触の相違に起因して、その他の電極、絶縁層な
どの配置が異なるものとなっている。各構成要素の詳細は、図７と同様である。
具体的には、層間絶縁層１２８上に設けられた第２のゲート電極１３６ｄと、第２のゲー
ト電極１３６ｄ上に設けられた第２のゲート絶縁層１３８と、第２のゲート絶縁層１３８
上に設けられた、電極１４２ａ、電極１４２ｂと、電極１４２ａ、電極１４２ｂの上側表
面に接する酸化物半導体層１４０と、を有する。
ここで、第２のゲート電極１３６ｄは、層間絶縁層１２８上に形成された絶縁層１３２に
、埋め込むように設けられている。また、第２のゲート電極１３６ｄと同様に、電極１３
０ａに接して電極１３６ａが、電極１３０ｂに接して電極１３６ｂが、電極１３０ｃに接
して電極１３６ｃが、それぞれ形成されている。
また、第２のトランジスタ２１の上には、酸化物半導体層１４０の一部と接するように、
保護絶縁層１４４が設けられており、保護絶縁層１４４上には層間絶縁層１４６が設けら
れている。ここで、保護絶縁層１４４および層間絶縁層１４６には、電極１４２ａ、電極
１４２ｂにまで達する開口が設けられており、当該開口を通じて、電極１５０ｄ、電極１
５０ｅが、電極１４２ａ、電極１４２ｂに接して形成されている。また、電極１５０ｄ、
電極１５０ｅと同様に、第２のゲート絶縁層１３８、保護絶縁層１４４、層間絶縁層１４
６に設けられた開口を通じて、電極１３６ａ、電極１３６ｂ、電極１３６ｃに接する電極
１５０ａ、電極１５０ｂ、電極１５０ｃが形成されている。
また、層間絶縁層１４６上には絶縁層１５２が設けられており、当該絶縁層１５２に埋め
込まれるように、電極１５４ａ、電極１５４ｂ、電極１５４ｃ、電極１５４ｄが設けられ
ている。ここで、電極１５４ａは電極１５０ａと接しており、電極１５４ｂは電極１５０
ｂと接しており、電極１５４ｃは電極１５０ｃおよび電極１５０ｄと接しており、電極１
５４ｄは電極１５０ｅと接している。
図１２は、素子のサイズが比較的大きい場合であって、酸化物半導体層１４０の下に第２
のゲート電極１３６ｄを有する構成の例である。この場合、表面の平坦性に対する要求は
比較的緩やかなものであるから、配線や電極などを絶縁層中に埋め込むように形成する必
要はない。例えば、導電層の形成後に加工して、第２のゲート電極１３６ｄなどを形成す
ることが可能である。
図１２（Ａ）に示す構成と図１２（Ｂ）に示す構成の大きな相違点は、電極１４２ａや、
電極１４２ｂが、酸化物半導体層１４０の下側表面または上側表面のいずれにおいて接触
するか、という点である。そして、これらの相違に起因して、その他の電極、絶縁層など
の配置が異なるものとなっている。各構成要素の詳細は、図７などと同様である。
具体的には、図１２（Ａ）では、層間絶縁層１２８上に設けられた第２のゲート電極１３
６ｄと、第２のゲート電極１３６ｄ上に設けられた第２のゲート絶縁層１３８と、第２の
ゲート絶縁層１３８上に設けられた、電極１４２ａ、電極１４２ｂと、電極１４２ａ、電
極１４２ｂの上側表面に接する酸化物半導体層１４０と、を有する。
また、図１２（Ｂ）では、層間絶縁層１２８上に設けられた第２のゲート電極１３６ｄと
、第２のゲート電極１３６ｄ上に設けられた第２のゲート絶縁層１３８と、第２のゲート
絶縁層１３８上の第２のゲート電極１３６ｄと重畳する領域に設けられた酸化物半導体層
１４０と、酸化物半導体層１４０の上側表面に接するように設けられた電極１４２ａ、電
極１４２ｂと、を有する。
なお、図１２に示す構成においても、図７に示す構成などと比較して、構成要素が省略さ
れる場合がある。この場合も、作製工程の簡略化という効果が得られる。
上記したように酸化物半導体のエネルギーギャップは２ｅＶ以上である。よって酸化物半
導体はワイドバンドギャップ半導体であるといえる。一方、ワイドバンドギャップとして
ＳｉＣなどが知られている。酸化物半導体はＳｉＣなどに比べて低温で作製することが可
能である。第２のトランジスタにＳｉＣを適用すると、高温処理が必要となる。そうする
と第１のトランジスタに熱ダメージを与えてしまう。しかし本実施形態では、酸化物半導
体を適用しているので第１のトランジスタに与えるダメージはＳｉＣなどよりも明らかに
少ない。
本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み
合わせて用いることができる。
（実施形態２）
本実施形態は、第１のメモリセルと、第２のメモリセルと、を有し、第１のメモリセルは
、第１のトランジスタ、第２のトランジスタ及び第１の容量素子を有し、第１のトランジ
スタは、第１のチャネル、第１のゲート電極、第１のソース電極及び第１のドレイン電極
を有し、第２のトランジスタは、第２のチャネル、第２のゲート電極、第２のソース電極
及び第２のドレイン電極を有し、第２のチャネルは酸化物半導体からなり、第２のソース
電極及び第２のドレイン電極の一方は第１のゲート電極及び第１の容量素子の一方の電極
と電気的に接続され、第２のメモリセルは第３のトランジスタ、第４のトランジスタ及び
第２の容量素子を有し、第３のトランジスタは、第３のチャネル、第３のゲート電極、第
３のソース電極及び第３のドレイン電極を有し、第４のトランジスタは、第４のチャネル
、第４のゲート電極、第４のソース電極及び第４のドレイン電極を有し、第４のチャネル
は酸化物半導体からなり、第４のソース電極及び第４のドレイン電極の一方は第３のゲー
ト電極及び第２の容量素子の一方の電極と電気的に接続され、第１のソース電極及び第１
のドレイン電極の一方は、前記第３のソース電極及び第３のドレイン電極の一方である、
又は第１のソース電極及び第１のドレイン電極の一方は、第３のソース電極及び第３のド
レイン電極の一方と電気的に接続され、第１のメモリセルへの情報の書き込み及び消去は
、第２のソース電極及び第２のドレイン電極の一方と、第１のゲート電極との間のノード
の電位及び第１の容量素子の一方の電極の電位を高くする、又はノード及び一方の電極へ
電荷を蓄積することにより情報が書き込まれ、第２のチャネルに紫外線を照射することに
より、ノードの電位及び第１の容量素子の一方の電極の電位を低くする、又はノード及び
電極から電荷を放出することにより情報が消去され、第２のメモリセルへの情報の書き込
み及び消去は、第４のソース電極及び第４のドレイン電極の一方と、第３のゲート電極と
の間のノードの電位及び第２の容量素子の一方の電極の電位を高くする、又はノード及び
一方の電極へ電荷を蓄積することにより情報が書き込まれ、第４のチャネルに紫外線を照
射して、ノードの電位及び第２の容量素子の一方の電極の電位を低くする、又はノード及
び電極から電荷を放出することにより情報が消去される不揮発性メモリを示す。
不揮発性メモリ５０は第１のメモリセル９５と第２のメモリセル９６を有する（図１３）
。
第１のメモリセル９５は第１のトランジスタ５１、第２のトランジスタ５２及び第１の容
量素子６１を有する。第１のトランジスタ５１は第１のチャネル５４、第１のゲート電極
５３、電極５６（第１のソース電極及び第１のドレイン電極の一方）、電極５５（第１の
ソース電極及び第１のドレイン電極の他方）を有する。第１のトランジスタ５１は第１の
ゲート絶縁膜を有していることは言うまでもない。第２のトランジスタ５２は第２のチャ
ネル５８、第２のゲート電極５７、電極６０（第２のソース電極及び第２のドレイン電極
の一方）、電極５９（第２のソース電極及び第２のドレイン電極の他方）を有する。第２
のトランジスタ５２は第２のゲート絶縁膜を有していることは言うまでもない。第１の容
量素子６１は一方の電極６２、他方の電極６３及び電極６２と電極６３との間の絶縁膜を
有する。
電極５５はデータ出力線９０に電気的に接続される。電極６０は第１のゲート電極５３及
び電極６２に電気的に接続される。電極５９はデータ入出力線９１に電気的に接続され、
情報に対応する信号が入出力される。第２のゲート電極５７には第２のトランジスタ５２
をオン状態にする選択信号が入力される。電極６３は接地されていてもよい。
第２のメモリセル９６は第３のトランジスタ６４、第４のトランジスタ６５及び第２の容
量素子７４を有する。第３のトランジスタ６４は第３のチャネル６７、第３のゲート電極
６６、電極６８（第３のソース電極及び第３のドレイン電極の一方）、電極６９（第３の
ソース電極及び第３のドレイン電極の他方）を有する。第３のトランジスタ６４は第３の
ゲート絶縁膜を有していることは言うまでもない。第４のトランジスタ６５は第４のチャ
ネル７１、第４のゲート電極７０、電極７３（第４のソース電極及び第４のドレイン電極
の一方）、電極７２（第４のソース電極及び第４のドレイン電極の他方）を有する。第４
のトランジスタ６５は第４のゲート絶縁膜を有していることは言うまでもない。第２の容
量素子７４は一方の電極７５、他方の電極７６及び電極７５と電極７６との間の絶縁膜を
有する。
電極６８は電極５６に電気的に接続される。電極６９は接地される。電極７３は第３のゲ
ート電極６６及び電極７５に電気的に接続される。電極７２はデータ入力線９１に電気的
に接続され、情報に対応する信号が入力される。第４のゲート電極７０には第４のトラン
ジスタ６５をオン状態にする選択信号が入力される。電極７６は接地されていてもよい。
第２のチャネル５８及び第４のチャネル７１の材料は酸化物半導体からなる。第１のチャ
ネル５４及び第３のチャネル６７は酸化物半導体以外の材料、例えばシリコン、ゲルマニ
ウム、シリコン−ゲルマニウム、シリコン−炭素及びヒ化ガリウムなどの一からなる。酸
化物半導体以外の材料を用いた第１のトランジスタ５１及び第３のトランジスタ６４は十
分な高速動作が可能なため、これを用いることにより、記憶内容の読み出しなどを高速に
行うことが可能である。また酸化物半導体を用いた第２のトランジスタ５２及び第４のト
ランジスタ６５は、オフ電流が極めて小さいという特徴を有している。このため、第２の
トランジスタ５２をオフ状態とすることで、第１のトランジスタ５１の第１のゲート電極
５３の電位及び電極６２の電位を極めて長時間にわたって保持することが可能である。す
なわち、第２のゲート電極５７の電位をゼロにしても（電源を切っても）情報を保持する
ことができ、不揮発性メモリとして機能する。また第４のトランジスタ６５をオフ状態と
することで、第３のトランジスタ６４の第３のゲート電極６６の電位及び電極７５の電位
を極めて長時間にわたって保持することが可能である。すなわち、第４のゲート電極７０
の電位をゼロにしても（電源を切っても）情報を保持することができ、不揮発性メモリと
して機能する。
第１のゲート電極５３の電位、電極６２の電位、第３のゲート電極６６の電位及び電極７
５の電位が保持可能であるから、情報の書き込み、保持、読み出しが可能である。また紫
外線を照射することにより容易に情報の消去が可能である。
（動作方法）
不揮発性メモリ５０の動作を説明する。
１．情報の書き込み、保持及び読み出し
初期状態では第１のトランジスタ５１、第２のトランジスタ５２、第３のトランジスタ６
４及び第４のトランジスタ６５はオフ状態である（図１４（Ａ））。
（１）第１のメモリセル９５への情報を書き込み、保持及び読み出し
第２のゲート電極５７に電圧（ＶＧ２）を印加して第２のトランジスタ５２をオン状態に
する。ただしＶＧ２≧第２のトランジスタ５２のしきい値電圧（ＶＴＨ２）である（電圧
ＶＧ２は電圧ＶＴＨ２以上）。第２のトランジスタ５２がオン状態になると、データ入出
力線９１の電位（ＶＳＤ２）が、電極６０と、第１のゲート電極５３との間にあるノード
４１及び電極６２に与えられる。ノード４１及び電極６２の電位が高くなる。ノード４１
に、データ入出力線９１から、電極５９、電極６０を経て、電荷が蓄積される。また第１
の容量素子６１にも電荷が蓄積される。ノード４１、電極６２、第１のゲート電極５３は
同電位であるから、第１のゲート電極５３にＶＳＤ２が印加されて第１のトランジスタ５
１がオン状態になる。ただしＶＳＤ２≧第１のトランジスタ５１のしきい値電圧（ＶＴＨ
１）である（電圧ＶＳＤ２は電圧ＶＴＨ１以上）。第１のトランジスタ５１がオン状態に
なると、電極５５から電極５６に電流が流れる（図１４（Ｂ）、情報の書き込み）。
その後、第２のゲート電極５７に、第２のトランジスタ５２をオフ状態にする電位、例え
ば０Ｖを印加する。ただし０＜ＶＴＨ２である。上記したように第２のトランジスタ５２
はオフ電流が極めて小さいため、ノード４１、電極６２の電位は低下せず、保持される。
ノード４１及び第１の容量素子６１に蓄積された電荷は保持される。ノード４１、電極６
２、第１のゲート電極５３は同電位であるから、第１のトランジスタ５１はオン状態のま
まである（図１５、情報の保持及び読み出し）。
一方、第４のトランジスタ６５及び第３のトランジスタ６４はオフ状態のままである。電
極７３と、第３のゲート電極６６との間のノード４２の電位は、上昇せず、保持される。
第４のトランジスタ６５はオフ電流が極めて小さいからである。
（２）第２のメモリセル９６への情報を書き込み、保持及び読み出し
第４のゲート電極７０に電圧（ＶＧ４）を印加して第４のトランジスタ６５をオン状態に
する。ただしＶＧ４≧第４のトランジスタ６５のしきい値電圧（ＶＴＨ４）である（電圧
ＶＧ４は電圧ＶＴＨ４以上）。第４のトランジスタ６５がオン状態になると、データ入力
線９１の電位（ＶＳＤ４）が、ノード４２及び電極７５に与えられる。ノード４２及び電
極７５の電位が高くなる。ノード４２に、データ入出力線９１から、電極７２、電極７３
を経て、電荷が蓄積される。また第２の容量素子７４にも電荷が蓄積される。ノード４２
、電極７５、第３のゲート電極６６は同電位であるから、第３のゲート電極６６にＶＳＤ
４が印加されて第３のトランジスタ６４がオン状態になる。ただしＶＳＤ４≧第３のトラ
ンジスタ６４のしきい値電圧（ＶＴＨ３）である（電圧ＶＳＤ４は電圧ＶＴＨ３以上）。
第３のトランジスタ６４がオン状態になると、電極６８の電位が電極６９よりも高ければ
、電極６８から電極６９に電流が流れる（図１６（Ａ）、情報の書き込み）。
その後、第４のゲート電極７０に、第４のトランジスタ６５をオフ状態にする電位、例え
ば０Ｖを印加する。ただし０＜ＶＴＨ４である。上記したように第４のトランジスタ６５
はオフ電流が極めて小さいため、ノード４２、電極７５の電位は低下せず、保持される。
ノード４２及び第２の容量素子７４に蓄積された電荷は保持される。ノード４２、電極７
５、第３のゲート電極６６は同電位であるから、第３のトランジスタ６４はオン状態のま
まである（図１６（Ｂ）、情報の保持及び読み出し）。
一方、第１のトランジスタ５１及び第２のトランジスタ５２はオフ状態のままである。第
２のトランジスタ５２はオフ電流が極めて小さいので、ノード４１の電位は、上昇せず、
保持される。
（３）第１のメモリセル９５及び第２のメモリセル９６への情報を書き込み、保持及び読
み出し
第２のゲート電極５７に電圧（ＶＧ２）を印加して第２のトランジスタ５２をオン状態に
する。第２のトランジスタ５２がオン状態になると、データ入力線９１の電位（ＶＳＤ２
）が、電極６０と、第１のゲート電極５３との間にあるノード４１、電極６２に与えられ
る。ノード４１の電位が高くなる。ノード４１に、データ入出力線９１から、電極５９、
電極６０を経て、電荷が蓄積される。また第１の容量素子６１にも電荷が蓄積される。第
１のゲート電極５３にＶＳＤ２が印加されて第１のトランジスタ５１がオン状態になる。
また第４のゲート電極７０に電圧（ＶＧ４）を印加して第４のトランジスタ６５をオン状
態にする。第４のトランジスタ６５がオン状態になると、データ入出力線９１の電位（Ｖ
ＳＤ４＝ＶＳＤ２）が、ノード４２に与えられる。ノード４２及び電極７５の電位が高く
なる。ノード４２に、データ入出力線９１から、電極７２、電極７３を経て、電荷が蓄積
される。また第２の容量素子７４にも電荷が蓄積される。第３のゲート電極６６にＶＳＤ
４が印加されて第３のトランジスタ６４がオン状態になる。
第１のトランジスタ５１及び第３のトランジスタ６４がオン状態になると、電極５５から
、電極５６、電極６８、電極６９へと電流が流れる（図１７（Ａ）、情報の書き込み）。
その後、第２のゲート電極５７に、第２のトランジスタ５２をオフ状態にする電位、例え
ば０Ｖを印加する。また第４のゲート電極７０に、第４のトランジスタ６５をオフ状態に
する電位、例えば０Ｖを印加する。ノード４１、電極６２、ノード４２及び電極７５の電
位は低下せず、保持される。ノード４１及び第１の容量素子６１に蓄積された電荷かつノ
ード４２及び第２の容量素子７４に蓄積された電荷は保持される。第１のトランジスタ５
１及び第３のトランジスタ６４はオン状態のままであり、電流が流れ続ける（図１７（Ｂ
）、情報の保持及び読み出し）。
２．情報の消去
ここでは図１７（Ｂ）の状態にある不揮発性メモリ５０において、情報を一括消去する。
第２のトランジスタ５２の第２のチャネル５８及び第４のトランジスタ６５の第４のチャ
ネル７１に紫外線を照射する。第２のトランジスタ５２及び第４のトランジスタ６５は、
紫外線を照射するとノーマリーオン型、すなわちオン状態になる（図１８（Ａ））。第２
のゲート電極５７及び第４のゲート電極７０に電圧０Ｖを印加していても第２のトランジ
スタ５２及び第４のトランジスタ６５はオン状態になる。そして紫外線の照射を止めても
第２のトランジスタ５２及び第４のトランジスタ６５はオン状態のままである。
このときデータ入出力線９１の電位をノード４１の電位及びノード４２の電位よりも低く
する。第２のトランジスタ５２及び第４のトランジスタ６５はオン状態であるので、ノー
ド４１及びノード４２の電位は低下する。ノード４１及びノード４２に蓄積された電荷及
び第１の容量素子６１及び第２の容量素子７４に蓄積された電荷は放出される。第１のト
ランジスタ５１及び第３のトランジスタ６４はオフ状態となる（図１８（Ｂ）、情報の消
去）。その後、第２のトランジスタ５２及び第４のトランジスタ６５を放置すると、第２
のトランジスタ５２及び第４のトランジスタ６５はノーマリーオフ状態になる（図１９）
。このように第２のゲート電極５７及び第４のゲート電極７０に電圧０Ｖを印加していて
も、紫外線を照射のみで情報を一括消去することができる。
照射する紫外線は上記実施形態に示したものを用いる。
第１のトランジスタ５１及び第３のトランジスタ６４は実施形態１の第１のトランジスタ
２０と同様の構成、材料を有する。また第２のトランジスタ５２及び第４のトランジスタ
６５は実施形態１の第２のトランジスタ２１と同様の構成、材料を有する。
第１の容量素子６１は、例えば第１のトランジスタ５１の高濃度不純物領域を用いて電極
６２を形成し、第１のゲート絶縁層と同じ層を用いて絶縁層を形成し、第１のゲート電極
５３と同じ層を用いて電極６３を形成すればよい。第２の容量素子７４も同様である。
本実施形態の不揮発性メモリ５０は実施形態１に示した方法を適用して作製することがで
きる。
（実施形態３）
本実施形態は、第１のトランジスタ、第２のトランジスタ及び第３のトランジスタを有す
るメモリセルを有し、第１のトランジスタは、第１のチャネル、第１のゲート電極、第１
のソース電極及び第１のドレイン電極を有し、第２のトランジスタは、第２のチャネル、
第２のゲート電極、第２のソース電極及び第２のドレイン電極を有し、第２のチャネルは
酸化物半導体からなり、第３のトランジスタは、第３のチャネル、第３のゲート電極、第
３のソース電極及び第３のドレイン電極を有し、第２のソース電極及び第２のドレイン電
極の一方は第１のゲート電極と電気的に接続され、第１のソース電極及び第１のドレイン
電極の一方は、第３のソース電極及び第３のドレイン電極の一方である、又は第１のソー
ス電極及び第１のドレイン電極の一方は、第３のソース電極及び第３のドレイン電極の一
方と電気的に接続され、メモリセルへの情報の書き込み及び消去は、第２のソース電極及
び第２のドレイン電極の一方と、第１のゲート電極との間のノードの電位を高くする、又
はノードに電荷を蓄積することにより情報が書き込まれ、第２のチャネルに紫外線を照射
して、ノードの電位を低くする、又はノードから電荷を放出することにより情報が消去さ
れる不揮発性メモリを示す。
不揮発性メモリ２００は第１のトランジスタ２０１、第２のトランジスタ２０２及び第３
のトランジスタ２０３を有するメモリセル２２０を有する（図２０）。
第１のトランジスタ２０１は第１のチャネル２０５、第１のゲート電極２０４、電極２０
６（第１のソース電極及び第１のドレイン電極の一方）、電極２０７（第１のソース電極
及び第１のドレイン電極の他方）を有する。また第１のトランジスタ２０１は第１のゲー
ト絶縁膜を有する。第２のトランジスタ２０２は第２のチャネル２０９、第２のゲート電
極２０８、電極２１１（第２のソース電極及び第２のドレイン電極の一方）、電極２１０
（第２のソース電極及び第２のドレイン電極の他方）を有する。また第２のトランジスタ
２０２は第２のゲート絶縁膜を有する。第３のトランジスタ２０３は第３のチャネル２１
３、第３のゲート電極２１２、電極２１４（第３のソース電極及び第３のドレイン電極の
一方）、電極２１５（第３のソース電極及び第３のドレイン電極の他方）を有する。また
第３のトランジスタ２０３は第３のゲート絶縁膜を有する。
電極２０７は接地されていてもよい。電極２０６は電極２１４と電気的に接続される。第
２のゲート電極２０８は配線２２１に電気的に接続され、第２のトランジスタ２０２をオ
ン状態にする書き込み信号が入力される。電極２１１は第１のゲート電極２０４に電気的
に接続される。電極２１０はデータ入出力線２２３に電気的に接続され、情報に対応する
信号が入力される。第３のゲート電極２１２は配線２２２に電気的に接続され、第３のト
ランジスタ２０３をオン状態にする読み出し信号が入力される。電極２１５はデータ出力
線２２４に電気的に接続される。
第２のチャネル２０９の材料は酸化物半導体からなる。第１のチャネル２０５及び第３の
チャネル２１３は酸化物半導体以外の材料、例えばシリコン、ゲルマニウム、シリコン−
ゲルマニウム、シリコン−炭素及びヒ化ガリウムなどの一からなる。酸化物半導体以外の
材料を用いた第１のトランジスタ２０１及び第３のトランジスタ２０３は十分な高速動作
が可能なため、これを用いることにより、記憶内容の読み出しなどを高速に行うことが可
能である。また酸化物半導体を用いた第２のトランジスタ２０２はオフ電流が極めて小さ
いという特徴を有している。このため第２のトランジスタ２０２をオフ状態とすることで
、第１のトランジスタ２０１の第１のゲート電極２０４の電位を極めて長時間にわたって
保持することが可能である。すなわち、第２のゲート電極２０８の電位をゼロにしても（
電源を切っても）情報を保持することができ、不揮発性メモリとして機能する。
第１のゲート電極２０４の電位が保持可能であるから、情報の書き込み、保持及び読み出
しが可能である。また紫外線を照射することにより容易に情報の消去が可能である。
（動作方法）
不揮発性メモリ２００の動作を説明する。
１．情報の書き込み、保持及び読み出し
初期状態では第１のトランジスタ２０１、第２のトランジスタ２０２及び第３のトランジ
スタ２０３はオフ状態である（図２１（Ａ））。
配線２２１に電圧（ＶＧ２）を印加し、第２のゲート電極２０８に電圧（ＶＧ２）を印加
して第２のトランジスタ２０２をオン状態にする。ただしＶＧ２≧第２のトランジスタ２
０２のしきい値電圧（ＶＴＨ２）である（電圧ＶＧ２は電圧ＶＴＨ２以上）。第２のトラ
ンジスタ２０２がオン状態になると、データ入出力線２２３の電位（ＶＳＤ２）が、電極
２１１と、第１のゲート電極２０４との間にあるノード２３０に与えられる。ノード２３
０の電位が高くなる。ノード２３０に、データ入出力線２２３から、電極２１０、電極２
１１を経て、電荷が蓄積される。ノード２３０、第１のゲート電極２０４は同電位である
から、第１のゲート電極２０４にＶＳＤ２が印加されて第１のトランジスタ２０１がオン
状態になる。ただしＶＳＤ２≧第１のトランジスタ２０１のしきい値電圧（ＶＴＨ１）で
ある（電圧ＶＳＤ２は電圧ＶＴＨ１以上）。第１のトランジスタ２０１がオン状態になる
と、電極２０６の電位が電極２０７の電位よりも高い場合には、電極２０６から電極２０
７に電流が流れる（図２１（Ｂ）、情報の書き込み）。
その後、第２のゲート電極２０８に、第２のトランジスタ２０２をオフ状態にする電位、
例えば０Ｖを印加する。ただし０＜ＶＴＨ２である。上記したように第２のトランジスタ
２０２はオフ電流が極めて小さいため、ノード２３０の電位は低下せず、保持される。ノ
ード２３０に蓄積された電荷は保持される。ノード２３０、第１のゲート電極２０４は同
電位であるから、第１のトランジスタ２０１はオン状態のままであり、電流が流れる（図
２２（Ａ）、情報の保持）。電荷保持のために、実施形態２のように、ノード２３０に、
さらに容量素子を設けてもよい。
保持されている情報を読み出すときは、配線２２２に電圧（ＶＧ３）を印加し、第３のゲ
ート電極２１２に電圧（ＶＧ３）を印加して第３のトランジスタ２０３をオン状態にする
。ただしＶＧ３≧第３のトランジスタ２０３のしきい値電圧（ＶＴＨ３）である（電圧Ｖ
Ｇ３は電圧ＶＴＨ３以上）。また第１のトランジスタ２０１はオン状態のままである。第
３のトランジスタ２０３がオン状態になると、データ出力線２２４から、電極２１５、電
極２１４、電極２０６、電極２０７へと電流が流れる（図２２（Ｂ）、情報の読み出し）
。
２．情報の消去
ここでは図２２（Ａ）の状態にある不揮発性メモリ２００において、情報を消去する。第
２のトランジスタ２０２の第２のチャネル２０９に紫外線を照射する。第２のトランジス
タ２０２は、紫外線を照射するとノーマリーオン型、すなわちオン状態になる（図２３（
Ａ））。第２のゲート電極２０８に電圧０Ｖを印加していても第２のトランジスタ２０２
はオン状態になる。そして紫外線の照射を止めても第２のトランジスタ２０２はオン状態
のままである。
このときデータ入出力線２２３の電位をノード２３０の電位よりも低くする。第２のトラ
ンジスタ２０２はオン状態であるので、ノード２３０の電位は低下する。ノード２３０に
蓄積された電荷は放出される。第１のトランジスタ２０１はオフ状態となる（図２３（Ｂ
）、情報の消去）。その後、第２のトランジスタ２０２を放置すると、第２のトランジス
タ２０２はノーマリーオフ状態になる（図２４）。このように第２のゲート電極２０８に
電圧０Ｖを印加していても紫外線の照射のみで情報を消去することができる。ここではメ
モリセル２２０の消去を説明しているが、メモリセル２２０を複数有する場合、すべての
第２のトランジスタ２０２に紫外線照射することにより、すべてのメモリセル２２０の情
報を一括して消去することができる。
照射する紫外線は上記実施形態に示したものを用いる。
第１のトランジスタ２０１及び第３のトランジスタ２０３は実施形態１の第１のトランジ
スタ２０と同様の構成、材料を有する。また第２のトランジスタ２０２は実施形態１の第
２のトランジスタ２１と同様の構成、材料を有する。
本実施形態のメモリセル２２０は実施形態１に示した方法を適用して作製することができ
る。
（実施形態４）
本実施形態は、トランジスタ及び容量素子を有するメモリセルを有し、トランジスタは、
チャネル、ゲート電極、ソース電極及びドレイン電極を有し、チャネルは酸化物半導体か
らなり、ソース電極及びドレイン電極の一方は容量素子の一方の電極と電気的に接続され
、メモリセルへの情報の書き込み及び消去は、ソース電極及びドレイン電極の一方と、容
量素子の一方の電極との間のノードの電位を高くする、又はノードに電荷を蓄積すること
により情報が書き込まれ、チャネルに紫外線を照射して、ノードの電位を低くする、又は
ノードから電荷を放出することにより情報が消去される不揮発性メモリを示す。
不揮発性メモリ２６２はトランジスタ２５１及び容量素子２５６を有するメモリセル２６
１を有する（図２５）。
トランジスタ２５１はチャネル２５３、ゲート電極２５２、電極２５５（ソース電極及び
ドレイン電極の一方）、電極２５４（ソース電極及びドレイン電極の他方）を有する。容
量素子２５６は一方の電極２５７、他方の電極２５８及び電極２５７と電極２５８との間
の絶縁膜を有する。
ゲート電極２５２はワード線２５９に電気的に接続される。電極２５５は電極２５７に電
気的に接続される。電極２５４はビット線２６０に電気的に接続される。電極２５８は接
地される。
チャネル２５３の材料は酸化物半導体からなる。酸化物半導体を用いたトランジスタ２５
１はオフ電流が極めて小さいという特徴を有している。このためトランジスタ２５１をオ
フ状態とすることで、容量素子２５６の電極２５７の電位を極めて長時間にわたって保持
することが可能である。すなわち、第２のゲート電極２５２の電位をゼロにしても（電源
を切っても）容量素子２５６に蓄積される電荷を極めて長時間保持でき、不揮発性メモリ
として機能する。
電極２５７の電位が保持可能であるから、情報の書き込み、保持、読み出しが可能である
。また紫外線を照射することにより容易に情報の消去が可能である。
（動作方法）
不揮発性メモリ２６２の動作を説明する。
１．情報の書き込み、保持
初期状態ではトランジスタ２５１はオフ状態である（図２６（Ａ））。
ワード線２５９に電圧（ＶＧ）を印加し、ゲート電極２５２に電圧（ＶＧ）を印加してト
ランジスタ２５１をオン状態にする。ただしＶＧ≧トランジスタ２５１のしきい値電圧（
ＶＴＨ）である（電圧ＶＧは電圧ＶＴＨ以上）。トランジスタ２５１がオン状態になると
、ビット線２６０の電位（ＶＳＤ）が、電極２５５と、電極２５７との間にあるノード２
７０及び電極２５７に与えられる。ノード２７０及び電極２５７の電位が高くなる。ノー
ド２７０に、ビット線２６０から、電極２５４、電極２５５を経て、電荷が蓄積される。
また容量素子２５６にも電荷が蓄積される（図２６（Ｂ）、情報の書き込み）。
その後、ゲート電極２５２に、トランジスタ２５１をオフ状態にする電位、例えば０Ｖを
印加する。ただし０＜ＶＴＨである。上記したようにトランジスタ２５１はオフ電流が極
めて小さいため、ノード２７０、電極２５７の電位は低下せず、保持される。ノード２７
０及び容量素子２５６に蓄積された電荷は保持される（図２７、情報の保持）。
２．情報の読み出し及び消去
トランジスタ２５１のチャネル２５３に紫外線を照射する。トランジスタ２５１は、紫外
線を照射するとノーマリーオン型、すなわちオン状態になる（図２８（Ａ））。ゲート電
極２５２に電圧０Ｖを印加していてもトランジスタ２５１はオン状態になる。そして紫外
線の照射を止めてもトランジスタ２５１はオン状態のままである。
このときビット線２６０の電位をノード２７０の電位よりも低くする。トランジスタ２５
１はオン状態であるので、ノード２７０の電位は低下する。ノード２７０に蓄積された電
荷及び容量素子２５６に蓄積された電荷は放出される（図２８（Ｂ）、情報の読み出し及
び消去）。その後、トランジスタ２５１を放置すると、トランジスタ２５１はノーマリー
オフ状態になる（図２９）。このようにゲート電極２５２に電圧０Ｖを印加していても紫
外線を照射のみで情報を読み出し及び消去することができる。
照射する紫外線は上記実施形態に示したものを用いる。
トランジスタ２５１及び容量素子２５６の構造について図３０を参照して説明する。トラ
ンジスタ２５１及び容量素子２５６は基板２７１上に設けられた下地膜となる絶縁層２７
２上に設けられる。
トランジスタ２５１はゲート電極２５２、ゲート絶縁層２７３、チャネルとなる酸化物半
導体層２５３’、電極２５５、電極２５４を有する。容量素子２５６は電極２５８、ゲー
ト絶縁層２７３、電極２５７を有する。その他、パッシベーション膜となる絶縁層２７４
、平坦化膜となる絶縁層２７５が設けられる。
基板２７１はガラス基板、プラスチック基板などを用いる。基板２７１の上には酸化珪素
膜等からなる絶縁層２７２が設けられる。絶縁層２７２の上にゲート電極２５２、電極２
５８が設けられる。ゲート電極２５２、電極２５８の上にはゲート絶縁層２７３が設けら
れる。ゲート絶縁層２７３の上には酸化物半導体層２５３’が設けられる。酸化物半導体
層２５３’及びゲート絶縁層２７３の上には電極２５５、電極２５４、電極２５７が設け
られる。ここでは電極２５５と電極２５７とは同じ導電膜で形成されるが、それぞれを異
なる導電膜で形成してもよい。酸化物半導体層２５３’、電極２５５、電極２５４、電極
２５７の上には絶縁層２７４が設けられる。絶縁層２７４の上には絶縁層２７５が設けら
れる。
ゲート電極２５２、電極２５８、ゲート絶縁層２７３、酸化物半導体層２５３’、電極２
５５、電極２５４、電極２５７、絶縁層２７４、絶縁層２７５に用いる材料は実施形態１
で説明したものを用いる。
トランジスタ２５１及び容量素子２５６の作製方法は実施形態１に示した作製方法を適用
する。
（実施形態５）
本実施の形態では、先の実施の形態で得られる不揮発性メモリを搭載した電子機器の例に
ついて図３１を用いて説明する。先の実施形態で得られる不揮発性メモリは、電力の供給
がない場合でも、情報を保持することが可能である。また、容易に情報を消去できる。さ
らに、その動作も高速である。このため、当該不揮発性メモリを用いて新たな構成の電子
機器を提供することが可能である。なお、先の実施形態に係る不揮発性メモリは、集積化
されて回路基板などに実装され、各電子機器の内部に搭載されることになる。
図３１（Ａ）は、先の実施形態に係る不揮発性メモリを含むノート型のパーソナルコンピ
ュータであり、本体３０１、筐体３０２、表示部３０３、キーボード３０４などによって
構成されている。
図３１（Ｂ）は、先の実施形態に係る不揮発性メモリを含む携帯情報端末（ＰＤＡ）であ
り、本体３１１には表示部３１３と、外部インターフェース３１５と、操作ボタン３１４
等が設けられている。また操作用の付属品としてスタイラス３１２がある。
図３１（Ｃ）には、先の実施形態に係る不揮発性メモリを含む電子ペーパーの一例として
、電子書籍３２０を示す。電子書籍３２０は、筐体３２１および筐体３２３の２つの筐体
で構成されている。筐体３２１および筐体３２３は、軸部３３７により一体とされており
、該軸部３３７を軸として開閉動作を行うことができる。このような構成により、電子書
籍３２０は、紙の書籍のように用いることが可能である。
筐体３２１には表示部３２５が組み込まれ、筐体３２３には表示部３２７が組み込まれて
いる。表示部３２５および表示部３２７は、続き画面を表示する構成としてもよいし、異
なる画面を表示する構成としてもよい。異なる画面を表示する構成とすることで、例えば
右側の表示部（図３１（Ｃ）では表示部３２５）に文章を表示し、左側の表示部（図３１
（Ｃ）では表示部３２７）に画像を表示することができる。
また、図３１（Ｃ）では、筐体３２１に操作部などを備えた例を示している。例えば、筐
体３２１は、電源３３１、操作キー３３３、スピーカー３３５などを備えている。操作キ
ー３３３により、頁を送ることができる。なお、筐体の表示部と同一面にキーボードやポ
インティングデバイスなどを備える構成としてもよい。また、筐体の裏面や側面に、外部
接続用端子（イヤホン端子、ＵＳＢ端子、またはＡＣアダプタおよびＵＳＢケーブルなど
の各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成としてもよい
。さらに、電子書籍３２０は、電子辞書としての機能を持たせた構成としてもよい。
また、電子書籍３２０は、無線で情報を送受信できる構成としてもよい。無線により、電
子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも
可能である。
なお、電子ペーパーは、情報を表示するものであればあらゆる分野に適用することが可能
である。例えば、電子書籍以外にも、ポスター、電車などの乗り物の車内広告、クレジッ
トカード等の各種カードにおける表示などに適用することができる。
図３１（Ｄ）は、先の実施形態に係る不揮発性メモリを含む携帯電話機である。当該携帯
電話機は、筐体３４０および筐体３４１の二つの筐体で構成されている。筐体３４１は、
表示パネル３４２、スピーカー３４３、マイクロフォン３４４、ポインティングデバイス
３４６、カメラ用レンズ３４７、外部接続端子３４８などを備えている。また、筐体３４
０は、当該携帯電話機の充電を行う太陽電池セル３４９、外部メモリスロット３５０など
を備えている。また、アンテナは筐体３４１内部に内蔵されている。
表示パネル３４２はタッチパネル機能を備えており、図３１（Ｄ）には映像表示されてい
る複数の操作キー３４５を点線で示している。なお、当該携帯電話は、太陽電池セル３４
９で出力される電圧を各回路に必要な電圧に昇圧するための昇圧回路を実装している。ま
た、上記構成に加えて、非接触ＩＣチップ、小型記録装置などを内蔵した構成とすること
もできる。
表示パネル３４２は、使用形態に応じて表示の方向が適宜変化する。また、表示パネル３
４２と同一面上にカメラ用レンズ３４７を備えているため、テレビ電話が可能である。ス
ピーカー３４３およびマイクロフォン３４４は音声通話に限らず、テレビ電話、録音、再
生などが可能である。さらに、筐体３４０と筐体３４１はスライドし、図３１（Ｄ）のよ
うに展開している状態から重なり合った状態とすることができ、携帯に適した小型化が可
能である。
外部接続端子３４８はＡＣアダプタやＵＳＢケーブルなどの各種ケーブルと接続可能であ
り、充電やデータ通信が可能になっている。また、外部メモリスロット３５０に記録媒体
を挿入し、より大量のデータの保存および移動に対応できる。また、上記機能に加えて、
赤外線通信機能、テレビ受信機能などを備えたものであってもよい。
図３１（Ｅ）は、先の実施形態に係る不揮発性メモリを含むデジタルカメラである。当該
デジタルカメラは、本体３６１、表示部（Ａ）３６７、接眼部３６３、操作スイッチ３６
４、表示部（Ｂ）３６５、バッテリー３６６などによって構成されている。
図３１（Ｆ）は、先の実施形態に係る不揮発性メモリを含むテレビジョン装置である。テ
レビジョン装置３７０では、筐体３７１に表示部３７３が組み込まれている。表示部３７
３により、映像を表示することが可能である。なお、ここでは、スタンド３７５により筐
体３７１を支持した構成を示している。
テレビジョン装置３７０の操作は、筐体３７１が備える操作スイッチや、別体のリモコン
操作機３８０により行うことができる。リモコン操作機３８０が備える操作キー３７９に
より、チャンネルや音量の操作を行うことができ、表示部３７３に表示される映像を操作
することができる。また、リモコン操作機３８０に、当該リモコン操作機３８０から出力
する情報を表示する表示部３７７を設ける構成としてもよい。
なお、テレビジョン装置３７０は、受信機やモデムなどを備えた構成とするのが好適であ
る。受信機により、一般のテレビ放送の受信を行うことができる。また、モデムを介して
有線または無線による通信ネットワークに接続することにより、一方向（送信者から受信
者）または双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うこ
とが可能である。
本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み
合わせて用いることができる
１ 曲線
２ 曲線
３ 曲線
４ 曲線
１０ トランジスタ
１１ 基板
１２ 絶縁膜
１３ ゲート電極
１４ ゲート絶縁膜
１５ 酸化物半導体膜
１６ ソース電極
１７ ドレイン電極
１８ パッシベーション膜
２０ 第１のトランジスタ
２１ 第２のトランジスタ
２２ メモリセル
２３ 第１のゲート電極
２４ 電極
２５ 電極
２６ 第１のチャネル
２７ 第２のゲート電極
２８ 第２のチャネル
２９ 電極
３０ 電極
３１ ノード
４１ ノード
４２ ノード
５０ 不揮発性メモリ
５１ 第１のトランジスタ
５２ 第２のトランジスタ
５４ 第１のチャネル
５３ 第１のゲート電極
５５ 電極（第１のソース電極及び第１のドレイン電極の他方）
５６ 電極（第１のソース電極及び第１のドレイン電極の一方）
５７ 第２のゲート電極
５８ 第２のチャネル
５９ 電極（第２のソース電極及び第２のドレイン電極の他方）
６０ 電極（第２のソース電極及び第２のドレイン電極の一方）
６１ 第１の容量素子
６２ 電極
６３ 電極
６４ 第３のトランジスタ
６５ 第４のトランジスタ
６６ 第３のゲート電極
６８ 電極（第３のソース電極及び第３のドレイン電極の一方）
６９ 電極（第３のソース電極及び第３のドレイン電極の他方）
７０ 第４のゲート電極
７１ 第４のチャネル
７２ 電極（第４のソース電極及び第４のドレイン電極の他方）
７３ 電極（第４のソース電極及び第４のドレイン電極の一方）
７４ 第２の容量素子
７５ 電極
７６ 電極
９０ データ出力線
９１ データ入出力線
９５ 第１のメモリセル
９６ 第２のメモリセル
１００ 基板
１０２ 保護層
１０４ 半導体領域
１０６ 素子分離絶縁層
１０８ａ 第１のゲート絶縁層
１１０ａ 第１のゲート電極
１１２ 絶縁層
１１４ 不純物領域
１１６ 第１のチャネル
１１８ サイドウォール絶縁層
１２０ 高濃度不純物領域
１２２ 金属層
１２４ 金属化合物領域
１２６ 層間絶縁層
１２８ 層間絶縁層
１３０ａ 電極（第１のソース電極及び第１のドレイン電極の一方）
１３０ｂ 電極（第１のソース電極及び第１のドレイン電極の他方）
１３０ｃ 電極
１３２ 絶縁層
１３４ 導電層
１３６ａ 電極
１３６ｂ 電極
１３６ｃ 電極
１３６ｄ 第２のゲート電極
１３８ 第２のゲート絶縁層
１４０ 酸化物半導体層
１４２ａ 電極（第２のソース電極及び第２のドレイン電極の一方）
１４２ｂ 電極（第２のソース電極及び第２のドレイン電極の一方）
１４４ 保護絶縁層
１４６ 層間絶縁層
１４８ 導電層
１５０ａ 電極
１５０ｂ 電極
１５０ｃ 電極
１５０ｄ 電極
１５０ｅ 電極
１５２ 絶縁層
１５４ａ 電極
１５４ｂ 電極
１５４ｃ 電極
１５４ｄ 電極
２００ 不揮発性メモリ
２０１ 第１のトランジスタ
２０２ 第２のトランジスタ
２０３ 第３のトランジスタ
２０５ 第１のチャネル
２０４ 第１のゲート電極
２０６ 電極（第１のソース電極及び第１のドレイン電極の一方）
２０７ 電極（第１のソース電極及び第１のドレイン電極の他方）
２０９ 第２のチャネル
２０８ 第２のゲート電極
２１０ 電極（第２のソース電極及び第２のドレイン電極の他方）
２１１ 電極（第２のソース電極及び第２のドレイン電極の一方）
２１２ 第３のゲート電極
２１３ 第３のチャネル
２１４ 電極（第３のソース電極及び第３のドレイン電極の一方）
２１５ 電極（第３のソース電極及び第３のドレイン電極の他方）
２２０ メモリセル
２２１ 配線
２２２ 配線
２２３ データ入出力線
２２４ データ出力線
２３０ ノード
２５１ トランジスタ
２５２ ゲート電極
２５３ チャネル
２５３’ 酸化物半導体層
２５４ 電極（ソース電極及びドレイン電極の他方）
２５５ 電極（ソース電極及びドレイン電極の一方）
２５６ 容量素子
２５７ 電極
２５８ 電極
２５９ ワード線
２６０ ビット線
２６１ メモリセル
２６２ 不揮発性メモリ
２７０ ノード
２７１ 基板
２７２ 絶縁層
２７３ ゲート絶縁層
２７４ 絶縁層
２７５ 絶縁層
３０１ 本体
３０２ 筐体
３０３ 表示部
３０４ キーボード
３１１ 本体
３１２ スタイラス
３１３ 表示部
３１４ 操作ボタン
３１５ 外部インターフェース
３２０ 電子書籍
３２１ 筐体
３２３ 筐体
３２５ 表示部
３２７ 表示部
３３１ 電源
３３３ 操作キー
３３５ スピーカー
３３７ 軸部
３４０ 筐体
３４１ 筐体
３４２ 表示パネル
３４３ スピーカー
３４４ マイクロフォン
３４５ 操作キー
３４６ ポインティングデバイス
３４７ カメラ用レンズ
３４８ 外部接続端子
３４９ 太陽電池セル
３５０ 外部メモリスロット
３６１ 本体
３６３ 接眼部
３６４ 操作スイッチ
３６５ 表示部（Ｂ）
３６６ バッテリー
３６７ 表示部（Ａ）
３７０ テレビジョン装置
３７１ 筐体
３７３ 表示部
３７５ スタンド
３７７ 表示部
３７９ 操作キー
３８０ リモコン操作機

Claims (4)

  1. 第１のトランジスタ及び第２のトランジスタを有するメモリセルを有し、
    前記第１のトランジスタは、第１のゲート電極、第１のソース電極及び第１のドレイン電極を有し、
    前記第２のトランジスタは、酸化物半導体膜、第２のゲート電極、第２のソース電極及び第２のドレイン電極を有し、
    前記第２のソース電極及び前記第２のドレイン電極の一方は前記第１のゲート電極と電気的に接続され、
    前記第２のトランジスタは、前記酸化物半導体膜に紫外線を照射することにより、ノーマリーオフ型からノーマリーオン型になる機能を有することを特徴とする半導体装置。
  2. 第１のメモリセルと、
    第２のメモリセルと、を有し、
    第１のメモリセルは、第１のトランジスタ、第２のトランジスタ及び第１の容量素子を有し、
    前記第１のトランジスタは、第１のゲート電極、第１のソース電極及び第１のドレイン電極を有し、
    前記第２のトランジスタは、第１の酸化物半導体膜、第２のゲート電極、第２のソース電極及び第２のドレイン電極を有し、
    前記第２のソース電極及び前記第２のドレイン電極の一方は、前記第１のゲート電極及び前記第１の容量素子の一方の電極と電気的に接続され、
    第２のメモリセルは第３のトランジスタ、第４のトランジスタ及び第２の容量素子を有し、
    前記第３のトランジスタは、第３のゲート電極、第３のソース電極及び第３のドレイン電極を有し、
    前記第４のトランジスタは、第２の酸化物半導体膜、第４のゲート電極、第４のソース電極及び第４のドレイン電極を有し、
    前記第４のソース電極及び前記第４のドレイン電極の一方は、前記第３のゲート電極及び前記第２の容量素子の一方の電極と電気的に接続され、
    前記第１のソース電極及び前記第１のドレイン電極の一方は、前記第３のソース電極及び前記第３のドレイン電極の一方である、又は前記第１のソース電極及び前記第１のドレイン電極の一方は、前記第３のソース電極及び前記第３のドレイン電極の一方と電気的に接続され、
    前記第２のトランジスタは、前記第１の酸化物半導体膜に紫外線を照射することにより、ノーマリーオフ型からノーマリーオン型になる機能を有し、
    前記第４のトランジスタは、前記第２の酸化物半導体膜に紫外線を照射することにより、ノーマリーオフ型からノーマリーオン型になる機能を有することを特徴とする半導体装置。
  3. 第１のトランジスタ、第２のトランジスタ及び第３のトランジスタを有するメモリセルを有し、
    前記第１のトランジスタは、第１のゲート電極、第１のソース電極及び第１のドレイン電極を有し、
    前記第２のトランジスタは、酸化物半導体膜、第２のゲート電極、第２のソース電極及び第２のドレイン電極を有し、
    前記第３のトランジスタは、第３のゲート電極、第３のソース電極及び第３のドレイン電極を有し、
    前記第２のソース電極及び前記第２のドレイン電極の一方は、前記第１のゲート電極と電気的に接続され、
    前記第１のソース電極及び前記第１のドレイン電極の一方は、前記第３のソース電極及び第３のドレイン電極の一方である、又は前記第１のソース電極及び前記第１のドレイン電極の一方は、前記第３のソース電極及び前記第３のドレイン電極の一方と電気的に接続され、
    前記第２のトランジスタは、前記酸化物半導体膜に紫外線を照射することにより、ノーマリーオフ型からノーマリーオン型になる機能を有することを特徴とする半導体装置。
  4. トランジスタ及び容量素子を有するメモリセルを有し、
    前記トランジスタは、酸化物半導体膜、ゲート電極、ソース電極及びドレイン電極を有し、
    前記ソース電極及び前記ドレイン電極の一方は、前記容量素子の一方の電極と電気的に接続され、
    前記トランジスタは、前記酸化物半導体膜に紫外線を照射することにより、ノーマリーオフ型からノーマリーオン型になる機能を有することを特徴とする半導体装置。
JP2012215431A 2009-11-24 2012-09-28 半導体装置 Withdrawn JP2013009008A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012215431A JP2013009008A (ja) 2009-11-24 2012-09-28 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009266407 2009-11-24
JP2009266407 2009-11-24
JP2012215431A JP2013009008A (ja) 2009-11-24 2012-09-28 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2010256414A Division JP5102870B2 (ja) 2009-11-24 2010-11-17 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2014252675A Division JP5857114B2 (ja) 2009-11-24 2014-12-15 半導体装置

Publications (1)

Publication Number Publication Date
JP2013009008A true JP2013009008A (ja) 2013-01-10

Family

ID=44061978

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2010256414A Expired - Fee Related JP5102870B2 (ja) 2009-11-24 2010-11-17 半導体装置
JP2012215431A Withdrawn JP2013009008A (ja) 2009-11-24 2012-09-28 半導体装置
JP2014252675A Expired - Fee Related JP5857114B2 (ja) 2009-11-24 2014-12-15 半導体装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2010256414A Expired - Fee Related JP5102870B2 (ja) 2009-11-24 2010-11-17 半導体装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2014252675A Expired - Fee Related JP5857114B2 (ja) 2009-11-24 2014-12-15 半導体装置

Country Status (5)

Country Link
US (1) US8659941B2 (ja)
JP (3) JP5102870B2 (ja)
KR (1) KR101662359B1 (ja)
TW (1) TWI529728B (ja)
WO (1) WO2011065183A1 (ja)

Families Citing this family (71)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG10201406869QA (en) 2009-10-29 2014-12-30 Semiconductor Energy Lab Semiconductor device
KR101928723B1 (ko) 2009-11-20 2018-12-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101790365B1 (ko) 2009-11-20 2017-10-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20230131954A (ko) 2009-12-25 2023-09-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 메모리 셀, 메모리 셀 어레이 및 비휘발성 메모리
KR101870119B1 (ko) 2009-12-25 2018-06-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011080998A1 (en) 2009-12-28 2011-07-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
EP2519969A4 (en) * 2009-12-28 2016-07-06 Semiconductor Energy Lab SEMICONDUCTOR COMPONENT
US8780629B2 (en) 2010-01-15 2014-07-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
WO2011086847A1 (en) * 2010-01-15 2011-07-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8415731B2 (en) 2010-01-20 2013-04-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor storage device with integrated capacitor and having transistor overlapping sections
KR101855060B1 (ko) * 2010-01-22 2018-05-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 메모리 장치 및 그 구동 방법
KR101822962B1 (ko) 2010-02-05 2018-01-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN102742001B (zh) 2010-02-05 2017-03-22 株式会社半导体能源研究所 半导体装置
KR101921618B1 (ko) * 2010-02-05 2018-11-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 구동 방법
KR101862823B1 (ko) 2010-02-05 2018-05-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 구동 방법
WO2011105310A1 (en) * 2010-02-26 2011-09-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011125432A1 (en) 2010-04-07 2011-10-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device
US8664658B2 (en) 2010-05-14 2014-03-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5923248B2 (ja) 2010-05-20 2016-05-24 株式会社半導体エネルギー研究所 半導体装置
WO2012002186A1 (en) 2010-07-02 2012-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2012008304A1 (en) 2010-07-16 2012-01-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5735872B2 (ja) 2010-07-27 2015-06-17 株式会社半導体エネルギー研究所 半導体装置
US8422272B2 (en) 2010-08-06 2013-04-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
US8582348B2 (en) 2010-08-06 2013-11-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving semiconductor device
JP5727892B2 (ja) 2010-08-26 2015-06-03 株式会社半導体エネルギー研究所 半導体装置
US8339837B2 (en) 2010-08-26 2012-12-25 Semiconductor Energy Laboratory Co., Ltd. Driving method of semiconductor device
KR101851817B1 (ko) 2010-09-03 2018-04-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 구동 방법
JP2012079399A (ja) 2010-09-10 2012-04-19 Semiconductor Energy Lab Co Ltd 半導体装置
JP2012256821A (ja) 2010-09-13 2012-12-27 Semiconductor Energy Lab Co Ltd 記憶装置
TWI543166B (zh) 2010-09-13 2016-07-21 半導體能源研究所股份有限公司 半導體裝置
US8686415B2 (en) 2010-12-17 2014-04-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5973165B2 (ja) 2010-12-28 2016-08-23 株式会社半導体エネルギー研究所 半導体装置
US9048142B2 (en) 2010-12-28 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI619230B (zh) 2011-01-14 2018-03-21 半導體能源研究所股份有限公司 半導體記憶裝置
TWI520273B (zh) 2011-02-02 2016-02-01 半導體能源研究所股份有限公司 半導體儲存裝置
US8975680B2 (en) 2011-02-17 2015-03-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device and method manufacturing semiconductor memory device
KR101963457B1 (ko) 2011-04-29 2019-03-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 기억 장치 및 그 구동 방법
US9443844B2 (en) 2011-05-10 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Gain cell semiconductor memory device and driving method thereof
JP6013682B2 (ja) 2011-05-20 2016-10-25 株式会社半導体エネルギー研究所 半導体装置の駆動方法
US8669781B2 (en) * 2011-05-31 2014-03-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20140071971A (ko) * 2011-10-07 2014-06-12 스미토모덴키고교가부시키가이샤 절연막 및 그 제조 방법
JP5984354B2 (ja) * 2011-10-07 2016-09-06 住友電気工業株式会社 半導体素子
US9076505B2 (en) 2011-12-09 2015-07-07 Semiconductor Energy Laboratory Co., Ltd. Memory device
JP6100559B2 (ja) 2012-03-05 2017-03-22 株式会社半導体エネルギー研究所 半導体記憶装置
US9208849B2 (en) 2012-04-12 2015-12-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving semiconductor device, and electronic device
JP6005391B2 (ja) * 2012-05-01 2016-10-12 株式会社半導体エネルギー研究所 半導体装置
US9261943B2 (en) * 2012-05-02 2016-02-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
JP6250955B2 (ja) 2012-05-25 2017-12-20 株式会社半導体エネルギー研究所 半導体装置の駆動方法
JP6074985B2 (ja) 2012-09-28 2017-02-08 ソニー株式会社 半導体装置、固体撮像装置、および半導体装置の製造方法
JP2014195243A (ja) 2013-02-28 2014-10-09 Semiconductor Energy Lab Co Ltd 半導体装置
US9647152B2 (en) * 2013-03-01 2017-05-09 Semiconductor Energy Laboratory Co., Ltd. Sensor circuit and semiconductor device including sensor circuit
US9612795B2 (en) 2013-03-14 2017-04-04 Semiconductor Energy Laboratory Co., Ltd. Data processing device, data processing method, and computer program
US9153650B2 (en) * 2013-03-19 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor
TWI641112B (zh) 2013-06-13 2018-11-11 半導體能源研究所股份有限公司 半導體裝置
DE102013214214A1 (de) * 2013-07-19 2015-01-22 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zum Löschen von Informationen und Vorrichtung zur Durchführung desselben
US9590110B2 (en) 2013-09-10 2017-03-07 Semiconductor Energy Laboratory Co., Ltd. Ultraviolet light sensor circuit
JP6570817B2 (ja) 2013-09-23 2019-09-04 株式会社半導体エネルギー研究所 半導体装置
JP2015084418A (ja) 2013-09-23 2015-04-30 株式会社半導体エネルギー研究所 半導体装置
US9349418B2 (en) 2013-12-27 2016-05-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving the same
JP6545976B2 (ja) * 2014-03-07 2019-07-17 株式会社半導体エネルギー研究所 半導体装置
KR20150138026A (ko) 2014-05-29 2015-12-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6538426B2 (ja) 2014-05-30 2019-07-03 株式会社半導体エネルギー研究所 半導体装置及び電子機器
KR20170068511A (ko) * 2014-10-06 2017-06-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 전자 기기
JP6689062B2 (ja) 2014-12-10 2020-04-28 株式会社半導体エネルギー研究所 半導体装置
US9773787B2 (en) 2015-11-03 2017-09-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, memory device, electronic device, or method for driving the semiconductor device
US10008502B2 (en) 2016-05-04 2018-06-26 Semiconductor Energy Laboratory Co., Ltd. Memory device
KR102458660B1 (ko) 2016-08-03 2022-10-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
KR102421299B1 (ko) 2016-09-12 2022-07-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 기억 장치, 이의 구동 방법, 반도체 장치, 전자 부품, 및 전자 기기
US20190378794A1 (en) * 2018-06-06 2019-12-12 Intel Corporation Bandgap reference diode using thin film transistors
US11996132B2 (en) 2018-12-21 2024-05-28 Semiconductor Energy Laboratory Co., Ltd. Three transistor semiconductor device with metal oxide channel region, operation method thereof, and electronic device
US12040333B2 (en) 2020-08-27 2024-07-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and electronic device

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002368226A (ja) * 2001-06-11 2002-12-20 Sharp Corp 半導体装置、半導体記憶装置及びその製造方法、並びに携帯情報機器
JP2004014094A (ja) * 2002-06-11 2004-01-15 Hitachi Ltd 半導体メモリ素子
JP2005243059A (ja) * 2004-02-24 2005-09-08 Renesas Technology Corp 半導体集積回路
JP2006502597A (ja) * 2002-05-21 2006-01-19 ザ・ステート・オブ・オレゴン・アクティング・バイ・アンド・スルー・ザ・ステート・ボード・オブ・ハイヤー・エデュケーション・オン・ビハーフ・オブ・オレゴン・ステート・ユニバーシティ トランジスタ構造及びその製作方法
JP2007250984A (ja) * 2006-03-17 2007-09-27 Canon Inc 酸化物半導体薄膜トランジスタを用いた発光素子及びこれを用いた画像表示装置
WO2008133345A1 (en) * 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
JP2009147069A (ja) * 2007-12-13 2009-07-02 Canon Inc 電界効果型トランジスタ
JP2009167087A (ja) * 2007-12-17 2009-07-30 Fujifilm Corp 無機結晶性配向膜及びその製造方法、半導体デバイス
JP2009182194A (ja) * 2008-01-31 2009-08-13 Sony Corp 光センサー素子、撮像装置、電子機器、およびメモリー素子
JP2009212443A (ja) * 2008-03-06 2009-09-17 Canon Inc 半導体素子の処理方法
JP2009535819A (ja) * 2006-08-31 2009-10-01 マイクロン テクノロジー， インク． 高性能画像センサのための透明チャネル薄膜トランジスタベースのピクセル

Family Cites Families (111)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US644502A (en) * 1898-07-27 1900-02-27 Charles Chase Whitacre Type-writer.
DE3171836D1 (en) * 1980-12-08 1985-09-19 Toshiba Kk Semiconductor memory device
JPS63268184A (ja) * 1987-04-24 1988-11-04 Sony Corp 半導体メモリ装置
JPH0513718A (ja) * 1991-06-28 1993-01-22 Sony Corp 半導体メモリ装置及びその製法
JP2775040B2 (ja) * 1991-10-29 1998-07-09 株式会社 半導体エネルギー研究所 電気光学表示装置およびその駆動方法
JP3315293B2 (ja) * 1995-01-05 2002-08-19 株式会社東芝 半導体記憶装置
WO1997006554A2 (en) * 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4103968B2 (ja) * 1996-09-18 2008-06-18 株式会社半導体エネルギー研究所 絶縁ゲイト型半導体装置
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) * 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) * 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP4654471B2 (ja) * 1999-07-29 2011-03-23 ソニー株式会社 半導体装置
TW460731B (en) * 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP2002036822A (ja) * 2000-07-27 2002-02-06 Bridgestone Corp 空気入りタイヤ
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) * 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) * 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
EP1443130B1 (en) * 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) * 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) * 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) * 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
JP2004022625A (ja) * 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) * 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP2005243127A (ja) * 2004-02-25 2005-09-08 Sanyo Electric Co Ltd 紫外線消去型半導体メモリ装置
EP2226847B1 (en) * 2004-03-12 2017-02-08 Japan Science And Technology Agency Amorphous oxide and thin film transistor
US7297977B2 (en) * 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) * 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) * 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
RU2358355C2 (ru) * 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Полевой транзистор
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
JP5053537B2 (ja) 2004-11-10 2012-10-17 キヤノン株式会社 非晶質酸化物を利用した半導体デバイス
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
EP1810335B1 (en) * 2004-11-10 2020-05-27 Canon Kabushiki Kaisha Light-emitting device
CA2585190A1 (en) * 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI562380B (en) * 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI569441B (zh) * 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) * 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) * 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) * 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) * 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) * 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) * 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007042172A (ja) * 2005-08-01 2007-02-15 Sony Corp 半導体メモリ装置
JP2007059128A (ja) * 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) * 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) * 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4560502B2 (ja) * 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
EP1998373A3 (en) * 2005-09-29 2012-10-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
WO2007058329A1 (en) * 2005-11-15 2007-05-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) * 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP2007250044A (ja) * 2006-03-14 2007-09-27 Sony Corp 半導体メモリデバイスおよびその動作方法
KR20070101595A (ko) * 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) * 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) * 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) * 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) * 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) * 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) * 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) * 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) * 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) * 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) * 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) * 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) * 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8354674B2 (en) * 2007-06-29 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer
JP5354999B2 (ja) * 2007-09-26 2013-11-27 キヤノン株式会社 電界効果型トランジスタの製造方法
JP2009146100A (ja) 2007-12-13 2009-07-02 Sony Corp 表示装置および光センサ素子
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5781720B2 (ja) * 2008-12-15 2015-09-24 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
MY164205A (en) 2009-10-29 2017-11-30 Semiconductor Energy Lab Semiconductor device
SG10201406869QA (en) 2009-10-29 2014-12-30 Semiconductor Energy Lab Semiconductor device
KR101752518B1 (ko) 2009-10-30 2017-06-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101752348B1 (ko) 2009-10-30 2017-06-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101861980B1 (ko) 2009-11-06 2018-05-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002368226A (ja) * 2001-06-11 2002-12-20 Sharp Corp 半導体装置、半導体記憶装置及びその製造方法、並びに携帯情報機器
JP2006502597A (ja) * 2002-05-21 2006-01-19 ザ・ステート・オブ・オレゴン・アクティング・バイ・アンド・スルー・ザ・ステート・ボード・オブ・ハイヤー・エデュケーション・オン・ビハーフ・オブ・オレゴン・ステート・ユニバーシティ トランジスタ構造及びその製作方法
JP2004014094A (ja) * 2002-06-11 2004-01-15 Hitachi Ltd 半導体メモリ素子
JP2005243059A (ja) * 2004-02-24 2005-09-08 Renesas Technology Corp 半導体集積回路
JP2007250984A (ja) * 2006-03-17 2007-09-27 Canon Inc 酸化物半導体薄膜トランジスタを用いた発光素子及びこれを用いた画像表示装置
JP2009535819A (ja) * 2006-08-31 2009-10-01 マイクロン テクノロジー， インク． 高性能画像センサのための透明チャネル薄膜トランジスタベースのピクセル
WO2008133345A1 (en) * 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
JP2009275236A (ja) * 2007-04-25 2009-11-26 Canon Inc 酸窒化物半導体
JP2009147069A (ja) * 2007-12-13 2009-07-02 Canon Inc 電界効果型トランジスタ
JP2009167087A (ja) * 2007-12-17 2009-07-30 Fujifilm Corp 無機結晶性配向膜及びその製造方法、半導体デバイス
JP2009182194A (ja) * 2008-01-31 2009-08-13 Sony Corp 光センサー素子、撮像装置、電子機器、およびメモリー素子
JP2009212443A (ja) * 2008-03-06 2009-09-17 Canon Inc 半導体素子の処理方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
P.BARQUINHA ET AL.: "Effect of UV and visible light radiation on the electrical performances of transparent TFTs based on", JOURNAL OF NON-CRYSTALLINE SOLIDS, vol. 352, JPN6012048403, 18 April 2006 (2006-04-18), pages 1756 - 1760, XP029614793, ISSN: 0002814509, DOI: 10.1016/j.jnoncrysol.2006.01.068 *

Also Published As

Publication number Publication date
JP2011135055A (ja) 2011-07-07
KR20120123266A (ko) 2012-11-08
JP5857114B2 (ja) 2016-02-10
US8659941B2 (en) 2014-02-25
JP2015111677A (ja) 2015-06-18
TW201140600A (en) 2011-11-16
US20110122673A1 (en) 2011-05-26
TWI529728B (zh) 2016-04-11
JP5102870B2 (ja) 2012-12-19
WO2011065183A1 (en) 2011-06-03
KR101662359B1 (ko) 2016-10-04

Similar Documents

Publication Publication Date Title
JP5857114B2 (ja) 半導体装置
JP6345825B2 (ja) 半導体装置
JP6431150B2 (ja) 半導体装置
JP6194048B2 (ja) 半導体装置の作製方法
JP6381692B2 (ja) 半導体装置
JP6001697B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130924

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20130925

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140522

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140527

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140716

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20141104

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20141224