Nothing Special   »   [go: up one dir, main page]

JP2013065870A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2013065870A
JP2013065870A JP2012248039A JP2012248039A JP2013065870A JP 2013065870 A JP2013065870 A JP 2013065870A JP 2012248039 A JP2012248039 A JP 2012248039A JP 2012248039 A JP2012248039 A JP 2012248039A JP 2013065870 A JP2013065870 A JP 2013065870A
Authority
JP
Japan
Prior art keywords
circuit
chip
terminal
chips
stacked
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012248039A
Other languages
English (en)
Inventor
Futoshi Furuta
太 古田
Kenichi Osada
健一 長田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2012248039A priority Critical patent/JP2013065870A/ja
Publication of JP2013065870A publication Critical patent/JP2013065870A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16135Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】積層チップシステムにおいて、各チップのIO回路の大きさを、そのドライブ能力やESD耐性能力を維持した上で、従来のサイズから縮小し、積層システムでは積層数に応じてIO数を変化させることができる半導体装置を提供する。
【解決手段】積層チップシステムにおいて、各チップは、各IO用の貫通ビア接続用パッド201に接続するIO回路202、スイッチ回路206にてIOチャネル207を構成し、このIOチャネル207を最大積層予定数のIOチャネル分まとめて接続してIOグループを構成し、このIOグループを1個以上持つ。各IO用の貫通ビア接続用パッド201は、貫通ビアにて別層のチップの同一位置のIO端子と接続される。インターポーザにおいては、実際の積層数が最大積層予定数に満たない場合はインターポーザ上で隣接するIOグループ内のIO用の接続用パッドが導体で接続されている。
【選択図】図2

Description

本発明は、マイクロプロセッサやメモリが集積された半導体集積回路チップ(単に、チップ、回路チップなどとも略称する)を積層した半導体装置に関し、特に、複数の半導体集積回路チップ間の接続技術に適用して有効な技術に関する。
例えば、半導体装置に関する技術において、C−MOS半導体回路の大きな特徴は、素子サイズを微細化すると動作速度の向上や消費電力の削減というスケーリング則にある。これまで素子の微細化により、チップ当たりの集積度、性能を向上させてきた。しかし、微細化が進むにつれて集積度やチップ性能の向上に鈍化傾向が現れてきた。その理由には、微細化そのものの限界、素子の速度向上による素子間の配線遅延の顕在化、素子微細化によるリーク問題での消費電力増大が挙げられる。
一方、一定規模の情報処理システムを構築する場合、1つのチップに集積できる機能に限界があるため、複数のチップの配置、そしてチップ間の接続が必須となる。これまで、チップの配置方向は水平であり、チップ間の信号の伝送距離はチップ一辺以上の長さとなる。このため、微細化によりチップ当たりの動作速度が向上しても、依然としてチップ間の伝送では時間がかかるため、システム全体での速度向上が困難であった。
そこで、チップ性能向上の鈍化やシステム全体の性能向上に対応するため、非特許文献1や特許文献1に代表される積層チップシステムが提案されている。この積層チップシステムは、回路チップの上下に別の回路チップを縦方向に積層し、最後にインターポーザに設置した構造となっている。チップに埋め込んだ貫通ビア、貫通ビア接続用パッド、およびチップ間を接続するバンプにより、チップ間を情報や電力が伝送する技術である。チップ内での信号の長距離配線やチップ間での信号配線をチップ直上の貫通ビアで伝送することで、チップ内の素子間の配線遅延やシステム全体でネックとなるチップ間伝送遅延が大幅に低減されることが期待できる。また、チップ間の配線に伴う浮遊容量も同時に低減できるため、信号伝送レートの向上、および伝送で消費する電力の削減も可能となる。
このような積層チップシステムには、異種のチップを積層するヘテロ積層、および同一チップを積層するホモ積層がある。ヘテロ積層の例では、センサチップシステムが提案されている。最上層にセンサを集積したチップを配置し、下層に増幅器やA/D変換器を集積し、最後に信号処理回路やIO回路を集積する。また、プロセッサチップの直上(または直下)にメモリチップを積層したシステムも提案されている。これらは、先に示した伝送遅延の低減と伝送電力の低減のほか、チップの縦積み実装におけるフットプリント面積の縮減、チップ間を従来より密に接続することによるデータ伝送における帯域の向上が期待できる。
一方、ホモ積層では、FPGA(Field Programmable Gate Array)やメモリチップなどの同種のチップ同士の積層が提案されている。これらのチップは、1つのチップ内でも繰り返し構造を持つことが特徴である。ホモ積層では、マスク開発コストを抑制した上で、積層数を増やすことでゲート規模やメモリ容量の向上が期待される。これを積層スケーラビリティと言う。また、ヘテロ積層と同様に配線遅延と消費電力の低減に伴う性能向上も期待できる。
積層チップシステムへの信号の入出力は、この積層チップシステムを実装する実装基板と最下層チップまたは最上層チップにアクセスして行うことになる。実際は、積層チップ間の貫通ビアのピッチが数ミクロン〜50ミクロンであり、実装基板との接続で使用されるBGAなどの電極ピッチより狭い。このため、ピッチ変換のためのインターポーザを使用する。インターポーザと実装基板は、バンプで接続される。積層チップを構成するチップ群のうち、このインターポーザと接するチップがアクセスチップとなる。
特開2006−330974号公報 特開平9−92781号公報 特開2009−295750号公報
K.Takahashi、et.al.,Japanese Jornal of Applied Physics,40,3032−3037(2001)
ところで、上述したような半導体装置に関する技術において、一般にチップにはIO回路が搭載される。ここで定義するIO回路とは、チップと実装基板の間でやり取りする信号をチップ側で最初に処理する部分である。
ここで、従来のIO回路とその周辺回路を、図12を用いて説明する。図12に示すように、従来のIO回路とその周辺回路は、IOパッド1201から入力される信号に対しては入力バッファ回路1204を介してコア回路1205へ、コア回路1205から出力される信号に対しては出力ドライバ回路1203を介してIOパッド1201に接続される。入力バッファ回路1204と出力ドライバ回路1203は、両回路とも論理機能としてはバッファであるが、特に出力ドライバ回路1203は数pF〜数10pFの負荷容量を持つ基板上の配線を駆動する必要があるため、FETのチャネル幅が数100μmと大きく構成される。
また、入出力に共通な要素回路として静電破壊防止用ダイオードで構成したESD(Electrostatic Discharge)保護回路1202がある。このESD保護回路1202もチップ外からの静電破壊耐性を維持するため、出力ドライバ回路1203並みに大きく構成される。このため、IO回路のチップに占める面積は少なくない。例えば、65nmプロセスの場合、ESD保護回路1202、入力バッファ回路1204と出力ドライバ回路1203を構成して、面積は200〜300μmとされる。
ここで、積層チップシステムにおけるIO回路について説明する。積層チップシステムがヘテロ積層の場合は、特許文献2に示すように、アクセスチップにIO回路を集中して配置することができる。実装基板からの信号、および各積層チップからの信号は、このアクセスチップを中継して互いに接続する。アクセスチップとその他の積層チップは、貫通ビアを介して接続されているため、各積層チップは負荷容量が高々数10fF〜数100fFの貫通ビアを駆動できるだけの最小限の大きさのIO回路があれば良い。また、システム外からの静電破壊を防止するESD保護回路もアクセスチップに集積して、各積層チップには省略することができる。
一方、ホモ積層の場合、各積層チップはすべて同一レイアウトであり、すべてIO回路を有することになる。このため、積層後はアクセスチップ以外のチップに集積したIO回路がすべて無駄になる。すなわち、各層のIO回路をすべて有効に利用することができない。もしくは、各積層チップに集積したIOパッドをすべて貫通ビアで接続した場合、不要なESD保護回路の容量が付加されてIO性能を低下させることになる。
また、ホモ積層の場合でも、アクセスチップを新たに作成してそこにIO回路を集積することも考えられる。各積層チップからIO回路を排除できるため、ヘテロ積層のようにチップ当たりの面積効率が向上する。メモリチップのようなIO信号をバス方式で共有して伝送するチップの積層に限れば、スケーラビリティも実現できる。特許文献3に示すように、このアクセスチップをメモリコントローラと呼んでいる。
しかし、ホモ積層の場合、FPGAのような論理規模とそれに対応したIOパッド数までスケーラビリティを要求される積層チップには依然として不向きである。例えば、メモリチップのようにIO回路を各層からアクセスチップに移動させたとしても、IO数の増加には対応できない。とくにFPGAは、論理規模に応じて積層数を変更することが考えられる。そのたびにIO数を変更したアクセスチップを設計する必要がある。よって、積層するごとに規模や性能を上げるスケーラビリティがIO回路の部分で実現できないことになる。
そこで、本発明の代表的な目的は、積層チップシステムにおいてアクセスチップを新たに作ることなく、各チップのIO回路の大きさを、そのドライブ能力やESD耐性能力を維持した上で従来のサイズから縮小し、積層システム全体では積層数に応じてIO数を変化させることができる半導体装置を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
すなわち、複数の同一デザインのチップを積層し、複数のチップを貫通ビアで電気的に接続してインターポーザ上に設置した積層チップシステムの半導体装置に適用され、以下のような特徴を有するものである。
積層チップシステムの半導体装置において、各チップは、各IO端子と各IO回路の一端を接続し、各IO回路の他端を各スイッチ回路の一端に接続してIOチャネルを構成し、このIOチャネルを積層チップシステムの最大積層予定数のIOチャネル分まとめて各スイッチ回路の他端を一点にまとめてコア回路の一端に接続してIOグループを構成し、このIOグループを1個以上持つ。各IO端子は、貫通ビアを受ける構造とし、各IO端子は貫通ビアにて別層のチップの同一位置のIO端子と接続される。インターポーザにおいては、積層されたチップがインターポーザ上に設置された際に、実際の積層数が最大積層予定数に満たない場合はインターポーザ上で隣接するIOグループ内のIO端子が導体で接続されていることを特徴とする。
また、別の積層チップシステムの半導体装置において、各チップは、各IO端子と各IO回路の一端を接続し、各IO回路の他端を再構成可能回路の一端に接続してIOチャネルを構成し、このIOチャネルを1個以上持つ。各IO端子は、貫通ビアを受ける構造とし、各IO端子は貫通ビアにて別層のチップの同一位置のIO端子と接続される。再構成可能回路においては、積層されたチップがインターポーザ上に設置された際に、再構成可能回路も貫通ビアを受ける構造の複数の接続端子を有し、接続端子は貫通ビアにて別層のチップの再構成可能回路と同一位置にある接続端子と接続されていることを特徴とする。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
すなわち、積層チップシステムの半導体装置において、各チップのIO回路の大きさを、そのドライブ能力やESD耐性能力を維持した上で、従来のサイズから積層数で割った値に縮小することができる。また、積層数を増加させるにつれて、システムのIO数をスケーラブルに増加させることができる。
本発明の実施形態による半導体装置の一例として、積層チップシステムの概略断面を示す説明図である。 本発明の実施形態による半導体装置の一例としての積層チップシステムにおいて、各回路チップのIO回路とその周辺回路を示す説明図である。 本発明の第1の実施形態における積層チップシステムにおいて、1チップ当たりのIO回路を示す説明図である。 本発明の第1の実施形態における積層チップシステムにおいて、チップ間の接続例(1層)を示す説明図である。 本発明の第1の実施形態における積層チップシステムにおいて、チップ間の接続例(2層)を示す説明図である。 本発明の第1の実施形態における積層チップシステムにおいて、チップ間の接続例(4層)を示す説明図である。 本発明の第2の実施形態における積層チップシステムにおいて、1チップ当たりのIO回路を示す説明図である。 本発明の第2の実施形態における積層チップシステムにおいて、出力バッファ回路のタンデム駆動を実現する構成を示す説明図である。 本発明の第3の実施形態における積層チップシステムにおいて、1チャネル分のIO回路を示す説明図である。 本発明の第3の実施形態における積層チップシステムにおいて、1チップ当たりの制御回路を含むIO回路を示す説明図である。 本発明の第4の実施形態における積層チップシステムにおいて、1チップ当たりのIO回路を示す説明図である。 従来のIO回路とその周辺回路を示す説明図である。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
<本発明の実施形態の概要>
本発明の実施形態による半導体装置は、互いに同一デザインの回路チップが貫通ビアによって接続された複数の回路チップから構成される積層チップシステムである。この積層チップシステムの概略断面を図1に示す。図1に示すように、積層チップシステムは、複数(ここではN個の例を図示)の回路チップ100(100〜100)と、インターポーザ110などから構成され、N個の回路チップ100〜100が縦方向(垂直方向、上下方向)に積層され、最下層の回路チップ100がインターポーザ110に設置された構造となっている。
各回路チップ100〜100には、縦方向に貫通する貫通ビア101が埋め込まれており、各貫通ビア101の下側(下側と上側の両方に設けることも可能)には各回路チップ100〜100の裏面に露出する貫通ビア接続用パッド102が設けられている。
N個の回路チップ100〜100を縦方向に積層する場合には、最上層の回路チップ100の貫通ビア接続用パッド102とその下層の回路チップ100N−1の貫通ビア101とがチップ間接続用の半田バンプ103を介して接続され、…、最下層の回路チップ100の貫通ビア接続用パッド102とインターポーザ11の接続用パッドとが半田バンプ103を介して接続される。インターポーザ110の裏面には、実装基板に実装するためのインターポーザ実装基板間接続用の半田バンプ112が設けられている。
各回路チップ100間の電気的な接続は、回路チップ100に埋め込んだ貫通ビア101、貫通ビア接続用パッド102、および回路チップ100間を接続する半田バンプ103により接続され、回路チップ100間を情報や電力が伝送する構造となっている。そして、各回路チップ100からインターポーザ110の裏面の半田バンプ112までは、インターポーザ110上の配線を介して電気的に接続される。
このように、回路チップ100内での信号の長距離配線や回路チップ100間での信号配線を回路チップ100直上の貫通ビア101で伝送することで、回路チップ100内の素子間の配線遅延やシステム全体でネックとなるチップ間伝送遅延を大幅に低減することが期待できる。また、回路チップ100間の配線に伴う浮遊容量も同時に低減できるため、信号伝送レートの向上、および伝送で消費する電力の削減も可能となる。
次に、積層チップシステムにおいて、積層される各回路チップのIO回路とその周辺回路を図2に示す。図2に示すように、各回路チップには、従来のIOパッドの代わりとして、貫通ビアを受ける構造のIO用の貫通ビア接続用パッド201が設けられている。各回路チップには、このIO用の貫通ビア接続用パッド201と、IO回路202と、ON/OFF制御可能なスイッチ回路206と、図示しないコア回路とを有し、IO用の貫通ビア接続用パッド201とIO回路202の一端を接続し、このIO回路202の他端をスイッチ回路206の一端に接続してIOチャネル207が構成され、このIOチャネル207が複数設けられている。ここでは説明を簡略化するため、IO回路202はESD保護回路のみとする。
このIOチャネル207の数は、積層チップシステムの最大積層予定数の最大値Nであり、1つのIOグループを構成する。IOグループ内のすべてのIOチャネル207は、それぞれ独立にON/OFF制御可能なスイッチ回路206を介して、この各スイッチ回路206の他端を一点にまとめてコア回路側に接続される。1回路チップ当たりに構成されるIOチャネル数はグループ数をKとすると、N×Kチャネルである。さらに、IO回路202を構成するダイオード、FETのチャネル幅は、従来の1/Nまで縮小される。例えば、ESD保護回路を構成する静電破壊防止用ダイオードのチャネル幅は、チップ製造仕様で推奨される値から、この値を最大積層予定数の最大値Nで割った値までの間に設定される。また、出力ドライバ回路を構成するFETのチャネル幅は、チップ製造仕様で推奨される値もしくは実装基板上の配線を駆動するに足る幅のいずれかの値から、この値を最大積層予定数の最大値Nで割った値までの間に設定される。
この図2に示したIO回路202とその周辺回路を有するチップを積層する場合、以下のようになる。チップ積層数を最大値Nで積層した場合は、各列の貫通ビア接続用パッド201はそれぞれ貫通ビアを通じて垂直方向に接続される。各チップの1チャネル分のIO回路202の能力(ここではESD保護回路の耐力)は従来回路と比べて1/Nであるが、積層予定数N個分垂直に並列に接続されるので、積層チップシステムの外側から見ると1つのIO端子当たりN×(1/N)となり、従来回路と等倍である。つまり、ESD保護回路は、貫通ビア接続を介して垂直方向にシェアリングされることになる。また、各チップのIOチャネル207はN×Kであり、そのまま貫通ビア、および貫通ビア接続用パッド201による積層チップシステムで利用できるIO数となる。各層のスイッチ回路206は、グループ内で1つのみがONとなり、その他はすべてOFFである。さらに、ONになるスイッチ回路206の位置は、層によって異なる。これにより、貫通ビアに接続されたグループ内のIOチャネル207をすべて異なる層に割り振ることが可能となる。
一方、チップ積層数が1の場合はインターポーザ上の配線を介して同一グループ内のIOチャネル207がすべて水平方向に並列接続される。各チップのIO回路202の1チャネル分の能力(ESD保護回路の耐力)は、従来回路と比べて1/Nであるが、グループ内のIOチャネル207が水平方向にN個並列に接続されるので、積層チップシステムの外側から見た耐力は、IO回路202の1端子当たりN×(1/N)となり、同様に従来と等倍である。つまり、ESD保護回路は、インターポーザ上の配線を介して水平方向にシェアリングされることになる。この場合、利用できるIO数はKである。各層のスイッチ回路206は、グループ内でいずれかがONとなっていれば良く、IOチャネル207の信号をコア回路に接続することができる。
また、チップ積層数が最大値Nに満たない場合は、貫通ビアによる垂直接続とインターポーザによる水平接続が併用される。例えば、積層予定数がN/2の場合、各列の貫通ビア接続用パッド201を貫通ビアで接続した上で、さらに隣接する2つのIOチャネル207をインターポーザ上で水平接続する。各チップの1チャネル分のESD保護回路の耐力は、従来回路と比べて1/Nであるが、各列のIOチャネル207が垂直方向にN/2並列接続され、かつ水平方向に2本並列に接続されるので、積層チップシステムの外側から見たIO回路202の能力は、1チャネル当たりN/2×2×(1/N)となり、従来と等倍である。つまり、ESD保護回路は、貫通ビア接続を介した垂直方向とインターポーザ上の配線を介した水平方向が併用されてシェアリングされることになる。この場合、利用できるIO数はN/2×Kである。各層のスイッチ回路206は、インターポーザで水平接続されているいずれかがONとなり、かつ層間ですべて異なっている。これにより、グループ内のIOチャネル207を異なる層に割り振ることが可能となる。
以上の方法により、チップ積層数に応じて、IO能力を減少させることなく、かつ利用しないIO回路202を生じることなく、IO数のみを変化させて積層チップシステムを構成することができるため、積層スケーラビリティを実現できる。
上記の説明は、IO回路202がESD保護回路のみの場合を説明したが、同様の接続方法を入力バッファ回路にも適用できる。入力バッファ回路を適用する場合は、ESD保護回路とスイッチ回路の間に入力バッファ回路が挿入される。
上記の説明は、IO回路202と明示的なスイッチ回路206で構成した場合を示したが、実際には、このスイッチ回路がチップ内部のコア回路、例えばFPGAなどに代表されるプログラマブルロジックデバイスのように再構成可能な回路に含まれている場合もある。
また、IO回路が出力バッファ回路(出力ドライバ回路)を含む場合は、スイッチ回路とESD保護回路の間に出力バッファ回路を挿入する。ただし、出力バッファ回路は積層チップから出る外部配線を駆動する能力が要求されるので、ESD保護回路と同様にチップ間でのシェアリングを行う。各出力バッファ回路を層間で同時に駆動するため、IOパッドの貫通ビア接続だけでなく、出力バッファ回路の入力端子も貫通ビアで接続して複数の出力バッファ回路をタンデムに駆動させる。
以上説明した本発明の実施形態の概要に基づいた、各実施形態を以下において具体的に説明する。以下に説明する実施形態は本発明を用いた一例であり、本発明は以下の実施形態により限定されるものではない。
<第1の実施形態>
本発明の第1の実施形態を、図3〜図6を用いて以下に説明する。本実施形態では、IO端子にデジタル信号入力の機能を割り当て、IO回路がESD保護回路と入力バッファ回路で構成される場合を示す。特に、本実施形態は、IO回路が入力バッファ回路を含む例である。
図3に、1チップ当たりのIO回路を示す。本実施形態では、最大積層予定数(N)を4、1チップ当たりのIOグループ(K)を2とした場合を説明する。4個のIOチャネルを1つのグループとして構成する。1つのIOチャネルは、IO端子としてのIO用の貫通ビア接続用パッド301、ESD保護回路302、入力バッファ回路304、およびスイッチ回路306で構成される。各IOチャネルは、スイッチ回路306を介して1グループ4チャネルで1つに接続され、チップ内部のコア回路に接続される。スイッチ回路306の構成には、一般的なアナログスイッチ回路を使用しても良いし、入力バッファ回路304をトライステートバッファ回路で構成して、入力バッファ回路自体にスイッチ機能を持たせても良い。
次に、図4〜図6に基づいて、チップ間の接続例を説明する。なお、図4〜図6においては、チップ間の接続を分かり易くするために、回路チップ内の貫通ビアを露出した状態で図示し、チップ間接続用の半田バンプ、チップとインターポーザ間を接続する半田バンプは省略している。また、回路チップの部分は、説明の簡略化のため、IO用の貫通ビア接続用パッド301とスイッチ回路306の部分を図示し、入力バッファ回路304は省略している。
図4に、1層でチップを積層、すなわち1チップで使用する場合の構成例を示す。この構成例では、インターポーザ410上に回路チップ400(400)を実装し、インターポーザ410側でIO用の接続用パッド411を1グループで4チャネルすべて並列配線(1チャネル目の接続用パッド411と2チャネル目の接続用パッド411と3チャネル目の接続用パッド411と4チャネル目の接続用パッド411とを導体の配線で接続)する。回路チップ400上のスイッチ回路306はすべてONとなる。インターポーザ410の外側から見たIOチャネル数は1チップのグループ数である2となる。同様に、外側から見たESD保護回路の負荷は、1チップ当たり従来の1/4であるものの、全体では4回路並列接続されているため、従来と等倍となる。各入力信号は、4チャネルごとにIO回路を並列に通り、スイッチ回路306を介してチップ内部回路に接続される。
図5に、2層でチップを積層した場合の構成例を示す。この構成例では、インターポーザ510上に2つの回路チップ400および400を積層し、貫通ビアで各回路チップのIO用の貫通ビア接続用パッド301を接続した上で、インターポーザ510側でIO用の接続用パッド511を1グループで2チャネルごとに並列配線(1チャネル目の接続用パッド511と2チャネル目の接続用パッド511とを導体の配線で接続し、3チャネル目の接続用パッド511と4チャネル目の接続用パッド511とを導体の配線で接続)する。1グループ当たりのIOチャネル数は2となり、インターポーザ510の外側から見たIOチャネル数は4となる。同様に、外側から見たESD保護回路の負荷は、1チップ当たり従来の1/4であるものの、全体では垂直に2回路、さらに水平に2組並列接続されているため、従来と等倍となる。各入力信号は、グループごとにIO回路を並列に通り、スイッチ回路306を介してチップ内部回路に接続される。各スイッチ回路306は、1層目の回路チップ400における各グループの3,4チャネル目がON、2層目の回路チップ400における各グループの1,2チャネル目がONとなる。
図6に、最大積層数である4層でチップを積層した場合の構成例を示す。この構成例では、インターポーザ610上に4つの回路チップ400、400、400および400を積層し、貫通ビアで各回路チップのIO用の貫通ビア接続用パッド301を接続する。インターポーザ610側ではIO用の接続用パッド611同士の接続はしない。1グループ当たりのIOチャネル数は4となり、インターポーザ610の外側から見たIOチャネル数は8となる。同様に、外側から見たESD保護回路の負荷は、1チップ当たり従来の1/4であるものの、全体では垂直に4回路に並列接続されているため、従来と等倍となる。各入力信号は、各列ごとにIO回路を通り、スイッチ回路306を介してチップ内部回路に接続される。各スイッチ回路306は、ONになる部分がすべて異なる(1層目の回路チップ400は各グループの4チャネル目がON、2層目の回路チップ400は各グループの3チャネル目がON、3層目の回路チップ400は各グループの2チャネル目がON、4層目の回路チップ400は各グループの1チャネル目がON)ため、各層へデジタル信号の入力を割り振ることができる。
以上説明したように、本実施形態の構成(IO回路がESD保護回路302と入力バッファ回路304で構成)を用いることにより、チップ当たりのIO回路(ESD保護回路302)の面積縮減、積層スケーラビリティ、つまり積層するごとにESD保護回路302の負荷を一定に維持したまま、IOチャネルの増加を実現することができる。すなわち、各チップのIO回路の大きさを、そのIO回路を構成するESD保護回路302のESD耐性能力を維持した上で、従来のサイズから積層数で割った値に縮小することができる。また、積層数を増加させるにつれて、システムのIO数をスケーラブルに増加させることができる。
<第2の実施形態>
本発明の第2の実施形態を、図7〜図8を用いて以下に説明する。本実施形態では、IO端子にデジタル信号出力の機能を割り当て、IO回路がESD保護回路と出力バッファ回路(出力ドライバ回路)で構成される場合を示す。特に、本実施形態は、IO回路が出力ドライバ回路を含み、出力ドライバ回路の信号入力端子(タンデム駆動用の貫通ビア接続用パッド708)も貫通ビアを受ける構造とし、この信号入力端子は貫通ビアにて別層のチップの同一位置にある出力ドライバ回路の信号入力端子と接続される例である。
図7に、1チップ当たりのIO回路を示す。本実施形態では、前記第1の実施形態と同様に、最大積層予定数(N)を4、1チップ当たりのIOグループ(K)を2とした場合を説明する。4個のIOチャネルを1つのグループとして構成する。1つのIOチャネルは、IO端子としてのIO用の貫通ビア接続用パッド701、ESD保護回路702、出力バッファ回路703、もう一つのタンデム駆動用の貫通ビア接続用パッド708、およびスイッチ回路706で構成される。各IOチャネルは、スイッチ回路706を介して1グループ4チャネルで1つに接続され、チップ内部のコア回路に接続される。スイッチ回路706の構成には、一般的なアナログスイッチ回路を使用しても良いし、出力バッファ回路703をトライステートバッファ回路で構成して、出力バッファ回路自体にスイッチ機能を持たせても良い。
前記第1の実施形態と比較して、貫通ビア接続用パッド708が追加されているのは、並列接続したIO回路、この場合は出力バッファ回路703をタンデム駆動するためである。すなわち、複数個(M個)の出力バッファ回路703の入力端子と出力端子をそれぞれ貫通ビア接続用パッド708および701で接続し、同じデジタル信号を入力した上で、出力のドライブ能力を接続した個数と等しいM倍にする。この方法により、1チップ当たりの出力バッファ回路703のドライブ能力が従来の1/Nとしても、システム全体では、M/N倍となる。前記第1の実施形態のESD保護回路の並列接続で説明したように、最大積層数Nに対して、貫通ビアによる垂直接続とインターポーザ上の配線による並列接続により、従来と等倍とすることが可能である。
本実施形態も、前記第1の実施形態と同様に、チップ積層数に応じて、インターポーザ上の配線、各チップ上のスイッチ回路706の制御により、積層スケーラビリティを実現することができる。その方法は、前記第1の実施形態(図4〜図6)と同様なので説明を省略する。
図8に、チップ積層数が2である場合の出力バッファ回路703のタンデム駆動を実現する構成を示す。なお、図8においても、図4〜図6と同様に、チップ間の接続を分かり易くするために、回路チップ内の貫通ビアを露出した状態で図示し、チップ間接続用の半田バンプ、チップとインターポーザ間を接続する半田バンプは省略している。
この構成例では、インターポーザ810上に2つの回路チップ800および800を積層し、貫通ビアで各回路チップのIO用の貫通ビア接続用パッド701を接続した上で、各出力バッファ回路703の入力を別の貫通ビアでタンデム駆動用の貫通ビア接続用パッド708を接続する。図8では、下から数えて1層目の回路チップ800のコア回路からの信号をチップ外部に出力する例を示す。1層目の回路チップ800のコア回路からの信号は、タンデム駆動用の貫通ビア接続用パッド708と708との間の貫通ビアを介して、1層目の出力バッファ回路703だけでなく、2層目の出力バッファ回路703にも入力されるため、2つの出力バッファ回路703および703を同時に駆動することができる。各出力バッファ回路703の出力は、IO用の貫通ビア接続用パッド701と701との間の貫通ビアを介してまとめられ、インターポーザ810を介して出力される。
以上説明したように、本実施形態の構成(IO回路がESD保護回路702と出力バッファ回路703で構成)を用いることにより、各チップのIO回路の大きさを、そのIO回路を構成する出力バッファ回路703のドライブ能力や、ESD保護回路702のESD耐性能力を維持した上で、従来のサイズから積層数で割った値に縮小することができる。また、積層数を増加させるにつれて、システムのIO数をスケーラブルに増加させることができる。
<第3の実施形態>
本発明の第3の実施形態を、図9〜図10を用いて以下に説明する。本実施形態では、IO端子にデジタル信号入出力の機能を割り当て、IO回路がESD保護回路と入出力バッファ回路で構成される場合を示す。特に、本実施形態は、IO回路が入力バッファ回路と出力ドライバ回路とを含む入出力バッファ回路を含み、出力ドライバ回路の信号入力端子(タンデム駆動用の貫通ビア接続用パッド908)も貫通ビアを受ける構造とし、この信号入力端子は貫通ビアにて別層のチップの同一位置にある出力ドライバ回路の信号入力端子と接続され、入力バッファ回路と出力ドライバ回路のいずれかをアクティブとする方向選択端子(入出力バッファ回路方向選択用の貫通ビア接続用パッド909)も貫通ビアを受ける構造とし、この方向選択端子は貫通ビアにて別層のチップの同一位置にある方向選択端子と接続される例である。
図9に、説明の簡略化のため、1チャネル分のIO回路を示す。1つのIOチャネルは、IO端子としてのIO用の貫通ビア接続用パッド901、ESD保護回路902、入出力バッファ回路903、もう二つのタンデム駆動用の貫通ビア接続用パッド908および入出力バッファ回路方向選択用の貫通ビア接続用パッド909で構成される。前記第1の実施形態と比較して、貫通ビア接続用パッド908が追加されているのは、前記第2の実施形態で説明したように並列接続したIO回路、この場合は入出力バッファ回路903をタンデム駆動するためである。さらに、この入出力バッファ回路903の方向、すなわち入力または出力の選択を制御するための貫通ビア接続用パッド909が追加される。この貫通ビア接続用パッド909の追加は、タンデム駆動する入出力バッファ回路903の機能を一致させるためである。
図10に、1チップ当たりの制御回路を含むIO回路を示す。この制御回路を含むIO回路は、最大積層予定数(N)を4、1チップ当たりのIOグループ(K)を1とした場合を説明する。この場合は、4個のIOチャネルを1つのグループとして構成する。1つのIOグループは、図9で示した、IO端子としてのIO用の貫通ビア接続用パッド901(901〜901)、ESD保護回路902(902〜902)、入出力バッファ回路903(903〜903)、入出力バッファ回路903をタンデム駆動する貫通ビア接続用パッド908(908〜908)、入出力バッファ回路903の方向を決定する貫通ビア接続用パッド909(909〜909)と、スイッチ回路1006(1006〜1006)、IO回路方向選択レジスタ1031、およびスイッチ回路制御レジスタ1032で構成される。1つの各IOチャネルはスイッチ回路1006を介して1グループ4チャネルで1つに接続され、チップ内部に接続される。スイッチ回路1006の構成には、一般的なアナログスイッチ回路を使用しても良いし、入出力バッファ回路903にスイッチ機能を持たせても良い。図10では、IO用の貫通ビア接続用パッド901からの入力信号の経路、およびチップ内部回路からの出力信号の経路を太線で記した。
スイッチ回路制御レジスタ1032は、各スイッチ回路1006〜1006を独立にON/OFFする。前記第1の実施形態で説明したように、各スイッチ回路1006を制御して積層数に応じたIO用の貫通ビア接続用パッド901と各層の内部回路の関連付けを行う。IO回路方向選択レジスタ1031は、各入出力バッファ回路903の方向(入力バッファ回路もしくは出力バッファ回路)を独立に決定する。各層内でタンデム駆動する複数の入出力バッファ回路903は、その方向をすべての回路にて一致させるため、このIO回路方向選択レジスタ1031にも対応した制御内容が書き込まれる。また、層をまたがって入出力バッファ回路903をタンデム駆動する場合は、各層でのIO回路方向選択レジスタ1031の制御内容を一致させるか、貫通ビア接続用パッド909を経由して各層に方向を決定する信号を供給する。
以上説明したように、本実施形態の構成(IO回路がESD保護回路902と入出力バッファ回路903で構成)を用いることにより、各チップのIO回路の大きさを、そのIO回路を構成する入出力バッファ回路903のドライブ能力や、ESD保護回路902のESD耐性能力を維持した上で、従来のサイズから積層数で割った値に縮小することができる。また、積層数を増加させるにつれて、システムのIO数をスケーラブルに増加させることができる。
なお、本実施形態のように、IO回路が入出力バッファ回路を含む場合には、入力バッファ回路と出力ドライバ回路とを分離してIO回路を構成することも可能であり、この場合にも同様の効果が期待できる。
<第4の実施形態>
本発明の第4の実施形態を、図11を用いて以下に説明する。本実施形態では、前記第3の実施形態と同様に、IO端子にデジタル信号入出力の機能を割り当て、IO回路がESD保護回路と入出力バッファ回路で構成される場合を示す。
本実施形態が前記第3の実施形態と異なる点は、スイッチ回路の代わりに再構成可能回路(FPGA回路1140)をコア回路に含み、この再構成可能回路においては、貫通ビアを受ける構造の複数の接続端子(FPGA3次元化用の貫通ビア接続用パッド1151)を有し、この接続端子は貫通ビアにて別層のチップの再構成可能回路と同一位置にある接続端子と接続される点である。さらに、本実施形態は、IO回路が入力バッファ回路と出力ドライバ回路とを含む入出力バッファ回路を含み、再構成可能回路が、出力ドライバ回路の信号入力端子を別層のチップの同一位置にある出力ドライバ回路の信号入力端子と接続する回路と、入力バッファ回路と出力ドライバ回路のいずれかをアクティブとする方向選択端子を別層のチップの同一位置にある方向選択端子と接続する回路とを含む例である。
図11に、IO回路の構成を示す。IO回路は、前記第3の実施形態と異なり、IO用の貫通ビア接続用パッド1101(1101〜1101)、ESD保護回路1102(1102〜1102)、入出力バッファ回路1103(1103〜1103)、およびFPGA3次元化用の貫通ビア接続用パッド1151(1151〜1151)を有するFGPA回路1140で構成される。前記第1〜第3の実施形態と異なり、入出力バッファ回路1103に繋がるスイッチ回路の代わりにFPGA回路1140をコア回路に設け、入出力バッファ回路1103からFPGA回路1140へ、また、FPGA回路1140から入出力バッファ回路1103へ直接入力される。
FPGA回路1140は、積層時にFPGA3次元化用の貫通ビア接続用パッド1151が各層で接続されて3次元構成をとる。タンデム駆動する入出力バッファ回路1103の層間での入力信号の共有は、この貫通ビア接続用パッド1151が接続されたFPGA回路1140の内部で行われるため、入出力バッファ回路1103の入力側に直接接続される貫通ビア接続用パッドは存在しない。また、スイッチ回路も存在しない。各層のFPGA回路1140が貫通ビアを通して協調し、各層のFPGA回路1140から出力される信号を入出力バッファ回路1103に直接入力する。タンデム駆動する層間の入出力バッファ回路1103には、互いに一致した真理値の信号が入力され、互いに一致した方向で入出力バッファ回路1103が制御される。
以上説明したように、本実施形態の構成(IO回路がESD保護回路1102と入出力バッファ回路1103で構成、スイッチ回路の代わりにFPGA回路1140を有する構成)を用いることにより、各チップのIO回路の大きさを、そのIO回路を構成する入出力バッファ回路1103のドライブ能力や、ESD保護回路1102のESD耐性能力を維持した上で、従来のサイズから積層数で割った値に縮小することができる。また、積層数を増加させるにつれて、システムのIO数をスケーラブルに増加させることができる。
なお、本実施形態では、3次元構造のFPGA回路1140で入出力バッファ回路1103を制御する場合を示したが、前記第1の実施形態と同様にIO回路を構成する入力バッファ回路を制御する場合や、前記第2の実施形態と同様にIO回路を構成する出力バッファ回路を制御する場合、さらに入力バッファ回路と出力ドライバ回路とを分離して両回路を制御する場合にも適用可能である。
さらに、本実施形態は、FPGA回路以外にも、貫通ビアで各層間で複数接続されたマイクロプロセッサ、メモリ、または簡単な順序回路に適用しても良い。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
本発明は、マイクロプロセッサやメモリが集積されたチップを積層した半導体装置に関し、特に、複数の同一デザインのチップを積層したホモ積層の積層チップシステムにおけるチップ間の接続技術に利用可能である。
100:回路チップ、101:貫通ビア、102:貫通ビア接続用パッド、103:チップ間接続用の半田バンプ、110:インターポーザ、112:インターポーザ実装基板間接続用の半田バンプ、
201:IO用の貫通ビア接続用パッド、202:IO回路、206:スイッチ回路、207:IOチャネル、
301:IO用の貫通ビア接続用パッド、302:ESD保護回路、304:入力バッファ回路、306:スイッチ回路、
400:回路チップ、410:インターポーザ、411:IO用の接続用パッド、
510:インターポーザ、511:IO用の接続用パッド、
610:インターポーザ、611:IO用の接続用パッド、
701:IO用の貫通ビア接続用パッド、702:ESD保護回路、703:出力バッファ回路、706:スイッチ回路、708:タンデム駆動用の貫通ビア接続用パッド、
800:回路チップ、810:インターポーザ、
901:IO用の貫通ビア接続用パッド、902:ESD保護回路、903:入出力バッファ回路、908:タンデム駆動用の貫通ビア接続用パッド、909:入出力バッファ回路方向選択用の貫通ビア接続用パッド、
1006:スイッチ回路、1031:IO回路方向選択レジスタ、1032:スイッチ回路制御レジスタ、
1101:IO用の貫通ビア接続用パッド、1102:ESD保護回路、1103:入出力バッファ回路、1140:FPGA回路、1151:FPGA3次元化用の貫通ビア接続用パッド、
1201:IOパッド、1202:ESD保護回路、1203:出力ドライバ回路、1204:入力バッファ回路、1205:コア回路。

Claims (5)

  1. 複数の同一デザインのチップを積層し、前記複数のチップを貫通ビアで電気的に接続してインターポーザ上に設置した半導体装置であって、
    前記各チップは、複数のIO端子と複数のIO回路と再構成可能回路を含むコア回路とを有し、前記各IO端子と前記各IO回路の一端を接続し、前記各IO回路の他端を前記再構成可能回路の一端に接続してIOチャネルを構成し、前記IOチャネルを1個以上持ち、
    前記各IO端子は、貫通ビアを受ける構造とし、前記各IO端子は前記貫通ビアにて別層のチップの同一位置のIO端子と接続され、
    前記再構成可能回路においては、積層されたチップが前記インターポーザ上に設置された際に、前記再構成可能回路も貫通ビアを受ける構造の複数の接続端子を有し、前記接続端子は前記貫通ビアにて別層のチップの再構成可能回路と同一位置にある接続端子と接続されている、ことを特徴とする半導体装置。
  2. 請求項1記載の半導体装置において、
    前記各IO回路は、静電破壊防止用ダイオードを含み、
    前記静電破壊防止用ダイオードのチャネル幅は、チップ製造仕様で推奨される値から、この値を最大積層予定数で割った値までの間に設定される、ことを特徴とする半導体装置。
  3. 請求項2記載の半導体装置において、
    前記各IO回路は、さらに入力バッファ回路を含む、ことを特徴とする半導体装置。
  4. 請求項2記載の半導体装置において、
    前記各IO回路は、さらに出力ドライバ回路を含み、
    前記出力ドライバ回路を構成するFETのチャネル幅は、チップ製造仕様で推奨される値もしくは実装基板上の配線を駆動するに足る幅のいずれかの値から、この値を前記最大積層予定数で割った値までの間に設定され、
    前記再構成可能回路は、前記出力ドライバ回路の信号入力端子を、別層のチップの同一位置にある出力ドライバ回路の信号入力端子と接続する回路を含む、ことを特徴とする半導体装置。
  5. 請求項2記載の半導体装置において、
    前記各IO回路は、さらに入力バッファ回路と出力ドライバ回路とを含み、
    前記出力ドライバ回路を構成するFETのチャネル幅は、チップ製造仕様で推奨される値もしくは実装基板上の配線を駆動するに足る幅のいずれかの値から、この値を前記最大積層予定数で割った値までの間に設定され、
    前記再構成可能回路は、
    前記出力ドライバ回路の信号入力端子を、別層のチップの同一位置にある出力ドライバ回路の信号入力端子と接続する回路と、
    前記入力バッファ回路と前記出力ドライバ回路のいずれかをアクティブとする方向選択端子を、別層のチップの同一位置にある方向選択端子と接続する回路とを含む、ことを特徴とする半導体装置。
JP2012248039A 2012-11-12 2012-11-12 半導体装置 Pending JP2013065870A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012248039A JP2013065870A (ja) 2012-11-12 2012-11-12 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012248039A JP2013065870A (ja) 2012-11-12 2012-11-12 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2010286163A Division JP5167335B2 (ja) 2010-12-22 2010-12-22 半導体装置

Publications (1)

Publication Number Publication Date
JP2013065870A true JP2013065870A (ja) 2013-04-11

Family

ID=48189036

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012248039A Pending JP2013065870A (ja) 2012-11-12 2012-11-12 半導体装置

Country Status (1)

Country Link
JP (1) JP2013065870A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9087822B2 (en) 2012-10-02 2015-07-21 Hitachi, Ltd. Semiconductor device
JP2016092061A (ja) * 2014-10-30 2016-05-23 株式会社東芝 半導体装置および固体撮像装置
US20230223402A1 (en) * 2022-01-12 2023-07-13 Kneron Inc. Three-dimensional Integrated Circuit
CN117056279A (zh) * 2023-10-12 2023-11-14 之江实验室 可重构电路、可重构芯粒间互联的装置及其方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62285516A (ja) * 1986-06-03 1987-12-11 Sony Corp 出力バツフア回路
JPH0992781A (ja) * 1995-09-22 1997-04-04 Internatl Business Mach Corp <Ibm> 統合した回路を有するマルチチップ半導体構造およびその製造方法
JP2002270759A (ja) * 2001-03-14 2002-09-20 Matsushita Electric Ind Co Ltd 半導体チップ及びマルチチップモジュール
JP2009139273A (ja) * 2007-12-07 2009-06-25 Elpida Memory Inc 積層型半導体装置および導通テスト方法
JP2010080801A (ja) * 2008-09-29 2010-04-08 Hitachi Ltd 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62285516A (ja) * 1986-06-03 1987-12-11 Sony Corp 出力バツフア回路
JPH0992781A (ja) * 1995-09-22 1997-04-04 Internatl Business Mach Corp <Ibm> 統合した回路を有するマルチチップ半導体構造およびその製造方法
JP2002270759A (ja) * 2001-03-14 2002-09-20 Matsushita Electric Ind Co Ltd 半導体チップ及びマルチチップモジュール
JP2009139273A (ja) * 2007-12-07 2009-06-25 Elpida Memory Inc 積層型半導体装置および導通テスト方法
JP2010080801A (ja) * 2008-09-29 2010-04-08 Hitachi Ltd 半導体装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9087822B2 (en) 2012-10-02 2015-07-21 Hitachi, Ltd. Semiconductor device
JP2016092061A (ja) * 2014-10-30 2016-05-23 株式会社東芝 半導体装置および固体撮像装置
US20230223402A1 (en) * 2022-01-12 2023-07-13 Kneron Inc. Three-dimensional Integrated Circuit
CN117056279A (zh) * 2023-10-12 2023-11-14 之江实验室 可重构电路、可重构芯粒间互联的装置及其方法
CN117056279B (zh) * 2023-10-12 2024-01-26 之江实验室 可重构电路、可重构芯粒间互联的装置及其方法

Similar Documents

Publication Publication Date Title
JP5167335B2 (ja) 半導体装置
US11693801B2 (en) Stacked semiconductor device assembly in computer system
US10163791B2 (en) Semiconductor device
US10325841B2 (en) Semiconductor device
US10159144B2 (en) Semiconductor device
JP4387076B2 (ja) 半導体装置
JP6429647B2 (ja) 半導体装置
US9368477B2 (en) Co-support circuit panel and microelectronic packages
CN102089826A (zh) 邻近光存储器模块
JP2013065870A (ja) 半導体装置
JPWO2005093834A1 (ja) チップ積層型半導体装置
US9356000B2 (en) Semiconductor integrated circuit and semiconductor system with the same
US20130193582A1 (en) Method and apparatus for connecting memory dies to form a memory system
CN113745197B (zh) 一种三维异质集成的可编程阵列芯片结构和电子器件
WO2023119450A1 (ja) 半導体モジュール及び積層モジュール
US12119335B2 (en) Interconnection structures for high bandwidth data transfer
CN117320433A (zh) 半导体装置
JP2006245613A (ja) 半導体装置
CN117877540A (zh) 存储器封装和包括存储器封装的存储器模块
KR20130072069A (ko) 반도체 장치

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131203

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140513