Nothing Special   »   [go: up one dir, main page]

JPWO2005093834A1 - チップ積層型半導体装置 - Google Patents

チップ積層型半導体装置 Download PDF

Info

Publication number
JPWO2005093834A1
JPWO2005093834A1 JP2006511531A JP2006511531A JPWO2005093834A1 JP WO2005093834 A1 JPWO2005093834 A1 JP WO2005093834A1 JP 2006511531 A JP2006511531 A JP 2006511531A JP 2006511531 A JP2006511531 A JP 2006511531A JP WO2005093834 A1 JPWO2005093834 A1 JP WO2005093834A1
Authority
JP
Japan
Prior art keywords
semiconductor chip
chip
interposer substrate
bumps
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006511531A
Other languages
English (en)
Other versions
JP5010275B2 (ja
Inventor
田子　雅基
雅基 田子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2006511531A priority Critical patent/JP5010275B2/ja
Publication of JPWO2005093834A1 publication Critical patent/JPWO2005093834A1/ja
Application granted granted Critical
Publication of JP5010275B2 publication Critical patent/JP5010275B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Wire Bonding (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

複数段に積層された半導体チップ同士を電気的に接続しても、半導体チップの回路構成を変えることを要せず、またコンバーター回路の搭載も要せずに使用することができるチップ積層型半導体装置を提供する。半導体チップ（４）に設けられた貫通配線（５）が、バンプ（３）を介して厚膜配線から電源及びグランドの供給を受ける。上に位置する半導体チップ（４）の所望の箇所に電源及びグランドを短い経路で供給することが可能になるとともに、再配線が不要となるので配線抵抗が高くなるという問題が生じない。このため、半導体装置の動作安定性を高められる。

Description

本発明は半導体装置に関し、特にチップ積層型の半導体装置に関する。
チップ積層型の半導体装置では、小型化、薄型化が求められ、１つのパッケージに複数のチップを実装することが重要な要素の一つとなっている。この目的のために、通常、チップの回路面上にもう１つのチップをフェイスアップで搭載し、ワイヤボンディングにより、リードフレーム及びインターポーザー基板に接続する構造のパッケージが開発されている。
従来のチップ積層型の半導体装置においてメモリ容量を増すためになされている方法には、フェイスアップにチップを積層し、各々のチップをインターポーザー基板にワイヤボンディングにより接続するワイヤ積層型の方法と、チップ間の信号伝送を高速に行う必要のあるチップをフェイスダウンで搭載するチップオンチップ型の方法がある。
ワイヤ積層型の半導体装置の組立はインターポーザー基板と各チップをワイヤで接続するため、その組立コストは比較的安価である。そのため、比較的低コストに実装密度を高める目的で使用するのに適している。積層された各チップは夫々インターポーザー基板と接続されるため、異なる電源電圧のチップを積層する場合でも、夫々の電圧を夫々のワイヤによって供給すれば良いという利点がある。
図９は、従来のワイヤ積層型の半導体装置の断面図である。下に位置する半導体チップ２はボンディングワイヤ２ｂを介してインターポーザー基板１と電気的に接続しており、ボンディングワイヤ２ｂを介して電源及びグランドがインターポーザー基板１から供給され、また、半導体チップ２に入力される電気信号及び半導体チップ２から出力される電気信号もボンディングワイヤ２ｂを介してインターポーザー基板１との間を伝送される。上に位置する半導体チップ４はボンディングワイヤ４ｂを介してインターポーザー基板１と電気的に接続しており、ボンディングワイヤ４ｂを介して電源及びグランドがインターポーザー基板１から供給され、また、半導体チップ４に入力される電気信号及び半導体チップ４から出力される電気信号もボンディングワイヤ４ｂを介してインターポーザー基板１との間を伝送される。
しかしながら、ワイヤ積層型のパッケージでは、積層した夫々のチップから一旦インターポーザー基板又はリードフレームに接続する必要がある。インターポーザー基板に接続した場合にはインターポーザー基板内で配線の引き回しが必要となり、リードフレームに接続した場合にはマザーボード内で配線の引き回しが必要となる。このため、配線が複雑化することからインターポーザー基板及びマザーボードのコストが高くなるといった問題点がある。
また、電源及びグランドの接続では、通常、直径が２０乃至３０μｍのボンディングワイヤを使用するため低抵抗であり、安定するが、信号線についてはその接続により寄生容量が増すことになり伝送速度が低下するといった問題点がある。更に、インターポーザー基板の配線密度の問題点から高密度実装が困難になるという問題点がある。
一方、チップオンチップ型の半導体装置では、チップ間の接続に用いられるバンプを介して接続するため、伝送距離が短く高速伝送が可能な利点及びワイヤループ高さの制約がなくなるためパッケージ厚を薄く抑えることができる利点等がある（例えば、特許文献１乃至４参照。）。
図１０は、従来のチップオンチップ型の半導体装置の断面図である。下に位置する半導体チップ２と上に位置する半導体チップ４との間にはバンプ３が設けられ、両チップを電気的に接続している。半導体チップ２及び４に供給される電源及びグランド並びに電気信号はボンディングワイヤ２ｂを介して行われる。
特開２００２−２６１２３２号公報 特開２００２−３０５２８２号公報 特開２００３−１１００８４号公報 特開２００３−２４９６２２号公報
しかし、チップオンチップ型のパッケージにおいては、上に位置する半導体チップはフェイスダウンで下に位置する半導体チップに接続され、電源及びグランドを含み信号線も全て下に位置する半導体チップと接続されることになるため、配線抵抗による電圧降下等を考慮して下に位置する半導体チップは上に位置する半導体チップを接続するために再配線する必要がある。通常の再配線では配線抵抗が高くなる等の問題があり、半導体装置に安定した電源供給をすることはできない。さらに異なる電源電圧のチップを搭載し、下チップと接続する場合、下チップにコンバーターを追加する必要が生じる等の設計変更が必要となり、コストが増加するとともに、汎用性が低下するという問題がある。
本発明の目的は、チップオンチップ型の半導体装置において、複数段に積層された半導体チップ同士を電気的に接続しても、半導体チップの回路構成を変えることを要せず、またコンバーター回路の搭載も要せずに使用することができる動作安定性に優れたチップ積層型半導体装置を提供することにある。
本発明の第１の観点に係るチップ積層型半導体装置は、インターポーザー基板と、前記インターポーザー基板上に２段以上に重ねて搭載された２以上の半導体チップとを有する。前記半導体チップの少なくとも１つは複数の貫通配線を有し、前記２以上の半導体チップのうち少なくとも１以上の半導体チップに前記複数の貫通配線を介して少なくとも１個の電源及びグランドを前記インターポーザー基板から供給する。
本発明の第２の観点に係るチップ積層型半導体装置は、インターポーザー基板と、前記インターポーザー基板の上方に設けられ、上面に回路面及び厚膜配線を備えた第１の半導体チップと、前記第１の半導体チップの上方に設けられ、複数の貫通配線及び上面に回路面を備えた第２の半導体チップと、前記複数の貫通配線及び前記厚膜配線の間を電気的に接続する複数のバンプと、前記インターポーザー基板と前記厚膜配線を電気的に接続するボンディングワイヤとを有する。前記ボンディングワイヤ、前記厚膜配線、前記複数のバンプ及び前記複数の貫通配線を介して前記第２の半導体チップの回路面に少なくとも１個の電源及びグランドを前記インターポーザー基板から供給する。
本発明の第３の観点に係るチップ積層型半導体装置は、インターポーザー基板と、前記インターポーザー基板の上方に設けられ、上面に回路面及び厚膜配線を備えた第１の半導体チップと、前記第１の半導体チップの上方に設けられ、複数の貫通配線及び下面に回路面を備えた第２の半導体チップと、前記第２の半導体チップ及び前記厚膜配線の間を電気的に接続する複数のバンプと、前記インターポーザー基板と前記厚膜配線を電気的に接続するボンディングワイヤとを有する。前記ボンディングワイヤ、前記厚膜配線及び前記複数のバンプを介して前記第２の半導体チップの回路面に電源及びグランドを前記インターポーザー基板から供給し、前記複数の貫通配線及び前記ボンディングワイヤを介して前記第２の半導体チップの回路面と前記インターポーザー基板との間の電気信号の伝送を行う。
前記厚膜配線と前記バンプの厚さは同じであることが好ましい。また、前記厚膜配線と前記バンプはめっきにより形成されていてもよい。
本発明の第４の観点に係るチップ積層型半導体装置は、インターポーザー基板と、前記インターポーザー基板の上方に設けられ、複数の貫通配線を備えた第１の半導体チップと、前記第１の半導体チップの上方に設けられ、下面に回路面を備えた第２の半導体チップと、前記複数の貫通配線及び前記インターポーザー基板を電気的に接続する複数の第１のバンプと、前記複数の貫通配線及び前記第２の半導体チップを電気的に接続する複数の第２のバンプとを有する。そして、前記複数の第１のバンプ、前記複数の貫通配線及び前記第２のバンプを介して前記第２の半導体チップの回路面に少なくとも１個の電源及びグランドを前記インターポーザー基板から供給する。
本発明の第５の観点に係るチップ積層型半導体装置は、インターポーザー基板と、前記インターポーザー基板の上方に設けられ、上面に回路面及び厚膜配線を備えた第１の半導体チップと、前記第１の半導体チップの上方に設けられ、複数の貫通配線を備えたスペーサ−と、前記スペーサ−の上方に設けられ、下面に回路面を備えた第２の半導体チップと、前記複数の貫通配線及び前記厚膜配線を電気的に接続する複数の第１のバンプと、前記複数の貫通配線及び前記第２の半導体チップを電気的に接続する複数の第２のバンプと、前記インターポーザー基板と前記厚膜配線を電気的に接続するボンディングワイヤとを有する。そして、前記ボンディングワイヤ、前記厚膜配線、前記複数の第１のバンプ、前記複数の貫通配線及び前記複数の第２のバンプを介して前記第２の半導体チップの回路面に少なくとも１個の電源及びグランドを前記インターポーザー基板から供給する。
本発明の第６の観点に係るチップ積層型半導体装置は、インターポーザー基板と、前記インターポーザー基板の上方に設けられ、複数の第１の貫通配線を備えた第１の半導体チップと、前記第１の半導体チップの上方に設けられ、複数の第２の貫通配線を備えたスペーサ−と、前記スペーサ−の上方に設けられ、下面に回路面を備えた第２の半導体チップと、前記インターポーザー基板及び前記複数の第１の貫通配線を電気的に接続する複数の第１のバンプと、前記複数の第１の貫通配線及び前記複数の第２の貫通配線を電気的に接続する複数の第２のバンプと、前記複数の第２の貫通配線及び前記第２の半導体チップを電気的に接続する複数の第３のバンプとを有する。そして、前記複数の第１のバンプ、前記複数の第１の貫通配線、前記複数の第２のバンプ、前記複数の第２の貫通配線及び前記複数の第３のバンプを介して前記第２の半導体チップの回路面に少なくとも１個の電源及びグランドを前記インターポーザー基板から供給する。
本発明の第７の観点に係るチップ積層型半導体装置は、インターポーザー基板と、前記インターポーザー基板の上方に設けられ、上面に回路面及び厚膜配線を備えた第１の半導体チップと、前記第１の半導体チップの上方に設けられ、複数の貫通配線を備えた第２の半導体チップと、前記第２の半導体チップの上方に設けられ、下面に回路面を備えた第３の半導体チップと、前記複数の貫通配線及び前記厚膜配線を電気的に接続する複数の第１のバンプと、前記複数の貫通配線及び前記第２の半導体チップを電気的に接続する複数の第２のバンプと、前記インターポーザー基板と前記厚膜配線を電気的に接続するボンディングワイヤとを有する。そして、前記ボンディングワイヤ、前記厚膜配線、前記複数の第１のバンプ、前記複数の貫通配線及び前記複数の第２のバンプを介して前記第３の半導体チップの回路面に少なくとも１個の電源及びグランドを前記インターポーザー基板から供給する。
前記電源及びグランドを供給する前記半導体チップごとの複数の配線は、前記半導体チップごとに並列に設けられ、前記インターポーザー基板内、前記半導体チップ内又は前記スペーサ−内の単一の配線に夫々並列に接続されていることが好ましい。
本発明においては、複数段に積層された半導体チップに貫通配線を用いて少なくとも１個の電源及びグランドを供給するので、半導体チップ上の各回路に個別に短い経路で電源電圧を供給することができる。このため、複数段に積層された半導体チップ同士を電気的に接続しても、配線抵抗による電圧降下等を考慮する必要はないので、半導体チップの回路構成を変えることを要せず、またコンバーター回路の搭載も要せずに使用することができ、動作安定性に優れた半導体装置を提供することができる。これは、貫通配線を介して信号を伝送した場合も同様である。
本発明の第１実施形態に係るチップ積層型半導体装置の断面図である。 本発明の第２の実施形態に係るチップ積層型半導体装置の断面図である。 本発明の第３の実施形態に係るチップ積層型半導体装置の断面図である。 本発明の第４の実施形態に係るチップ積層型半導体装置の断面図である。 本発明の第５の実施形態に係るチップ積層型半導体装置の断面図である。 本発明の第６の実施形態に係るチップ積層型半導体装置の断面図である。 本発明の第７の実施形態に係るチップ積層型半導体装置の断面図である。 バンプ３と厚膜配線２ｃについての実施形態を示す図である。 従来のワイヤ積層型の半導体装置の断面図である。 従来のチップオンチップ型の半導体装置の断面図である。
符号の説明
１：インターポーザー基板
２，４：半導体チップ
２ａ，４ａ：回路面
２ｂ，４ｂ：ボンディングワイヤ
３：バンプ
５：貫通配線
６：ハンダボール
７：スペーサ−
以下、本発明の実施の形態について、添付の図面を参照して詳細に説明する。図１は、本発明の第１実施形態に係るチップ積層型半導体装置の断面図である。インターポーザー基板１上には半導体チップ２が搭載されている。半導体チップ２の上面には回路面２ａ及び厚膜配線２ｃ（図８参照）が形成されている。半導体チップ２上には複数の貫通配線５を有する半導体チップ４が搭載されている。複数の貫通配線５の夫々の下部はバンプ３を介して半導体チップ２の厚膜配線２ｃに接続されており、貫通配線５の上部は半導体チップ４の上面に形成された回路面４ａに接続されている。半導体チップ２と半導体チップ４はバンプ３を介して接続されている。半導体チップ２の上面に形成された厚膜配線２ｃはボンディングワイヤ２ｂを介してインターポーザー基板１に接続されている。半導体チップ４の上面に形成された回路面４ａはボンディングワイヤ４ｂを介してインターポーザー基板１に接続されている。これらの全体は樹脂により封止され、パッケージ化されている。ハンダボール６は、インターポーザー基板１を他の基板に接着するとともに、インターポーザー基板１内の配線を他の基板の配線と接続する。
次に、本発明の第１実施形態に係るチップ積層型半導体装置の動作について説明する。電源及びグランドはボンディングワイヤ２ｂを介して半導体チップ２の上面に形成された厚膜配線２ｃに供給される。厚膜配線２ｃに供給された電源及びグランドは半導体チップ２上の回路面２ｂにおける回路に供給される。また、厚膜配線２ｃに供給された電源及びグランドは、厚膜配線２ｃ、バンプ３及び貫通配線５を介して半導体チップ４の上面に形成された回路面４ａに供給される。半導体チップ２上の回路面２ａに入力される電気信号及び半導体チップ２上の回路面２ａから出力される電気信号は、ボンディングワイヤ２ｂを介してインターポーザー基板１との間で伝送がなされ、半導体チップ４上の回路面４ａに入力される電気信号及び半導体チップ４上の回路面４ａから出力される電気信号は、ボンディングワイヤ４ｂを介してインターポーザー基板１との間で伝送がなされる。
次に、本発明の第１実施形態に係るチップ積層型半導体装置の効果について説明する。本実施形態においては、電気信号は半導体チップ２及び４とインターポーザー基板１との間で夫々ボンディングワイヤ２ｂ及び４ｂを通じて伝送される一方、上に位置する半導体チップ４に設けられた貫通配線５が、バンプ３を介して厚膜配線２ｃから電源及びグランドの供給を受けるので、上に位置する半導体チップ４の所望の箇所に電源及びグランドを短い経路で供給することが可能になるとともに、再配線が不要となるので配線抵抗が高くなるという問題が生じない。このため、半導体装置の動作安定性を高められる。従来は、半導体チップ２から半導体チップ４への電源及びグランドの供給をボンディングワイヤ又はバンプにより行っていたので、チップ内の配線抵抗による電圧降下等を考慮して再配線を行う必要が生じていた。
次に、本発明の第２の実施形態について説明する。ただし、第２の実施形態において、第１の実施形態と同一の構成要素については、同一符号を付してその詳細な説明は省略する。
図２は、本発明の第２の実施形態に係るチップ積層型半導体装置の断面図である。第２の実施形態に係るチップ積層型半導体装置は、上に位置する半導体チップ４がフェイスダウンに積層されている点が第１の実施形態の構成と異なる。上に位置する半導体チップ４の回路面４ａはバンプ３を介して下に位置する半導体チップ２の回路面２ａと接続されている。また、回路面４ａは、貫通配線５及びボンディングワイヤ４ｃを介してインターポーザー基板１に接続されている。全体は樹脂により封止され、パッケージ化されている。ハンダボール６は、インターポーザー基板１を他の基板に接着するとともに、インターポーザー基板１内の配線を他の基板の配線と接続する。
本発明の第２の実施形態の動作について説明する。半導体チップ４の回路面４ａに供給される電源及びグランドはボンディングワイヤ２ｂ、厚膜配線２ｃ、バンプ３を介してインターポーザー基板１から供給される。半導体チップ４の回路面４ａに入力される電気信号及び半導体チップ４の回路面４ａから出力される電気信号は貫通配線５及びボンディングワイヤ４ｂを介してインターポーザー基板１との間で伝送がなされる。
本発明の第２の実施形態の効果は第１の実施形態と同様である。
次に、本発明の第３の実施形態について説明する。ただし、第３の実施形態において、第１及び第２の実施形態と同一の構成要素については、同一符号を付してその詳細な説明は省略する。
図３は、本発明の第３の実施形態に係るチップ積層型半導体装置の断面図である。第３の実施形態に係るチップ積層型半導体装置は、下に位置する半導体チップ２に貫通配線５が設けられている点及びインターポーザー基板１と半導体チップ４を接続するボンディングワイヤが設けられていない点が第１及び第２の実施形態の構成と異なる。半導体チップ２に設けられた貫通配線５の下部はバンプ３によりインターポーザー基板１に接続され、上部はバンプ３により上に位置する半導体チップ４に接続されている。全体は樹脂により封止され、パッケージ化されている。ハンダボール６は、インターポーザー基板１を他の基板と接着するとともに、インターポーザー基板１内の配線を他の基板の配線に接続する。
次に、本発明の第３実施形態に係るチップ積層型半導体装置の動作について説明する。半導体チップ２の電源及びグランドはボンディングワイヤ２ｂを介して厚膜配線２ｃに供給される。厚膜配線２ｃに供給された電源及びグランドは半導体チップ２上の回路面２ａにおける回路に供給される。半導体チップ４の電源及びグランドは、貫通配線５及びその上下に配置されるバンプ３を介してインターポーザー基板１から供給される。半導体チップ２に入力される電気信号及び半導体チップ２から出力される電気信号は、ボンディングワイヤ２ｃを介してインターポーザー基板１との間を伝送される。半導体チップ４に入力される電気信号及び半導体チップ４から出力される電気信号は、ボンディングワイヤ２ｃ、厚膜配線２ａ及びバンプ３を介してインターポーザー基板１との間を伝送される。又は、半導体チップ２の貫通配線５及びその上下に設けられているバンプ３を介してインターポーザー基板１との間を伝送される構成としてもよい。
次に、本発明の第３実施形態に係るチップ積層型半導体装置の効果について説明する。本実施形態においては、半導体チップ４の電源及びグランドは、貫通配線５及びその上下に配置されるバンプ３を介してインターポーザー基板１から供給され、半導体チップ２に供給される電源及びグランドとは区別されて短い経路で供給されるので、半導体装置としての動作安定性が向上する。また、電源及びグランドは、上に配置される半導体チップ４の必要な箇所へ貫通配線５及びその上下に配置されるバンプ３を介してインターポーザー基板１から直接供給されるので、半導体チップ２の上に半導体チップ４を積層しても回路の再構成を行う必要はない。更に、異なる機能を組み合わせてシステムインパッケージを構成する場合等においては、半導体チップ４と半導体チップ２の動作電圧が異なることが多いが、たとえ両者の動作電圧が異なっても、半導体チップ２の動作電源とは区別された経路、すなわち貫通配線５及びその上下に配置されるバンプ３を介してインターポーザー基板１から直接供給する経路で、上に位置する半導体チップ４の表面に形成された回路に電源及びグランドを供給するので、下チップにコンバーターを追加する必要は生じない。更にまた、半導体チップ２及び４の間における電気信号のやり取りはバンプ３を介して行われるため、半導体装置としての出力が高速でなされるという効果もある。
次に、本発明の第４の実施形態について説明する。ただし、第４の実施形態において、第３の実施形態と同一の構成要素については、同一符号を付してその詳細な説明は省略する。
図４は、本発明の第４の実施形態に係るチップ積層型半導体装置の断面図である。第４の実施形態に係るチップ積層型半導体装置は、インターポーザー基板１と半導体チップ２とを接続するボンディングワイヤも設けられておらず、ボンディングワイヤが存在しない代わりに、貫通配線５の下部以外にも半導体チップ２とインターポーザー基板１との間にバンプ３が設けられている点が第３の実施形態の構成と異なる。全体は樹脂により封止され、パッケージ化されている。ハンダボール６は、インターポーザー基板１を他の基板に接着するとともに、インターポーザー基板１内の配線を他の基板の配線に接続する。
次に、本発明の第４実施形態に係るチップ積層型半導体装置の動作について説明する。半導体チップ２の電源及びグランドは貫通配線５の下部以外に設けられた半導体チップ２とインターポーザー基板１との間のバンプ３を介して供給される。半導体チップ４の電源及びグランドは、第３実施形態と同様に、貫通配線５及びその上下に配置されるバンプ３を介してインターポーザー基板１から供給される。半導体チップ２に入力される電気信号及び半導体チップ２から出力される電気信号は、貫通配線５の下部以外に設けられた半導体チップ２とインターポーザー基板１との間のバンプ３を介してインターポーザー基板１との間を伝送される。半導体チップ４に入力される電気信号及び半導体チップ４から出力される電気信号は、貫通配線５及びその上下に配置されるバンプ３を介してインターポーザー基板１との間を伝送される。
次に、本発明の第４実施形態に係るチップ積層型半導体装置の効果について説明する。本実施形態においては、半導体チップ４の電源及びグランドは、半導体チップ２の貫通配線５及びその上下に配置されるバンプ３を介してインターポーザー基板１から供給され、半導体チップ２に供給される経路とは異なっている。このため、半導体チップ２の上に半導体チップ４を積層しても、半導体チップ２の回路構成の変更を行う必要はない。また、半導体チップ２と半導体チップ４の動作電圧が異なってもコンバーターを半導体チップ２に設ける必要はない。従って、半導体チップ２及び４の動作電源を安定して供給することができる。また、バンプ３が、半導体チップ２に電気信号を入力する際の伝送並びに半導体チップ２から電気信号が出力される際の伝送にも用いられ、貫通配線５及びその上下のバンプ３が、半導体チップ４に電気信号を入力する際の伝送及び半導体チップ４から電気信号が出力される際の伝送にも用いられている。このため、上下のチップ間の伝送距離が短くなり、信号伝送の高速化が実現できる。更に、半導体チップ２及び半導体チップ４の間の電気信号のやり取りはバンプ３を介して行われるので、半導体装置としての出力が高速でなされるという効果もある。更にまた、ボンディングワイヤを使用していないので半導体装置全体を小型化することができる。
次に、本発明の第５の実施形態について説明する。ただし、第５の実施形態において、第１乃至４の実施形態と同一の構成要素については、同一符号を付してその詳細な説明は省略する。
図５は、本発明の第５の実施形態に係るチップ積層型半導体装置の断面図である。第５の実施形態に係るチップ積層型半導体装置は、半導体チップ２及び４の間に貫通配線５を有するスペーサ７が挿入されている点が第１乃至４の実施形態と異なる。全体は樹脂により封止され、パッケージ化されている。スペーサ７は電気絶縁性のある材料であればよい。ハンダボール６は、インターポーザー基板１を他の基板に接着するとともに、インターポーザー基板１内の配線を他の基板の配線に接続する。
次に、本発明の第５実施形態に係るチップ積層型半導体装置の動作について説明する。電源及びグランドはボンディングワイヤ２ｃを介して半導体チップ２の上面に形成された厚膜配線２ａに供給される。厚膜配線２ａに供給された電源及びグランドは半導体チップ２上の回路面２ｂにおける回路に供給される。また、厚膜配線２ａ、貫通配線５の上下に設けられたバンプ３及び貫通配線５を介して半導体チップ４の下面に形成された回路面４ａに電源及びグランドが供給される。半導体チップ２上の回路面２ａに入力される電気信号及び半導体チップ２上の回路面２ａから出力される電気信号は、ボンディングワイヤ２ｂを介してインターポーザー基板１との間で伝送がなされ、半導体チップ４上の回路面４ａに入力される電気信号及び回路面４ａから出力される電気信号は、貫通配線５の上下に設けられたバンプ３、貫通配線５、厚膜配線２ａ及びボンディングワイヤ２ｃを介してインターポーザー基板１との間で伝送がなされる。
次に、本発明の第５実施形態に係るチップ積層型半導体装置の効果について説明する。本実施形態においては、半導体チップ２及び４の間に貫通配線５を有するスペーサ７が挿入されているので、上に配置される半導体チップ４の大きさに制約を設ける必要がなくなる。スペーサ７が半導体チップ２と半導体チップ４の間の間隙を確保しているので、半導体チップ４が半導体チップ２より大きくても半導体チップ２とインターポーザー基板との間を接続するボンディングワイヤ２ｂを配置することができるからである。また、半導体チップ４に供給される電源及びグランドは、ボンディングワイヤ２ｂ、厚膜配線２ｃ、貫通配線５の上下に設けられたバンプ３及び貫通配線５を介して供給されるので、上に位置する半導体チップ４の所望の箇所に電源及びグランドを短い経路で供給することが可能になるとともに、再配線が不要となるので、再配線により配線抵抗が高くなるという問題点が生じない。このため、半導体装置の動作安定性が高められる。更に、半導体チップ２及び４の間における電気信号のやり取りは貫通配線５及び貫通配線５の上下に設けられたバンプ３を介して行われるため、半導体装置としての出力が高速でなされるという効果もある。
次に、本発明の第６の実施形態について説明する。ただし、第６の実施形態において、第５の実施形態と同一の構成要素については、同一符号を付してその詳細な説明は省略する。
図６は、本発明の第６の実施形態に係るチップ積層型半導体装置の断面図である。第６の実施形態に係るチップ積層型半導体装置は、半導体チップ２に貫通配線５及びその下のバンプ３を設け、且つボンディングワイヤ２ｃを削除した点が第５実施形態と異なる。全体は樹脂により封止され、パッケージ化されている。ハンダボール６は、インターポーザー基板１を他の基板と接着するとともに、インターポーザー基板１内の配線を他の基板の配線に接続する。
次に、本発明の第６実施形態に係るチップ積層型半導体装置の動作について説明する。半導体チップ２の電源及びグランドは貫通配線５の下部以外に設けられた半導体チップ２とインターポーザー基板１との間のバンプ３を介して供給される。半導体チップ４の電源及びグランドは、半導体チップ２の貫通配線５及びスペーサ−７の貫通配線５並びにそれらの上下に配置されるバンプ３を介してインターポーザー基板１から供給される。半導体チップ２に入力される電気信号及び半導体チップ２から出力される電気信号は、貫通配線５の下部以外に設けられた半導体チップ２とインターポーザー基板１との間のバンプ３を介してインターポーザー基板１との間を伝送される。半導体チップ４に入力される電気信号及び半導体チップ４から出力される電気信号は、半導体チップ２の貫通配線５及びスペーサ−７の貫通配線５並びにそれらの上下に配置されるバンプ３を介してインターポーザー基板１との間を伝送される。
次に、本発明の第６実施形態に係るチップ積層型半導体装置の効果について説明する。本実施形態においては、半導体チップ４の電源及びグランドは、半導体チップ２の貫通配線５及びスペーサ−７の貫通配線５並びにそれらの上下に配置されるバンプ３を介してインターポーザー基板１から供給され、半導体チップ２に供給される経路とは異なっている。このため、半導体チップ２の上に半導体チップ４を積層しても、半導体チップ２の回路構成の変更を行う必要はない。また、半導体チップ２と半導体チップ４の動作電圧が異なってもコンバーターを半導体チップ２に設ける必要はない。従って、半導体チップ２及び４の動作電源を安定して供給することができる。また、バンプ３が、半導体チップ２に電気信号を入力する際の伝送並びに半導体チップ２から電気信号が出力される際の伝送にも用いられ、半導体チップ２の貫通配線５及びスペーサ−７の貫通配線５並びにそれらの上下のバンプ３が、半導体チップ４に電気信号を入力する際の伝送及び半導体チップ４から電気信号が出力される際の伝送にも用いられている。このため、上下のチップ間の伝送距離が短くなり、信号伝送の高速化が実現できる。更に、半導体チップ２及び半導体チップ４の間の電気信号のやり取りも半導体チップ２の貫通配線５及びスペーサ−７の貫通配線５並びにそれらの上下のバンプ３を介して行われるので、半導体装置としての出力が高速でなされるという効果もある。更にまた、ボンディングワイヤを使用していないので半導体装置全体を小型化することができる。
次に、本発明の第７の実施形態について説明する。ただし、第７の実施形態において、第１乃至６の実施形態と同一の構成要素については、同一符号を付してその詳細な説明は省略する。
図７は、本発明の第７の実施形態に係るチップ積層型半導体装置の断面図である。第７の実施形態に係るチップ積層型半導体装置は、半導体チップ２及び４の間に貫通配線５を有する半導体チップ８が挿入されている点が第１乃至６の実施形態と異なる。全体は樹脂により封止され、パッケージ化されている。ハンダボール６は、インターポーザー基板１を他の基板と接着するとともに、インターポーザー基板１内の配線を他の基板の配線に接続する。
本実施形態は、半導体チップを３つ積層しているが、動作及び効果は半導体チップを２つ積層した場合と基本的に同様である。ただし、３つの半導体チップを積層しているので、多数の半導体チップを高密度に積層することが可能となる。
次に、電源及びグランドをさらに安定化させるためのバンプ３と厚膜配線２ｃについての実施形態について説明する。図８は、バンプ３と厚膜配線２ｃについての実施形態を示す図である。半導体チップ２の上には接続用のバンプがめっきにより形成されるが、バンプ３の形成と同時に厚膜配線２ｃを形成することにより、更に一層の安定動作が可能となる。バンプ３と厚膜配線２ｃを同時に形成することでバンプ３と厚膜配線２ｃの厚さは等しくなるので、厚膜配線２ｃの厚さがバンプ３の厚さよりも大きくなることはなく、厚膜配線２ｃの厚さをバンプ３の厚さとともに厚くすることが可能であるからである。厚膜配線２ｃの厚さが厚くなれば低抵抗の配線を得ることができる。また、厚膜配線２ｃの厚さとバンプ３の厚さが同じであれば、厚膜配線２ｃがバンプ３の接続の障害となることはない。更に、厚膜配線２ｃの厚さが厚ければ、流すことができる電流量が多くなるので、厚膜配線２ｃに接続する配線の数が多くなってもそれらの配線に厚膜配線２ｃは電源及びグランドを供給することが可能である。このため、積層して搭載される半導体チップの回路の変更及びインターポーザー基板内の再配線をしなくても半導体チップの上に半導体チップを積層することが可能となり、コストメリットも生じる。
以上述べてきたように、貫通配線５は、電源及びグランドを半導体チップ上に搭載された半導体チップに供給する際の動作安定性の向上に寄与する。更に、前述のいくつかの実施形態の効果の中で述べたように、貫通配線５を電気信号の供給に使用することもでき、この場合は電極間の接続距離が短くなるため、高速化等の信号伝送特性の向上に寄与できる。
本発明のように、貫通配線を介して電源及びグランドを半導体チップに供給することにより、ＬＳＩ内の配線引き回しによりＩＲドロップ（電源電圧の低下）が発生するようなＬＳＩチップの特定回路に最短の配線距離で電源を供給することができる。特に、チップ端部から電圧を供給した場合、チップ中央部にて、電圧降下が大きくなるが、この電圧降下を可及的に小さくするために、チップ中央部に貫通配線を設け、この貫通配線に電源又はグランドを接続することが好ましい。なお、電源及びグランドが複数設けられている場合もあるが、この場合は、貫通配線により供給する電源及びグランドは、全ての電源及びグランドではなく、一部のものであってもよい。即ち、少なくとも１個の電源及びグランドを貫通配線に接続すれば良い。又は全ての電源を貫通配線により供給してもよい。グランドについては、通常、電源電圧確保のため、電源とペアに供給される。
また、貫通配線を介して信号を伝送してもよい。即ち、電源及びグランドに限らず、信号伝送に貫通配線を使用することができ、電源及びグランドと信号伝送とを混在させることもできる。
また、前述の実施形態は、ＢＧＡ（ボールグリットアレイ）タイプのパッケージであるが、本発明はＱＦＰ（クワッドフラットパッケージ）タイプなどすべての積層型パッケージ対しても同様に適用することができる。
本発明のチップ積層型半導体装置は、ＢＧＡ及びＱＦＰ等の積層型パッケージに適用することができる。
次に、本発明の第１実施形態に係るチップ積層型半導体装置の動作について説明する。電源及びグランドはボンディングワイヤ２ｂを介して半導体チップ２の上面に形成された厚膜配線２ｃに供給される。厚膜配線２ｃに供給された電源及びグランドは半導体チップ２上の回路面２ａにおける回路に供給される。また、厚膜配線２ｃに供給された電源及びグランドは、厚膜配線２ｃ、バンプ３及び貫通配線５を介して半導体チップ４の上面に形成された回路面４ａに供給される。半導体チップ２上の回路面２ａに入力される電気信号及び半導体チップ２上の回路面２ａから出力される電気信号は、ボンディングワイヤ２ｂを介してインターポーザー基板１との間で伝送がなされ、半導体チップ４上の回路面４ａに入力される電気信号及び半導体チップ４上の回路面４ａから出力される電気信号は、ボンディングワイヤ４ｂを介してインターポーザー基板１との間で伝送がなされる。
図２は、本発明の第２の実施形態に係るチップ積層型半導体装置の断面図である。第２の実施形態に係るチップ積層型半導体装置は、上に位置する半導体チップ４がフェイスダウンに積層されている点が第１の実施形態の構成と異なる。上に位置する半導体チップ４の回路面４ａはバンプ３を介して下に位置する半導体チップ２の回路面２ａと接続されている。また、回路面４ａは、貫通配線５及びボンディングワイヤ４ｂを介してインターポーザー基板１に接続されている。全体は樹脂により封止され、パッケージ化されている。ハンダボール６は、インターポーザー基板１を他の基板に接着するとともに、インターポーザー基板１内の配線を他の基板の配線と接続する。
次に、本発明の第３実施形態に係るチップ積層型半導体装置の動作について説明する。半導体チップ２の電源及びグランドはボンディングワイヤ２ｂを介して厚膜配線２ｃに供給される。厚膜配線２ｃに供給された電源及びグランドは半導体チップ２上の回路面２ａにおける回路に供給される。半導体チップ４の電源及びグランドは、貫通配線５及びその上下に配置されるバンプ３を介してインターポーザー基板１から供給される。半導体チップ２に入力される電気信号及び半導体チップ２から出力される電気信号は、ボンディングワイヤ２ｂを介してインターポーザー基板１との間を伝送される。半導体チップ４に入力される電気信号及び半導体チップ４から出力される電気信号は、ボンディングワイヤ２ｂ、厚膜配線２ｃ及びバンプ３を介してインターポーザー基板１との間を伝送される。又は、半導体チップ２の貫通配線５及びその上下に設けられているバンプ３を介してインターポーザー基板１との間を伝送される構成としてもよい。
次に、本発明の第４実施形態に係るチップ積層型半導体装置の効果について説明する。本実施形態においては、半導体チップ４の電源及びグランドは、半導体チップ２の貫通配線５及びその上下に配置されるバンプ３を介してインターポーザー基板１から供給され、半導体チップ２に供給される経路とは異なっている。このため、半導体チップ２の上に半導体チップ４を積層しても、半導体チップ２の回路構成の変更を行う必要はない。また、半導体チップ２と半導体チップ４の動作電圧が異なってもコンバーターを半導体チップ２に設ける必要はない。従って、半導体チップ２及び４の動作電位を安定して供給することができる。また、バンプ３が、半導体チップ２に電気信号を入力する際の伝送並びに半導体チップ２から電気信号が出力される際の伝送にも用いられ、貫通配線５及びその上下のバンプ３が、半導体チップ４に電気信号を入力する際の伝送及び半導体チップ４から電気信号が出力される際の伝送にも用いられている。このため、上下のチップ間の伝送距離が短くなり、信号伝送の高速化が実現できる。更に、半導体チップ２及び半導体チップ４の間の電気信号のやり取りはバンプ３を介して行われるので、半導体装置としての出力が高速でなされるという効果もある。更にまた、ボンディングワイヤを使用していないので半導体装置全体を小型化することができる。
次に、本発明の第５実施形態に係るチップ積層型半導体装置の動作について説明する。電源及びグランドはボンディングワイヤ２ｂを介して半導体チップ２の上面に形成された厚膜配線２ｃに供給される。厚膜配線２ｃに供給された電源及びグランドは半導体チップ２上の回路面２ａにおける回路に供給される。また、厚膜配線２ｃ、貫通配線５の上下に設けられたバンプ３及び貫通配線５を介して半導体チップ４の下面に形成された回路面４ａに電源及びグランドが供給される。半導体チップ２上の回路面２ａに入力される電気信号及び半導体チップ２上の回路面２ａから出力される電気信号は、ボンディングワイヤ２ｂを介してインターポーザー基板１との間で伝送がなされ、半導体チップ４上の回路面４ａに入力される電気信号及び回路面４ａから出力される電気信号は、貫通配線５の上下に設けられたバンプ３、貫通配線５、厚膜配線２ｃ及びボンディングワイヤ２ｂを介してインターポーザー基板１との間で伝送がなされる。
図６は、本発明の第６の実施形態に係るチップ積層型半導体装置の断面図である。第６の実施形態に係るチップ積層型半導体装置は、半導体チップ２に貫通配線５及びその下のバンプ３を設け、且つボンディングワイヤ２ｂを削除した点が第５実施形態と異なる。全体は樹脂により封止され、パッケージ化されている。ハンダボール６は、インターポーザー基板１を他の基板と接着するとともに、インターポーザー基板１内の配線を他の基板の配線に接続する。

Claims (11)

  1. インターポーザー基板と、前記インターポーザー基板上に２段以上に重ねて搭載された複数個の半導体チップとを有し、前記半導体チップのうち少なくとも１つは複数個の貫通配線を有し、少なくとも１つの前記半導体チップは前記貫通配線を介して少なくとも１個の電源及びグランドが前記インターポーザー基板から供給されていることを特徴とするチップ積層型半導体装置。
  2. インターポーザー基板と、前記インターポーザー基板の上方に設けられ、上面に回路面及び厚膜配線を備えた第１の半導体チップと、前記第１の半導体チップの上方に設けられ、複数の貫通配線及び上面に回路面を備えた第２の半導体チップと、前記複数の貫通配線及び前記厚膜配線の間を電気的に接続する複数のバンプと、前記インターポーザー基板と前記厚膜配線を電気的に接続するボンディングワイヤとを有し、前記ボンディングワイヤ、前記厚膜配線、前記複数のバンプ及び前記複数の貫通配線を介して前記第２の半導体チップの回路面に少なくとも１個の電源及びグランドが前記インターポーザー基板から供給されていることを特徴とするチップ積層型半導体装置。
  3. インターポーザー基板と、前記インターポーザー基板の上方に設けられ、上面に回路面及び厚膜配線を備えた第１の半導体チップと、前記第１の半導体チップの上方に設けられ、複数の貫通配線及び下面に回路面を備えた第２の半導体チップと、前記第２の半導体チップ及び前記厚膜配線の間を電気的に接続する複数のバンプと、前記インターポーザー基板と前記厚膜配線を電気的に接続するボンディングワイヤとを有し、前記ボンディングワイヤ、前記厚膜配線及び前記複数のバンプを介して前記第２の半導体チップの回路面に電源及びグランドが前記インターポーザー基板から供給され、前記複数の貫通配線及び前記ボンディングワイヤを介して前記第２の半導体チップの回路面と前記インターポーザー基板との間の電気信号の伝送が行われることを特徴とするチップ積層型半導体装置。
  4. 前記厚膜配線の厚さと前記複数のバンプの高さが同一であることを特徴とする請求項２又は３に記載のチップ積層型半導体装置。
  5. 前記厚膜配線と前記複数のバンプがめっきにより形成されていることを特徴とする請求項４に記載のチップ積層型半導体装置。
  6. インターポーザー基板と、前記インターポーザー基板の上方に設けられ、複数の貫通配線を備えた第１の半導体チップと、前記第１の半導体チップの上方に設けられ、下面に回路面を備えた第２の半導体チップと、前記複数の貫通配線及び前記インターポーザー基板を電気的に接続する複数の第１のバンプと、前記複数の貫通配線及び前記第２の半導体チップを電気的に接続する複数の第２のバンプとを有し、前記複数の第１のバンプ、前記複数の貫通配線及び前記第２のバンプを介して前記第２の半導体チップの回路面に少なくとも１個の電源及びグランドを前記インターポーザー基板から供給することを特徴とするチップ積層型半導体装置。
  7. インターポーザー基板と、前記インターポーザー基板の上方に設けられ、上面に回路面及び厚膜配線を備えた第１の半導体チップと、前記第１の半導体チップの上方に設けられ、複数の貫通配線を備えたスペーサ−と、前記スペーサ−の上方に設けられ、下面に回路面を備えた第２の半導体チップと、前記複数の貫通配線及び前記厚膜配線を電気的に接続する複数の第１のバンプと、前記複数の貫通配線及び前記第２の半導体チップを電気的に接続する複数の第２のバンプと、前記インターポーザー基板と前記厚膜配線を電気的に接続するボンディングワイヤとを有し、前記ボンディングワイヤ、前記厚膜配線、前記複数の第１のバンプ、前記複数の貫通配線及び前記複数の第２のバンプを介して前記第２の半導体チップの回路面に少なくとも１個の電源及びグランドを前記インターポーザー基板から供給することを特徴とするチップ積層型半導体装置。
  8. インターポーザー基板と、前記インターポーザー基板の上方に設けられ、複数の第１の貫通配線を備えた第１の半導体チップと、前記第１の半導体チップの上方に設けられ、複数の第２の貫通配線を備えたスペーサ−と、前記スペーサ−の上方に設けられ、下面に回路面を備えた第２の半導体チップと、前記インターポーザー基板及び前記複数の第１の貫通配線を電気的に接続する複数の第１のバンプと、前記複数の第１の貫通配線及び前記複数の第２の貫通配線を電気的に接続する複数の第２のバンプと、前記複数の第２の貫通配線及び前記第２の半導体チップを電気的に接続する複数の第３のバンプとを有し、前記複数の第１のバンプ、前記複数の第１の貫通配線、前記複数の第２のバンプ、前記複数の第２の貫通配線及び前記複数の第３のバンプを介して前記第２の半導体チップの回路面に少なくとも１個の電源及びグランドを前記インターポーザー基板から供給することを特徴とするチップ積層型半導体装置。
  9. インターポーザー基板と、前記インターポーザー基板の上方に設けられ、上面に回路面及び厚膜配線を備えた第１の半導体チップと、前記第１の半導体チップの上方に設けられ、複数の貫通配線を備えた第２の半導体チップと、前記第２の半導体チップの上方に設けられ、下面に回路面を備えた第３の半導体チップと、前記複数の貫通配線及び前記厚膜配線を電気的に接続する複数の第１のバンプと、前記複数の貫通配線及び前記第２の半導体チップを電気的に接続する複数の第２のバンプと、前記インターポーザー基板と前記厚膜配線を電気的に接続するボンディングワイヤとを有し、前記ボンディングワイヤ、前記厚膜配線、前記複数の第１のバンプ、前記複数の貫通配線及び前記複数の第２のバンプを介して前記第３の半導体チップの回路面に少なくとも１個の電源及びグランドを前記インターポーザー基板から供給することを特徴とするチップ積層型半導体装置。
  10. 前記電源及びグランドを供給する前記半導体チップごとの複数の配線は、前記半導体チップごとに並列に設けられ、前記インターポーザー基板内、前記半導体チップ内又は前記スペーサ−内の単一の配線に夫々並列に接続されていることを特徴とする請求項１乃至９のいずれか１項に記載のチップ積層型半導体装置。
  11. 前記貫通配線を介して、前記少なくとも１個の電源及びグランドに加えて、信号も伝送されることを特徴とする請求項１、２，６乃至９のいずれか１項に記載のチップ積層型半導体装置。
JP2006511531A 2004-03-25 2005-03-25 チップ積層型半導体装置 Expired - Fee Related JP5010275B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006511531A JP5010275B2 (ja) 2004-03-25 2005-03-25 チップ積層型半導体装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2004089199 2004-03-25
JP2004089199 2004-03-25
PCT/JP2005/005544 WO2005093834A1 (ja) 2004-03-25 2005-03-25 チップ積層型半導体装置
JP2006511531A JP5010275B2 (ja) 2004-03-25 2005-03-25 チップ積層型半導体装置

Publications (2)

Publication Number Publication Date
JPWO2005093834A1 true JPWO2005093834A1 (ja) 2008-02-14
JP5010275B2 JP5010275B2 (ja) 2012-08-29

Family

ID=35056482

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006511531A Expired - Fee Related JP5010275B2 (ja) 2004-03-25 2005-03-25 チップ積層型半導体装置

Country Status (4)

Country Link
US (1) US20080217767A1 (ja)
JP (1) JP5010275B2 (ja)
CN (1) CN100511672C (ja)
WO (1) WO2005093834A1 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG130055A1 (en) 2005-08-19 2007-03-20 Micron Technology Inc Microelectronic devices, stacked microelectronic devices, and methods for manufacturing microelectronic devices
SG130066A1 (en) 2005-08-26 2007-03-20 Micron Technology Inc Microelectronic device packages, stacked microelectronic device packages, and methods for manufacturing microelectronic devices
JP2007294652A (ja) * 2006-04-25 2007-11-08 Matsushita Electric Ind Co Ltd 半導体集積回路装置及びその製造方法
JP4858692B2 (ja) * 2006-06-22 2012-01-18 日本電気株式会社 チップ積層型半導体装置
US20080001271A1 (en) * 2006-06-30 2008-01-03 Sony Ericsson Mobile Communications Ab Flipped, stacked-chip IC packaging for high bandwidth data transfer buses
KR100809696B1 (ko) 2006-08-08 2008-03-06 삼성전자주식회사 사이즈가 상이한 복수의 반도체 칩이 적층된 멀티 칩패키지 및 그 제조방법
JP4580004B2 (ja) * 2008-05-28 2010-11-10 パナソニック株式会社 半導体装置
US8227904B2 (en) 2009-06-24 2012-07-24 Intel Corporation Multi-chip package and method of providing die-to-die interconnects in same
JP2012009717A (ja) * 2010-06-26 2012-01-12 Zycube:Kk 半導体チップ及びそれを搭載した半導体モジュール
US9177944B2 (en) * 2010-12-03 2015-11-03 Xilinx, Inc. Semiconductor device with stacked power converter
EP2671228B1 (en) * 2011-02-01 2022-04-13 3M Innovative Properties Company A passive interface for an electronic memory device
WO2013153742A1 (ja) * 2012-04-11 2013-10-17 パナソニック株式会社 半導体装置
JP6515724B2 (ja) * 2015-07-31 2019-05-22 富士通株式会社 半導体装置
US10410969B2 (en) * 2017-02-15 2019-09-10 Mediatek Inc. Semiconductor package assembly
WO2020066797A1 (ja) * 2018-09-28 2020-04-02 株式会社ソシオネクスト 半導体集積回路装置および半導体パッケージ構造
CN114937466B (zh) * 2022-05-24 2024-01-12 广州城建职业学院 集成供电接口的模块化硬盘连接装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05109977A (ja) * 1991-10-18 1993-04-30 Mitsubishi Electric Corp 半導体装置
JPH11163251A (ja) * 1997-11-28 1999-06-18 Matsushita Electron Corp 半導体装置
JP2002343930A (ja) * 2001-05-16 2002-11-29 Fujitsu Ltd 半導体装置
JP2003152014A (ja) * 2001-11-09 2003-05-23 Shinko Electric Ind Co Ltd 半導体装置の製造方法及び半導体装置
JP2003249622A (ja) * 2002-02-06 2003-09-05 Internatl Business Mach Corp <Ibm> スタック化フリップ・チップ・パッケージの配電設計方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0548001A (ja) * 1991-08-19 1993-02-26 Fujitsu Ltd 半導体集積回路の実装方法
JP2988045B2 (ja) * 1991-09-13 1999-12-06 富士通株式会社 ベアチップの構造およびベアチップの実装構造
JPH05129516A (ja) * 1991-11-01 1993-05-25 Hitachi Ltd 半導体装置
EP1145315A1 (de) * 1998-12-30 2001-10-17 Infineon Technologies AG Vertikal integrierte halbleiteranordnung
JP2000243906A (ja) * 1999-02-18 2000-09-08 Sharp Corp 半導体装置及びその製造方法
JP2001257307A (ja) * 2000-03-09 2001-09-21 Sharp Corp 半導体装置
JP3854054B2 (ja) * 2000-10-10 2006-12-06 株式会社東芝 半導体装置
JP2002305282A (ja) * 2001-04-06 2002-10-18 Shinko Electric Ind Co Ltd 半導体素子とその接続構造及び半導体素子を積層した半導体装置
JP3908146B2 (ja) * 2002-10-28 2007-04-25 シャープ株式会社 半導体装置及び積層型半導体装置
JP3880572B2 (ja) * 2003-10-31 2007-02-14 沖電気工業株式会社 半導体チップ及び半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05109977A (ja) * 1991-10-18 1993-04-30 Mitsubishi Electric Corp 半導体装置
JPH11163251A (ja) * 1997-11-28 1999-06-18 Matsushita Electron Corp 半導体装置
JP2002343930A (ja) * 2001-05-16 2002-11-29 Fujitsu Ltd 半導体装置
JP2003152014A (ja) * 2001-11-09 2003-05-23 Shinko Electric Ind Co Ltd 半導体装置の製造方法及び半導体装置
JP2003249622A (ja) * 2002-02-06 2003-09-05 Internatl Business Mach Corp <Ibm> スタック化フリップ・チップ・パッケージの配電設計方法

Also Published As

Publication number Publication date
US20080217767A1 (en) 2008-09-11
JP5010275B2 (ja) 2012-08-29
CN100511672C (zh) 2009-07-08
CN1934704A (zh) 2007-03-21
WO2005093834A1 (ja) 2005-10-06

Similar Documents

Publication Publication Date Title
US10134663B2 (en) Semiconductor device
US9461015B2 (en) Enhanced stacked microelectronic assemblies with central contacts
US7732906B2 (en) Semiconductor device
US8885356B2 (en) Enhanced stacked microelectronic assemblies with central contacts and improved ground or power distribution
KR100871381B1 (ko) 관통 실리콘 비아 칩 스택 패키지
US10159144B2 (en) Semiconductor device
US20100052111A1 (en) Stacked-chip device
US6836021B2 (en) Semiconductor device
JP5010275B2 (ja) チップ積層型半導体装置
JP2014512694A (ja) ２つ以上のダイのためのマルチダイフェイスダウン積層
JP2005260053A (ja) 半導体装置及び半導体装置の製造方法
JP4538830B2 (ja) 半導体装置
JP2001156251A (ja) 半導体装置
JP2002261232A (ja) 半導体装置
JP2021028927A (ja) 半導体装置、その製造方法および電子装置
JP3687445B2 (ja) 半導体装置の製造方法
CN221947145U (zh) 一种封装结构及电子设备
JP2011187668A (ja) 半導体装置
CN118553688A (zh) 半导体封装结构及其形成方法
KR20110004111A (ko) 스택 패키지
JP2006278449A (ja) 半導体装置
JP2015213136A (ja) 半導体装置
JP2008098679A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080213

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080627

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101005

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101203

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110111

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110408

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20110418

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20110513

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120106

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120601

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150608

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees